JP2023042142A - 半導体装置の制御回路および半導体装置 - Google Patents

Abstract

【課題】システムの稼働中であっても半導体装置の接合部の劣化を検知することのできる半導体装置の制御回路および半導体装置を提供する。【解決手段】半導体装置２００の制御回路１００は、スイッチング素子２０１のゲート端子２０６にゲート信号を印加して当該スイッチング素子２０１を駆動するゲート信号発生回路１０１と、第１の端子２０７と第２の端子２０８との間に接続され、スイッチング素子２０１がオフの期間にパルスを発生する定電流パルス発生回路１０３と、定電流パルス発生回路１０３が発生したパルスを第１の端子２０７と第２の端子２０８との間に印加し、第１の端子２０７と第２の端子２０８との間の電圧を計測する電圧計測回路１０４と、電圧計測回路１０４からの電圧降下計測結果をもとに、半導体装置２００の表面電極やチップ接合導体２０４の接合劣化状態を判定する劣化状態判定部１０５と、を有する。【選択図】図１

Description

本発明は、半導体装置の制御回路および半導体装置に関する。

電気自動車や電鉄のモータ駆動等に用いられる大電流を扱うパワー半導体チップを備えた半導体装置がある。
この半導体装置は、直流電源から供給された直流電力をモータなどの誘導性負荷に供給するための交流電力に変換する機能、あるいはモータにより発電された交流電力を直流電源に供給するための直流電力に変換する機能を備えている。この変換機能を果すため、半導体装置はスイッチング機能を有するパワー半導体チップを備えており、導通動作や遮断動作を繰り返すことにより、直流電力から交流電力へあるいは交流電力から直流電力へ電力変換し、電力を制御する。

半導体装置は、一般的な構成として、放熱ベースの上に、配線パターンを形成した絶縁基板をはんだ等で接合し、その絶縁基板の配線パターンの上に、パワー半導体チップをはんだ等で搭載する。パワー半導体チップには、表裏に電極が備えられ、裏面電極は絶縁基板上の配線パターンと接続され、表面電極はワイヤ等を介して絶縁基板上の配線パターンに接続される。鉄道用などの大電力用の半導体装置では、絶縁基板上に複数のパワー半導体チップが搭載され、さらにその絶縁基板を複数搭載することで、大電流に対応できるようにしている。

半導体装置の絶縁基板上に搭載されるパワー半導体チップは、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などのスイッチング素子や、還流ダイオードが搭載される。
パワー半導体チップは、裏面に主電流が流れる裏面電極としてドレイン電極（ユニポーラ型トランジスタの場合）やコレクタ電極（バイポーラ型トランジスタの場合）やカソード電極（還流ダイオードの場合）を備える。また、パワー半導体チップは、表面に制御電流が流れるゲート電極（ユニポーラ型トランジスタやユニポーラ型トランジスタの場合）と主電流が流れる表面電極としてソース電極（ユニポーラ型トランジスタの場合）やエミッタ電極（バイポーラ型トランジスタの場合）やアノード電極（還流ダイオードの場合）を備える。

裏面電極は、従来、鉛はんだや鉛フリーはんだによって回路基板に接合されていた。また、表面電極にはアルミニウム系の材料が用いられており、従来配線としてアルミニウム系のワイヤや銅系のリードが表面電極上に接合されていた。
例えば、電気自動車のモータ駆動に用いる半導体装置は、耐圧６００Ｖ以上、電流容量３００Ａ以上となる。電気鉄道の場合は耐圧３．３ｋＶ以上、電流容量１２００Ａ以上となる。これらの大電流を扱うため、パワー半導体チップあたり数百アンペアの電流を流す必要がある。このため通常、直径３００μｍから５５０μｍ程度の太線ワイヤを表面電極上に複数本超音波接合したり、はんだなどにより銅リードを接合したりすることが必要になっている。

近年、はんだに替えて耐熱性に優れ長寿命な焼結金属や、アルミニウムより耐熱性に優れる銅ワイヤなどに置き換わりつつある。半導体装置の電流容量向上の要求は、ますます高まっており、１チップあたりに流れる電流が増加している。このため、発熱が増加し、チップ周辺の接合部がより大きな温度変動に晒されるようになっている。

特許文献１には、直流電源間に直列接続された半導体モジュールを有する半導体装置において、直列接続された半導体素子に同時にオンパルスを与え、そのオンパルス期間での短絡電流値を検出することにより、半導体素子の劣化を検知する半導体装置の劣化検出方法が記載されている。特許文献１に記載の半導体装置の劣化検出方法は、半導体パワーモジュールの上下アーム素子に、制御回路から短絡耐量を超えない極めて短時間の短絡パルスを入力し、そのときの素子に流れる電流値を基準値と比較し、基準値以外の値となったら半田接合部の劣化と検出することにより、劣化を効果的かつ正確に検出可能とする。

特許文献２には、１つのエミッタワイヤボンディングパッド２に、出力電流を出力するためのものとは別に、寿命予測ワイヤ１４が接続されており、寿命予測回路１７は、寿命予測ワイヤ１４からエミッタワイヤボンディングパッド２とエミッタワイヤボンディングパッド２に接続された他のワイヤ（エミッタワイヤ８や制御エミッタワイヤ１５）を介して、定電流回路２６からの電流を基準（接地）電位に流す構成が開示されている。

特許文献２では、ＩＧＢＴ１が劣化していない状態では、寿命予測ワイヤ１４からエミッタワイヤボンディングパッド２とエミッタワイヤボンディングパッド２に接続された他のワイヤ（エミッタワイヤ８や制御エミッタワイヤ１５）を介して基準（接地）電位に至る経路の電気抵抗は略無に等しく、並列接続されている検出抵抗２７を介して流れる電流も皆無であるため、寿命予測ワイヤ１４から基準（接地）電位に至るまでの間に電圧降下は発生せず、寿命予測ワイヤ１４の電位はゼロ（接地レベル）である。しかしながら、ＩＧＢＴ１を使用することによって、寿命予測ワイヤ１４のボンディング部あるいはその近傍の寿命予測ワイヤ１４自身にクラックが生じ、やがて、寿命予測ワイヤ１４のエミッタワイヤボンディングパッド２からの剥離、または、寿命予測ワイヤ１４の断線に至った場合、定電流回路２６からの電流は、エミッタワイヤボンディングパッド２を介して流れることができなくなり、検出抵抗２７において電圧降下が発生し、コンパレータ２８の非反転入力における電位を上昇させる。これをコンパレータ２８で検出基準電圧と比較することで、寿命予測を行うことができる。

特開２００９－１９９５３号公報 特開２００８－４７２８号公報

特許文献１に記載の半導体装置の劣化検出方法は、直列接続された半導体素子に同時にオンパルスを与えるので、装置の停止や分解をしなければならないという課題がある。
また、１チップあたりに流れる電流が増加して発熱が増加し、チップ周辺の接合部がより大きな温度変動に晒されるようになっている場合であっても、熱応力の繰り返しによる接合部の劣化を、装置の停止や分解をすることなく検知することが課題となっている。

特許文献２に記載の寿命予測方法では、定電流回路２６から常に電流を流す構成となっているので、消費電力が大きくなってしまうという課題がある。また、寿命予測ワイヤ１４の剥離や断線しか検出することができず、寿命予測ワイヤ１４以外の他のワイヤの剥離や断線については検出することができないという課題がある。

本発明は、このような事情に鑑みてなされたものであり、システムの稼働中であっても半導体装置の接合部の劣化を検知することのできる半導体装置の制御回路および半導体装置を提供することを目的とする。

上記課題を解決するために、本発明の半導体装置の制御回路は、半導体装置を駆動する制御回路であって、前記半導体装置は、オン時にコレクタ電流またはドレイン電流を主電流として流すスイッチング素子と、前記スイッチング素子のエミッタまたはソースに接続された第１の端子および第２の端子と、を有し、前記制御回路は、前記スイッチング素子のゲート端子にゲート信号を印加して当該スイッチング素子を駆動するゲート信号発生回路と、前記第１の端子と前記第２の端子との間に接続され、前記スイッチング素子がオフの期間にパルスを発生する定電流パルス発生回路と、前記定電流パルス発生回路が発生した前記パルスを前記第１の端子と前記第２の端子との間に印加したときの前記第１の端子と前記第２の端子との間の電圧を計測する電圧計測回路と、前記電圧計測回路からの電圧降下計測結果をもとに、前記半導体装置の接合劣化状態を判定する劣化状態判定部と、を有することを特徴とする。

本発明によれば、システムの稼働中であっても半導体装置の接合部の劣化を検知することのできる半導体装置の制御回路および半導体装置を提供することができる。

本発明の第１の実施形態の半導体装置の制御回路およびこれを適用する半導体装置の構成を示す図である。 本発明の第１の実施形態に係る半導体装置の構造の一例を示す上面図である。 図２のＡ－Ａ’矢視断面図である。 本発明の第１の実施形態に係る半導体装置における、主電流および測定用の定電流パルスの流れを模式的に示す図である。 本発明の第１の実施形態に係る半導体装置の制御回路の駆動シーケンスを示す図である。 本発明の第１の実施形態に係る変形例の半導体装置の構造の一例を示す上面図である。 図６のＡ－Ａ’矢視断面図である。 本発明の第２の実施形態の半導体装置の制御回路およびこれを適用する半導体装置の構成を示す図である。 本発明の第２の実施形態に係る半導体装置のチップ接合導体としてアルミニウムワイヤを用い、端子接合層としてはんだを用いた場合の、劣化前と、アルミニウムワイヤの接合面積が２０％減少した場合と、はんだ接合面積が８０％減少した場合の、計測温度と検出電圧の関係を表したグラフである。 本発明の第３の実施形態の半導体装置の制御回路およびこれを適用する半導体装置の構成を示す図である。

以下、本発明の実施形態について図面を参照して詳細に説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態の半導体装置の制御回路およびこれを適用する半導体装置の構成を示す図である。本実施形態の半導体装置の制御回路は、電気自動車や電鉄のモータ駆動等に用いられる大電流を扱うパワー半導体チップを備えた半導体装置に搭載されるインバータシステムに適用可能である。
図１に示すように、半導体装置の制御回路１００は、ゲート信号発生回路１０１と、ゲート駆動回路１０２と、定電流パルス発生回路１０３と、電圧計測回路１０４と、劣化状態判定部１０５と、警報発生部１０６と、を備え（詳細後記）、半導体装置２００を駆動する。

半導体装置２００は、オン時にコレクタ電流を主電流として流す半導体チップ２０１（スイッチング素子）と、半導体チップ２０２（ダイオード素子）と、コレクタ端子２０３と、チップ接合導体２０４と、エミッタ端子２０５と、ゲート端子２０６と、半導体チップ２０１（スイッチング素子）のエミッタに接続された第１のエミッタセンス端子（ＥＳ）２０７（第１の端子）および第２のエミッタセンス端子（ＥＳ２）２０８（第２の端子）と、を備える（詳細後記）。

ここでは、半導体チップ２０１（スイッチング素子）は、スイッチング素子としてＭＯＳＦＥＴを用いた例を示している。これに限られず、スイッチング素子としてＭＯＳＦＥＴを用いてもよい。スイッチング素子としてＭＯＳＦＥＴを用いた場合、エミッタはソースに読み替え、コレクタはドレインに読み替えればよい。また、スイッチング素子としてＭＯＳＦＥＴを用いた場合、半導体チップ２０２（ダイオード素子）は、ＭＯＳＦＥＴに内蔵するボディダイオードとしてもよい。

第１のエミッタセンス端子（ＥＳ）２０７（第１の端子）は、第１のエミッタ補助端子であり、第２のエミッタセンス端子（ＥＳ２）２０８（第２の端子）は、第２のエミッタ補助端子である。
第１のエミッタセンス端子（ＥＳ）２０７（第１の端子）は、半導体チップ（スイッチング素子）２０１のゲート－エミッタ電圧Ｖgesの電位差を精確に調整するために備えられるエミッタ補助端子である。半導体チップ２０１のオン／オフは、ゲート－エミッタ電圧Ｖgesの電位差により決定されるが、各半導体チップ２０１の個体差や配置等の差異がありその電位差を厳密に調整する必要がある。このため、一般的な半導体装置には、第１のエミッタセンス端子（ＥＳ）２０７が備えられている。この第１のエミッタセンス端子（ＥＳ）２０７により半導体チップ２０１のゲート－エミッタ電圧Ｖgesが厳密に調整される。

第２のエミッタセンス端子（ＥＳ２）２０８（第２の端子）は、半導体チップ２０１のオン時に、半導体チップ２０１とエミッタ端子２０５間のチップ接合導体２０４の電圧降下を検出し、チップ接合導体２０４の導通状態を把握するためのエミッタ補助端子である。第２のエミッタセンス端子（ＥＳ２）２０８（第２の端子）は、一般的な半導体装置には、備えられていない場合があり、この場合は、第２の端子としてエミッタ端子２０５を用いる。

なお、半導体チップ２０１（スイッチング素子）が、ＭＯＳＦＥＴの場合、第１のエミッタセンス端子（ＥＳ）２０７は第１のソースセンス端子（第１のソース補助端子）と呼称し、第２のエミッタセンス端子（ＥＳ２）２０８は第２のソースセンス端子（第２のソース補助端子）と呼称してもよい。

また、第２の端子２０８は、前記のようにエミッタ端子（Ｅ）２０５とすることも可能である。半導体チップ２０１（スイッチング素子）が、ＭＯＳＦＥＴの場合、エミッタ端子（Ｅ）２０５は、ソース端子と呼称してもよい。

<半導体装置の制御回路１００>
ゲート信号発生回路１０１は、半導体チップ２０１（スイッチング素子）のゲート端子２０６にゲート信号Ｓ１を印加して半導体チップ２０１（スイッチング素子）を駆動する。
ゲート信号発生回路１０１は、電圧計測回路１０４の出力が異常な場合には正常な場合とは異なるゲート信号を発生する。ここで、正常な場合とは異なるゲート信号は、半導体チップ２０１（スイッチング素子）を低負荷運転モードで駆動するゲート信号である。

ゲート駆動回路１０２は、半導体装置２００のゲート端子２０６と、第１のエミッタセンス端子２０７に接続される。ゲート駆動回路１０２は、ゲート端子２０６と第１のエミッタセンス端子２０７の間に＋１５Ｖの電圧を印加する。

定電流パルス発生回路１０３は、半導体装置２００の第１のエミッタセンス端子２０７（第１の端子）と第２のエミッタセンス端子２０８（第２の端子）との間に接続され、半導体チップ２０１（スイッチング素子）がオフの期間にパルスを発生する。具体的には、定電流パルス発生回路１０３は、劣化状態判定部１０５からの電流on/off指令信号Ｓ２に基づき、コレクタ端子２０３とエミッタ端子２０５の間に主電流や還流電流が流れていない期間に、第１のエミッタセンス端子２０７から第２のエミッタセンス端子２０８に測定用の定電流パルスを印加する。

電圧計測回路１０４は、定電流パルス発生回路１０３が発生したパルスを第１のエミッタセンス端子２０７（第１の端子）と第２のエミッタセンス端子２０８（第２の端子）との間に印加したときの第１のエミッタセンス端子２０７（第１の端子）と第２のエミッタセンス端子２０８（第２の端子）との間の電圧を計測する。具体的には、電圧計測回路１０４は、測定用の定電流パルスを印加した時のチップ接合導体２０４の抵抗により発生する電圧降下を計測する。初期状態との比較からチップ接合体２０４の接合部やはんだの損傷（劣化）の状態を検知するために、電圧計測回路１０４は、電圧降下計測結果Ｓ３を劣化状態判定部１０５に出力する。

劣化状態判定部１０５は、電圧計測回路１０４からの電圧降下計測結果Ｓ３をもとに、半導体装置２００の表面電極やチップ接合導体２０４の接合劣化状態を判定する。具体的には、劣化状態判定部１０５は、半導体チップ２０１（スイッチング素子）がオフの期間に定電流パルス発生回路１０３が発生したパルスを第１のエミッタセンス端子２０７（第１の端子）と第２のエミッタセンス端子２０８（第２の端子）との間に印加したときの第１のエミッタセンス端子２０７（第１の端子）と第２のエミッタセンス端子２０８（第２の端子）との間の電圧に基づき、主電流が流れるエミッタワイヤ２０４Ａ（図２および図３参照）またはエミッタリード２０４Ｂ（図６および図７参照）の亀裂若しくはリフトオフによる、抵抗増加量に起因する電圧降下計測結果（すなわち半導体装置の接合部の劣化）を判定する。

劣化状態判定部１０５は、電圧計測回路１０４による計測結果から劣化状態を判定し、問題がなければそのままの状態を維持し、問題があれば劣化状態判定結果Ｓ４を警報発生部１０６に出力する。劣化状態判定部１０５は、劣化状態により余寿命を判定し、余寿命判定結果をネットワーク３００を介して、ユーザや保守業者に伝達する。余寿命をユーザや保守業者に伝達することで、ユーザや保守業者は、適切なタイミングでメンテナンスすることが可能となる。また、劣化状態判定部１０５とゲート信号発生回路１０１が連携して、劣化具合に応じたゲート駆動により延命を図ることも可能となる。例えば、劣化状態判定部１０５が劣化状態と判定した場合、ゲート信号発生回路１０１は、正常な場合のゲート信号Ｓ１に代えて、スイッチング素子２０１を低負荷運転モードで駆動するゲート信号を出力する。
なお、余寿命の判定方法については、特定の判定方法に限定されるものではなく、公知の方法で余寿命を判定することができる。

警報発生部１０６は、電圧計測回路１０４の出力が異常な場合にアラームを発する。アラームは、例えば、表示部による警報表示、音声によるアナウンス、放音等である。また、ネットワーク３００への通報である。警報を発することで、故障を未然に防ぐことができる。

<半導体装置２００>
半導体チップ２０１（スイッチング素子）のゲート電極は、ゲート端子２０６に接続されており、コレクタ電極はコレクタ端子２０３に接続されている。また、半導体チップ２０１（スイッチング素子）のエミッタ電極は、第１のエミッタセンス端子２０７に接続されており、さらにチップ接合導体２０４を介して第２のエミッタセンス端子２０８およびエミッタ端子２０５に接続されている。

半導体チップ２０１（スイッチング素子）は、制御回路１００のゲート駆動回路１０２から、ゲート端子２０６と第１のエミッタセンス端子２０７の間に＋１５Ｖの電圧が印加されると、オン状態となり、コレクタ端子２０３からエミッタ端子２０５の間に主電流が流れる。
半導体チップ２０１（スイッチング素子）は、ゲート端子２０６と第１のエミッタセンス端子２０７の間に－５Ｖの電圧が印加されると、オフ状態となり、コレクタ端子２０３からエミッタ端子２０５の間に主電流が流れない、あるいはエミッタ端子２０５からコレクタ端子２０３にモータなどの負荷からの還流電流が半導体チップ２０２（ダイオード素子）を介して流れることがある。

制御回路１００の定電流パルス発生回路１０３は、コレクタ端子２０３とエミッタ端子２０５の間に主電流や還流電流が流れていない期間に、第１のエミッタセンス端子２０７から第２のエミッタセンス端子２０８に測定用の定電流パルスを流す。この時、定電流パルスによりチップ接合導体２０４の抵抗により電圧降下が発生する。定電流パルスのオン状態の電流をＩtest、チップ接合導体２０４の抵抗をＲとすると、Ｖtest＝Ｒ×Ｉtestの電圧降下が発生する。電圧計測回路１０４は、この電圧降下を計測し、計測結果を劣化状態判定部１０５に出力する。

チップ接合導体２０４は、半導体チップ２０１の表面電極に接合された主電流が流れるエミッタワイヤ２０４Ａまたはエミッタリード２０４Ｂ（図６および図７の変形例参照）である。エミッタワイヤ２０４Ａの場合は、超音波接合によって半導体チップ２０１の表面電極に直接接合され、エミッタリード２０４Ｂ（図６および図７の変形例参照）の場合は、チップの表面電極にはんだで接合されるのが一般的である。

エミッタワイヤ２０４Ａの接合部やはんだは、熱応力などが繰返し印加されることにより次第に損傷を受け、その接合面積が減少する。接合面積の減少は、チップ接合導体２０４の抵抗増大を引き起こす。このため、電圧計測回路１０４で定電流パルスによる電圧降下を測定することにより、劣化状態判定部１０５で初期状態との比較から損傷（接合部の劣化）の状態を検知することができる。

また、コレクタ端子２０３とエミッタ端子２０５の間に主電流や還流電流が流れていない期間に、第１のエミッタセンス端子２０７から第２のエミッタセンス端子２０８（第２の端子）に測定用の定電流パルスを流すことによって、主電流や還流電流の影響を受けずに高精度に劣化の状態を検知することができる。

［半導体装置の構造］
図２は、半導体装置２００の構造の一例を示す上面図である。図３は、図２のＡ－Ａ’矢視断面図である。
図２および図３に示すように、半導体装置２００は、半導体チップ（スイッチング素子）２０１と、半導体チップ（ダイオード素子）２０２と、コレクタ端子２０３と、チップ接合導体２０４としてエミッタワイヤ２０４Ａと、エミッタ端子２０５（図２参照）と、ゲート端子２０６（図２参照）と、第１のエミッタセンス端子２０７と、第２のエミッタセンス端子２０８とスイッチング素子のエミッタ表面電極２１１と、ダイオード素子の表面電極２１２と、スイッチング素子のゲート表面電極２１３（図２参照）と、スイッチング素子のエミッタセンスワイヤ２１４と、スイッチング素子のゲートワイヤ２１５（図２参照）と、スイッチング素子の裏面電極２１６（図３参照）と、ダイオード素子の裏面電極２１７（図３参照）と、スイッチング素子の接合層２１８（図３参照）と、ダイオード素子の接合層２１９と、絶縁基板の配線層２２０と、絶縁基板の絶縁層２２１と、絶縁基板の裏面金属層２２２（図３参照）と、絶縁基板の接合層２２３（図３参照）と、放熱ベース２２４と、ケース２２５と、絶縁充填材２２６（図３参照）と、端子接合層２２７（図３参照）と、を備える。

図２および図３に示すように、放熱ベース２２４上には、絶縁基板の配線層２２０と、絶縁基板の絶縁層２２１と、絶縁基板の裏面金属層２２２とを有する絶縁基板が、絶縁基板の接合層２２３により接合されている。絶縁基板の配線層２２０上には、半導体チップ（スイッチング素子）２０１と、半導体チップ（ダイオード素子）２０２が搭載されている。半導体チップ（スイッチング素子）２０１および半導体チップ（ダイオード素子）２０２の裏面には、それぞれスイッチング素子の裏面電極２１６と、ダイオード素子の裏面電極２１７が備えられており、それぞれスイッチング素子の接合層２１８と、ダイオード素子の接合層２１９により絶縁基板の配線層２２０に接合されている。

半導体チップ２０１（スイッチング素子）および半導体チップ２０２（ダイオード素子）の表面にはそれぞれ、スイッチング素子のエミッタ表面電極２１１と、ダイオード素子の表面電極２１２が備えられており、スイッチング素子のエミッタ表面電極２１１と、ダイオード素子の表面電極２１２の上には、主電流が流れるエミッタ端子２０５に接続されるエミッタワイヤ２０４Ａと、主電流が流れない第１のエミッタセンス端子２０７に接続されるスイッチング素子のエミッタセンスワイヤ２１４が接合されている。

スイッチング素子のゲート表面電極２１３には、ゲート端子２０６に接続されるスイッチング素子のゲートワイヤ２１５が接合されている。第１のエミッタセンス端子２０７と、第２のエミッタセンス端子２０８は、絶縁基板の配線層２２０上に端子接合層２２７により接合されている。放熱ベース２２４の一部と、コレクタ端子２０３の一部と、エミッタ端子２０５の一部と、ゲート端子２０６の一部と、第１のエミッタセンス端子２０７の一部と、第２のエミッタセンス端子２０８の一部以外は、ケース２２５に内包されており、ケース２２５の内部には絶縁充填材２２６が充填されている。

第１のエミッタセンス端子２０７（第１の端子）と半導体チップ２０１（スイッチング素子）の表面電極との間は、主電流が流れないエミッタセンスワイヤ２１４を介して接続され、第２のエミッタセンス端子２０８（第２の端子）と半導体チップ２０１（スイッチング素子）の表面電極との間は、主電流が流れるエミッタワイヤ２０４Ａを介して接続されている。

主電流は、コレクタ端子２０３から、絶縁基板の配線層２２０、半導体チップ２０１（スイッチング素子）、スイッチング素子のエミッタ表面電極２１１、エミッタワイヤ２０４Ａを通ってエミッタ端子２０５へと流れる。還流電流は、この逆の向き、すなわちエミッタ端子２０５、エミッタワイヤ２０４Ａを通って、ダイオード素子の表面電極２１２、半導体チップ２０２（ダイオード素子）、絶縁基板の配線層２２０、コレクタ端子２０３へと流れる。
測定用の定電流パルスは、第１のエミッタセンス端子２０７から、スイッチング素子のエミッタ表面電極２１１、エミッタワイヤ２０４Ａを通って第２のエミッタセンス端子２０８へと流れる。

スイッチング素子のエミッタセンスワイヤ２１４は、半導体チップ２０１（スイッチング素子）上のワイヤの中で半導体チップ２０１の中心部から最も離れた最端部に接合している。これにより、スイッチング素子のエミッタセンスワイヤ２１４とスイッチング素子のエミッタ表面電極２１１の接合劣化を最も小さくすることができる。なぜならば、半導体チップ２０１（スイッチング素子）が発熱した際、温度が最も高くなるのは中心部であり、端部に向かうほど温度が低くなるため熱応力が低くなるからである。好ましくは、半導体チップ２０１（スイッチング素子）の角部にスイッチング素子のエミッタセンスワイヤ２１４を接合するのがよい。

スイッチング素子のエミッタセンスワイヤ２１４とスイッチング素子のエミッタ表面電極２１１の接合劣化を最も小さくすることにより、エミッタワイヤ２０４Ａの接合劣化をより精確に検知できる。

［半導体装置の制御回路１００の動作］
以下、上述のように構成された半導体装置の制御回路１００の動作について説明する。
<原理>
図４は、半導体装置２００における、主電流Ｉｃおよび測定用の定電流パルスＩtestの流れを模式的に示す図である。図４は、図３の断面図を簡略化して電流の流れるルートを示している。
図４の太破線矢印に示す主電流Ｉｃは、コレクタ端子２０３から絶縁基板の配線層２２０（図示せず）、半導体チップ２０１（スイッチング素子）、スイッチング素子のエミッタ表面電極２１１、エミッタワイヤ２０４Ａを通って第２エミッタ端子２０４へと流れる。

図４の細破線矢印に示す測定用の定電流パルスＩtestは、主電流が流れない第１のエミッタセンス端子２０７（図示せず）に接続されるスイッチング素子のエミッタセンスワイヤ２１４から、スイッチング素子のエミッタ表面電極２１１、エミッタワイヤ２０４Ａを通って第２のエミッタセンス端子２０４へと流れる。
すなわち、主電流Ｉｃは、コレクタ端子２０３から、絶縁基板の配線層２２０、半導体チップ２０１（スイッチング素子）、スイッチング素子のエミッタ表面電極２１１、エミッタワイヤ２０４Ａを通って第２エミッタ端子２０４へと流れるのに対し、定電流パルスＩtestは、スイッチング素子のエミッタセンスワイヤ２１４から、スイッチング素子のエミッタ表面電極２１１を通り、エミッタワイヤ２０４Ａを通って第２のエミッタセンス端子２０４へと流れる。

エミッタワイヤ２０４Ａは、主電流用ワイヤであり、主電流Ｉｃが流れることによりワイヤ接合部が劣化する。ワイヤ接合部が劣化すると、チップ接合導体２０４としてエミッタワイヤ２０４Ａの抵抗が増大し、エミッタワイヤ２０４Ａを含むチップ接合導体２０４の電圧降下が増大して、エミッタワイヤ２０４Ａの接合面等の劣化を検知することができる。

エミッタセンスワイヤ２１４は、センス用ワイヤであり、微弱な測定電流のみが流れる。

<駆動シーケンス>
図５は、半導体装置の制御回路１００の駆動シーケンスを示す図である。
図５に示すＶgesは、図１の半導体チップ（スイッチング素子）２０１のゲート－エミッタ電圧である。図５に示すＶceは、図１の半導体チップ（スイッチング素子）２０１のコレクタ－エミッタ電圧である。
ゲート信号発生回路１０１（図１参照）からゲート駆動信号がゲートドライバ１０２（図１参照）に出力され、ゲートドライバ１０２がこのゲート駆動信号を増幅して半導体チップ（スイッチング素子）２０１のゲート端子２０６に供給されると、半導体チップ（スイッチング素子）２０１は、ゲート－エミッタ電圧Ｖgesの電位差によりオンする（図５のＶges参照）。半導体チップ（スイッチング素子）２０１のオンによりコレクタ－エミッタ電圧Ｖceは電圧降下し（図５のＶce参照）、コレクタ電流（主電流）Ｉｃが流れる（図５のＩｃ参照）。なお、スイッチング素子のオンに伴いＩｃに過渡的なオーバーシュートが発生する場合がある。

ゲート信号発生回路１０１（図１参照）からのゲート駆動信号がオフされると、ゲート－エミッタ電圧Ｖgesの電位差がなくなり半導体チップ（スイッチング素子）２０１はオフする（図５のＶges参照）。半導体チップ（スイッチング素子）２０１のオフによりコレクタ－エミッタ電圧Ｖceが発生し（図５のＶce参照）、コレクタ電流（主電流）Ｉｃは流れない（図５のＩｃ参照）。なお、スイッチング素子のオフに伴いＶceに過渡的なオーバーシュートが発生する場合がある。

主電流Ｉｃが流れなくなることで、図５の破線で区切られたように、「スイッチング素子のオン期間」（図５の符号ｃ参照）が終了し、「スイッチング素子のオフ期間」（図５の符号ｄ参照）となる。

定電流パルス発生回路１０３（図１参照）は、主電流Ｉｃが流れていない期間（図５の「スイッチング素子のオフ期間」参照）に、第１のエミッタセンス端子２０７から第２のエミッタセンス端子２０８に測定用の定電流パルスＩtestを流す（図５の符号ａ参照）。

電圧計測回路１０４（図１参照）は、測定用の定電流パルスＩtestを印加した時のチップ接合導体２０４の抵抗により発生する電圧降下を計測し、検出電圧（図５の符号ｂ参照）を測定する。

［変形例］
第１の実施形態では、チップ接合導体２０４としてワイヤを用いる例を示したがこれに限定するものではない。例えば、より大電流を扱う場合には、下記変形例に示す半導体装置２００Ａが用いられる。
図６は、変形例の半導体装置２００Ａの構造の一例を示す上面図である。図７は、図６のＡ－Ａ’矢視断面図である。図２および図３と同一構成部分には同一符号を付して重複箇所の説明を省略する。
図６および図７に示すように、半導体装置２００Ａは、図２、図３の半導体装置２００と比較すると、チップ接合導体２０４としてエミッタワイヤ２０４Ａがエミッタリード２０４Ｂに変更されている点と、スイッチング素子のエミッタセンスワイヤ２１４がエミッタセンスリード２１４Ｂに変更されている点で異なっている。

また、図７に示すように、エミッタリード２０４Ｂとスイッチング素子のエミッタセンスリード２１４Ｂとは、エミッタリード接合層２０４Ｃで接合する。
これら以外は図２、図３の半導体装置２００と同じであるため、説明を省略する。

なお、エミッタリード２０４Ｂと、図２および図３に示すエミッタセンスワイヤ２１４とを併用して使用するなどの構成も可能である。

［効果］
以上説明したように、本実施形態に係る半導体装置２００（または２００Ａ、以下同様）を駆動する制御回路１００において、半導体装置２００は、オン時にコレクタ電流またはドレイン電流を主電流として流すスイッチング素子２０１と、スイッチング素子２０１のエミッタまたはソースに接続された第１の端子２０７および第２の端子２０８と、を有する。第１の端子２０７は、第１のエミッタセンス端子（ＥＳ）２０７または第１のソースセンス端子であり、第２の端子２０８は、第２のエミッタセンス端子（ＥＳ２）２０８または第２のソースセンス端子である。また、第２の端子２０８は、エミッタ端子（Ｅ）２０５またはソース端子であってもよい。

第１のエミッタセンス端子２０７（第１の端子）と半導体チップ２０１（スイッチング素子）の表面電極との間は、主電流が流れないエミッタセンスワイヤ２１４（図２および図３参照）またはエミッタセンスリード２１４Ｂ（図６および図７参照）を介して接続され、第２のエミッタセンス端子２０８（第２の端子）と半導体チップ２０１（スイッチング素子）の表面電極との間は、主電流が流れるエミッタワイヤ２０４Ａ（図２および図３参照）またはエミッタリード２０４Ｂ（図６および図７参照）を介して接続されている。

半導体装置２００の制御回路１００（図１参照）は、スイッチング素子２０１のゲート端子２０６にゲート信号を印加して当該スイッチング素子２０１を駆動するゲート信号発生回路１０１と、第１の端子２０７と第２の端子２０８との間に接続され、スイッチング素子２０１がオフの期間にパルスを発生する定電流パルス発生回路１０３と、定電流パルス発生回路１０３が発生したパルスを第１の端子２０７と第２の端子２０８との間に印加したときの第１の端子２０７と第２の端子２０８との間の電圧を計測する電圧計測回路１０４と、電圧計測回路１０４からの電圧降下計測結果をもとに、半導体装置２００の表面電極やチップ接合導体２０４の接合劣化状態を判定する劣化状態判定部１０５と、を有する。

定電流パルス発生回路１０３は、主電流Ｉｃが流れていない期間（図５の「スイッチング素子のオフ期間」（ｄ）参照）に、第１のエミッタセンス端子２０７から第２のエミッタセンス端子２０８に測定用の定電流パルスＩtestを流す。

電圧計測回路１０４は、測定用の定電流パルスＩtestを印加した時のチップ接合導体２０４の抵抗により発生する電圧降下を計測し、検出電圧を測定する。

この構成により、スイッチング素子２０１がオフの期間（ｄ）（図５参照）に、測定用の定電流パルスＩtestを流すので、スイッチング素子２０１がオンの期間（ｃ）を有する場合、すなわち、システムの稼働中であっても半導体装置２００の接合部の劣化を検知することができる。

特に、インバータの小型化でパワー密度が上昇し、熱サイクルによるワイヤ寿命低下のリスクが高まっている。本実施形態では、ボンディングワイヤ等の亀裂進展やリフトオフの状態を稼働中に検知することができる。ボンディングワイヤ等の劣化をリアルタイムで検知できるので、破壊予兆アラームや低負荷運転モードに切り替え寿命を延ばすことができる。

また、ボンディングワイヤの電圧降下をモニタする構成を採れば、亀裂やリフトオフによる抵抗増加量で劣化量を診断することができ、ボンディングワイヤの劣化程度や余寿命を診断できる。パワーデバイスの保守サービスへの活用が期待できる。

（第２の実施形態）
図８は、本発明の第２の実施形態の半導体装置の制御回路およびこれを適用する半導体装置の構成を示す図である。図１と同一構成部分には同一符号を付して重複箇所の説明を省略する。

<温度センサ２０９>
図８に示すように、半導体装置２００Ｂは、図１の半導体装置２００に、さらに半導体チップ（スイッチング素子）２０１の温度を計測する温度センサ２０９と、温度センサ２０９の出力を取り出す温度センサ端子２１０と、が備えられる。温度センサ２０９の温度計測結果Ｓ５は、温度センサ端子２１０を介して半導体装置の制御回路１００Ｂの劣化状態判定部１０５に入力される。

<増幅回路１０７>
半導体装置の制御回路１００Ｂは、図１の半導体装置の制御回路１００に、さらに増幅回路１０７を備える。
増幅回路１０７は、第１のエミッタセンス端子（ＥＳ）２０７と第２のエミッタセンス端子（ＥＳ２）２０８との間のチップ接合導体２０４の電圧降下を増幅する。
増幅回路１０７は、測定用の定電流パルスによるチップ接合導体２０４の電圧降下を増幅し、電圧計測回路１０４は、増幅回路１０７により増幅された電圧を計測する。

半導体装置の制御回路１００Ｂが、増幅回路１０７を備えることで、微小なチップ接合導体２０４の電圧降下を高精度に検出できる。このため、劣化検知精度を向上させることができる。

<劣化状態判定部１０５>
（１）
半導体装置の制御回路１００Ｂの劣化状態判定部１０５は、温度センサ２０９からの温度計測結果、および電圧計測回路１０４からの電圧降下計測結果をもとに、半導体装置２００Ｂの表面電極の接合劣化状態を判定する。

温度センサ２０９による温度計測結果と、電圧計測回路１０４による電圧降下計測結果の双方を劣化状態判定部１０５に入力することにより、より高精度な劣化検知が可能となる。

（２）
半導体装置の制御回路１００Ｂの劣化状態判定部１０５は、温度センサ２０９からの温度計測結果が所定の場合において、電圧計測回路１０４からの電圧降下計測結果をもとに、半導体装置２００Ｂの表面電極の接合劣化状態を判定する。

チップ接合導体２０４は、金属であるため温度の上昇により電気抵抗が変動するという特性がある。したがって、接合劣化による接合面積低下と共に電圧降下に影響を与える。そこで、例えば温度センサ２０９の温度計測結果が所定の温度の場合の電圧降下を検出する。すなわち、温度計測結果が所定の温度の場合において、その温度における電圧降下を検出する（温度変化が所定範囲にある場合に電圧降下を検出する）ことで、温度変化による影響を排除する。これにより、温度変動の影響を受けることなく、接合劣化による電圧降下の変化を検知できる。このため、劣化状態判定精度が向上する。

（３）
半導体装置２００Ｂの温度センサ２０９は、スイッチング素子２０１の複数の温度を計測し、半導体装置の制御回路１００Ｂの劣化状態判定部１０５に入力される。劣化状態判定部１０５は、温度センサ２０９が計測した複数の温度に対する電圧降下計測結果をもとに、この電圧降下と温度の関係による温度係数を導出し、導出した温度係数と、主電流が流れるエミッタワイヤ２０４Ａ（図２および図３参照）またはエミッタリード２０４Ｂ（図６および図７参照）に用いた導電材料の温度係数とを比較して接合劣化の発生部位を判定する。

複数の温度に対する電圧降下を検出することにより、チップ接合導体２０４の温度係数（温度と電気抵抗の関係を決める係数で材料により異なる値を持つ）を考慮に入れることにより、劣化箇所を特定することが可能になる。

図９は、チップ接合導体２０４としてアルミニウムワイヤを用い、端子接合層２２７としてはんだを用いた場合の、計測結果Ｖ１，Ｖ２，Ｖ３を表わしたグラフである。横軸に計測温度Ｔ（℃）をとり、縦軸に検出電圧Ｖ（ｍＶ）をとる。
Ｖ１は、劣化前の計測結果を示し、Ｖ２は、端子接合層２２７のはんだ接合面積が８０％減少した場合の計測結果を示す。Ｖ３は、チップ接合導体２０４のアルミニウムワイヤの接合面積が２０％減少した場合の計測結果を示す。
図９に示すように、複数の計測温度と検出電圧の関係を取得した際に、取得結果が、Ａ点、Ｂ点、Ｃ点であれば、チップ接合導体２０４のアルミニウムワイヤの接合部が劣化していると判断でき、Ｄ点、Ｅ点、Ｆ点であれば、エミッタセンス端子２０７を接合する端子接合層２２７のはんだの接合部が劣化していると判断できる。

（第３の実施形態）
図１０は、本発明の第３の実施形態の半導体装置の制御回路およびこれを適用する半導体装置の構成を示す図である。図１と同一構成部分には同一符号を付して重複箇所の説明を省略する。
図１０に示すように、半導体装置の制御回路１００Ｃは、図１の半導体装置の制御回路１００から、定電流パルス発生回路１０３と、電圧計測回路１０４と、を取り去る。そして、半導体装置２００Ｃは、図１の半導体装置２００に、定電流パルス発生回路１０３と、電圧計測回路１０４と、が備えられる。
第３の実施形態では、定電流パルス発生回路１０３と、電圧計測回路１０４とが半導体装置２００Ｃに内蔵される。

半導体装置２００Ｃは、定電流パルス発生回路１０３と、電圧計測回路１０４とを内蔵する。これにより、半導体装置２００Ｃ内で、前記測定用の定電流パルス発生、および前記電圧降下の計測が行われるので、半導体装置の制御回路１００Ｃと半導体装置２００Ｃとを接続する信号線に重畳するノイズによるチップ接合導体２０４の電圧降下の誤差を低下させ、より高精度な劣化検知が可能となる。

また、半導体装置２００Ｃが、定電流パルス発生回路１０３と、電圧計測回路１０４とを内蔵しているので、半導体装置の制御回路１００Ｃ側では、定電流パルス発生回路１０３と、電圧計測回路１０４とを備える必要がなく、半導体装置の制御回路１００Ｃを簡素な構成で実現することができる。同様な理由で、半導体装置の制御回路１００Ｃを汎用的な制御回路装置（システム）を用いて容易に実現することができる。

なお、半導体装置２００Ｃが、定電流パルス発生回路１０３と電圧計測回路１０４のうちのいずれか一つを内蔵する態様でもよい。
また、半導体装置２００Ｃが、図８に示す温度センサ２０９および温度センサ端子２１０を備える態様でもよい。

本発明は上記各実施形態に限定されるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限りにおいて、他の変形例、応用例を含む。例えば、スイッチング素子としてＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いているが、これらに限らず、ＭＯＳＦＥＴなど他の種類の素子を適用することも可能である。

上記各実施形態は、例えば鉄道車両向けの主電力変換装置に適用することができるが、自動車やトラックなどの電力変換装置、船舶や航空機などの電力変換装置、工場設備を駆動する電動機の制御装置として用いられる産業用電力変換装置、家庭の太陽光発電システムや家庭の電化製品を駆動する電動機の制御装置に用いられる家庭用電力変換装置に対しても適用することができる。
本発明は、状態検知による劣化診断や余寿命予測により、パワーモジュールの破壊を防止し、安心安全なインバータシステムを提供する。

上記各実施形態は、本発明をわかりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

１００，１００Ｂ，１００Ｃ 制御回路
１０１ ゲート信号発生回路
１０２ ゲート駆動回路
１０３ 定電流パルス発生回路
１０４ 電圧計測回路
１０５ 劣化状態判定部
１０６ 警報発生部
１０７ 増幅回路
２００，２００Ａ，２００Ｂ，２００Ｃ 半導体装置
２０１ 半導体チップ（スイッチング素子）
２０２ 半導体チップ（ダイオード素子）
２０３ コレクタ端子
２０４ チップ接合導体
２０４Ａ エミッタワイヤ
２０４Ｂ エミッタリード
２０４Ｃ エミッタリード接合層
２０５ エミッタ端子（第２の端子）
２０６ ゲート端子
２０７ 第１のエミッタセンス端子（ＥＳ）（第１の端子）
２０８ 第２のエミッタセンス端子（ＥＳ２）（第２の端子）
２０９ 温度センサ
２１０ 温度センサ端子
２１１ スイッチング素子のエミッタ表面電極
２１２ ダイオード素子の表面電極
２１３ スイッチング素子のゲート表面電極
２１４ スイッチング素子のエミッタセンスワイヤ
２１４Ｂ スイッチング素子のエミッタセンスリード
２１５ スイッチング素子のゲートワイヤ
２１６ スイッチング素子の裏面電極
２１７ ダイオード素子の裏面電極
２１８ スイッチング素子の接合層
２１９ ダイオード素子の接合層
２２０ 絶縁基板の配線層
２２１ 絶縁基板の絶縁層
２２２ 絶縁基板の裏面金属層
２２３ 絶縁基板の接合層
２２４ 放熱ベース
２２５ ケース
２２６ 絶縁充填材
２２７ 端子接合層
３００ ネットワーク

Claims (10)

1. 半導体装置を駆動する制御回路であって、
   前記半導体装置は、
   オン時にコレクタ電流またはドレイン電流を主電流として流すスイッチング素子と、前記スイッチング素子のエミッタまたはソースに接続された第１の端子および第２の端子と、を有し、
   前記制御回路は、
   前記スイッチング素子のゲート端子にゲート信号を印加して当該スイッチング素子を駆動するゲート信号発生回路と、
   前記第１の端子と前記第２の端子との間に接続され、前記スイッチング素子がオフの期間にパルスを発生する定電流パルス発生回路と、
   前記定電流パルス発生回路が発生した前記パルスを前記第１の端子と前記第２の端子との間に印加したときの前記第１の端子と前記第２の端子との間の電圧を計測する電圧計測回路と、
   前記電圧計測回路からの電圧降下計測結果をもとに、前記半導体装置の接合劣化状態を判定する劣化状態判定部と、を有する
   ことを特徴とする半導体装置の制御回路。
2. 半導体装置を駆動する制御回路であって、
   前記半導体装置は、
   オン時にコレクタ電流またはドレイン電流を主電流として流すスイッチング素子と、前記スイッチング素子のエミッタまたはソースに接続された第１の端子および第２の端子と、
   前記第１の端子と前記第２の端子との間に接続され、前記スイッチング素子がオフの期間にパルスを発生する定電流パルス発生回路と、
   前記定電流パルス発生回路が発生した前記パルスを前記第１の端子と前記第２の端子との間に印加したときの前記第１の端子と前記第２の端子との間の電圧を計測する電圧計測回路と、を有し、
   前記制御回路は、
   前記スイッチング素子のゲート端子にゲート信号を印加して当該スイッチング素子を駆動するゲート信号発生回路と、
   前記電圧計測回路からの電圧降下計測結果をもとに、前記半導体装置の接合劣化状態を判定する劣化状態判定部と、を有する
   ことを特徴とする半導体装置の制御回路。
3. 前記第１の端子は、第１のエミッタセンス端子または第１のソースセンス端子であり、
   前記第２の端子は、第２のエミッタセンス端子または第２のソースセンス端子である
   ことを特徴とする請求項１または請求項２に記載の半導体装置の制御回路。
4. 前記第１の端子は、第１のエミッタセンス端子または第１のソースセンス端子であり、
   前記第２の端子は、エミッタ端子またはソース端子である
   ことを特徴とする請求項１または請求項２に記載の半導体装置の制御回路。
5. 前記第１の端子と前記スイッチング素子の表面電極との間は、前記主電流が流れないワイヤまたはリードを介して接続され、前記第２の端子と前記スイッチング素子の表面電極との間は、前記主電流が流れるワイヤまたはリードを介して接続されている
   ことを特徴とする請求項１または請求項２に記載の半導体装置の制御回路。
6. 前記ゲート信号発生回路は、前記電圧計測回路の出力が異常な場合には正常な場合とは異なるゲート信号を発生する
   ことを特徴とする請求項１または請求項２に記載の半導体装置の制御回路。
7. 前記正常な場合とは異なるゲート信号は、前記スイッチング素子を低負荷運転モードで駆動するゲート信号である
   ことを特徴とする請求項６に記載の半導体装置の制御回路。
8. 前記スイッチング素子の温度を計測する温度センサを備え、
   前記劣化状態判定部は、前記温度センサからの温度計測結果、および前記電圧計測回路からの電圧降下計測結果をもとに、前記半導体装置の表面電極の接合劣化状態を判定する
   ことを特徴とする請求項１または請求項２に記載の半導体装置の制御回路。
9. 前記電圧計測回路の出力が異常な場合にアラームを発する警報発生部を備える
   ことを特徴とする請求項１または請求項２に記載の半導体装置の制御回路。
10. 請求項１または請求項２に記載の半導体装置の制御回路を備える半導体装置。

Images