JP2023035478A

JP2023035478A - 駆動回路および電力変換装置

Info

Publication number: JP2023035478A
Application number: JP2021142362A
Authority: JP
Inventors: 和樹谷; Kazuki Tani; 賢志原; Kenji Hara
Original assignee: Hitachi Power Semiconductor Device Ltd
Current assignee: Hitachi Power Semiconductor Device Ltd
Priority date: 2021-09-01
Filing date: 2021-09-01
Publication date: 2023-03-13
Also published as: WO2023032354A1; DE112022002588T5; CN117616676A

Abstract

【課題】ＣＧ－ＩＧＢＴのコレクタゲートを、低コストな構成で一般的なＩＧＢＴと同様のＰＷＭ信号に基づいて駆動できる駆動回路およびそれを備えた電力変換装置を提供する。【解決手段】エミッタとコレクタとエミッタ側のゲートであるエミッタゲートとコレクタ側のゲートであるコレクタゲートとを備えたＩＧＢＴであるコレクタゲート制御ＩＧＢＴを駆動する駆動回路において、エミッタ側のゲートを駆動する第１のゲートドライバと、コレクタ側のゲートを駆動する第２のゲートドライバとを有し、第１のゲートドライバと第２のゲートドライバには、同じ駆動指令信号が入力されるとともに、第２のゲートドライバは、前記駆動指令信号に基づく信号が入力される高耐圧ダイオードを有する。【選択図】図３

Description

本発明は、駆動回路および電力変換装置に関する。

絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）は、例えば誘導性の負荷を有するインバータ回路に使用される。

一般的なＩＧＢＴは、電圧を遮断、または電流を導通するコレクタ端子とエミッタ端子と、ＩＧＢＴの遮断状態と導通状態を制御するゲート端子を有する。

ＩＧＢＴの導通時の抵抗を低減するためには、ドリフト層に高密度にキャリアを注入して伝導度変調を促進することが有効である。一方、高密度にキャリアを注入すると、導通状態から遮断状態に移行するターンオフ・スイッチング動作の速度が遅くなり、ターンオフ損失が増加するという欠点があり、導通損失の低減とターンオフ損失の低減はトレードオフの関係にある。

近年、このトレードオフ関係を改善するための一つの手段としてコレクタ部にＮ型ＭＯＳＦＥＴ（ＮＭＯＳ）構造を追加し、さらにコレクタ部のＮＭＯＳを制御するためのコレクタゲート端子を有するコレクタゲート制御ＩＧＢＴ（ＣＧ－ＩＧＢＴ、下記非特許文献１参照）や、コレクタゲート制御逆導通ＩＧＢＴ（ＣＧ－ＲＣ－ＩＧＢＴ、下記非特許文献２参照）が開示された。

ＣＧ－ＩＧＢＴは、非特許文献１のようにＢＣ－ＩＧＢＴ（Ｂａｃｋ－Ｇａｔｅ－ＣｏｎｔｒｏｌｌｅｄＩＧＢＴ）と呼ばれる場合もある。また、コレクタゲート（ＣＧ）は、非特許文献２のようにＡＴＧ（ＡｎｏｄｅＴｒｅｎｃｈＧａｔｅ）と呼ばれる場合もある。

ＲＣ－ＩＧＢＴ（逆導通ＩＧＢＴ）とはＩＧＢＴと逆方向に電流を導通できるダイオード構造を内蔵したＩＧＢＴであり、通常のＩＧＢＴだと還流させるために逆並列にダイオードを接続する必要があるが、ＲＣ－ＩＧＢＴを用いると逆並列ダイオードが不要になるというメリットがある。下記非特許文献２や我々の実験結果によれば、従来のゲートのオフにわずかに（例えば１μｓ程度）先行してコレクタゲートをオンすることによって、ＩＧＢＴ中のキャリア密度を動的に低減してターンオフ損失を低減することが可能である。

本明細書においては、コレクタゲート制御ＩＧＢＴ（ＣＧ－ＩＧＢＴ）は、エミッタとコレクタとエミッタ側のゲートであるエミッタゲート（従来のゲート）とコレクタ側のゲートであるコレクタゲートとを備えたＩＧＢＴを示す概念として説明する。また、コレクタゲート制御ＩＧＢＴ（ＣＧ－ＩＧＢＴ）の一種としてコレクタゲート制御逆導通ＩＧＢＴ（ＣＧ－ＲＣ－ＩＧＢＴ）が含まれるものとして説明する。

Ｔ．Ｓａｒａｙａ，Ｋ．Ｉｔｏｕ，Ｔ．Ｔａｋａｋｕｒａ，Ｍ．Ｆｕｋｕｉ，Ｓ．Ｓｕｚｕｋｉ，Ｋ．Ｔａｋｅｕｃｈｉ，Ｍ．Ｔｓｕｋｕｄａ，Ｋ．Ｓａｔｏｈ，Ｔ．Ｍａｔｓｕｄａｉ，Ｋ．Ｋａｋｕｓｈｉｍａ，Ｔ．Ｈｏｓｈｉｉ，Ｋ．Ｔｓｕｔｓｕｉ，Ｈ．Ｉｗａｉ，Ａ．Ｏｇｕｒａ，Ｗ．Ｓａｉｔｏ，Ｓ．Ｎｉｓｈｉｚａｗａ，Ｉ．Ｏｍｕｒａ，Ｈ．Ｏｈａｓｈｉ，Ｔ．Ｈｉｒａｍｏｔｏ， "３．３ｋＶＢａｃｋ－Ｇａｔｅ－ＣｏｎｔｒｏｌｌｅｄＩＧＢＴ（ＢＣ－ＩＧＢＴ）ＵｓｉｎｇＭａｎｕｆａｃｔｕｒａｂｌｅＤｏｕｂｌｅ－ＳｉｄｅＰｒｏｃｅｓｓＴｅｃｈｎｏｌｏｇｙ" ，ＩＥＤＭ２０２０ｐｐ．ＩＥＤＭ２０－８７－ＩＥＤＭ２０－９０．Ｊ．Ｗｅｉ，Ｘ．Ｌｕｏ，Ｇ．Ｄｅｎｇ，Ｔ．Ｓｕｎ，Ｃ．Ｗａｎｇ，Ｋ．Ｚｈｕ，Ｗ．Ｃｕｉ，Ｚ．Ｗａｎｇ，Ｚ．Ｌｉ，ａｎｄＢ．Ｚｈａｎｇ， "ＵｌｔｒａｆａｓｔａｎｄＬｏｗ－Ｔｕｒｎ－ＯＦＦＬｏｓｓＬａｔｅｒａｌＩＥＧＴＷｉｔｈａＭＯＳ－ＣｏｎｔｒｏｌｌｅｄＳｈｏｒｔｅｄＡｎｏｄｅ" ，ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓｏｎＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓ，ＶＯＬ．６６ｐｐ．５３３－５３８（２０１９）．

しかしながら、上記非特許文献１および非特許文献２では、従来のゲートに加えて新たにコレクタゲートを制御する必要があり、制御が複雑になるという課題がある。また、ＣＧ－ＩＧＢＴが遮断状態では、コレクタ電位と共にコレクタゲート電位も上昇する必要があるため、従来のゲート駆動回路と絶縁を確保する必要がある。絶縁型のＤＣＤＣコンバータを使用すれば入力信号とコレクタゲートへの出力を絶縁できるが、部品点数が多くなり高コストになるという課題がある。

そこで、一般的な相補的なＰＷＭ信号によって、従来のゲートのみならずコレクタゲートを駆動できるゲート駆動回路が必要である。

本発明は上記課題を解決するためになされたもので、その目的は、ＣＧ－ＩＧＢＴのコレクタゲートを、低コストな構成で一般的なＩＧＢＴと同様のＰＷＭ信号に基づいて駆動できる駆動回路およびそれを備えた電力変換装置を提供することである。

上記課題を解決するための本発明の一態様は、エミッタとコレクタとエミッタ側のゲートであるエミッタゲートとコレクタ側のゲートであるコレクタゲートとを備えたＩＧＢＴであるコレクタゲート制御ＩＧＢＴを駆動する駆動回路において、エミッタ側のゲートを駆動する第１のゲートドライバと、コレクタ側のゲートを駆動する第２のゲートドライバとを有し、第１のゲートドライバと第２のゲートドライバには、同じ駆動指令信号に基づく信号が入力されるとともに、第２のゲートドライバは、駆動指令信号が入力される高耐圧ダイオードを有する。

本発明のより具体的な構成は、特許請求の範囲に記載される。

本発明によれば、ＣＧ－ＩＧＢＴのコレクタゲートを、低コストな構成で一般的なＩＧＢＴと同様のＰＷＭ信号に基づいて駆動できる駆動回路およびそれを備えた電力変換装置を提供できる。

上記した以外の課題、構成および効果は、以下の実施形態の説明により明らかにされる。

実施例１のＣＧ－ＩＧＢＴの一部を示す部分断面構造図（ａ）実施例１のＣＧ－ＩＧＢＴの等価回路図、（ｂ）実施例１のＣＧ－ＩＧＢＴの記号（ａ）実施例１のＣＧ－ＩＧＢＴ及びその駆動回路の一部を示す図、（ｂ）実施例１のＣＧ－ＩＧＢＴ及びその駆動回路のタイミングチャート、（ｃ）実施例１のＣＧ－ＩＧＢＴのターンオフ波形実施例１の第１の変形例を示す回路図実施例１の第２の変形例を示す回路図（ａ）実施例１の第３の変形例を示す回路図、（ｂ）図６（ａ）のＣＧ－ＩＧＢＴのタイミングチャート実施例１において自アームが還流動作でのＰＷＭ信号とゲート電圧（Ｖｇ）及びコレクタゲート電圧（Ｖｃｇ）のタイミングチャート（ａ）実施例２のＣＧ－ＩＧＢＴ及びその駆動回路の一部を示す図、（ｂ）実施例２のＣＧ－ＩＧＢＴのタイミングチャート（ａ）実施例３のＣＧ－ＩＧＢＴ及びその駆動回路の一例を示す回路図、（ｂ）実施例３のＣＧ－ＩＧＢＴのタイミングチャート

以下、本発明について図面を参照しながら詳細に説明する。

図１は実施例１のＣＧ－ＩＧＢＴの一部を示す部分断面構造図である。図１に示すように、Ｓｉで構成された支持基板１上に埋め込み酸化膜２を形成し、ｎ型半導体層３の表面層に選択的にｐベース領域４を形成し、そのｐベース領域４の表面層の一部にｎエミッタ領域５を形成し、ｎエミッタ領域５に隣接してｐアノード領域６が形成されている。またｎ型半導体層３の表面層の内、異なる領域に選択的にｎバッファ領域７を形成し、そのｎバッファ領域７の表面層の一部にｐベース領域８を形成し、そのｐベース領域の表面層の一部にｎカソード領域９を形成し、そのｐベース領域の表面層の別の一部にｐコレクタ領域１０が形成されている。

そして、ｐベース領域４の表面層のチャネル領域１１の表面上にゲート酸化膜１２を介してゲート端子（Ｇ）に接続されるゲート電極１３が設けられている。そして、ｐベース領域８の表面層のチャネル領域１４の表面上にゲート酸化膜１５を介してコレクタゲート端子（ＣＧ）に接続されるコレクタゲート電極１６が設けられている。また、ｎエミッタ領域５とｐアノード領域６の表面に共通に接触するエミッタ電極１７が設けられ、ｐコレクタ領域１０と、ｎカソード領域９の表面に共通に接触するコレクタ電極１８が設けられ、それぞれエミッタ端子（Ｅ）およびコレクタ端子（Ｃ）に接続される。

ここではＣＧ－ＩＧＢＴの一例としてＣＧ－ＲＣ－ＩＧＢＴを用いて説明しているが、これに限られず、逆導通ＩＧＢＴではないＣＧ－ＩＧＢＴを用いてもよい。

図２（ａ）は実施例１のＣＧ－ＩＧＢＴの等価回路図であり、図２（ｂ）は本発明の実施例１のＣＧ－ＩＧＢＴを示す記号である。図２（ａ）に示すように、本発明のＣＧ－ＩＧＢＴは、一般的なＩＧＢＴと比較して、ＮＭＯＳ１０１と内蔵ダイオード１０２が含まれる点が特徴である。ＮＭＯＳ１０１はノーマリオフ型であり、コレクタゲートＣＧによってオン・オフが制御される。

コレクタゲートＣＧがオフ（ＮＭＯＳ１０１がオフ）の状態では、一般的なＩＧＢＴと同様の動作になる。コレクタゲートＣＧがオフで、ゲートＧ（エミッタ側のゲートであるエミッタゲートとも呼ばれるが、従来のゲートに相当するので、単に「ゲート」と称することとする）がオフ状態だとコレクタ－エミッタ間は順方向に遮断状態となる。コレクタゲートＣＧがオフで、ゲートＧがオン状態だと一般的なＩＧＢＴと同様にバイポーラ動作で導通する。

ゲートＧがオンしていて、かつコレクタゲートＣＧがオン（ＮＭＯＳ１０１がオン）の状態では、ｐｎｐトランジスタ１０３のベース－エミッタ間がショートして、ｐｎｐトランジスタ１０３がオフするため、ＣＧ－ＩＧＢＴはチャネル領域１１、ｎ型半導体層３、チャネル領域１４を介して電子電流のみが流れるユニポーラ素子として動作する。導通電流が大きくなりＮＭＯＳ１０１のドレイン－ソース間での電圧降下が大きくなると、ｐｎｐトラジスタ１０３のベース－エミッタ間に電圧が発生してｐｎｐトランジスタ１０３がオンするため、バイポーラ動作が可能となる。なお、ユニポーラ素子として動作する場合はバイポーラ動作をする場合に比べて損失が大きくなる。

また、ＣＧ－ＲＣ－ＩＧＢＴの場合は、コレクタゲートＣＧがオンで、ゲートＧがオフしていてＮＭＯＳ１０３がオンの状態では内蔵ダイオード１０２とＮＭＯＳ１０１を介して逆導通電流を流すことができる。コレクタゲートＣＧがオンで、逆導通電流を流す際にゲートＧがオン状態だと内蔵ダイオード１０２のアノード－カソード間がショートして内蔵ダイオード１０２には電流が流れず、チャネル領域１１、ｎ型半導体層３、チャネル領域１４を介して電子電流のみが流れるユニポーラ動作をする。

本実施例では以下、ＣＧ－ＩＧＢＴを図２（ｂ）に示す記号で表記する。

図３（ａ）は実施例１のＣＧ－ＩＧＢＴ及びその駆動回路の一部を示す図である。駆動指令信号入力部（ｓｉｇ）にＰＷＭに基づく駆動指令信号が入力される。本実施例では、例えばオフで０Ｖ、オンで１５Ｖが入力される。Ｖｄｄはゲート駆動回路の電源である。符号２０１～２０４の構成を含む部分がエミッタ側のゲート（Ｇ）を駆動する第１のゲートドライバであり、符号２０５～２０９の構成を含む部分がコレクタ側のゲート（ＣＧ）を駆動する第２のゲートドライバである。

本実施例では、第１のゲートドライバと第２のゲートドライバには、同じ駆動指令信号が入力されるとともに、第２のゲートドライバは、駆動指令信号に基づく信号が入力される高耐圧ダイオード２０６を有する。

駆動指令信号は第１のゲートドライバのＣＭＯＳインバータ回路２０１に入力され、信号が反転した後、遅延生成部２０２によって信号の位相を変化させる。遅延生成部は抵抗などによって構成される。さらにＣＭＯＳインバータ回路２０３によって信号を反転させた後ゲート抵抗（Ｒｇｅ）２０４を介してゲート（Ｇ）に入力される。

また、同じ駆動指令信号が、第２のゲートドライバのＣＭＯＳインバータ回路２０５を介して高耐圧ダイオード２０６のアノードに入力される。高耐圧ダイオード２０６のカソードは抵抗２０７を介してコレクタ端子（Ｃ）に接続され、また高耐圧ダイオードのカソードはコレクタゲート抵抗（Ｒｃｇ）２０８を介してコレクタゲート端子（ＣＧ）に接続されている。またコレクタゲート端子とコレクタ端子はツェナーダイオード２０９で接続され、コレクタゲート端子に過電圧が印加されないように対策されている。また本実施例では還流動作のために外付けの還流用ダイオード２１０をＣＧ－ＩＧＢＴに逆並列に接続している。したがって、図１に示すＣＧ－ＲＣ－ＩＧＢＴを用いずに逆導通ＩＧＢＴではないＣＧ－ＩＧＢＴを用いてもよい。

次に動作について説明する。図３（ｂ）は実施例１のＣＧ－ＩＧＢＴ及びその駆動回路の一例を示すタイミングチャートである。図３（ｂ）にターンオン動作からターンオフ動作までのＰＷＭ信号（対アーム（ＲＡ）と自アーム（ＯＡ））とゲート電圧（Ｖｇ）とコレクタゲート電圧（Ｖｃｇ）を示す。ゲート電圧はエミッタ電位を基準として表すが、コレクタゲート電圧はコレクタ電圧を基準として表す。

自アームの駆動指令信号としてオフが入力されているときは、自アームのゲート電圧（Ｖｇ）が０Ｖまたは負の電圧でゲートがオフの状態となっている。このとき、コレクタ（Ｃ）やコレクタゲート（ＣＧ）の電位は高電圧になっており、高耐圧ダイオード２０６のカソードの電位はアノードの電位（最大でもＶｄｄ）より高いので、駆動指令信号に基づく信号はＣＧに伝達されず、ＣＧとＣは抵抗２０７、Ｒｃｇ２０８を介して接続されているためＣＧとＣの電位は等しく、コレクタゲートＣＧはオフの状態である。次に自アームの駆動指令信号としてオンが入力されたときは、第１のゲートドライバを介してゲート電圧Ｖｇが上昇し、自アームのゲートがオン状態となる。ＣＧ－ＩＧＢＴのゲートがオンするとＣ及びＣＧの電位は低下するので駆動指令信号によるコレクタゲートの制御が可能になり、第２のゲートドライバを介して駆動指令信号（この時点ではオン）をＣＭＯＳインバータ回路２０５で反転した信号（オフ）がコレクタゲートＣＧに印加されるので、コレクタゲートＣＧはオフ状態を継続する。するとＣＧ－ＩＧＢＴは一般的なＩＧＢＴと同様に電流を流すことができる。バイポーラ動作による伝導度変調によってオン電圧を低下できるため導通損失を低減することができる。

次に、自アームの駆動指令信号がオンからオフに切り替わったときは、第２のゲートドライバを介して駆動指令信号（この時点ではオフ）をＣＭＯＳインバータ回路２０５で反転した信号（オン）がコレクタゲートＣＧに印加されるので、Ｖｃｇが上昇してコレクターゲートＣＧがオンする。一方、第１のゲートドライバでは、遅延生成部２０２を介して遅延された駆動指令信号がゲートＧに入寮されるため、例えば１μｓ後にゲートＧがオフしてＣＧ－ＩＧＢＴがターンオフする。Ｖｃｇの上昇からＶｇの低下までの期間は遅延生成部２０２によって任意に調整できる。Ｖｃｇが上昇することによって図２記載の内蔵ＮＭＯＳ１０１がオンして内蔵ｐｎｐトランジスタ１０３の伝導度変調が抑制され、ＣＧ－ＩＧＢＴ中のキャリア密度が低下する。ＣＧ－ＩＧＢＴのターンオフに先行してコレクタゲートＣＧをオン（エミッタ側のゲートをターンオフする前にコレクタ側のゲートをターンオン）してキャリア密度を低減することによってその後Ｖｇが低下してＣＧ－ＩＧＢＴがターンオフする際のターンオフ損失を低減することができる。

図３（ｃ）は実施例１のＣＧ－ＩＧＢＴのターンオフ波形である。横軸は時間であり、ターンオフに１μｓ先行してＣＧをオンした場合の電流Ｉｃ１、電圧Ｖｃ１と、ＣＧを同期制御せずＣＧを常にオフした状態でターンオフした場合の電流Ｉｃ２、電圧Ｖｃ２のターンオフ波形を示した。電流と電圧の積の積分が損失となるが、ターンオフに先行してＣＧをオンすることでキャリア密度を低減させているので、電流Ｉｃ１の方が電流Ｉｃ２よりも早く０になっており、ターンオフ損失を低減できることが判る。ターンオフ後はＣ及びＣＧの電位は高電圧になり、高耐圧ダイオード２０６によってコレクタゲートＣＧに駆動指令信号に基づく信号が入力されなくなるため、Ｒｃｇ２０８と抵抗２０７を介した放電によってＣＧはＣと同電位になる。

ここではターンオフに先行してＣＧをオンする例を示したが、遅延生成部２０２で遅延させずにエミッタ側のゲートをターンオフするときにコレクタ側のゲートをターンオンするようにしてもよい。この場合は、ターンオフに先行してＣＧをオンする場合よりは効果は小さくなるが、ＣＧを同期制御せずＣＧを常にオフした状態でターンオフした場合に比べればターンオフ損失を低減できる。

以上説明したように、本実施例では、第２のゲートドライバは、駆動指令信号に基づく信号が入力される高耐圧ダイオード２０６を有するようにしたので、コレクタ（Ｃ）やコレクタゲート（ＣＧ）の電位が高電圧のときは駆動指令信号に基づく信号はコレクタゲートＣＧに伝達されないようにできる。そのため、第１のゲートドライバと第２のゲートドライバに同じ駆動指令信号を入力して制御する構成とすることができる。

図４は実施例１の第１の変形例である。図３（ａ）において高耐圧ダイオード２０６の容量が大きい場合はＣＧ－ＩＧＢＴがターンオフする際に高耐圧ダイオード２０６に流れるリカバリ電流によってＣＧに蓄積した電荷が放電され、ターンオフ中にＣＧがオフする懸念がある。ターンオフ損失を低減するには、ターンオフが完了するまではＣＧがオン状態である方が好ましい。そこでＣＧ－ＩＧＢＴがターンオフ中にＣＧがオフしにくい構成を図４に示す。図３との違いは、Ｃと高耐圧ダイオード２０６のカソード間にダイオード３０１を接続した点である。ＣＧ－ＩＧＢＴがターンオフする際にＣからダイオード３０１を介して高耐圧ダイオード２０６にリカバリ電流を流すことができるため、ＣＧに蓄積した電荷の放電を抑制することができ、ターンオフ期間中にＣＧをオン状態に保持することができる。すなわち、エミッタ側のゲートをターンオフする際にコレクタ側のゲートのオン状態を維持することができる。

図５は実施例１の第２の変形例である。図４と比較してさらにＣＧに蓄積された電荷の放電を抑制できることが特徴である。図４との違いは高耐圧ダイオード２０６のカソードとＲｃｇ２０８の間にダイオード３０２が接続されている点である。ＣＧ－ＩＧＢＴがターンオフする際、図４の構成では高耐圧ダイオード２０６のカソードの電位はＣの電位に対してダイオード３０１の電圧降下分だけ低い電位になる。ＣＧと高耐圧ダイオード２０６のカソードはＲｃｇ２０８を介して接続されているためＣＧの容量とＲｃｇ２０８のＣＲ時定数に応じてＣＧの電荷が放電される。図５では高耐圧ダイオード２０６のカソードとＲｃｇ２０８の間にダイオード３０２を設けているため、ダイオード３０２によってＣＧに蓄積された電荷の放電を抑制することができる。

図６（ａ）は実施例１の第３の変形例である。これもＣＧ－ＩＧＢＴのターンオフ期間中にＣＧがオン状態を維持するための実施形態である。図３（ａ）と比較すると、Ｖｄｄが高耐圧ダイオード４０１とコンデンサ４０２を介してＣと接続されていることと、高耐圧ダイオード２０６のカソードからＣＭＯＳインバータ回路４０３、４０４とＲｃｇ２０８を介してＣＧに駆動指令信号が入力され、また高耐圧ダイオード２０６のカソードとＣが抵抗４０５で接続されている点である。

ＣＧ－ＩＧＢＴがオン状態の時や還流動作中でＣの電位が低い時にＶｄｄからコンデンサ４０２に電荷を充電できる。自アームの駆動指令信号がオンからオフに切り替わったとき、第２のゲートドライバを介して反転した駆動指令信号がコレクターゲートに印加され、Ｖｃｇが上昇してコレクタゲートＣＧがオンする。その際ＣＧにはコンデンサ４０２からＣＭＯＳインバータ回路４０４とＲｃｇ２０８を介して電圧が供給される。その後（例えば１μｓ後）に遅延生成部２０２によって遅延されてゲートＧがオフしてＣＧ－ＩＧＢＴがターンオフする。ターンオフ期間中もコンデンサ４０２からＣＧに電荷を供給することができるため、ターンオフ期間中もＣＧがオン状態を維持することができる。ＣＧ－ＩＧＢＴがターンオフしてＣの電位が上昇すると駆動指令信号は高耐圧ダイオード２０６で遮断されるため、抵抗４０５を介した放電によって高耐圧ダイオード２０６のカソードはＣと等電位になり、ＣＭＯＳインバータ４０４の出力がＬｏｗになり、ＣＧがオフする。

図６（ｂ）は図６（ａ）のタイミングチャートである。図６（ａ）のターンオン動作からターンオフ動作までのＰＷＭ信号とゲート電圧（Ｖｇ）とコレクタゲート電圧（Ｖｃｇ）を示す図である。図３（ｂ）と比較するとターンオフ後に一定期間コレクタゲートＣＧがオン状態を維持した後、オフする点が違いである。

図７は実施例１において自アームが還流動作でのＰＷＭ信号とゲート電圧（Ｖｇ）及びコレクタゲート電圧（Ｖｃｇ）のタイミングチャートである。実施例２では、さらに還流期間中に最適なゲート及びコレクタゲート制御を提供できる構成を開示する。図７に示すよう、還流期間（ＲＰ）の最後のデッドタイム（Ｔｄ）中はＶｇがオフでＶｃｇがオンになり、ＣＧ－ＲＣ－ＩＧＢＴの内蔵ダイオード１０２（図２（ａ））が導通するため、還流状態からオフ状態へ遷移する際に還流用ダイオード２１０のみならず内蔵ダイオード１０２のリカバリ電流が流れるため総リカバリ電流が大きくなる懸念がある。

そこで、順方向導通（ＩＧＢＴオン）時と逆方向導通（還流）時にそれぞれ最適なゲート及びコレクタゲート制御を自律的に提供できる回路構成を開示する。そのために、還流を検知して還流期間全体にわたってエミッタ側のゲートがオフの状態を維持するよう制御する還流検知回路を設ける。図８（ａ）は実施例２の駆動回路の一部を示したものである。図５との違いはエミッタがダイオード５０１と高耐圧ダイオード５０２を介してコレクタに接続されており、コンパレータ５０３の非反転入力端子にエミッタ（Ｅ）が、反転入力端子にダイオード５０１のカソードが、正電源にＶｄｄが、負電源に駆動指令信号入力部（ｓｉｇ）が接続され、コンパレータ５０３の出力（Ｏ）はＣＧを駆動するためのＣＭＯＳインバータ回路２０５の入力部に接続されている点が特徴である。なお、ここでは図５に適用した例で説明しているが、これに限られず、図３や図４で説明した構成に適用してもよい。コレクタ－エミッタ間電圧Ｖｃｅが０Ｖ以上、即ち還流状態でない場合はコンパレータ５０３の出力Ｏはｓｉｇに入力された駆動指令信号と同電位になるため、実施例１と同様の動作となる。Ｖｃｅが負電圧の場合、即ち還流動作中はダイオード５０１と高耐圧ダイオード５０２の電圧分担によってダイオード５０１のカソード電位はＥよりも低くなり、コンパレータ５０３の出力ＯはＶｄｄになる。するとＣＧはオフ状態に固定される。

図８（ｂ）は実施例２のＣＧ－ＩＧＢＴのタイミングチャートである。自アームが還流動作でのＰＷＭ信号とゲート電圧（Ｖｇ）及びコレクタゲート電圧（Ｖｃｇ）のタイミングチャートを図８（ｂ）に示す。還流期間ＦＷ全体にわたってＶｃｇがオフ状態を維持している点が特徴である。従って還流期間ＦＷ全体を通してＣＧ－ＩＧＢＴは逆導通しないため、還流状態からオフ状態に遷移する際にＣＧ－ＩＧＢＴ起因のリカバリ電流が発生しない。従って、総リカバリ電流量を低減することができる。

このように、実施例２では、ＣＧ－ＲＣ－ＩＧＢＴにおいて還流期間に逆導通させないように制御することで逆導通でないＣＧ－ＩＧＢＴとして動作させることができる。

実施例３では還流動作時に内蔵ダイオード１０２を還流ダイオードとして使い、ＣＧ－ＲＣ－ＩＧＢＴとして使用する構成を開示する。実施例１において自アームが還流動作でのＰＷＭ信号とゲート電圧（Ｖｇ）及びコレクタゲート電圧（Ｖｃｇ）のタイミングチャートを図７に示した。還流期間中にＰＷＭ信号によってゲートがオンする。一方還流期間中にコレクタゲートがオフである期間が長い。還流期間中に内蔵ダイオード１０２を導通させ、ＣＧ－ＲＣ－ＩＧＢＴとして使用するには還流期間中はゲートはオフでコレクタゲートはオンであることが望ましい。

そこで、実施例３では、還流を検知して還流期間全体にわたってエミッタ側のゲートがオフの状態を維持するよう制御する還流検知回路を設けた。

図９（ａ）は実施例３のＣＧ－ＩＧＢＴ及びその駆動回路の一例を示す回路図である。図８（ａ）との違いは、還流用ダイオード２１０を削除し、コンパレータ５０３の反転入力端子にエミッタを、非反転入力端子にダイオード５０１のカソードを、正電源に駆動指令信号入力部（ｓｉｇ）を、負電源にエミッタ端子を接続しており、コンパレータ５０３の出力（Ｏ）をゲート駆動用のＣＭＯＳインバータ回路２０１の入力部とコレクタゲート駆動用のＣＭＯＳインバータ回路２０５の入力部に接続している点である。なお、ここでは還流用ダイオード２１０を削除した例で説明しているが、還流用ダイオード２１０を設けるようにしてもよい。

Ｖｃｅが０Ｖ以上、即ち還流状態でない場合はコンパレータの出力はｓｉｇと同電位になるため、実施例１と同様の動作となる。Ｖｃｅが負電圧の場合、即ち還流動作中はダイオード５０１と高耐圧ダイオード５０２の電圧分担によってダイオード５０１のカソード電位はＥよりも低くなり、コンパレータの出力はＥ電位になる。するとＧはオフ状態に固定される一方、ＣＧはオン状態に固定される。図９（ｂ）は実施例３のＣＧ－ＩＧＢＴのタイミングチャートである。自アームが還流動作でのＰＷＭ信号とゲート電圧（Ｖｇ）及びコレクタゲート電圧（Ｖｃｇ）のタイミングチャートを図９（ｂ）に示す。還流期間ＦＷ全体にわたってＶｇがオフ状態を維持する一方Ｖｃｇはオン状態を維持している点が特徴である。対アームがオンして自アームが還流動作からオフ状態に遷移するとＣ及びＣＧの電位が上昇し、コンパレータ出力部Ｏからの信号が遮断され、抵抗２０７を介した放電によってＣＧはＣと同電位になる。以上から本実施例によると還流期間中はゲートがオフ、コレクタゲートがオンの状態を維持できるため還流動作時に逆導通ＩＧＢＴとしても動作するＣＧ－ＲＣ－ＩＧＢＴとして使用することができる。

以上、説明したように、本発明によれば、ＣＧ－ＩＧＢＴのコレクタゲートを、低コストな構成で一般的なＩＧＢＴと同様のＰＷＭ信号に基づいて駆動できる駆動回路を提供できることが示された。

上述した本発明のＣＧ－ＩＧＢＴの駆動回路は、ＣＧ－ＩＧＢＴを有する電力変換装置（インバータ等）に適用することができる。本発明のＣＧ－ＩＧＢＴの駆動回路は低オン電圧および低スイッチング損失を両立できるため、高い効率を有する電力変換装置を実現できる。

なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

１…Ｓｉで構成された支持基板、２…埋め込み酸化膜、３…ｎ型半導体層、４…ｐベース領域、５…ｎエミッタ領域、６…ｐアノード領域、７…ｎバッファ領域、８…ｐベース領域、９…ｎカソード領域、１０…ｐコレクタ領域、１１…チャネル領域、１２…ゲート酸化膜、１３…ゲート電極１４…チャネル領域、１５…ゲート酸化膜、１６…コレクタゲート電極、１７…エミッタ電極、１８…コレクタ電極、１０１…ＮＭＯＳ、１０２…内蔵ダイオード、１０３…ｐｎｐトランジスタ、２０１…ＣＭＯＳインバータ回路、２０２…遅延生成部、２０３…ＣＭＯＳインバータ回路、２０４…ゲート抵抗、２０５…ＣＭＯＳインバータ回路、２０６…高耐圧ダイオード、２０７…抵抗、２０８…コレクタゲート抵抗、２０９…ツェナーダイオード、２１０…還流用ダイオード、３０１…ダイオード、３０２…ダイオード、４０１…高耐圧ダイオード、４０２…コンデンサ、４０３…ＣＭＯＳインバータ回路、４０４

Claims

エミッタとコレクタとエミッタ側のゲートであるエミッタゲートとコレクタ側のゲートであるコレクタゲートとを備えたＩＧＢＴであるコレクタゲート制御ＩＧＢＴを駆動する駆動回路において、
エミッタ側のゲートを駆動する第１のゲートドライバと、コレクタ側のゲートを駆動する第２のゲートドライバとを有し、
前記第１のゲートドライバと前記第２のゲートドライバには、同じ駆動指令信号が入力されるとともに、
前記第２のゲートドライバは、前記駆動指令信号に基づく信号が入力される高耐圧ダイオードを有することを特徴とする駆動回路。
請求項１に記載の駆動回路において、前記第１のゲートドライバと前記第２のゲートドライバは、エミッタ側のゲートをターンオフする前に、コレクタ側のゲートをターンオンすることを特徴とする駆動回路。
請求項１に記載の駆動回路において、前記第１のゲートドライバと前記第２のゲートドライバは、エミッタ側のゲートをターンオフするときにコレクタ側のゲートをターンオンすることを特徴とする駆動回路。
請求項１から請求項３のいずれか１項に記載の駆動回路において、前記第１のゲートドライバと前記第２のゲートドライバの一方は、前記駆動指令信号を反転させる反転回路を有することを特徴とする駆動回路。
請求項１から請求項３のいずれか１項に記載の駆動回路において、還流を検知して還流期間全体にわたってエミッタ側のゲートがオフの状態を維持するよう制御する還流検知回路を備えることを特徴とする駆動回路。
請求項１から請求項３のいずれか１項に記載の駆動回路において、前記コレクタゲート制御ＩＧＢＴは、コレクタゲート制御逆導通ＩＧＢＴであることを特徴とする駆動回路。
請求項６項に記載の駆動回路において、前記コレクタゲート制御逆導通ＩＧＢＴに接続された外付けの還流用ダイオードと、
還流を検知して還流期間全体にわたってコレクタ側のゲートがオフの状態を維持するよう制御する還流検知回路とを有することを特徴とする駆動回路。
請求項１から３のいずれか１項に記載の駆動回路と、コレクタゲート制御ＩＧＢＴとを備えたことを特徴とする電力変換装置。