JP2023010050A - 貼り合わせウェーハの製造方法 - Google Patents

貼り合わせウェーハの製造方法 Download PDF

Info

Publication number
JP2023010050A
JP2023010050A JP2021113847A JP2021113847A JP2023010050A JP 2023010050 A JP2023010050 A JP 2023010050A JP 2021113847 A JP2021113847 A JP 2021113847A JP 2021113847 A JP2021113847 A JP 2021113847A JP 2023010050 A JP2023010050 A JP 2023010050A
Authority
JP
Japan
Prior art keywords
wafer
active layer
laser mark
support substrate
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021113847A
Other languages
English (en)
Inventor
秀光 岡部
Hidemitsu Okabe
毅 廣重
Takeshi Hiroshige
博之 中尾
Hiroyuki Nakao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2021113847A priority Critical patent/JP2023010050A/ja
Priority to CN202210800956.4A priority patent/CN115602603A/zh
Publication of JP2023010050A publication Critical patent/JP2023010050A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275Vertical isolation by bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)

Abstract

Figure 2023010050000001
【課題】スリップの発生を抑制しつつも、ボイドの発生を抑制する、貼り合わせウェーハの製造方法を提供する。
【解決手段】支持基板用ウェーハと、活性層用ウェーハとを、絶縁膜を介して貼り合わせる方法であって、それぞれの貼り合わせ面とは反対側の面に、レーザマークを印字する、レーザマーク印字工程と、支持基板用ウェーハ及び活性層用ウェーハの、レーザマーク印字工程においてレーザマークが印字された面とは反対側の面である貼り合わせ面同士を、絶縁膜を介して貼り合わせる、貼り合わせ工程と、を含む。本方法は、レーザマーク印字工程に先立って行われる、支持基板用ウェーハ及び活性層用ウェーハのそれぞれの凹凸の向きを判別する、凹凸形状判別工程をさらに含み、凹側であると判別された側の、支持基板用ウェーハ及び活性層用ウェーハのそれぞれの面に、レーザマークを印字する。
【選択図】図1

Description

本発明は、貼り合わせウェーハの製造方法に関する。
従来、活性層用ウェーハと支持基板用ウェーハとを酸化膜を介して貼り合わせてなる、貼り合わせSOI(Silicon On Insulator)ウェーハが知られている。
このような貼り合わせウェーハでは、貼り合わせ界面においてボイドが発生する場合がある。
これに対し、例えば特許文献1では、2枚のウェーハを凸状に変形させてから、凸面同士を貼り合わせることにより、ボイドの発生を抑制する技術が提案されている。
特開2000-348992号公報
しかしながら、特許文献1に記載の手法では、ウェーハに外力を加えて凸状を形成しているため、ウェーハ内部にひずみを発生させる可能性があり、貼り合わせウェーハにスリップ(結晶の転位)が発生してしまう懸念があった。
そこで、本発明は、スリップの発生を抑制しつつも、ボイドの発生を抑制することのできる、貼り合わせウェーハの製造方法を提供することを目的とする。
本発明の要旨構成は、以下の通りである。
(1)支持基板用ウェーハと、活性層用ウェーハとを、絶縁膜を介して貼り合わせて、貼り合わせウェーハを製造する方法であって、該方法は、
前記支持基板用ウェーハ及び前記活性層用ウェーハのそれぞれの貼り合わせ面とは反対側の面に、レーザマークを印字する、レーザマーク印字工程と、
前記支持基板用ウェーハ及び前記活性層用ウェーハの、前記レーザマーク印字工程において前記レーザマークが印字された面とは反対側の面である前記貼り合わせ面同士を、前記絶縁膜を介して貼り合わせる、貼り合わせ工程と、を含み、該方法は、
前記レーザマーク印字工程に先立って行われる、前記支持基板用ウェーハ及び前記活性層用ウェーハのそれぞれの凹凸の向きを判別する、凹凸形状判別工程をさらに含み、
前記レーザマーク印字工程では、前記凹凸形状判別工程において凹側であると判別された側の、前記支持基板用ウェーハ及び前記活性層用ウェーハのそれぞれの面に、前記レーザマークを印字することを特徴とする、貼り合わせウェーハの製造方法。
(2)前記凹凸形状判別工程において、Bowを指標として判別を行う、上記(1)に記載の貼り合わせウェーハの製造方法。
(3)前記貼り合わせ工程において、前記支持基板用ウェーハ及び前記活性層用ウェーハの、互いの前記貼り合わせ面の中心付近から接触させていく、上記(1)又は(2)に記載の貼り合わせウェーハの製造方法。
(4)前記凹凸形状判別工程は、ラッピング工程の後に行われる、上記(1)~(3)のいずれか1つに記載の貼り合わせウェーハの製造方法。
本発明によれば、スリップの発生を抑制しつつも、ボイドの発生を抑制することのできる、貼り合わせウェーハの製造方法を提供することができる。
本発明の一実施形態にかかる貼り合わせウェーハの製造方法のフローチャートである。 従来の貼り合わせウェーハの製造方法のフローチャートである。 Bowについて説明するための模式図である。 Warpについて説明するための模式図である。 実施例1の評価結果を示す図である。 実施例2の評価結果を示す図である。
以下、本発明の実施形態について図面を参照して詳細に例示説明する。
図1は、本発明の一実施形態にかかる貼り合わせウェーハの製造方法のフローチャートである。また、図2は、従来の貼り合わせウェーハの製造方法のフローチャートである。なお、図2においては、図1のフローと対比させるため、ステップS204とステップS207との間でステップの番号が飛んでいる。
図1に示すように、本実施形態の貼り合わせウェーハの製造方法では、まず、単結晶シリコンインゴットをスライスする(スライス工程:ステップS101)。単結晶シリコンインゴットの育成は、CZ法や浮遊帯域溶融法(Floating Zone、FZ)法等の既知の手法を用いることができる。上記単結晶シリコンインゴットの育成は、育成したシリコンインゴットから採取されたシリコンウェーハが所望の特性を有するように、酸素濃度や炭素濃度、窒素濃度等を適切に調整することができる。また、導電型についても、適切なドーパントを添加してn型又はp型とすることができる。スライスの手法についても、既知の手法を用いることができる。
次いで、スライスにより得られたシリコンウェーハに対して面取り処理を行う(面取り:ステップS102)。次いで、面取り処理を行ったシリコンウェーハに対してラッピングを行う(ラッピング工程:ステップS103)。次いで、ラッピング処理を行ったシリコンウェーハに対して再度面取り処理を行う(面取り:ステップS104)。これらの面取り及びラッピング処理も既知の手法で行うことができる。これらの処理を完了したシリコンウェーハを用いて、支持基板用ウェーハ及び活性層用ウェーハを用意する。
次いで、図1に示すように(図2と対比)、支持基板用ウェーハ及び活性層用ウェーハのそれぞれの凹凸の向きを判別する(凹凸形状判別工程:ステップS105)。この凹凸形状判定工程は、後述のレーザマーク印字工程に先立って行われる。すなわち、この凹凸形状判別工程では、ステップS102~ステップS104の面取り処理及びラッピング処理を終えた支持基板用ウェーハ及び活性層用ウェーハが有する(全体形状としての)凹凸形状を測定して、いずれの面が凸(凹)側であるかを判別する。
一例としては、凹凸形状判別工程において、Bowを指標として判別を行うことが好ましい。ここで、「Bow」及び後述の「Warp」は、JEIDA-43-1999、ASTM F1530-94により測定方法が規定されている。また、例えばKLA社製のフラットネス測定器によりBowやWarpを測定することができる。
図3は、Bowについて説明するための模式図である。図3に示すように、ウェーハの中心における、基準面から該基準面に垂直な方向への変位の値が正である場合を凸側であるとし、負である場合を凹側として判別を行うことができる。基準面は、ウェーハの外縁から径方向内側に3mm離間した、周方向に等間隔に設けられた3点を通る平面とすることができ、あるいは、ウェーハ全面に対するベストフィットな(例えば最小二乗法による誤差が最小になるような)平面とすることもできる。後述のWarpの基準面についても同様である。なお、ウェーハ外周から径方向内側に3mmまでの領域は除外している。
なお、凹凸形状判別工程の直前に、支持基板用ウェーハ及び活性層用ウェーハのWarp(図4参照)を測定することが好ましい。凸形状の度合いが大きすぎる場合は、装置の搬送エラー(ハンドリングアームの吸着ミス)や貼り合わせ時に2枚のウェーハを位置合わせする前に中心付近から自然と貼り合わせが開始されてしまい貼り合わせズレを引き起こすなどの懸念があるので、例えばWarpが30μm以下であることをウェーハの合格基準として、合格したウェーハのみを凹凸形状判別工程へと進むようにすることができる。なお、Warpの測定においても、ウェーハ外周から径方向内側に3mmまでの領域は除外している。
次いで、図1に示すように、レーザマークを印字する側の面が(現在の位置状態で)凸側であると判別された支持基板用ウェーハ及び活性層用ウェーハを反転させて、レーザ光源に対して対向する面が凹側であるようにする(凸形状ウェーハ反転:ステップS106)。このような反転は、既知のウェーハ用搬送アーム等を用いて行うことができる。なお、レーザ光源側の位置を変更する場合等もあり得るので、凸形状ウェーハは、必ずしも反転させるとは限らない。
次いで、支持基板用ウェーハ及び活性層用ウェーハのそれぞれの貼り合わせ面とは反対側の面に、レーザマークを印字する(レーザマーク印字工程:ステップS107)。従って、このレーザマーク印字工程では、凹凸形状判別工程(ステップS104)において凹側であると判別された側の、支持基板用ウェーハ及び活性層用ウェーハのそれぞれの面に、レーザマークを印字することとなる。
レーザマークの印字は、既知の手法で行うことができ、レーザマークに用いるレーザ光源としては、例えば赤外線レーザやCOレーザ、YLFレーザ(固体レーザ)を用いることができる。このうち、熱損傷を低く抑えることができることから、YLFレーザを用いることが好ましい。ビーム径や強度は、適宜調整することができる。
次いで、図1に示すように、レーザマークを印字した支持基板用ウェーハ及び活性層用ウェーハに対し、エッチングを行う(エッチング工程:ステップS108)。次いで、エッチングを行った支持基板用ウェーハ及び活性層用ウェーハに対し、研削を行う(研削:ステップS109)、次いで、研削を行った支持基板用ウェーハ及び活性層用ウェーハに対し、エッジ研磨を行う(エッジ研磨:ステップS110)。次いで、エッジ研磨を行った支持基板用ウェーハ及び活性層用ウェーハに対し、研磨を行う(研磨:ステップS111)。次いで、研磨を行った支持基板用ウェーハ及び活性層用ウェーハに対し、洗浄を行う(洗浄:ステップS112)。次いで、洗浄を行った支持基板用ウェーハ及び活性層用ウェーハに対し、ウェーハの種々の品質を測定して検査する、測定検査を行う(測定検査:ステップS113)。次いで、測定検査を行った支持基板用ウェーハ及び活性層用ウェーハに対し、仕上げ洗浄を行う(仕上げ洗浄:ステップS114)。これらのエッチング工程、研削、エッジ研磨、研磨、洗浄、測定検査、及び仕上げ洗浄は、既知の手法で行うことができる。
次いで、支持基板用ウェーハ及び活性層用ウェーハの、レーザマーク印字工程においてレーザマークが印字された面とは反対側の面である貼り合わせ面同士を、絶縁膜を介して貼り合わせる(貼り合わせ工程:ステップS115)。絶縁膜はSiO等の既知の材料とすることができる。
貼り合わせは、既知の手法で行うことができるが、貼り合わせ工程において、支持基板用ウェーハ及び活性層用ウェーハの、互いの貼り合わせ面の中心付近から接触させていくように貼り合わせることが好ましい。ボイドの発生をより一層抑制することができるからである。
本実施形態の貼り合わせウェーハの製造方法によれば、上述したように、レーザマーク印字工程に先立って、支持基板用ウェーハ及び活性層用ウェーハのそれぞれの凹凸の向きを判別し、それから支持基板用ウェーハ及び活性層用ウェーハのそれぞれの貼り合わせ面とは反対側の面に、レーザマークを印字する。これにより、レーザマーク印字工程では、凹凸形状判別工程において凹側であると判別された側の、支持基板用ウェーハ及び活性層用ウェーハのそれぞれの面に、レーザマークを印字することになる。
そして、貼り合わせ工程において、支持基板用ウェーハ及び活性層用ウェーハの、レーザマーク印字工程においてレーザマークが印字された面とは反対側の面である貼り合わせ面同士を、絶縁膜を介して貼り合わせる。これにより、確実に、支持基板用ウェーハの凸面と活性層用ウェーハの凸面とが貼り合わされることとなるため、(例えば凹凸の向きを考慮せず貼り合わせる場合等と比べて)ボイドの発生をより確実に抑制することができる。
本実施形態の貼り合わせウェーハの製造方法によれば、支持基板用ウェーハ及び活性層用ウェーハにそれらの形状を歪ませるような外力を与えずに済むため、スリップの発生も抑制することもできる。
以上のように、本実施形態の貼り合わせウェーハの製造方法によれば、スリップの発生を抑制しつつも、ボイドの発生を抑制することのできる、貼り合わせウェーハの製造方法を提供することができる。
ここで、凹凸形状判別工程において、Bowを指標として判別を行うことが好ましい。Bowは、基準面からの変位に関し、ウェーハの中心点で測定されるものであるため、貼り合わせに影響する凹凸形状の指標として適しているからである。
また、貼り合わせ工程において、支持基板用ウェーハ及び活性層用ウェーハの、互いの貼り合わせ面の中心付近から接触させていくことが好ましい。ボイドの発生をより一層抑制することができるからである。
また、凹凸形状判別工程は、ラッピング工程の後に行われることが好ましい。凹凸形状判別工程をラッピング工程より前に行うと、スライス工程によるウェーハ形状への影響により、ラッピング後に凹凸形状の判別結果とは異なる凹凸の状態となっている可能性がある。これに対し、凹凸形状判別工程をラッピング工程の後に行うことで、そのような問題を回避することができるからである。
以下、本発明の実施例について説明するが、本発明は、以下の実施例に何ら限定されるものではない。
(実施例1)
図1に示す製造フローで貼り合わせウェーハを製造した発明例と、図2に示す従来のフローで貼り合わせウェーハを製造した比較例とで、ボイドの発生率を比較した。ボイドの検査は、赤外干渉法(IR法)及び超音波検査により行った。なお、凹凸の判定は、Bowを指標とし、KLA社製9700 UltraGageを用いた。
図5は、実施例1の評価結果を示す図である。
図5に示すように、比較例の貼り合わせボイド不良の発生率を1としたとき、0.05までに発生率を抑制することができた(不良率は、比較例23%、発明例1.1%)。
(実施例2)
Bow値が既知のウェーハを、活性層用ウェーハ及び支持基板用ウェーハそれぞれ92枚用意し、図1のフローで貼り合わせを実施し、ボイドの発生有無を確認した。
その結果、図6に示すように、2枚の貼り合わせウェーハでボイド不良が発生し、いずれもBow値が負の値のウェーハがある組み合わせであることを確認した。
Bow値(活性層用ウェーハ,支持基板用ウェーハ)
→1枚目のボイド不良(-1.10,0.11)
→2枚目のボイド不良(-0.23,-1.89)
(単位μm)であった。
1枚目のボイド不良ウェーハの結果は、いずれか一方が凹形状で、他方が凸形状(Bow値が正の値)であっても、ボイド発生のリスクがあるということを示している。

Claims (4)

  1. 支持基板用ウェーハと、活性層用ウェーハとを、絶縁膜を介して貼り合わせて、貼り合わせウェーハを製造する方法であって、該方法は、
    前記支持基板用ウェーハ及び前記活性層用ウェーハのそれぞれの貼り合わせ面とは反対側の面に、レーザマークを印字する、レーザマーク印字工程と、
    前記支持基板用ウェーハ及び前記活性層用ウェーハの、前記レーザマーク印字工程において前記レーザマークが印字された面とは反対側の面である前記貼り合わせ面同士を、前記絶縁膜を介して貼り合わせる、貼り合わせ工程と、を含み、該方法は、
    前記レーザマーク印字工程に先立って行われる、前記支持基板用ウェーハ及び前記活性層用ウェーハのそれぞれの凹凸の向きを判別する、凹凸形状判別工程をさらに含み、
    前記レーザマーク印字工程では、前記凹凸形状判別工程において凹側であると判別された側の、前記支持基板用ウェーハ及び前記活性層用ウェーハのそれぞれの面に、前記レーザマークを印字することを特徴とする、貼り合わせウェーハの製造方法。
  2. 前記凹凸形状判別工程において、Bowを指標として判別を行う、請求項1に記載の貼り合わせウェーハの製造方法。
  3. 前記貼り合わせ工程において、前記支持基板用ウェーハ及び前記活性層用ウェーハの、互いの前記貼り合わせ面の中心付近から接触させていく、請求項1又は2に記載の貼り合わせウェーハの製造方法。
  4. 前記凹凸形状判別工程は、ラッピング工程の後に行われる、請求項1~3のいずれか一項に記載の貼り合わせウェーハの製造方法。
JP2021113847A 2021-07-08 2021-07-08 貼り合わせウェーハの製造方法 Pending JP2023010050A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021113847A JP2023010050A (ja) 2021-07-08 2021-07-08 貼り合わせウェーハの製造方法
CN202210800956.4A CN115602603A (zh) 2021-07-08 2022-07-08 贴合晶圆的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021113847A JP2023010050A (ja) 2021-07-08 2021-07-08 貼り合わせウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2023010050A true JP2023010050A (ja) 2023-01-20

Family

ID=84843574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021113847A Pending JP2023010050A (ja) 2021-07-08 2021-07-08 貼り合わせウェーハの製造方法

Country Status (2)

Country Link
JP (1) JP2023010050A (ja)
CN (1) CN115602603A (ja)

Also Published As

Publication number Publication date
CN115602603A (zh) 2023-01-13

Similar Documents

Publication Publication Date Title
JP6070954B2 (ja) 補剛層を有するガラス上半導体基板及びその作製プロセス
KR101972286B1 (ko) Soi 구조체 및 웨이퍼 내 미접합 영역의 폭을 줄이는 방법 및 그러한 방법에 의해 생성된 soi 구조체
JP4552858B2 (ja) 貼り合わせウェーハの製造方法
KR102021160B1 (ko) 투명 soi 웨이퍼의 제조 방법
JP6168143B2 (ja) ハイブリッド基板の製造方法
KR100882380B1 (ko) 도너웨이퍼 양면으로부터의 반도체 재료 박막 제조방법 및 이에 의한 반도체-온-절연체 구조체
JP2004186226A (ja) Soiウエーハの製造方法
JP2011071193A (ja) 貼合せsoiウェーハ及びその製造方法
JP2018182146A (ja) 多層膜soiウェーハの製造方法および多層膜soiウェーハ
KR20100015877A (ko) Soi 기판의 제조 방법 및 soi기판
US8853054B2 (en) Method of manufacturing silicon-on-insulator wafers
JP2023010050A (ja) 貼り合わせウェーハの製造方法
US10103021B2 (en) Thermally oxidized heterogeneous composite substrate and method for manufacturing same
TW202041726A (zh) 矽單晶晶圓之製造方法及矽單晶晶圓
US9673085B2 (en) Method for manufacturing SOI wafer
JP5587257B2 (ja) イオン注入機の基板保持具の劣化判定方法
JP4617788B2 (ja) 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置
US20100144119A1 (en) Method of producing bonded wafer
JP6123150B2 (ja) シリコンウェーハ加工量の評価方法およびシリコンウェーハの製造方法
JP2019034862A (ja) 炭化珪素エピ基板の製造方法
JP3573243B2 (ja) 張り合わせ単結晶シリコン基板およびその製造方法
JP5555995B2 (ja) 貼り合わせシリコンウェーハの製造方法
JPH088413A (ja) 半導体基板の製造方法
JPH11340443A (ja) Soiウエーハの作製方法およびsoiウエーハ
JP2016100440A (ja) 炭化珪素基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240328