JP2023004038A - プロジェクター、及びプロジェクターの制御方法 - Google Patents

プロジェクター、及びプロジェクターの制御方法 Download PDF

Info

Publication number
JP2023004038A
JP2023004038A JP2021105497A JP2021105497A JP2023004038A JP 2023004038 A JP2023004038 A JP 2023004038A JP 2021105497 A JP2021105497 A JP 2021105497A JP 2021105497 A JP2021105497 A JP 2021105497A JP 2023004038 A JP2023004038 A JP 2023004038A
Authority
JP
Japan
Prior art keywords
image signal
pixels
pixel
supplied
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021105497A
Other languages
English (en)
Inventor
透 青木
Toru Aoki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2021105497A priority Critical patent/JP2023004038A/ja
Priority to US17/848,541 priority patent/US11895443B2/en
Publication of JP2023004038A publication Critical patent/JP2023004038A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3179—Video signal processing therefor
    • H04N9/3188—Scale or resolution adjustment
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3129—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] scanning a light beam on the display screen
    • H04N9/3135—Driving therefor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/002—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to project the image of a two-dimensional display, such as an array of light emitting or modulating elements or a CRT
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3102—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] using two-dimensional electronic spatial light modulators
    • H04N9/3105—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] using two-dimensional electronic spatial light modulators for displaying all colours simultaneously, e.g. by using two or more electronic spatial light modulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3102—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] using two-dimensional electronic spatial light modulators
    • H04N9/312—Driving therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3129—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] scanning a light beam on the display screen
    • H04N9/3132—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] scanning a light beam on the display screen using one-dimensional electronic spatial light modulators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal (AREA)
  • Projection Apparatus (AREA)

Abstract

【課題】ユーザーに視認される画像の質が低下することを抑制する。【解決手段】プロジェクターは、複数の画素が配列され、前記複数の画素から光を射出することにより、画像を表示する電気光学パネルと、前記複数の画素から射出される光の光路を変更する光路シフト素子と、入力画像信号により示される１フレーム分の画像を表示するための１フレーム期間に含まれる複数の単位期間の各々において、前記入力画像信号に基づいて生成され、かつ、前記複数の画素に対応する画像信号を、所定の順番で前記複数の画素に供給する画像処理回路と、を備え、前記画像処理回路は、前記電気光学パネルが表示する前記画像を切り替える場合の前記複数の画素の応答速度を、前記画像信号が供給される順番又は前記電気光学パネルにおける画素の位置に基づいて、調整する調整回路を備えている。【選択図】図４

Description

本発明は、プロジェクター、及びプロジェクターの制御方法に関する。
プロジェクターの技術分野では、ユーザーに視認される画像の解像度を擬似的に高める方法として、光学的に表示位置をシフトさせる光路シフト素子を用いた画素シフト技術が知られている（例えば、特許文献１）。画素シフト技術においては、１フレームに対応する１フレーム期間が複数の単位期間に分割され、単位期間毎に光路シフト素子の状態が相違するように光路シフト素子が制御される。これにより、プロジェクターから投写面に投写された像の表示位置が単位期間毎にシフトする。
特開平０４－０６３３３２号公報
画素シフト技術において、単位期間毎の光路シフト素子の状態変化、及び投写画像の切り替わりは、瞬時に行われることが望ましい。しかし、実際には、光路シフト素子の状態変化や投写画像の切り替わりには、一定の時間が必要である。このため、従来のプロジェクターの制御方法では、光路シフト素子の状態変化が開始してから終了するまでの期間と、投写画像の切り替わりが開始してから終了するまでの期間との間にずれが発生し、ユーザーに視認される画像の質が低下するおそれがある。
本発明の一態様に係るプロジェクターは、複数の画素が配列され、前記複数の画素から光を射出することにより、画像を表示する電気光学パネルと、前記複数の画素から射出される光の光路を変更する光路シフト素子と、入力画像信号により示される１フレーム分の画像を表示するための１フレーム期間に含まれる複数の単位期間の各々において、前記入力画像信号に基づいて生成され、かつ、前記複数の画素に対応する画像信号を、所定の順番で前記複数の画素に供給する画像処理回路と、を備え、前記画像処理回路は、前記電気光学パネルが表示する前記画像を切り替える場合の前記複数の画素の応答速度を、前記画像信号が供給される順番又は前記電気光学パネルにおける画素の位置に基づいて、調整する調整回路を備える。
また、本発明の一態様に係るプロジェクターの制御方法は、複数の画素が配列され、前記複数の画素から光を射出することにより、画像を表示する電気光学パネルと、前記複数の画素から射出される光の光路を変更する光路シフト素子とを有するプロジェクターの制御方法であって、入力画像信号により示される１フレーム分の画像を表示するための１フレーム期間に含まれる複数の単位期間の各々において、前記入力画像信号に基づいて生成され、かつ、前記複数の画素に対応する画像信号を、所定の順番で前記複数の画素に供給し、前記電気光学パネルが表示する前記画像を切り替える場合の前記複数の画素の応答速度を、前記画像信号が供給される順番又は前記電気光学パネルにおける画素の位置に基づいて、調整する。
実施形態に係るプロジェクターの光学系の構成例を示す説明図である。 図１に示された液晶パネルの一例を示す説明図である。 画素シフトの効果を模式的に示す説明図である。 図１に示されたプロジェクターの制御系の構成例を示すブロック図である。 図４に示された画像処理回路の構成例を示すブロック図である。 図４に示された制御回路の動作を説明するための図である。 第１変形例に係るプロジェクターの動作を説明するための図である。
以下、実施形態について図面を参照して説明する。なお、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、好適な具体例であるから、技術的に好ましい種々の限定が付されている。このため、本開示の範囲は、以下の説明において特に本開示を限定する旨の記載がない限り、これらの形態に限られるものではない。
［１．実施形態］
先ず、図１を参照しながら、実施形態に係るプロジェクター１の概要の一例について説明する。
図１は、実施形態に係るプロジェクター１の光学系の構成例を示す説明図である。なお、プロジェクター１の制御系の構成例については、図４において後述する。
プロジェクター１では、後述する光学的な画素シフトが実行される。例えば、プロジェクター１は、照明装置２０と、分離光学系４０と、三個の液晶パネル１０Ｒ、１０Ｇ及び１０Ｂと、投写光学系６０とを有する。なお、プロジェクター１は、図１に示される要素以外に、後述する図４に示されるように、制御回路１００を有する。液晶パネル１０は、「電気光学パネル」の例である。
照明装置２０は、可視光である白色光を射出する。例えば、照明装置２０は、レーザー光源やハロゲンランプ光源を有する。
分離光学系４０は、三個のミラー４１、４２及び４５と、ダイクロイックミラー４３及び４４とを有する。例えば、分離光学系４０は、照明装置２０から射出された白色光を、光の３原色である赤色、緑色及び青色の色光成分に分離する。
具体的には、例えば、ダイクロイックミラー４４は、照明装置２０から射出された白色光のうち、赤色の波長域の光を透過し、緑色及び青色の波長域の光を反射する。ダイクロイックミラー４４を透過した赤色の波長域の光は、ミラー４５により、液晶パネル１０Ｒに導かれる。また、ダイクロイックミラー４４により反射された緑色及び青色の波長域の光は、ダイクロイックミラー４３に到達する。ダイクロイックミラー４３は、ダイクロイックミラー４４により反射された緑色及び青色の波長域の光のうち、青色の波長域の光を透過し、緑色の波長域の光を反射する。ダイクロイックミラー４３により反射された緑色の波長域の光は、液晶パネル１０Ｇに導かれる。また、ダイクロイックミラー４３を透過した青色の波長域の光は、ミラー４１及び４２により、液晶パネル１０Ｇに導かれる。
このように、液晶パネル１０Ｒ、１０Ｇ及び１０Ｂには、赤色、緑色及び青色の原色に対応する光が入射する。このため、本実施形態では、液晶パネル１０Ｒ、１０Ｇ及び１０Ｂにカラーフィルターを設ける必要はない。
液晶パネル１０Ｒ、１０Ｇ及び１０Ｂの各々は、空間光変調器として用いられる。詳細は、図２において後述されるが、液晶パネル１０Ｒ、１０Ｇ及び１０Ｂの各々には、ｍ本の走査線ＳＬＮとｎ本のデータ線ＤＬＮとの交差に対応して画素ＰＸが設けられる。すなわち、本実施形態では、液晶パネル１０Ｒ、１０Ｇ及び１０Ｂの各々は、縦ｍ行＊横ｎ列のマトリクス状に配列された複数の画素ＰＸを有する。なお、ｍは２以上の整数であり、ｎは２以上の整数である。液晶パネル１０Ｒ、１０Ｇ及び１０Ｂの各々は、例えば、マトリクス状に配列された複数の画素ＰＸから光を射出することにより、画像を投写する。例えば、各画素ＰＸでは、入射光に対する出射光の透過率が階調に応じて制御される。以下では、液晶パネル１０Ｒ、１０Ｇ及び１０Ｂを、液晶パネル１０と総称する場合がある。
投写光学系６０は、ダイクロイックプリズム６１、投写レンズ系６２及び光路シフト素子８０を有する。液晶パネル１０Ｒにより変調された光、液晶パネル１０Ｇにより変調された光、及び、液晶パネル１０Ｂにより変調された光は、互いに異なる３方向からダイクロイックプリズム６１に入射する。そして、ダイクロイックプリズム６１において、赤色の波長域の光及び青色の波長域の光は９０度に屈折し、緑色の波長域の光は直進する。これにより、赤色の画像、緑色の画像及び青色の画像が合成される。
ダイクロイックプリズム６１から射出された光は、光路シフト素子８０を透過して投写レンズ系６２に到達する。すなわち、光路シフト素子８０は、ダイクロイックプリズム６１と投写レンズ系６２との間に配置される。光路シフト素子８０は、ダイクロイックプリズム６１から出射された光の光路をシフトさせる。すなわち、光路シフト素子８０は、液晶パネル１０に含まれる複数の画素ＰＸから射出される光の光路を変更する。これにより、投写面ＳＣＲに表示される画素の位置がシフトする。以下では、投写面ＳＣＲに表示される画素の位置は、投写位置とも称される。
本実施形態では、光路シフト素子８０が投写位置を投写面ＳＣＲ上の横方向と縦方向とにシフト可能である場合を想定する。なお、図１では、投写面ＳＣＲ上の横方向は、紙面の手前方向あるいは奥行方向であり、投写面ＳＣＲ上の縦方向は、紙面の縦方向である。以下では、投写位置をシフトすることは、画素シフトとも称される。
投写レンズ系６２は、光路シフト素子８０から射出された光を、スクリーン等の投写面ＳＣＲに投写する。より具体的には、例えば、投写レンズ系６２は、ダイクロイックプリズム６１から射出され、かつ、光路シフト素子８０を透過した合成像を、投写面ＳＣＲに、拡大して投写する。
ここで、液晶パネル１０Ｒ及び１０Ｂの透過像は、ダイクロイックプリズム６１により反射され、投写面ＳＣＲに投写される。一方、液晶パネル１０Ｇの透過像は、ダイクロイックプリズム６１を直進して、投写面ＳＣＲに投写される。このため、液晶パネル１０Ｒ及び１０Ｂの各々により形成される画像と、液晶パネル１０Ｇにより形成される画像とは、左右反転の関係にある。
図２は、図１に示された液晶パネル１０の一例を示す説明図である。なお、液晶パネル１０Ｒ、１０Ｇ及び１０Ｂは互いに同様であるため、液晶パネル１０Ｒ、１０Ｇ及び１０Ｂの各々は、図２に示される液晶パネル１０により説明される。また、図２には、画素ＰＸの構成の一例も示されている。
液晶パネル１０は、例えば、ｍ本の走査線ＳＬＮと、ｎ本のデータ線ＤＬＮと、表示領域１２と、走査線駆動回路１４と、データ線駆動回路１６とを有する。なお、ｍは２以上の整数であり、ｎは２以上の整数である。図２では、ｍ本の走査線ＳＬＮを互いに区別するために、走査線ＳＬＮの符号の末尾に、行番号を示す“１”、“２”、“ｉ”及び“ｍ”が付されている。同様に、ｎ本のデータ線ＤＬＮを互いに区別するために、データ線ＤＬＮの符号の末尾に、列番号を示す“１”、“２”、“３”、“ｊ”及び“ｎ”が付されている。なお、図２に示される例では、ｉは、３以上ｍ未満の整数であり、ｊは、４以上ｎ未満の整数である。但し、ｉは、１以上ｍ以下の整数であってもよいし、ｊは、１以上ｎ以下の整数であってもよい。
ｍ本の走査線ＳＬＮは、図２の紙面において横方向に延在し、ｎ本のデータ線ＤＬＮは、図２の紙面において縦方向に延在している。また、表示領域１２は、ｍ本の走査線ＳＬＮの各々とｎ本のデータ線ＤＬＮの各々との交差に対応して設けられる画素ＰＸを含む。すなわち、複数の画素ＰＸは、表示領域１２内に、縦ｍ行＊横ｎ列のマトリクス状に配列される。なお、表示領域１２の横方向は、液晶パネル１０の横方向であり、投写面ＳＣＲ上の横方向に対応する。また、表示領域１２の縦方向は、液晶パネル１０の縦方向であり、投写面ＳＣＲ上の縦方向に対応する。
ここで、例えば、複数の画素ＰＸの各々は、トランジスターＴＲと液晶素子ＬＣＥとを有する。液晶素子ＬＣＥは、例えば、平面視で略正方形の画素電極ＥＬａと、画素電極ＥＬａに対向する対向電極ＥＬｂと、画素電極ＥＬａと対向電極ＥＬｂとの間に配置されるＶＡ方式の液晶ＬＣとを有する。例えば、液晶素子ＬＣＥは、画素電極ＥＬａ及び対向電極ＥＬｂ間の電圧の実効値に応じた透過率となる。なお、本実施形態では、液晶素子ＬＣＥがノーマリーブラックモードである場合を想定する。ノーマリーブラックモードでは、画素電極ＥＬａ及び対向電極ＥＬｂ間の電圧が大きい場合、画素電極ＥＬａ及び対向電極ＥＬｂ間の電圧が小さい場合に比べて、液晶素子ＬＣＥの透過率が高くなる。
対向電極ＥＬｂは、複数の画素ＰＸで共通であり、一定の電圧であるコモン電圧Ｖｃｏｍが、対向電極ＥＬｂに供給される。トランジスターＴＲは、例えば、ｎチャネル型の薄膜トランジスターであり、画素電極ＥＬａとデータ線ＤＬＮとの間の電気的な接続を制御する。例えば、トランジスターＴＲのゲートは、走査線ＳＬＮに接続され、トランジスターＴＲのソースは、データ線ＤＬＮに接続され、トランジスターＴＲのドレインは、画素電極ＥＬａに接続される。なお、複数の画素ＰＸの各々は、液晶素子ＬＣＥに対して並列に配置される蓄積容量を有してもよい。
走査線駆動回路１４は、制御信号ＣＴＬ３に基づいて、走査線ＳＬＮを所定の順番で１本ずつ選択し、選択した走査線ＳＬＮにハイレベルの走査信号を供給する。なお、走査線駆動回路１４は、選択した走査線ＳＬＮ以外の走査線ＳＬＮにはローレベルの走査信号を供給する。本実施形態では、所定の順番が、１、２、…、ｍ行目の順番である場合を想定する。すなわち、本実施形態では、複数の画素ＰＸは、１、２、…、ｍ行目の順番で走査される。
データ線駆動回路１６は、１行分の出力画像信号ＶＩをラッチする。そして、データ線駆動回路１６は、ハイレベルの走査信号により選択された走査線ＳＬＮに対応する行の各列の出力画像信号ＶＩを、ｎ本のデータ線ＤＬＮの各々に供給する。なお、出力画像信号ＶＩのラッチ、及び、出力画像信号ＶＩのデータ線ＤＬＮへの供給は、例えば、制御信号ＣＴＬ３に基づいて実行される。
ハイレベルの走査信号が供給された走査線ＳＬＮに接続されたトランジスターＴＲがオンすることにより、データ線ＤＬＮに供給された出力画像信号ＶＩが、画素電極ＥＬａに供給される。走査信号のレベルがハイレベルからローレベルに切り替わった場合、トランジスターＴＲはオフするが、画素電極ＥＬａに供給された出力画像信号ＶＩの電圧は、液晶素子ＬＣＥの容量性によって保持される。このように、液晶素子ＬＣＥから射出される光の透過率が、階調に応じた出力画像信号ＶＩによって、制御される。すなわち、各画素ＰＸにおいて、入射光に対する出射光の透過率が階調に応じて制御される。この結果、出力画像信号ＶＩに基づく変調画像が生成される。以下では、液晶素子ＬＣＥの透過率は、画素ＰＸの透過率とも称される。
このように、液晶パネル１０では、例えば、表示領域１２の上部に配置された画素ＰＸに出力画像信号ＶＩを供給するタイミングと、表示領域１２の下部に配置された画素ＰＸに出力画像信号ＶＩを供給するタイミングとに、一定の差が生じる。このため、例えば、全ての画素ＰＸが同じ透過率に切り替わる場合であっても、複数の行のうちの一の行の画素ＰＸの透過率が他の行の画素ＰＸの透過率と異なる状況が発生する。
光路シフト素子８０は、投写面ＳＣＲに投写される画像の解像度を擬似的に高めるように状態を変化させる。上記の液晶パネル１０の駆動のため、光路シフト素子８０の状態が変化していない期間に、画素ＰＸの実際の透過率と目標の透過率との差が、画素ＰＸが配列された行によって、ばらつくおそれがある。
光路シフト素子８０の状態が変化していない期間において、画素ＰＸの実際の透過率と目標の透過率との差のばらつきが大きい場合、画素ＰＸの実際の透過率と目標の透過率との差のばらつきが小さい場合に比べて、ユーザーに視認される画像の質が低下する。このため、本実施形態では、画素ＰＸの実際の透過率と目標の透過率との差のばらつきが、光路シフト素子８０の状態が変化していない期間に大きくなることを抑制するように、出力画像信号ＶＩが生成される。
なお、プロジェクター１では、電気光学材料の電気的な劣化を防止するために、液晶素子ＬＣＥに印加する電圧の極性を一定周期毎に反転する極性反転駆動が採用される。本実施形態では、後述の図３に示されるフィールド期間ＦＬの半分の期間が、出力画像信号ＶＩの極性が反転する周期である場合を想定する。但し、出力画像信号ＶＩの極性が反転する周期は、フィールド期間ＦＬの半分の期間に限定されない。例えば、出力画像信号ＶＩの極性が反転する周期は、１フィールド期間ＦＬであってもよいし、後述の図３に示される１フレーム期間ＦＭであってもよい。出力画像信号ＶＩの生成について説明する前に、図３を参照しながら、画素シフトの効果について、説明する。
図３は、画素シフトの効果を模式的に示す説明図である。図３では、説明の便宜上、互いに直交するＸ軸及びＹ軸を有する２軸の直交座標系を導入する。以下では、Ｘ軸の矢印の指す方向は＋Ｘ方向と称され、＋Ｘ方向の反対方向は－Ｘ方向と称される。また、Ｙ軸の矢印の指す方向は＋Ｙ方向と称され、＋Ｙ方向の反対方向は－Ｙ方向と称される。また、以下では、＋Ｘ方向及び－Ｘ方向を、特に区別することなく、Ｘ方向と称し、＋Ｙ方向及び－Ｙ方向を特に区別することなく、Ｙ方向と称する場合がある。Ｘ方向は、投写面ＳＣＲ上の横方向に対応し、Ｙ方向は、投写面ＳＣＲ上の縦方向に対応する。
画素シフトでは、１つのフレームに対応する１フレーム期間ＦＭが複数のフィールド期間ＦＬに分割される。そして、フィールド期間ＦＬ毎に光路シフト素子８０の状態が相違するように光路シフト素子８０が光路シフト素子駆動回路１５０によって制御される。ここで、１フレーム期間ＦＭは、例えば、入力画像信号ＤＩＨにより示される１フレーム分の入力画像を液晶パネル１０で表示するための期間である。本実施形態では、１フレーム期間ＦＭが４つのフィールド期間ＦＬ１、ＦＬ２、ＦＬ３及びＦＬ４に分割される場合を想定する。フィールド期間ＦＬは、「単位期間」の例である。また、フィールド期間ＦＬ１が「第１単位期間」に該当する場合、フィールド期間ＦＬ２が「第２単位期間」に該当し、フィールド期間ＦＬ２が「第１単位期間」に該当する場合、フィールド期間ＦＬ３が「第２単位期間」に該当する。そして、フィールド期間ＦＬ３が「第１単位期間」に該当する場合、フィールド期間ＦＬ４が「第２単位期間」に該当する。
図３では、入力画像信号ＤＩＨにより示される画像の４つの画素ＰＩａ、ＰＩｂ、ＰＩｃ及びＰＩｄが、液晶パネル１０Ｒ、１０Ｇ及び１０Ｂの各々の１つの画素ＰＸｉｊにより、投写面ＳＣＲに投写される場合を例にして、画素シフトが説明される。
光路シフト素子８０は、液晶パネル１０の画素ＰＸｉｊからの光を、フィールド期間ＦＬ１、ＦＬ２、ＦＬ３及びＦＬ４において、投写面ＳＣＲのそれぞれＡ、Ｂ、Ｃ及びＤの位置に到達させるように光路シフト素子駆動回路１５０によって制御される。液晶パネル１０の画素ＰＸｉｊは、フィールド期間ＦＬ１、ＦＬ２、ＦＬ３及びＦＬ４において、それぞれ入力画像の画素ＰＩａ、ＰＩｂ、ＰＩｃ及びＰＩｄを表示する。
画素ＰＩａは、入力画像信号ＤＩＨにより示される入力画像の複数の画素ＰＩのうちの、“２＊ｉ－１”行目の“２＊ｊ－１”列目の画素ＰＩであり、画素ＰＩｂは、複数の画素ＰＩのうちの、“２＊ｉ－１”行目の“２＊ｊ”列目の画素ＰＩである。また、画素ＰＩｃは、複数の画素ＰＩのうちの、“２＊ｉ”行目の“２＊ｊ”列目の画素ＰＩであり、画素ＰＩｄは、複数の画素ＰＩのうちの、“２＊ｉ”行目の“２＊ｊ－１”列目の画素ＰＩである。なお、ｉは１以上ｍ以下の整数であり、ｊは１以上ｎ以下の整数である。
また、図３の画素ＰＸｉｊは、液晶パネル１０Ｒ、１０Ｇ及び１０Ｂの各々のｉ行ｊ列目の画素ＰＸを示している。
また、図３の画素ＰＸＳは、投写面ＳＣＲに投写される複数の画素ＰＸＳのうち、液晶パネル１０Ｒ、１０Ｇ及び１０Ｂの各々の画素ＰＸｉｊに対応する画素ＰＸＳを示している。
以下では、液晶パネル１０の画素ＰＸｉｊから射出される光を投写面ＳＣＲ上の第１位置Ａに到達させる光路シフト素子８０の状態は、第１状態Ａｓｔとも称される。また、画素ＰＸｉｊから射出される光を投写面ＳＣＲ上の第２位置Ｂに到達させる光路シフト素子８０の状態は、第２状態Ｂｓｔとも称され、画素ＰＸｉｊから射出される光を投写面ＳＣＲ上の第３位置Ｃに到達させる光路シフト素子８０の状態は、第３状態Ｃｓｔとも称される。また、画素ＰＸｉｊから射出される光を投写面ＳＣＲ上の第４位置Ｄに到達させる光路シフト素子８０の状態は、第４状態Ｄｓｔとも称される。
なお、投写面ＳＣＲ上の第１位置Ａは、第４位置Ｄから＋Ｙ方向に１／２画素ピッチシフトした位置である。１／２画素ピッチは、例えば、１フィールド期間ＦＬに投写面ＳＣＲに投写された画像において、互いに隣接する２つ画素ＰＸＳの一方の画素ＰＸＳの中心と他方の画素ＰＸＳの中心との間の距離に対応する。例えば、投写面ＳＣＲ上の第１位置Ａから＋Ｘ方向に１／２画素ピッチシフトした位置が第２位置Ｂであり、第２位置Ｂから－Ｙ方向に１／２画素ピッチシフトした位置が第３位置Ｃであり、第３位置Ｃから－Ｘ方向に１／２画素ピッチシフトした位置が第４位置Ｄである。
図３に示される画素シフトでは、液晶パネル１０の画素ＰＸｉｊから射出された光が到達する投写面ＳＣＲ上の位置が、１フレーム期間ＦＭに、第１位置Ａ、第２位置Ｂ、第３位置Ｃ及び第４位置Ｄにシフトするように、光路シフト素子８０が制御される。例えば、光路シフト素子８０は、フィールド期間ＦＬ１、ＦＬ２、ＦＬ３及びＦＤＬ４において、状態がそれぞれ第１状態Ａｓｔ、第２状態Ｂｓｔ、第３状態Ｃｓｔ及び第４状態Ｄｓｔとなるように、制御される。
フィールド期間ＦＬ１では、入力画像の画素ＰＩａに対応する光が液晶パネル１０の画素ＰＸｉｊから射出される。そして、液晶パネル１０の画素ＰＸｉｊから射出された光は、状態が第１状態Ａｓｔである光路シフト素子８０を透過して、投写面ＳＣＲ上の第１位置Ａに到達する。
また、フィールド期間ＦＬ２では、入力画像の画素ＰＩｂに対応する光が液晶パネル１０の画素ＰＸｉｊから射出される。そして、液晶パネル１０の画素ＰＸｉｊから射出された光は、状態が第２状態Ｂｓｔである光路シフト素子８０を透過して、投写面ＳＣＲ上の第２位置Ｂに到達する。
また、フィールド期間ＦＬ３では、入力画像の画素ＰＩｃに対応する光が液晶パネル１０の画素ＰＸｉｊから射出される。そして、液晶パネル１０の画素ＰＸｉｊから射出された光は、状態が第３状態Ｃｓｔである光路シフト素子８０を透過して、投写面ＳＣＲ上の第３位置Ｃに到達する。
また、フィールド期間ＦＬ４では、入力画像の画素ＰＩｄに対応する光が液晶パネル１０の画素ＰＸｉｊから射出される。そして、液晶パネル１０の画素ＰＸｉｊから射出された光は、状態が第４状態Ｄｓｔである光路シフト素子８０を透過して、投写面ＳＣＲ上の第４位置Ｄに到達する。
このように、画素シフトにより、投写面ＳＣＲに投写される画像の解像度が擬似的に高められる。例えば、投写面ＳＣＲ上の第１位置Ａ及び第２位置Ｂに表示される画素ＰＸＳは、入力画像における“２＊ｉ－１”行目の“２＊ｊ－１”列目及び“２＊ｊ”列目の２つの画素ＰＩａ及びＰＩｂにそれぞれ対応する。また、投写面ＳＣＲ上の第４位置Ｄ及び第３位置Ｃに表示される画素は、入力画像における“２＊ｉ”行目の“２＊ｊ－１”列目及び“２＊ｊ”列目の２つの画素ＰＩｄ及びＰＩｃにそれぞれ対応する。
なお、液晶パネル１０の画素ＰＸから射出された光が、投写面ＳＣＲにおいてシフトする順番及び位置は、図３に示された例に限定されない。次に、図４を参照しながら、プロジェクター１の制御系の構成について、説明する。
図４は、図１に示されたプロジェクター１の制御系の構成例を示すブロック図である。プロジェクター１は、図１に示された要素以外に、制御回路１００を有する。
制御回路１００は、例えば、液晶パネル１０Ｒ、１０Ｇ及び１０Ｂと、光路シフト素子８０とを制御する。例えば、制御回路１００は、図示されないホスト装置等の上位装置から制御回路１００に供給された入力画像信号ＤＩＨに基づいて、液晶パネル１０Ｒ、１０Ｇ及び１０Ｂを駆動するための出力画像信号ＶＩｒ、ＶＩｇ及びＶＩｂを生成する。図４では、液晶パネル１０Ｒ、１０Ｇ及び１０Ｂに供給される出力画像信号ＶＩを区別するために、出力画像信号ＶＩの符号の末尾に、小文字のアルファベット“ｒ”、“ｇ”及び“ｂ”がそれぞれ付されている。また、制御回路１００は、光路シフト素子８０を駆動するための制御信号を、入力画像信号ＤＩＨに基づいて生成する。
例えば、制御回路１００は、変換回路１２０及び調整回路１３０を含む画像処理回路１１０と、タイミング制御回路１４０と、光路シフト素子駆動回路１５０とを有する。
画像処理回路１１０は、例えば、１フレーム期間ＦＭに含まれる複数のフィールド期間ＦＬの各々において、入力画像信号ＤＩＨに基づいて、液晶パネル１０Ｒ、１０Ｇ及び１０Ｂを駆動するための出力画像信号ＶＩｒ、ＶＩｇ及びＶＩｂを生成する。例えば、液晶パネル１０Ｒを駆動するための出力画像信号ＶＩｒは、液晶パネル１０Ｒの複数の画素ＰＸに対応して生成され、所定の順番で、複数の画素ＰＸに供給される。また、液晶パネル１０Ｇを駆動するための出力画像信号ＶＩｇは、液晶パネル１０Ｇの複数の画素ＰＸに対応して生成され、所定の順番で、複数の画素ＰＸに供給される。また、液晶パネル１０Ｂを駆動するための出力画像信号ＶＩｂは、液晶パネル１０Ｂの複数の画素ＰＸに対応して生成され、所定の順番で、複数の画素ＰＸに供給される。
このように、画像処理回路１１０は、１フレーム期間ＦＭの複数のフィールド期間ＦＬの各々において、入力画像信号ＤＩＨに基づいて生成され、かつ、複数の画素ＰＸに対応する出力画像信号ＶＩを、所定の順番で、液晶パネル１０の複数の画素ＰＸに供給する。なお、所定の順番は、例えば、走査線ＳＬＮが選択される順番である。また、出力画像信号ＶＩは、「画像信号」の例である。
変換回路１２０は、例えば、入力画像信号ＤＩＨを蓄積し、蓄積した入力画像信号ＤＩＨを調整回路１３０に出力する。調整回路１３０は、液晶パネル１０から投射される画像を切り替える場合の複数の画素ＰＸの応答速度を、出力画像信号ＶＩが供給される順番又は液晶パネル１０における画素ＰＸの位置に基づいて、調整する。詳細は、図６において後述されるが、複数の画素ＰＸの応答速度は、出力画像信号ＶＩの階調値を調整することにより、調整される。
タイミング制御回路１４０は、入力画像信号ＤＩＨに基づいて、光路シフト素子駆動回路１５０を制御する制御信号ＣＴＬ１を生成する。例えば、タイミング制御回路１４０は、１フレーム期間ＦＭを複数のフィールド期間ＦＬに時分割する。そして、タイミング制御回路１４０は、光路シフト素子８０の状態をフィールド期間ＦＬ毎に制御するための制御信号ＣＴＬ１を光路シフト素子駆動回路１５０に供給する。このように、制御信号ＣＴＬ１は、光路シフト素子８０の状態を制御するための信号である。従って、制御信号ＣＴＬ１は、光路シフト素子８０から射出される光の投写位置を制御するための信号でもある。
また、タイミング制御回路１４０は、入力画像信号ＤＩＨに基づいて、調整回路１３０を制御する制御信号ＣＴＬ２を生成する。制御信号ＣＴＬ１及びＣＴＬ２が入力画像信号ＤＩＨに基づいて生成されるため、例えば、調整回路１３０は、画素シフトによる光路シフト素子８０の状態の変化に同期して、出力画像信号ＶＩｒ、ＶＩｇ及びＶＩｂを出力できる。
また、タイミング制御回路１４０は、液晶パネル１０Ｒ、１０Ｇ及び１０Ｂの各画素電極ＥＬａに出力画像信号ＶＩを供給するためのクロック信号等の制御信号ＣＴＬ３ｒ、ＣＴＬ３ｇ及びＣＴＬ３ｂを生成する。そして、タイミング制御回路１４０は、制御信号ＣＴＬ３ｒ、ＣＴＬ３ｇ及びＣＴＬ３ｂを液晶パネル１０Ｒ、１０Ｇ及び１０Ｂにそれぞれ供給する。なお、図４では、液晶パネル１０Ｒ、１０Ｇ及び１０Ｂに供給される制御信号ＣＴＬ３を区別するために、制御信号ＣＴＬ３の符号の末尾に、小文字のアルファベット“ｒ”、“ｇ”及び“ｂ”がそれぞれ付されている。
光路シフト素子駆動回路１５０は、タイミング制御回路１４０から供給される制御信号ＣＴＬ１に基づいて、光路シフト素子８０を駆動する。例えば、光路シフト素子駆動回路１５０は、制御信号ＣＴＬ１に基づいて、光路シフト素子８０の状態を第１状態Ａｓｔ、第２状態Ｂｓｔ、第３状態Ｃｓｔ及び第４状態Ｄｓｔの順にフィールド期間ＦＬに同期して変化させる。
次に、図５を参照しながら、画像処理回路１１０の詳細な構成について説明する。
図５は、図４に示された画像処理回路１１０の構成例を示すブロック図である。画像処理回路１１０は、変換回路１２０及び調整回路１３０を有する。調整回路１３０は、例えば、液晶パネル１０Ｒに出力画像信号ＶＩｒを供給する調整回路１３０ｒ、液晶パネル１０Ｇに出力画像信号ＶＩｇを供給する調整回路１３０ｇ、及び、液晶パネル１０Ｂに出力画像信号ＶＩｂを供給する調整回路１３０ｂを含む。図５では、調整回路１３０ｒについて説明されるが、調整回路１３０ｇ及び１３０ｂは、調整回路１３０ｒと同様に構成される。また、調整回路１３０に対する変換回路１２０の動作についても、調整回路１３０ｒに対する変換回路１２０の動作を例にして説明される。
変換回路１２０は、入力画像信号ＤＩＨを画像信号ＤＩＬに変換する。例えば、入力画像信号ＤＩＨは、縦“２＊ｍ”画素及び横“２＊ｎ”画素の入力画像を示す画像信号である。なお、ｍ及びｎは、図２等において説明されたように、２以上の整数である。画像信号ＤＩＬは、縦ｍ画素及び横ｎ画素の画像を示す画像信号である。入力画像信号ＤＩＨ及び画像信号ＤＩＬの各々は、赤色、緑色及び青色の成分の画像信号を含む。図５では、調整回路１３０ｒ、１３０ｇ及び１３０ｂに供給される画像信号ＤＩＬを区別するために、画像信号ＤＩＬの符号の末尾に、小文字のアルファベット“ｒ”、“ｇ”及び“ｂ”がそれぞれ付されている。
変換回路１２０は、例えば、１フレーム分の入力画像信号ＤＩＨを記憶する第１フレームメモリー１２２を有する。例えば、変換回路１２０は、第１フレームメモリー１２２を用いて、画像信号ＤＩＬを生成する。
例えば、変換回路１２０は、入力画像の奇数行及び奇数列の画素ＰＩに対応する入力画像信号ＤＩＨを第１フレームメモリー１２２から読み出す。そして、変換回路１２０は、第１フレームメモリー１２２から読み出した入力画像信号ＤＩＨのうち、赤色の成分の入力画像信号ＤＩＨを、フィールド期間ＦＬ１の画像信号ＤＩＬｒとして調整回路１３０ｒに供給する。なお、第１フレームメモリー１２２から読み出された入力画像信号ＤＩＨのうち、緑色の成分の入力画像信号ＤＩＨは、フィールド期間ＦＬ１の画像信号ＤＩＬｇとして調整回路１３０ｇに供給される。また、第１フレームメモリー１２２から読み出された入力画像信号ＤＩＨのうち、青色の成分の入力画像信号ＤＩＨは、フィールド期間ＦＬ１の画像信号ＤＩＬｂとして調整回路１３０ｂに供給される。
フィールド期間ＦＬ２、ＦＬ３及びＦＬ４の各々の画像信号ＤＩＬｒ、ＤＩＬｇ及びＤＩＬｂも、フィールド期間ＦＬ１の画像信号ＤＩＬｒ、ＤＩＬｇ及びＤＩＬｂと同様に、調整回路１３０ｒ、１３０ｇ及び１３０ｂにそれぞれ供給される。例えば、変換回路１２０は、フィールド期間ＦＬ２の画像信号ＤＩＬｒ、ＤＩＬｇ及びＤＩＬｂとして、入力画像の奇数行及び偶数列の画素ＰＩに対応する入力画像信号ＤＩＨを第１フレームメモリー１２２から読み出す。また、変換回路１２０は、フィールド期間ＦＬ３の画像信号ＤＩＬｒ、ＤＩＬｇ及びＤＩＬｂとして、入力画像の偶数行及び偶数列の画素ＰＩに対応する入力画像信号ＤＩＨを第１フレームメモリー１２２から読み出す。また、変換回路１２０は、フィールド期間ＦＬ４の画像信号ＤＩＬｒ、ＤＩＬｇ及びＤＩＬｂとして、入力画像の偶数行及び奇数列の画素ＰＩに対応する入力画像信号ＤＩＨを第１フレームメモリー１２２から読み出す。
調整回路１３０ｒは、第２フレームメモリー１３２と、ルックアップテーブル１３４と、補正回路１３６とを有する。第２フレームメモリー１３２の記憶容量は、変換回路１２０の第１フレームメモリー１２２のうち、赤色の成分の入力画像信号ＤＩＨが記憶される記憶領域の記憶容量よりも少ない。例えば、調整回路１３０ｒの第２フレームメモリー１３２の記憶容量は、変換回路１２０の第１フレームメモリー１２２のうち、赤色の成分の入力画像信号ＤＩＨが記憶される記憶領域の記憶容量の１／４である。なお、調整回路１３０ｒの第２フレームメモリー１３２は、液晶パネル１０Ｒの少なくとも一画面分の画像信号ＤＩＬｒを記憶する記憶容量を有していればよい。
ルックアップテーブル１３４には、第１フレームメモリー１２２から読み出された画像信号ＤＩＬｒと第２フレームメモリー１３２から読み出された画像信号ＤＩＬＤとが供給される。画像信号ＤＩＬＤは、第１フレームメモリー１２２から読み出された画像信号ＤＩＬｒより１フィールド期間ＦＬ前の過去の画像信号ＤＩＬｒである。
ルックアップテーブル１３４は、例えば、画像信号ＤＩＬｒにより示される階調レベル及び画像信号ＤＩＬＤにより示される階調レベルに対応して、オーバードライブ用のデータＤｏｄを予め記憶する二次元のルックアップテーブルである。データＤｏｄの値は、例えば、液晶素子ＬＣＥの応答特性を考慮して、予め決められている。
例えば、画像信号ＤＩＬｒにより示される階調レベルが画像信号ＤＩＬＤにより示される階調レベルより大きい場合には、正の値を示すデータＤｏｄがルックアップテーブル１３４から出力される。また、画像信号ＤＩＬｒにより示される階調レベルが画像信号ＤＩＬＤにより示される階調レベルより小さい場合には、負の値を示すデータＤｏｄがルックアップテーブル１３４から出力される。また、画像信号ＤＩＬｒにより示される階調レベルが画像信号ＤＩＬＤにより示される階調レベルと同じ場合には、ゼロを示すデータＤｏｄがルックアップテーブル１３４から出力される。
ルックアップテーブル１３４から出力されたデータＤｏｄは、補正回路１３６に供給される。なお、データＤｏｄは、「オーバードライブ処理により決定した補償量」の例である。また、後述するデータＤｍｌは、「画像信号の生成に用いられる補償量」の例である。
補正回路１３６は、乗算器１３６ａ、加算器１３６ｂ及びＤＡＣ１３６ｃを有する。なお、ＤＡＣは、Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒの略である。乗算器１３６ａは、ルックアップテーブル１３４から出力されたデータＤｏｄに係数Ｋｉを乗算し、乗算結果を補正用のデータＤｍｌとして加算器１３６ｂに出力する。なお、係数Ｋｉは、例えば、ｉ行目の走査線ＳＬＮｉに接続された画素ＰＸに供給される出力画像信号ＶＩｒの生成に用いられる係数であり、正の値に設定される。ｉは、１以上ｍ以下の整数である。また、以下では、特に断りがない場合、ｍが４以上の偶数である場合を想定する。
例えば、ｉが１以上“ｍ／２－α”以下である場合、係数Ｋｉは、０より大きく１未満の値に設定され、ｉが“ｍ／２－α”より大きく“ｍ／２＋β”未満である場合、係数Ｋｉは、１に設定される。なお、αは、０以上“ｍ／２”未満の整数であり、βは、１以上“ｍ／２”以下の整数である。そして、ｉが“ｍ／２＋β”以上ｍ以下である場合、係数Ｋｉは、１より大きく所定値未満の値に設定される。所定値は、特に限定されないが、例えば、２であってもよい。なお、αが０で、βが１である場合、“ｍ／２－α”より大きく“ｍ／２＋β”未満の条件は成立しないため、１に設定される係数Ｋｉは存在しない。
このように、１行目から“ｍ／２－α”行目までの走査線ＳＬＮｉに接続された画素ＰＸに供給される出力画像信号ＶＩｒの生成に用いられる係数Ｋｉは、０より大きく１未満の値に設定される。また、“ｍ／２＋β”行目から“ｍ”行目までの走査線ＳＬＮｉに接続された画素ＰＸに供給される出力画像信号ＶＩｒの生成に用いられる係数Ｋｉは、１より大きく所定値未満の値に設定される。以下では、１行目から“ｍ／２－α”行目までの走査線ＳＬＮｉに接続された画素ＰＸは、上部の画素ＰＸとも称され、“ｍ／２＋β”行目から“ｍ”行目までの走査線ＳＬＮｉに接続された画素ＰＸは、下部の画素ＰＸとも称される。
なお、例えば、ｉが１以上“ｍ／２－α”以下の範囲では、ｉが大きい場合の係数Ｋｉの値は、ｉが小さい場合の係数Ｋｉの値以下である。また、ｉが“ｍ／２＋β”以上ｍ以下の範囲では、ｉが大きい場合の係数Ｋｉの値は、ｉが小さい場合の係数Ｋｉの値以上である。なお、ｉが１以上“ｍ／２－α”以下の範囲では、全ての係数Ｋｉが互いに異なる値であってもよいし、少なくとも一部の係数Ｋｉが互いに同じ値であってもよい。例えば、ｉが１の場合の係数Ｋｉとｉが２の場合の係数Ｋｉとが、０より大きく１未満の共通の値であってもよい。同様に、ｉが“ｍ／２＋β”以上ｍ以下の範囲においても、全ての係数Ｋｉが互いに異なる値であってもよいし、少なくとも一部の係数Ｋｉが互いに同じ値であってもよい。
係数Ｋｉが上述の例のように設定された場合、上部の画素ＰＸに供給される出力画像信号ＶＩｒの生成に用いられるデータＤｍｌは、データＤｏｄより小さくなる。また、下部の画素ＰＸに供給される出力画像信号ＶＩｒの生成に用いられるデータＤｍｌは、データＤｏｄより大きくなる。
すなわち、補正回路１３６は、上部の画素ＰＸに供給される出力画像信号ＶＩｒの生成に用いられるデータＤｍｌを、オーバードライブ処理により決定したデータＤｏｄより小さくする。また、補正回路１３６は、下部の画素ＰＸに供給される出力画像信号ＶＩｒの生成に用いられるデータＤｍｌを、オーバードライブ処理により決定したデータＤｏｄより大きくする。
ここで、本実施形態では、走査線ＳＬＮが１、２、…、ｍ行目の順番で選択されるため、複数の画素ＰＸに、１、２、…、ｍ行目の順番で出力画像信号ＶＩｒが供給される。従って、１、２、…、ｍ行目の順番は、「所定の順番」に該当する。すなわち、上部の画素ＰＸには、所定の順番の前半に出力画像信号ＶＩｒが供給され、下部の画素ＰＸには、所定の順番の後半に出力画像信号ＶＩｒが供給される。従って、上部の画素ＰＸは、「第１画素」の例であり、下部の画素ＰＸは、「第２画素」の例である。また、「第１画素」は、所定の順番の前半に出力画像信号ＶＩｒが供給される画素ＰＸの例であり、「第２画素」は、所定の順番の後半に出力画像信号ＶＩｒが供給される画素ＰＸの例である。
加算器１３６ｂは、画像信号ＤＩＬｒにデータＤｍｌを加算し、加算結果を画像データＤＩとしてＤＡＣ１３６ｃに出力する。なお、データＤｏｄが負の値を取り得るので、データＤｍｌも負の値を取り得る。このため、加算器１３６ｂにおける実質的な演算内容には、加算のみならず、減算も含まれる。
ＤＡＣ１３６ｃは、画像データＤＩをアナログ電圧の出力画像信号ＶＩｒに変換する。なお、本実施形態では、出力画像信号ＶＩｒ、ＶＩｇ及びＶＩｂの極性を示す情報が制御信号ＣＴＬ２に含まれる場合を想定する。この場合、ＤＡＣ１３６ｃは、画像データＤＩを、制御信号ＣＴＬ２により指定される極性のアナログ電圧の出力画像信号ＶＩｒに変換する。
このように、調整回路１３０ｒは、画像信号ＤＩＬｒに、１フィールド期間ＦＬ前の階調レベルからの変化分と画素ＰＸの位置とに応じた補正量を加算し、加算結果をアナログに変換し、変換結果を出力画像信号ＶＩｒとして液晶パネル１００Ｒに出力する。調整回路１３０ｇ及び１３０ｂも、調整回路１３０ｒと同様に動作する。
例えば、調整回路１３０ｇは、画像信号ＤＩＬｇに、１フィールド期間ＦＬ前の階調レベルからの変化分と画素ＰＸの位置とに応じた補正量を加算し、加算結果をアナログに変換し、変換結果を出力画像信号ＶＩｇとして液晶パネル１００Ｇに出力する。また、調整回路１３０ｂは、画像信号ＤＩＬｂに、１フィールド期間ＦＬ前の階調レベルからの変化分と画素ＰＸの位置とに応じた補正量を加算し、加算結果をアナログに変換し、変換結果を出力画像信号ＶＩｂとして液晶パネル１００Ｂに出力する。
なお、制御回路１００の構成は、図４及び図５に示される例に限定されない。例えば、調整回路１３０ｒのルックアップテーブル１３４、調整回路１３０ｇのルックアップテーブル１３４及び調整回路１３０ｂのルックアップテーブル１３４は、調整回路１３０ｒ、１３０ｇ及び１３０ｂで共通化されてもよい。また、例えば、調整回路１３０は、オーバードライブ用のデータＤｏｄを、ルックアップテーブル１３４を用いずに、演算により求めてもよい。
また、本実施形態では、図４に示されたタイミング制御回路１４０が入力画像信号ＤＩＨに基づいて各種の制御を実行する場合を想定したが、タイミング制御回路１４０は、変換回路１２０から出力される画像信号ＤＩＬに基づいて各種の制御を実行してもよい。
次に、図６を参照しながら、制御回路１００の動作について説明する。
図６は、図４に示された制御回路１００の動作を説明するための図である。なお、図６は、走査線ＳＬＮの選択推移、液晶応答、及び、光路シフト素子８０の状態遷移の関係の一例を、横軸を経過時間として示している。
本実施形態では、複数のフィールド期間ＦＬ１、ＦＬ２、ＦＬ３及びＦＬ４の各々において、複数の画素ＰＸを１、２、…、ｍ行目の順番で選択する走査が２回行われる。例えば、各フィールド期間ＦＬの期間Ｔ１は、１回目の走査が行われる期間である。期間Ｔ２は、期間Ｔ１に続く期間であり、２回目の走査が行われる期間である。また、本実施形態では、２回目の走査により画素ＰＸに供給される出力画像信号ＶＩの極性は、１回目の走査により画素ＰＸに供給される出力画像信号ＶＩの極性から反転している。期間Ｔ１は、「第１期間」の例であり、期間Ｔ２は、「第２期間」の例である。
走査線ＳＬＮの選択推移の図の黒塗りの矩形で示されるように、走査線ＳＬＮは、１、２、…、ｍ行目の順番で、１行ずつ排他的に選択される。走査線駆動回路１４により選択された走査線ＳＬＮに接続された画素ＰＸには、データ線ＤＬＮを介して出力画像信号ＶＩが供給される。すなわち、走査線駆動回路１４により選択された走査線ＳＬＮに接続された画素ＰＸの画素電極ＥＬａに、出力画像信号ＶＩに応じた電圧が印加される。これにより、画素ＰＸの液晶素子ＬＣＥは、出力画像信号ＶＩの電圧に応じた透過率に変化する。
図６では、液晶応答として、液晶素子ＬＣＥの印加電圧の変化に応じた液晶素子ＬＣＥの透過率の変化が示されている。液晶素子ＬＣＥの印加電圧は、画素電極ＥＬａ及び対向電極ＥＬｂ間の電圧である。例えば、図６に示された液晶応答において、破線の波形は、液晶素子ＬＣＥの印加電圧を示し、実線の波形は、液晶素子ＬＣＥの透過率を示している。
図６では、説明を分かり易くするために、フィールド期間ＦＬ１及びＦＬ３において、全ての画素ＰＸの目標階調値が階調値Ｇ２であり、フィールド期間ＦＬ２及びＦＬ４において、全ての画素ＰＸの目標階調値が階調値Ｇ１である場合を想定する。階調値Ｇ２は、階調値Ｇ１より小さい。なお、目標階調値は、入力画像信号ＤＩＨに基づいて決定される階調値であり、補正回路１３６により補正される前の画像信号ＤＩＬにより示される階調値である。
液晶応答の図において、印加電圧に着目した場合、符号Ｇ１及びＧ２は、階調値Ｇ１に対応する電圧及び階調値Ｇ２に対応する電圧をそれぞれ示している。また、透過率に着目した場合、符号Ｇ１及びＧ２は、階調値Ｇ１に対応する透過率及び階調値Ｇ２に対応する透過率を示している。図６では、１行目、“ｍ／２”行目及びｍ行目に位置する液晶素子ＬＣＥの液晶応答が示されている。１行目の画素ＰＸに対応する係数Ｋｉは、０より大きく１未満の値に設定され、ｍ行目の画素ＰＸに対応する係数Ｋｉは、１より大きく所定値未満の値に設定されている。なお、図６では、ｍ行目の画素ＰＸに対応する係数Ｋｉは、１に設定されている。
例えば、時刻Ｔ１００では、フィールド期間ＦＬ１の１回目の走査により、１行目の画素ＰＸが選択され、目標の階調値Ｇ２に対応する電圧より小さい電圧の出力画像信号ＶＩが１行目の画素ＰＸに供給される。すなわち、階調値Ｇ２に対応する電圧が画素ＰＸに供給される場合に比べて、画素ＰＸの応答速度が遅くなるように補正された出力画像信号ＶＩが１行目の画素ＰＸに供給される。時刻Ｔ１００より前の図示されていないフィールド期間ＦＬの出力画像信号ＶＩより大きい電圧の出力画像信号ＶＩが１行目の画素ＰＸに供給されたため、１行目の画素ＰＸの液晶素子ＬＣＥの透過率が印加電圧の変化に比べて緩やかに上昇する。また、時刻Ｔ１００では、光路シフト素子８０は、第４状態Ｄｓｔから第１状態Ａｓｔへの遷移を開始する。
そして、時刻Ｔ１２０では、１回目の走査により、”ｍ／２”行目の画素ＰＸが選択され、目標の階調値Ｇ２に対応する電圧の出力画像信号ＶＩが”ｍ／２”行目の画素ＰＸに供給される。時刻Ｔ１００より前の図示されていないフィールド期間ＦＬの出力画像信号ＶＩより大きい電圧の出力画像信号ＶＩが”ｍ／２”行目の画素ＰＸに供給されたため、”ｍ／２”行目の画素ＰＸの液晶素子ＬＣＥの透過率が印加電圧の変化に比べて緩やかに上昇する。なお、時刻Ｔ１２０では、光路シフト素子８０は、状態遷移中である。
時刻Ｔ１４０では、１回目の走査により、ｍ行目の画素ＰＸが選択され、目標の階調値Ｇ２に対応する電圧より大きい電圧の出力画像信号ＶＩがｍ行目の画素ＰＸに供給される。すなわち、階調値Ｇ２に対応する電圧が画素ＰＸに供給される場合に比べて、画素ＰＸの応答速度が速くなるように補正された出力画像信号ＶＩがｍ行目の画素ＰＸに供給される。時刻Ｔ１００より前の図示されていないフィールド期間ＦＬの出力画像信号ＶＩより大きい電圧の出力画像信号ＶＩがｍ行目の画素ＰＸに供給されたため、ｍ行目の画素ＰＸの液晶素子ＬＣＥの透過率が印加電圧の変化に比べて緩やかに上昇する。
なお、時刻Ｔ１４０では、光路シフト素子８０は、状態遷移中である。また、１行目の画素ＰＸの液晶素子ＬＣＥの透過率は、出力画像信号ＶＩに対応する透過率と同視できる程度の透過率まで上昇している。なお、”ｍ／２”行目の画素ＰＸの液晶素子ＬＣＥの透過率は、まだ、出力画像信号ＶＩに対応する透過率と同視できる程度の透過率には達していない。
時刻Ｔ１５０から時刻Ｔ２００までの期間Ｔ２では、フィールド期間ＦＬ１の２回目の走査が行われる。例えば、時刻Ｔ１５０では、２回目の走査により、１行目の画素ＰＸが選択され、１回目の走査における出力画像信号ＶＩの極性を反転した極性の出力画像信号ＶＩが１行目の画素ＰＸに供給される。なお、２回目の走査により１行目の画素ＰＸに供給される出力画像信号ＶＩの電圧の大きさは、１回目の走査により１行目の画素ＰＸに供給された出力画像信号ＶＩの電圧の大きさと同じである。このため、１行目の画素ＰＸの液晶素子ＬＣＥの透過率は、例えば、出力画像信号ＶＩに対応する透過率に到達するまで上昇する。また、時刻Ｔ１５０では、光路シフト素子８０は、第４状態Ｄｓｔから第１状態Ａｓｔへの遷移を終了する。すなわち、時刻Ｔ１５０では、光路シフト素子８０の状態は、第１状態Ａｓｔになる。光路シフト素子８０の状態は、時刻Ｔ２００まで、第１状態Ａｓｔに維持される。
光路シフト素子８０の状態が第１状態Ａｓｔに維持されている時刻Ｔ１５０から時刻Ｔ２００までの期間では、１行目の画素ＰＸの液晶素子ＬＣＥの透過率は、出力画像信号ＶＩに対応する透過率と同視できる程度の透過率に維持されている。すなわち、１行目の画素ＰＸの液晶素子ＬＣＥの透過率は、目標の階調値Ｇ２に対応する透過率より低い透過率に維持されている。
また、”ｍ／２”行目の画素ＰＸの液晶素子ＬＣＥの透過率は、時刻Ｔ１５０と時刻Ｔ２００との中間付近で、出力画像信号ＶＩに対応する透過率と同視できる程度の透過率に達している。すなわち、”ｍ／２”行目の画素ＰＸの液晶素子ＬＣＥの透過率は、時刻Ｔ１５０と時刻Ｔ２００との中間付近で、目標の階調値Ｇ２に対応する透過率と同視できる程度の透過率に達している。
また、ｍ行目の画素ＰＸの液晶素子ＬＣＥの透過率は、時刻Ｔ２００付近でも、出力画像信号ＶＩに対応する透過率と同視できる程度の透過率に達していない。但し、ｍ行目の画素ＰＸに供給された出力画像信号ＶＩの電圧は、目標の階調値Ｇ２に対応する電圧より大きい。このため、時刻Ｔ２００付近では、ｍ行目の画素ＰＸの液晶素子ＬＣＥの透過率は、目標の階調値Ｇ２に対応する透過率と同視できる程度の透過率に達している。
このように、本実施形態では、光路シフト素子８０の状態が第１状態Ａｓｔに維持されている期間の各画素ＰＸの透過率の平均値は、目標の階調値Ｇ２に対応する透過率より低い透過率で分布する。
ここで、本実施形態の対比例として、図５に示された乗算器１３６ａが省かれた形態の液晶応答を簡単に説明する。対比例では、乗算器１３６ａが省かれているため、オーバードライブ処理により決定されたデータＤｏｄが、補正されずに、画像信号ＤＩＬに加算される。このため、光路シフト素子８０の状態が第１状態Ａｓｔに維持されている期間では、１行目の画素ＰＸの液晶素子ＬＣＥの透過率は、目標の階調値Ｇ２に対応する透過率と同視できる程度の透過率に維持されている。従って、対比例では、本実施形態に比べて、光路シフト素子８０の状態が第１状態Ａｓｔに維持されている期間の１行目の各画素ＰＸの透過率の平均値は、高くなる。
また、対比例では、ｍ行目の画素ＰＸに供給される出力画像信号ＶＩの電圧は、目標の階調値Ｇ２に対応する電圧である。このため、出力画像信号ＶＩに対応する透過率は、目標の階調値Ｇ２に対応する透過率である。従って、対比例では、ｍ行目の画素ＰＸの液晶素子ＬＣＥの透過率は、時刻Ｔ２００付近でも、目標の階調値Ｇ２に対応する透過率と同視できる程度の透過率に達しない。さらに、対比例では、本実施形態に比べて、ｍ行目の画素ＰＸに供給される出力画像信号ＶＩの電圧が小さいため、透過率の上昇は緩やかになる。従って、対比例では、本実施形態に比べて、光路シフト素子８０の状態が第１状態Ａｓｔに維持されている期間のｍ行目の各画素ＰＸの透過率の平均値は、低くなる。
このように、対比例では、１行目の各画素ＰＸの透過率の平均値は、本実施形態に比べて高くなり、ｍ行目の各画素ＰＸの透過率の平均値は、本実施形態に比べて低くなる。すなわち、対比例では、本実施形態に比べて、光路シフト素子８０の状態が第１状態Ａｓｔに維持されている期間における１行目の各画素ＰＸの透過率の平均値とｍ行目の各画素ＰＸの透過率の平均値との差が大きくなる。換言すれば、本実施形態では、対比例に比べて、光路シフト素子８０の状態が第１状態Ａｓｔに維持されている期間における１行目の各画素ＰＸの透過率の平均値とｍ行目の各画素ＰＸの透過率の平均値との差を小さくすることができる。すなわち、本実施形態では、対比例に比べて、光路シフト素子８０の状態が第１状態Ａｓｔに維持されている期間における画素ＰＸの実際の透過率と目標の透過率との差のばらつきを小さくすることができる。これにより、本実施形態では、ユーザーに視認される画像の質が低下することを抑制することができる。
説明を図６に戻す。例えば、時刻Ｔ２００では、フィールド期間ＦＬ２の１回目の走査により、１行目の画素ＰＸが選択され、目標の階調値Ｇ１に対応する電圧より大きい電圧の出力画像信号ＶＩが１行目の画素ＰＸに供給される。このように、本実施形態では、目標の階調値Ｇ１に対応する電圧が１行目の画素ＰＸに供給される場合に比べて、液晶素子ＬＣＥの印加電圧の変化が小さくなるように、出力画像信号ＶＩが１行目の画素ＰＸに供給される。すなわち、階調値Ｇ１に対応する電圧が画素ＰＸに供給される場合に比べて、画素ＰＸの応答速度が遅くなるように補正された出力画像信号ＶＩが１行目の画素ＰＸに供給される。
フィールド期間ＦＬ１の出力画像信号ＶＩより小さい電圧の出力画像信号ＶＩが１行目の画素ＰＸに供給されたため、１行目の画素ＰＸの液晶素子ＬＣＥの透過率が緩やかに低下する。また、時刻Ｔ２００では、光路シフト素子８０は、第１状態Ａｓｔから第２状態Ｂｓｔへの遷移を開始する。
そして、時刻Ｔ２２０では、１回目の走査により、”ｍ／２”行目の画素ＰＸが選択され、目標の階調値Ｇ１に対応する電圧の出力画像信号ＶＩが”ｍ／２”行目の画素ＰＸに供給される。フィールド期間ＦＬ１の出力画像信号ＶＩより小さい電圧の出力画像信号ＶＩが”ｍ／２”行目の画素ＰＸに供給されたため、”ｍ／２”行目の画素ＰＸの液晶素子ＬＣＥの透過率が印加電圧の変化に比べて緩やかに低下する。なお、時刻Ｔ２２０では、光路シフト素子８０は、状態遷移中である。
時刻Ｔ２４０では、１回目の走査により、ｍ行目の画素ＰＸが選択され、目標の階調値Ｇ１に対応する電圧より小さい電圧の出力画像信号ＶＩがｍ行目の画素ＰＸに供給される。このように、本実施形態では、目標の階調値Ｇ１に対応する電圧がｍ行目の画素ＰＸに供給される場合に比べて、液晶素子ＬＣＥの印加電圧の変化が大きくなるように、出力画像信号ＶＩがｍ行目の画素ＰＸに供給される。すなわち、階調値Ｇ１に対応する電圧が画素ＰＸに供給される場合に比べて、画素ＰＸの応答速度が速くなるように補正された出力画像信号ＶＩがｍ行目の画素ＰＸに供給される。
フィールド期間ＦＬ１の出力画像信号ＶＩより小さい電圧の出力画像信号ＶＩがｍ行目の画素ＰＸに供給されたため、ｍ行目の画素ＰＸの液晶素子ＬＣＥの透過率が印加電圧の変化に比べて緩やかに低下する。なお、時刻Ｔ２４０では、光路シフト素子８０は、状態遷移中である。また、１行目の画素ＰＸの液晶素子ＬＣＥの透過率は、出力画像信号ＶＩに対応する透過率と同視できる程度の透過率まで低下している。なお、”ｍ／２”行目の画素ＰＸの液晶素子ＬＣＥの透過率は、まだ、出力画像信号ＶＩに対応する透過率と同視できる程度の透過率には達していない。
時刻Ｔ２５０から時刻Ｔ３００までの期間Ｔ２では、フィールド期間ＦＬ２の２回目の走査が行われる。例えば、時刻Ｔ２５０では、２回目の走査により、１行目の画素ＰＸが選択され、１回目の走査における出力画像信号ＶＩの極性を反転した極性の出力画像信号ＶＩが１行目の画素ＰＸに供給される。なお、２回目の走査により１行目の画素ＰＸに供給される出力画像信号ＶＩの電圧の大きさは、１回目の走査により１行目の画素ＰＸに供給された出力画像信号ＶＩの電圧の大きさと同じである。このため、１行目の画素ＰＸの液晶素子ＬＣＥの透過率は、例えば、出力画像信号ＶＩに対応する透過率に到達するまで低下する。また、時刻Ｔ２５０では、光路シフト素子８０は、第１状態Ａｓｔから第２状態Ｂｓｔへの遷移を終了する。すなわち、時刻Ｔ２５０では、光路シフト素子８０の状態は、第２状態Ｂｓｔになる。光路シフト素子８０の状態は、時刻Ｔ３００まで、第２状態Ｂｓｔに維持される。
光路シフト素子８０の状態が第２状態Ｂｓｔに維持されている時刻Ｔ２５０から時刻Ｔ３００までの期間では、１行目の画素ＰＸの液晶素子ＬＣＥの透過率は、出力画像信号ＶＩに対応する透過率と同視できる程度の透過率に維持されている。すなわち、１行目の画素ＰＸの液晶素子ＬＣＥの透過率は、目標の階調値Ｇ１に対応する透過率より高い透過率に維持されている。
また、”ｍ／２”行目の画素ＰＸの液晶素子ＬＣＥの透過率は、時刻Ｔ２５０と時刻Ｔ３００との中間付近で、出力画像信号ＶＩに対応する透過率と同視できる程度の透過率に達している。すなわち、”ｍ／２”行目の画素ＰＸの液晶素子ＬＣＥの透過率は、時刻Ｔ２５０と時刻Ｔ３００との中間付近で、目標の階調値Ｇ１に対応する透過率と同視できる程度の透過率に達している。
また、ｍ行目の画素ＰＸの液晶素子ＬＣＥの透過率は、時刻Ｔ３００付近でも、出力画像信号ＶＩに対応する透過率と同視できる程度の透過率に達していない。但し、ｍ行目の画素ＰＸに供給された出力画像信号ＶＩの電圧は、目標の階調値Ｇ１に対応する電圧より小さい。このため、時刻Ｔ３００付近では、ｍ行目の画素ＰＸの液晶素子ＬＣＥの透過率は、目標の階調値Ｇ１に対応する透過率と同視できる程度の透過率に達している。
このように、本実施形態では、光路シフト素子８０の状態が第２状態Ｂｓｔに維持されている期間の各画素ＰＸの透過率の平均値は、目標の階調値Ｇ１に対応する透過率より高い透過率で分布する。これにより、光路シフト素子８０の状態が第２状態Ｂｓｔに維持されている期間と同様に、１行目の各画素ＰＸの透過率の平均値とｍ行目の各画素ＰＸの透過率の平均値との差が小さくなる。従って、光路シフト素子８０の状態が第２状態Ｂｓｔに維持されている期間においても、ユーザーに視認される画像の質が低下することを抑制することができる。
フィールド期間ＦＬ３の動作は、光路シフト素子８０の状態が第２状態Ｂｓｔから第３状態Ｃｓｔに遷移することを除いて、フィールド期間ＦＬ１の動作と同様である。また、フィールド期間ＦＬ４の動作は、光路シフト素子８０の状態が第３状態Ｃｓｔから第４状態Ｄｓｔに遷移することを除いて、フィールド期間ＦＬ２の動作と同様である。
このように、フィールド期間ＦＬ２に１行目の画素ＰＸに供給される出力画像信号ＶＩの階調値は、フィールド期間ＦＬ１に１行目の画素ＰＸに供給された出力画像信号ＶＩの階調値との差が小さくなるように、調整回路１３０により補正される。また、フィールド期間ＦＬ２にｍ行目の画素ＰＸに供給される出力画像信号ＶＩの階調値は、フィールド期間ＦＬ１にｍ行目の画素ＰＸに供給された出力画像信号ＶＩの階調値との差が大きくなるように、調整回路１３０により補正される。
なお、制御回路１００の動作は、図６に示された例に限定されない。例えば、光路シフト素子８０の状態遷移が開始するタイミングは、各フィールド期間ＦＬの１回目の走査により１行目の走査線ＳＬＮが選択されるタイミングと同じタイミングであることが好ましいが、特に限定されない。また、光路シフト素子８０の状態遷移が終了するタイミングは、各フィールド期間ＦＬの１回目の走査によりｍ行目の走査線ＳＬＮが選択されるタイミング以降であることが好ましいが、特に限定されない。なお、各フィールド期間ＦＬにおいて、光路シフト素子８０の状態が第１状態Ａｓｔ等に維持される維持期間の開始から次のフィールド期間ＦＬの１行目の１行目の走査線ＳＬＮが選択されるまでの期間は、維持期間の半分以上であることが好ましい。
以上、本実施形態では、プロジェクター１は、複数の画素ＰＸが配列され、複数の画素ＰＸから光を射出することにより、画像を表示する液晶パネル１０と、複数の画素ＰＸから射出される光の光路を変更する光路シフト素子８０と、画像処理回路１１０とを有する。画像処理回路１１０は、入力画像信号ＤＩＨにより示される１フレーム分の入力画像を表示するための１フレーム期間ＦＭに含まれる複数のフィールド期間ＦＬの各々において、複数の画素ＰＸに対応する出力画像信号ＶＩを、所定の順番で複数の画素ＰＸに供給する。複数の画素ＰＸに対応する出力画像信号ＶＩは、入力画像信号ＤＩＨに基づいて生成される。また、画像処理回路１１０は、液晶パネル１０が表示する画像を切り替える場合の複数の画素ＰＸの応答速度を、出力画像信号ＶＩが供給される順番又は液晶パネル１０における画素ＰＸの位置に基づいて、調整する調整回路１３００を有する。
このように、本実施形態では、出力画像信号ＶＩが供給される順番又は液晶パネル１０における画素ＰＸの位置に基づいて、複数の画素ＰＸの応答速度を調整することができる。これにより、本実施形態では、例えば、一の行の画素ＰＸに出力画像信号ＶＩが供給された後に、他の行の画素ＰＸに出力画像信号ＶＩが供給される場合、一の行の画素ＰＸの応答速度を遅くすること、及び、他の行の画素ＰＸの応答速度を速くすることができる。従って、本実施形態では、例えば、光路シフト素子８０の状態が変化していない期間における画素ＰＸの実際の透過率と目標の透過率との差のばらつきが大きくなることを抑制できる。この結果、本実施形態では、ユーザーに視認される画像の質が低下することを抑制することができる。
また、本実施形態では、複数の画素ＰＸは、所定の順番の前半に出力画像信号ＶＩが供給される上部の画素ＰＸと、所定の順番の後半に出力画像信号ＶＩが供給される下部の画素ＰＸとを含む。調整回路１３０は、フィールド期間ＦＬ２に上部の画素ＰＸに供給される出力画像信号ＶＩの階調値とフィールド期間ＦＬ１に上部の画素ＰＸに供給された出力画像信号ＶＩの階調値との差が小さくなるように、フィールド期間ＦＬ２に前記第１画素に供給される出力画像信号ＶＩの階調値を補正する。また、調整回路１３０は、フィールド期間ＦＬ２に下部の画素ＰＸに供給される出力画像信号ＶＩの階調値とフィールド期間ＦＬ１に下部の画素ＰＸに供給された出力画像信号ＶＩの階調値との差が大きくなるように、フィールド期間ＦＬ２に下部の画素ＰＸに供給される出力画像信号ＶＩの階調値を補正する。
このように、本実施形態では、出力画像信号ＶＩの階調値を補正することにより、上部の画素ＰＸの応答速度を遅くすること、及び、下部の画素ＰＸの応答速度を速くすることができる。これにより、本実施形態では、光路シフト素子８０の状態が変化していない期間における画素ＰＸの実際の透過率と目標の透過率との差のばらつきが大きくなることを抑制できる。この結果、本実施形態では、ユーザーに視認される画像の質が低下することを抑制することができる。
また、本実施形態では、調整回路１３０は、画素ＰＸの応答速度を補償するオーバードライブ処理を実行し、複数の画素ＰＸの各々において、出力画像信号ＶＩが供給される順番に基づいて、オーバードライブ処理により決定したデータＤｏｄを調整し、調整後のデータＤｏｄであるデータＤｍｌに基づいて出力画像信号ＶＩを生成する。これにより、本実施形態では、オーバードライブ処理により決定される出力画像信号ＶＩの階調値を、出力画像信号ＶＩが供給される順番又は液晶パネル１０における画素ＰＸの位置に基づいて、補正することができる。この場合においても、光路シフト素子８０の状態が変化していない期間における画素ＰＸの実際の透過率と目標の透過率との差のばらつきが大きくなることを抑制できるため、ユーザーに視認される画像の質が低下することを抑制することができる。
また、本実施形態では、調整回路１３０は、上部の画素ＰＸに供給される出力画像信号ＶＩの生成に用いられるデータＤｍｌを、オーバードライブ処理により決定したデータＤｏｄより小さくする。さらに、調整回路１３０は、下部の画素ＰＸに供給される出力画像信号ＶＩの生成に用いられるデータＤｍｌを、オーバードライブ処理により決定したデータＤｏｄより大きくする。これにより、本実施形態では、上部の画素ＰＸの応答速度を遅くすること、及び、下部の画素ＰＸの応答速度を速くすることができる。この結果、本実施形態では、上述したように、ユーザーに視認される画像の質が低下することを抑制することができる。
［２．変形例］
以上の各形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は、相互に矛盾しない範囲内で適宜に併合され得る。なお、以下に例示する変形例において作用や機能が実施形態と同等である要素については、以上の説明で参照した符号を流用して各々の詳細な説明を適宜に省略する。
［第１変形例］
上述した実施形態では、各フィールド期間ＦＬにおいて、各画素ＰＸに供給される出力画像信号ＶＩの電圧の大きさが期間Ｔ１と期間Ｔ２とで同じである場合を例示したが、本発明はこのような態様に限定されるものではない。例えば、一の画素ＰＸに着目した場合、２回目の走査により一の画素ＰＸに供給される出力画像信号ＶＩの電圧の大きさは、１回目の走査により一の画素ＰＸに供給された出力画像信号ＶＩの電圧の大きさと異なる大きさでもよい。
図７は、第１変形例に係るプロジェクターの動作を説明するための図である。図７に示される動作は、２回目の走査により各画素ＰＸに供給される出力画像信号ＶＩの電圧の大きさが、目標の階調値Ｇ１又はＧ２に対応する電圧と同じであることを除いて、図６に示された動作と同様である。
例えば、時刻Ｔ１５０では、フィールド期間ＦＬ１の２回目の走査により、１行目の画素ＰＸが選択され、目標の階調値Ｇ２に対応する電圧の出力画像信号ＶＩが１行目の画素ＰＸに供給される。なお、図７に示される例では、１回目の走査により１行目の画素ＰＸに供給される出力画像信号ＶＩの電圧の大きさは、図６に示された出力画像信号ＶＩの電圧より小さい。従って、出力画像信号ＶＩの１回目の供給から２回目の供給までの期間における１行目の画素ＰＸの応答速度は、図６に示された動作に比べて遅くなる。また、本変形例では、期間Ｔ２の終了付近で、１行目の画素ＰＸの液晶素子ＬＣＥの透過率は、目標の階調値Ｇ２に対応する透過率と同視できる程度の透過率に達している。
また、図７に示される例では、１回目の走査によりｍ行目の画素ＰＸに供給される出力画像信号ＶＩの電圧の大きさは、図６に示された出力画像信号ＶＩの電圧より大きい。従って、出力画像信号ＶＩの１回目の供給から２回目の供給までの期間におけるｍ行目の画素ＰＸの応答速度は、図６に示された動作に比べて速くなる。このため、図７に示される例では、時刻Ｔ１４０と時刻Ｔ１９０との中間付近で、ｍ行目の画素ＰＸの液晶素子ＬＣＥの透過率は、目標の階調値Ｇ２に対応する透過率に達している。
そして、目標の階調値Ｇ２に対応する電圧の出力画像信号ＶＩがｍ行目の画素ＰＸに供給される時刻Ｔ１９０では、ｍ行目の画素ＰＸの液晶素子ＬＣＥの透過率は、目標の階調値Ｇ２に対応する透過率より高い透過率に達している。なお、時刻Ｔ１９０では、期間Ｔ１の出力画像信号ＶＩより小さい電圧の出力画像信号ＶＩがｍ行目の画素ＰＸに供給されたため、ｍ行目の画素ＰＸの液晶素子ＬＣＥの透過率が印加電圧の変化に比べて緩やかに低下する。
このように、図７に示される動作では、図６に示された動作に比べて、出力画像信号ＶＩの１回目の供給から２回目の供給までの期間における画素ＰＸの応答速度が遅くなるように補正された出力画像信号ＶＩが１行目の画素ＰＸに供給される。また、図７に示される動作では、図６に示された動作に比べて、出力画像信号ＶＩの１回目の供給から２回目の供給までの期間における画素ＰＸの応答速度が速くなるように補正された出力画像信号ＶＩがｍ行目の画素ＰＸに供給される。
なお、本変形例の動作は、図７に示された例に限定されない。例えば、１回目の走査により各画素ＰＸに供給される出力画像信号ＶＩの電圧の大きさは、図６に示された出力画像信号ＶＩの電圧と同じでもよいし、小さくてもよい。
このように、本変形例では、調整回路１３０は、期間Ｔ１に上部の画素ＰＸに供給される出力画像信号ＶＩの生成に用いられるデータＤｍｌを、オーバードライブ処理により決定したデータＤｏｄより小さくする。また、調整回路１３０は、期間Ｔ１に下部の画素ＰＸに供給される出力画像信号ＶＩの生成に用いられるデータＤｍｌを、オーバードライブ処理により決定したデータＤｏｄより大きくする。また、調整回路１３０は、期間Ｔ２に上部の画素ＰＸに供給される出力画像信号ＶＩの生成に用いられるデータＤｍｌ、及び、期間Ｔ２に下部の画素ＰＸに供給される出力画像信号ＶＩの生成に用いられるデータＤｍｌに対しては、オーバードライブ処理により決定したデータＤｏｄから変更しない。すなわち、期間Ｔ２では、係数Ｋｉは、全ての行で１に設定される。以上、本変形例においても、上述した実施形態と同様な効果を得ることができる。
［第２変形例］
上述した実施形態及び変形例では、オーバードライブ処理により決定したデータＤｏｄに係数Ｋｉを乗算することにより、補正用のデータＤｍｌが算出される場合を例示したが、本発明はこのような態様に限定されるものではない。例えば、調整回路１３０は、画像信号ＤＩＬとデータＤｏｄとの加算結果に、係数Ｋｉと同様な係数を乗算することにより、画像データＤＩを生成してもよい。あるいは、調整回路１３０は、オーバードライブ処理を実行せずに、画像信号ＤＩＬに、係数Ｋｉと同様な係数を乗算することにより、画像データＤＩを生成してもよい。以上、本変形例においても、上述した実施形態と同様な効果を得ることができる。
［第３変形例］
上述した実施形態及び変形例では、液晶素子ＬＣＥがノーマリーブラックモードである場合を例示したが、本発明はこのような態様に限定されるものではない。例えば、液晶素子ＬＣＥは、ノーマリーホワイトモードであってもよい。また、例えば、液晶ＬＣは、ＶＡ方式の液晶に限定されず、ＴＮ方式、又はＩＰＳ方式の液晶であってもよい。液晶パネル１０は、透過型に限定されず、反射型であってもよい。液晶パネル１０が反射型である場合、上述した説明において、透過率を反射率に読み替えればよい。また、プロジェクター１は、液晶パネル１０の代わりにデジタルミラーデバイスを用いた方式により構成されてもよい。この場合、デジタルミラーデバイスが「電気光学パネル」に該当する。
［第４変形例］
上述した実施形態及び変形例では、タイミング制御回路１４０が１フレーム期間ＦＭを複数のフィールド期間ＦＬに時分割する場合を例示したが、本発明はこのような態様に限定されるものではない。例えば、プロジェクター１に含まれる複数の構成要素、特に、制御回路１００に含まれる複数の構成要素が協働することにより、１フレーム期間ＦＭを複数のフィールド期間ＦＬに時分割してもよい。
１…プロジェクター、１０Ｒ、１０Ｇ、１０Ｂ…液晶パネル、１２…表示領域、１４…走査線駆動回路、１６…データ線駆動回路、２０…照明装置、４０…分離光学系、４１、４２、４５…ミラー、４３、４４…ダイクロイックミラー、６０…投写光学系、６２…投写レンズ系、８０…光路シフト素子、１００…制御回路、１１０…画像処理回路、１２０…変換回路、１２２…第１フレームメモリー、１３０…調整回路、１３２…第２フレームメモリー、１３４…ルックアップテーブル、１３６…補正回路、１４０…タイミング制御回路、１５０…光路シフト素子駆動回路、ＳＣＲ…投写面、ＰＩａ、ＰＩｂ、ＰＩｃ、ＰＩｄ、ＰＸ、ＰＸＳ…画素。

Claims (6)

  1. 複数の画素が配列され、前記複数の画素から光を射出することにより、画像を表示する電気光学パネルと、
    前記複数の画素から射出される光の光路を変更する光路シフト素子と、
    入力画像信号により示される１フレーム分の画像を表示するための１フレーム期間に含まれる複数の単位期間の各々において、前記入力画像信号に基づいて生成され、かつ、前記複数の画素に対応する画像信号を、所定の順番で前記複数の画素に供給する画像処理回路と、
    を備え、
    前記画像処理回路は、
    前記電気光学パネルが表示する前記画像を切り替える場合の前記複数の画素の応答速度を、前記画像信号が供給される順番又は前記電気光学パネルにおける画素の位置に基づいて、調整する調整回路を備える、
    ことを特徴とするプロジェクター。
  2. 前記複数の画素は、前記所定の順番の前半に前記画像信号が供給される第１画素と、前記所定の順番の後半に前記画像信号が供給される第２画素とを含み、
    前記複数の単位期間は、第１単位期間と、前記第１単位期間に続く第２単位期間とを含み、
    前記調整回路は、前記第２単位期間において、
    前記第２単位期間に前記第１画素に供給される前記画像信号の階調値と前記第１単位期間に前記第１画素に供給された前記画像信号の階調値との差が小さくなるように、前記第１画素に供給される前記画像信号の階調値を補正し、
    前記第２単位期間に前記第２画素に供給される前記画像信号の階調値と前記第１単位期間に前記第２画素に供給された前記画像信号の階調値との差が大きくなるように、前記第２画素に供給される前記画像信号の階調値を補正する、
    ことを特徴とする請求項１に記載のプロジェクター。
  3. 前記調整回路は、
    前記応答速度を補償するオーバードライブ処理を実行し、
    前記複数の画素の各々において、前記画像信号が供給される順番に基づいて、前記オーバードライブ処理により決定した補償量を調整し、調整後の前記補償量に基づいて前記画像信号を生成する、
    ことを特徴とする請求項１に記載のプロジェクター。
  4. 前記複数の画素は、前記所定の順番の前半に前記画像信号が供給される第１画素と、前記所定の順番の後半に前記画像信号が供給される第２画素とを含み、
    前記調整回路は、
    前記第１画素に供給される前記画像信号の生成に用いられる前記補償量を、前記オーバードライブ処理により決定した前記補償量より小さくし、
    前記第２画素に供給される前記画像信号の生成に用いられる前記補償量を、前記オーバードライブ処理により決定した前記補償量より大きくする、
    ことを特徴とする請求項３に記載のプロジェクター。
  5. 前記複数の画素は、前記所定の順番の前半に前記画像信号が供給される第１画素と、前記所定の順番の後半に前記画像信号が供給される第２画素とを含み、
    前記複数の単位期間の各々は、第１期間と、前記第１期間に続く第２期間とを含み、
    前記調整回路は、
    前記第１期間に前記第１画素に供給される前記画像信号の生成に用いられる前記補償量を、前記オーバードライブ処理により決定した前記補償量より小さくし、
    前記第１期間に前記第２画素に供給される前記画像信号の生成に用いられる前記補償量を、前記オーバードライブ処理により決定した前記補償量より大きくし、
    前記第２期間に前記第１画素に供給される前記画像信号の生成に用いられる前記補償量、及び、前記第２期間に前記第２画素に供給される前記画像信号の生成に用いられる前記補償量に対しては、前記オーバードライブ処理により決定した前記補償量から変更しない、
    ことを特徴とする請求項３に記載のプロジェクター。
  6. 複数の画素が配列され、前記複数の画素から光を射出することにより、画像を表示する電気光学パネルと、前記複数の画素から射出される光の光路を変更する光路シフト素子とを有するプロジェクターの制御方法であって、
    入力画像信号により示される１フレーム分の画像を表示するための１フレーム期間に含まれる複数の単位期間の各々において、前記入力画像信号に基づいて生成され、かつ、前記複数の画素に対応する画像信号を、所定の順番で前記複数の画素に供給し、
    前記電気光学パネルが表示する前記画像を切り替える場合の前記複数の画素の応答速度を、前記画像信号が供給される順番又は前記電気光学パネルにおける画素の位置に基づいて、調整する、
    ことを特徴とするプロジェクターの制御方法。
JP2021105497A 2021-06-25 2021-06-25 プロジェクター、及びプロジェクターの制御方法 Pending JP2023004038A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021105497A JP2023004038A (ja) 2021-06-25 2021-06-25 プロジェクター、及びプロジェクターの制御方法
US17/848,541 US11895443B2 (en) 2021-06-25 2022-06-24 Projector having adjustment circuit and method of controlling projector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021105497A JP2023004038A (ja) 2021-06-25 2021-06-25 プロジェクター、及びプロジェクターの制御方法

Publications (1)

Publication Number Publication Date
JP2023004038A true JP2023004038A (ja) 2023-01-17

Family

ID=84542895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021105497A Pending JP2023004038A (ja) 2021-06-25 2021-06-25 プロジェクター、及びプロジェクターの制御方法

Country Status (2)

Country Link
US (1) US11895443B2 (ja)
JP (1) JP2023004038A (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2813041B2 (ja) 1990-07-02 1998-10-22 日本電信電話株式会社 投影表示装置
JP4191136B2 (ja) * 2004-03-15 2008-12-03 シャープ株式会社 液晶表示装置およびその駆動方法
US7466310B2 (en) * 2004-12-13 2008-12-16 Himax Technologies Limited Line compensated overdriving circuit of color sequential display and line compensated overdriving method thereof
WO2007018219A1 (ja) * 2005-08-09 2007-02-15 Sharp Kabushiki Kaisha 表示装置の駆動制御装置、表示方法、表示装置、表示モニター、テレビジョン受像機
TWI338276B (en) * 2006-11-13 2011-03-01 Novatek Microelectronics Corp Method and apparatus for driving an lcd monitor
JP2009133956A (ja) * 2007-11-29 2009-06-18 Mitsubishi Electric Corp 画像表示システム
JP5895150B2 (ja) * 2011-08-31 2016-03-30 パナソニックＩｐマネジメント株式会社 画像表示装置
JP2017003926A (ja) * 2015-06-15 2017-01-05 セイコーエプソン株式会社 電気光学装置及びその制御方法
JP2017062416A (ja) * 2015-09-25 2017-03-30 キヤノン株式会社 映像表示装置、情報処理方法及びプログラム
JP6828477B2 (ja) 2017-02-06 2021-02-10 株式会社リコー 画像投影装置および画像投影装置の制御方法

Also Published As

Publication number Publication date
US20220417476A1 (en) 2022-12-29
US11895443B2 (en) 2024-02-06

Similar Documents

Publication Publication Date Title
US9667931B2 (en) Electro-optic apparatus and control method thereof
JP6051544B2 (ja) 画像処理回路、液晶表示装置、電子機器及び画像処理方法
JP7309360B2 (ja) 画像投射装置およびその制御方法
JP6492427B2 (ja) 液晶表示装置、電子機器、及び液晶表示装置の駆動方法
US6958760B1 (en) False contour correction apparatus in image display system and false contour correction method
US20240071270A1 (en) Projection-type display apparatus
US11595627B2 (en) Liquid crystal projector
JP5059446B2 (ja) 表示装置、投射型表示装置、光路シフト素子の制御回路および光路シフト素子
US7733317B2 (en) Image display apparatus and alternative current drive method
JP2012058335A (ja) 電気光学装置および電子機器
JP6737319B2 (ja) プロジェクターおよびプロジェクターの制御方法
JP2023004038A (ja) プロジェクター、及びプロジェクターの制御方法
US11562672B2 (en) Liquid crystal projector having non-adjacent display pixels
JP2007033522A (ja) 画像出力装置及び画像表示装置
JP6578686B2 (ja) 映像処理回路、電子機器及び映像処理方法
JP4620933B2 (ja) 情報表示装置
US20240015271A1 (en) Projector and control method for projector
US11468805B2 (en) Liquid crystal projector and method for controlling liquid crystal projector
US20240071271A1 (en) Projection-type display apparatus
US11837186B2 (en) Liquid crystal projector
US20240179277A1 (en) Projection system
JP2012208292A (ja) 液晶表示装置、電子機器、及びデータ信号生成方法。
US20240212541A1 (en) Control method for display device and display device
JP2023009775A (ja) プロジェクター
JP2020016765A (ja) 映像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240619