JP2023001607A - Wiring board laminate - Google Patents

Wiring board laminate Download PDF

Info

Publication number
JP2023001607A
JP2023001607A JP2021102434A JP2021102434A JP2023001607A JP 2023001607 A JP2023001607 A JP 2023001607A JP 2021102434 A JP2021102434 A JP 2021102434A JP 2021102434 A JP2021102434 A JP 2021102434A JP 2023001607 A JP2023001607 A JP 2023001607A
Authority
JP
Japan
Prior art keywords
wiring
wiring board
net
electrode
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021102434A
Other languages
Japanese (ja)
Inventor
脩治 木内
Shuji Kiuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2021102434A priority Critical patent/JP2023001607A/en
Publication of JP2023001607A publication Critical patent/JP2023001607A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

To provide a wiring board laminate capable of conducting a continuity test before mounting a semiconductor chip.SOLUTION: A wiring board laminate includes a support, a first conductive layer provided on the upper surface of the support, and a wiring board provided on the upper surface of the first conductive layer, and has a structure including a wiring arranged on each layer of the wiring board, an electrode connected to the outside by exposing to the outside of the board among wirings, and a wiring net which is a conductor continuum that includes through electrodes for connecting wirings on respective layers. The wiring board laminate is possible to achieve both simple electrical inspection and fine wiring with a high yield.SELECTED DRAWING: Figure 3

Description

本発明は支持体上に配線基板を備えた配線基板積層体に関する。 The present invention relates to a wiring board laminate having a wiring board on a support.

半導体パッケージは、半導体部品と配線基板をはんだ等を介して電気的に接合し組み立てを行う。近年ではHBM(High Band Memory)など半導体部品の高機能化に伴い、半導体部品が高価となっている。このため、半導体部品を搭載する配線基板が良品であることが必須となり、品質を担保するための配線基板の電気検査方法が非常に重要となる。 A semiconductor package is assembled by electrically joining a semiconductor component and a wiring board through solder or the like. In recent years, as semiconductor parts such as HBM (High Band Memory) have become highly functional, semiconductor parts have become expensive. Therefore, it is essential that the wiring board on which the semiconductor components are mounted is of good quality, and an electrical inspection method for the wiring board for ensuring quality is very important.

従来、配線基板の電気検査方法は以下の2つの方法が採用されており、夫々の方法は状況に応じて使い分けられる。 Conventionally, the following two methods have been adopted as an electrical inspection method for wiring boards, and each method is used according to the situation.

1つ目の方法は図1に示す様に、ある一定の直流電圧が印加された1対の電気検査用プローブ201a及び201bをそれぞれ、配線基板40に形成された第1の配線ネット41の両端に接触させ、このときの、電気検査用プローブ201aと電気検査用プローブ201bとの間の電流と電圧の比、つまり電気抵抗値によって、第1の配線ネットの導通状態を判断するI-V法である。 In the first method, as shown in FIG. 1, a pair of electrical inspection probes 201a and 201b to which a certain DC voltage is applied are connected to both ends of a first wiring net 41 formed on a wiring substrate 40, respectively. is brought into contact with the electrical inspection probe 201a and the electrical inspection probe 201b at this time, the ratio of the current and voltage, that is, the electrical resistance value, determines the conduction state of the first wiring net. is.

なお、上記の配線ネットとは、配線基板において、別々の導体配線層に属する配線を接続するために、絶縁層を貫通して設けられる貫通電極、配線の一部に設けられる電極などを含んで、すべてが電気的に接続されている一連の構造を指す。 Note that the above-mentioned wiring net includes through electrodes provided through an insulating layer and electrodes provided as part of the wiring in order to connect wirings belonging to different conductor wiring layers on the wiring board. , refers to a series of structures that are all electrically connected.

2つ目の方法は図2に示す様に、交流電圧が印加された一対の電気検査用プローブ201a及び201bのうち、第1の電気検査用プローブ201aを配線基板40に形成された第1の配線ネット41を構成する第1の電極41aに接触させるとともに、他方の電気検査用プローブ201bを配線基板外に設けた外部電極300に接触させ、この時、第1の配線ネット41と外部電極300との間に発生する静電容量により第1の配線ネット41の導通状態を判断する静電容量法である。図2(a)のように配線に問題がない場合と図2(b)のように配線に短絡、などの問題がある場合では配線の面積が異なるため、事前の知見によって、正常値と認められている静電容量値C‘と測定した静電容量値Cの数値が異なる。このことを利用して配線検査を行う。 In the second method, as shown in FIG. 2, of the pair of electrical inspection probes 201a and 201b to which an alternating voltage is applied, the first electrical inspection probe 201a is attached to the first electrical inspection probe formed on the wiring board 40. The first electrode 41a constituting the wiring net 41 is brought into contact with the other electrical inspection probe 201b, and the external electrode 300 provided outside the wiring board is brought into contact with the first wiring net 41 and the external electrode 300. This is the electrostatic capacitance method for judging the conductive state of the first wiring net 41 from the electrostatic capacitance generated between and. The area of the wiring differs between when there is no wiring problem as shown in Fig. 2(a) and when there is a problem such as a short circuit in the wiring as shown in Fig. 2(b). The measured capacitance value C is different from the measured capacitance value C′. Wiring inspection is performed using this fact.

静電容量法では対象配線の断線、及び配線隣接配線との短絡を一度に行うことができるため、I-V法に比べ検査時間を大幅に短くできるメリットがある。 Since the capacitance method can detect the disconnection of the target wiring and the short-circuit with the wiring adjacent to the wiring at once, it has the advantage of being able to significantly shorten the inspection time compared to the IV method.

高価な半導体部品を用いるハイエンド半導体パッケージでは、再配線層(Re Distribution Layer:RDL)の厚みが薄くハンドリングが難しいため、基板形成時に、剛性を持った支持体上に配線基板を形成し、歩留まりを向上させるために、微細配線部を他の配線部と接続せずに、独立した配線部として形成する方法がある。一方、配線基板の電気検査を静電容量法で行う場合、配線基板の片面に検査プローブを当て、続いて反対面に検査プローブを当て、それぞれ得られた静電容量値より配線の良否を判断する。すなわち、配線基板の両面が露出している必要があり、支持体上に形成された配線基板では電気検査を行うことが困難といった課題がある。 In high-end semiconductor packages that use expensive semiconductor parts, the thickness of the redistribution layer (RDL) is thin and difficult to handle. In order to improve it, there is a method of forming a fine wiring portion as an independent wiring portion without connecting it to other wiring portions. On the other hand, when the electrical inspection of a wiring board is performed by the capacitance method, the inspection probe is applied to one side of the wiring board and then to the opposite side, and the quality of the wiring is judged from the capacitance values obtained for each. do. That is, both sides of the wiring board must be exposed, and there is a problem that it is difficult to perform an electrical test on the wiring board formed on the support.

一方、前記微細配線部においては、電極が一方のみ露出しており、電気抵抗による電気検査は可能であるが、端子ごとにプローブを接触させることから検査時間が長く、容量法
での検査が望まれている。支持体上に形成された配線基板を容量法で測定する際の課題としては、支持体を間に挟むことによりキャパシタ電極間の距離が離れてしまい、容量の値が小さくなり測定が困難になることであり、電極間測定精度を向上させる必要がある。
On the other hand, in the fine wiring portion, only one of the electrodes is exposed, and although it is possible to perform an electrical inspection by electrical resistance, the inspection takes a long time because the probe is brought into contact with each terminal, and inspection by the capacitance method is desirable. It is rare. A problem in measuring a wiring board formed on a support by the capacitance method is that sandwiching the support increases the distance between the electrodes of the capacitor, which reduces the capacitance value and makes measurement difficult. Therefore, it is necessary to improve the inter-electrode measurement accuracy.

次に、微細配線基板の課題として、微細配線部分の配線倒れを防ぐために、従来の基板と比べ、配線厚みを小さくする必要があるが、他の層と接合するための接合電極は樹脂層厚の分だけ厚くめっきする必要があり、接合電極と配線の厚みを調整することが困難なことがあげられる。 Next, as a problem with fine wiring boards, in order to prevent the wiring collapse of the fine wiring part, it is necessary to reduce the wiring thickness compared to conventional boards. Therefore, it is difficult to adjust the thickness of the bonding electrode and wiring.

上記課題に対し先行文献では、支持体と支持体の上面に備えられる第1の導電膜と、第1の導電膜上に備えられる絶縁膜と、絶縁膜の上面に備えられる第2の導電膜と、を備える積層シートであって、第2の導電膜が再配線層の形成に用いられ、前記第1の導電膜と第2の導電膜と絶縁膜が前記再配線層の電気検査を行うためのキャパシタとして機能する積層シートを持たせることで、支持体の上面に形成された再配線層の電気検査を可能としている。 To address the above problem, the prior art discloses a support, a first conductive film provided on the upper surface of the support, an insulating film provided on the first conductive film, and a second conductive film provided on the upper surface of the insulating film. and wherein a second conductive film is used to form a rewiring layer, and the first conductive film, the second conductive film, and the insulating film perform an electrical inspection of the rewiring layer. By providing a laminated sheet that functions as a capacitor for the support, electrical inspection of the rewiring layer formed on the upper surface of the support is possible.

先行文献では再配線層内に備えられる配線と第1の導電膜との間に電圧を印加し、静電容量を測定することで電気検査を実現している。ここで、電気検査を行う場合、2本のプローブを配線にコンタクトさせ静電容量を測定する必要がある。しかしながら、上記積層シートの構造では第1の導電膜は、積層シート端面においてその側面を露出させているのみであり、プローブをコンタクトさせることは困難である。 In the prior art, electrical inspection is realized by applying a voltage between the wiring provided in the rewiring layer and the first conductive film and measuring the capacitance. Here, when conducting an electrical inspection, it is necessary to contact two probes to the wiring and measure the capacitance. However, in the structure of the laminated sheet, the first conductive film only exposes the side surface at the end surface of the laminated sheet, and it is difficult to make contact with the probe.

また、再配線層の形成工程の一例では、第2の導電膜上に配線パターンを形成後、第2の導電膜上の配線パターンに覆われていない部分を除去する工程が例示されている。この場合、第2の導電膜の面積が減ることととなり、第1の導電膜と第2の導電膜と絶縁膜により得られる静電容量が小さくなる。静電容量により配線の電気検査では正常時との比較により配線の良否を判断するため、得られる静電容量のばらつきの影響が小さいことが望ましいが、上記では得られる静電容量が小さくなるためばらつきの影響が大きくなり電気検査の精度が低下する。 Further, in the example of the formation process of the rewiring layer, the process of forming the wiring pattern on the second conductive film and then removing the portion not covered with the wiring pattern on the second conductive film is illustrated. In this case, the area of the second conductive film is reduced, and the capacitance obtained by the first conductive film, the second conductive film and the insulating film is reduced. In the electrical inspection of wiring, the quality of the wiring is judged by comparing it with the normal state, so it is desirable that the influence of the variation in the obtained capacitance is small. The influence of variation increases and the accuracy of electrical inspection decreases.

国際公開第2020/129299号WO2020/129299

このように、先行技術においては、微細配線をもつ積層基板において、容量法による電気検査を高精度に行うことは、基板の構造上困難であった。 As described above, in the prior art, it was difficult due to the structure of the substrate to perform the electrical inspection with high precision by the capacitance method in the laminated substrate having fine wiring.

本発明は、このような課題に鑑み成されたもので、微細配線が配置されており、かつ高精度な電気検査を容易に行うことのできる配線基板積層体を提供することにある。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a wiring board laminate in which fine wiring is arranged and which can be easily subjected to highly accurate electrical inspection.

本発明に係る配線基板積層体は、支持体と、前記支持体の上面に設けられる第1の導電層と、前記第1の導電層の上面に設けられる配線基板とを備え、配線基板の各層に配置される配線と、配線のうち基板外部に露出して、外部との接続をするための電極と、各層の配線を接続するための貫通電極を含む導電体の連続体を配線ネットと呼称する場合において、前記配線基板は、配線基板の少なくとも一方の面に電極が露出し、前記第1の導電層と電気的に接続される第1の配線ネットと、配線基板の少なくとも一方の面に電極が露出し、前記第1の導電層と電気的に接続され、かつ第1の配線ネットと前記第1の導電層の
みを通じて電気的に接続されている第2の配線ネットと、配線基板の一方にのみ電極が露出し、前記第1の導電層及び前記第1、第2の配線ネットと、絶縁樹脂層によって電気的に絶縁されている第3の配線ネットとを備えることを特徴とする。
A wiring board laminate according to the present invention comprises a support, a first conductive layer provided on the upper surface of the support, and a wiring board provided on the upper surface of the first conductive layer. A conductor continuum is called a wiring net. In this case, the wiring board comprises: a first wiring net having an electrode exposed on at least one surface of the wiring board and electrically connected to the first conductive layer; a second wiring net having an exposed electrode, electrically connected to the first conductive layer, and electrically connected to the first wiring net only through the first conductive layer; An electrode is exposed only on one side, and the wiring net is provided with the first conductive layer, the first and second wiring nets, and a third wiring net electrically insulated by an insulating resin layer. .

また、本発明に係る配線基板積層体は、支持体と、前記支持体の上面に設けられる第1の導電層と、前記第1の導電層の上面に設けられる配線基板とを備え、配線基板の各層に配置される配線と、配線のうち基板外部に露出して、外部との接続をするための電極と、各層の配線を接続するための貫通電極を含む導電体の連続体を配線ネットと呼称する場合において、前記配線基板は、配線基板の少なくとも一方の面に電極が露出し、前記第1の導電層と電気的に接続される第1の配線ネットと、配線基板の少なくとも一方の面に電極が露出し、前記第1の導電層と電気的に接続され、かつ第1の配線ネットと前記第1の導電層のみを通じて電気的に接続されている第2の配線ネットと、配線基板の一方にのみ電極が露出し、前記第1の導電層及び前記第1、第2の配線ネットと、絶縁樹脂層によって電気的に絶縁されている第3の配線ネットと、前記第1の絶縁層、前記第1、第2、第2の配線ネットのすべてと電気的に絶縁され、かつその一部を前記配線基板の外部に露出している電極層とを備えることを特徴とする。 A wiring board laminate according to the present invention includes a support, a first conductive layer provided on the upper surface of the support, and a wiring board provided on the upper surface of the first conductive layer. A wiring net is a conductor continuum including wiring arranged on each layer of the wiring, electrodes for connecting to the outside of the wiring exposed to the outside of the substrate, and through electrodes for connecting the wiring of each layer. , the wiring board includes a first wiring net having an electrode exposed on at least one surface of the wiring board and electrically connected to the first conductive layer, and at least one of the wiring board. a second wiring net having an electrode exposed on a surface, electrically connected to the first conductive layer, and electrically connected to the first wiring net only through the first conductive layer; The electrodes are exposed only on one side of the substrate, the first conductive layer and the first and second wiring nets, the third wiring net electrically insulated by an insulating resin layer, and the first wiring net. An insulating layer, and an electrode layer electrically insulated from all of the first, second and second wiring nets and partially exposed to the outside of the wiring board.

本発明によれば、半導体チップを実装する前に静電容量法による高精度な電気検査を行うことが可能で配線形成が容易な配線基板積層体を実現できる。 According to the present invention, it is possible to realize a wiring board laminated body in which a highly accurate electrical inspection can be performed by a capacitance method before mounting a semiconductor chip and wiring can be easily formed.

I-V法を用いた配線基板の電気検査方法概略図である。1 is a schematic diagram of an electrical inspection method for a wiring board using the IV method; FIG. 静電容量法を用いた配線基板の電気検査方法概略図である。It is a schematic diagram of an electrical inspection method for a wiring board using a capacitance method. 第1の実施形態に係る配線基板積層体、及び配線基板の検査方法の一例を示す概略図である。1A and 1B are schematic diagrams showing an example of a method for inspecting a wiring board laminate and a wiring board according to the first embodiment; FIG. 第1の実施形態に係る配線基板の検査方法の変形例を示す概略図である。It is a schematic diagram showing a modification of the inspection method of the wiring board according to the first embodiment. 第2の実施形態に係る配線基板積層体の一例を示す概略図である。FIG. 5 is a schematic diagram showing an example of a wiring board laminate according to a second embodiment; 第2の実施形態に係る配線基板の検査方法の変形例を示す概略図である。FIG. 10 is a schematic diagram showing a modification of the wiring board inspection method according to the second embodiment;

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 Preferred embodiments of the present invention will now be described in detail with reference to the accompanying drawings. In the following description, the same reference numerals are used for the same elements or elements having the same functions, and overlapping descriptions are omitted.

(第1の実施の形態)
[第1の実施の形態に係る配線基板の構造]
まず、第1の実施の形態に係る配線基板積層体1の構造について説明する。図3は、本実施形態の配線基板積層体1を説明する図である。図3に示されるように、配線基板積層体1は、配線基板40と、支持体104と、第1の導電層101とを備えている。なお、配線基板40は第1の配線ネット41と、第1の配線ネット41と電気的に接続される第2の配線ネット42と、第1の配線ネット、第2の配線ネットと電気的に絶縁されている第3の配線ネット43と、少なくとも1層以上の絶縁樹脂層45とを備える。
(First embodiment)
[Structure of Wiring Board According to First Embodiment]
First, the structure of the wiring board laminate 1 according to the first embodiment will be described. FIG. 3 is a diagram illustrating the wiring board laminate 1 of this embodiment. As shown in FIG. 3 , wiring board laminate 1 includes wiring board 40 , support 104 , and first conductive layer 101 . Note that the wiring board 40 has a first wiring net 41, a second wiring net 42 electrically connected to the first wiring net 41, and electrically connected to the first wiring net and the second wiring net. It has an insulated third wiring net 43 and at least one insulating resin layer 45 .

絶縁樹脂層45は、例えば、エポキシ系樹脂又はポリイミド系樹脂を主成分とする絶縁性樹脂等により形成されている。また、絶縁性樹脂として、例えば、熱硬化性の絶縁性樹脂又は感光性の絶縁性樹脂を用いることができる。絶縁樹脂層43の厚さは、例えば、3~35μm程度とすることができる。絶縁樹脂層45は、シリカ(SiO)等のフィラーを含有しても構わない。そして、絶縁樹脂層45において、全層が熱硬化性の絶縁性樹脂又は感光性の絶縁性樹脂からなるビルドアップ層で構成されていても良いし、熱硬化性
の絶縁性樹脂又は感光性の絶縁性樹脂のビルドアップ層が双方存在して構成されていても良い。検討を重ねた結果、絶縁体の絶縁性は10MΩ以下では測定の誤差が大きくなるため、10MΩ以上の抵抗を持つことが必要である。
The insulating resin layer 45 is made of, for example, an insulating resin containing epoxy resin or polyimide resin as a main component. As the insulating resin, for example, a thermosetting insulating resin or a photosensitive insulating resin can be used. The thickness of the insulating resin layer 43 can be, for example, about 3 to 35 μm. The insulating resin layer 45 may contain a filler such as silica (SiO 2 ). In the insulating resin layer 45, all layers may be composed of build-up layers made of a thermosetting insulating resin or photosensitive insulating resin, or may be composed of a thermosetting insulating resin or a photosensitive insulating resin. Both layers may be formed with build-up layers of insulating resin. As a result of repeated investigations, it was found that the insulating property of the insulator must have a resistance of 10 MΩ or more because measurement errors increase if the insulation is 10 MΩ or less.

第1の配線ネット41と第2の配線ネット42はそれぞれ、絶縁樹脂層45の上層に形成された配線41b、42b、絶縁樹脂層によって隔絶された配線の間の電気的導通をとるために、絶縁樹脂層を厚さ方向に貫いて形成された貫通電極、41c、42c、および積層基板外部との接触のために、積層基板最外層の絶縁樹脂層のさらに上に形成されて外部に露出した電極41a、42aを接続することによって構成されている。配線41b,42bの材料としては、例えば銅を用いることができる。配線41b、42bの厚さは、例えば1~15μm程度とすることができる。 The first wiring net 41 and the second wiring net 42, respectively, are formed on the upper layer of the insulating resin layer 45, the wirings 41b, 42b, and the wirings isolated by the insulating resin layer. Penetration electrodes 41c and 42c formed through the insulating resin layer in the thickness direction, and through electrodes 41c and 42c formed further on the insulating resin layer of the outermost layer of the laminated substrate and exposed to the outside for contact with the outside of the laminated substrate. It is configured by connecting electrodes 41a and 42a. Copper, for example, can be used as the material of the wirings 41b and 42b. The thickness of the wirings 41b and 42b can be, for example, approximately 1 to 15 μm.

配線基板40の最外に位置する絶縁樹脂層45には、第1の配線ネット41、第2の配線ネット42の一端が、第1の電極41a、第2の電極42aとして配置してあり、外部に向かって露出している。このため、本発明の多層配線基板は、この電極を介して、半導体チップ等の電子部品と電気的に接続することができる。前記第1の電極および前記第2の電極は、配線基板40の上面に対し、突起する形状でもよく、平坦でもよく、凹んだ形状でもよい。電極41a、42aの材料としては、例えば銅を用いることができる。また電極極41a、42aの形成には、たとえば、周知のセミアディティブ法、サブトラクティブ法などの工法を適宜自由に用いてよい。 One ends of the first wiring net 41 and the second wiring net 42 are arranged as the first electrode 41a and the second electrode 42a on the insulating resin layer 45 located at the outermost part of the wiring board 40, exposed to the outside. Therefore, the multilayer wiring board of the present invention can be electrically connected to an electronic component such as a semiconductor chip through this electrode. The first electrode and the second electrode may have a protruding shape, a flat shape, or a recessed shape with respect to the upper surface of the wiring board 40 . Copper, for example, can be used as the material of the electrodes 41a and 42a. For forming the electrodes 41a and 42a, for example, a well-known semi-additive method, subtractive method, or other method may be freely used.

また、電極41a、42aの表面には、表面の保護や良好な電気的接続のために、例えばAu、Ag、Cu、Al等の金属もしくはこれらの合金、CuにAuめっき等を施した金属複合体、又は、Sn、Sn-Pb、Sn-Ag、Sn-Cu、Sn-Ag-Cu、Sn-BiもしくはAu系等のはんだを形成しても良い。 The surfaces of the electrodes 41a and 42a are coated with metals such as Au, Ag, Cu, and Al, alloys thereof, and metal composites such as Cu plated with Au for surface protection and good electrical connection. Alternatively, Sn-, Sn--Pb, Sn--Ag, Sn--Cu, Sn--Ag--Cu, Sn--Bi or Au-based solder may be formed.

また、第1の配線ネット41、及び第2の配線ネット42それぞれの端部のうち電極でない方は、第1の導電層101と電気的に接続した構造となっている。 The ends of the first wiring net 41 and the second wiring net 42 that are not electrodes are electrically connected to the first conductive layer 101 .

第3の配線ネット43は、絶縁樹脂層45の上層に形成された第3の配線43bと、絶縁樹脂層43内に形成された第3の貫通電極43cと、配線基板40の最外に位置する絶縁樹脂層45のさらに上に形成された第3の電極43aで構成されている。第3の配線ネット43を構成する各部は全て、上記第1第2の配線ネット41、42と同じ金属、同じ工法を使うことができる。第3の配線ネット43は、第1の導電層101、第1の配線ネット41、第2の配線ネット42のすべてと電気的に絶縁されている。 The third wiring net 43 includes a third wiring 43 b formed on the upper layer of the insulating resin layer 45 , a third through electrode 43 c formed in the insulating resin layer 43 , and an outermost portion of the wiring board 40 . It is composed of a third electrode 43a formed further on the insulating resin layer 45. All parts constituting the third wiring net 43 can use the same metal and the same construction method as those of the first and second wiring nets 41 and 42 . The third wiring net 43 is electrically insulated from all of the first conductive layer 101 , the first wiring net 41 and the second wiring net 42 .

上記構成の第1の配線ネット41と第2の配線ネット42については、第1の電気検査用プローブ201aを第1の電極41aに、第2の電気検査用プローブ201bを第2の電極42aに接触させることにより、導電層101を通じて電気抵抗検査にて配線の断線の有無をみることができる。 Regarding the first wiring net 41 and the second wiring net 42 having the above configuration, the first electrical inspection probe 201a is connected to the first electrode 41a, and the second electrical inspection probe 201b is connected to the second electrode 42a. By contacting them, it is possible to check the presence or absence of disconnection of the wiring through the conductive layer 101 by an electrical resistance test.

次に、本構造の配線基板積層体1に対して、図4に示すように第1の電極41a、もしくは第2の電極42aに第1の電気検査用プローブ201aを、第2の電気検査用プローブ201bを基板外の電極300にコンタクトさせ、第1の配線ネット41または第2の配線ネット42と、基板外の電極300間の静電容量Cを測定し、得られた静電容量Cの値を、予め知見として得ている正常値C‘と比較することで配線の良否判断を行う。実際の配線基板においては、配線ネットの数はもっと多いが、この方法においては、電気的に接続されている配線ネットを一括して検査することが可能であり、しかも、そのうちのどのネットに属する電極にプローブを当てても、検査することが可能である。このため、配線ネットの数が多い配線基板積層体において、検査点数を抑えることができ、電気検査の
タクトを短縮が可能となる。
Next, as shown in FIG. 4, for the wiring substrate laminate 1 of this structure, a first electrical inspection probe 201a is attached to the first electrode 41a or the second electrode 42a, and a second electrical inspection probe 201a is attached to the first electrode 41a or the second electrode 42a. The probe 201b is brought into contact with the electrode 300 outside the substrate to measure the capacitance C between the first wiring net 41 or the second wiring net 42 and the electrode 300 outside the substrate. The value is compared with a normal value C′ obtained as knowledge in advance to determine whether the wiring is good or bad. In an actual wiring board, the number of wiring nets is larger, but in this method it is possible to collectively inspect all the wiring nets that are electrically connected, and to check which net belongs to which net. Inspection can also be performed by applying a probe to the electrode. Therefore, in a wiring substrate laminate having a large number of wiring nets, the number of inspection points can be suppressed, and the takt time for electrical inspection can be shortened.

上記構成の配線基板積層体1の、第1の配線ネット41、第2の配線ネット42、導電層101と、基板外の外部電極300の間には静電容量Cが発生する。第1の配線ネット41と第2の配線ネット41と導電層101が電気的に接続されたものと、基板外の外部電極300をそれぞれキャパシタの電極とみなすため、この静電容量Cは第1の配線ネット41または第2の配線ネット42のどこかで短絡・断線が発生すると値が変化する。静電容量法の電気検査では、この静電容量Cを正常時C‘と比較しその変化で配線ネットの良否を判断する方法となる。このため、従来の導電層101を持たない配線基板では、例えば第1の配線ネット41と基板外の外部電極300との静電容量の正常時との比較となるため、例えば配線ネット41の末端で断線が発生した場合静電容量Cの変化が極めて小さくなり配線ネット41の良否判別が困難となる。第1の導電層101を設けることでキャパシタの電極としての配線ネット41、42を延長できるため、例えば配線ネット41の末端で断線が発生しても静電容量Cが正常時に比べ大きく変化することとなり断線の検出が可能となる。 A capacitance C is generated between the first wiring net 41, the second wiring net 42, the conductive layer 101, and the external electrode 300 outside the substrate of the wiring substrate laminate 1 having the above configuration. Since the first wiring net 41, the second wiring net 41, and the conductive layer 101 electrically connected to each other and the external electrode 300 outside the substrate are regarded as the electrodes of the capacitor, the capacitance C is the first If a short circuit or disconnection occurs anywhere in the wiring net 41 or the second wiring net 42, the value changes. In the electrical inspection of the electrostatic capacity method, this electrostatic capacity C is compared with the normal C', and the change in the difference is used to determine the quality of the wiring net. For this reason, in a conventional wiring board without the conductive layer 101, for example, the capacitance between the first wiring net 41 and the external electrode 300 outside the substrate is compared with that in a normal state. If disconnection occurs in , the change in capacitance C becomes extremely small, making it difficult to determine whether the wiring net 41 is good or bad. By providing the first conductive layer 101, it is possible to extend the wiring nets 41 and 42 as the electrodes of the capacitor. Therefore, even if disconnection occurs at the end of the wiring net 41, for example, the capacitance C will change significantly compared to normal. It becomes possible to detect disconnection.

第3の配線ネット43の検査については、図4に示すように第1の電極41aもしくは第2の電極42aに第1の電気検査用プローブ201aを、第3の電極43aに第2の電気検査用プローブ201bをコンタクトさせ、第1の配線ネット41と第2の配線ネット42と第1の導電層101からなる電極と、第3の配線ネット43からなる電極によって構成されるキャパシタとして検査すればよく、断線した場合に静電容量Cが変化し、断線検出が可能となる。 For the inspection of the third wiring net 43, as shown in FIG. 4, the first electrical inspection probe 201a is applied to the first electrode 41a or the second electrode 42a, and the second electrical inspection probe is applied to the third electrode 43a. If the probe 201b is brought into contact with the capacitor and the electrode is made up of the first wiring net 41, the second wiring net 42, and the first conductive layer 101, and the electrode is made up of the third wiring net 43, the capacitor is inspected. Often, when disconnection occurs, the electrostatic capacitance C changes, and the disconnection can be detected.

第1の実施の形態の配線基板積層体1に対し、公知の手法に基づき電気検査を行う。具体的には図4に示すように第3の電極43aに第1の電気検査用プローブ201aをコンタクトさせ、基板外の電極300に第2の電気検査用プローブ201bをコンタクトさせ、第3の配線ネット43と基板外の外部電極300に交流電圧を印加し静電容量Cの測定を行う。得られた静電容量Cの値を正常値と比較することで配線の良否判断を行う。 An electrical test is performed on the wiring board laminate 1 of the first embodiment based on a known method. Specifically, as shown in FIG. 4, a first electrical inspection probe 201a is brought into contact with a third electrode 43a, a second electrical inspection probe 201b is brought into contact with an electrode 300 outside the substrate, and a third wiring is formed. An AC voltage is applied to the net 43 and the external electrode 300 outside the substrate, and the capacitance C is measured. The quality of the wiring is determined by comparing the value of the obtained capacitance C with the normal value.

第1の実施の形態の配線基板積層体1に対し、本発明の手法に基づき電気検査を行う。具体的には図3に示すように第1の電極41aもしくは第2の電極42aに第1の電気検査用プローブ201aをコンタクトさせ、第3の電極43aに第2の電気検査用プローブ201bをコンタクトさせ、第1の配線ネット41と第2の配線ネット42と第1の導電層101からなる電極と第3の配線ネット43からなる電極に交流電圧を印加し静電容量Cの測定を行う。得られた静電容量Cの値を正常値と比較することで配線の良否判断を行う。 An electrical test is performed on the wiring board laminate 1 of the first embodiment based on the technique of the present invention. Specifically, as shown in FIG. 3, a first electrical inspection probe 201a is brought into contact with the first electrode 41a or the second electrode 42a, and a second electrical inspection probe 201b is brought into contact with the third electrode 43a. Then, an AC voltage is applied to the electrode composed of the first wiring net 41, the second wiring net 42, the first conductive layer 101, and the electrode composed of the third wiring net 43, and the capacitance C is measured. The quality of the wiring is determined by comparing the value of the obtained capacitance C with the normal value.

(第2の実施の形態)
[第2の実施の形態に係る配線基板の構造]
静電容量法の電気検査は、正常値との比較で良否を判断するため、静電容量Cのばらつきが大きいと電気検査の精度が低下する。例えば、第3の配線ネット43は微細な配線からなるため、キャパシタの電極として面積が小さく、静電容量の測定が困難になることが考えられる。また、構成によっては、電極間距離が離れてしまい、静電容量の測定自体が困難になることも考えられる。よって、検査精度を向上させるには、近距離で微細配線部の面積を多くとれる構成が必要となる。
(Second embodiment)
[Structure of Wiring Board According to Second Embodiment]
Since the electrical inspection by the capacitance method judges the quality by comparison with the normal value, the accuracy of the electrical inspection decreases if the variation of the capacitance C is large. For example, since the third wiring net 43 is composed of fine wiring, the area of the electrode of the capacitor is small, and it is conceivable that the measurement of the capacitance becomes difficult. In addition, depending on the configuration, the distance between the electrodes may increase, making it difficult to measure the capacitance itself. Therefore, in order to improve the inspection accuracy, it is necessary to have a configuration in which a large area can be secured for the fine wiring portion at a short distance.

これを実現させる第2の実施の形態に係る配線基板積層体1の構造について説明する。図5は、本実施形態の配線基板積層体1を説明する図である。図5に示されるように、配線基板積層体1は、配線基板40と、第1の導電層101とを備えている。なお、配線基板40は第1の導電層101によって電気的に接続されている第1の配線ネット41、第
2の配線ネット42と、第1の導電層101、第1の配線ネット41、第2の配線ネット42のすべてと電気的に絶縁した第3の配線ネット43、さらに、第1、第2、第3の配線ネットと第1の導電層のすべてと電気的に絶縁されており、その一部を電極44a
として基板外に露出させた電極層44とを備える。
The structure of the wiring board laminate 1 according to the second embodiment for realizing this will be described. FIG. 5 is a diagram illustrating the wiring board laminate 1 of this embodiment. As shown in FIG. 5 , the wiring board laminate 1 includes a wiring board 40 and a first conductive layer 101 . The wiring board 40 includes a first wiring net 41 and a second wiring net 42 electrically connected by a first conductive layer 101, and a first wiring net 41, a first wiring net 41, and a second wiring net 42 electrically connected to each other. a third wiring net 43 electrically insulated from all of the second wiring nets 42, further electrically insulated from all of the first, second and third wiring nets and the first conductive layer, part of it is the electrode 44a
and an electrode layer 44 exposed to the outside of the substrate.

なお、図5において、電極層44の内部電極部44bと電極層44の電極44aは断線しているように見えるが、実際の基板においては、電気的に接続されている。 In FIG. 5, the internal electrode portion 44b of the electrode layer 44 and the electrode 44a of the electrode layer 44 appear to be disconnected, but they are electrically connected in the actual substrate.

本構造では第3の電極ネット43と電極層44が絶縁樹脂層45を介して対向した構造となり、対向する面積が広く、電極間距離が小さくなるために得られる静電容量Cを大きくでき、静電容量Cのばらつきの割合を低減して、高精度の電気検査を実現できる。 In this structure, the third electrode net 43 and the electrode layer 44 face each other with the insulating resin layer 45 interposed therebetween. By reducing the variation rate of the capacitance C, highly accurate electrical inspection can be realized.

静電容量Cを大きく得る方法は、これに限定されるわけではないが、第3の配線ネット43と電極層44間の距離が近いことが好ましい。双方を隔てる単層あるいは積層した絶縁樹脂層45が100μm以上の厚膜となる場合、誘電測定での精度が下がり、検査に不具合が発生するため、絶縁樹脂層45の厚みは100μm以下であることが望ましい。 Although the method for obtaining a large capacitance C is not limited to this, it is preferable that the distance between the third wiring net 43 and the electrode layer 44 is short. If the single-layered or laminated insulating resin layer 45 separating the two is thicker than 100 μm, the accuracy of the dielectric measurement will be lowered and defects will occur in the inspection. is desirable.

第2の実施の形態の配線基板積層体1に対し、電気検査を行う。具体的には図5に示すように第3の電極43aに第1の電気検査用プローブ201aをコンタクトさせ、内部電極部44bから連続し外部に露出している電極44aに第2の電気検査用プローブ201bをコンタクトさせ、第3の電極ネット43と電極層44の間に交流電圧を印加し静電容量Cの測定を行う。得られた静電容量Cの値を正常値と比較することで配線の良否判断を行う。 An electrical test is performed on the wiring board laminate 1 of the second embodiment. Specifically, as shown in FIG. 5, a first electrical inspection probe 201a is brought into contact with the third electrode 43a, and a second electrical inspection probe 201a is connected to the electrode 44a continuous from the internal electrode portion 44b and exposed to the outside. By contacting the probe 201b and applying an AC voltage between the third electrode net 43 and the electrode layer 44, the capacitance C is measured. The quality of the wiring is determined by comparing the value of the obtained capacitance C with the normal value.

第3の配線ネット43の検査については、図6に示すように第1の電極41aもしくは第2の電極42aに第1の電気検査用プローブ201aを、第3の電極43aに第2の電気検査用プローブ201bをコンタクトさせ、第1の配線ネット41と第2の配線ネット42と第1の導電層101からなる電極と、第3の配線ネット43からなる電極によって構成されるキャパシタとして検査すればよく、断線した場合に静電容量Cが変化し、断線検出が可能となる。 Regarding the inspection of the third wiring net 43, as shown in FIG. If the probe 201b is brought into contact with the capacitor and the electrode is made up of the first wiring net 41, the second wiring net 42, and the first conductive layer 101, and the electrode is made up of the third wiring net 43, the capacitor is inspected. Often, when disconnection occurs, the electrostatic capacitance C changes, and the disconnection can be detected.

本発明に掛かる配線基板積層体によれば、支持体を持った配線基板の静電容量電気検査を高精度で実施することが可能となる。 According to the wiring board laminate according to the present invention, it is possible to perform a capacitance electric test of the wiring board having the support with high accuracy.

本発明は、半導体装置の製造に用いる配線基板積層体に利用できる。 INDUSTRIAL APPLICABILITY The present invention can be used for wiring substrate laminates used in the manufacture of semiconductor devices.

1・・・・・配線基板積層体
40・・・・配線基板
41・・・・第1の配線ネット
41a・・・第1の電極
41b・・・第1の配線
41c・・・第1の貫通電極
42・・・・第2の配線ネット
42a・・・第2の電極
42b・・・第2の配線
42c・・・第2の貫通電極
43・・・・第3の配線ネット
43a・・・第3の電極
43b・・・第3の配線
43c・・・第3の貫通電極
44・・・・電極層
44a・・・電極層の電極
44b・・・電極層の内部電極部
45・・・・絶縁樹脂層
101・・・第1の導電層
104・・・支持体
201a・・第1の電気検査用プローブ
201b・・第2の電気検査用プローブ
300・・・基板外の電極
Reference Signs List 1 Wiring board laminate 40 Wiring board 41 First wiring net 41a First electrode 41b First wiring 41c First electrode Penetration electrode 42 Second wiring net 42a Second electrode 42b Second wiring 42c Second through electrode 43 Third wiring net 43a Third electrode 43b... Third wire 43c... Third through electrode 44... Electrode layer 44a... Electrode layer 44b... Internal electrode part 45 of electrode layer... Insulating resin layer 101 First conductive layer 104 Support 201a First electrical inspection probe 201b Second electrical inspection probe 300 Electrodes outside the substrate

Claims (2)

支持体と、
前記支持体の上面に設けられる第1の導電層と、
前記第1の導電層の上面に設けられる配線基板と、
を備え、
配線基板の各層に配置される配線と、配線のうち基板外部に露出して、外部との接続をするための電極と、各層の配線を接続するための貫通電極を含む導電体の連続体を配線ネットと呼称する場合において、
前記配線基板は、
配線基板の少なくとも一方の面に電極が露出し、前記第1の導電層と電気的に接続される第1の配線ネットと、
配線基板の少なくとも一方の面に電極が露出し、前記第1の導電層と電気的に接続され、かつ第1の配線ネットと前記第1の導電層のみを通じて電気的に接続されている第2の配線ネットと、
配線基板の一方にのみ電極が露出し、前記第1の導電層及び前記第1、第2の配線ネットと、絶縁樹脂層によって電気的に絶縁されている第3の配線ネットとを備えることを特徴とする配線基板積層体。
a support;
a first conductive layer provided on the upper surface of the support;
a wiring board provided on the upper surface of the first conductive layer;
with
A conductor continuum including wiring arranged in each layer of a wiring board, electrodes exposed outside the wiring for connection with the outside, and through electrodes for connecting the wiring of each layer. When calling a wiring net,
The wiring board is
a first wiring net having an electrode exposed on at least one surface of a wiring substrate and electrically connected to the first conductive layer;
A second wiring board having an electrode exposed on at least one surface, electrically connected to the first conductive layer, and electrically connected to the first wiring net only through the first conductive layer. a wiring net of
An electrode is exposed only on one side of a wiring board, and the wiring board includes the first conductive layer, the first and second wiring nets, and a third wiring net electrically insulated by an insulating resin layer. A wiring board laminate characterized by:
支持体と、
前記支持体の上面に設けられる第1の導電層と、
前記第1の導電層の上面に設けられる配線基板と、
を備え、
配線基板の各層に配置される配線と、配線のうち基板外部に露出して、外部との接続をするための電極と、各層の配線を接続するための貫通電極を含む導電体の連続体を配線ネットと呼称する場合において、
前記配線基板は、
配線基板の少なくとも一方の面に電極が露出し、前記第1の導電層と電気的に接続される第1の配線ネットと、
配線基板の少なくとも一方の面に電極が露出し、前記第1の導電層と電気的に接続され、かつ第1の配線ネットと前記第1の導電層のみを通じて電気的に接続されている第2の配線ネットと、
配線基板の一方にのみ電極が露出し、前記第1の導電層及び前記第1、第2の配線ネットと、絶縁樹脂層によって電気的に絶縁されている第3の配線ネットと、
前記第1の絶縁層、前記第1、第2、第2の配線ネットのすべてと電気的に絶縁され、かつその一部を前記配線基板の外部に露出している電極層と、
を備えることを特徴とする配線基板積層体。
a support;
a first conductive layer provided on the upper surface of the support;
a wiring board provided on the upper surface of the first conductive layer;
with
A conductor continuum including wiring arranged in each layer of a wiring board, electrodes exposed outside the wiring for connection with the outside, and through electrodes for connecting the wiring of each layer. When calling a wiring net,
The wiring board is
a first wiring net having an electrode exposed on at least one surface of a wiring substrate and electrically connected to the first conductive layer;
A second wiring board having an electrode exposed on at least one surface, electrically connected to the first conductive layer, and electrically connected to the first wiring net only through the first conductive layer. a wiring net of
a third wiring net electrically insulated from the first conductive layer, the first and second wiring nets, and an insulating resin layer, the electrodes being exposed only on one side of the wiring substrate;
an electrode layer electrically insulated from all of the first insulating layer and the first, second, and second wiring nets and partially exposed to the outside of the wiring board;
A wiring board laminate comprising:
JP2021102434A 2021-06-21 2021-06-21 Wiring board laminate Pending JP2023001607A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021102434A JP2023001607A (en) 2021-06-21 2021-06-21 Wiring board laminate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021102434A JP2023001607A (en) 2021-06-21 2021-06-21 Wiring board laminate

Publications (1)

Publication Number Publication Date
JP2023001607A true JP2023001607A (en) 2023-01-06

Family

ID=84688701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021102434A Pending JP2023001607A (en) 2021-06-21 2021-06-21 Wiring board laminate

Country Status (1)

Country Link
JP (1) JP2023001607A (en)

Similar Documents

Publication Publication Date Title
TWI601222B (en) Integrated circuit (ic) test structure with monitor chain and test wires
KR101121644B1 (en) Space tansformer for probe card and repairing method of space tansformer
US8912802B2 (en) Component-embedded circuit substrate and method of inspecting the same
WO2022004019A1 (en) Thin film capacitor and electronic circuit board provided with same
US20070138619A1 (en) Semiconductor device, and inspection method thereof
JP2020088318A (en) Inspection method for wiring board and manufacturing method for wiring board
JP2011086453A (en) High frequency inspection socket
JP2023001607A (en) Wiring board laminate
US10405423B2 (en) Multi-layer circuit board
JP2013077842A (en) Wiring board, and method of inspecting wiring board
JP2022124091A (en) Wiring board laminate
US11474128B2 (en) Metal probe structure and method for fabricating the same
JPS6156981A (en) Semiconductor inspecting device
JP7468164B2 (en) Wiring board and inspection method thereof
JP5764897B2 (en) Inspection method of semiconductor package substrate
JP3792613B2 (en) High frequency characteristic evaluation substrate and measurement method
JP5332247B2 (en) Wiring board
JP2003283145A (en) Method of inspecting misregistration of multilayer wiring board
JP2022015730A (en) Inspection method for wiring net and wiring board
TWI271528B (en) Method of circuit electrical test
JP4131137B2 (en) Interposer substrate continuity inspection method
JP3447496B2 (en) Wiring board for semiconductor mounting
JP2005072458A (en) Circuit board
JP2757663B2 (en) Printed wiring board with electromagnetic wave shielding layer
JPH0766263A (en) Contact resistance measuring method of multilayered metal wiring, semiconductor device and wafer

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20240105

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240522