JP2023001607A - Wiring board laminate - Google Patents
Wiring board laminate Download PDFInfo
- Publication number
- JP2023001607A JP2023001607A JP2021102434A JP2021102434A JP2023001607A JP 2023001607 A JP2023001607 A JP 2023001607A JP 2021102434 A JP2021102434 A JP 2021102434A JP 2021102434 A JP2021102434 A JP 2021102434A JP 2023001607 A JP2023001607 A JP 2023001607A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring board
- net
- electrode
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 6
- 229920005989 resin Polymers 0.000 claims description 29
- 239000011347 resin Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 24
- 238000007689 inspection Methods 0.000 abstract description 55
- 239000004065 semiconductor Substances 0.000 abstract description 11
- 238000012360 testing method Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 description 33
- 239000000523 sample Substances 0.000 description 30
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000010949 copper Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002905 metal composite material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は支持体上に配線基板を備えた配線基板積層体に関する。 The present invention relates to a wiring board laminate having a wiring board on a support.
半導体パッケージは、半導体部品と配線基板をはんだ等を介して電気的に接合し組み立てを行う。近年ではHBM(High Band Memory)など半導体部品の高機能化に伴い、半導体部品が高価となっている。このため、半導体部品を搭載する配線基板が良品であることが必須となり、品質を担保するための配線基板の電気検査方法が非常に重要となる。 A semiconductor package is assembled by electrically joining a semiconductor component and a wiring board through solder or the like. In recent years, as semiconductor parts such as HBM (High Band Memory) have become highly functional, semiconductor parts have become expensive. Therefore, it is essential that the wiring board on which the semiconductor components are mounted is of good quality, and an electrical inspection method for the wiring board for ensuring quality is very important.
従来、配線基板の電気検査方法は以下の2つの方法が採用されており、夫々の方法は状況に応じて使い分けられる。 Conventionally, the following two methods have been adopted as an electrical inspection method for wiring boards, and each method is used according to the situation.
1つ目の方法は図1に示す様に、ある一定の直流電圧が印加された1対の電気検査用プローブ201a及び201bをそれぞれ、配線基板40に形成された第1の配線ネット41の両端に接触させ、このときの、電気検査用プローブ201aと電気検査用プローブ201bとの間の電流と電圧の比、つまり電気抵抗値によって、第1の配線ネットの導通状態を判断するI-V法である。
In the first method, as shown in FIG. 1, a pair of
なお、上記の配線ネットとは、配線基板において、別々の導体配線層に属する配線を接続するために、絶縁層を貫通して設けられる貫通電極、配線の一部に設けられる電極などを含んで、すべてが電気的に接続されている一連の構造を指す。 Note that the above-mentioned wiring net includes through electrodes provided through an insulating layer and electrodes provided as part of the wiring in order to connect wirings belonging to different conductor wiring layers on the wiring board. , refers to a series of structures that are all electrically connected.
2つ目の方法は図2に示す様に、交流電圧が印加された一対の電気検査用プローブ201a及び201bのうち、第1の電気検査用プローブ201aを配線基板40に形成された第1の配線ネット41を構成する第1の電極41aに接触させるとともに、他方の電気検査用プローブ201bを配線基板外に設けた外部電極300に接触させ、この時、第1の配線ネット41と外部電極300との間に発生する静電容量により第1の配線ネット41の導通状態を判断する静電容量法である。図2(a)のように配線に問題がない場合と図2(b)のように配線に短絡、などの問題がある場合では配線の面積が異なるため、事前の知見によって、正常値と認められている静電容量値C‘と測定した静電容量値Cの数値が異なる。このことを利用して配線検査を行う。
In the second method, as shown in FIG. 2, of the pair of
静電容量法では対象配線の断線、及び配線隣接配線との短絡を一度に行うことができるため、I-V法に比べ検査時間を大幅に短くできるメリットがある。 Since the capacitance method can detect the disconnection of the target wiring and the short-circuit with the wiring adjacent to the wiring at once, it has the advantage of being able to significantly shorten the inspection time compared to the IV method.
高価な半導体部品を用いるハイエンド半導体パッケージでは、再配線層(Re Distribution Layer:RDL)の厚みが薄くハンドリングが難しいため、基板形成時に、剛性を持った支持体上に配線基板を形成し、歩留まりを向上させるために、微細配線部を他の配線部と接続せずに、独立した配線部として形成する方法がある。一方、配線基板の電気検査を静電容量法で行う場合、配線基板の片面に検査プローブを当て、続いて反対面に検査プローブを当て、それぞれ得られた静電容量値より配線の良否を判断する。すなわち、配線基板の両面が露出している必要があり、支持体上に形成された配線基板では電気検査を行うことが困難といった課題がある。 In high-end semiconductor packages that use expensive semiconductor parts, the thickness of the redistribution layer (RDL) is thin and difficult to handle. In order to improve it, there is a method of forming a fine wiring portion as an independent wiring portion without connecting it to other wiring portions. On the other hand, when the electrical inspection of a wiring board is performed by the capacitance method, the inspection probe is applied to one side of the wiring board and then to the opposite side, and the quality of the wiring is judged from the capacitance values obtained for each. do. That is, both sides of the wiring board must be exposed, and there is a problem that it is difficult to perform an electrical test on the wiring board formed on the support.
一方、前記微細配線部においては、電極が一方のみ露出しており、電気抵抗による電気検査は可能であるが、端子ごとにプローブを接触させることから検査時間が長く、容量法
での検査が望まれている。支持体上に形成された配線基板を容量法で測定する際の課題としては、支持体を間に挟むことによりキャパシタ電極間の距離が離れてしまい、容量の値が小さくなり測定が困難になることであり、電極間測定精度を向上させる必要がある。
On the other hand, in the fine wiring portion, only one of the electrodes is exposed, and although it is possible to perform an electrical inspection by electrical resistance, the inspection takes a long time because the probe is brought into contact with each terminal, and inspection by the capacitance method is desirable. It is rare. A problem in measuring a wiring board formed on a support by the capacitance method is that sandwiching the support increases the distance between the electrodes of the capacitor, which reduces the capacitance value and makes measurement difficult. Therefore, it is necessary to improve the inter-electrode measurement accuracy.
次に、微細配線基板の課題として、微細配線部分の配線倒れを防ぐために、従来の基板と比べ、配線厚みを小さくする必要があるが、他の層と接合するための接合電極は樹脂層厚の分だけ厚くめっきする必要があり、接合電極と配線の厚みを調整することが困難なことがあげられる。 Next, as a problem with fine wiring boards, in order to prevent the wiring collapse of the fine wiring part, it is necessary to reduce the wiring thickness compared to conventional boards. Therefore, it is difficult to adjust the thickness of the bonding electrode and wiring.
上記課題に対し先行文献では、支持体と支持体の上面に備えられる第1の導電膜と、第1の導電膜上に備えられる絶縁膜と、絶縁膜の上面に備えられる第2の導電膜と、を備える積層シートであって、第2の導電膜が再配線層の形成に用いられ、前記第1の導電膜と第2の導電膜と絶縁膜が前記再配線層の電気検査を行うためのキャパシタとして機能する積層シートを持たせることで、支持体の上面に形成された再配線層の電気検査を可能としている。 To address the above problem, the prior art discloses a support, a first conductive film provided on the upper surface of the support, an insulating film provided on the first conductive film, and a second conductive film provided on the upper surface of the insulating film. and wherein a second conductive film is used to form a rewiring layer, and the first conductive film, the second conductive film, and the insulating film perform an electrical inspection of the rewiring layer. By providing a laminated sheet that functions as a capacitor for the support, electrical inspection of the rewiring layer formed on the upper surface of the support is possible.
先行文献では再配線層内に備えられる配線と第1の導電膜との間に電圧を印加し、静電容量を測定することで電気検査を実現している。ここで、電気検査を行う場合、2本のプローブを配線にコンタクトさせ静電容量を測定する必要がある。しかしながら、上記積層シートの構造では第1の導電膜は、積層シート端面においてその側面を露出させているのみであり、プローブをコンタクトさせることは困難である。 In the prior art, electrical inspection is realized by applying a voltage between the wiring provided in the rewiring layer and the first conductive film and measuring the capacitance. Here, when conducting an electrical inspection, it is necessary to contact two probes to the wiring and measure the capacitance. However, in the structure of the laminated sheet, the first conductive film only exposes the side surface at the end surface of the laminated sheet, and it is difficult to make contact with the probe.
また、再配線層の形成工程の一例では、第2の導電膜上に配線パターンを形成後、第2の導電膜上の配線パターンに覆われていない部分を除去する工程が例示されている。この場合、第2の導電膜の面積が減ることととなり、第1の導電膜と第2の導電膜と絶縁膜により得られる静電容量が小さくなる。静電容量により配線の電気検査では正常時との比較により配線の良否を判断するため、得られる静電容量のばらつきの影響が小さいことが望ましいが、上記では得られる静電容量が小さくなるためばらつきの影響が大きくなり電気検査の精度が低下する。 Further, in the example of the formation process of the rewiring layer, the process of forming the wiring pattern on the second conductive film and then removing the portion not covered with the wiring pattern on the second conductive film is illustrated. In this case, the area of the second conductive film is reduced, and the capacitance obtained by the first conductive film, the second conductive film and the insulating film is reduced. In the electrical inspection of wiring, the quality of the wiring is judged by comparing it with the normal state, so it is desirable that the influence of the variation in the obtained capacitance is small. The influence of variation increases and the accuracy of electrical inspection decreases.
このように、先行技術においては、微細配線をもつ積層基板において、容量法による電気検査を高精度に行うことは、基板の構造上困難であった。 As described above, in the prior art, it was difficult due to the structure of the substrate to perform the electrical inspection with high precision by the capacitance method in the laminated substrate having fine wiring.
本発明は、このような課題に鑑み成されたもので、微細配線が配置されており、かつ高精度な電気検査を容易に行うことのできる配線基板積層体を提供することにある。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a wiring board laminate in which fine wiring is arranged and which can be easily subjected to highly accurate electrical inspection.
本発明に係る配線基板積層体は、支持体と、前記支持体の上面に設けられる第1の導電層と、前記第1の導電層の上面に設けられる配線基板とを備え、配線基板の各層に配置される配線と、配線のうち基板外部に露出して、外部との接続をするための電極と、各層の配線を接続するための貫通電極を含む導電体の連続体を配線ネットと呼称する場合において、前記配線基板は、配線基板の少なくとも一方の面に電極が露出し、前記第1の導電層と電気的に接続される第1の配線ネットと、配線基板の少なくとも一方の面に電極が露出し、前記第1の導電層と電気的に接続され、かつ第1の配線ネットと前記第1の導電層の
みを通じて電気的に接続されている第2の配線ネットと、配線基板の一方にのみ電極が露出し、前記第1の導電層及び前記第1、第2の配線ネットと、絶縁樹脂層によって電気的に絶縁されている第3の配線ネットとを備えることを特徴とする。
A wiring board laminate according to the present invention comprises a support, a first conductive layer provided on the upper surface of the support, and a wiring board provided on the upper surface of the first conductive layer. A conductor continuum is called a wiring net. In this case, the wiring board comprises: a first wiring net having an electrode exposed on at least one surface of the wiring board and electrically connected to the first conductive layer; a second wiring net having an exposed electrode, electrically connected to the first conductive layer, and electrically connected to the first wiring net only through the first conductive layer; An electrode is exposed only on one side, and the wiring net is provided with the first conductive layer, the first and second wiring nets, and a third wiring net electrically insulated by an insulating resin layer. .
また、本発明に係る配線基板積層体は、支持体と、前記支持体の上面に設けられる第1の導電層と、前記第1の導電層の上面に設けられる配線基板とを備え、配線基板の各層に配置される配線と、配線のうち基板外部に露出して、外部との接続をするための電極と、各層の配線を接続するための貫通電極を含む導電体の連続体を配線ネットと呼称する場合において、前記配線基板は、配線基板の少なくとも一方の面に電極が露出し、前記第1の導電層と電気的に接続される第1の配線ネットと、配線基板の少なくとも一方の面に電極が露出し、前記第1の導電層と電気的に接続され、かつ第1の配線ネットと前記第1の導電層のみを通じて電気的に接続されている第2の配線ネットと、配線基板の一方にのみ電極が露出し、前記第1の導電層及び前記第1、第2の配線ネットと、絶縁樹脂層によって電気的に絶縁されている第3の配線ネットと、前記第1の絶縁層、前記第1、第2、第2の配線ネットのすべてと電気的に絶縁され、かつその一部を前記配線基板の外部に露出している電極層とを備えることを特徴とする。 A wiring board laminate according to the present invention includes a support, a first conductive layer provided on the upper surface of the support, and a wiring board provided on the upper surface of the first conductive layer. A wiring net is a conductor continuum including wiring arranged on each layer of the wiring, electrodes for connecting to the outside of the wiring exposed to the outside of the substrate, and through electrodes for connecting the wiring of each layer. , the wiring board includes a first wiring net having an electrode exposed on at least one surface of the wiring board and electrically connected to the first conductive layer, and at least one of the wiring board. a second wiring net having an electrode exposed on a surface, electrically connected to the first conductive layer, and electrically connected to the first wiring net only through the first conductive layer; The electrodes are exposed only on one side of the substrate, the first conductive layer and the first and second wiring nets, the third wiring net electrically insulated by an insulating resin layer, and the first wiring net. An insulating layer, and an electrode layer electrically insulated from all of the first, second and second wiring nets and partially exposed to the outside of the wiring board.
本発明によれば、半導体チップを実装する前に静電容量法による高精度な電気検査を行うことが可能で配線形成が容易な配線基板積層体を実現できる。 According to the present invention, it is possible to realize a wiring board laminated body in which a highly accurate electrical inspection can be performed by a capacitance method before mounting a semiconductor chip and wiring can be easily formed.
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 Preferred embodiments of the present invention will now be described in detail with reference to the accompanying drawings. In the following description, the same reference numerals are used for the same elements or elements having the same functions, and overlapping descriptions are omitted.
(第1の実施の形態)
[第1の実施の形態に係る配線基板の構造]
まず、第1の実施の形態に係る配線基板積層体1の構造について説明する。図3は、本実施形態の配線基板積層体1を説明する図である。図3に示されるように、配線基板積層体1は、配線基板40と、支持体104と、第1の導電層101とを備えている。なお、配線基板40は第1の配線ネット41と、第1の配線ネット41と電気的に接続される第2の配線ネット42と、第1の配線ネット、第2の配線ネットと電気的に絶縁されている第3の配線ネット43と、少なくとも1層以上の絶縁樹脂層45とを備える。
(First embodiment)
[Structure of Wiring Board According to First Embodiment]
First, the structure of the wiring board laminate 1 according to the first embodiment will be described. FIG. 3 is a diagram illustrating the wiring board laminate 1 of this embodiment. As shown in FIG. 3 , wiring board laminate 1 includes
絶縁樹脂層45は、例えば、エポキシ系樹脂又はポリイミド系樹脂を主成分とする絶縁性樹脂等により形成されている。また、絶縁性樹脂として、例えば、熱硬化性の絶縁性樹脂又は感光性の絶縁性樹脂を用いることができる。絶縁樹脂層43の厚さは、例えば、3~35μm程度とすることができる。絶縁樹脂層45は、シリカ(SiO2)等のフィラーを含有しても構わない。そして、絶縁樹脂層45において、全層が熱硬化性の絶縁性樹脂又は感光性の絶縁性樹脂からなるビルドアップ層で構成されていても良いし、熱硬化性
の絶縁性樹脂又は感光性の絶縁性樹脂のビルドアップ層が双方存在して構成されていても良い。検討を重ねた結果、絶縁体の絶縁性は10MΩ以下では測定の誤差が大きくなるため、10MΩ以上の抵抗を持つことが必要である。
The
第1の配線ネット41と第2の配線ネット42はそれぞれ、絶縁樹脂層45の上層に形成された配線41b、42b、絶縁樹脂層によって隔絶された配線の間の電気的導通をとるために、絶縁樹脂層を厚さ方向に貫いて形成された貫通電極、41c、42c、および積層基板外部との接触のために、積層基板最外層の絶縁樹脂層のさらに上に形成されて外部に露出した電極41a、42aを接続することによって構成されている。配線41b,42bの材料としては、例えば銅を用いることができる。配線41b、42bの厚さは、例えば1~15μm程度とすることができる。
The
配線基板40の最外に位置する絶縁樹脂層45には、第1の配線ネット41、第2の配線ネット42の一端が、第1の電極41a、第2の電極42aとして配置してあり、外部に向かって露出している。このため、本発明の多層配線基板は、この電極を介して、半導体チップ等の電子部品と電気的に接続することができる。前記第1の電極および前記第2の電極は、配線基板40の上面に対し、突起する形状でもよく、平坦でもよく、凹んだ形状でもよい。電極41a、42aの材料としては、例えば銅を用いることができる。また電極極41a、42aの形成には、たとえば、周知のセミアディティブ法、サブトラクティブ法などの工法を適宜自由に用いてよい。
One ends of the
また、電極41a、42aの表面には、表面の保護や良好な電気的接続のために、例えばAu、Ag、Cu、Al等の金属もしくはこれらの合金、CuにAuめっき等を施した金属複合体、又は、Sn、Sn-Pb、Sn-Ag、Sn-Cu、Sn-Ag-Cu、Sn-BiもしくはAu系等のはんだを形成しても良い。
The surfaces of the
また、第1の配線ネット41、及び第2の配線ネット42それぞれの端部のうち電極でない方は、第1の導電層101と電気的に接続した構造となっている。
The ends of the
第3の配線ネット43は、絶縁樹脂層45の上層に形成された第3の配線43bと、絶縁樹脂層43内に形成された第3の貫通電極43cと、配線基板40の最外に位置する絶縁樹脂層45のさらに上に形成された第3の電極43aで構成されている。第3の配線ネット43を構成する各部は全て、上記第1第2の配線ネット41、42と同じ金属、同じ工法を使うことができる。第3の配線ネット43は、第1の導電層101、第1の配線ネット41、第2の配線ネット42のすべてと電気的に絶縁されている。
The
上記構成の第1の配線ネット41と第2の配線ネット42については、第1の電気検査用プローブ201aを第1の電極41aに、第2の電気検査用プローブ201bを第2の電極42aに接触させることにより、導電層101を通じて電気抵抗検査にて配線の断線の有無をみることができる。
Regarding the
次に、本構造の配線基板積層体1に対して、図4に示すように第1の電極41a、もしくは第2の電極42aに第1の電気検査用プローブ201aを、第2の電気検査用プローブ201bを基板外の電極300にコンタクトさせ、第1の配線ネット41または第2の配線ネット42と、基板外の電極300間の静電容量Cを測定し、得られた静電容量Cの値を、予め知見として得ている正常値C‘と比較することで配線の良否判断を行う。実際の配線基板においては、配線ネットの数はもっと多いが、この方法においては、電気的に接続されている配線ネットを一括して検査することが可能であり、しかも、そのうちのどのネットに属する電極にプローブを当てても、検査することが可能である。このため、配線ネットの数が多い配線基板積層体において、検査点数を抑えることができ、電気検査の
タクトを短縮が可能となる。
Next, as shown in FIG. 4, for the wiring substrate laminate 1 of this structure, a first
上記構成の配線基板積層体1の、第1の配線ネット41、第2の配線ネット42、導電層101と、基板外の外部電極300の間には静電容量Cが発生する。第1の配線ネット41と第2の配線ネット41と導電層101が電気的に接続されたものと、基板外の外部電極300をそれぞれキャパシタの電極とみなすため、この静電容量Cは第1の配線ネット41または第2の配線ネット42のどこかで短絡・断線が発生すると値が変化する。静電容量法の電気検査では、この静電容量Cを正常時C‘と比較しその変化で配線ネットの良否を判断する方法となる。このため、従来の導電層101を持たない配線基板では、例えば第1の配線ネット41と基板外の外部電極300との静電容量の正常時との比較となるため、例えば配線ネット41の末端で断線が発生した場合静電容量Cの変化が極めて小さくなり配線ネット41の良否判別が困難となる。第1の導電層101を設けることでキャパシタの電極としての配線ネット41、42を延長できるため、例えば配線ネット41の末端で断線が発生しても静電容量Cが正常時に比べ大きく変化することとなり断線の検出が可能となる。
A capacitance C is generated between the
第3の配線ネット43の検査については、図4に示すように第1の電極41aもしくは第2の電極42aに第1の電気検査用プローブ201aを、第3の電極43aに第2の電気検査用プローブ201bをコンタクトさせ、第1の配線ネット41と第2の配線ネット42と第1の導電層101からなる電極と、第3の配線ネット43からなる電極によって構成されるキャパシタとして検査すればよく、断線した場合に静電容量Cが変化し、断線検出が可能となる。
For the inspection of the
第1の実施の形態の配線基板積層体1に対し、公知の手法に基づき電気検査を行う。具体的には図4に示すように第3の電極43aに第1の電気検査用プローブ201aをコンタクトさせ、基板外の電極300に第2の電気検査用プローブ201bをコンタクトさせ、第3の配線ネット43と基板外の外部電極300に交流電圧を印加し静電容量Cの測定を行う。得られた静電容量Cの値を正常値と比較することで配線の良否判断を行う。
An electrical test is performed on the wiring board laminate 1 of the first embodiment based on a known method. Specifically, as shown in FIG. 4, a first
第1の実施の形態の配線基板積層体1に対し、本発明の手法に基づき電気検査を行う。具体的には図3に示すように第1の電極41aもしくは第2の電極42aに第1の電気検査用プローブ201aをコンタクトさせ、第3の電極43aに第2の電気検査用プローブ201bをコンタクトさせ、第1の配線ネット41と第2の配線ネット42と第1の導電層101からなる電極と第3の配線ネット43からなる電極に交流電圧を印加し静電容量Cの測定を行う。得られた静電容量Cの値を正常値と比較することで配線の良否判断を行う。
An electrical test is performed on the wiring board laminate 1 of the first embodiment based on the technique of the present invention. Specifically, as shown in FIG. 3, a first
(第2の実施の形態)
[第2の実施の形態に係る配線基板の構造]
静電容量法の電気検査は、正常値との比較で良否を判断するため、静電容量Cのばらつきが大きいと電気検査の精度が低下する。例えば、第3の配線ネット43は微細な配線からなるため、キャパシタの電極として面積が小さく、静電容量の測定が困難になることが考えられる。また、構成によっては、電極間距離が離れてしまい、静電容量の測定自体が困難になることも考えられる。よって、検査精度を向上させるには、近距離で微細配線部の面積を多くとれる構成が必要となる。
(Second embodiment)
[Structure of Wiring Board According to Second Embodiment]
Since the electrical inspection by the capacitance method judges the quality by comparison with the normal value, the accuracy of the electrical inspection decreases if the variation of the capacitance C is large. For example, since the
これを実現させる第2の実施の形態に係る配線基板積層体1の構造について説明する。図5は、本実施形態の配線基板積層体1を説明する図である。図5に示されるように、配線基板積層体1は、配線基板40と、第1の導電層101とを備えている。なお、配線基板40は第1の導電層101によって電気的に接続されている第1の配線ネット41、第
2の配線ネット42と、第1の導電層101、第1の配線ネット41、第2の配線ネット42のすべてと電気的に絶縁した第3の配線ネット43、さらに、第1、第2、第3の配線ネットと第1の導電層のすべてと電気的に絶縁されており、その一部を電極44a
として基板外に露出させた電極層44とを備える。
The structure of the wiring board laminate 1 according to the second embodiment for realizing this will be described. FIG. 5 is a diagram illustrating the wiring board laminate 1 of this embodiment. As shown in FIG. 5 , the wiring board laminate 1 includes a
and an
なお、図5において、電極層44の内部電極部44bと電極層44の電極44aは断線しているように見えるが、実際の基板においては、電気的に接続されている。
In FIG. 5, the
本構造では第3の電極ネット43と電極層44が絶縁樹脂層45を介して対向した構造となり、対向する面積が広く、電極間距離が小さくなるために得られる静電容量Cを大きくでき、静電容量Cのばらつきの割合を低減して、高精度の電気検査を実現できる。
In this structure, the
静電容量Cを大きく得る方法は、これに限定されるわけではないが、第3の配線ネット43と電極層44間の距離が近いことが好ましい。双方を隔てる単層あるいは積層した絶縁樹脂層45が100μm以上の厚膜となる場合、誘電測定での精度が下がり、検査に不具合が発生するため、絶縁樹脂層45の厚みは100μm以下であることが望ましい。
Although the method for obtaining a large capacitance C is not limited to this, it is preferable that the distance between the
第2の実施の形態の配線基板積層体1に対し、電気検査を行う。具体的には図5に示すように第3の電極43aに第1の電気検査用プローブ201aをコンタクトさせ、内部電極部44bから連続し外部に露出している電極44aに第2の電気検査用プローブ201bをコンタクトさせ、第3の電極ネット43と電極層44の間に交流電圧を印加し静電容量Cの測定を行う。得られた静電容量Cの値を正常値と比較することで配線の良否判断を行う。
An electrical test is performed on the wiring board laminate 1 of the second embodiment. Specifically, as shown in FIG. 5, a first
第3の配線ネット43の検査については、図6に示すように第1の電極41aもしくは第2の電極42aに第1の電気検査用プローブ201aを、第3の電極43aに第2の電気検査用プローブ201bをコンタクトさせ、第1の配線ネット41と第2の配線ネット42と第1の導電層101からなる電極と、第3の配線ネット43からなる電極によって構成されるキャパシタとして検査すればよく、断線した場合に静電容量Cが変化し、断線検出が可能となる。
Regarding the inspection of the
本発明に掛かる配線基板積層体によれば、支持体を持った配線基板の静電容量電気検査を高精度で実施することが可能となる。 According to the wiring board laminate according to the present invention, it is possible to perform a capacitance electric test of the wiring board having the support with high accuracy.
本発明は、半導体装置の製造に用いる配線基板積層体に利用できる。 INDUSTRIAL APPLICABILITY The present invention can be used for wiring substrate laminates used in the manufacture of semiconductor devices.
1・・・・・配線基板積層体
40・・・・配線基板
41・・・・第1の配線ネット
41a・・・第1の電極
41b・・・第1の配線
41c・・・第1の貫通電極
42・・・・第2の配線ネット
42a・・・第2の電極
42b・・・第2の配線
42c・・・第2の貫通電極
43・・・・第3の配線ネット
43a・・・第3の電極
43b・・・第3の配線
43c・・・第3の貫通電極
44・・・・電極層
44a・・・電極層の電極
44b・・・電極層の内部電極部
45・・・・絶縁樹脂層
101・・・第1の導電層
104・・・支持体
201a・・第1の電気検査用プローブ
201b・・第2の電気検査用プローブ
300・・・基板外の電極
Reference Signs List 1
Claims (2)
前記支持体の上面に設けられる第1の導電層と、
前記第1の導電層の上面に設けられる配線基板と、
を備え、
配線基板の各層に配置される配線と、配線のうち基板外部に露出して、外部との接続をするための電極と、各層の配線を接続するための貫通電極を含む導電体の連続体を配線ネットと呼称する場合において、
前記配線基板は、
配線基板の少なくとも一方の面に電極が露出し、前記第1の導電層と電気的に接続される第1の配線ネットと、
配線基板の少なくとも一方の面に電極が露出し、前記第1の導電層と電気的に接続され、かつ第1の配線ネットと前記第1の導電層のみを通じて電気的に接続されている第2の配線ネットと、
配線基板の一方にのみ電極が露出し、前記第1の導電層及び前記第1、第2の配線ネットと、絶縁樹脂層によって電気的に絶縁されている第3の配線ネットとを備えることを特徴とする配線基板積層体。 a support;
a first conductive layer provided on the upper surface of the support;
a wiring board provided on the upper surface of the first conductive layer;
with
A conductor continuum including wiring arranged in each layer of a wiring board, electrodes exposed outside the wiring for connection with the outside, and through electrodes for connecting the wiring of each layer. When calling a wiring net,
The wiring board is
a first wiring net having an electrode exposed on at least one surface of a wiring substrate and electrically connected to the first conductive layer;
A second wiring board having an electrode exposed on at least one surface, electrically connected to the first conductive layer, and electrically connected to the first wiring net only through the first conductive layer. a wiring net of
An electrode is exposed only on one side of a wiring board, and the wiring board includes the first conductive layer, the first and second wiring nets, and a third wiring net electrically insulated by an insulating resin layer. A wiring board laminate characterized by:
前記支持体の上面に設けられる第1の導電層と、
前記第1の導電層の上面に設けられる配線基板と、
を備え、
配線基板の各層に配置される配線と、配線のうち基板外部に露出して、外部との接続をするための電極と、各層の配線を接続するための貫通電極を含む導電体の連続体を配線ネットと呼称する場合において、
前記配線基板は、
配線基板の少なくとも一方の面に電極が露出し、前記第1の導電層と電気的に接続される第1の配線ネットと、
配線基板の少なくとも一方の面に電極が露出し、前記第1の導電層と電気的に接続され、かつ第1の配線ネットと前記第1の導電層のみを通じて電気的に接続されている第2の配線ネットと、
配線基板の一方にのみ電極が露出し、前記第1の導電層及び前記第1、第2の配線ネットと、絶縁樹脂層によって電気的に絶縁されている第3の配線ネットと、
前記第1の絶縁層、前記第1、第2、第2の配線ネットのすべてと電気的に絶縁され、かつその一部を前記配線基板の外部に露出している電極層と、
を備えることを特徴とする配線基板積層体。 a support;
a first conductive layer provided on the upper surface of the support;
a wiring board provided on the upper surface of the first conductive layer;
with
A conductor continuum including wiring arranged in each layer of a wiring board, electrodes exposed outside the wiring for connection with the outside, and through electrodes for connecting the wiring of each layer. When calling a wiring net,
The wiring board is
a first wiring net having an electrode exposed on at least one surface of a wiring substrate and electrically connected to the first conductive layer;
A second wiring board having an electrode exposed on at least one surface, electrically connected to the first conductive layer, and electrically connected to the first wiring net only through the first conductive layer. a wiring net of
a third wiring net electrically insulated from the first conductive layer, the first and second wiring nets, and an insulating resin layer, the electrodes being exposed only on one side of the wiring substrate;
an electrode layer electrically insulated from all of the first insulating layer and the first, second, and second wiring nets and partially exposed to the outside of the wiring board;
A wiring board laminate comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021102434A JP2023001607A (en) | 2021-06-21 | 2021-06-21 | Wiring board laminate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021102434A JP2023001607A (en) | 2021-06-21 | 2021-06-21 | Wiring board laminate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023001607A true JP2023001607A (en) | 2023-01-06 |
Family
ID=84688701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021102434A Pending JP2023001607A (en) | 2021-06-21 | 2021-06-21 | Wiring board laminate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023001607A (en) |
-
2021
- 2021-06-21 JP JP2021102434A patent/JP2023001607A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI601222B (en) | Integrated circuit (ic) test structure with monitor chain and test wires | |
KR101121644B1 (en) | Space tansformer for probe card and repairing method of space tansformer | |
US8912802B2 (en) | Component-embedded circuit substrate and method of inspecting the same | |
WO2022004019A1 (en) | Thin film capacitor and electronic circuit board provided with same | |
US20070138619A1 (en) | Semiconductor device, and inspection method thereof | |
JP2020088318A (en) | Inspection method for wiring board and manufacturing method for wiring board | |
JP2011086453A (en) | High frequency inspection socket | |
JP2023001607A (en) | Wiring board laminate | |
US10405423B2 (en) | Multi-layer circuit board | |
JP2013077842A (en) | Wiring board, and method of inspecting wiring board | |
JP2022124091A (en) | Wiring board laminate | |
US11474128B2 (en) | Metal probe structure and method for fabricating the same | |
JPS6156981A (en) | Semiconductor inspecting device | |
JP7468164B2 (en) | Wiring board and inspection method thereof | |
JP5764897B2 (en) | Inspection method of semiconductor package substrate | |
JP3792613B2 (en) | High frequency characteristic evaluation substrate and measurement method | |
JP5332247B2 (en) | Wiring board | |
JP2003283145A (en) | Method of inspecting misregistration of multilayer wiring board | |
JP2022015730A (en) | Inspection method for wiring net and wiring board | |
TWI271528B (en) | Method of circuit electrical test | |
JP4131137B2 (en) | Interposer substrate continuity inspection method | |
JP3447496B2 (en) | Wiring board for semiconductor mounting | |
JP2005072458A (en) | Circuit board | |
JP2757663B2 (en) | Printed wiring board with electromagnetic wave shielding layer | |
JPH0766263A (en) | Contact resistance measuring method of multilayered metal wiring, semiconductor device and wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20240105 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240522 |