JP2022015730A - Inspection method for wiring net and wiring board - Google Patents
Inspection method for wiring net and wiring board Download PDFInfo
- Publication number
- JP2022015730A JP2022015730A JP2020118762A JP2020118762A JP2022015730A JP 2022015730 A JP2022015730 A JP 2022015730A JP 2020118762 A JP2020118762 A JP 2020118762A JP 2020118762 A JP2020118762 A JP 2020118762A JP 2022015730 A JP2022015730 A JP 2022015730A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- net
- vias
- insulating layer
- inspecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 238000007689 inspection Methods 0.000 title claims abstract description 57
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 230000002950 deficient Effects 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 152
- 230000004048 modification Effects 0.000 description 15
- 238000012986 modification Methods 0.000 description 15
- 229920005989 resin Polymers 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 238000001514 detection method Methods 0.000 description 8
- 239000000523 sample Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Abstract
Description
本発明は、配線基板の検査方法に係り、配線、およびビアの断線しかかりを検出する方法、及び検査を容易にする構造を持った配線基板に関する。 The present invention relates to a method for inspecting a wiring board, and relates to a method for detecting disconnection of wiring and vias, and a wiring board having a structure that facilitates inspection.
半導体パッケージは、半導体部品と配線基板をはんだ等を介して電気的に接合し組み立てを行う。近年ではHBM(High Band Memory)など半導体部品の高機能化に伴い、半導体部品が高価となっている。このため、半導体部品を搭載する配線基板が良品であることが必須となり、配線基板の品質を担保するための配線基板における配線ネットの電気検査方法が非常に重要となる。
ここで、本明細書において、「配線ネット」とは、1の電極から他の電極までの配線層やビアを含めた電気的接続の一連のネット構成を指す。1つの配線基板に1又は2以上の配線ネットが形成されている。
The semiconductor package is assembled by electrically joining the semiconductor component and the wiring board via solder or the like. In recent years, semiconductor parts have become expensive due to the high functionality of semiconductor parts such as HBM (High Band Memory). Therefore, it is essential that the wiring board on which the semiconductor component is mounted is a good product, and the method of electrically inspecting the wiring net in the wiring board for ensuring the quality of the wiring board is very important.
Here, in the present specification, the "wiring net" refers to a series of net configurations of electrical connection including a wiring layer and vias from one electrode to another electrode. One or more wiring nets are formed on one wiring board.
従来、配線基板の電気検査方法は、以下の2つの方法が採用されており、夫々の方法は状況に応じて使い分けられる。
1つ目の方法は、図1に示すように、ある一定の直流電圧が印加された1対の導通チェック用プローブ41a及び41bのうち、一方のプローブ41aを配線基板42に形成された配線ネット43上にある電極44aに接触させるとともに、他方のプローブ41bを配線ネット43の他方上にある電極44bに接触させる。そして、1つ目の方法では、プローブ41a及び41b間に電流が流れるかによって配線ネット43の導通状態を判断する方法であり、I-V法と呼ばれている。
Conventionally, the following two methods have been adopted as the electrical inspection method of the wiring board, and each method is used properly according to the situation.
As shown in FIG. 1, the first method is a wiring net in which one of the pair of
2つ目の方法は、図2に示すように、交流電圧が印加された1対の導通チェック用プローブ41a及び41bのうち、一方のプローブ41aを配線基板42に形成された配線ネット43上にある電極44aに接触させるとともに、他方のプローブ41bを配線基板42外に設けた外部電極45に接触させる。そして、2つ目の方法では、配線ネット43及び外部電極45の間に発生する静電容量により、配線ネット43の導通状態を判断する方法であり、静電容量法と呼ばれている。
In the second method, as shown in FIG. 2, of the pair of
静電容量法を用いた従来技術としては、例えば、特許文献1に記載の技術がある。特許文献1の記載の方法では、1対の導通チェック用プローブ間に印加される電圧と静電容量により発生する電圧降下の比率を比較することで配線の検査を行う。
As a conventional technique using the capacitance method, for example, there is a technique described in
I-V法、及び静電容量法では、配線ネット43の断線・短絡の検出が可能となる。
ここで、高価な半導体部品を用いるハイエンド半導体パッケージでは、配線ネットの断線しかかりも品質に大きく影響する。配線ネットの断線しかかりを検出するために、I-V法では、電流と電圧から算出される抵抗値を良品と比較する方法が採られる。
一方、静電容量法では、断線しかかりが起こっても静電容量が変化しにくいため、断線しかかりの検出が困難であるといった課題がある。
In the IV method and the capacitance method, it is possible to detect a disconnection / short circuit of the
Here, in a high-end semiconductor package using an expensive semiconductor component, the disconnection of the wiring net also greatly affects the quality. In the IV method, a method of comparing the resistance value calculated from the current and the voltage with a non-defective product is adopted in order to detect the disconnection of the wiring net.
On the other hand, the capacitance method has a problem that it is difficult to detect the disconnection because the capacitance does not easily change even if the disconnection occurs.
本発明は、このような課題に鑑み成されたもので、配線ネットの電気検査において、静電容量法でも、断線しかかりが検出可能な検査方法、及び断線しかかりの検出が容易な配線基板を提供することを目的とする。 The present invention has been made in view of such a problem, and in the electrical inspection of the wiring net, an inspection method capable of detecting the disconnection even by the capacitance method, and a wiring board in which the disconnection can be easily detected. The purpose is to provide.
課題解決のために、本発明の一態様は、絶縁層を介して積層した複数の配線層と、絶縁層を貫通して配線層間を電気的に接続するビアと、を備える配線基板における、上記配線層と上記ビアから構成される配線ネットの導通を、上記配線ネットと外部電極との間の静電容量から検査する検査方法であって、上記配線ネットと上記外部電極との間に電圧を印加したときの、上記配線ネットと上記外部電極との間に発生する電圧が、予め設定した値となるまでに要する時間によって、配線ネットの断線の良品判断を行うことを特徴とする。 In order to solve the problem, one aspect of the present invention is a wiring substrate including a plurality of wiring layers laminated via an insulating layer and vias penetrating the insulating layer to electrically connect the wiring layers. This is an inspection method for inspecting the continuity of a wiring net composed of a wiring layer and a via from the electrostatic capacitance between the wiring net and an external electrode, and a voltage is applied between the wiring net and the external electrode. It is characterized in that a good product is determined for disconnection of the wiring net based on the time required for the voltage generated between the wiring net and the external electrode when applied to reach a preset value.
また、本発明の他の態様は、絶縁層を介して積層した複数の配線層と、絶縁層を貫通して複数の配線層間を電気的に接続する複数のビアとから構成される配線ネットを備える配線基板であって、同一配線ネット内における、断線を検査する配線部分の断面積を、他の位置の断面積よりも小さい構成とする。 Further, another aspect of the present invention is a wiring net composed of a plurality of wiring layers laminated via an insulating layer and a plurality of vias penetrating the insulating layer and electrically connecting the plurality of wiring layers. The wiring board is provided, and the cross-sectional area of the wiring portion to be inspected for disconnection in the same wiring net is smaller than the cross-sectional area of other positions.
本発明の態様によれば、配線ネットの電気検査において、静電容量法でも断線しかかりが検出可能な検査方法、及び断線しかかりの検出が容易な配線基板を提供することが可能となる。 According to the aspect of the present invention, in the electrical inspection of the wiring net, it is possible to provide an inspection method capable of detecting the disconnection even by the capacitance method, and a wiring board in which the disconnection can be easily detected.
以下、図面を参照して発明の実施形態について説明する。
なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
Hereinafter, embodiments of the invention will be described with reference to the drawings.
In each drawing, the same components may be designated by the same reference numerals and duplicate explanations may be omitted.
(配線基板の構造)
まず、第1の実施の形態に係る配線基板42の構造について説明する。
図3は、第1の実施の形態に係る配線基板の電気検査方法を例示する概略図であり、本発明に関わる配線しかかりの検査概略を示した図である。
図3示す配線基板42は、図2に示す配線基板と同様に、絶縁層51を介して積層した複数の配線層52と、絶縁層51を貫通して配線層間を電気的に接続するビアと、を備える。図3の例では、2層の配線層を有する場合を例示したが、これに限定されない。
(Structure of wiring board)
First, the structure of the
FIG. 3 is a schematic diagram illustrating an electrical inspection method of a wiring board according to the first embodiment, and is a diagram showing an outline of an inspection of wiring stakes according to the present invention.
Similar to the wiring board shown in FIG. 2, the
本実施形態のビアは、図3に示すように、隣り合う配線層間、及び上側の配線層と上部電極44a、下側の配線層と下部電極44bとの間を電気的に接続することで、配線ネット43を構成する。この図3では、1つの配線ネットが図示されている。
絶縁層上層には、他の配線層や絶縁層、ビア配線、コア層等の任意の層を形成することができる。
絶縁層51の下層に、樹脂を主成分とする層、シリコンを主成分とする層、セラミックを主成分とする層等が含まれていてもよい。
As shown in FIG. 3, the via of the present embodiment electrically connects the adjacent wiring layers and the upper wiring layer and the
Any layer such as another wiring layer, an insulating layer, via wiring, and a core layer can be formed on the upper layer of the insulating layer.
The lower layer of the
<絶縁層>
各絶縁層51(図2参照)は、例えば、エポキシ系樹脂又はポリイミド系樹脂を主成分とする絶縁性樹脂等により形成されている。絶縁性樹脂としては、例えば、熱硬化性の絶縁性樹脂又は感光性の絶縁性樹脂を用いることができる。
各絶縁層51の厚さは、例えば、3~35μm程度とすることができる。絶縁層51は、シリカ(SiO2)等のフィラーを含有しても構わない。積層される各絶縁層の厚さは、等しいことが好ましい。
そして、配線基板42は、絶縁層51の上層において、全層が熱硬化性の絶縁性樹脂又は感光性の絶縁性樹脂からなるビルドアップ層で構成されていても良いし、熱硬化性の絶縁性樹脂又は感光性の絶縁性樹脂のビルドアップ層が双方存在して構成されていても良い。
<Insulation layer>
Each insulating layer 51 (see FIG. 2) is formed of, for example, an insulating resin containing an epoxy resin or a polyimide resin as a main component. As the insulating resin, for example, a thermosetting insulating resin or a photosensitive insulating resin can be used.
The thickness of each
The
<配線層>
配線層52(図2参照)は、各絶縁層51の上層に、所定の平面形状にパターニングされている。配線層52の材料としては、例えば、銅(Cu)等を用いることができる。配線層52の厚さは、例えば、1~15μm程度とすることができる。配線層52は、ビア53等を介して下層の配線層と接続されている。
<Wiring layer>
The wiring layer 52 (see FIG. 2) is patterned in a predetermined planar shape on the upper layer of each
<電極>
電極44a、44b(図2参照)は、配線基板42の最外に位置する絶縁層51の形成されており、半導体チップ等の電子部品と電気的に接続することができる。
電極44a、44bは、絶縁層51の面に対し、突起する形状でも良く、平坦でも良く、凹んだ形状でも良い。
電極44a、44bの材料としては、例えば、銅(Cu)を用いることができる。又、電極44a、44bの形成には、例えば、周知のセミアディティブ法を用いることができる。又、電極44a、44bの形成には、例えば、周知のサブトラクティブ法を用いてもよい。
<Electrode>
The
The
As the material of the
<配線ネットの検査方法>
本実施形態の検査方法では、図3に示すように、上記構成の配線基板42を、外部電極45上に設置する。このとき、配線ネット43と外部電極45間には間隙を設けており、両者42,45は電気的に絶縁する。
そして、本実施形態の検査方法では、図3に示すように、電極44aと外部電極45間にパルス電圧Vinを印加する。パルス電圧Vinを印加すると、配線ネット43と外部電極45との間に発生する容量成分Coutに掛かる電圧Voutが、印加開始から経時に従い増加する。
<Wiring net inspection method>
In the inspection method of the present embodiment, as shown in FIG. 3, the
Then, in the inspection method of the present embodiment, as shown in FIG. 3, a pulse voltage Vin is applied between the
容量成分Coutに掛かる電圧Voutの立ち上がり時間は、配線ネット43の抵抗値Rと容量成分Coutの積に比例する。抵抗値Rと容量成分Coutの積は時定数τと呼ばれ、静電容量を持った素子の応答速度の特性を表す値となる。
ここで、配線ネット43に断線しかかりが発生すると、配線ネット43の抵抗値はRより増加しR1の抵抗値を持つこととなる。例えば、配線ネット43の一部に断線しかかりが発生すると、配線ネット43の抵抗値Rが増加するため、図4において破線で示すように、電圧Voutの立ち上がり時間が比例して増加する。
この立ち上がり時間を正常部と比較することで、断線しかかりを検出することが可能となる。
The rise time of the voltage Vout applied to the capacitance component Cout is proportional to the product of the resistance value R of the
Here, when the
By comparing this rise time with that of the normal part, it is possible to detect the disconnection.
本実施形態の検査方法では、上記の知見に基づき、配線ネット43と外部電極45との間に電圧を印加したときの、配線ネット43と外部電極45との間に発生する電圧が、予め設定した値となるまでに要する時間によって、配線ネットの断線の良品判断を行う。
例えば、良品と判定されている配線ネットでの所定電圧までの立上り時間を求めておき、その立上り時間を基準時間として、検査する基板での配線ネットでの立上り時間が基準時間よりも所定時間以上大きい場合には、不良品として判定する。
電極44aと外部電極45間に印加する電圧Vinは、1回に限らず複数回繰り返しても良く、図5のように、連続パルス電圧として電圧Vinを印加し、複数回の立ち上がり時間をサンプリングすることで、より精度良く断線しかかりを検出することが可能となる。すなわち、1つの配線ネットに対して複数回、連続して検査が実行される。そして、その複数回の検査結果に統計処理を施すことで、断線しかかりを判定することが可能となる。
In the inspection method of the present embodiment, based on the above findings, the voltage generated between the
For example, the rise time to a predetermined voltage on a wiring net judged to be a non-defective product is obtained, and the rise time on the wiring net on the board to be inspected is set to a predetermined time or more by using the rise time as a reference time. If it is large, it is judged as a defective product.
The voltage Vin applied between the
(変形例1)
本実施形態の検査方法の検査精度を向上させるには、配線ネット43の抵抗値Rに比べ、断線しかかりが発生した配線ネット43の抵抗値R1の差異が大きいことが望ましい。
これを実現するために、変形例1では、配線基板に構成する配線ネットについて、同一配線ネットを構成する複数のビアにおいて、他のビアとは異なる径のビアを持つ構成とする。例えば、同一配線ネットを構成する複数のビアにおいて、ビアの断線を検査する絶縁層に形成した当該ビアが、上記異なる径のビアであり、そのビアの断線を検査する絶縁層に形成したビアの径A1が、同一配線ネット内の他のビアの径A2よりも小さい構成とする。
(Modification 1)
In order to improve the inspection accuracy of the inspection method of the present embodiment, it is desirable that the difference in the resistance value R1 of the
In order to realize this, in the first modification, the wiring net configured on the wiring board is configured to have vias having a diameter different from that of the other vias in a plurality of vias constituting the same wiring net. For example, in a plurality of vias constituting the same wiring net, the vias formed in the insulating layer for inspecting the disconnection of the vias are vias having different diameters, and the vias formed in the insulating layer for inspecting the disconnection of the vias. The diameter A1 is smaller than the diameter A2 of other vias in the same wiring net.
例えば、図6に示すように、変形例1では、配線ネット43を構成するビア53a、53b、53cの内には、同一配線ネット内で異なる径のビア53bを持ち、その異なる径からなる、検査対象の絶縁層(図6での真ん中の絶縁層)に形成される検査対象ビア53bのビア径φ1と、その他の検査精度向上用ビア53a、53cのビア径φ2が、φ1<φ2となる構造とする。
図6では、検査対象ビア53bが図中の上より2番目の絶縁層に形成されているが、これに限定されない。
For example, as shown in FIG. 6, in the first modification, the
In FIG. 6, the inspection target via 53b is formed on the second insulating layer from the top in the figure, but the present invention is not limited to this.
図6には、1つの配線ネットしか記載されていないが、例えば、すべての絶縁層51に関して同様の構造を持った配線ネット43を複数形成しても良い。すなわち、ビアの断線を検査する絶縁層に形成されたビアの径A1が、同一配線ネット内の他のビアの径A2よりも小さい配線ネットを複数有し、複数の絶縁層に対し、それぞれ、上記異なる径のビアが個別に配置されて、各絶縁層がそれぞれ上記ビアの断線を検査する絶縁層となる構成であっても良い。
この変形例1では、検査対象ビア53bの抵抗値r1と、検査精度向上用ビア53a、53cの抵抗値r2がr1>r2となる構造にすることで、検査対象ビア53bが断線しかかった場合の配線ネット43の抵抗値変化を際立たせることができるため、検査精度の向上が得られる。
Although only one wiring net is shown in FIG. 6, for example, a plurality of wiring nets 43 having the same structure may be formed for all the insulating layers 51. That is, the via diameter A1 formed in the insulating layer for inspecting the disconnection of the via has a plurality of wiring nets smaller than the diameter A2 of other vias in the same wiring net, and each of the plurality of insulating layers has a smaller diameter A1. Vias having different diameters may be individually arranged, and each insulating layer may be an insulating layer for inspecting the disconnection of the vias.
In this
(変形例2)
変形例2は、絶縁層を介して積層した複数の配線層と、絶縁層を貫通して複数の配線層間を電気的に接続するビアとから構成される配線ネットを備える配線基板であって、同一配線ネットにおいて、1の絶縁層に電気的に並列に形成されたビアの数と、他の絶縁層に電気的に並列に形成されたビアの数とが異なる構成とする。
例えば、同一配線ネットにおいて、ビアの断線を検査する絶縁層のビアの数N1が、他の絶縁層に形成されたビア数N2よりも少ない配線ネットを持つ構成とする。このとき、例えば、上記ビアの断線を検査する絶縁層のビアの数N1を、1本とする。
(Modification 2)
Modification 2 is a wiring board including a wiring net composed of a plurality of wiring layers laminated via an insulating layer and vias that penetrate the insulating layer and electrically connect the plurality of wiring layers. In the same wiring net, the number of vias electrically formed in parallel on one insulating layer and the number of vias formed electrically in parallel on another insulating layer are different.
For example, in the same wiring net, the number N1 of the vias in the insulating layer for inspecting the disconnection of the vias is smaller than the number N2 of the vias formed in the other insulating layer. At this time, for example, the number N1 of the vias in the insulating layer for inspecting the disconnection of the vias is set to one.
例えば、変形例2では、検査方法の検査精度を向上方法として、図7に示すように、同一の配線ネット43を構成するビア53a、53b、53cの内に、同一絶縁層内に形成されるビアの数Nが、他の絶縁層と異なる絶縁層を有し、検査対象の絶縁層(図7の真ん中の絶縁層)に形成される検査対象ビア53bの数N1と、その他の絶縁層に形成されるビア53a、53cの数N2が、N1<N2となる構造とする。
図7では検査対象ビア53bが図中の上より2番目の絶縁層に形成されているが、これに限定されない。すべての絶縁層51に関して同様の構造を持った配線ネット43を複数形成しても良い。
For example, in the second modification, as a method for improving the inspection accuracy of the inspection method, as shown in FIG. 7, the
In FIG. 7, the via 53b to be inspected is formed on the second insulating layer from the top in the figure, but the present invention is not limited to this. A plurality of wiring nets 43 having the same structure may be formed for all the insulating layers 51.
変形例2においても、検査対象ビア53bの抵抗値r1と、検査精度向上用ビア53a、53cの抵抗値r2がr1>r2となる構造にすることで、検査対象ビア53bが断線しかかった場合の配線ネット43の抵抗値変化を際立たせることができるため、検査精度の向上が得られる。
Also in the second modification, when the resistance value r1 of the inspection target via 53b and the resistance value r2 of the inspection
(変形例3)
変形例3は、絶縁層を介して積層した複数の配線層と、絶縁層を貫通して複数の配線層間を電気的に接続するビアとから構成される配線ネットを備える配線基板であって、同一配線ネット内で異なる断面積の配線層を持つ構成とする。例えば、同一配線ネット内において、配線の断線を検査する配線層の断面積S1が、他の配線層の断面積S2に比べ小さい構成とする。
実施形態の検査方法の検査精度を向上させるには、配線ネット43の抵抗値Rに比べ、断線しかかりが発生した配線ネット43の抵抗値R1の差異が大きいことが望ましい。
(Modification 3)
Modification 3 is a wiring board including a wiring net composed of a plurality of wiring layers laminated via an insulating layer and vias that penetrate the insulating layer and electrically connect the plurality of wiring layers. The configuration is such that wiring layers having different cross-sectional areas are provided in the same wiring net. For example, in the same wiring net, the cross-sectional area S1 of the wiring layer for inspecting the disconnection of the wiring is smaller than the cross-sectional area S2 of the other wiring layers.
In order to improve the inspection accuracy of the inspection method of the embodiment, it is desirable that the difference in the resistance value R1 of the
例えば、変形例3では、これを実現するために、図8に示すように、同一の配線ネット43を構成する配線層54a、54bのうちに、異なる断面積の配線層54bを持ち、検査対象の配線層に形成される検査対象配線層54a、その他の検査精度向上用の配線層54bを持ち、検査対象配線層54aの断面積S1と配線層54bの断面積S2がS1<S2となる構造を採用する。
図8では検査対象配線層54aが図中の上より2番目の絶縁層に形成されているが、これに限らない。
For example, in the third modification, in order to realize this, as shown in FIG. 8, among the wiring layers 54a and 54b constituting the
In FIG. 8, the
すべての絶縁層51に関して同様の構造を持った配線ネット43を複数形成しても良い。図8には、1つの配線ネットしか記載されていないが、例えば、同一配線ネット内において、配線の断線を検査する配線層である検査配線層の断面積S1が、他の配線層の断面積S2に比べ小さい配線ネットを複数有し、各配線層に対し、上記検査配線層が個別に配置され、各配線層がそれぞれ配線を検査する配線層となる構成としてもよい。
変形例3においても、検査対象配線層の抵抗値r1と、検査精度向上用配線層の抵抗値r2がr1>r2となる構造にすることで、検査対象配線層が断線しかかった場合の配線ネット43の抵抗値変化を際立たせることができるため、検査精度の向上が得られる。
A plurality of wiring nets 43 having the same structure may be formed for all the insulating layers 51. Although only one wiring net is shown in FIG. 8, for example, the cross-sectional area S1 of the inspection wiring layer, which is a wiring layer for inspecting the disconnection of wiring in the same wiring net, is the cross-sectional area of another wiring layer. A plurality of wiring nets smaller than S2 may be provided, the inspection wiring layer may be individually arranged for each wiring layer, and each wiring layer may be a wiring layer for inspecting the wiring.
Also in the modified example 3, the resistance value r1 of the wiring layer to be inspected and the resistance value r2 of the wiring layer for improving inspection accuracy are configured to be r1> r2, so that the wiring when the wiring layer to be inspected is about to be disconnected. Since the change in the resistance value of the net 43 can be highlighted, the inspection accuracy can be improved.
<その他>
ここで、上記の実施形態や変形例は、これに限るわけではないが、検査対象配線層52aの抵抗値r1と、検査精度向上用配線層52bの抵抗値r2がr1>r2となる構造にすることが望ましく、断線しかかった場合の配線ネット43の抵抗値変化を際立たせることができるため、検査精度の向上が得られる。
<Others>
Here, the above-described embodiment and modification are not limited to this, but the structure is such that the resistance value r1 of the wiring layer 52a to be inspected and the resistance value r2 of the wiring layer 52b for improving inspection accuracy are r1> r2. It is desirable to do so, and the change in the resistance value of the
(効果)
本発明に係る実施形態の配線基板の検査方法及び配線基板によれば、静電容量法で配線の断線しかかりを検出することが可能となる。
(effect)
According to the wiring board inspection method and the wiring board of the embodiment according to the present invention, it is possible to detect the disconnection of the wiring by the capacitance method.
(1)本実施形態では、絶縁層を介して積層した複数の配線層と、絶縁層を貫通して配線層間を電気的に接続するビアと、を備える配線基板における、上記配線層と上記ビアから構成される配線ネットの導通を、上記配線ネットと外部電極との間の静電容量から検査する検査方法であって、上記配線ネットと上記外部電極との間に電圧を印加したときの、上記配線ネットと上記外部電極との間に発生する電圧が、予め設定した値となるまでに要する時間によって、配線ネットの断線の良品判断を行う。
この構成によれば、静電容量法を採用しても、断線しかかりの検出が可能となる。
(1) In the present embodiment, the wiring layer and the vias in a wiring board including a plurality of wiring layers laminated via an insulating layer and vias penetrating the insulating layer to electrically connect the wiring layers. This is an inspection method for inspecting the continuity of a wiring net composed of the above from the capacitance between the wiring net and the external electrode, and when a voltage is applied between the wiring net and the external electrode, A good product is determined for disconnection of the wiring net based on the time required for the voltage generated between the wiring net and the external electrode to reach a preset value.
According to this configuration, even if the capacitance method is adopted, it is possible to detect the disconnection.
(2)上記配線ネットと上記外部電極との間に印加する電圧を、パルス電圧とすることが好ましい。
印加する電圧をパルス電圧とすることで、立上り時間の変動を小さく抑えることが可能となる。
(2) The voltage applied between the wiring net and the external electrode is preferably a pulse voltage.
By setting the applied voltage as a pulse voltage, it is possible to keep the fluctuation of the rise time small.
(3)上記配線ネットと上記外部電極との間に印加する電圧を、連続パルス電圧とすることが好ましい。
この構成にすれば、検出精度を向上することが可能となる。
(3) The voltage applied between the wiring net and the external electrode is preferably a continuous pulse voltage.
With this configuration, it is possible to improve the detection accuracy.
(4)本実施形態の配線基板は、例えば、絶縁層を介して積層した複数の配線層と、絶縁層を貫通して複数の配線層間を電気的に接続する複数のビアとから構成される配線ネットを備える配線基板であって、同一配線ネットを構成する複数のビアにおいて、他のビアとは異なる径のビアを持つ構成とするとよい。
この構成によれば、相対的にビア径が小さいビアの電気抵抗を高く設定して、特定ビアでの断線しかかりを検出しやすくなる。
(4) The wiring board of the present embodiment is composed of, for example, a plurality of wiring layers laminated via an insulating layer and a plurality of vias penetrating the insulating layer and electrically connecting the plurality of wiring layers. It is preferable that the wiring board includes a wiring net and has a via having a diameter different from that of the other vias in a plurality of vias constituting the same wiring net.
According to this configuration, the electric resistance of the via having a relatively small via diameter is set high, and it becomes easy to detect the disconnection in the specific via.
(5)このとき、上記同一配線ネットを構成する複数のビアにおいて、ビアの断線を検査する絶縁層に形成した当該ビアが、上記異なる径のビアであり、そのビアの断線を検査する絶縁層に形成したビアの径A1が、同一配線ネット内の他のビアの径A2よりも小さい構成とすることが好ましい。
この構成によれば、検査対象のビアが断線しかかった場合の配線ネットの抵抗値変化を際立たせることで、検出精度を向上させることができる。
(5) At this time, in the plurality of vias constituting the same wiring net, the vias formed in the insulating layer for inspecting the disconnection of the vias are vias having different diameters, and the insulating layer for inspecting the disconnection of the vias. It is preferable that the diameter A1 of the via formed in the above is smaller than the diameter A2 of other vias in the same wiring net.
According to this configuration, the detection accuracy can be improved by highlighting the change in the resistance value of the wiring net when the via to be inspected is about to be disconnected.
(6)また、上記ビアの断線を検査する絶縁層に形成されたビアの径A1が、同一配線ネット内の他のビアの径A2よりも小さい配線ネットを複数有し、複数の絶縁層に対し、それぞれ、上記異なる径のビアが個別に配置されて、各絶縁層がそれぞれ上記ビアの断線を検査する絶縁層となることが好ましい。複数の配線ネットの構成は、検出ビア径以外は同一構成が好ましい。
この構成によれば、各絶縁層に形成したビアの断線しかかりについての検出精度を向上させることができる。
(6) Further, the via diameter A1 formed in the insulating layer for inspecting the disconnection of the via has a plurality of wiring nets smaller than the diameter A2 of other vias in the same wiring net, and the plurality of insulating layers have a plurality of wiring nets. On the other hand, it is preferable that vias having different diameters are individually arranged, and each insulating layer serves as an insulating layer for inspecting the disconnection of the via. The configuration of the plurality of wiring nets is preferably the same except for the detection via diameter.
According to this configuration, it is possible to improve the detection accuracy of the disconnection of the via formed in each insulating layer.
(7)本実施形態では、絶縁層を介して積層した複数の配線層と、絶縁層を貫通して複数の配線層間を電気的に接続するビアとから構成される配線ネットを備える配線基板であって、同一配線ネットにおいて、1の絶縁層に電気的に並列に形成されたビアの数と、他の絶縁層に電気的に並列に形成されたビアの数とが異なる構成としても良い。
この構成によれば、相対的にビア径が小さいビアの電気抵抗を高く設定して、特定ビアでの断線しかかりを検出しやすくなる。
(7) In the present embodiment, the wiring board includes a wiring net composed of a plurality of wiring layers laminated via an insulating layer and vias that penetrate the insulating layer and electrically connect the plurality of wiring layers. Therefore, in the same wiring net, the number of vias electrically formed in parallel in one insulating layer may be different from the number of vias formed in parallel in another insulating layer.
According to this configuration, the electric resistance of the via having a relatively small via diameter is set high, and it becomes easy to detect the disconnection in the specific via.
(8)このとき、同一配線ネットにおいて、ビアの断線を検査する絶縁層のビアの数N1が、他の絶縁層に形成されたビア数N2よりも少ない配線ネットを持つ構成するとよい。例えば、上記ビアの断線を検査する絶縁層のビアの数N1が、1本である構成とする。
この構成によれば、検査対象のビアが断線しかかった場合の配線ネットの抵抗値変化を際立たせることで、検出精度を向上させることができる。
(8) At this time, in the same wiring net, it is preferable to have a wiring net in which the number N1 of the vias in the insulating layer for inspecting the disconnection of the vias is smaller than the number N2 of the vias formed in the other insulating layer. For example, the number N1 of the vias in the insulating layer for inspecting the disconnection of the vias is one.
According to this configuration, the detection accuracy can be improved by highlighting the change in the resistance value of the wiring net when the via to be inspected is about to be disconnected.
(9)本実施形態では、絶縁層を介して積層した複数の配線層と、絶縁層を貫通して複数の配線層間を電気的に接続するビアとから構成される配線ネットを備える配線基板であって、同一配線ネット内で異なる断面積の配線層を持つ構成としてもよい。
この構成によれば、相対的に断面積が小さい配線層の電気抵抗を高く設定して、特定配線層での断線しかかりを検出しやすくなる。
(9) In the present embodiment, the wiring board includes a wiring net composed of a plurality of wiring layers laminated via an insulating layer and vias that penetrate the insulating layer and electrically connect the plurality of wiring layers. Therefore, a configuration may be configured in which wiring layers having different cross-sectional areas are provided in the same wiring net.
According to this configuration, the electric resistance of the wiring layer having a relatively small cross-sectional area is set high, and it becomes easy to detect the disconnection in the specific wiring layer.
(10)このとき、同一配線ネット内において、配線の断線を検査する配線層の断面積S1が、他の配線層の断面積S2に比べ小さい構成とすると良い。
この構成によれば、検査対象の配線層が断線しかかった場合の配線ネットの抵抗値変化を際立たせることで、検出精度を向上させることができる。
(10) At this time, it is preferable that the cross-sectional area S1 of the wiring layer for inspecting the disconnection of the wiring is smaller than the cross-sectional area S2 of the other wiring layers in the same wiring net.
According to this configuration, the detection accuracy can be improved by highlighting the change in the resistance value of the wiring net when the wiring layer to be inspected is about to be disconnected.
(11)また、同一配線ネット内において、配線の断線を検査する配線層である検査配線層の断面積S1が、他の配線層の断面積S2に比べ小さい配線ネットを複数有し、各配線層に対し、上記検査配線層が個別に配置され、各配線層がそれぞれ配線を検査する配線層となる構成を採用してもよい。複数の配線ネットの構成は、配線層の断面積以外は同一構成が好ましい。
この構成によれば、各絶縁層に形成した配線層の断線しかかりについての検出精度を向上させることができる。
(11) Further, in the same wiring net, the cross-sectional area S1 of the inspection wiring layer, which is a wiring layer for inspecting the disconnection of the wiring, has a plurality of wiring nets smaller than the cross-sectional area S2 of the other wiring layers, and each wiring. The inspection wiring layer may be individually arranged with respect to the layer, and each wiring layer may be a wiring layer for inspecting the wiring. The configuration of the plurality of wiring nets is preferably the same except for the cross-sectional area of the wiring layer.
According to this configuration, it is possible to improve the detection accuracy of the disconnection of the wiring layer formed in each insulating layer.
20 配線層
41a、41b 導通チェック用プローブ
42 配線基板
43 配線ネット
44a、44b 電極
45 外部電極
51 絶縁層
52、54a、54b 配線層
53 ビア
20
Claims (12)
上記配線ネットと上記外部電極との間に電圧を印加したときの、上記配線ネットと上記外部電極との間に発生する電圧が、予め設定した値となるまでに要する時間によって、配線ネットの断線の良品判断を行うことを特徴とする配線ネットの検査方法。 Continuity of a wiring net composed of the wiring layer and the via in a wiring board including a plurality of wiring layers laminated via an insulating layer and vias penetrating the insulating layer to electrically connect the wiring layers. Is an inspection method for inspecting from the capacitance between the wiring net and the external electrode.
When a voltage is applied between the wiring net and the external electrode, the wiring net is disconnected depending on the time required for the voltage generated between the wiring net and the external electrode to reach a preset value. A method of inspecting a wiring net, which is characterized by making a judgment on a non-defective product.
同一配線ネットを構成する複数のビアにおいて、他のビアとは異なる径のビアを持つことを特徴とする配線基板。 A wiring board provided with a wiring net composed of a plurality of wiring layers laminated via an insulating layer and a plurality of vias penetrating the insulating layer and electrically connecting the plurality of wiring layers.
A wiring board characterized by having vias having a diameter different from that of other vias in a plurality of vias constituting the same wiring net.
そのビアの断線を検査する絶縁層に形成したビアの径A1が、同一配線ネット内の他のビアの径A2よりも小さいことを特徴とする請求項4に記載の配線基板。 In the plurality of vias constituting the same wiring net, the vias formed in the insulating layer for inspecting the disconnection of the vias are vias having different diameters.
The wiring board according to claim 4, wherein the diameter A1 of the via formed in the insulating layer for inspecting the disconnection of the via is smaller than the diameter A2 of another via in the same wiring net.
複数の絶縁層に対しそれぞれ、上記異なる径のビアが個別に配置されて、各絶縁層がそれぞれ上記ビアの断線を検査する絶縁層となることを特徴とする請求項4に記載の配線基板。 The via diameter A1 formed in the insulating layer for inspecting the disconnection of the via has a plurality of wiring nets smaller than the diameter A2 of other vias in the same wiring net.
The wiring board according to claim 4, wherein vias having different diameters are individually arranged for each of the plurality of insulating layers, and each insulating layer serves as an insulating layer for inspecting the disconnection of the vias.
同一配線ネットにおいて、1の絶縁層に電気的に並列に形成されたビアの数と、他の絶縁層に電気的に並列に形成されたビアの数とが異なることを特徴とする配線基板。 A wiring board provided with a wiring net composed of a plurality of wiring layers laminated via an insulating layer and a via that electrically connects the plurality of wiring layers through the insulating layer.
A wiring board characterized in that the number of vias electrically formed in parallel on one insulating layer and the number of vias electrically formed in parallel on another insulating layer are different in the same wiring net.
同一配線ネット内で異なる断面積の配線層を持つことを特徴とする配線基板。 A wiring board provided with a wiring net composed of a plurality of wiring layers laminated via an insulating layer and a via that electrically connects the plurality of wiring layers through the insulating layer.
A wiring board characterized by having wiring layers having different cross-sectional areas in the same wiring net.
複数の配線層に対しそれぞれ、上記検査配線層が個別に配置され、各配線層がそれぞれ配線を検査する配線層となることを特徴とする請求項11に記載の配線基板。 In the same wiring net, the cross-sectional area S1 of the inspection wiring layer, which is a wiring layer for inspecting the disconnection of wiring, has a plurality of wiring nets smaller than the cross-sectional area S2 of other wiring layers.
The wiring board according to claim 11, wherein the inspection wiring layer is individually arranged for each of the plurality of wiring layers, and each wiring layer serves as a wiring layer for inspecting the wiring.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020118762A JP2022015730A (en) | 2020-07-09 | 2020-07-09 | Inspection method for wiring net and wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020118762A JP2022015730A (en) | 2020-07-09 | 2020-07-09 | Inspection method for wiring net and wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022015730A true JP2022015730A (en) | 2022-01-21 |
Family
ID=80120827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020118762A Pending JP2022015730A (en) | 2020-07-09 | 2020-07-09 | Inspection method for wiring net and wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022015730A (en) |
-
2020
- 2020-07-09 JP JP2020118762A patent/JP2022015730A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI601222B (en) | Integrated circuit (ic) test structure with monitor chain and test wires | |
JP4901602B2 (en) | Printed circuit board manufacturing method and printed circuit board | |
TWI443349B (en) | Semiconductor device having chip crack detection structure | |
KR101121644B1 (en) | Space tansformer for probe card and repairing method of space tansformer | |
US20120268147A1 (en) | Structure for measuring bump resistance and package substrate comprising the same | |
US20080203388A1 (en) | Apparatus and method for detection of edge damages | |
TW201642421A (en) | Printed circuit boards and testing method thereof, and method of manufacturing semiconductor packages | |
JP2022015730A (en) | Inspection method for wiring net and wiring board | |
JP2012018984A (en) | Substrate for suspension with support frame and method of manufacturing the same | |
US8102053B2 (en) | Displacement detection pattern for detecting displacement between wiring and via plug, displacement detection method, and semiconductor device | |
EP2385551A1 (en) | Silicon substrate wafer and test method | |
JP7468164B2 (en) | Wiring board and inspection method thereof | |
JP2013077842A (en) | Wiring board, and method of inspecting wiring board | |
KR100448528B1 (en) | On inspecting apparatus of the semiconductor device and manufacturing method of the same | |
JP2013051355A (en) | Penetration wiring inspection method and penetration wiring board manufacturing method | |
JP5370250B2 (en) | Manufacturing method of semiconductor device | |
JP2006084191A (en) | Semiconductor device and its inspection method | |
JP5332247B2 (en) | Wiring board | |
JP5764897B2 (en) | Inspection method of semiconductor package substrate | |
JP2023001607A (en) | Wiring board laminate | |
KR102276512B1 (en) | Jig for electric inspection and method of manufacturing the same | |
JP2022124091A (en) | Wiring board laminate | |
TWI803086B (en) | Probe card assembly | |
JP2005223227A (en) | Semiconductor device and evaluating method therefor | |
KR20190061647A (en) | Space Transformer for Probe Card and Manufacturing Method Thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240227 |