JP2022549454A - キャパシタアセンブリ - Google Patents

Abstract

第１の導電性トレース（２２０）及び第２の導電性トレース（２３０）を含む印刷回路基板（２００）、並びに、複数の表面実装キャパシタ要素（１６１～１６４）を含む第１の列のキャパシタ（１５１）を備えるキャパシタアセンブリ（２０）。複数の表面実装キャパシタ要素の各々は、一対の外部電極（１７１、１７２）を含み、一対の一方（１７１）は、第１の導電性トレース（２２０）に取り付けられ、第１の接合部を規定し、他方（１７２）は、第２の接合部を規定する第２の導電性トレース（２３０）に取り付けられる。第１の接合部及び第２の接合部は、第１のキャパシタの長手方向軸（１８３）を規定する。第１の導電性トレース（２２０）は、第１のキャパシタの長手方向軸（１８３）に対して第１の斜角（α）を有する第１の電流の流れ方向（１４１）を有する。

Description

本発明は、印刷回路基板上に配置されたキャパシタのアセンブリ、特に表面実装キャパシタのアセンブリに関する。特に、本発明は、共振タンク（ＬＣ）回路で使用するためのキャパシタアセンブリに関する。

共振誘導電力伝達は、誘導結合された共振回路又はインダクタ及びキャパシタを含むタンク回路によって実現することができる。電気エネルギーの非接触伝達に使用されるなど、高電力が伝達される用途では、単一のキャパシタとして共同で機能する複数の表面実装キャパシタを印刷回路基板（ＰＣＢ）に配置することが有益な場合がある。これらの複数のキャパシタには（大量の）電力が流れるため、キャパシタを接続する導電性トレースを流れる電流密度が均一であることが重要である。

これらの複数のキャパシタが、それぞれ電流及び／又は電圧要件の観点からスケーリングするために、ＰＣＢ上に並列及び／又は直列に配置することができることが知られている（図１を参照）。そのようなキャパシタアセンブリ１０は、典型的には、平行に接続され、平行に整列された表面実装キャパシタ１６１、１６２の列１５１、１５２、１５３、１５４を含む。これらの列１５１、１５２、１５３、１５４は、導電性トレース１１２、１２２、１２３によって直列に結合されている。キャパシタアセンブリ１０は、導電性トレース１１２、１２２、１２３と並列に走り、電流がキャパシタアセンブリ１０を通って主方向１４に流れることを可能にするように配置されたソース接合部１１及びシンク接合部１３をさらに備える。

このような構成を使用することの１つの欠点は、キャパシタアセンブリの電流と電圧の定格が、ＰＣＢのサイズや形状などの形状因子に影響を与えることである。

本発明の目的は、上記の欠点を克服するキャパシタアセンブリを提供することである。本発明の目的は、特に形状因子及び／又は電流密度の均一性に関して、ＰＣＢ設計を最適化することを可能にするキャパシタアセンブリを提供することである。本発明の目的は、困難な、例えば、不規則な幾何学的制約を有する空間にキャパシタを取り付けることを可能にするキャパシタアセンブリを提供することである。

したがって、本発明の第１の態様によれば、添付の特許請求の範囲に記載されているようなキャパシタアセンブリが提供される。

本発明の第２の態様によれば、添付の特許請求の範囲に記載されるような電気回路が提供される。本発明による電気回路は、インダクタに結合されて共振タンク回路を形成する、本明細書に記載の１つ又は複数のキャパシタアセンブリを含む。

キャパシタアセンブリは、複数の表面実装キャパシタ要素で形成され、印刷回路基板上に配置された第１の列のキャパシタを含む。表面実装キャパシタ要素の各々は、一対の外部電極を含み、それぞれのキャパシタ要素は、一対の外部電極の間に取り付けられている。一対の外部電極は、ＰＣＢの第１の導電性トレース及び第２の導電性トレースにそれぞれ取り付けられ、表面実装キャパシタ要素の各々の第１の接合部及び第２の接合部をそれぞれ規定する。第１の接合部及び第２の接合部は、第１のキャパシタの長手方向軸を規定する。キャパシタの第１の列のキャパシタ要素は、平行なキャパシタの長手方向軸を有する。

キャパシタアセンブリは、有利には、複数の表面実装キャパシタ要素から形成され、印刷回路基板上に配置された第２の列のキャパシタをさらに備える。第２の列のキャパシタの表面実装キャパシタ要素の各々は、一対の外部電極を含み、それぞれのキャパシタ要素は、一対の外部電極の間に取り付けられている。一対の外部電極は、ＰＣＢの第２の導電性トレース及び第３の導電性トレースにそれぞれ取り付けられ、第２の列のキャパシタの表面実装キャパシタ要素の各々の第３の接合部及び第４の接合部をそれぞれ規定する。第３の接合部及び第４の接合部は、第２のキャパシタの長手方向軸を規定する。したがって、第２の列のキャパシタは、第１の列のキャパシタと電気的に直列に配置される。

本発明によれば、第１の列のキャパシタは、第１の導電性トレースにおける第１の主電流経路及び第２の導電性トレースにおける第２の主電流経路の何れか又は両方に関して斜めに配置される。換言すれば、第１の導電性トレースを通る電流は、有利には、第１のキャパシタの長手方向軸に対して第１の斜角に向けられた第１の（主な）電流の流れ方向を有する。有利には、第２の導電性トレースを流れる電流は、第１のキャパシタの長手方向軸に対して第２の斜角に向けられた第２の（主な）電流の流れ方向を有する。有利には、第２の列のキャパシタ列は、第２の（主な）電流の流れの方向に対して斜めの方向に配置されている。第２の（主な）電流の流れの方向は、有利には、第２のキャパシタの長手方向軸に対して第３の斜角で方向付けられる。

第１の斜角及び第３の斜角は、有利には、等しい絶対値を有する。第１の斜角及び第３の斜角は、同じ符号（センス）又は反対の符号（センス）を有することができる。第１、第２及び第３の斜角のうちの１つ又は複数の有利な絶対値は、２０°から７０°であり、有利には３０°から６０°である。

第２の接合部及び第３の接合部は、第２の導電性トレースの両端に有利に配置される。第２の（主な）電流の流れの方向は、第２の接合部及び第３の接合部にある、対応するキャパシタ要素の外部電極間の直線として定義することができる。一般に、（主な）電流の流れの方向は、導電性トレースの両端に配置された電気接合部間で定義することができ、例えば、連続するキャパシタ列の接合部、又は一方の端にあるキャパシタアセンブリのソース接合部又はシンク接合部と、もう一方の端にあるソース接合部又はシンク接合部に面するキャパシタ列の接合部との間で定義することができる。

有利には、第１又は第２の電流の流れの方向などの（主な）電流の流れの方向は、それぞれの導電性トレースの中心線に平行であり得る。この中心線は、導電性トレースの長手方向軸に沿って伸びている。導電性トレースは、横方向に長手方向に延びる縁部を有することができ、中心線は、横方向に長手方向に延びる縁部の一方又は両方に平行にすることができる。第１及び第２の（主な）電流の流れの方向は、有利には平行である。

有利には、（主な）電流の流れの方向は、ＰＣＢの軸に平行にすることができる。ＰＣＢの軸は、ＰＣＢの縁部に平行にすることができる。

上記の概念を拡張することができ、第１の列のキャパシタ及び任意に第２の列のキャパシタと電気的に並列に、１つ又は複数の追加の列のキャパシタを同じＰＣＢ上に提供することができる。１つ又は複数の追加の列のキャパシタは、それぞれ第１及び第２の列のキャパシタと同じ方法でＰＣＢ上に有利に配置され、すなわち、１つ又は複数の追加の列のキャパシタは、キャパシタの長手方向軸、及び、第１の列のキャパシタ及び第２の列のキャパシタとそれぞれ同じ角度又は逆角度（同じ絶対値、反対の符号）で配向されたそれぞれの第１、第２及び任意に第３の導電性トレースを有する。

あるいは、又はさらに、１つ又は複数の追加の列のキャパシタを、第１の列及び第２の列のキャパシタと電気的に直列に同じＰＣＢ上に配置することができる。１つ又は複数の追加の列のキャパシタは、第１又は第２の列のキャパシタと同じ方法で配置することができ、すなわち、１つ又は複数の追加の列のキャパシタに接続された導電性トレースは、第１及び第２の斜角と同じ角度又は逆の角度に向けられたキャパシタの１つ又は複数の追加の列のキャパシタの長手方向軸に対して電流の流れの方向を持つことができる。有利には、連続する列のキャパシタを結合する導電性トレースは、平行な電流の流れ方向を有するように配置される。

有利には、第１及び第２の列のキャパシタ、並びに、１つ又は複数の追加の列のキャパシタは、電気的に直列に結合されたキャパシタ構成の繰り返しシーケンスを形成する。キャパシタ構成は、例えば、第１列のキャパシタ、第２列のキャパシタ、第１導電性トレース、第２導電性トレース及び第３導電性トレースによって形成される。複数のこのキャパシタ構成をＰＣＢ上に連続して配置し、キャパシタ構成の繰り返しシーケンスを形成することができる。例えば、シーケンスのある位置にあるキャパシタ構成の第１の導電性トレースは、シーケンスの前の位置にあるキャパシタ構成の第３の導電性トレースによって形成される。

例えば、有利にはＰＣＢの導電性トレースを通して電流密度の均一性に大きな影響を与えることなく、異なる長さと幅の比率をもたらす幅に対する長さを交換することによってアセンブリの形状因子を変更することができるので、キャパシタの列が主電流経路に対して斜めの向きに配置されている本発明によるキャパシタアセンブリは、上記の欠点の解決策を提供する。代替的又は追加的に、それは、表面実装キャパシタのタイプを選択する際の設計自由の手段を提供し得る。

本発明の態様は、添付の図面を参照してより詳細に説明され、ここで、同じ参照番号は同じ特徴を示す。

従来技術による表面実装キャパシタの構成を表す。 一列の表面実装キャパシタ及びＰＣＢのそれぞれの導電性トレースから形成された、本発明によるキャパシタアセンブリの第１の実施形態を表す。 本発明によるキャパシタアセンブリの実施形態を表しており、第２の列のキャパシタは、図２のキャパシタの列と直列に配置されている。 本発明によるキャパシタアセンブリの実施形態を表しており、第２の列のキャパシタは、図２のキャパシタの列と直列に配置されている。 図２のアセンブリが繰り返しパターンとして使用される、本発明によるキャパシタアセンブリのさらなる実施形態を表す。 図２の２つのアセンブリが逆平行に配置され、繰り返しパターンとして使用される、本発明によるキャパシタアセンブリの別の実施形態を表す。 図４Ｂのアセンブリが、並列接続されたキャパシタ列の繰り返しパターンとして使用され、図３Ａのアセンブリが、ヘリンボーンパターンを得るために直列に接続されたキャパシタ列として使用される、本発明によるキャパシタアセンブリのさらに別の実施形態を表す。 共振タンク回路が本発明のキャパシタアセンブリを含む、共振タンク回路を含む電気エネルギーの誘導伝達のスキームを表す。 本発明で使用され得る表面実装キャパシタ要素の断面を表す。

図２は、複数の表面実装キャパシタを含むキャパシタアセンブリ２０を示しており、そのうちの最初の４つは、１６１～１６４の番号が付けられ、これらは、並列に配置されて第１の列１５１のキャパシタを形成する。第１の列１５１のキャパシタは、一方の側でソース接合部１１を形成する導電性材料のトレース２２０に結合され、もう一方の側でシンク接合部１３を形成する導電性材料のトレース２３０に結合される。

キャパシタ１６１～１６４は、有利には、長方形又は実質的に長方形の平行六面体キャパシタ要素であり、ＰＣＢ２００に取り付けられている。各キャパシタ要素１６１～１６４は、一対の外部電極１７１、１７２の間の所定の方向に沿って交互に層状にされた誘電体層及び内部電極層を含む多層体を含む。キャパシタ要素１６１～１６４は、互いに近く又は隣接して配置され、ＰＣＢ２００の主表面に平行又は実質的に平行な方向に沿って配置されている。ＰＣＢ２００に対向する各キャパシタ要素１６１～１６４の主表面は、好ましくは、一対の短辺１８２及び一対の長辺１８１を含む長方形又は実質的に長方形の形状を有する。

図７を参照すると、多層体７０は、所定の方向に沿って交互に層状になっている誘電体層７１及び内部電極層７２を含む。誘電体層は、好ましくは、例えば、主成分としてチタン酸バリウムを含むセラミック材料から形成される。あるいは、他の適切な高誘電率セラミック材料、例えば、ＣａＴｉＯ_３、ＳｒＴｉＯ_３等を主成分とするものを誘電体層の材料として選択することができる。誘電体層は、セラミックシートの原料となるセラミック粉末の二次成分として、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物等を含むことができる。内部電極層は、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕなどの金属材料から形成することができる。あるいは、他の導電性材料を内部電極層の材料として選択することができる。

誘電体層７１の材料が、主成分としてチタン酸バリウムを含む前述のセラミック材料に限定されず、誘電体層の材料として別の高誘電率セラミック材料を選択することができることに留意されたい。

一対の外部電極１７１、１７２は、多層体７０の両端部分の外面を覆うように、所定の方向に互いに距離を置いて設けられている。したがって、多層体７０は、一対の外部電極１７１、１７２の間に挿入される。一対の外部電極は、導電性フィルムを含むことができる。一対の外部電極は、例えば、焼結金属層及びめっき層を含む層状フィルムを含むことができる。焼結金属層は、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕなどのペーストを焼き付けることによって形成される。めっき層は、例えば、Ｎｉめっき層と、Ｎｉめっき層を覆うＳｎめっき層とで構成されている。めっき層は、代わりに、Ｃｕめっき層、Ａｕめっき層などであり得る。さらに、一対の外部電極は、例えば、めっき層のみから形成され得る。

さらに、導電性樹脂ペーストを一対の外部電極に使用することもできる。導電性樹脂ペーストに含まれる樹脂成分は、多層体で発生する振動を吸収する効果があるため、一対の外部電極に導電性樹脂ペーストを使用することで、多層体から外部に伝わる振動を効果的に減衰させることができ、それは、ノイズを低減するのに役立つ。

一対の外部電極１７１、１７２が配置される方向は、キャパシタ要素１６１～１６４の長さ方向Ｌとして定義される。多層体において誘電体層と内部電極層が重なる方向を、Ｌに垂直な厚さ方向Ｔとして定義し、長さ方向Ｌと厚さ方向Ｔの両方に垂直又は実質的に垂直な方向を幅方向として定義することができる。したがって、キャパシタ要素１６１から１６４は、有利には、長さ方向Ｌに続く外寸が最大寸法である、長く、狭い、長方形又は実質的に長方形の平行六面体形状を有する。キャパシタの長手方向軸１８３は、長さ方向Ｌに平行な軸として定義することができる。構造上、長手方向軸１８３は、幅方向及び厚さ方向Ｔに垂直である。

再び図２を参照すると、キャパシタ要素１６１～１６４は、ＰＣＢ２００上に提供される導電性トレースパターンを介して電気的に並列に接続されている。したがって、キャパシタの長手方向軸１８３は、ソース接合部１１とシンク接合部１３との間に延在し、これらによって定義され得る。長手方向軸１８３は、キャパシタ要素１６１～１６４の長辺１８１に平行に延びる。

第１の電流経路１４１は、第１の導電性トレース２２０に対して定義され得、第２の電流経路１４２は、第２の導電性トレース２３０に対して定義され得る。電流経路１４１、１４２は、アセンブリ２０が使用されているときに、それぞれの導電性トレースを通る電流の流れの方向を決定する。有利には、電流経路１４１及び１４２は直線であり、例えば、それぞれの導電性トレース２２０、２３０の反対側に設けられた電気接合部の間に配向されている。

本発明によれば、少なくとも第１の電流経路１４１、好ましくは第２の電流経路１４２もまた、長手方向軸１８３に対してそれぞれ斜角α、βで配置される。角度α、βは、有利には、それぞれ第１及び第２の電流経路１４１、１４２の（主）電流方向と、長手方向軸１８３と一致するキャパシタ要素１６１～１６４を通る電流方向との間の方向変化を表す。角度α及びβは、有利には等しい大きさを有し、反対の符号を有し得る。

結果として、図１に示される従来技術とは異なり、電流経路１４１及び１４２が、（主）電流経路１４１、１４２に対するキャパシタ要素１６１～１６４の傾斜した配向によって引き起こされる距離Ｄだけオフセットされることが理解される。さらに、１つ又は複数の角度α、βを適合させることにより、キャパシタアセンブリ２０の形状係数を変更して、より短いがいくらか広いアセンブリを得ることができ、アセンブリを所望のセットアップ、例えば、共振タンク回路の所望のセットアップにより容易に組み込むことができる。

図２のパターンを１回又は複数回繰り返して、より大きなキャパシタアセンブリを得ることができる。図３Ａを参照すると、第２の列２５１のキャパシタは、第１の列１５１と電気的に直列に配置されている。第２の列２５１は、有利には、同数のキャパシタ要素１６１を有し、これは、第１の列１５１と同じタイプであり得る。第２の列２５１のキャパシタ要素の外部電極１７１は、第２の導電性トレース２３０と電気接合部を形成する。第２の列２５１のキャパシタ要素の外部電極１７２は、第３の導電性トレース２４０とのさらなる電気接合部を形成する。

電流経路１４２は、第２の導電性トレース２３０の対向する接合部の間、すなわち、第１の列１５１のキャパシタ要素の外部電極１７２と第２の列２５１のキャパシタ要素の外部電極１７１との間の直線として定義される。第２の列２５１のキャパシタ要素のキャパシタ長手方向軸１８４は、有利には、電流経路１４２に対してスキュー配向を有する。電流経路１４２とキャパシタの長手方向軸１８４との間の角度γは、角度αと等しい絶対値を有することができるが、有する必要はない。同様に、導電性トレース２４０の電流経路１４３とキャパシタの長手方向軸１８４との間の角度δは、角度βと等しい絶対値を有することができるが、有する必要はない。図３Ａの場合、角度α及びγは、角度β及びδと同様に、反対の符号を有する。そうすることにより、電流経路１４１と電流経路１４３との間のオフセットは、非常に小さく又はゼロにされるが、キャパシタアセンブリ３０の形状因子は、必要に応じて適合させることができる。

図３Ｂは、一方では角度α及びγ、他方では角度β及びδが等しい符号を有し、場合によっては等しい大きさを有する例を示している。このようにして、キャパシタ列は、円形又は円のような構成を形成できるため、キャパシタアセンブリを電気回路に埋め込む際の設計の自由度が高まる。

図４Ａを参照すると、キャパシタアセンブリ４０は、複数のアセンブリ２０を並置することによって得られる。キャパシタ列１５１は、有利には、電気的に並列に接続され、導電性トレース２２０は、共通のソーストレース４１に接続され、導電性トレース２３０は、共通のシンクトレース４３に接続される。キャパシタアセンブリ４０内の異なるアセンブリ２０のキャパシタ列１５１が、それぞれ同じ斜角α、βで導電性トレース２２０、２３０に対して有利に傾斜していることに留意するのが便利である。

あるいは、図４Ｂを参照すると、図２の２つのパターンを逆平行に配置して、互いに対して鏡面対称を形成することができる。キャパシタアセンブリ２０’は、キャパシタアセンブリ２０に対して鏡面対称である。そのようにして得られたキャパシタアセンブリ４５は、さらに大きなアセンブリを得るために、直列結合、並列結合又は両方の組み合わせの何れかとして、複数回繰り返すことができるパターンとして使用することができる。導電性トレース２２０及び２２０’は、電気的に並列であり、同じソーストレース４１によって給電され、有利には、導電的に結合されて、単一の一体型の導電性トレースを形成する。導電性トレース２３０及び２３０’は、電気的に並列であり、同じシンクトレース４３に給電することができる。

図４Ｂの構成では、導電性トレース２２０’を通る主電流経路とキャパシタ要素の長手方向軸１８３との間のスキュー角α’、及び、スキュー角αは、反対のセンスであり、有利には等しい大きさである。角度α、α’、及びβ（及びアセンブリ２０’の対応するもの）の有利な大きさは、２０°から７０°であり、有利には３０°から６０°である。

図２から図４Ｂのパターンは、複数のキャパシタ列１５１、１５１’を電気的に直列及び／又は並列に配置しなければならない場合、繰り返すことができる。その結果、図５に示すように、キャパシタ列のハニカム／ダイアモンド／シェブロン／ヘリンボーンパターンを含むキャパシタアセンブリ５０を得ることができる。アセンブリ５０のパターンは、図４Ｂの複数のキャパシタアセンブリ４５を互いに電気的に並列に並べて第１のアレイ５１を形成することによって得ることができる。次に、追加のキャパシタアセンブリ４５が連続するアレイ５２～５４に配置され、その結果、１つのアレイの導電性トレース２３０が、連続するアレイの導電性トレース２２０に接続される。連続するアレイ５１～５４内のキャパシタアセンブリ４５は、任意の適切な方法で配置することができる。それらは、１つのアレイから連続するアレイに同じように繰り返すことができ、それらは、千鳥状に配置することも、連続するアレイ間でミラーリングすることもできる。これにより、キャパシタレイアウトの繰り返しパターンが有利に得ることができる。あるいは、アセンブリ５０のパターンは、図３Ａのキャパシタ構成３０のパターンを繰り返すことによって得ることができる。その場合、キャパシタ列１５１及び２５１並びに導電性トレース２２０～２４０は、鏡面対称に２つずつ配置され、結果として生じるパターンが繰り返される。図５に示すように、２つの連続するアレイを接続する導電性トレース２２０、２２０’及び２３０、２３０’は、２つのグループに並べて配置されている。並んだ導電性トレースは、有利に導電的に結合されている。

スキュー角α、βは同じである必要はなく、直列に接続されたキャパシタ列間で変化する可能性があることに注意するのが便利である。これにより、本発明によるキャパシタアセンブリが、電気回路内の利用可能なスペースにさらによく適合することができる。

上記の例のキャパシタ要素の異なる列が、同じ数の表面実装キャパシタ要素を有することができるが、有する必要がないことに注意するのが便利である。キャパシタの列にあるキャパシタ要素の数は、特に制限されておらず、一般に定格電流に依存する。キャパシタの列は、少なくとも２つ、好ましくは少なくとも４つ、又はさらに多くの表面実装キャパシタ要素を含むことができる。直列に接続された列の数は、アセンブリの定格電圧に関連する。並列に接続されている列の数は、アセンブリの定格電流に関連する。

導電性トレース２２０、２３０、及び場合によってはソース及びシンクトレース３１、４１及び３３、４３を、多層ＰＣＢの金属層としてＰＣＢ２００に統合することができる。

本発明によるキャパシタアセンブリの可能な用途は、タンク回路とも呼ばれるＬＣ回路のＣ構成要素としてのものである。特に、キャパシタアセンブリは、電気エネルギーの誘導伝達のために構成されたインダクタを含む共振タンク回路のキャパシタ構成要素として使用することができる。

図６を参照すると、電気エネルギーの誘導伝達のためのシステム６０は、電力送信側と電力受信側とを含む。システム６０が、電力の双方向伝達のために動作可能であることができることに留意することは便利であろう。送信側では、システム６０は、誘導電力伝達コイル６２を含む共振タンク回路６１と、本発明によるキャパシタアセンブリとを備え、これは、上記のキャパシタアセンブリのいずれか１つ、例えばアセンブリ５０であり得る。キャパシタアセンブリ５０は、電気的に直列に（図６に示されるように）又はコイル６２と並列に配置することができる。さらに、例えば、コイル６２の電気回路に対称性を作り出すために、そのようなキャパシタアセンブリの２つ以上をコイル６２に接続することができる。共振タンク回路６１は、ＲＦ周波数電力をタンク回路６１に供給するためにインバータ６３に接続されている。インバータ６３は、次に、電源６４に接続することができる。電力受信側は、送信側の共振タンク回路６１と同様であり得る共振タンク回路６５を備えることができる。タンク回路６５は、電力を伝達するためにコイル６２に誘導結合されるように構成された誘導電力伝達コイル６６を備える。タンク回路６５はさらに、１つ又は複数のキャパシタアセンブリ、有利には、本発明による１つ又は複数のキャパシタアセンブリ、例えば、キャパシタアセンブリ５０を備える。タンク回路６５は、負荷６８に整流された電力を供給するように構成された整流器６７にさらに結合される。

２０ キャパシタアセンブリ
３０ キャパシタアセンブリ
３１ キャパシタアセンブリ
４０ キャパシタアセンブリ
４５ キャパシタアセンブリ
５０ キャパシタアセンブリ
６１ 電気回路
６２ インダクタ
６５ 電気回路
６６ インダクタ
１４１ 第１の電流の流れ方向
１４２ 第２の電流の流れ方向
１５１ 第１の列
１５１’ 第３の列
１６１ 表面実装キャパシタ要素
１６２ 表面実装キャパシタ要素
１６３ 表面実装キャパシタ要素
１６４ 表面実装キャパシタ要素
１７１ 外部電極
１７２ 外部電極
１８３ 第１のキャパシタの長手方向軸
１８４ 第２のキャパシタの長手方向軸
２００ 印刷回路基板
２２０ 第１の導電性トレース
２２０’ 第４の導電性トレース
２３０ 第２の導電性トレース
２３０’ 第５の導電性トレース
２４０ 第３の導電性トレース
２５１ 第２の列

Claims (18)

1. 第１の導電性トレース（２２０）及び第２の導電性トレース（２３０）を含む印刷回路基板（２００）と、
   複数の表面実装キャパシタ要素（１６１～１６４）を含む第１の列（１５１）のキャパシタであって、前記複数の表面実装キャパシタ要素の各々が、一対の外部電極（１７１、１７２）を備える、第１の列（１５１）のキャパシタと、
   を備え、
   前記複数のキャパシタ要素（１６１～１６４）の各々のうち、前記一対の外部電極の一方（１７１）が、前記第１の導電性トレース（２２０）に取り付けられ、第１の接合部を規定し、前記一対の外部電極の他方（１７２）が、第２の導電性トレース（２３０）に取り付けられ、第２の接合部を規定し、
   前記第１の接合部及び前記第２の接合部が、第１のキャパシタの長手方向軸（１８３）を規定し、
   前記第１の導電性トレース（２２０）が、前記第１のキャパシタの長手方向軸（１８３）に対して第１の斜角（α）を有する第１の電流の流れ方向（１４１）を有することを特徴とする、キャパシタアセンブリ（２０、３０、３１、４０、４５、５０）。
2. 前記第２の導電性トレース（２３０）が、前記第１のキャパシタの長手方向軸（１８３）に対して第２の斜角（β）を有する第２の電流の流れ方向（１４２）を有する、請求項１に記載のキャパシタアセンブリ。
3. 前記第１の列（１５１）のキャパシタと直列に接続された第２の列（２５１）のキャパシタを備え、
   前記印刷回路基板（２００）が、第３の導電性トレース（２４０）を含み、
   前記第２の列のキャパシタが、複数の表面実装キャパシタ要素（１６１～１６４）を含み、前記第２の列のキャパシタの複数の表面実装キャパシタ要素の各々が、一対の外部電極（１７１～１７２）を含み、
   前記第２の列のキャパシタの複数のキャパシタ要素の各々のうち、前記一対の外部電極の一方（１７１）が、前記第２の導電性トレース（２３０）に取り付けられ、第３の接合部を規定し、前記一対の外部電極の他方（１７２）が、前記第３の導電性トレース（２４０）に取り付けられ、第４の接合部を規定し、
   前記第３の接合部及び前記第４の接合部が、第２のキャパシタの長手方向軸（１８４）を規定し、
   前記第２の導電性トレース（２３０）が、前記第２のキャパシタの長手方向軸（１８４）に対して第３の斜角（γ）を有する第２の電流の流れ方向（１４２）を有する、請求項１又は２に記載のキャパシタアセンブリ（３０、３１）。
4. 前記第１の斜角（α）と前記第３の斜角（γ）が反対の符号を有する、請求項３に記載のキャパシタアセンブリ。
5. 前記第２の導電性トレース（２３０）が、前記第１のキャパシタの長手方向軸（１８３）に対して第２の斜角（β）を有する第２の電流の流れ方向（１４２）を有し、前記第３の導電性トレース（２４０）が、前記第２のキャパシタの長手方向軸（１８４）に対して第４の斜角（δ）を有する第３の電流の流れ方向（１４３）を有し、前記第１の斜角（α）と前記第２の斜角（β）が反対の符号を有し、前記第３の斜角（γ）と前記第４の斜角（δ）が反対の符号を有する、請求項３又は４に記載のキャパシタアセンブリ。
6. 前記第１の斜角（α）、任意に前記第２の斜角（β）、前記第３の斜角（γ）、及び任意に前記第４の斜角（δ）が等しい絶対値を有する、請求項３から５の何れか一項に記載のキャパシタアセンブリ。
7. 第３の列のキャパシタ（１５１’）を含み、
   前記印刷回路基板（２００）が、第４の導電性トレース（２２０’）及び第５の導電性トレース（２３０’）を含み、
   前記第３の列のキャパシタ（１５１’）が、複数の表面実装キャパシタ要素（１６１～１６４）を含み、前記第３の列のキャパシタの複数の表面実装キャパシタ要素の各々が、一対の外部電極（１７１、１７２）を含み、
   前記第３の列のキャパシタの複数のキャパシタ要素の各々のうち、前記一対の外部電極の一方（１７１）が、前記第４の導電性トレース（２２０’）に取り付けられ、第５の接合部を規定し、前記対の外部電極の他方（１７２）が、前記第５の導電性トレース（２３０’）に取り付けられ、第６の接合部を規定し、
   前記第５の接合部及び前記第６の接合部が、第３のキャパシタの長手方向軸を規定し、
   前記第４の導電性トレース（２２０’）が、前記第３のキャパシタの長手方向軸に対して第４の斜角（α’）を有する第４の電流の流れ方向を有する、請求項１から６の何れか一項に記載のキャパシタアセンブリ（４５）。
8. 前記第３の列のキャパシタ（１５１’）が、前記第１の列のキャパシタ（１５１）と電気的に平行に配置されている、請求項７に記載のキャパシタアセンブリ。
9. 前記第１の列（１５１）のキャパシタ、前記第２の列（２５１）のキャパシタ、前記第１の導電性トレース（２２０）、前記第２の導電性トレース（２３０）及び前記第３の導電性トレース（２４０）が、キャパシタ構成を形成し、前記キャパシタアセンブリが、前記印刷回路基板（２００）上に電気的に並列に配置された複数の前記キャパシタ構成を含む、請求項３から６の何れか一項に記載のキャパシタアセンブリ。
10. 前記複数のキャパシタ構成の第１の斜角（α）、任意に前記第２の斜角（β）、前記第３の斜角（γ）、及び任意に前記第４の斜角（δ）のそれぞれのものが、等しい絶対値を有する、請求項９に記載のキャパシタアセンブリ。
11. 並置されたキャパシタ構成の前記第１の斜角（α、α’）、前記第２の斜角（β、β’）、前記第３の斜角及び前記第４の斜角のそれぞれのものが、交互の符号を有する、請求項９又は１０に記載のキャパシタアセンブリ。
12. 並置されたキャパシタ構成が、交互に導電的に結合されたそれぞれの第１（２２０、２２０’）、第２及び第３の導電性トレースを有する、請求項１１に記載のキャパシタアセンブリ。
13. 異なる列（１５１、１５１、２５１）のキャパシタが、同数の表面実装キャパシタを含む、請求項３から１２の何れか一項に記載のキャパシタアセンブリ。
14. 連続する列（１５１、１５２）のキャパシタを結合する導電性トレース（２３０）内の電流の流れ方向（１４２）が、前記それぞれの導電性トレースの両端に配置された接合部の対応する外部電極間の直線として規定される、請求項１から１３の何れか一項に記載のキャパシタアセンブリ。
15. 前記第１の斜角（α）、任意に前記第２の斜角（β）、任意に前記第３の斜角（γ）及び／又は任意に前記第４の斜角（α’）の絶対値が、２０°から７０°であり、有利には３０°から６０°である、請求項１から１４の何れか一項に記載のキャパシタアセンブリ。
16. 前記第１（２２０）、第２（２３０）、及び任意に前記第３（２４０）、第４（２２０’）及び第５（２３０’）の導電性トレースが、前記印刷回路基板（２００）の１つ又は複数の層に配置されている、請求項１から１５の何れか一項に記載のキャパシタアセンブリ。
17. 電源及び請求項１から１６の何れか一項に記載のキャパシタアセンブリを備える電気回路であって、前記電源から放出されるかなりの量の電力が動作中に前記キャパシタアセンブリを通って流れるように構成されるように、前記キャパシタアセンブリが前記電源に接続されている、電気回路。
18. インダクタ（６２、６６）及び請求項１から１６の何れか一項に記載の少なくとも１つのキャパシタアセンブリを備える電気回路（６１、６５）であって、前記インダクタ及び前記少なくとも１つのキャパシタアセンブリがＬＣ回路を形成する、電気回路。

Images