JP2022549284A - 構造体 - Google Patents

構造体 Download PDF

Info

Publication number
JP2022549284A
JP2022549284A JP2022518313A JP2022518313A JP2022549284A JP 2022549284 A JP2022549284 A JP 2022549284A JP 2022518313 A JP2022518313 A JP 2022518313A JP 2022518313 A JP2022518313 A JP 2022518313A JP 2022549284 A JP2022549284 A JP 2022549284A
Authority
JP
Japan
Prior art keywords
nanowires
nanopyramids
substrate
graphene
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022518313A
Other languages
English (en)
Inventor
ムンシ、マジィド
ヴェマン、ヘルゲ
エム フィムランド、ビョルン‐オヴェ
Original Assignee
クラヨナノ エーエス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/EP2020/070228 external-priority patent/WO2021009325A1/en
Application filed by クラヨナノ エーエス filed Critical クラヨナノ エーエス
Publication of JP2022549284A publication Critical patent/JP2022549284A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H01L31/035227—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures the quantum structure being quantum wires, or nanorods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H01L31/03048—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP comprising a nitride compounds, e.g. InGaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Light Receiving Elements (AREA)

Abstract

多結晶または単結晶グラフェン層上にエピタキシャル成長させた複数のＩＩＩ－Ｖ族ナノワイヤまたはナノピラミッドであって、前記グラフェン層が、ＩＩＩ－Ｖ族半導体、サファイア、ＳｉＣ、またはダイアモンドの基板等の結晶性基板上に直接支持され、前記ナノワイヤまたはナノピラミッドのエピタキシー、結晶方位、およびファセット方位が、結晶性基板により方向付けられるＩＩＩ－Ｖ族ナノワイヤまたはナノピラミッドを備える、構造体。【選択図】図１

Description

本発明は、グラフェン層上にエピタキシャル成長させたナノワイヤまたはナノピラミッドと結晶性基板との間の、緩衝材としての薄い多結晶または単結晶グラフェン層の使用に関する。しかしながら、エピタキシャル成長は、リモートエピタキシーと呼ばれる方法において、結晶性基板の結晶方位により決まる。これにより、平行なファセットを有するナノワイヤまたはナノピラミッド、すなわち、結晶方位およびファセット方位が結晶性基板により決まるナノワイヤまたはナノピラミッドのアレイが得られる。
基板と任意に分離される、結果として得られる構造体は、例えば、可視またはＵＶスペクトルにおける光の放出または検出のためのＬＥＤまたは光検出器に、特に、ＵＶ－ＬＥＤおよびＵＶ光検出器に形成することができる。ナノワイヤまたはナノピラミッドは、フリップチップ配置を可能にするために、導電性かつ理想的には反射性のトップコンタクト電極材料を有することが好ましい。
本発明の別の態様において、ホールマスク層としてのグラフェンが特徴である構造体またはデバイスが開示されている。ナノワイヤ／ナノピラミッドは、グラフェン層の孔を通して成長させるので、下にある基板と直接的なエピタキシャルな関係にあるが、グラフェン層（すなわち、孔の外側）上に成長した任意の構造（例えば、ナノアイランド）に対して、リモートエピタキシーが発生し得る。
近年、ナノテクノロジーが重要な工学分野となるにつれ、半導体ナノ結晶（ナノワイヤおよびナノピラミッド等）への関心が高まっている。ナノワイヤは、著者によっては、ナノウィスカー、ナノロッド、ナノピラー、ナノコラム等とも呼ばれ、センサー、太陽電池および発光ダイオード（ＬＥＤ）等の様々な電気デバイスにおいて重要な用途を見出している。
本発明は、可視光等の光を放出または検出する、好ましくは、紫外（ＵＶ）スペクトルにおいてそれぞれ光を放出または検出するＬＥＤおよび光検出器に関する。紫外光は、ＵＶ－Ａ：３１５～４００ｎｍ、ＵＶ－Ｂ：２８０～３１５およびＵＶ－Ｃ：１００～２８０ｎｍの３種類の異なる波長タイプに分類することができる。
本発明は、半導体物質の膜ではなく、ナノワイヤまたはナノピラミッドをベースとしたＵＶ－ＬＥＤに関する。本発明者らは、理想的には、ＵＶ－ＬＥＤ、好ましくは、ＡｌＧａＮ、ＡｌＮもしくはＡｌＩｎＧａＮナノワイヤまたはナノピラミッドをベースとするＵＶ－ＬＥＤを探求している。ＡｌＧａＮもしくはＡｌＩｎＧａＮナノワイヤまたはナノピラミッド系材料は、ＵＶ－Ａ、ＵＶ－ＢおよびＵＶ－Ｃバンド全体をカバーするＬＥＤの実現に最適な材料である。
本発明者らは、薄いグラフェン層で覆われた特定の結晶性基板上にナノワイヤ（ＮＷ）またはナノピラミッド（ＮＰ）を成長させることを含む解決策を提案している。特に、本発明者らは、グラフェン層上にＡｌＮ／ＡｌＧａＮ／ＡｌＩｎＧａＮのＮＷまたはＮＰを成長させることを検討している。グラフェンは、ＮＷまたはＮＰに対する透明かつ導電性のコンタクトとしての機能を果たす。グラフェンは、全紫外線波長にわたって、特にＵＶ－Ｃ波長領域において透明であることから、ＮＷまたはＮＰをベースとするＵＶ－ＬＥＤデバイスのボトムコンタクトとしてグラフェンを使用することができる。
グラフェン上でナノワイヤを成長させることは、新しいことではない。特許文献１では、分子線エピタキシー（ＭＢＥ）を用いてグラフェン基板上で半導体ナノワイヤを成長させることについて検討されている。特許文献２は、グラフェン上に成長させたＮＷ上にグラフェントップコンタクトを使用する特許文献１の開示事項の改良に関するものである。しかしながら、これらの先行文献は、ＵＶ－ＬＥＤフリップチップに関するものではない。より最近になって、グラフェン上に成長させたコアシェルナノワイヤが開示されている（特許文献３）。
しかしながら、ＵＶ－ＬＥＤ等のＬＥＤ用の、グラフェン上に成長したナノワイヤの使用が、特許文献４により知られている。しかしながら、これら全ての開示において、ナノワイヤの成長は、下にある基板との格子整合ではなく、グラフェン層とＮＷまたはＮＰとの間の格子整合により決定される。
驚くべきことに、グラフェンの非常に薄い層を使用すると、ナノワイヤ／ナノピラミッドをエピタキシャル成長させることができ、ナノワイヤ／ナノピラミッドの結晶方位は、グラフェン層ではなく、下にある基板と一致することが分かった。したがって、グラフェン層が基板とナノワイヤまたはナノピラミッドとの間の緩衝材として機能するにもかかわらず、グラフェンではなく基板を反映した結晶方向／ファセット方向で成長する。これを「リモートエピタキシー」と呼んでいる。結果として得られるナノワイヤアレイは、ファセットが平行でより規則的なものとなる。これにより、材料の電子特性が向上する。
さらに、リモートエピタキシーにより、ナノワイヤまたはナノピラミッドに非常に緊密な格子整合を提供する基板を選択することができる。基板は、ナノワイヤまたはナノピラミッドと同じ材料でさえあり得る。そして、ナノワイヤまたはナノピラミッドを欠陥なしにかつ選択配向で成長させることができる。
エピタキシー―基板上の結晶材料の成長－は、半導体産業にとって重要であるが、２つの材料系間の格子整合の必要性により、しばしば制限される。グラフェンの薄層の弱いファンデルワールスポテンシャルは、基板のより強いポテンシャル場を完全には遮蔽しないことを見出した。これにより、グラフェン層の存在にもかかわらず、エピタキシャル成長が発生することが可能になる。
一般的には、ＩＩＩ－Ｖ族半導体の格子定数は、通常の基板の格子定数と整合しない。当技術分野で理解されているように、基板とエピタキシャルナノワイヤとの間の格子定数の不整合によりエピタキシャルナノワイヤ中に歪みが導入され、これにより、欠陥を生じることなくエピタキシャル成長ができないことがある。ほとんどの機能性半導体のエピタキシャル成長の種晶として、通常、非シリコン基板が採用されている。しかしながら、機能材料のものと整合する格子定数を有する非Ｓｉ基板は高価であるために、非Ｓｉの電子／フォトニックデバイスの開発が制限されることがある。
非シリコン基板のコスト高に対処する一つの方法は「層転写」技法であり、この技法では、機能デバイス層は格子整合した基板上で成長し、次いで取り出されて他の基板に転写される。残留する格子整合基板は、次いで再利用して別のデバイス層を作製することができ、これによりコストを低減させることができる。特許文献５は、格子整合した基板と半導体最上層との間のグラフェンベースの中間層を用いた従来の層転写技法を改良したものである。しかしながら、この文献では、次いで上側の膜がグラフェン層から分離される。
本発明者らは、好ましいデバイス設計は、ＬＥＤの放出側としてグラフェン層を使用することができるフリップチップ設計を含み、それにより光取り出し効率が向上することを見出した。
また、グラフェン＋ナノワイヤ／ナノピラミッド構造を基板から分離することができるように、（ナノワイヤ／ナノピラミッドを担持する）グラフェン層を基板から剥離できることは注目に値する。これは、基板が高価な材料であり得、または、光に対して不透明であり得るので、重要である。グラフェン層から剥離されれば、基板は、再利用して、グラフェン支持ナノワイヤ／ナノピラミッドをより多く成長させることができる。さらに、基板が取り外されれば、基板の存在により発生し得る透明性の欠如は回避される。したがって、クレームされた解決手段は、多くの問題を解決する。有益な、欠陥の無いナノワイヤまたはナノピラミッドは、成長基板に格子整合できるので、これらに対する理想的な手段を提供する。これを、潜在的に高価な結晶性基板を再利用できる方法において実現する。デバイス内で、ナノワイヤを接続する導電層としてグラフェン層を用いる。
非特許文献１では、グラフェンバッファ層を有するＧａＡｓ基板上に薄膜を成長させる可能性について記載されている。
非特許文献２では、水熱成長を介した、グラフェン層全体にわたるＧａＮ基板上のＺｎＯマイクロロッドのリモートヘテロエピタキシーが開示されている。
しかしながら、以前は、下方でナノワイヤまたはナノピラミッドのエピタキシャル成長を方向付ける基板を有するグラフェンバッファ層上に、ＩＩＩ－Ｖ族ナノワイヤまたはナノピラミッドを成長させることを誰も検討してこなかった。さらに、非特許文献１の記事では、成長した薄膜を基板およびグラフェン層から分離することができるという提案がなされている。したがって、本質的に、グラフェン層は、基板と薄膜とが直接接合しないように機能する。以前は、誰もグラフェン層が電極として機能することができ、基板から分離することができることを見出していなかった。
国際公開第２０１２／０８０２５２号 国際公開第２０１３／１０４７２３号 国際公開第２０１３／１９０１２８号 国際公開第２０１７／００９３９４号 国際公開第２０１７／００４４５７７号
Nature, Vol 544, 30 April 2017 Appl. Phys. Lett. 113, 233103 (2018)
たとえナノワイヤ／ナノピラミッドがグラフェン層内の孔を通して成長しても、リモートエピタキシャル効果は有益であり得ることも、本発明者らは見出した。本発明の特定の実施形態では、構造体またはデバイスは、ホールマスク層としてグラフェンを用いる。基板から直接、グラフェン層の孔内で成長するＮＷ／ＮＰ、および、グラフェンの上面に直接成長した、すなわち、孔内以外で成長した追加のナノ構造は、リモートエピタキシーにより、グラフェンの下の基板と（または基板とグラフェン層との間の中間層と）エピタキシャルな関係となることもできる。これにより、特にＮＷ／ＮＰが合体するように成長した場合、構造的および光学的／電気的な利点が得られる。
したがって、本発明は、一態様において、
多結晶または単結晶グラフェン層上にエピタキシャル成長させた複数のＩＩＩ－Ｖ族ナノワイヤまたはナノピラミッドを備える、構造体（composition of matter、コンポジション）であって、前記グラフェン層が、ＩＩＩ－Ｖ族半導体、サファイア、ＳｉＣ、またはダイアモンドの基板等の結晶性基板上に直接支持され、前記ナノワイヤまたはナノピラミッドのエピタキシー、結晶方位、およびファセット方位が、前記結晶性基板により方向付けられる、構造体を提供する。
本発明はまた、下記ＬＥＤおよび光検出器に使用できる構造体の製造方法に関する。この態様において、本発明は、
（ｉ）ＩＩＩ－Ｖ族半導体、サファイア、ＳｉＣ、またはサファイアの基板等の結晶性基板上に直接支持された多結晶または単結晶グラフェン層上に、ＩＩＩ－Ｖ族ナノワイヤまたはナノピラミッドをエピタキシャル成長させることであって、前記ナノワイヤまたはナノピラミッドのエピタキシー、結晶方位、およびファセット方位が、前記結晶性基板により方向付けられる、エピタキシャル成長させることと、
（ｉｉ）成長した前記ＩＩＩ－Ｖナノワイヤまたはナノピラミッドを有する前記グラフェン層から前記基板を任意に分離することと、を含む方法を提供する。
基板を有するまたは有しない、結果として得られるグラフェン層／ナノワイヤ／ナノピラミッド構造は、下記ＬＥＤの実施形態および光検出器の実施形態において使用してもよい。実際に、本発明の主要な特徴は、グラフェン層上にエピタキシャル成長させたＩＩＩ－Ｖ族半導体ナノワイヤまたはナノピラミッドが、ナノワイヤまたはナノピラミッドがその上に成長した結晶性基板により決まる結晶方位およびファセット方位を有することである。
本発明は、別の態様において、
（ｉ）ＩＩＩ－Ｖ族半導体、サファイア、ＳｉＣ、またはサファイアの基板等の結晶性基板上に直接支持された多結晶または単結晶グラフェン層上に、ＩＩＩ－Ｖ族ナノワイヤまたはナノピラミッドをエピタキシャル成長させることであって、前記ナノワイヤまたはナノピラミッドのエピタキシー、結晶方位、およびファセット方位が、前記結晶性基板により方向付けられ、前記ナノワイヤまたはナノピラミッドが、ｐｎ接合またはｐｉｎ接合を有する、エピタキシャル成長させることと、
（ｉｉ）前記グラフェン層から前記基板を任意に分離することと、を含む方法を提供する。
本発明は、別の態様において、
ＩＩＩ－Ｖ族半導体、サファイア、ＳｉＣ、またはサファイアの基板等の結晶性基板上に直接支持された多結晶または単結晶グラフェン層上に担持されたホールパターンマスク上に、孔を通じて、ＩＩＩ－Ｖ族ナノワイヤまたはナノピラミッドをエピタキシャル成長させることであって、前記ナノワイヤまたはナノピラミッドのエピタキシー、結晶方位、およびファセット方位が、前記結晶性基板により方向付けられ、前記ナノワイヤまたはナノピラミッドが、ｐｎ接合またはｐｉｎ接合を有する、エピタキシャル成長させることと、
（ｉｉ）前記グラフェン層から前記基板を任意に分離することと、を含む方法を提供する。
本発明は、別の態様において、
発光ダイオードデバイスであって、
ＩＩＩ－Ｖ族半導体、サファイア、ＳｉＣ、またはサファイアの基板等の結晶性基板上に直接支持された多結晶または単結晶グラフェン層上に担持されたホールパターンマスク上に、孔を通じてエピタキシャル成長するＩＩＩ－Ｖ族ナノワイヤまたはナノピラミッドであって、前記ナノワイヤまたはナノピラミッドのエピタキシー、結晶方位、およびファセット方位が、前記結晶性基板により方向付けられ、前記ナノワイヤまたはナノピラミッドが、ｐｎ接合またはｐｉｎ接合を有するＩＩＩ－Ｖ族ナノワイヤまたはナノピラミッドと、
前記グラフェン層と電気的に接触している第１の電極と、
前記ナノワイヤまたはナノピラミッドの少なくとも一部の頂部と接触し、任意に光反射層の形態である第２の電極と、を備え、
使用時に、前記デバイスから、前記光反射層と実質的に反対方向に光が放出される、発光ダイオードデバイスを提供する。
本発明は、別の態様において、
発光ダイオードデバイスであって、
多結晶または単結晶グラフェン層上にエピタキシャル成長させた複数のＩＩＩ－Ｖ族ナノワイヤまたはナノピラミッドであって、前記グラフェン層が、ＩＩＩ－Ｖ族半導体、サファイア、ＳｉＣ、またはダイアモンドの基板等の結晶性基板上に直接支持され、前記ナノワイヤまたはナノピラミッドのエピタキシー、結晶方位、およびファセット方位が、前記結晶性基板により方向付けられ、前記ナノワイヤまたはナノピラミッドが、ｐｎ接合またはｐｉｎ接合を有するＩＩＩ－Ｖ族ナノワイヤまたはナノピラミッドと、
前記ナノワイヤまたはナノピラミッドの少なくとも一部の頂部と接触している光反射層であって、任意に第２の電極として機能する光反射層と、
前記ナノワイヤまたはナノピラミッドの少なくとも一部の頂部と電気的に接触している第２の電極であって、前記光反射層が電極として機能しない場合には必須である第２の電極と、を備え、
前記ナノワイヤまたはナノピラミッドが、少なくとも１つのＩＩＩ－Ｖ族化合物半導体を含み、使用時に、前記デバイスから、前記光反射層と実質的に反対方向に光が放出される、発光ダイオードデバイスを提供する。
第２の実施形態において、本発明は、光検出器に関する。本発明のデバイスは、光を放出するのではなく、光を吸収した後、光電流を生成することにより、光を検出するように構成し得る。
したがって、本発明は、別の態様において、
光検出デバイスであって、
多結晶または単結晶グラフェン層上にエピタキシャル成長させた複数のＩＩＩ－Ｖ族ナノワイヤまたはナノピラミッドであって、前記グラフェン層が、ＩＩＩ－Ｖ族半導体、サファイア、ＳｉＣ、またはダイアモンドの基板等の結晶性基板上に直接支持され、前記ナノワイヤまたはナノピラミッドのエピタキシー、結晶方位、およびファセット方位が、前記結晶性基板により方向付けられ、前記ナノワイヤまたはナノピラミッドが、ｐｎ接合またはｐｉｎ接合を有するＩＩＩ－Ｖ族ナノワイヤまたはナノピラミッドと、
前記グラフェン層と電気的に接触している第１の電極と、
前記ナノワイヤまたはナノピラミッドの少なくとも一部の頂部と接触し、任意に光反射層の形態である第２の電極と、を備え、
前記ナノワイヤまたはナノピラミッドが、少なくとも１つのＩＩＩ－Ｖ族化合物半導体を含み、使用時に、前記デバイスに光が吸収される、光検出デバイスを提供する。
本発明の他の態様では、グラフェンホールマスクが使用され、ナノワイヤ／ナノピラミッドが、グラフェン内の孔を通じて、基板上に（または、基板およびグラフェン層の間に位置決めされた中間層上に）直接成長する。したがって、本発明は、別の態様において、
サファイア、Ｓｉ、ＳｉＣ、Ｇａ2Ｏ3、またはＩＩＩ－Ｖ族半導体の基板と、
前記基板の上面に直接配置されたＩＩＩ－Ｖ族半導体中間層と、
前記中間層の上面に直接設けられたグラフェン層と、を備え、
前記グラフェン層を貫通する複数の孔が存在し、
複数のナノワイヤまたはナノピラミッドが前記孔内で前記中間層から成長し、前記ナノワイヤまたはナノピラミッドが、少なくとも１つの半導電性ＩＩＩ－Ｖ族化合物を含む、構造体を提供する。
本発明は、別の態様において、
サファイア、Ｓｉ、ＳｉＣ、Ｇａ2Ｏ3、またはＩＩＩ－Ｖ族半導体の基板上に直接担持されたグラフェン層を備え、
前記グラフェン層を貫通する複数の孔が存在し、
複数のナノワイヤまたはナノピラミッドが前記孔内で前記基板から成長し、前記ナノワイヤまたはナノピラミッドが、少なくとも１つの半導電性ＩＩＩ－Ｖ族化合物を含む、構造体を提供する。
本発明は、別の態様において、
（Ｉ）グラフェン層がＩＩＩ－Ｖ族中間層上に直接担持され、前記中間層がサファイア、Ｓｉ、ＳｉＣ、Ｇａ2Ｏ3、またはＩＩＩ－Ｖ族半導体の基板上に直接担持されている構造体を得ることと、
（ＩＩ）前記グラフェン層を貫通する複数の孔をエッチングすることと、
（ＩＩＩ）少なくとも１つの半導電性ＩＩＩ－Ｖ族化合物を含む複数のナノワイヤまたはナノピラミッドを、前記孔内で前記中間層から成長させることと、を含む方法を提供する。
本発明は、別の態様において、
（Ｉ）グラフェン層がサファイア、Ｓｉ、ＳｉＣ、Ｇａ2Ｏ3、またはＩＩＩ－Ｖ族半導体の基板上に直接担持されている構造体を得ることと、
（ＩＩ）前記グラフェン層を貫通する複数の孔をエッチングすることと、
（ＩＩＩ）少なくとも１つの半導電性ＩＩＩ－Ｖ族化合物を含む複数のナノワイヤまたはナノピラミッドを、前記孔内で前記基板から成長させることと、を含む方法を提供する。
本発明は、別の態様において、上記または下記に規定された方法により得られる生成物を提供する。本発明は、別の態様において、上記または下記に規定された構造体を含む、光電子デバイス（例えば、太陽電池、光検出器、またはＬＥＤ）等のデバイスを提供する。
薄い多結晶または単結晶グラフェン層上に成長させたナノワイヤを有する本発明の構造体を示す。 可能なフリップチップ設計を示す。 本発明の一つの可能なナノワイヤを示す。 ナノワイヤが放射状に成長し、また、コアシェル構造体を形成する別のチップ設計を示す。 放射状に成長し、シェル構造体内に図３のものと同じ構成要素を有するナノワイヤを示す。 光検出器を示す。 多結晶グラフェン上のナノワイヤの規則的な六角形のアレイの理論上の上面断面図である。 多結晶グラフェン上に成長した六角ナノワイヤの理論上の上面断面図である。 結晶性基板／中間層上のグラフェンをホールマスクとして用いて位置決めしたナノワイヤ／ナノピラミッドと、この方法を用いて製造したＬＥＤについての実験結果に関する。 結晶性基板／中間層上のグラフェンをホールマスクとして用いて位置決めしたナノワイヤ／ナノピラミッドと、この方法を用いて製造したＬＥＤについての実験結果に関する。 結晶性基板／中間層上のグラフェンをホールマスクとして用いて位置決めしたナノワイヤ／ナノピラミッドと、この方法を用いて製造したＬＥＤについての実験結果に関する。 結晶性基板／中間層上のグラフェンをホールマスクとして用いて位置決めしたナノワイヤ／ナノピラミッドと、この方法を用いて製造したＬＥＤについての実験結果に関する。 結晶性基板／中間層上のグラフェンをホールマスクとして用いて位置決めしたナノワイヤ／ナノピラミッドと、この方法を用いて製造したＬＥＤについての実験結果に関する。 結晶性基板／中間層上のグラフェンをホールマスクとして用いて位置決めしたナノワイヤ／ナノピラミッドと、この方法を用いて製造したＬＥＤについての実験結果に関する。 結晶性基板／中間層上のグラフェンをホールマスクとして用いて位置決めしたナノワイヤ／ナノピラミッドと、この方法を用いて製造したＬＥＤについての実験結果に関する。 結晶性基板／中間層上のグラフェンをホールマスクとして用いて位置決めしたナノワイヤ／ナノピラミッドと、この方法を用いて製造したＬＥＤについての実験結果に関する。 結晶性基板／中間層上のグラフェンをホールマスクとして用いて位置決めしたナノワイヤ／ナノピラミッドと、この方法を用いて製造したＬＥＤについての実験結果に関する。
［定義］
ＩＩＩ－Ｖ族化合物半導体とは、少なくとも１つのＩＩＩ族元素および少なくとも１つのＶ族元素を含むものを意味する。各族から２つ以上の元素が含まれていてもよく、例えば、ＡｌＧａＮ（すなわち、三元化合物）、ＡｌＩｎＧａＮ（すなわち、四元化合物）等であってもよい。Ａｌ（Ｉｎ）ＧａＮという表示は、ＡｌＧａＮまたはＡｌＩｎＧａＮのいずれかを意味する、すなわち、Ｉｎの存在は任意であることを意味する。括弧で囲まれた元素は、含まれていても含まれていなくてもよい。
本明細書中で使用するナノワイヤという用語は、ナノメートル寸法の固体のワイヤー様構造を指す。ナノワイヤは、ナノワイヤの大部分、例えば、その長さの少なくとも７５％にわたって均一な直径を有することが好ましい。ナノワイヤという用語は、ナノロッド、ナノピラー、ナノコラム、またはナノウィスカーの使用を包含しようとするものであり、これらのいくつかは、テーパー状の末端構造を有する場合がある。ナノワイヤは、本質的に、その幅または直径がナノメートル寸法であり、かつその長さが一般的には数百ｎｍ～数μｍの範囲内である一次元形態であるといえる。理想的には、ナノワイヤの直径は、５０～５００ｎｍであるが、直径は、数ミクロンを超えてもよい（マイクロワイヤと呼ばれる）。
ナノワイヤの基底部（ｂａｓｅ）およびナノワイヤの頂部（ｔｏｐ）の直径は、ほぼ同一（例えば、それぞれの２０％以内）であることが理想的である。
ナノピラミッドという用語は、固体ピラミッド型構造を指す。本明細書中で使用するピラミッド型（ｐｙｒａｍｉｄａｌ）という用語は、基底部を有し、基底部の概ね中心上方の単一の点に向かって側面が先細になる構造を定義するために使用されている。単一頂点が面取りされているように見える、例えば、ピラミッドが平坦な頂部を有するように見える場合があることが理解されるであろう。一般的には、面取りされた部分は、ナノピラミッドの縁部の全長の５０％未満、例えば、４０％未満、例えば、３０％未満、例えば、２０％未満、例えば、１０％未満、例えば、５％未満に相当する。ナノピラミッドは、３面～８面または４面～７面等の複数の面を有していてもよい。したがって、ナノピラミッドの基底部は、正方形、五角形、六角形、七角形、八角形等であってもよい。ピラミッドは、基底部から中心点に向かって面が先細になる（よって、三角形の面を形成する）ように形成される。三角形の面は、通常、（１－１０１）面または（１－１０２）面で終端している。（１－１０１）ファセットを有する三角形の側面は、先端の単一の点に収束するか、または先端に収束する前に新しいファセット（（１－１０２）面）を形成し得る。場合によっては、ナノピラミッドは、その頂部が｛０００１｝面で終端され、切頂されている。基底部自体は、ピラミッド構造を形成すべく先細になり始めるまでは、断面が均一である部分を有していてもよい。したがって、基底部の厚さは、最大５００ｎｍであってもよく、例えば、最大２００ｎｍであってもよく、５０ｎｍ等であってもよい。
ナノピラミッドの基底部は、最も幅広な箇所での直径が５０～５００ｎｍとすることができる。他の実施形態において、ナノピラミッドの基底部は、最も幅広な箇所での直径を２００ｎｍ～１マイクロメートルとすることができる。ナノピラミッドの高さは、２００ｎｍ～数ミクロンであってもよく、長さ４００ｎｍ～１ミクロン等であってもよい。
グラフェン層が、複数のナノワイヤまたはナノピラミッドを担持することが理解されるであろう。これは、ナノワイヤまたはナノピラミッドのアレイと呼ばれることがある。
グラフェンという用語は、ハニカム結晶構造のｓｐ2結合炭素原子の平面状シートを指す。グラフェン層という用語は、ハニカム結晶構造のｓｐ2結合炭素原子の１枚または複数枚の平面状シートを含む層を指す。したがって、典型的な実施形態において、グラフェン層は、平面状、すなわち、平坦状である。グラフェンを使用することが通常であるが、グラフェン誘導体を使用することも可能である。グラフェン誘導体は、表面改質グラフェンである。例えば、水素原子はグラフェン表面に結合してグラファン（ｇｒａｐｈａｎｅ）を形成することができる。炭素原子および水素原子と共に酸素原子が表面に結合したグラフェンは、酸化グラフェンと呼ばれる。表面改質は、化学ドーピングまたは酸素／水素もしくは窒素プラズマ処理の影響を受けることもあり得る。
エピタキシーという用語は、「上方に（ａｂｏｖｅ）」を意味するギリシャ語起源のｅｐｉと、「規則正しい状態に（ｉｎ ｏｒｄｅｒｅｄ ｍａｎｎｅｒ）」を意味するｔａｘｉｓに由来する。ナノワイヤまたはナノピラミッドの原子配列は、基板の結晶学的構造に基づく。本明細書において、エピタキシャル成長とは、基板の方位に倣ったナノワイヤまたはナノピラミッドの薄いグラフェン層上での成長を意味する。これを、リモートエピタキシーという。したがって、一般的に、ナノワイヤまたはナノピラミッドの方位は、グラフェン層に倣った方位を有するナノワイヤまたはナノピラミッドとは異なる。したがって、一般的に、ナノワイヤ／ナノピラミッドは、グラフェンと格子整合しない。
ナノワイヤ／ナノピラミッドは、前記ナノワイヤまたはナノピラミッドの結晶方位およびファセット方位が、結晶性基板によって方向付けられるように成長する。したがって、結晶方位およびファセット方位は、全てのナノワイヤ／ナノピラミッドで同一である。
リモートエピタキシーが起こると、成長中のナノワイヤ／ナノピラミッドは、その結晶（よって、ならびにファセット）方位をグラフェン層の下にある結晶性基板から採用する。したがって、ナノワイヤ／ナノピラミッドは、平行なファセットを有すると考えることができる（図７ａ参照）。一方、ナノワイヤが多結晶グラフェンからエピタキシャル成長する場合、得られるナノワイヤのファセットは、異なるドメイン／粒子内でランダムに配向している、すなわち、六角ナノワイヤの側面（ファセット）は、１つのグラフェンドメイン／粒子内では平行になり得るが、隣接するグラフェンドメイン／粒子内の六角ナノワイヤの側面（ファセット）に対しては、平行ではなくランダムな配向となる（図７ｂ参照）。ナノワイヤの断面は、六角形でも四角形でもよく、好ましくは六角形である。リモートエピタキシーは、全ての結晶方位およびファセット方位が同じである場合に起こる。
リモートエピタキシーを用いることで、最終的なデバイスの電気／光学特性を向上させることができる。規則的なナノワイヤ／ナノピラミッドのアレイは、これらの向上につながる。
したがって、複数のナノワイヤ／ナノピラミッドについて、これらのナノワイヤ／ナノピラミッドの方位は、規則的である。
選択領域成長（ＳＡＧ）は、位置決めされたナノワイヤまたはナノピラミッドを成長させる有望な方法である。この方法は、気相－液相－固相（ＶＬＳ）法を介して、ナノワイヤまたはナノピラミッドの成長のための核生成部位として、金属触媒が機能する自己組織化法とは異なる。別の自己組織化法は、ナノワイヤまたはナノピラミッドを成長させるための無触媒法であり、この方法では、ナノワイヤまたはナノピラミッドがランダムな位置で核生成される。自己組織化法では、ナノワイヤまたはナノピラミッドの長さおよび直径が大きく変動する。
ＳＡＧ法では、一般的に、ナノホールパターンを有するマスクが基板上に必要である。
したがって、一実施形態では、グラフェン層は、孔がパターニングされたマスクを担持する。ナノワイヤまたはナノピラミッドは、グラフェン層上のパターン化されたマスクの孔内で核生成する。これにより、ナノワイヤまたはナノピラミッドは、均一なサイズで、所定の位置に得られる。
マスクという用語は、グラフェン層上に直接堆積するマスク材を指す。理想的には、マスク材は、ＬＥＤの場合には放出光（可視光、ＵＶ－Ａ、ＵＶ－Ｂ、またはＵＶ－Ｃであり得る）を吸収しないか、または光検出器の場合には、検出対象の入射光を吸収しない。好ましくは、マスクはまた、非導電性とすべきである。マスクは、１種または２種以上の材料を含むことができ、前記材料としてはＡｌ2Ｏ3、ＳｉＯ2、Ｓｉ3Ｎ4、ＴｉＯ2、Ｗ2Ｏ3等が挙げられる。シリカマスクが特に好ましい。その後、マスク材における孔パターンを、電子線リソグラフィーまたはナノインプリントリソグラフィーおよびドライまたはウェットエッチングを用いて作製することができる。また、マスクを使用することは、基板から取り外す際、グラフェン／ＮＷ／ＮＰアンサンブルに強度を付与するのに役立つ。
ＭＢＥは、結晶性基板上に堆積物を形成する方法である。ＭＢＥプロセスは、真空中で結晶性基板を加熱して、基板の格子構造を活性化させることにより行われる。その後、原子質量ビームまたは分子質量ビームを前記基板の表面に向かわせる。上記で用いた元素という用語は、その元素の原子、分子、またはイオンの適用を包含しようとするものである。基板に向かった原子または分子が基板表面に到達すると、当該基板に向かった原子または分子は、以下に詳細に説明するように、基板の活性化された格子構造にぶつかる。時間の経過と共に、入ってくる原子によってナノワイヤまたはナノピラミッドが形成される。
有機金属化学気相成長法（ＭＯＣＶＤ）とも呼ばれる有機金属気相エピタキシー法（ＭＯＶＰＥ）は、結晶性基板上に堆積物を形成するＭＢＥの代替となる方法である。ＭＯＶＰＥの場合、堆積材料は有機金属前駆体の形態で供給されるが、当該有機金属前駆体は、高温の基板に到達すると分解し、基板表面に原子が残る。さらに、この方法は、基板表面全体にわたって堆積材料（原子／分子）を運ぶためにキャリアガス（一般的には、Ｈ2および／またはＮ2）を必要とする。他の原子と反応するこれらの原子は、グラフェン表面上にエピタキシャル層を形成する。堆積パラメータを注意深く選択することにより、ナノワイヤまたはナノピラミッドが形成される。
ＳＰＳＬという用語は、短周期超格子のことを指す。
ナノワイヤまたはナノピラミッドは、ｐｎ接合またはｐｉｎ接合を有することが好ましいことが理解されるであろう。接合の方位は重要ではない（すなわち、接合は、ｎｉｐ接合、ｎｐ接合、ｐｉｎ接合、またはｐｎ接合であり得る）。ほとんどの場合、まずｎ型層を成長させ、続いて、ｉ型層（使用される場合）、そしてｐ型層を成長させるのが好ましい。
［発明の詳細な説明］
本発明は、フリップチップ配置のＬＥＤの製造に使用できる構造体またはフリップチップ配置の光検出器に関する。本発明は、主としてＬＥＤに関して説明するが、本質的に同じデバイスを光検出器として使用できることが、読者には分かるであろう。また、本発明は、好ましくは紫外光の放出および検出に関するものであるが、本デバイスは、電磁スペクトルの他の領域、特に可視領域にも適用できる。
本発明に係るデバイスは、多結晶または単結晶グラフェン層上に成長させた複数のナノワイヤまたはナノピラミッドを有するナノ構造ＬＥＤを備え、ナノワイヤまたはナノピラミッドのエピタキシー、結晶方位、およびファセット方位が、結晶性基板により方向付けられ、結晶性基板には、成長プロセス時にグラフェン層が支持されていた。各ナノワイヤまたはナノピラミッドは、グラフェン層から突出し、これらは理想的にはｐｎ接合またはｐｉｎ接合を含む。本発明は、全てのナノワイヤまたはナノピラミッドが、必要な接合を含むものとするデバイスに関するものであることが好ましいが、少数のナノワイヤまたはナノピラミッドがこのような接合を含まないものであり得るデバイスを包含するものとする。理想的には、全てのナノワイヤまたはナノピラミッドが、必要な接合部を含む。
各ナノワイヤまたはナノピラミッドの頂部は、光反射層を備えていてもよい。この光反射層は、単にナノワイヤまたはナノピラミッドの頂部と接触していてもよく、あるいは、ナノワイヤまたはナノピラミッドの上部を包囲していてもよい。光反射層は、デバイスのトップコンタクト電極として機能してもよく、あるいは、別個のトップ電極を設けてもよい。電極を設ける場合、光反射層は、この電極と電気的に接触していてもよく、この電極は、前記ナノワイヤまたはナノピラミッドの少なくとも一部の頂部と電気的に接触している。したがって、ナノワイヤまたはナノピラミッドの頂部および外部回路の双方と良好に電気的に接触している電極があることが重要である。光反射層が存在する場合、光は、ナノワイヤの成長方向に対し実質的に平行かつ反対方向にデバイスから放出される、または、ナノワイヤの成長方向と実質的に平行かつ同一方向にデバイスに吸収されることが好ましい。したがって、一般的に、光は、ナノワイヤの底部が存在するデバイスの部分から放出またはデバイスの部分に吸収される。特定の実施形態では、少なくとも５０％、例えば、少なくとも６０％、例えば、少なくとも７０％、例えば、少なくとも８０％、例えば、少なくとも９０％、例えば、少なくとも９５％、例えば、少なくとも９９％の光が、前記方向に沿ってデバイスから放出またはデバイスに吸収される。
グラフェン層を介して各ナノワイヤまたはナノピラミッドの底部と電気的に接触した状態の電極も備えられている。したがって、ナノワイヤまたはナノピラミッドにおけるｐｎ接合またはｐｉｎ接合を介して他方の電極と電気的に接触しているトップ電極を介した回路がある。
順方向電圧が電極間に印加されると、光、好ましくは紫外光が、ナノワイヤまたはナノピラミッド内の活性領域で生成され、デバイスはＬＥＤとして機能する。
逆電圧が電極間に印加され、光、好ましくは紫外光に暴露されると、ナノワイヤまたはナノピラミッド内の活性領域がその光を吸収し、それを光電流に変換することにより、デバイスは光検出器として機能する。
ナノワイヤまたはナノピラミッドを、基板により方向付けてエピタキシャル成長させることにより、形成された材料が均質となり、これにより、例えば、機械的、光学的、または電気的特性等、様々な最終特性を向上し得る。エピタキシャルナノワイヤまたはナノピラミッドは、固体、気体または液体の前駆体から成長させてもよい。エピタキシーが結晶性基板により決まるので、成長したナノワイヤまたはナノピラミッドは、基板により方向付けられた結晶方位およびファセット方位になり得る。
［グラフェン層］
グラフェン層は、グラフェンまたは／およびグラフェン誘導体を含んでもよい。グラフェン層は、多結晶または単結晶である。下記グラフェン層についての記載は、グラフェン「バッファ」層が使用される（すなわち、ＮＷ／ＮＰがグラフェン上に直接成長するような孔が無い）場合、またはホールパターンマスクとしてのグラフェン（すなわち、ＮＷ／ＮＰが成長する孔が有る）の両方に適用される。グラフェン層の厚さは、５ｎｍ以下、特に３．０ｎｍ以下、中でも特に１５オングストローム以下とすべきであることが好ましい。好ましい厚さの範囲は、０．３～１０ｎｍ、好ましくは１～５ｎｍ、１～３ｎｍまたは１～２ｎｍ、より好ましくは０．３～５ｎｍ、０．３～３ｎｍまたは０．３～２ｎｍである。理想的には、含有するグラフェンまたはその誘導体の層は１０層以下とすべきであり、好ましくは５層以下、好ましくはグラフェンを４層以下、好ましくはグラフェンを３層以下、好ましくはグラフェンを１～５層、好ましくはグラフェンを１～４層、例えば、グラフェンを２～４層または１～２層とすべきである。３層以下の厚さを有することが最も好ましい（これを少数層グラフェンと呼ぶ）。厚さが一原子分であるグラフェンの平面状シートとすることが特に好ましい。薄いグラフェン層を備えることは、光学／電子特性のためのみならず、リモートエピタキシャル効果のためにも重要である。一般的には、グラフェン層を３～４層以下（約１～２ｎｍに相当）使用した場合に、リモートエピタキシーに関して最良の結果が得られる。
一般的に、グラフェン層は、平面状または平坦状である。したがって、一般的に、グラフェン層は、平坦な平面のシートである。したがって、一般的に、ナノワイヤ／ナノピラミッドの基底部と結晶性基板の上面との間の距離は、グラフェン層の厚さに相当する。したがって、ナノワイヤ／ナノピラミッドの基底部と結晶性基板の上面との間の距離は、５ｎｍ以下、特に３．０ｎｍ以下、中でも特に１５オングストローム以下が好ましい。好ましい範囲は、０．３～１０ｎｍ、好ましくは１～５ｎｍ、１～３ｎｍまたは１～２ｎｍ、より好ましくは０．３～５ｎｍ、０．３～３ｎｍまたは０．３～２ｎｍである。
グラフェン層の面積は、限定されない。この面積は、０．５ｍｍ2以上、例えば、最大５ｍｍ2、もしくはそれ以上（１０ｃｍ2まで等）とすることができる。このように、グラフェン層の面積は、実用性によってのみ限定される。
グラフェン層は、任意の便利な方法により基板上に直接堆積できる。グラフェンはまた、昇華法により成長させたり、基板上に自己組織化法により成長させたりできる。グラフェンは、基板上に直接ＭＢＥまたはＭＯＣＶＤによって成長させることさえできる。
あるいは、グラフェンは、化学蒸着（ＣＶＤ）法を用いてＮｉ膜またはＣｕ箔上に成長させることもできる。これらのＣＶＤ成長させたグラフェン層は、エッチングによりまたは電気化学的剥離法により、ＮｉまたはＣｕ膜等の金属箔から化学的に剥離することができる。次いで、剥離後のグラフェン層は、ナノワイヤまたはナノピラミッド成長用の基板に移動させ堆積する。剥離および移動中、電子ビームレジストまたはフォトレジストを用いて、薄いグラフェン層を支持してもよい。
グラフェン層は改質なしで使用することが好ましいが、グラフェン層の表面は改質することができる。例えば、水素、酸素、窒素、ＮＯ2、またはこれらの組み合わせのプラズマで処理することができる。グラフェン層の酸化により、ナノワイヤまたはナノピラミッドの核生成が促進される場合もある。例えば、ナノワイヤまたはナノピラミッドの成長前に純度を確保するために、グラフェン層を前処理することが好ましい場合もある。ＨＦまたはＢＯＥ等の強酸を用いた処理は、任意である。グラフェン層は、イソプロパノール、アセトンまたはｎ－メチル－２－ピロリドンで洗浄して、表面不純物を除去してもよい。
洗浄したグラフェン層を、ドーピングによってさらに改質することができる。ＦｅＣｌ3、ＡｕＣｌ3、またはＧａＣｌ3の溶液を、ドーピング工程で用いることができる。
グラフェン層は、優れた光学的、電気的、熱的、および機械的特性を有する。グラフェン層は、非常に薄いが非常に強く、軽く、フレキシブルであり、不透過性である。グラフェン層が電気的および熱的に伝導性が高く、透明であることは、本発明において最も重要なことである。したがって、重要なことに、グラフェン層を存在させることにより、ＬＥＤ／光検出器の光を放出または吸収する能力に影響を与えることなく、ナノワイヤとの電気的接触を提供する。
［基板］
結晶性基板は、リモートエピタキシーを介したナノワイヤまたはナノピラミッドのエピタキシャル成長を導くものである。基板は、結晶性のＩＩＩ－Ｖ族半導体、サファイア、ＳｉＣまたはダイアモンドの基板であることが好ましい。グラフェン層がホールマスク（後述参照）として機能する場合、ナノワイヤ／ナノピラミッドは、グラフェン層内の孔を通じて、結晶性基板上に直接エピタキシャル成長する。この場合、結晶性基板は、孔の外側のグラフェン層上で成長する他の構造（例えば、ナノアイランド）のエピタキシャル成長を導く。
基板の厚さは重要ではないが、一実施形態では、透明であってもよい。基板は、好ましくは透明である支持体の上にあってもよい。このような支持体は、基板を支持するために要求される厚さと同じ厚さであり得る。本明細書において使用される透明という用語は、基板／支持体が、光、特に紫外光を透過させることを意味する。特に、基板／支持体がＵＶ－ＢおよびＵＶ－Ｃ光に対して透明であることが好ましい。
適切な支持体は、シリカを含む。
ナノワイヤまたはナノピラミッドが成長すると、（例えば、グラフェン層を剥離することにより）基板は取り外してもよい。基板を取り外せば、それにより、さらなる成長準備工程において、基板の使用が可能になることがある。また、基板を剥離することにより、ＬＥＤまたは光検出器における使用に理想的な透明な構造体が残存する。
基板は、ＩＩＩ－Ｖ族化合物であることが好ましい。ＩＩＩ族元素の選択肢は、Ｂ、Ａｌ、Ｇａ、Ｉｎ、およびＴｌである。ここで、好ましい選択肢は、Ｇａ、Ａｌ、およびＩｎである。
Ｖ族の選択肢は、Ｎ、Ｐ、Ａｓ、Ｓｂである。これらは全て好ましく、特にＮが好ましい。
もちろん、２つ以上のＩＩＩ族元素および／または２つ以上のＶ族元素を用いることができる。基板用の好ましい化合物としては、ＡｌＡｓ、ＧａＳｂ、ＧａＰ、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＧａＡｓ、ＩｎＰ、ＩｎＮ、ＩｎＧａＡｓ、ＩｎＳｂ、ＩｎＡｓ、またはＡｌＧａＡｓが挙げられる。Ｎと組み合わせたＡｌ、Ｇａ、およびＩｎをベースとする化合物が最も好ましい。ＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、またはＡｌＮの使用が非常に好ましい。
別の好ましい選択肢において、基板は、ＧａＡｓ、ＩｎＰ、またはＧａＰである。基板の性質に応じて、別個の支持体が必要になる可能性がある。
一般的に、結晶性基板は、均一な層であり、すなわち、複数の重ねた層からできていない。特定の実施形態では、例えば、基板は、分布ブラッグ反射鏡ではない。特定の実施形態では、基板は、グラフェン層よりも厚い。結晶性基板の例示の厚さは、１ｎｍ～２ｍｍ、例えば、１ｎｍ～１ｍｍ、例えば、１ｎｍ～５００μｍ、例えば、１０ｎｍ～１０００ｎｍ、例えば、５０～５００ｎｍである。結晶性基板の厚さの他の適切な範囲は、１μｍ～５ｍｍ、例えば、１００μｍ～３ｍｍ、例えば、３００μｍ～１ｍｍである。基板またはウェーハの厚さは、ウェーハのサイズにより変わり得る。例えば、３００μｍ（例えば、２インチのウェーハ）～１ｍｍ（例えば、８インチのウェーハ）の範囲であり得る。
［ナノワイヤまたはナノピラミッドの成長］
商業的に重要なナノワイヤまたはナノピラミッドを調製するために、これらは、結晶方位およびファセット方位が基板により決定されて、エピタキシャル成長することが好ましい。また、前記結晶性基板に垂直に成長することが理想的であり、したがって、＜０００１＞（六方晶構造の場合）方向または＜１１１＞（立方晶構造の場合）方向に成長することが理想的である。
本発明者らは、グラフェン層の存在にもかかわらず、エピタキシャル成長は発生するという結論に至った。グラフェン層がホールマスク（後述参照）として機能する場合、ナノワイヤ／ナノピラミッドは、グラフェン層内の孔を通じて、結晶性基板／中間層上に直接エピタキシャル成長する。この場合、結晶性基板はまた、孔の外側のグラフェン層上で成長する他の構造（例えば、ナノアイランド）のエピタキシャル成長を導く。後述の記載はまた、技術的に実行可能な場合、この場合にも適用される。
成長するナノピラミッドにおいて、三角形の面は、通常、（１－１０１）面または（１－１０２）面で終端している。（１－１０１）ファセットを有する三角形の側面は、先端の単一の点に収束するか、または先端に収束する前に新しいファセット（（１－１０２）面）を形成し得る。場合によっては、ナノピラミッドは、その頂部が｛０００１｝面で終端し、切頂されている。
成長しているナノワイヤまたはナノピラミッドと基板との間に格子不整合がないことが理想的であるが、ナノワイヤまたはナノピラミッドは、薄膜と比べてはるかに多くの格子不整合を収容できる。しかしながら、本発明の利点は、基板と成長しているＮＷまたはＮＰとの間に非常に緊密な格子整合が存在していることである。ＮＷ／ＮＰが基板／中間層上に直接成長するグラフェンホールマスクの場合、基板または中間層は、ナノワイヤ／ナノピラミッドと同様にＩＩＩ－Ｖ族半導体とすることができるため、格子不整合を極めて少なくすることが可能である。
ナノワイヤ／ナノピラミッドの成長は、フラックス比によって制御することができる。ナノピラミッドは、例えば、高Ｖ族フラックスが採用される場合に推奨される。
成長したナノワイヤは、本質的に、その幅または直径がナノメートル寸法であり、かつその長さが一般的には数百ｎｍ～数μｍの範囲内である一次元形態であるといえる。理想的には、ナノワイヤの直径は、５００ｎｍ以下である。理想的には、ナノワイヤの直径は、５０～５００ｎｍであるが、前記直径は、数マイクロメートルを超えてもよい（マイクロワイヤと呼ばれる）。
よって、本発明において成長させるナノワイヤの長さは、２５０ｎｍから数ミクロンの範囲であってもよく、例えば、最大５ミクロンでもよい。好ましくは、ナノワイヤの長さは少なくとも１ミクロンである。複数のナノワイヤを成長させる場合、全てのナノワイヤがこれらの寸法要件を満たすことが好ましい。グラフェン層上に成長させるナノワイヤの少なくとも９０％は、長さが少なくとも１ミクロンであることが理想的である。実質的に全てのナノワイヤの長さが、少なくとも１ミクロンであることが好ましい。
ナノピラミッドは、高さ２５０ｎｍ～１ミクロンであってもよく、高さ４００～８００ｎｍ等であってもよく、約５００ｎｍ等であってもよい。
さらに、成長したナノワイヤまたはナノピラミッドが同じ寸法を有することが好ましく、例えば、その差が互いの１０％以内であることが好ましい。よって、グラフェン層（または基板／中間層）上のナノワイヤまたはナノピラミッドの少なくとも９０％（好ましくは、実質的に全て）が、同一の直径および／または同一の長さ（すなわち、その差が互いの直径／長さの１０％以内）であることが好ましい。したがって、本質的には、当業者は、均質性と、実質的に寸法が同一であるナノワイヤまたはナノピラミッドを求めている。
ナノワイヤまたはナノピラミッドの長さは、成長プロセスを実行する時間の長さによって制御されることが多い。一般的に、プロセスが長い程、ナノワイヤまたはナノピラミッドは（かなり）長くなる。
ナノワイヤは、一般的には、六角形の断面形状を有する。ナノワイヤの断面直径（すなわち、その厚さ）は、２５ｎｍ～数百ｎｍであってもよい。適切なナノワイヤの直径は、１～１０００ｎｍであり、例えば、５～８００ｎｍ、１０～５００ｎｍ、または５０～５００ｎｍである。いくつかの実施形態では、ナノワイヤは、マイクロワイヤとすることができるので、サイズが最大２μｍとすることができる。しかしながら、ナノワイヤは、断面直径が１．０μｍ未満であることが好ましい。上述の通り、直径は、理想的には、ナノワイヤの大部分にわたって一定であり、例えば、その長さの少なくとも７５％である。一般的に、ナノワイヤの長さに沿って、直径の差が、２０％未満であり、例えば、１０％未満、例えば、５％未満である。ナノワイヤの直径は、以下にさらに説明するように、ナノワイヤの製造に使用される原子の割合を操作することによって制御可能である。ナノワイヤの直径は、以下にさらに説明するように、基板温度および／またはナノワイヤの製造に使用される原子の割合等の成長パラメータを操作することによって制御可能である。
実際、ナノワイヤまたはナノピラミッドの長さおよび直径は、それらが形成される温度に影響され得る。温度が高くなるほど、アスペクト比が高くなる（すなわち、より長いおよび／またはより細いナノワイヤまたはナノピラミッド）。直径は、マスク層のナノ孔開口サイズを操作することによっても制御することができる。当業者は、成長プロセスを操作して、所望の寸法のナノワイヤまたはナノピラミッドを設計することができる。
六角ナノワイヤは、その側面が、ランダムに配向しているのではなく、平行になるように配向されることが好ましい。ナノワイヤが多結晶グラフェン上にエピタキシャル成長すると、六角ナノワイヤは、異なるグラフェンドメイン／粒子内でランダムに配向する傾向がある。したがって、多結晶グラフェンの場合、ナノワイヤの成長が、基板を基にした（リモート）エピタキシーであるか否かを判断する一つの方法は、六角ナノワイヤが実際に平行なファセットを有するか否かを判断することである。六角ナノワイヤが異なるグラフェンドメインにおいて平行な側面を有する場合、このようなナノワイヤは、基板に整合する方位でエピタキシャル成長する。六角ナノワイヤが異なるグラフェンドメイン／粒子内でランダムに配向されている場合、それが、多結晶グラフェン上のエピタキシャル成長させたナノワイヤの特徴である。図７ａおよび図７ｂに、平行なファセットの成長と複数のドメイン／粒子内の成長との対比を示す。
単結晶グラフェンの場合、結晶性基板、単結晶グラフェン、およびナノワイヤの結晶方位を比較することにより、グラフェンまたは下にある結晶性基板によりエピタキシーが決まっているか否かを判断できる（Nanotechnology 29 (2018) 445702. https://doi.org/10.1088/1361-6528/aadb78およびAdv. Funct. Mater. 2019, 1905056 https://doi.org/10.1002/adfm.201905056参照）。
本発明のナノワイヤまたはナノピラミッドは、少なくとも１つのＩＩＩ－Ｖ化合物半導体から形成される。ナノワイヤまたはナノピラミッドに関して本明細書に記載するＩＩＩ－Ｖ族化合物は、ＩＩＩ－Ｖ族半導体基板にも適している。後述の通り、ナノワイヤまたはナノピラミッドは、大半がドープされたＩＩＩ－Ｖ族化合物からなることが好ましい。なお、２つ以上の異なるＩＩＩ－Ｖ族化合物が存在してもよいが、存在する全ての化合物がＩＩＩ－Ｖ族化合物であることが好ましい。
ＩＩＩ族元素の選択肢は、Ｂ、Ａｌ、Ｇａ、Ｉｎ、およびＴｌである。ここで好ましい選択肢は、Ｇａ、Ａｌ、およびＩｎである。
Ｖ族の選択肢は、Ｎ、Ｐ、Ａｓ、Ｓｂである。これらは全て好ましく、特にＮが好ましい。
もちろん、２つ以上のＩＩＩ族元素および／または２つ以上のＶ族元素を用いることができる。ナノワイヤまたはナノピラミッド製造用の好ましい化合物としては、ＡｌＡｓ、ＧａＳｂ、ＧａＰ、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＧａＡｓ、ＩｎＰ、ＩｎＮ、ＩｎＧａＡｓ、ＩｎＳｂ、ＩｎＡｓ、またはＡｌＧａＡｓが挙げられる。Ｎと組み合わせたＡｌ、Ｇａ、およびＩｎをベースとする化合物が最も好ましい。ＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、またはＡｌＮの使用が非常に好ましい。
ナノワイヤまたはナノピラミッドは、（後述の任意のドーピング原子と共に）Ｇａ、Ａｌ、Ｉｎ、およびＮからなることが最も好ましい。
二元材料の使用が可能であるが、ここでは、ＡｌＧａＮ等、２つのＩＩＩ族カチオンと１つのＶ族アニオンが存在する三元ナノワイヤまたはナノピラミッドを使用することが好ましい。したがって、この三元化合物は、式ＸＹＺ（式中、ＸはＩＩＩ族元素であり、ＹはＸとは異なるＩＩＩ族元素であり、ＺはＶ族元素である）で表されるものであってもよい。ＸＹＺにおけるＹに対するＸのモル比は、好ましくは０．１～０．９であり、すなわち、前記式は、好ましくはＸxＹ1-xＺ（式中、下付き文字ｘは０．１～０．９）である。
四元系も使用することが可能であり、式ＡxＢ1-xＣyＤ1-y（式中、ＡおよびＢは異なるＩＩＩ族元素であり、ＣおよびＤはＶ族元素である）または式ＡxＢyＣ1-x-yＤ（式中、Ａ、Ｂ、およびＣは異なるＩＩＩ族元素であり、ＤはＶ族元素である）で表すことができる。ここでも、下付き文字ｘとｙは、一般的には、０．１～０．９である。他の選択肢は、当業者には明らかであろう。
ＡｌＧａＮおよびＡｌＩｎＧａＮナノワイヤまたはナノピラミッドの成長が、特に好ましい。これらのナノワイヤまたはナノピラミッドを含むデバイスによって放出される光の波長は、Ａｌ、ＩｎおよびＧａの含有量を操作することにより調整することができる。または、ナノワイヤまたはナノピラミッドのピッチおよび／または直径を変化させて、放出される光の性質を変えることができる。
ナノワイヤまたはナノピラミッドが異なる化合物の領域を含むことがさらに好ましい。したがって、ナノワイヤまたはナノピラミッドは、ＧａＮ等の第１のＩＩＩ－Ｖ族半導体の領域に続いて、ＡｌＧａＮ等の異なるＩＩＩ－Ｖ族半導体の領域を含んでいてもよい。ナノワイヤまたはナノピラミッドは、２つ以上または３つ以上といった複数の領域を含むことができる。これらの領域は、軸方向に成長したナノワイヤの層、または放射状に成長したナノワイヤまたはナノピラミッドのシェルであってもよい。
グラフェン層と基板との分離を容易にするために、不活性のフィラーを使用して、成長したＮＷまたはＮＰを囲んでもよい。
［ドーピング］
本発明のナノワイヤまたはナノピラミッドは、ｐｎ接合またはｐｉｎ接合を含んでもよい。したがって、本発明のデバイス、特にｐｉｎ接合をベースとするデバイスは、任意に、ｐ型半導体領域とｎ型半導体領域との間に非ドープ真性半導体領域を有する。いくつかのｐ型領域およびｎ型領域は、オーミック接触に使用されるため、通常、高濃度にドープされる。真性領域は、多重量子井戸および複数の量子バリアからなる単一の活性層または複数の活性層であり得る。
したがって、ナノワイヤまたはナノピラミッドは、ドープされていることが好ましい。ドーピングは、一般的には、例えば、ＭＢＥまたはＭＯＶＰＥ成長中に、ナノワイヤまたはナノピラミッドに不純物イオンを導入することを伴なう。ドーピングレベルは、１０15／ｃｍ3～１０20／ｃｍ3に制御することができる。ナノワイヤまたはナノピラミッドは、所望の通りに、ｐ型ドープまたはｎ型ドープすることができる。ドープされた半導体は、外因性導体（ｅｘｔｒｉｎｓｉｃ ｃｏｎｄｕｃｔｏｒ）である。
真性半導体にドナー（アクセプタ）不純物をドープすることにより、ｎ（ｐ）型半導体は、正孔（電子）濃度よりも高い電子（正孔）濃度を有する。ＩＩＩ－Ｖ族化合物、特に窒化物の好適なドナー（アクセプタ）は、Ｓｉ（Ｍｇ、Ｂｅ、およびＺｎ）とすることができる。ドーパントは成長プロセス中に導入するか、またはナノワイヤもしくはナノピラミッドの形成後にイオン注入によって導入できる。
ＬＥＤの外部量子効率（ＥＱＥ）をより高くするためには、キャリア注入効率をより高くする必要がある。しかしながら、ＡｌＧａＮ合金中のＡｌ含有量の増加に伴ないＭｇアクセプタのイオン化エネルギーが増加すると、Ａｌ含有量の高いＡｌＧａＮ合金において、より高い正孔濃度を得ることが困難となる。正孔注入効率（特に、Ａｌ含有量の高いバリア層において）をより高くするために、本発明者らは、個々に、あるいは一緒に使用することができるいくつかの戦略を考案している。
よって、ドーピングプロセスにおいて、解決すべき課題がある。本発明のナノワイヤまたはナノピラミッドは、Ａｌを含むことが好ましい。Ａｌの使用は、高Ａｌ含有量が高バンドギャップをもたらし、ナノワイヤまたはナノピラミッドの活性層からのＵＶ－Ｃ ＬＥＤ発光を可能にし、および／またはドープされたバリア層での放出光の吸収が回避されるため有益である。バンドギャップが高ければ、ナノワイヤまたはナノピラミッドのこの部分により紫外光が吸収される可能性は低い。したがって、ナノワイヤまたはナノピラミッドにＡｌＮまたはＡｌＧａＮを使用することが好ましい。
しかしながら、高い導電率（高い正孔濃度）を得るためのＡｌＧａＮまたはＡｌＮのｐ型ドーピングは、ＭｇまたはＢｅアクセプタのイオン化エネルギーがＡｌＧａＮ合金中のＡｌ含有量の増加と共に増加するため困難である。本発明者らは、平均Ａｌ含有量のより高いＡｌＧａＮ合金において導電率を最大にする（すなわち、正孔濃度を最大にする）ため、様々な解決策を提案している。
ナノワイヤまたはナノピラミッドがＡｌＮまたはＡｌＧａＮを含む場合、ｐ型ドーパントの導入により高導電率を得ることが課題である。
１つの解決策は、短周期超格子（ＳＰＳＬ）によるものである。この方法では、Ａｌ組成のより高い均一なＡｌＧａＮ層の代わりに、Ａｌ含有量の異なる交互に重なる層からなる超格子構造体を成長させる。例えば、Ａｌ含有量が３５％のバリア層を、例えば、交互に重なるＡｌxＧａ1-xＮ：Ｍｇ／ＡｌyＧａ1-yＮ：Ｍｇ（ｘ＝０．３０／ｙ＝０．４０）からなる、厚さ１．８～２．０ｎｍのＳＰＳＬで置き換えることができる。Ａｌ組成のより低い層におけるアクセプタの低イオン化エネルギーにより、バリア層のバリア高さを損なうことなく、正孔注入効率が向上する。この効果は、界面の分極場によりさらに増強される。ＳＰＳＬに続いて、より良好な正孔注入のために、高度にｐ型ドープされたＧａＮ：Ｍｇ層を設けることができる。
より一般的には、本発明者らは、ｐ型ドープされたＡｌzＧａ1-zＮ合金（式中、ｘ＜ｚ＜ｙ）の代わりに、ｐ型ドープされたＡｌxＧａ1-xＮ／ＡｌyＧａ1-yＮ短周期超格子（すなわち、ＡｌxＧａ1-xＮおよびＡｌyＧａ1-yＮが交互に重なる薄層）であって、Ａｌモル分率ｘがｙより低いものを、ナノワイヤまたはナノピラミッド構造に導入することを提案している。ｘは０といった低い値（すなわち、ＧａＮ）であってもよく、ｙは１といった高い値（すなわち、ＡｌＮ）であってもよいことが理解されるであろう。超格子周期は、好ましくは５ｎｍ以下、２ｎｍ等とすべきであり、この場合、超格子は単一のＡｌzＧａ1-zＮ合金（ｚは、ｘおよびｙの層厚加重平均である）として機能するが、Ａｌ含有量のより低いＡｌxＧａ1-xＮ層に対するｐ型ドーピング効率がより高いため、ＡｌzＧａ1-zＮ合金よりも高い導電率を有する。
ｐ型ドープされた超格子を有するナノワイヤまたはナノピラミッドでは、ｐ型ドーパントがＭｇまたはＢｅ等のアルカリ土類金属であることが好ましい。
Ａｌ含有ナノワイヤ／ナノピラミッドのドーピングの問題を解決するためのさらなる選択肢は、同様の原理に基づく。Ａｌ含有量が少ないかまたはＡｌを含有しない薄いＡｌＧａＮ層を含む超格子の代わりに、ナノワイヤまたはナノピラミッド内のＡｌＧａＮの成長方向にＡｌ含有量（モル分率）の勾配を有するナノ構造を設計することができる。したがって、ナノワイヤまたはナノピラミッドが成長するにつれて、Ａｌ含有量を減少／増加させ、その後、再度増加／減少させ、ナノワイヤまたはナノピラミッド内にＡｌ含有量勾配を生じさせる。
これは、分極ドーピングと呼ばれる場合がある。一方法において、前記層において、ＧａＮからＡｌＮに向かって、またはＡｌＮからＧａＮに向かって勾配を付与する。ＧａＮからＡｌＮへの勾配領域およびＡｌＮからＧａＮへの勾配領域は、それぞれ、ｎ型導電性およびｐ型導電性をもたらし得る。これは、隣接ダイポールと比較して大きさの異なるダイポールの存在により生じ得る。ＧａＮからＡｌＮへの勾配領域およびＡｌＮからＧａＮへの勾配領域は、それぞれ、ｎ型ドーパントおよびｐ型ドーパントでさらにドーピングすることができる。
好ましい実施形態では、ドーパントとしてＢｅを使用し、ＡｌＧａＮナノワイヤにおいてｐ型ドーピングが用いられる。
よって、一選択肢として、ＧａＮナノワイヤ／ナノピラミッドから開始し、Ａｌを増加させ、Ｇａ含有量を徐々に減少させて、成長厚がおそらく１００ｎｍを超えるＡｌＮを形成することが挙げられる。この勾配領域は、結晶面、極性、ならびに、勾配領域においてＡｌ含量が減少しているか増加しているかに応じて、ｐ型またはｎ型領域としてそれぞれ機能し得る。次に、反対のプロセスを実施し、ＧａＮをもう一度生成し、ｎ型またはｐ型領域（先に調製したものとは反対の領域）を生じさせる。これらの勾配領域に、Ｓｉ等のｎ型ドーパントおよびＭｇまたはＢｅ等のｐ型ドーパントをさらにドープし、電荷キャリア密度の高いｎ型またはｐ型領域をそれぞれ得ることが可能である。結晶面および極性は、当該技術分野において公知であるように、ナノワイヤ／ナノピラミッドのタイプによって決定される。
したがって、別の態様において、本発明のナノワイヤまたはナノピラミッドは、Ａｌ、Ｇａ、およびＮ原子を含み、ナノワイヤまたはナノピラミッドの成長中に、Ａｌ濃度を変化させ、ナノワイヤまたはナノピラミッド内にＡｌ濃度勾配を生じさせる。
第３の実施形態では、Ａｌ含有ナノワイヤまたはナノピラミッドにおけるドーピングに関する課題に、トンネル接合を用いて対応する。トンネル接合は、２つの導電性材料間の、薄層等の障壁である。本発明において、障壁は、半導体デバイスの中央のオーム電気接点として機能する。
一方法においては、薄い電子ブロック層が活性領域の直後に挿入され、その後、活性層に使用されるＡｌ含有量より高いＡｌ含有量を有するｐ型ドープされたＡｌＧａＮバリア層が続く。ｐ型ドープされたバリア層の後に、高濃度にｐ型ドープされたバリア層と非常に薄いトンネル接合層が続き、さらに、ｎ型ドープされたＡｌＧａＮ層が続く。トンネル接合層は、ｐ－ＡｌＧａＮ中の価電子帯から電子がｎ－ＡｌＧａＮ中の伝導帯へとトンネルし、ｐ－ＡｌＧａＮ層に注入される正孔を生成するように選択される。
より一般的には、ナノワイヤまたはナノピラミッドが、非常に薄いＡｌ層等のＡｌ層により分離された、ドープＧａＮの２つの領域（１つのｐ型ドープ領域と１つのｎ型ドープ領域）を有することが好ましい。Ａｌ層の厚さは、数ｎｍであってもよく、１～１０ｎｍ等であってもよい。高濃度にドープされたＩｎＧａＮ層を含むトンネル接合としての機能を果たすことができる材料の選択肢は他にもあることが理解されるであろう。
ドープＧａＮ層をＡｌ層上に成長させることが可能であることは、特に驚くべき事項である。
したがって、本発明は、一実施形態において、Ａｌ層により分離された、ｐ型ドープ（Ａｌ）ＧａＮ領域およびｎ型ドープ（Ａｌ）ＧａＮ領域を有するナノワイヤまたはナノピラミッドを提供する。
本発明のナノワイヤまたはナノピラミッドは、放射状または軸方向にヘテロ構造形態を有するように成長させることができる。例えば、軸方向にヘテロ構造化されたナノワイヤまたはナノピラミッドの場合、ｐ型ドープコアを最初に成長させ、次に、ｎ型ドープコアを続けて成長させる（またはその逆）ことによって、ｐｎ接合を軸方向に形成することができる。コアは、軸方向にヘテロ構造化することもでき、シェルは、放射状にヘテロ構造化することができる。真性領域は、ｐｉｎ型ナノワイヤまたはナノピラミッドの場合、ドープコア間に配置することができる。放射状にヘテロ構造化されたナノワイヤまたはナノピラミッドの場合、ｐ型ドープナノワイヤコアまたはｐ型ドープナノピラミッドコアを最初に成長させた後、ｎ型ドープ半導体シェルを成長させる（またはその逆）ことにより、ｐｎ接合を放射状に形成することができる。真性シェルは、ｐｉｎ型ナノワイヤまたはナノピラミッドの場合、ドープ領域間に配置することができる。
ナノワイヤは、軸方向に成長し、よって、ナノワイヤまたはナノピラミッドの軸方向に沿って第１のセクションおよび第２のセクションから形成されることが好ましい。これら２つのセクションに、異なるドーピングを行い、ｐｎ接合またはｐｉｎ接合を生成する。ナノワイヤの頂部または底部のセクションは、ｐ型ドープセクションまたはｎ型ドープセクションである。
ｐｉｎナノワイヤまたはナノピラミッドでは、電荷キャリアがそれぞれのｐ領域およびｎ領域に注入されると、それらはｉ領域で再結合し、この再結合により光が生成される。ｐｎ接合の場合、再結合は空間電荷領域で生じる（真性領域がないため）。光は、各ナノワイヤまたはナノピラミッドの内部でランダムに生成され、全方向に放出される。このような構造における一つの問題は、生成された光の一部しか所望の方向に向けられないため、そのかなりの部分が無駄になることである。したがって、反射層の使用により、放出光が、確実に所望の方向に、特に、反射層とは反対の方向に向かってデバイスから放出されるようになる。特に、光は、グラフェン層および基板（存在する場合）を介して反射される（これらは光反射層とは反対側にある）。
光検出器の実施形態において、反射層は必須ではないが、存在する場合、さもなければ失われるだろう光を、検出するためナノワイヤまたはナノピラミッドに反射し得る。
本発明のナノワイヤまたはナノピラミッドは、エピタキシャル成長することが好ましい。結晶方位は、基板により決定される。したがって、ナノワイヤまたはナノピラミッドの基底部とグラフェン層との接合部において、ナノワイヤまたはナノピラミッド内に結晶面がエピタキシャルに形成される。これらは、同一の結晶学的方向に互いに積み重なり合うことにより、ナノワイヤまたはナノピラミッドをエピタキシャル成長させる。ナノワイヤまたはナノピラミッドは、鉛直に成長することが好ましい。本明細書において使用する鉛直という用語は、ナノワイヤまたはナノピラミッドが、グラフェン層に対して垂直に成長することを意味する。実験科学では、成長角度は正確に９０°でなくてもよいが、鉛直という用語は、ナノワイヤまたはナノピラミッドが、鉛直／垂直方向から約１０°の範囲内、例えば、５°の範囲内にあることを意味することが理解されるであろう。エピタキシャル成長により、ナノワイヤまたはナノピラミッドとグラフェン層とが密着することが期待される。接触特性をさらに高めるために、グラフェン層をドープして、成長したナノワイヤまたはナノピラミッドの主要なキャリアと一致させることができる。
ボトムコンタクト（ｂｏｔｔｏｍ ｃｏｎｔａｃｔ）は、オーミックであるのが好ましい。
ナノワイヤまたはナノピラミッドは、互いにほぼ平行に成長することが好ましい。
基板内にはエピタキシャル成長が起こり得る多くの面が存在することが理解されるであろう。実質的に全てのナノワイヤまたはナノピラミッドが、同一面から成長することが好ましい。その面が、基板表面に平行であることが好ましい。理想的には、成長したナノワイヤまたはナノピラミッドは、実質的に平行である。ナノワイヤまたはナノピラミッドは、基板に対して実質的に垂直に成長するのが好ましい。
本発明のナノワイヤまたはナノピラミッドは、立方晶構造を有するナノワイヤまたはナノピラミッドの場合は＜１１１＞方向に成長することが好ましい。ナノワイヤが六方晶構造を有する場合、成長は＜０００１＞方向に発生する。
ナノワイヤまたはナノピラミッドは、好ましくは、ＭＢＥまたはＭＯＶＰＥにより成長させる。ＭＢＥ法では、グラフェン層に各反応物の分子ビームが供給されるが、例えば、ＩＩＩ族元素とＶ族元素とを同時に供給することが好ましい。グラフェン層上におけるナノワイヤまたはナノピラミッドの核生成および成長は、ＭＢＥ技術を用いて、例えば、ＩＩＩ族元素とＶ族元素とを交互に供給できるマイグレーション・エンハンスト・エピタキシー（ＭＥＥ）または原子層ＭＢＥ（ＡＬＭＢＥ）を使用することでより高度に制御し得る。
窒化物の場合の好ましい技術は、プラズマ支援固体ソースＭＢＥであり、ガリウム、アルミニウムおよびインジウム等の非常に純粋な元素を、ゆっくりと蒸発し始めるまで、別個のエフュージョンセル内で加熱する。一般的に、ｒｆプラズマ窒素源を使用して、低エネルギーの窒素原子ビームを生成する。その後、ガス状の元素は、グラフェン層上で凝結し、そこで互いに反応し得る。ガリウムおよび窒素の例においては、単結晶ＧａＮが形成される。「ビーム」という用語の使用は、プラズマ源からの蒸発した原子（例えば、ガリウム）および窒素原子が、グラフェン層に到達するまで、互いにまたは真空チャンバーガスと相互作用しないことを意味する。
ＭＢＥは、バックグラウンド圧力が通常約１０-10～１０-9Ｔｏｒｒの超高真空中で行われる。ナノ構造は、一般的にはゆっくりと成長し、例えば、１時間当たり数μｍまでの速度で成長する。これにより、ナノワイヤまたはナノピラミッドをエピタキシャル成長させ、構造性能を最大化することができる。
放出光の性質は、ナノワイヤまたはナノピラミッドの直径および組成によって決まる。ナノワイヤまたはナノピラミッドのバンドギャップを調整するために、温度およびフラックスを使用することができる（Nanotechnology 25 (2014) 455201）。
ＭＯＶＰＥ法において、基板／グラフェン層は反応器内に保持され、当該反応器内において、キャリアガスおよび各反応物の有機金属ガス、例えば、ＩＩＩ族元素を含む有機金属前駆体およびＶ族元素を含む有機金属前駆体が、基板／グラフェン層に供給される。一般的なキャリアガスは、水素、窒素、またはこれら２つの混合物である。グラフェン層上におけるナノワイヤまたはナノピラミッドの核生成および成長は、ＭＯＶＰＥ技術を用いて、例えば、ＩＩＩ族元素とＶ族元素とを交互に供給することができるパルス層成長技術を使用することによって、より高度に制御し得る。
［ナノワイヤまたはナノピラミッドの選択領域成長］
本発明のナノワイヤまたはナノピラミッドは、好ましくは、選択領域成長（ＳＡＧ）法により成長させる。ＮＷまたはＮＰがグラフェン層上でリモートエピタキシーにより成長する場合、この方法では、グラフェン層上に堆積したナノホールパターンを有するマスクが必要となり得る。後述の成長方法は、ナノワイヤ／ナノピラミッドが、グラフェンマスク内の孔を通じて基板／中間層から成長する場合（技術的に実行可能な場合）に等しく適用される。
成長したナノワイヤまたはナノピラミッドの高さおよび直径においてより均一でより規則的なナノワイヤまたはナノピラミッドのアレイを作製するために、本発明者らは、グラフェン層上におけるマスクの使用を想定している。このマスクは、規則的な孔を有し、ナノワイヤまたはナノピラミッドは、基板全体にわたって規則的な配列で均一なサイズに成長することができる。マスクの孔パターンは、従来の光／電子ビームリソグラフィーまたはナノインプリントを用いて容易に製造することができる。ナノワイヤまたはナノピラミッドを成長させるグラフェン表面上に規則的な核生成部位のアレイを生成するために、集束イオンビーム技術を使用してもよい。
したがって、マスクは、グラフェン層に適用し、グラフェン層表面を露出させる孔を、場合によっては規則的なパターンで、エッチングすることができる。さらに、孔のサイズおよびピッチは、慎重に制御することができる。孔を規則的に配置することにより、規則的なパターンのナノワイヤまたはナノピラミッドを成長させることができる。グラフェン自体がホールマスクとして機能する場合、さらなるマスク層は必要ない。
さらに、孔のサイズを制御し、各孔内に確実に１つのナノワイヤまたはナノピラミッドしか成長できないようにすることができる。最終的に、孔は、ナノワイヤまたはナノピラミッドの成長を可能にするのに十分な大きさのサイズに作ることができる。このようにして、規則的なナノワイヤまたはナノピラミッドのアレイを成長させることができる。
孔のサイズを変化させることにより、ナノワイヤまたはナノピラミッドのサイズを制御することができる。穴のピッチを変化させることにより、ナノワイヤまたはナノピラミッドからの光の光抽出を最適化することができる。
マスク材は、堆積時、下にあるグラフェン層を損傷することのない任意の材料であり得る。好ましい選択肢として、酸化物、窒化物、およびフッ化物が挙げられる。マスクはまた、放出光（ＬＥＤ）および入射光（光検出器）に対して透明でなければならない。孔の最小サイズは、５０ｎｍ、好ましくは、少なくとも１００～２００ｎｍであり得る。マスクの厚さは、１０～１００ｎｍ、例えば、１０～４０ｎｍとすることができる。
マスク自体は、不活性化合物、例えば、二酸化ケイ素または窒化ケイ素等で作ることができる。特に、ホールパターンマスクは、例えば、電子ビーム蒸着、ＣＶＤ、ＰＥ－ＣＶＤ、スパッタリングまたはＡＬＤにより堆積される、ＳｉＯ2、Ｓｉ3Ｎ4、ＭｏＯ2、Ｗ2Ｏ3、ＢＮ（例えば、ｈ－ＢＮ）、ＡｌＮ、ＭｇＦ2、ＣａＦ2、ＨｆＯ2、ＴｉＯ2またはＡｌ2Ｏ3等の少なくとも１つの絶縁材料を含む。したがって、マスクは、電子ビーム堆積、ＣＶＤ、プラズマ強化ＣＶＤ、スパッタリングおよび原子層堆積（ＡＬＤ）による等、任意の便利な技術によりグラフェン層表面に設けることができる。
ナノワイヤ成長の前に窒化または酸化されたＴｉマスクは、均一なＮＷの成長を可能にすることが分かっている（例えば、J. Crystal Growth 311(2009) 2063-68を参照）ため、そのようなマスクの使用が特に好ましい。
選択領域成長法では、所定の位置に均一な長さおよび直径のナノワイヤまたはナノピラミッドが生成される。ナノワイヤまたはナノピラミッドは、ナノホールパターンを有するマスクなしで成長させることも可能である。その場合、ナノワイヤまたはナノピラミッドは、サイズ（長さおよび直径）が不均一となり、ランダムな位置に配置されることになる。一実施形態では、マスクを使用することなく、本発明のナノワイヤまたはナノピラミッドを成長させるのが好ましい。さらに、本発明者らは、マスクがない場合にナノワイヤ密度を最大にすることができることを見出した。１平方マイクロメートル当たり少なくとも２０ナノワイヤ、例えば、１平方マイクロメートル当たり少なくとも２５ナノワイヤといったナノワイヤ密度が可能である。これらの非常に高いナノワイヤ密度は、特に、ＧａＮまたはＡｌＧａＮナノワイヤに関するものである。
次に、ナノワイヤまたはナノピラミッドの成長に際し、グラフェン温度は、対象のナノワイヤまたはナノピラミッドの成長に適した温度に設定することができる。成長温度は、３００℃～１０００℃の範囲内であり得る。しかしながら、ナノワイヤまたはナノピラミッドの材料の性質および成長方法に応じた特定の温度が採用される。ＭＢＥにより成長させるＧａＮの場合、好ましい温度は、７００℃～９５０℃であり、例えば、７５０℃～９００℃、例としては７６０℃等である。ＡｌＧａＮの場合、その範囲はわずかに高く、例えば、７８０℃～９８０℃、例としては８３０℃～９５０℃等、例えば、８４０℃である。
したがって、ナノワイヤまたはナノピラミッドは、ナノワイヤまたはナノピラミッド内に異なるＩＩＩ－Ｖ族半導体を含むことができ、例えば、ＧａＮ基部に始まり、これにＡｌＧａＮ成分またはＡｌＧａＩｎＮ成分が続く等とすることができることが理解されるであろう。
ＭＢＥにおけるナノワイヤまたはナノピラミッドの成長は、Ｇａエフュージョンセル、窒素プラズマセルおよびドーパントセルのシャッターを同時に開くことにより開始され、ドープされたＧａＮナノワイヤまたはナノピラミッド（本明細書においては「基部」と呼ぶ）の成長を開始することができる。ＧａＮ基部の長さは、１０ｎｍから数百ナノメートルの間に維持することができる。その後、必要に応じて基板温度を上昇させ、Ａｌシャッターを開きＡｌＧａＮナノワイヤまたはナノピラミッドの成長を開始することができる。ＧａＮ基部を成長させることなく、グラフェン層上においてＡｌＧａＮナノワイヤまたはナノピラミッドの成長を開始することができる。ｎ型およびｐ型ドープされたナノワイヤまたはナノピラミッドは、ナノワイヤまたはナノピラミッドの成長中に、それぞれ、ｎ型ドーパントセルおよびｐ型ドーパントセルのシャッターを開くことにより得られる。例えば、ナノワイヤまたはナノピラミッドのｎ型ドーピングのためのＳｉドーパントセル、およびナノワイヤまたはナノピラミッドのｐ型ドーピングのためのＭｇドーパントセルが挙げられる。
エフュージョンセルの温度により、成長速度を制御することができる。便利な成長速度は、従来の面（層ごとの）成長中に測定される速度で、１時間当たり０．０５～２μｍ、例えば、１時間当たり０．１μｍである。Ａｌ／Ｇａの比は、エフュージョンセルの温度を変えることで変更できる。
成長させるナノワイヤまたはナノピラミッドの性質に応じて、分子ビームの圧力を調整することもできる。好適なレベルのビーム等価圧力は、１×１０-7～１×１０-4Ｔｏｒｒである。
反応物（例えば、ＩＩＩ族原子およびＶ族分子）間のビームフラックス比は変更可能であり、好ましいフラックス比は、他の成長パラメータおよび成長させるナノワイヤまたはナノピラミッドの性質によって決まる。窒化物の場合、ナノワイヤまたはナノピラミッドは、常に窒素が豊富な条件下で成長させる。
本発明のナノワイヤまたはナノピラミッドは、好ましくは、ｎｐ型またはｎｉｐ型Ａｌ（Ｉｎ）ＧａＮまたはＡｌＧａＮナノワイヤまたはナノピラミッドを含む。活性層（ｉ領域）は、Ａｌx1Ｇａy1Ｎ／Ａｌx2Ｇａy2Ｎ（ｘ１＞ｘ２およびｘ１＋ｙ１＝ｘ２＋ｙ２＝１）多重量子井戸または超格子構造から成り得る。ｐ領域は、電子ブロック層（単一または複数の量子バリア層）を含み（ｉｎｃｌｕｄｅ／ｃｏｍｐｒｉｓｅ）、少数キャリア（電子）のｐ領域へのオーバーフローを防ぐことができる。
したがって、好ましい実施形態は、ナノワイヤまたはナノピラミッドが多重量子井戸を有するものである。よって、好ましい実施形態は、ナノワイヤまたはナノピラミッドが電子ブロック層を有するものである。理想的には、ナノワイヤまたはナノピラミッドは、電子ブロック層および多重量子井戸の両方を有する。
したがって、本発明の一実施形態では、２段階成長法等の多段階成長法を採用し、例えば、ナノワイヤまたはナノピラミッドの核生成とナノワイヤまたはナノピラミッドの成長とを別々に最適化する。
ＭＢＥの大きな利点は、例えば、反射高エネルギー電子回折（ＲＨＥＥＤ）を用いて、成長するナノワイヤまたはナノピラミッドをその場で分析できることである。ＲＨＥＥＤは、結晶材料の表面を特徴付けるために通常使用される技術である。この技術は、ナノワイヤまたはナノピラミッドがＭＯＶＰＥ等の他の技術によって形成される場合には、容易に適用することはできない。
ＭＯＶＰＥの大きな利点は、ナノワイヤまたはナノピラミッドを、はるかにより速い成長速度で成長させることができることである。この方法は、例えば、真性ＡｌＮ／Ａｌ（Ｉｎ）ＧａＮ多重量子井戸（ＭＱＷ）、ＡｌＧａＮ電子ブロック層（ＥＢＬ）およびｐ型ドープされた（Ａｌ）ＧａＮシェルから成るシェルを有するｎ型ドープされたＧａＮコア等、放射状ヘテロ構造ナノワイヤまたはナノピラミッドおよびマイクロワイヤの成長に有利である。この方法はまた、例えば、Ｖ／ＩＩＩモル比をより低く、基板温度をより高くする等、成長パラメータを変更した連続成長モードまたはパルス成長技術等の技術を用いて、軸方向にヘテロ構造化されたナノワイヤまたはナノピラミッドの成長も可能にする。
より詳細には、反応器は、サンプルを配置した後、排気しなければならず、かつ、Ｎ2置換により反応器内の酸素および水分を除去する。これは、成長温度でのグラフェンへの損傷を避けるためであり、かつ、前駆体と酸素および水分との望ましくない反応を回避するためである。全圧は、５０～４００Ｔｏｒｒになるよう設定する。反応器内をＮ2置換した後、約１２００℃の基板温度でＨ2雰囲気下においてグラフェン層の熱的クリーニングを行う。その後、基板温度は、対象のナノワイヤまたはナノピラミッドの成長に適した温度に設定することができる。成長温度は、７００℃～１２００℃の範囲であってもよい。しかしながら、ナノワイヤまたはナノピラミッドの材料の性質に応じた特定の温度が採用される。ＧａＮの場合、好ましい温度は、８００℃～１１５０℃であり、例えば、９００℃～１１００℃であり、１１００℃または１０００℃等である。ＡｌＧａＮの場合、その範囲はわずかに高く、例えば、９００℃～１２５０℃であり、１０５０℃～１２５０℃等であり、例えば、１２５０℃または１１５０℃である。
有機金属前駆体は、Ｇａの場合はトリメチルガリウム（ＴＭＧａ）またはトリエチルガリウム（ＴＥＧａ）のいずれか、Ａｌの場合はトリメチルアルミニウム（ＴＭＡｌ）またはトリエチルアルミニウム（ＴＥＡｌ）のいずれか、Ｉｎの場合はトリメチルインジウム（ＴＭＩｎ）またはトリエチルインジウム（ＴＥＩｎ）のいずれかとすることができる。ドーパント用の前駆体は、シリコンの場合はＳｉＨ4、Ｍｇの場合はビス（シクロペンタジエニル）マグネシウム（Ｃｐ2Ｍｇ）またはビス（メチルシクロペンタジエニル）マグネシウム（（ＭｅＣｐ）2Ｍｇ）とすることができる。ＴＭＧａ、ＴＭＡｌ、およびＴＭＩｎの流量は、５～１００ｓｃｃｍの間に維持することができる。ＮＨ3の流量は、５～１５０ｓｃｃｍの間で変化させることができる。
特に、気相－固相成長の簡易な使用により、ナノワイヤまたはナノピラミッドの成長を可能とし得る。したがって、ＭＢＥの場合、触媒を用いることなくグラフェン層に反応物（例えば、ＩｎおよびＮ）を簡易に適用することにより、ナノワイヤまたはナノピラミッドを形成し得る。したがって、これは、上述の元素から形成された半導体ナノワイヤまたはナノピラミッドをグラフェン層上で直接成長させる本発明のさらなる態様である。よって、直接という用語は、成長を可能にする触媒が存在しないことを意味する。
本発明は、別の態様において、多結晶または単結晶グラフェン層と、ナノワイヤの成長を方向付ける結晶性基板との上に、好ましくは、前記グラフェン層上のホールパターンマスクの孔を通って、エピタキシャル成長させた複数のＩＩＩ－Ｖ族ナノワイヤまたはナノピラミッドを含む構造体であって、前記ナノワイヤまたはナノピラミッドが、
多重量子井戸として機能する真性領域により分離されたｎ型ドープ領域およびｐ型ドープ領域を有し、前記ｐ型ドープ領域が、電子ブロック層を有する、構造体を提供する。
前記領域は、ナノワイヤまたはナノピラミッド内の層またはナノワイヤまたはナノピラミッドを形成するコア上のシェルにより示し得る。したがって、本発明は、さらに、グラフェン層と、ナノワイヤの成長を方向付ける基板との上に、エピタキシャル成長させた複数の放射状のＩＩＩ－Ｖ族ナノワイヤまたはナノピラミッドであって、真性多重量子井戸を含むシェルを備えたｎ型ドープコア、電子ブロックシェル（ＥＢＬ）、およびｐ型ドープシェルをこの順に含む、ナノワイヤまたはナノピラミッドを提供する。ｎ型ドープ領域は、正孔ブロック層（単一または複数の量子バリア層）を含み（ｉｎｃｌｕｄｅ／ｃｏｍｐｒｉｓｅ）、少数電荷キャリア（正孔）のｎ型ドープ領域へのオーバーフローを防止することができる。
［グラフェンホールマスク］
ナノワイヤ／ナノピラミッドを位置決めするため、ホールアレイパターンを備えたマスクを使用し、当該ホールパターンの領域でのみ／主として当該ホールパターンの領域において、ナノワイヤ／ナノピラミッドの成長を可能とすることが知られている。マスクは、基板に垂直な方向への成長を促進することもできる。一般的には、基板にシリカ層を塗布し、エッチングにより所望のパターンの孔を形成する。そして、これらの孔の箇所でのみ／主としてこれらの孔の箇所において、ナノワイヤ／ナノピラミッドが成長する。グラフェン上のナノワイヤ成長と連動させてマスク層が使用されている（ＷＯ２０１３／１０４７２３参照）。
上述のように、本発明の他の実施形態において、本発明者らは、グラフェン層をエッチングすることにより、基板から、または当該グラフェンの下の中間層から、位置決めされたＮＷまたはＮＰを成長させるための孔を形成できることを見出した。驚くべきことに、ホールパターンを形成したグラフェン層は、ＮＷまたはＮＰが、当該グラフェン層そのものの上ではなく、基板（または中間層）から成長しているにもかかわらず、依然としてＮＷまたはＮＰの電極として機能できる。グラフェン層の縁部とＮＷまたはＮＰの縁部とが接触することにより、電気的な接触が生じることが想定されている。
したがって、本発明のさらなる実施形態では、結晶性基板上のグラフェンホールマスクの使用を本発明は提供する。本実施形態では、結晶性基板上に、または、結晶性基板とグラフェン層との間に位置する中間層上に直接設けられたグラフェンマスクにある孔を通じて、ナノワイヤ／ナノピラミッドは成長する。本発明者らは、この配置により、基板／中間層上にＮＷ／ＮＰが直接エピタキシャル成長することが可能になり、また、グラフェン上面に直接成長した、すなわち、孔内以外で成長した追加のナノ構造は、リモートエピタキシーにより、グラフェンの下の中間層／結晶性基板とエピタキシャルな関係となることができるという利点があることを見出した。これにより、特にＮＷ／ＮＰが合体するように成長した場合、構造的および光学的／電気的な利点が得られる。
したがって、本発明のさらなる実施形態では、本発明は、
サファイア、Ｓｉ、ＳｉＣ、Ｇａ2Ｏ3、またはＩＩＩ－Ｖ族半導体の基板と、
前記基板の上面に直接配置されたＩＩＩ－Ｖ族半導体中間層と、
前記中間層の上面に直接設けられたグラフェン層と、を備え、
前記グラフェン層を貫通する複数の孔が存在し、
複数のナノワイヤまたはナノピラミッドが前記孔内で前記中間層から成長し、前記ナノワイヤまたはナノピラミッドが、少なくとも１つの半導電性ＩＩＩ－Ｖ族化合物を含む、構造体を提供する。
さらなる態様では、本発明は、
サファイア、Ｓｉ、ＳｉＣ、Ｇａ2Ｏ3、またはＩＩＩ－Ｖ族半導体の基板上に直接担持されたグラフェン層を備え、
前記グラフェン層を貫通する複数の孔が存在し、
複数のナノワイヤまたはナノピラミッドが前記孔内で前記基板から成長し、前記ナノワイヤまたはナノピラミッドが、少なくとも１つの半導電性ＩＩＩ－Ｖ族化合物を含む、構造体を提供する。
これらの実施形態では、グラフェン層は、一般的には、基板または中間層上に直接成長する。重要なことに、グラフェン層は、基板または中間層から成長したナノワイヤまたはナノピラミッドに対し、電極として機能し得る。したがって、一般的には、グラフェン層は、ナノワイヤまたはナノピラミッドの少なくとも一部と電気的に接触している。
［グラフェンホールマスクを使用する場合の基板層］
この特定の実施形態における基板は、上述の結晶性基板と同じとしてもよい。さらに、以下が適用される。
グラフェンホールマスクを有する実施形態では、ナノワイヤおよびナノピラミッドは基板から成長できるため、基板は結晶性基板であることが好ましい。適切な基板としては、サファイア、Ｓｉ、ＳｉＣ、Ｇａ2Ｏ3、または、ＧａＮ、ＡｌＮ、ＧａＡｓ等のＩＩＩ－Ｖ族半導体基板が挙げられる。本発明の全ての実施形態において、Ｇａ2Ｏ3は、β－Ｇａ2Ｏ3であることが好ましい。適切なＩＩＩ－Ｖ族半導体は、ナノワイヤまたはナノピラミッドとの関連において、上記のものである。
さらに、ＩＩＩ－Ｖ族半導体の選択肢について、ＩＩＩ族の選択肢は、Ｂ、Ａｌ、Ｇａ、Ｉｎ、およびＴｌである。ここで好ましい選択肢は、Ｇａ、Ａｌ、およびＩｎである。Ｖ族の選択肢は、Ｎ、Ｐ、Ａｓ、Ｓｂである。好ましい選択肢は、Ｎである。もちろん、２つ以上のＩＩＩ族元素および／または２つ以上のＶ族元素を前記基板層に用いることができる。基板層に用いる好ましいＩＩＩ－Ｖ族半導体化合物としては、ＢＮ、ＡｌＡｓ、ＧａＳｂ、ＧａＰ、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＧａＡｓ、ＩｎＰ、ＩｎＮ、ＩｎＧａＮ、ＩｎＧａＡｓ、ＩｎＳｂ、ＩｎＡｓ、またはＡｌＧａＡｓが挙げられる。選択肢としては、Ｎと組み合わせたＡｌ、Ｇａ、およびＩｎをベースとする化合物が挙げられる。ＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、またはＡｌＮの使用が非常に好ましい。これらの材料は、強いイオン力を持ち、その結果、リモートエピタキシーを促進することができる（上述および後述参照）。ＡｌＮが特に好ましいが、これは、イオン力が強いだけでなく、ＵＶＣ透過性があるため、フリップチップＵＶＣ ＬＥＤにより適しているためである。ＡｌＮは、例えば、サファイアよりもはるかに強いイオン力を有し、これにより、グラフェン上のＩＩＩ－Ｖ族アイランド成長のリモートエピタキシーの収率を高めることができる。
上記の基板材料の混合物を使用してもよい。特に好ましい選択肢としては、サファイア、ＧａＮ、ＧａＮ／サファイア；ＡｌＧａＮ、ＡｌＧａＮ／サファイア；ＡｌＮ、ＡｌＮ／サファイア、Ｓｉ；ＧａＮ／Ｓｉ；ＡｌＧａＮ／Ｓｉ；ＡｌＮ／Ｓｉ、ＳｉＣ；ＧａＮ／ＳｉＣ；ＡｌＧａＮ／ＳｉＣ；ＡｌＮ／ＳｉＣが挙げられる。非常に好ましい選択肢として、Ｇａ2Ｏ3または（ＡｌxＧａ1-x）2Ｏ3が挙げられる。ＡｌＮ／サファイア、ＡｌＮ／Ｓｉ、またはＡｌＮ／ＳｉＣの組み合わせが特に好ましく、中でも、ＡｌＮ／サファイアが好ましい。上記の命名では、まとまり内の最初の化合物（すなわち「／」の前の化合物）は、一般的には中間層であり、２番目の化合物は、中間層の下にある基板である。中間層については、以下で詳述する。
基板は結晶性で、表面に垂直な結晶方位が［１１１］、［１１０］、または［１００］であってもよい。
結晶方位［０００１］のサファイアの使用が特に好ましい。
特定の実施形態では、サファイア、ＳｉＣ、Ｇａ2Ｏ3、またはＩＩＩ－Ｖ族半導体の基板を使用することが好ましい（特に、ＩＩＩ－Ｖ族半導体基板）。これにより、中間層が存在しない場合に、グラフェン層を介したリモートエピタキシーをもたらし、グラフェンの上面のナノ構造の成長に影響を与えることができるからである。特定の実施形態では、中間層が存在しない場合には特に、ＩＩＩ－Ｖ族半導体基板が好ましい（例えば、ＡｌＮ）。
特定の実施形態では、基板は、中間層がある場合には、サファイア、Ｓｉ、ＳｉＣ、Ｇａ2Ｏ3、またはＩＩＩ－Ｖ族半導体の基板から選択され、中間層がない場合には、サファイア、ＳｉＣ、Ｇａ2Ｏ3、またはＩＩＩ－Ｖ族半導体の基板から選択される（これらは、リモートエピタキシャル効果をもたらし得るため）。
したがって、特定の実施形態において、本発明は、
基板と、
前記基板の上面に直接設けられた任意のＩＩＩ－Ｖ族半導体中間層と、
前記中間層が存在する場合にはその上面に直接設けられるか、または前記基板の上面に直接設けられたグラフェン層と、を備え、
前記グラフェン層を貫通する複数の孔が存在し、
複数のナノワイヤまたはナノピラミッドが前記孔内で前記基板または前記中間層から成長し、前記ナノワイヤまたはナノピラミッドが少なくとも１つの半導電性ＩＩＩ－Ｖ族化合物を含み、
中間層がある場合には、前記基板は、サファイア、Ｓｉ、ＳｉＣ、Ｇａ2Ｏ3、またはＩＩＩ－Ｖ族半導体の基板から選択され、中間層がない場合には、前記基板は、サファイア、ＳｉＣ、Ｇａ2Ｏ3、またはＩＩＩ－Ｖ族半導体の基板から選択される、構造体を提供する。
［グラフェンホールマスクを使用する場合の中間層／リモートエピタキシー／ナノアイランド］
特定の実施形態では、基板は、その上面に配置された中間層を有する。このような中間層は、基板とグラフェン層の間に配置される。言い換えれば、構造体は、基板、中間層、およびグラフェン層を、この順で含む。
中間層は、少なくとも１つのＩＩＩ－Ｖ族化合物から形成されている。半導体基板がＩＩＩ－Ｖ族半導体基板である場合には、中間層は異なるＩＩＩ－Ｖ族化合物から形成される。一般的には、中間層は結晶質である。
ＩＩＩ族の選択肢は、Ｂ、Ａｌ、Ｇａ、Ｉｎ、およびＴｌである。ここで好ましい選択肢は、Ｇａ、Ａｌ、およびＩｎである。Ｖ族の選択肢は、Ｎ、Ｐ、Ａｓ、Ｓｂである。好ましい選択肢はＮである。もちろん、中間層に２つ以上のＩＩＩ族元素および／または２つ以上のＶ族元素を用いることも可能である。中間層に用いる好ましい化合物としては、ＢＮ、ＡｌＡｓ、ＧａＳｂ、ＧａＰ、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＧａＡｓ、ＩｎＰ、ＩｎＮ、ＩｎＧａＮ、ＩｎＧａＡｓ、ＩｎＳｂ、ＩｎＡｓ、またはＡｌＧａＡｓが挙げられる。選択肢としては、Ｎと組み合わせたＡｌ、Ｇａ、およびＩｎをベースとする化合物が挙げられる。ＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、またはＡｌＮの使用が非常に好ましい。これらの材料は、強いイオン力を持ち、その結果、リモートエピタキシーを促進することができる（後述参照）。ＡｌＮが特に好ましいが、これは、イオン力が強いだけでなく、ＵＶＣ透過性があるため、フリップチップＵＶＣ ＬＥＤにより適しているためである。ＡｌＮは、例えば、サファイアよりもはるかに強いイオン力を有し、これにより、グラフェン上のＩＩＩ－Ｖ族アイランド成長のリモートエピタキシーの収率を高めることができる。
特定の実施形態では、中間層と、グラフェン層の上面に成長した半導体ナノ構造との間に、リモートエピタキシャル関係がある。別の実施形態では、基板と、グラフェン層の上面に成長した半導体ナノ構造との間に、リモートエピタキシャル関係がある。
特定の実施形態では、中間層は、２００未満、好ましくは１００ｎｍ未満、より好ましくは７５ｎｍ未満、例えば、約５０ｎｍの厚さを有する。適切な厚さの範囲は、１～２００ｎｍ、好ましくは１０～１００ｎｍ、例えば２５～７５ｎｍである。薄い中間層を使用することで、全体が高価な半導体材料でできた基板を使用することなく、リモートエピタキシャル効果を起こすことが可能となる。
孔の外側にあるグラフェン層の上面での成長（すなわち、いわゆる「ナノアイランド」の成長）を防ぐことが困難な場合も多い。そのため、グラフェンの上面で成長するＩＩＩ－Ｖ族構造の高い結晶性を確保することが必要である。このことは、「合体」の場合、すなわち、孔から成長した位置決めされたナノワイヤ／ナノピラミッド同士が結合する場合に特に重要である。
上述のように、リモートエピタキシーとは、非常に薄いグラフェン層を用いて、ナノ構造（あるいはさらに薄い膜）をエピタキシー成長させることができる現象であり、グラフェンが多結晶であっても、ナノ構造の結晶方位はグラフェン層ではなくその下にある基板に一致する。したがって、グラフェン層が基板または中間層とナノ構造との間の緩衝材として機能しているにもかかわらず、ナノ構造は、グラフェンではなく基板または中間層を反映した結晶方向／ファセット方向で成長する。結果として得られるナノワイヤアレイは、たとえグラフェンが多結晶であっても、ファセットが平行でより規則的なものとなる。これにより、材料の様々な特性が向上する。
グラフェンホールマスクを有する実施形態では、ナノワイヤ／ナノピラミッドは、前記ナノワイヤまたはナノピラミッドの結晶方位およびファセット方位が、結晶性基板／中間層によって方向付けられるように成長する。したがって、結晶方位およびファセット方位は、全てのナノワイヤ／ナノピラミッドで同一である。
リモートエピタキシーが起こると、成長中のナノ構造は、その結晶（よって、ならびにファセット）方位をグラフェン層の下にある結晶質の層から採用する。そのため、ナノ構造は、平行なファセットを有すると考えることができる。一方、ナノ構造が多結晶グラフェンからエピタキシャル成長する場合、得られるナノワイヤのファセットは、異なるドメイン／粒子内でランダムに配向している、すなわち、六角ナノワイヤの側面（ファセット）は、１つのグラフェンドメイン／粒子内では平行になり得るが、隣接するグラフェンドメイン／粒子内の六角ナノワイヤの側面（ファセット）に対しては、平行ではなくランダムな配向となる。ナノワイヤの断面は、六角形でも四角形でもよく、好ましくは六角形である。リモートエピタキシーは、全ての結晶方位およびファセット方位が同じである場合に起こる。
好ましくはグラフェンの上面に追加のホールマスクがない場合における中間層の使用は、グラフェンホールマスクの上面で起こるナノアイランド化のためのより質の高い成長をもたらすことができる特定の実施形態である。したがって、特定の実施形態では、構造体は、グラフェンホールマスクを含み、基板およびグラフェンの間に中間層、好ましくはＡｌＮを備えている。特定の実施形態では、酸化物、窒化物、またはフッ化物のマスキング層は存在しない。この設定によれば、１）選択性の向上、および、２）完全に回避することは不可能な場合が多いグラフェンホールマスク上のＩＩＩ－Ｖ族アイランド化に対するリモートエピタキシーの誘発という利点がある。
このリモートエピタキシーにより、ＩＩＩ－Ｖ族アイランド化（すなわち、グラフェン上に形成されたナノアイランド）は、ＩＩＩ－Ｖ族ナノワイヤ／ナノピラミッドと面内エピタキシャルであるため、ナノワイヤ／ナノピラミッドが合体した場合にも欠陥が生じない。したがって、特定の実施形態では、本発明の構造体は、グラフェン上でリモートエピタキシーによって核生成されたＩＩＩ－Ｖ族ナノアイランド（すなわち、グラフェン内の孔を介して中間／基板層上で成長していないもの）を含む。一般的には、ナノアイランドは、ナノワイヤ／ナノピラミッドと同じ材料で形成される。これは、ナノアイランドの成長が、ＮＷ／ＮＰの成長と同時に起こるためである。よって、ＮＷおよびＮＰに対するＩＩＩ－Ｖ族材料の定義は、ナノアイランドにも当てはまる。「ナノアイランド」は、ナノピラミッド、ナノワイヤ、ナノメサ、およびその他の構造を包含し、本明細書では、当該構造をグラフェンの孔内で成長したナノワイヤ／ナノピラミッドと区別するために使用している。好ましくは、前記ナノアイランドのエピタキシー、結晶方位、およびファセット方位は、中間層によって方向付けられる。したがって、一般的には、ナノアイランドの結晶方位は、（孔内で成長した）ナノワイヤおよびナノピラミッドの結晶方位、ならびに中間層の結晶方位と一致する。
リモートエピタキシーを用いることで、最終的なデバイスの電気／光学特性を向上させることができる。
［合体］
位置決めされたナノワイヤ／ナノピラミッドの合体によって大面積の構造を形成することが有益となり得る。合体とは、成長過程における２つ以上のナノ構造が側面から結合することを指し、一般的には、これらの間で成長した「アイランド」ナノ構造の不可避的な結合を指す。これにより、２Ｄまたは３Ｄ構造となる。このような合体構造は、一般的には、表面にピラミッド型の先端を持つ波形の（非平面的な）薄膜に似ている、すなわち、合体構造は一般的には隆起している。特定の実施形態では、合体構造は平面ではない。そのため、一般的には、基板上で成長した平面的な薄膜とは異なる。合体のためには、ナノ構造体は、空隙の形成や転位の大部分を排除できるように、好ましくはそれらの結晶格子が同一方位でなければならない。すなわち、合体するナノワイヤ／ナノピラミッドおよび結合するナノアイランドは、好ましくは、基板／中間層に対してほぼ同一のエピタキシャル関係でなければならない。
合体のためには、グラフェンの上面に追加のマスク層が存在しないこと、すなわち、酸化物／窒化物／フッ化物のマスク層が存在しないことが好ましいが、これは、このようなマスク層が非晶質であり、合体構造が低結晶性となる可能性があるためである。
特定の実施形態では、ナノワイヤ／ナノピラミッドの少なくとも一部または全部が合体している。合体構造には、ナノワイヤ／ナノピラミッドの間で成長したナノ構造、例えば、ナノアイランドが、グラフェンそのものの上に含まれる場合がある。
グラフェンホールマスクを介したリモートエピタキシーを促進する基板／中間層の使用は、合体に特に有益である。なぜなら、ナノワイヤ／ナノピラミッドの結晶方位およびファセット方位が基板／中間層と整合するだけでなく、グラフェン上、すなわち孔の外側で形成されたあらゆるナノアイランドもまた、リモートエピタキシーによって基板／中間層と格子整合するからである。したがって、グラフェン上に形成されたナノアイランドは、ナノワイヤ／ナノピラミッドを備えた合体構造の一部を成すことができる。このリモートエピタキシー効果により、合体構造は、高い結晶性を示し、かつ実質的に欠陥がない。一般的に、転位や積層欠陥はほとんど観察されないか、まったく観察されない。リモートエピタキシーを行わないと、ナノワイヤ／ナノピラミッドが合体した際に、当該ナノワイヤ／ナノピラミッドの間に、欠陥のある不「活性」領域（ｄｅａｄ “ａｃｔｉｖｅ” ｒｅｇｉｏｎ）ができてしまう。
［パターニング］
グラフェンホールマスクを使用する場合、位置決めされたナノワイヤまたはナノピラミッドは、基板または中間層から成長する必要がある。つまり、グラフェン層を貫通する孔をパターニングする必要があることを意味する。これらの孔の形成は、よく知られたプロセスであり、電子ビームリソグラフィーまたはその他の公知の技術を用いて行うことができる。マスクの孔のパターンは、光／電子ビームリソグラフィー、ナノインプリント等の従来のリソグラフィー技術を用いて容易に作製できる。ナノワイヤまたはナノピラミッドの成長のための基板表面または中間層表面上に規則的な核生成部位のアレイを生成するために、集束イオンビーム技術を使用してもよい。グラフェン層に形成された孔は、所望の任意のパターンで配置することができる。
孔の直径は、好ましくは５００ｎｍ以下であり、１００ｎｍ以下等であり、理想的には２０～２００ｎｍ以下である。孔の直径は、ナノワイヤまたはナノピラミッドのサイズの最大直径を設定するため、孔のサイズとナノワイヤまたはナノピラミッドの直径は一致するはずである。しかしながら、孔の大きさよりも大きなナノワイヤまたはナノピラミッドの直径は、成長パラメータを変えるか、コアシェル型のナノワイヤまたはナノピラミッドの形状を採用することで実現できる。ナノワイヤにシェルを適用すると、そのシェルの基底部がグラフェン層の上面に成長する。このようにして、ナノワイヤの基底部がグラフェン層に接触し、電気的接触がより強くなる。
孔の数は、基板（および任意に中間層）の面積と、所望のナノワイヤまたはナノピラミッドの密度の関数である。
孔の形状は限定されない。これらは円形であってもよいが、孔は、三角形、長方形、楕円形等、他の形状であってもよい。
ナノワイヤまたはナノピラミッドが孔内で成長し始めると、これにより、基板に対して実質的に垂直なナノワイヤまたはナノピラミッドの初期成長が確保される傾向がある。これは、本発明のさらに好ましい特徴である。孔１つ当たり、１つのナノワイヤまたはナノピラミッドが成長することが好ましい。
［トップコンタクト］
本発明のデバイスを作製するためには、ナノワイヤまたはナノピラミッドの頂部は、トップ電極を有し、ＬＥＤ実施形態の場合、好ましくは反射層とを有する必要がある。いくつかの実施形態においては、これらの層は一体であってもよい。
１つの好ましい実施形態では、トップコンタクトは別のグラフェン層を用いて形成される。そして、本発明は、形成されたナノワイヤまたはナノピラミッドの頂部にグラフェン層を配置し、トップコンタクトを形成することを含む。グラフェントップコンタクト層は、下層のグラフェン層と実質的に平行であることが好ましい。当該グラフェン層の面積は、他のグラフェン層の面積と同じである必要はないことも理解されるであろう。ナノワイヤまたはナノピラミッドのアレイを有するグラフェン層とのトップコンタクトを形成するために、多数のグラフェン層が必要となる場合がある。
使用されるグラフェン層は、先に詳述したものと同じとすることができる。このグラフェントップコンタクトは、１０層以下の、好ましくは５層以下（これは、少数層グラフェンと呼ぶ）のグラフェンまたはその誘導体を含むべきである。厚さが一原子分であるグラフェンの平面状シートとすることが特に好ましい。
結晶質のまたは「フレーク」状のグラフェンは、積層された多数（すなわち、１０枚超）のグラフェンシートからなる。トップコンタクトの厚さは、２０ｎｍ以下であることが好ましい。さらに好ましくは、グラフェントップコンタクトの厚さを５ｎｍ以下としてもよい。
グラフェンが半導体ナノワイヤまたはナノピラミッドに直接接触する場合、通常、当該グラフェンによりショットキーコンタクトが形成され、コンタクト接合部で障壁が形成されることによって電流の流れが妨げられる。この問題のため、半導体上に堆積したグラフェンについての研究は、主としてグラフェン／半導体ショットキー接合部の使用に関するものに限られていた。
形成されたナノワイヤまたはナノピラミッドへのトップコンタクトの適用は、任意の便利な方法によって実現できる。グラフェン層を基板に移すための方法として上述したものと同様の方法を用いてもよい。キッシュグラファイト、高配向性熱分解グラファイト（ＨＯＰＧ）、またはＣＶＤに由来するグラフェン層は、機械的方法または化学的方法により剥離すればよい。その後、これらの層を、ＨＦまたは酸溶液等のエッチング溶液に移し、剥離プロセスで生じるあらゆる夾雑物およびＣｕ（Ｎｉ、Ｐｔ等）（特に、ＣＶＤ成長グラフェン層の場合）を除去することができる。エッチング溶液を脱イオン水等の他の溶液にさらに交換し、グラフェン層を洗浄することができる。次いで、グラフェン層を、形成されたナノワイヤまたはナノピラミッド上に容易に移動させ、トップコンタクトとすることができる。ここでも、剥離および移動プロセスの間、薄いグラフェン層を支持するために電子ビームレジストまたはフォトレジストを使用してもよく、これは、堆積後に容易に除去することができる。
グラフェン層は、ナノワイヤアレイまたはナノピラミッドアレイの上面に移される前に、エッチングおよび水洗してから完全に乾燥させることが好ましい。グラフェン層とナノワイヤまたはナノピラミッドとの接触を強化するために、この「乾式」移動中に穏やかな圧力および熱を加えることができる。
あるいは、グラフェン層は、溶液（例えば、脱イオン水）と共に、ナノワイヤまたはナノピラミッドアレイの頂部に移動させることができる。溶液が乾燥するにつれて、グラフェン層は、その下にあるナノワイヤまたはナノピラミッドと自然に密着する。この「湿式」移動法では、乾燥プロセス中の溶液の表面張力により、ナノワイヤまたはナノピラミッドアレイの湾曲または破損が生じる可能性がある。これを防ぐために、この湿式法を使用する場合には、より強固なナノワイヤまたはナノピラミッドを用いることが好ましい。直径８０ｎｍを超えるナノワイヤまたはナノピラミッドが好適であり得る。あるいは、鉛直ナノワイヤまたはナノピラミッド構造を支持するホールパターンマスクを使用することができる。臨界点乾燥技術を使用し、乾燥プロセス中に表面張力により生じる損傷を回避してもよい。これを防止する別の方法は、ナノワイヤまたはナノピラミッド間の充填材として電気絶縁性の支持体を使用することである。充填材は、放出光に対し透明である必要がある。以下に、フィラーの使用について検討する。
ナノワイヤまたはナノピラミッドアレイ上に水滴があり、それを除去する試みが、例えば、窒素ブローを伴う場合には、蒸発により水滴は小さくなるものの、水滴は表面張力により常に球形を維持しようとする。これにより、水滴の周囲または内部のナノ構造が損傷または破壊される場合がある。
臨界点乾燥法により、この問題は回避される。温度と圧力を上昇させることにより、液体と気体との間の相境界を除去することができ、容易に水を除去することができる。
グラフェントップコンタクトのドーピングを利用することもできる。グラフェントップコンタクトの主要なキャリアは、ドーピングにより正孔または電子のいずれかとして制御可能である。グラフェントップコンタクトおよび半導体ナノワイヤまたはナノピラミッドにおけるドーピング型は、同じであることが好ましい。
したがって、トップグラフェン層とグラフェン層の両方がドープすることができることが理解されよう。いくつかの実施形態では、グラフェン層は、化学的方法によりドープすることができ、その化学的方法は、金属塩化物（ＦｅＣｌ3、ＡｕＣｌ3、またはＧａＣｌ3）、ＮＯ2、ＨＮＯ3、芳香族分子等の有機分子もしくは無機分子、またはアンモニア等の化学溶液の吸収を伴う。
グラフェン層の表面は、その成長時に、置換ドーピング法により、Ｂ、Ｎ、ＳまたはＳｉ等のドーパントを導入し、ドープすることもできる。
［反射層／電極］
デバイスは、２つの電極を備えている。第１の電極は、グラフェン層と接触して配置される。この電極は、Ｎｉ、Ａｕ、ＴｉもしくはＡｌ等の金属元素、これらの混合物、またはこれらのスタック（例えば、Ｔｉ／Ａｌ／Ｎｉ／Ａｕのスタック等）をベースとするものであってもよい。Ｐｄ、ＣｕまたはＡｇも使用してもよい。第１の電極は、ｎ電極となることが多い。この電極は、グラフェン層のいずれかの表面上、好ましくは成長したナノワイヤまたはナノピラミッドと同じ表面上にあってもよい。
第２の電極は、成長したナノワイヤまたはナノピラミッドの頂部にトップコンタクトとして配置される。この電極は、ｐ電極となることが多い。この電極が、ナノワイヤまたはナノピラミッドとの良好なオーミック接触を形成することが好ましい。適切な電極材料としては、Ｎｉ、Ａｇ、ＰｄおよびＣｕが挙げられる。特に、Ｎｉ／Ａｕスタックを使用することができる。この電極は、ヒートシンクとしても機能し得る。以下でさらに詳細に説明するように、本発明のＬＥＤデバイスは、好ましくは、フリップチップの形態である。したがって、トップコンタクト電極は、フリップチップアセンブリの底部に位置する。したがって、この電極は、光を反射するか、または光反射層を備えているかのいずれかであるのが好ましい。光反射層は、理想的には金属である。光反射コンタクト層はいくつかの方法で形成することができるが、ＰＶＤ（物理蒸着）法および周知のマスク技術を用いるのが好ましい方法である。リフレクタは、好ましくは、アルミニウムまたは銀で作られるが、他の金属または金属合金も使用できる。光反射層の目的は、光が好ましい方向以外の方向に構造体から出光することを防ぐことと、放出光を単一方向に集束させることである。さらに、光反射層は、ナノワイヤまたはナノピラミッドに対するトップコンタクト電極として機能し得る。ＬＥＤによって放出された光は、反射層とは反対の方向に、すなわちフリップチップの頂部の外に導かれる。グラフェントップコンタクト層が存在する場合、さらに光反射層も存在することが好ましい。
反射層は、光を反射する必要があり、ヒートシンクとしても機能し得る。適切な厚さは、２０～４００ｎｍ、例えば、５０～２００ｎｍである。
光検出器の実施形態において、反射層を使用する必要はないが、場合によっては、入射光をナノワイヤまたはナノピラミッドに反射して光検出を向上させるため、そのような層を使用することもできる。
［フィラー］
フィラーが、例えば、紫外光に対して透明である限り、フィラーを使用し、フリップチップアセンブリを包囲することは、本発明の範囲内である。フィラーは、ナノワイヤ間またはナノピラミッド間の空間および／またはアセンブリ全体の周囲に存在してもよい。ナノワイヤ間またはナノピラミッド間の空間には、アセンブリ全体とは異なるフィラーを使用してもよい。フィラーが存在することにより、材料に強度が付与される。
したがって、一実施形態では、基板に基づく方位でエピタキシャル成長させたナノワイヤまたはナノピラミッドを備えるグラフェン層と基板とを分離することにより、ナノワイヤまたはナノピラミッドの成長用の当該基板の再利用を可能にすることができる。また、基板を取り外すことにより、基板の透明性に伴う問題が回避される。本発明の任意の電子デバイスでは、半導体ナノワイヤ／ナノピラミッドは、これらが成長した基板とともに使用でき、あるいは当該基板がなくても使用できる。しかしながら、重要なのは、成長プロセス時に基板を使用して、平行なファセットを有するナノワイヤ／ナノピラミッドの形成を可能にすることである。
［応用］
本発明は、ＬＥＤ、特にＵＶ－ＬＥＤ、中でもＵＶ－Ａ型、ＵＶ－Ｂ型、またはＵＶ－Ｃ型ＬＥＤに関する。ＬＥＤは、通常のデバイスと比べてチップが反転している、いわゆる「フリップチップ」として設計されることが好ましい。
ＬＥＤ配列全体は、平均直列抵抗を低減するために分散され離間したフリップチップボンディング用のコンタクトパッドを備えることができる。このようなナノ構造ＬＥＤは、ナノワイヤまたはナノピラミッドＬＥＤチップ上のｐ型コンタクトパッドおよびｎ型コンタクトパッドの位置に相当する箇所にコンタクトパッドを有するキャリア上に配置し、はんだ付け、超音波溶接、ボンディング、または導電性接着剤を使用して取り付けることができる。キャリア上のコンタクトパッドは、ＬＥＤパッケージの適切な電源リード線に電気的に接続することができる。
このようなナノワイヤベースのＬＥＤデバイスは、通常、機械的支持体および電気的接続を提供するキャリア上に搭載される。効率の向上したＬＥＤを構成するための１つの好ましい方法は、フリップチップデバイスを作製することである。反射率の高い光反射層を、ナノワイヤまたはナノピラミッドの頂部に形成する。基板は、プロセスの一環として取り外すことができ、グラフェン層が、ナノワイヤまたはナノピラミッド用の基底部を形成する前記層を通して光が出射されることを可能にする電極として残存する。基板が透明である場合、当然取り外す必要はない。支持体は、光が前記基板層を透過して出射できるのに十分な透明性を有し得る。中間層が存在する場合には、同様の考察が中間層にも適用される。特定の実施形態では、中間層は透明である。ナノワイヤまたはナノピラミッドの頂部に向けられた放出光は、反射層に当たると反射され、これにより、構造体から離れる光に対し、明らかに優位な方向を作り出す。構造体を製造するこの方法により、放出光の大部分を所望の方向に導くことが可能となり、ＬＥＤの効率が高められる。したがって、本発明は、可視ＬＥＤおよびＵＶ－ＬＥＤの製造を可能にする。
本発明はまた、デバイスが光を吸収し、光電流を生成する光検出器に関する。光反射層は、光検出を向上させるために、デバイスへ入射した光を反射してナノワイヤまたはナノピラミッドへと戻すことができる。
ここで、以下に述べる非限定的な実施例および図面と関連させ、本発明についてさらに説明する。
［図面の簡単な説明］
図１に、薄い多結晶または単結晶グラフェン層上に成長させたナノワイヤを有する本発明の構造体を示す。多結晶または単結晶グラフェン層は、結晶性基板上に直接支持されており、結晶性基板によりエピタキシーが決まる。
図２に、可能なフリップチップ設計を示す。したがって、使用時、光はデバイスの頂部を通過し放出される（２）（hｖと記載）。結晶性基板１は、サファイアまたはＡｌＮから形成されるのが好ましい。他の結晶性透明基板の使用も可能である。使用に際して、基板が残存している場合、基板はデバイスの最上部に配置されているため、基板が放出光に対して透明であることにより、デバイスから光を出射させることが重要である。
層３は、１原子層厚であり得る多結晶または単結晶グラフェン層である。
ナノワイヤ４は、リモートエピタキシーを採用する多結晶または単結晶グラフェン層３から成長している。理想的には、ナノワイヤは、Ａｌ（Ｉｎ）ＧａＮ、ＡｌＮまたはＧａＮから形成されており、ドープされて、ｎｉｐ接合またはｎｐ接合が形成されている。
フィラー５は、成長したナノワイヤの間に配置することができる。トップ電極／光反射層６は、ナノワイヤ４の頂部に配置されている。光反射層はまた、ＮｉまたはＡｕを含むｐ電極を備えていてもよい。使用時には、この層は、デバイスが放出した光を反射し、光が確実に反射層の反対側のデバイスの頂部を通過し放出されるようにする。これは、従来のＬＥＤと比べて、デバイスが逆さであるため、いわゆるフリップチップ配置である。
電極１０は、多結晶または単結晶グラフェン層３上に配置されている。この電極は、Ｔｉ、Ａｌ、Ｎｉまたは／およびＡｕを含んでいてもよい。グラフェン層は、マスク７を備え、多結晶または単結晶グラフェン上の限定された位置にナノワイヤを成長させてもよい。
デバイス全体が、はんだ層９を介してサブマウント８上の導電性トラック／パッド１３に半田付けされている。
順方向電流がデバイスを通過すると、構造体によって可視光または紫外光が、ナノワイヤ内で生成され、場合によっては反射層で反射された後、デバイスの頂部から放出される。
逆電流がデバイスを通過し、デバイスが可視光または紫外光に暴露されると、ナノワイヤは、構造体によって可視光または紫外光を吸収し、電流に変換することにより、光検出器として機能する。
図３に、本発明の一つの可能なナノワイヤを示す。ナノワイヤは、成長段階において供給する元素を変えることにより、軸方向に異なる成分を有する。まず、ｎ型ドープされたＧａＮ材料、または好ましくはｎ型ＡｌＧａＮ材料を堆積し、続いてｎ－ＡｌＧａＮを堆積している。図示するように、ナノワイヤの中央部には、（Ｉｎ）（Ａｌ）ＧａＮから形成された一連の多重量子井戸がある。そして、ＡｌＧａＮをベースとしたｐ型ドープ領域と、ｐ－Ａｌ（Ｇａ）Ｎをベースとした電子ブロック層と、最後にｐ－ＧａＮ層とが続く。
図４に、ナノワイヤが放射状に成長し、また、コアシェル構造体を形成する別のチップ設計を示す。よって、使用時に、光は、デバイスの頂部を通過し放出される（hｖと記載）。結晶性基板１は、好ましくは、サファイアまたはＩＩＩ－Ｖ族半導体で形成されている。使用に際して、基板が残存している場合、基板はデバイスの最上部に配置されているため、基板が放出光に対して透明であることにより、デバイスから光を出射させることが重要である。
層３は、多結晶または単結晶グラフェン層であって、１原子層厚以上の、例えば、厚さが最大５ｎｍのものであり得る多結晶または単結晶グラフェン層である。
ナノワイヤ４は、その下にある結晶性基板を反映するように層３からエピタキシャル成長している。理想的には、ナノワイヤは、Ａｌ（Ｉｎ）ＧａＮ、ＡｌＮまたはＧａＮから形成されており、ドープされ、ｎｉｐ接合またはｎｐ接合が形成されている。多結晶または単結晶グラフェンには、マスク層７を設けることができる。
フィラー５は、成長したナノワイヤの間に配置することができる。トップ電極／光反射層６は、ナノワイヤ４の頂部に配置されている。光反射層はまた、Ｎｉまたは／およびＡｕを含むｐ電極を備えていてもよく、またはそれ自体が電極であってもよい。使用時には、この層は、デバイスが放出した光を反射し、光が確実に反射層の反対側のデバイスの頂部を通過し放出されるようにする。これは、従来のＬＥＤと比べて、デバイスが逆さであるため、いわゆるフリップチップ配置である。
電極１０は、多結晶または単結晶グラフェン層３上に配置されている。順方向電流がデバイスを通過すると、構造体によって可視光または紫外光が、ナノワイヤ内で生成され、場合によっては反射層で反射された後、デバイスの頂部から放出される。
デバイス全体が、はんだ層９を介してサブマウント８上の導電性トラック／パッド１３に半田付けされている。
逆電流がデバイスを通過し、デバイスが可視光または紫外光に暴露されると、ナノワイヤは、構造体によって可視光または紫外光を吸収し、電流に変換することにより、光検出器として機能する。
図５に、放射状に成長し、シェル構造体内に図３のものと同じ構成要素を有するナノワイヤを示す。ナノワイヤは、成長段階において供給する元素を変えることにより、放射状方向に異なる成分を有する。まず、ｎ型ドープされた（Ａｌ）ＧａＮ材料を堆積し、続いてｎ－ＡｌＧａＮを堆積している。図示するように、ナノワイヤの中心シェルには、（Ｉｎ）（Ａｌ）ＧａＮから形成された一連の多重量子井戸がある。そして、ＡｌＧａＮをベースとしたｐ型ドープ領域と、ｐ－Ａｌ（Ｇａ）Ｎをベースとした電子ブロックシェルと、最後にｐ－ＧａＮシェルとが続く。
図６に、光検出器を示す。従って、使用時には、光（２）（ｈｖと記載）は、デバイスの頂部を介して受光する。結晶性基板１は、好ましくはサファイアまたはＡｌＮから形成されている。使用に際して、基板が残存している場合、基板はデバイスの最上部に配置されているため、支持体が入射光に対して透明であることにより、デバイスに光を入射させることが重要である。
層３は、１原子層厚であり得る多結晶または単結晶グラフェン層である。
ナノワイヤ４は、結晶性基板層３からエピタキシャル成長している。理想的には、ナノワイヤは、Ａｌ（Ｉｎ）ＧａＮ、ＡｌＮまたはＧａＮから形成されており、ドープされ、ｎｉｐ接合またはｎｐ接合が形成されている。
フィラー５は、成長したナノワイヤの間に配置することができる。トップ電極層１１は、ナノワイヤ４の頂部に配置されている。この電極は、理想的には、ＮｉまたはＡｕを含むｐ電極である。
電極１０は、多結晶または単結晶グラフェン層３上に配置されている。グラフェン層は、マスク７を備え、多結晶または単結晶グラフェン上の限定された位置にナノワイヤを成長させてもよい。
デバイス全体が、はんだ層９を介してサブマウント８上の導電性トラック／パッド１３に半田付けされている。
逆電流がデバイスを通過し、デバイスが可視光または紫外光に暴露されると、ナノワイヤは、構造体によって可視光または紫外光を吸収し、電流に変換することにより、光検出器として機能する。
図７ａは、多結晶グラフェン上のナノワイヤの規則的な六角形のアレイの理論上の上面断面図であり、結晶性基板の結晶構造が、リモートエピタキシーによりナノワイヤ方位を決定する（ナノワイヤは、互いに平行なファセットを有する）。
図７ｂは、多結晶グラフェン上に成長した六角ナノワイヤの理論上の上面断面図であり、結晶性基板は、ナノワイヤ方位に影響を与えられない。ナノワイヤは、２つの異なるドメイン／粒子において成長し、ファセット方位が互いに異なる。この例では、ナノワイヤは、各グラフェンドメイン／粒子上でエピタキシャル成長する（各ドメイン／粒子上のナノワイヤは、同じファセット方位を有する）。
図８～図１５は、結晶性基板／中間層上のグラフェンをホールマスクとして用いて位置決めしたナノワイヤ／ナノピラミッドと、この方法を用いて製造したＬＥＤについての実験結果に関する。
図８（事例１．１）に、孔がエッチングされたグラフェンマスク層を担持する結晶性基板／中間層上でエピタキシャル成長した、位置決めされたフラットチップナノワイヤを示す。前記ナノワイヤは、まず、グラフェンの孔を通して、基板／中間層上にエピタキシャルに核生成する。前記ナノワイヤは、軸方向および放射状の両方に成長を続けつつ、基板／中間層とのエピタキシャルな関係を維持しながらグラフェン層の上面でも成長する。グラフェン層は、グラフェン表面とのナノワイヤ接触と、グラフェン孔の縁部との接触の両方により、ナノワイヤとの電気的接触を形成する。したがって、グラフェン層は導電性透明電極を形成する。ナノワイヤは、軸方向または放射状のｎｉｐ／ｐｉｎ接合ナノワイヤデバイス構造をそれぞれ作製するために、軸方向または放射状のいずれかのヘテロ構造で成長させることができる。放射状のｎｉｐ／ｐｉｎ接合ナノワイヤデバイス構造の場合、ｎ／ｐナノワイヤコアおよびｐ／ｎナノワイヤシェルの間の短縮を回避するために、グラフェン上のｐ／ｎナノワイヤシェル層の成長を回避しなければならない（間隙が必要）。
図９（事例１．２）は、図８と類似の図であり、ナノワイヤがピラミッド型の先端を有する点のみが相違する。図９に、孔がエッチングされたグラフェンマスク層を担持する結晶性基板／中間層上でエピタキシャル成長した、先端がピラミッド型の位置決めされたナノワイヤを示す。
図１０（事例１．３）は、図９の軸方向ｎｉｐ接合デバイスに類似するが、図１０のナノワイヤは、さらなるｎ－ＡｌＧａＮナノワイヤシェル層が成長した結果、完全に合体している。したがって、図１０は、孔がエッチングされたグラフェンマスク層を担持する結晶性基板／中間層上でエピタキシャル成長した、先端がピラミッド型の位置決めされたナノワイヤを示すが、当該ナノワイヤは、さらなるｎ－ＡｌＧａＮナノワイヤシェル層が成長した結果、完全に合体している。
図１１（事例１．４）は、図１０と類似の図であるが、合体したナノワイヤではなく、合体したナノピラミッドを示している。したがって、図１１は、孔がエッチングされたグラフェンマスク層を担持する結晶性基板／中間層上でエピタキシャル成長した、位置決めされたナノピラミッドを示し、前記ナノピラミッドは、さらなるｎ－ＡｌＧａＮナノワイヤシェル層が成長した結果、完全に合体している。
図１２に、サファイア（０００１）基板上のグラフェンホールマスク層上でのナノピラミッドの成長を示す。成長した構造は、合体した軸方向ｎｎｉｐ接合ＧａＮ／ＡｌＧａＮナノピラミッド発光ダイオード（ＬＥＤ）構造である（上記図１１に概略的に示す）。図１２ａは、ｎ－ＡｌＧａＮナノピラミッドの初期成長後に撮影された上面ＳＥＭ画像であり、図１２ｂは、ｎ－ＡｌＧａＮ／ｎ－ＡｌＧａＮ／ｉ－ＧａＮ／ｐ－ＡｌＧａＮナノピラミッドＬＥＤ構造が完全に成長した後に撮影された上面ＳＥＭ画像である。
図１３に、５０μｍ×５０μｍサイズのフリップチップＬＥＤへと加工された、図１２ｂに示すサンプルのデバイス特性を示す。（ａ）は電流－電圧曲線、（ｂ）は３６０ｎｍで発光を示す、対応するＬＥＤのエレクトロルミネッセンス（ＥＬ）スペクトルである。
図１４は、中間層（例えば、ＡｌＮ）から直接、孔内でナノピラミッド（例えば、ＡｌＧａＮのＮＷ）を成長させ、リモートエピタキシーを介してグラフェン上にナノアイランド／薄膜（例えば、ＡｌＧａＮ）を成長させることについての概略図である。リモートエピタキシーにより、グラフェン上での成長はまた、良好な結晶品質を有する。次いで、ｎｉｐ接合を有するデバイス構造が得られる。
図１５に、ＡｌＮ／サファイア（０００１）基板上のグラフェンホールマスク層上でのナノピラミッドの成長を示す。成長した合体構造は、軸方向ｎｎｉｐ接合ＧａＮ／ＡｌＧａＮナノピラミッド発光ダイオード（ＬＥＤ）の構造である（上記図１１に概略的に示している）。図１５ａは、ｎ－ＧａＮナノピラミッドの初期成長後に撮影された上面ＳＥＭ画像であり、図１５ｂは、ｎ－ＧａＮ／ｎ－ＡｌＧａＮ／ｉ－ＧａＮ／ｐ－ＡｌＧａＮナノピラミッドＬＥＤ構造が完全に成長した後に撮影された上面ＳＥＭ画像である。図１５ｃは、７つの位置決めされたｎ－ＧａＮナノピラミッドの上面ＳＥＭ画像を示し、リモートエピタキシーによってグラフェンマスク上に核生成された１つのｎ－ＧａＮ三角形ベースのナノピラミッドを示す。ナノアイランドは、その３つのファセットが、六角形のナノピラミッドの６つのファセットのうちの３つのファセット方位と平行になるように核生成されていることがわかる。図１５ｄは、５０μｍ×５０μｍサイズのフリップチップＬＥＤへと加工された、図１５に示すサンプルの電流－電圧曲線を示す。

Claims (43)

  1. 多結晶または単結晶グラフェン層上にエピタキシャル成長させた複数のＩＩＩ－Ｖ族ナノワイヤまたはナノピラミッドを備える構造体であって、
    前記グラフェン層が、ＩＩＩ－Ｖ族半導体、サファイア、ＳｉＣ、またはダイアモンドの基板等の結晶性基板上に直接支持され、
    前記ナノワイヤまたはナノピラミッドのエピタキシー、結晶方位、およびファセット方位が、前記結晶性基板により方向付けられる、構造体。
  2. ＩＩＩ－Ｖ族半導体、サファイア、ＳｉＣ、またはサファイアの基板等の結晶性基板上に直接支持された多結晶または単結晶グラフェン層上に、ＩＩＩ－Ｖ族ナノワイヤまたはナノピラミッドをエピタキシャル成長させることであって、前記ナノワイヤまたはナノピラミッドのエピタキシー、結晶方位、およびファセット方位が、前記結晶性基板により方向付けられる、エピタキシャル成長させることと、
    （ｉｉ）成長した前記ＩＩＩ－Ｖナノワイヤまたはナノピラミッドを有する前記グラフェン層から前記結晶性基板を任意に分離することと、を含む方法。
  3. 多結晶または単結晶グラフェン層上にエピタキシャル成長させた複数のＩＩＩ－Ｖ族ナノワイヤまたはナノピラミッドであって、前記グラフェン層が、ＩＩＩ－Ｖ族半導体、サファイア、ＳｉＣ、またはダイアモンドの基板等の結晶性基板上に直接支持され、前記ナノワイヤまたはナノピラミッドのエピタキシー、結晶方位、およびファセット方位が、前記結晶性基板により方向付けられ、前記ナノワイヤまたはナノピラミッドが、ｐｎ接合またはｐｉｎ接合を有するＩＩＩ－Ｖ族ナノワイヤまたはナノピラミッドと、
    前記グラフェン層と電気的に接触している第１の電極と、
    前記ナノワイヤまたはナノピラミッドの少なくとも一部の頂部と接触し、任意に光反射層の形態である第２の電極と、を備え、
    前記ナノワイヤまたはナノピラミッドが、少なくとも１つのＩＩＩ－Ｖ族化合物半導体を含む、発光ダイオードまたは光検出デバイス。
  4. 前記ナノワイヤまたはナノピラミッドを、前記多結晶または単結晶グラフェン層上のホールパターンマスクの孔を通して成長させる、請求項３に記載のデバイス。
  5. 前記多結晶または単結晶グラフェン層が、厚さが１５オングストローム以下である、請求項３または４に記載のデバイス。
  6. 前記ナノワイヤまたはナノピラミッドが、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、またはＡｌＩｎＧａＮを含む、請求項３～５に記載のデバイス。
  7. 前記ナノワイヤまたはナノピラミッドが、Ａｌ（Ｉｎ）ＧａＮ ＭＱＷ等の多重量子井戸を有する、請求項３～６に記載のデバイス。
  8. 前記ナノワイヤまたはナノピラミッドが、単一バリアまたは多重量子バリアのいずれかであり得る電子ブロック層を有する、請求項３～７に記載のデバイス。
  9. ＵＶスペクトルにおいて、放出または吸収する、請求項３～８に記載のデバイス。
  10. ナノワイヤ内のｐｎ接合またはｐｉｎ接合が軸方向または放射方向である、請求項３～９に記載のデバイス。
  11. 前記ナノワイヤまたはナノピラミッドが、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、またはＩｎＧａＮバリア層を有するトンネル接合を有する、請求項３～１０に記載のデバイス。
  12. 前記ナノワイヤまたはナノピラミッドが、（Ａｌ）ＧａＮ／Ａｌ（Ｇａ）Ｎ超格子を有する、請求項３～１１に記載のデバイス。
  13. 前記ナノワイヤまたはナノピラミッドが、ＡｌＧａＮを含み、前記ナノワイヤまたはナノピラミッド内で、Ａｌの濃度が、軸方向等の方向に沿って増加または減少する、請求項３～１２に記載のデバイス。
  14. 前記ナノワイヤまたはナノピラミッドが、Ｓｉ、Ｍｇ、ＺｎまたはＢｅを用いてドープされている、請求項３～１３に記載のデバイス。
  15. 請求項３～１４に記載のデバイスであって、前記ナノワイヤ間またはナノピラミッド間の空間が、前記デバイスにおいて放出または吸収される光に対して透明な、支持および電気的に絶縁するフィラー材により充填されている、デバイス。
  16. 使用時に、光が、前記ナノワイヤの成長方向に対し実質的に平行かつ反対方向に放出または吸収される、請求項３～１５に記載のデバイス。
  17. 前記グラフェン層が、多結晶グラフェン層である、請求項３～１５に記載のデバイス。
  18. 多結晶または単結晶グラフェン層上にエピタキシャル成長させた複数のＩＩＩ－Ｖ族ナノワイヤまたはナノピラミッドを含む構造体であって、
    .前記グラフェン層が、ＩＩＩ－Ｖ族半導体、サファイア、ＳｉＣ、またはダイアモンドの基板等の結晶性基板上に直接支持され、
    前記ナノワイヤまたはナノピラミッドのエピタキシー、結晶方位、およびファセット方位が、前記結晶性基板により方向付けられ、
    前記ナノワイヤまたはナノピラミッドが、真性領域により分離されたｎ型ドープ領域およびｐ型ドープ領域を含み、前記ｐ型ドープ領域が、電子ブロック層を含む、構造体。
  19. サファイア、Ｓｉ、ＳｉＣ、Ｇａ2Ｏ3、またはＩＩＩ－Ｖ族半導体の基板と、
    前記基板の上面に直接配置されたＩＩＩ－Ｖ族半導体中間層と、
    前記中間層の上面に直接設けられたグラフェン層と、を備える構造体であって、
    前記グラフェン層を貫通する複数の孔が存在し、
    複数のナノワイヤまたはナノピラミッドが前記孔内で前記中間層から成長し、
    前記ナノワイヤまたはナノピラミッドが、少なくとも１つの半導電性ＩＩＩ－Ｖ族化合物を含む、構造体。
  20. サファイア、Ｓｉ、ＳｉＣ、Ｇａ2Ｏ3、またはＩＩＩ－Ｖ族半導体の基板上に直接担持されたグラフェン層を備える構造体であって、
    前記グラフェン層を貫通する複数の孔が存在し、
    複数のナノワイヤまたはナノピラミッドが前記孔内で前記基板から成長し、
    前記ナノワイヤまたはナノピラミッドが、少なくとも１つの半導電性ＩＩＩ－Ｖ族化合物を含む、構造体。
  21. 前記グラフェン層上に直接成長したＩＩＩ－Ｖ族ナノアイランドをさらに含む、請求項１９または２０に記載の構造体。
  22. 前記ナノアイランドのエピタキシー、結晶方位、およびファセット方位が、前記中間層がある場合は前記中間層によって、中間層がない場合には前記基板によって方向付けられる、請求項２１に記載の構造体。
  23. 前記中間層が、ＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、またはＡｌＮ、好ましくはＡｌＮである、請求項１９または請求項２１～２２に記載の構造体。
  24. 前記中間層の厚さが２００未満、好ましくは１００ｎｍ未満、より好ましくは７５ｎｍ未満である、請求項１９または請求項２１～２３に記載の構造体。
  25. 前記グラフェン層の上面に直接設けられた追加のマスキング層を含まない、例えば、前記グラフェン層の上面に直接設けられた、酸化物、窒化物、またはフッ化物のマスキング層を含まない、請求項１９～２４に記載の構造体。
  26. 前記ナノワイヤまたはナノピラミッドおよび任意にナノアイランドの少なくとも一部または全部が合体している、請求項１９～２５に記載の構造体。
  27. 前記ナノワイヤまたはナノピラミッドが、グラフェン内の前記孔を通って前記基板または前記中間層からエピタキシャル成長する、請求項１９～２６に記載の構造体。
  28. 前記グラフェン層の厚さが、最大２０ｎｍであり、好ましくは最大１０ｎｍであり、より好ましくは最大５ｎｍであり、さらに好ましくは最大２ｎｍである、請求項１９～２７に記載の構造体。
  29. 前記基板がサファイア、特にサファイア（０００１）を含む、請求項１９～２８に記載の構造体。
  30. 前記ナノワイヤまたはナノピラミッドがドープされている、請求項１９～２９に記載の構造体。
  31. 前記ナノワイヤまたはナノピラミッドが軸方向にヘテロ構造化されている、請求項１９～３０に記載の構造体。
  32. 前記ナノワイヤまたはナノピラミッドが、コアシェル状または放射状にヘテロ構造化されている、請求項１９～３１に記載の構造体。
  33. グラファイトトップコンタクト層、または従来の金属コンタクトもしくは金属スタックコンタクト層が、前記ナノワイヤまたはナノピラミッドの頂部に存在する、請求項１９～３２に記載の構造体。
  34. 前記グラフェン層の表面を化学的／物理的に改質して、その電気的特性を改質する、請求項１９～３３に記載の構造体。
  35. 前記グラフェン層が、前記ナノワイヤまたはナノピラミッドの少なくとも一部と電気的に接触している、請求項１９～３４に記載の構造体。
  36. （Ｉ）グラフェン層がＩＩＩ－Ｖ族中間層上に直接担持され、前記中間層がサファイア、Ｓｉ、ＳｉＣ、Ｇａ2Ｏ3、またはＩＩＩ－Ｖ族半導体の基板上に直接担持されている構造体を得ることと、
    （ＩＩ）前記グラフェン層を貫通する複数の孔をエッチングすることと、
    （ＩＩＩ）少なくとも１つの半導電性ＩＩＩ－Ｖ族化合物を含む複数のナノワイヤまたはナノピラミッドを、前記孔内で前記中間層から成長させることと、を含む方法。
  37. 前記ナノワイヤまたはナノピラミッドを、触媒の存在下または不在下で成長させる、請求項３６に記載の方法。
  38. 請求項３６または３７に記載の方法により得られる生成物。
  39. 請求項１９～３５に記載の構造体を含む、光電子デバイス（例えば、太陽電池、光検出器、またはＬＥＤ）等のデバイス。
  40. （Ｉ）グラフェン層がサファイア、Ｓｉ、ＳｉＣ、Ｇａ2Ｏ3、またはＩＩＩ－Ｖ族半導体の基板上に直接担持されている構造体を得ることと、
    （ＩＩ）前記グラフェン層を貫通する複数の孔をエッチングすることと、
    （ＩＩＩ）少なくとも１つの半導電性ＩＩＩ－Ｖ族化合物を含む複数のナノワイヤまたはナノピラミッドを、前記孔内で前記基板から成長させることと、を含む方法。
  41. 前記ナノワイヤまたはナノピラミッドを、触媒の存在下または不在下で成長させる、請求項４０に記載の方法。
  42. 請求項３８または３９に記載の方法により得られる生成物。
  43. 請求項２から１６に記載の構造体を含む、光電子デバイス（例えば、太陽電池、光検出器、またはＬＥＤ）等のデバイス。
JP2022518313A 2019-09-23 2020-09-23 構造体 Pending JP2022549284A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GB1913701.7 2019-09-23
GB201913701A GB201913701D0 (en) 2019-09-23 2019-09-23 Composition of matter
PCT/EP2020/070228 WO2021009325A1 (en) 2019-07-16 2020-07-16 Nanowire device
EPPCT/EP2020/070228 2020-07-16
PCT/EP2020/076631 WO2021058605A1 (en) 2019-09-23 2020-09-23 Composition of matter

Publications (1)

Publication Number Publication Date
JP2022549284A true JP2022549284A (ja) 2022-11-24

Family

ID=68425598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022518313A Pending JP2022549284A (ja) 2019-09-23 2020-09-23 構造体

Country Status (9)

Country Link
US (1) US20220352398A1 (ja)
EP (1) EP4035201A1 (ja)
JP (1) JP2022549284A (ja)
KR (1) KR20220066948A (ja)
CN (1) CN114730704A (ja)
CA (1) CA3155621A1 (ja)
GB (1) GB201913701D0 (ja)
TW (1) TW202134169A (ja)
WO (1) WO2021058605A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451108B (zh) * 2020-03-24 2024-06-25 中国科学院苏州纳米技术与纳米仿生研究所 一种超柔性透明半导体薄膜及其制备方法
CN114373866B (zh) * 2021-12-14 2023-08-22 华南理工大学 一种GaAs纳米锥肖特基结太阳能电池及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201021112D0 (en) 2010-12-13 2011-01-26 Ntnu Technology Transfer As Nanowires
KR20120083084A (ko) * 2011-01-17 2012-07-25 삼성엘이디 주식회사 나노 로드 발광 소자 및 그 제조 방법
GB201200355D0 (en) 2012-01-10 2012-02-22 Norwegian Univ Sci & Tech Ntnu Nanowires
GB201211038D0 (en) 2012-06-21 2012-08-01 Norwegian Univ Sci & Tech Ntnu Solar cells
KR102075986B1 (ko) * 2014-02-03 2020-02-11 삼성전자주식회사 반도체 발광소자
EP3323152B1 (en) 2015-07-13 2021-10-27 Crayonano AS Nanowires/nanopyramids shaped light emitting diodes and photodetectors
KR20180053652A (ko) * 2015-07-31 2018-05-23 크래요나노 에이에스 그라파이트 기판 상에 나노와이어 또는 나노피라미드를 성장시키는 방법
EP3347914A4 (en) 2015-09-08 2019-09-25 Massachusetts Institute of Technology SYSTEMS AND METHOD FOR GRAPH-BASED LAYER TRANSMISSION
GB201701829D0 (en) * 2017-02-03 2017-03-22 Norwegian Univ Of Science And Tech (Ntnu) Device
US20200286786A1 (en) * 2017-11-14 2020-09-10 Massachusetts Institute Of Technology Epitaxial growth and transfer via patterned two-dimensional (2d) layers
US20190189840A1 (en) * 2017-12-18 2019-06-20 National Cheng Kung University Method of transferring nanostructures and device having the nanostructures

Also Published As

Publication number Publication date
GB201913701D0 (en) 2019-11-06
CN114730704A (zh) 2022-07-08
CA3155621A1 (en) 2021-04-01
US20220352398A1 (en) 2022-11-03
KR20220066948A (ko) 2022-05-24
TW202134169A (zh) 2021-09-16
WO2021058605A1 (en) 2021-04-01
EP4035201A1 (en) 2022-08-03

Similar Documents

Publication Publication Date Title
JP7066610B2 (ja) 発光ダイオードデバイス、光検出デバイス、およびグラファイト基板上のナノワイヤ又はナノピラミッドを含む組成物
TWI711072B (zh) 生長奈米線或奈米角錐體之方法
CN108352424B (zh) 石墨基板上生长的纳米线或纳米锥
CN110678990B (zh) 纳米结构
US20220262978A1 (en) Nanowire device
JP2022549284A (ja) 構造体
WO2024042221A1 (en) Nanostructure/microstructure device
TW202425077A (zh) 奈米結構/微結構裝置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220524

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240507