KR20220066948A - 물질의 조성물 - Google Patents

물질의 조성물 Download PDF

Info

Publication number
KR20220066948A
KR20220066948A KR1020227013523A KR20227013523A KR20220066948A KR 20220066948 A KR20220066948 A KR 20220066948A KR 1020227013523 A KR1020227013523 A KR 1020227013523A KR 20227013523 A KR20227013523 A KR 20227013523A KR 20220066948 A KR20220066948 A KR 20220066948A
Authority
KR
South Korea
Prior art keywords
nanowires
nanopyramids
layer
substrate
graphene
Prior art date
Application number
KR1020227013523A
Other languages
English (en)
Inventor
마지드 문시
헬게 베만
뵈른-오베 엠 핌란드
Original Assignee
크래요나노 에이에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/EP2020/070228 external-priority patent/WO2021009325A1/en
Application filed by 크래요나노 에이에스 filed Critical 크래요나노 에이에스
Publication of KR20220066948A publication Critical patent/KR20220066948A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H01L31/035227—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures the quantum structure being quantum wires, or nanorods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H01L31/03048—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP comprising a nitride compounds, e.g. InGaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Light Receiving Elements (AREA)

Abstract

다결정질 또는 단결정질 그래핀 층 - 상기 그래핀 층은 III-V족 반도체, 사파이어, SiC 또는 다이아몬드 기판과 같은 결정질 기판 상에 직접 지지됨 - 상에 에피택셜 성장된 복수의 III-V족 나노와이어 또는 나노피라미드를 포함하는 물질의 조성물(composition of matter)로서, 이때 상기 나노와이어 또는 나노피라미드의 에피택시(epitaxy), 결정 배향 및 패싯(facet) 배향은 결정질 기판에 의해 유도되는(directed), 물질의 조성물.

Description

물질의 조성물
본 발명은 결정질 기판과 그래핀 층 상에 에피택셜 성장되는 나노와이어 또는 나노피라미드 사이의 버퍼(buffer)로서의 박막 다결정질 또는 단결정질 그래핀 층의 용도에 관한 것이다. 그러나, 에피택셜 성장은 원격 에피택시(remote epitaxy)라고 불리는 공정에서 결정질 기판의 결정 배향에 의해 결정된다. 이것은 평행한 패싯(facet)을 갖는 나노와이어 또는 나노피라미드, 즉 결정질 기판에 의해 결정되는 결정 배향 및 패싯 배향을 갖는 나노와이어 또는 나노피라미드의 어레이를 생성한다.
기판으로부터 선택적으로 분리되는 생성된 물질의 조성물(composition of matter)은, 예를 들어 가시 스펙트럼 또는 UV 스펙트럼의 광을 방출 또는 검출하기 위한 LED 또는 광 검출기, 특히 UV LED 및 UV 광 검출기로 형성될 수 있다. 나노와이어 또는 나노피라미드에는 플립 칩 배열(flip chip arrangement)이 가능하도록 전도성 및 이상적으로는 반사성 상부 접촉 전극 물질이 제공되는 것이 바람직하다.
본 발명의 다른 양태에서, 홀 마스크 층으로서 그래핀을 특징으로 하는 조성물 또는 디바이스가 개시된다. 나노와이어/나노피라미드는 그래핀 층의 홀을 통해 성장하고 따라서 하부 기판과 직접적인 에피택셜 관계에 있지만, 그래핀 층 상에(즉, 홀의 외측에) 성장한 모든 구조(예를 들어 나노섬)에 대해 원격 에피택시가 발생할 수 있다.
최근 몇 년 동안 나노기술이 중요한 공학 분야가 되면서 반도체 나노결정(예를 들어, 나노와이어 및 나노피라미드)에 대한 관심이 높아졌다. 일부 저자에 의해 나노위스커, 나노로드, 나노충전제(nanopillar), 나노칼럼 등으로도 불리는 나노와이어는 센서, 태양 전지 및 발광 다이오드(LED: light emitting diode)와 같은 다양한 전기 디바이스에서 중요한 응용 용도를 가짐을 발견했다.
본 발명은 가시광선과 같은 광을 방출하거나 검출하는, 바람직하게는 각각 자외선(UV) 스펙트럼의 광을 방출 및 검출하는 LED 및 광 검출기에 관한 것이다.
UV 광선은 아래의 세 가지 개별 파장 유형으로 분류할 수 있다: UV-A: 315 내지 400 nm, UV-B: 280 내지 315, 및 UV-C: 100 내지 280 nm.
본 발명은 반도체 물질의 필름과는 대조적으로 나노와이어 또는 나노피라미드에 기초한 UV LED에 관한 것이다. 본 발명자들은 바람직하게는 AlGaN, AlN 또는 AlInGaN 나노와이어 또는 나노피라미드에 기초한 UV LED를 이상적으로 추구한다. AlGaN 또는 AlInGaN 나노와이어 또는 나노피라미드 기반 물질은 UV-A, UV-B 및 UV-C 밴드 전체를 총괄하는 LED의 구현에 가장 적합한 물질이다.
본 발명자들은 얇은 그래핀 층으로 덮인 특정의 결정질 기판 상의 나노와이어(NW) 또는 나노피라미드(NP)의 성장을 포함하는 솔루션을 제안한다. 특히, 본 발명자들은 그래핀 층 상에 AlN/AlGaN/AlInGaN NW 또는 NP를 성장시키는 것을 고려한다. 그래핀은 NW 또는 NP에 대한 투명하고 전도성이 있는 접점으로 작용한다. 모든 UV 파장에 걸쳐, 특히 UV-C 파장 영역에서의 그래핀의 투명도로 인해, 그래핀은 NW 또는 NP 기반 UV LED 디바이스의 바닥 접점으로 사용될 수 있다.
그래핀 상에서의 나노와이어의 성장은 새로운 것이 아니다. 국제특허 공개 WO2012/080252호에서, 분자 빔 에피택시(MBE: molecular beam epitaxy)를 사용하여 그래핀 기판 상에 반도체 나노와이어를 성장시키는 것에 대한 논의가 있었다. 국제특허 공개 WO2013/104723호는 그래핀 상에 성장된 NW 상에 그래핀 상부 접점이 사용된 '252호의 개시내용에 대한 개선에 관한 것이다. 그러나, 이러한 종래의 문헌들은 UV LED 플립 칩과는 관련이 없다. 보다 최근에는, 그래핀 상에 성장된 코어 쉘 나노와이어가 개시되었다(국제특허 공개 WO2013/190128호).
그러나, UV LED와 같은 LED용의 그래핀 상에 성장된 나노와이어의 용도가 국제특허 공개 WO2017/009394호에 알려져 있다. 그러나, 이러한 모든 개시내용에서, 나노와이어의 성장은 그래핀 층과 NW 또는 NP 사이의 격자 정합에 의해 지배되고 하부 기판과의 격자 정합에 의해 지배되지 않는다.
놀랍게도, 매우 얇은 그래핀 층이 사용되는 경우, 나노와이어/나노피라미드가 에피택셜 성장할 수 있고 나노와이어/나노피라미드의 결정 배향이 그래핀 층보다는 하부 기판과 정합한다는 것을 발견하였다. 따라서, 기판과 나노와이어 또는 나노피라미드 사이의 버퍼로서 작용하는 그래핀 층에도 불구하고, 그들은 여전히 그래핀보다는 기판을 반사하는 결정 방향/패싯 방향으로 성장한다. 이것을 원격 에피택시라 부른다. 생성되는 나노와이어 어레이는 병렬 패싯에 더 규칙적이다. 이것은 물질의 전자적 특성을 개선한다.
또한, 원격 에피택시는 나노와이어 또는 나노피라미드에 매우 근접한 격자 정합을 제공하는 기판을 선택하는 것을 가능하게 해준다. 기판은 심지어 나노와이어 또는 나노피라미드와 동일한 물질일 수도 있다. 그러면, 나노와이어 또는 나노피라미드는 결함 없이 바람직한 방향으로 성장할 수 있다.
에피택시 - 기판 상에서 결정질 물질이 성장하는 것 - 는 반도체 산업에 있어서 매우 중요하지만, 두 물질 시스템 간의 격자 정합이 필요하기 때문에 종종 제한을 받는 경우가 많다. 본 출원인은 그래핀의 박막 층의 약한 반 데르 발스 전위(van der Waals potential)가 기판의 더 강한 전위장(potential field)을 완전히 차단하지 못하며, 이는 그래핀 층이 존재함에도 불구하고 에피택셜 성장이 일어날 수 있도록 한다는 사실을 발견하였다.
III-V족 반도체의 격자 상수는 일반적으로 일반적인 기판의 격자 상수와 정합하지 않는다. 당업계에서 이해하고 있는 바와 같이, 기판과 에피택셜 나노와이어 사이의 격자 상수 부정합은 에피택셜 나노와이어에 변형(strain)을 도입할 수 있고, 이로써 결함 없이 에피택셜 성장을 방지할 수 있다. 비-실리콘(non-silicon) 기판은 일반적으로는 대부분의 기능성 반도체의 에피택셜 성장을 위한 시드로서 사용된다. 그러나, 기능성 물질의 격자 상수와 정합하는 격자 상수를 갖는 비-Si 기판은 비용이 많이 들고, 따라서 비-Si 전자 디바이스/포토닉 디바이스(photonic device)의 개발을 제한할 수 있다.
비-실리콘 기판의 많은 비용을 해결하기 위한 한 가지 방법은 "층-이동(layer-transfer)" 기술로, 이 기술에서는 기능성 디바이스 층이 격자 정합된 기판 상에서 성장한 다음 제거되어 다른 기판으로 이동한다. 나머지 격자 정합된 기판은 다른 디바이스 층을 제조하는 데 재사용될 수 있으므로 비용을 절감할 수 있다. 국제특허 공개 WO2017/0044577호는 격자 정합된 기판과 반도체 상부 층 사이에 그래핀 기반 중간층을 사용하여 기존의 층 이동 기술을 개선한다. 그러나, 본 문헌에서는, 이어서 상부 필름이 그래핀 층으로부터 분리된다.
본 발명자들은 바람직한 디바이스 디자인은 그래핀 층이 LED의 방출면으로서 사용될 수 있는 플립-칩 디자인을 포함하는데, 이는 그것이 광 추출 효율을 향상시키기 때문이라는 사실을 인식하였다.
또한, 그래핀 + 나노와이어/나노피라미드 구조가 기판에서 분리될 수 있도록 (나노와이어/나노피라미드를 담지하고 있는) 그래핀 층이 기판으로부터 박리될 수 있다는 사실에도 주목할 만하다. 이는 기판이 고가의 물질일 수 있거나 광에 불투명해질 수 있기 때문에 중요하다. 그래핀 층으로부터 박리된 경우, 기판을 재사용하여 더 많은 그래핀 지지된 나노와이어/나노피라미드를 성장시킬 수 있다. 또한, 기판이 제거되면, 기판의 존재로 인해 야기될 수 있는 투명도의 부족이 방지된다. 따라서, 특허청구된 해결책은 여러 문제를 해결한다. 본 출원인은 성장 기판에 격자 정합될 수 있기 때문에 가치가 있는 결함이 없는 나노와이어 또는 나노 피라미드에 대한 이상적인 경로를 제공한다. 본 출원인은 잠재적으로 고가의 결정질 기판을 재사용할 수 있는 공정에서 이를 달성한다. 본 출원인은 디바이스에서 나노와이어를 연결하는 전도성 층으로서 그래핀 층을 사용한다.
문헌[Nature, Vol 544, 30 April 2017]은 그래핀 버퍼 층을 가진 GaAs 기판 상에서 박막을 성장시키는 가능성을 기술하고 있다.
문헌[Appl. Phys. Lett. 113, 233103 (2018)]은 열수 성장을 통해 그래핀 층 전체에 걸쳐 GaN 기판 상에서의 ZnO 마이크로로드의 원격 헤테로에피택시를 개시하고 있다.
그러나, 나노와이어 또는 나노피라미드의 에피택셜 성장을 지향하는 기판을 가진 그래핀 버퍼 층에서 III-V족 나노와이어 또는 나노피라미드를 성장시키는 것을 고려한 사람이 이전에는 아무도 없었다. 또한, Nature 논문에, 성장된 박막이 기판 및 그래핀 층으로부터 분리될 수 있다고 제안하고 있다. 따라서, 본질적으로 그래핀 층은 기판과 박막 사이의 직접적인 결합을 방지하는 역할을 한다. 그래핀 층이 전극으로 작용할 수 있고 기판으로부터 분리될 수 있다는 것을 이전에는 아무도 인식하지 못하였다.
본 발명자들은 또한 나노와이어/나노피라미드가 그래핀 층의 홀을 통해 성장하는 경우에 조차도 원격 에피택셜 효과가 유리할 수 있다는 것을 깨달았다. 본 발명의 특정 실시양태에서, 조성물 또는 디바이스는 홀 마스크 층으로서 그래핀을 사용한다. NW/NP는 기판으로부터 직접 그래핀 층의 홀에서 성장하고, 그래핀의 상부에서 직접 성장한 임의의 추가의 나노구조체, 즉 홀에서 성장하지 않은 임의의 추가의 나노구조체는 또한 원격 에피택시를 통해 그래핀 아래의 기판(또는 기판과 그래핀 층 사이의 중간층)과 에피택셜 성장할 수도 있다. 이는 특히 NW/NP가 성장하여 유착(coalesce)되는 경우에 구조적 및 광학적/전기적 이점으로 이어질 수 있다.
따라서, 하나의 양태에서 볼 때, 본 발명은
다결정질 또는 단결정질 그래핀 층 - 상기 그래핀 층은 III-V족 반도체, 사파이어, SiC 또는 다이아몬드 기판과 같은 결정질 기판 상에 직접 지지됨 - 상에 에피택셜 성장된 복수의 III-V족 나노와이어 또는 나노피라미드를 포함하는 물질의 조성물(composition of matter)로서, 이때 상기 나노와이어 또는 나노피라미드의 에피택시, 결정 배향 및 패싯 배향은 결정질 기판에 의해 유도되는, 물질의 조성물을 제공한다.
본 발명은 또한 이하에서 기술하는 LED 및 광 검출기에 사용될 수 있는 물질의 조성물을 제조하는 방법에 관한 것이다. 이러한 양태에서 볼 때, 본 발명은
(i) III-V족 반도체, 사파이어, SiC 또는 사파이어 기판과 같은 결정질 기판 상에 직접 지지되는 다결정질 또는 단결정질 그래핀 층 상에 III-V족 나노와이어 또는 나노피라미드를 에피택셜 성장시키는 단계로서, 상기 나노와이어 또는 나노피라미드의 에피택시, 결정 배향 및 패싯 배향은 상기 결정질 기판에 의해 유도되는, 단계; 및
(ii) 선택적으로, 상기 성장한 III-V족 나노와이어 또는 나노피라미드를 갖는 그래핀 층으로부터 기판을 분리하는 단계
를 포함하는 방법을 제공한다.
기판을 갖거나 갖지 않은 생성되는 그래핀 층/나노와이어/나노피라미드 구조체는 하기의 LED 및 광 검출기 실시양태에서 사용될 수 있다. 사실, 그래핀 층 상에 에피택셜 성장된 III-V족 반도체 나노와이어 또는 나노피라미드가 상기 나노와이어 또는 나노피라미드가 성장된 결정질 기판에 의해 결정되는 결정 배향 및 패싯 배향을 갖는다는 것이 본 발명의 주요 특징이다.
다른 양태에서 볼 때, 본 발명은
(i) III-V족 반도체, 사파이어, SiC 또는 사파이어 기판과 같은 결정질 기판 상에 직접 지지되는 다결정질 또는 단결정질 그래핀 층 상에 III-V족 나노와이어 또는 나노피라미드를 에피택셜 성장시키는 단계로서, 상기 나노와이어 또는 나노피라미드의 에피택시, 결정 배향 및 패싯 배향은 상기 결정질 기판에 의해 유도되고, 상기 나노와이어 또는 나노피라미드는 p-n 또는 p-i-n 접합부(junction)를 갖는, 단계; 및
(ii) 선택적으로, 상기 그래핀 층으로부터 기판을 분리하는 단계
를 포함하는 방법을 제공한다.
또 다른 양태에서 볼 때, 본 발명은
(i) III-V족 반도체, 사파이어, SiC 또는 사파이어 기판과 같은 결정질 기판 상에 직접 지지되는 다결정질 또는 단결정질 그래핀 층 상에 담지된 홀 패턴화된 마스크(hole patterned mask) 상에 홀을 관통하여(through) III-V족 나노와이어 또는 나노피라미드를 에피택셜 성장시키는 단계로서, 상기 나노와이어 또는 나노피라미드의 에피택시, 결정 배향 및 패싯 배향은 상기 결정질 기판에 의해 유도되고, 상기 나노와이어 또는 나노피라미드는 p-n 또는 p-i-n 접합부를 갖는, 단계; 및
(ii) 선택적으로, 상기 그래핀 층으로부터 기판을 분리하는 단계
를 포함하는 방법을 제공한다.
또 다른 양태에서 볼 때, 본 발명은
III-V족 반도체, 사파이어, SiC 또는 사파이어 기판과 같은 결정질 기판 상에 직접 지지되는 다결정질 또는 단결정질 그래핀 층 상에 담지된 홀 패턴화된 마스크 상에 홀을 관통하여 에피택셜 성장하는 III-V족 나노와이어 또는 나노피라미드로서, 상기 나노와이어 또는 나노피라미드의 에피택시, 결정 배향 및 패싯 배향은 상기 결정질 기판에 의해 유도되고, 상기 나노와이어 또는 나노피라미드는 p-n 또는 p-i-n 접합부를 갖는, 에피택셜 성장하는 III-V족 나노와이어 또는 나노피라미드;
상기 그래핀 층과 전기적으로 접촉하는 제1 전극; 및
선택적으로, 광-반사 층의 형태로 상기 나노와이어 또는 나노피라미드의 적어도 일부의 상부와 접촉하는 제2 전극
을 포함하는 발광 다이오드 디바이스(light-emitting diode device)로서;
사용시에, 광은 상기 광-반사 층과 실질적으로 반대 방향으로 상기 디바이스로부터 방출되는, 발광 다이오드 디바이스를 제공한다.
또 다른 양태에서 볼 때, 본 발명은
다결정질 또는 단결정질 그래핀 층 - 상기 그래핀 층은 III-V족 반도체, 사파이어, SiC 또는 다이아몬드 기판과 같은 결정질 기판 상에 직접 지지됨 - 상에 에피택셜 성장된 복수의 III-V족 나노와이어 또는 나노피라미드로서, 상기 나노와이어 또는 나노피라미드의 에피택시, 결정 배향 및 패싯 배향은 결정질 기판에 의해 유도되고, 상기 나노와이어 또는 나노피라미드는 p-n 또는 p-i-n 접합부를 갖는, 복수의 III-V족 나노와이어 또는 나노피라미드;
상기 나노와이어 또는 나노피라미드의 적어도 일부의 상부와 접촉하는 광-반사 층 - 상기 광-반사 층은 선택적으로 제2 전극으로서 작용함 -; 및
상기 나노와이어 또는 나노피라미드의 적어도 일부의 상부와 전기적으로 접촉하는 제2 전극 - 상기 제2 전극은 상기 광-반사 층이 전극으로서 작용하지 않는 경우에 필수적임 -
을 포함하는 발광 다이오드 디바이스로서; 이때
상기 나노와이어 또는 나노피라미드는 적어도 하나의 III-V족 화합물 반도체를 포함하고; 사용시에, 광은 상기 광-반사 층과 실질적으로 반대 방향으로 상기 디바이스로부터 방출되는, 발광 다이오드 디바이스를 제공한다.
제2 실시양태에서, 본 발명은 광 검출기에 관한 것이다. 광을 방출하기 보다는, 본 발명의 디바이스는 광을 흡수하고 후속적으로 광전류를 생성하고 이어서 광을 검출하도록 구성될 수 있다.
따라서, 또 다른 양태에서 볼 때, 본 발명은
다결정질 또는 단결정질 그래핀 층 - 상기 그래핀 층은 III-V족 반도체, 사파이어, SiC 또는 다이아몬드 기판과 같은 결정질 기판 상에 직접 지지됨 - 상에 에피택셜 성장된 복수의 III-V족 나노와이어 또는 나노피라미드로서, 상기 나노와이어 또는 나노피라미드의 에피택시, 결정 배향 및 패싯 배향은 결정질 기판에 의해 유도되고, 상기 나노와이어 또는 나노피라미드는 p-n 또는 p-i-n 접합부를 갖는, 복수의 III-V족 나노와이어 또는 나노피라미드;
상기 그래핀 층과 전기적으로 접촉하는 제1 전극; 및
선택적으로, 광-반사 층의 형태로 상기 나노와이어 또는 나노피라미드의 적어도 일부의 상부와 접촉하는 제2 전극
을 포함하는 광 검출기 디바이스로서; 이때
상기 나노와이어 또는 나노피라미드는 적어도 하나의 III-V족 화합물 반도체를 포함하고; 사용시에, 광은 상기 디바이스에서 흡수되는, 광 검출기 디바이스를 제공한다.
본 발명의 다른 양태에서, 그래핀 홀 마스크가 사용되고, 나노와이어/나노피라미드는 그래핀의 홀을 관통하여 기판(또는 기판과 그래핀 층 사이에 위치하는 중간층) 상에서 직접 성장된다.
따라서, 또 다른 양태에서, 본 발명은
사파이어, Si, SiC, Ga2O3 또는 III-V족 반도체 기판;
상기 기판의 상부 상에 직접 위치된 III-V족 반도체 중간층;
상기 중간층의 상부 상에 직접 위치된 그래핀 층
을 포함하는 물질의 조성물로서, 이때
복수의 홀이 상기 그래핀 층을 관통해 존재하고;
복수의 나노와이어 또는 나노피라미드가 상기 홀 내에서 상기 중간층으로부터 성장되고, 상기 나노와이어 또는 나노피라미드는 적어도 하나의 반도체 III-V족 화합물을 포함하는, 물질의 조성물을 제공한다.
또 다른 양태에서, 본 발명은
사파이어, Si, SiC, Ga2O3 또는 III-V족 반도체 기판 상에 직접 담지된 그래핀 층
을 포함하는, 물질의 조성물로서, 이때
복수의 홀이 상기 그래핀 층을 관통해 존재하고;
복수의 나노와이어 또는 나노피라미드가 상기 홀 내에서 상기 기판으로부터 성장되고, 상기 나노와이어 또는 나노피라미드는 적어도 하나의 반도체 III-V족 화합물을 포함하는, 물질의 조성물을 제공한다.
또 다른 양태에서, 본 발명은
(I) III-V족 중간층 상에 그래핀 층이 직접 담지되어 있는 물질의 조성물을 얻는 단계로서, 상기 중간층은 사파이어, Si, SiC, Ga2O3 또는 III-V족 반도체 기판 상에 직접 담지되는, 단계;
(II) 상기 그래핀 층을 관통해 복수의 홀을 에칭하는 단계; 및
(III) 상기 홀 내에서 상기 중간층으로부터 복수의 나노와이어 또는 나노피라미드를 성장시키는 단계로서, 상기 나노와이어 또는 나노피라미드는 적어도 하나의 반도체 III-V족 화합물을 포함하는, 단계
를 포함하는 방법을 제공한다.
또 다른 양태에서, 본 발명은
(I) 사파이어, Si, SiC, Ga2O3 또는 III-V족 반도체 기판 상에 그래핀 층이 직접 담지되어 있는 물질의 조성물을 얻는 단계;
(II) 상기 그래핀 층을 관통해 복수의 홀을 에칭하는 단계; 및
(III) 상기 홀 내에서 상기 기판으로부터 복수의 나노와이어 또는 나노피라미드를 성장시키는 단계로서, 상기 나노와이어 또는 나노피라미드는 적어도 하나의 반도체 III-V족 화합물을 포함하는, 단계
를 포함하는 방법을 제공한다.
또 다른 양태에서, 본 발명은 상기 또는 하기에서 정의되는 임의의 방법에 의해 수득되는 생성물을 제공한다. 또 다른 양태에서, 본 발명은 상기 또는 하기에서 정의되는 조성물, 예를 들어, 태양 전지, 광 검출기 또는 LED를 포함하는 디바이스, 예를 들어 광전자 디바이스를 제공한다.
정의
III-V족 화합물 반도체는 III족 중의 하나 이상의 원소와 V족 중의 하나 이상의 원소를 포함하는 것을 의미한다. 각각의 족의 하나 초과의 원소가 존재할 수 있다, 예를 들어, AlGaN(즉, 3원 화합물), AlInGaN(즉, 4원 화합물) 등이 존재할 수 있다. Al(In)GaN이라는 명칭은 AlGaN 또는 AlInGaN을 나타내는 것으로, 즉 In의 존재는 선택적이다. 괄호로 표시된 원소는 존재할 수도 있고 존재하지 않을 수도 있다.
나노와이어라는 용어는 나노미터 치수의 솔리드(solid) 와이어 유사 구조를 설명하기 위해 본원에서 사용된다. 나노와이어는 바람직하게는 나노와이어의 대부분, 예를 들어 그의 길이의 75% 이상에 걸쳐 균일한 직경을 갖는다. 나노와이어라는 용어는 일부가 테이퍼링된(tapered) 말단 구조를 가질 수 있는 나노로드, 나노충전제, 나노칼럼 또는 나노위스커의 사용을 총괄하기 위한 것이다. 나노와이어는 기본적으로 그의 폭이나 직경이 나노미터 치수이고 일반적으로 수백 nm에서 수 ㎛ 범위의 길이를 갖는 1차원 형태라고 할 수 있다. 이상적으로 나노와이어 직경은 50 내지 500 nm 범위이지만, 이 직경은 수 미크론(마이크로와이어로 지칭됨)을 초과할 수 있다.
이상적으로는, 나노와이어의 기부(base)와 나노와이어 상단(top)의 직경은 거의 동일하게 유지되어야 한다(예를 들면, 서로에 대해 20% 이내).
나노피라미드라는 용어는 솔리드 피라미드형 구조를 의미한다. 피라미드형이라는 용어는, 밑면을 갖고 측면이 일반적으로 밑면 중앙 위의 단일 지점으로 테이퍼링되는 구조를 정의하는 데 사용된다. 단일 정점이 챔퍼링되어(champered), 피라미드가 평평한 상단을 가질 수도 있음을 이해할 것이다. 전형적으로, 챔퍼링된 부분은 나노피라미드 가장자리의 전체 길이의 50% 미만, 예를 들어 40% 미만, 예를 들어 30% 미만, 예를 들어 20% 미만, 예를 들어 10% 미만, 예를 들어 5% 미만에 상응한다. 나노피라미드는 다수의 면, 예를 들어 3 내지 8개의 면, 또는 4 내지 7개의 면을 가질 수 있다. 따라서, 나노피라미드의 밑면은 정사각형, 오각형, 육각형, 칠각형, 팔각형 등일 수 있다. 피라미드는 밑면에서 중심점으로 갈수록 테이퍼링되는 면으로 형성된다(따라서 삼각형 면을 형성함). 삼각형 면은 일반적으로 (1-101) 또는 (1-102) 평면으로 종결된다. (1-101) 패싯을 갖는 삼각형 측부 표면은 팁(tip)에서 단일 점으로 수렴되거나 팁에서 수렴되기 전에 새로운 패싯((1-102) 평면)을 형성할 수도 있다. 일부 경우에, 나노피라미드는 그의 상단이 {0001} 평면으로 종결되어 절두형으로 된다(truncated). 밑면 자체가, 피라미드 구조를 형성하기 위한 테이퍼링이 시작되기 전에 고른(even) 단면의 일부를 포함할 수도 있다. 따라서, 밑면의 두께는 최대 500 nm, 예를 들어 최대 200 nm, 예컨대 최대 50 nm일 수 있다.
나노피라미드의 밑면은 그의 가장 넓은 지점의 직경이 50 내지 500 nm일 수 있다. 다른 실시양태에서, 나노피라미드의 밑면은 그의 가장 넓은 지점의 직경이 200 nm 내지 1 마이크로미터일 수 있다. 나노피라미드의 높이는 200 nm 내지 수 미크론, 예컨대 400 nm 내지 1 미크론의 길이일 수 있다.
그래핀 층은 복수의 나노와이어 또는 나노피라미드를 담지하는 것으로 이해될 것이다. 이것은 나노와이어 또는 나노피라미드의 어레이라고 불릴 수 있다.
그래핀이라는 용어는 벌집형(honeycomb) 결정 구조에서 sp2-결합된 탄소 원자의 평면 시트를 지칭한다. 그래핀 층이라는 용어는 벌집형 결정 구조에서 sp2-결합된 탄소 원자의 하나 또는 복수의 평면 시트를 포함하는 층을 지칭한다. 따라서, 전형적인 실시양태에서, 그래핀 층은 평면, 즉 평평하다. 그래핀을 사용하는 것이 일반적이지만, 그래핀의 유도체를 사용하는 것도 가능하다. 그래핀의 유도체는 표면이 개질된 것이다. 예를 들어, 수소 원자는 그래핀 표면에 부착되어 그래판(graphane)을 형성할 수 있다. 탄소 및 수소 원자와 함께 산소 원자가 표면에 부착된 그래핀을 산화 그래핀이라고 한다. 표면 개질은 또한 화학적 도핑 또는 산소/수소 또는 질소 플라즈마 처리에 의해 영향을 받을 수도 있다.
에피택시라는 용어는 "위"를 의미하는 그리스 어원 에피(epi)와 "순서대로"를 의미하는 택시스(taxis)에서 유래한다. 나노와이어 또는 나노피라미드의 원자 배열은 기판의 결정학적 구조를 기반으로 한다. 본원에서, 에피택셜 성장은 나노와이어 또는 나노피라미드의 얇은 그래핀 층 상에서의 성장이 기판의 배향을 모방하는 것을 의미한다. 이를 원격 에피택시라고 한다. 따라서, 나노와이어 또는 나노피라미드의 배향은 일반적으로 그래핀 층을 모방하는 배향을 갖는 나노와이어 또는 나노피라미드와는 다르다. 따라서, 전형적으로, 나노와이어/나노피라미드는 그래핀과 격자-정합되지 않는다.
나노와이어/나노피라미드는 상기 나노와이어 또는 나노피라미드의 결정 배향 및 패싯 배향이 결정질 기판에 의해 유도되도록 성장한다. 따라서, 결정 배향 및 패싯 배향은 모든 나노와이어/나노피라미드에 대해 동일하다.
원격 에피택시가 발생하는 경우, 성장하는 나노와이어/나노피라미드는 그래핀 층 아래의 결정질 기판으로부터 그들의 결정(및 따라서 패싯) 배향을 채택한다. 따라서, 나노와이어/나노피라미드는 평행한 패싯을 갖는 것으로 간주될 수 있다(도 7a 참조). 이와는 대조적으로, 나노와이어가 다결정질 그래핀으로부터 에피택셜하게 성장하는 경우, 생성되는 나노와이어 패싯은 상이한 도메인/그레인 내에서 랜덤하게 배향된다, 즉, 육각형 나노와이어의 측면(패싯)은 하나의 그래핀 도메인/그레인 내에서 평행할 수 있지만, 그들은 인접 그래핀 도메인/그레인 내의 육각형 나노와이어의 측면(패싯)에 대해 평행한 배향이 아니라 랜덤한 배향이다(도 7b 참조). 나노와이어는 단면이 육각형 또는 정사각형일 수 있으며, 바람직하게는 육각형일 수 있다. 원격 에피택시는 모든 결정 및 패싯 배향이 동일한 경우에 발생한다.
원격 에피택시를 사용하면 최종 디바이스에서 개선된 전기적/광학적 특성을 유도할 수 있다. 나노와이어/나노피라미드의 규칙적인 배열은 이러한 개선을 유도한다.
따라서, 복수의 나노와이어/나노피라미드의 경우, 이러한 나노와이어/나노피라미드의 배향은 규칙적이다.
선택적 영역 성장(SAG: selective area growth)은 위치 결정된 나노와이어 또는 나노피라미드를 성장시키는 유망한 방법이다. 이 방법은, 금속 촉매가 증기-액체-고체(VLS: vapour-liquid-solid) 방법을 통해 나노와이어 또는 나노피라미드의 성장을 위한 핵형성 부위로서 작용하는 자가조립 방법(self-assembled method)과는 다르다. 나노와이어 또는 나노피라미드를 성장시키는 또 다른 자가조립 방법은 무-촉매 방법으로, 여기서는 나노와이어 또는 나노피라미드가 임의의 위치에서 핵형성된다. 자기조립 방법은 나노와이어 또는 나노피라미드의 길이와 직경에 큰 변동을 가져온다.
SAG 방법은 전형적으로는 기판 상에 나노-홀 패턴을 가진 마스크를 필요로 한다.
따라서, 하나의 실시양태에서, 그래핀 층은 홀이 패턴화되어 있는 마스크를 포함한다. 나노와이어 또는 나노피라미드는 그래핀 층 상의 패턴화된 마스크 내의 홀에서 핵을 형성한다. 이것은 나노와이어 또는 나노피라미드의 균일한 크기와 미리 정의된 위치를 산출한다.
마스크라는 용어는 그래핀 층에 직접 침착되는 마스크 물질을 말한다. 마스크 물질은, LED의 경우 방출된 광(가시광, UV-A, UV-B 또는 UV-C일 수 있음)을 이상적으로 흡수하지 않아야 하거나, 광 검출기의 경우 관심 입사광을 흡수하지 않아야 한다. 바람직하게는, 마스크는 또한 전기적으로 비-전도성이어야 한다. 마스크는 Al2O3, SiO2, Si3N4, TiO2, W2O3 등을 포함하는 하나 이상의 물질을 함유할 수 있다. 실리카 마스크가 특히 바람직하다. 이어서, 전자빔 리소그래피 또는 나노임프린트 리소그래피 및 건식 또는 습식 에칭을 사용하여 마스크 물질 내의 홀 패턴을 제조할 수 있다. 마스크를 사용하면 기판으로부터 분리되는 동안 그래핀/NW/NP 앙상블에 강도를 부여하는 데 도움이 된다.
MBE는 결정질 기판에 침착을 형성하는 방법이다. MBE 공정은, 결정질 기판을 진공에서 가열하여 기판의 격자 구조에 에너지를 공급함으로써 수행된다. 그런 다음, 원자 또는 분자 질량 빔(들)이 기판 표면을 향하게 한다. 위에서 사용된 원소라는 용어는 해당 원소의 원자, 분자 또는 이온의 적용을 포괄하는 것이다. 유도된 원자 또는 분자가 기판의 표면에 도달하면, 유도된 원자 또는 분자는 아래에서 자세히 설명되는 바와 같이 기판의 에너지화된 격자 구조와 만나게 된다. 시간이 지남에 따라, 들어오는 원자는 나노와이어 또는 나노피라미드를 형성한다.
MOCVD(금속 유기 화학 기상 증착)라고도 하는 MOVPE(금속 유기 기상 에피택시)는 결정질 기판에 증착을 형성하기 위한 MBE의 대체 방법입니다. 유기 금속 화학 증착(MOCVD: metal organic chemical vapour deposition)이라고도 불리는 유기 금속 기상 에피택시(MOVPE: metal organic vapour phase epitaxy)는 결정질 기판에 침착을 형성하기 위한 MBE의 대체 방법이다. MOVPE의 경우, 침착 물질은 금속 유기 전구체 형태로 공급되며, 이는 기판이 고온에 도달하면 분해되어 기판 표면에 원자를 남긴다. 또한, 이 방법은, 기판 표면을 가로질러 침착 물질(원자/분자)을 수송하기 위해 캐리어 가스(일반적으로는 H2 및/또는 N2)가 필요하다. 다른 원자와 반응하는 이러한 원자는 그래핀 표면 상에 에피택셜 층을 형성한다. 침착 매개변수를 신중하게 선택하면 나노와이어 또는 나노피라미드가 형성된다.
SPSL이라는 용어는 단주기 초격자(short period superlattice)를 지칭한다.
나노와이어 또는 나노피라미드는 바람직하게는 p-n 또는 p-i-n 접합부를 가질 것이라는 것이 이해될 것이다. 접합부의 배향은 중요하지 않다(즉, 접합부는 n-i-p 또는 n-p 또는 p-i-n 또는 p-n일 수 있다). 대부분의 경우, n-형 층을 먼저 성장시킨 다음, i-형(사용되는 경우) 및 p-형 층을 성장시키는 것이 바람직하다.
도 1은 결정질 기판에 의해 결정되는 에피택시가 있는 결정질 기판 상에 직접 지지된 얇은 다결정질 또는 단결정질 그래핀 층 상에 성장된 나노와이어를 갖는 본 발명의 물질의 조성물을 도시한다.
도 2는 가능한 플립 칩 디자인을 도시한다.
도 3은 본 발명의 잠재적인 나노와이어를 도시한다.
도 4는 나노와이어가 또한 반경 방향으로 성장하여 코어-쉘 구조체를 생성하는 대안적인 칩 디자인을 도시한다.
도 5는 쉘 배열에서 도 3과 동일한 성분을 갖는 반경 방향으로 성장된 나노와이어를 도시한다.
도 6은 광 검출기를 도시한다.
도 7a는, 결정질 기판의 결정 구조가 원격 에피택시를 통해 나노와이어 배향을 결정하는, 다결정질 그래핀 상의 나노와이어의 정육각형 어레이의 이론적 평면 단면도(top-view cross section)(나노와이어는 서로 평행한 패싯을 가짐)이다.
도 7b는, 결정질 기판이 나노와이어 배향에 영향을 미칠 수 없는, 다결정질 그래핀 상에서 성장한 육각형 나노와이어의 이론적 평면 단면도이다.
도 8 내지 도 15는 결정질 기판/중간층 상에 홀 마스크로서 그래핀을 사용하는 배치된 나노와이어/나노피라미드 및 이러한 방법을 사용하여 제작된 LED의 실험 결과에 관한 것이다.
본 발명은 플립 칩 배열의 LED 또는 플립 칩 배열의 광 검출기의 제조시에 사용될 수 있는 물질의 조성물에 관한 것이다. 본 발명이 주로 LED를 참조하여 설명되지만, 당업자는 본질적으로 동일한 디바이스가 광 검출기로서 사용될 수 있다는 것을 이해할 것이다. 또한, 본 발명은 바람직하게는 UV 광의 방출 및 검출에 관한 것이지만, 디바이스는 또한 전자기 스펙트럼의 다른 영역, 특히 가시 영역에도 적용할 수 있다.
본 발명에 따른 디바이스는 다결정질 또는 단결정질 그래핀 층 상에 성장된 복수의 나노와이어 또는 나노피라미드를 갖는 나노구조화된 LED를 포함하며, 여기서 상기 나노와이어 또는 나노피라미드의 에피택시 및 결정 배향 및 패싯 배향은 성장 과정 중에 상기 그래핀 층이 지지된 결정질 기판에 의해 유도된다. 각각의 나노와이어 또는 나노피라미드는 그래핀 층으로부터 돌출되어 있으며, 이들은 이상적으로는 p-n 또는 p-i-n 접합부를 포함한다. 본 발명은 바람직하게는 모든 나노와이어 또는 나노피라미드가 필요한 접합부를 포함하는 디바이스에 관한 것이지만, 본 발명은 소수의 나노와이어 또는 나노피라미드가 이러한 접합부를 갖지 않을 수 있는 디바이스를 포함한다. 이상적으로는, 모든 나노와이어 또는 나노 피라미드가 필요한 접합부를 포함한다.
각각의 나노와이어 또는 나노피라미드의 상단부에 광-반사 층이 제공될 수 있다. 이것은 단순히 나노와이어 또는 나노피라미드의 상부와 접촉하거나 또는 나노와이어 또는 나노피라미드의 상단부를 둘러쌀 수 있다. 광-반사 층은 또한 디바이스를 위한한 상부 접촉 전극으로서 작용할 수 있거나 또는 대안적으로는 별도의 상부 전극이 제공될 수 있다. 전극이 제공되는 경우, 광-반사 층은, 상기 나노와이어 또는 나노피라미드의 적어도 일부의 상부와 전기적으로 접촉하는 이 전극과 전기적으로 접촉할 수 있다. 따라서, 나노와이어의 상부 또는 나노피라미드 상부 및 외부 회로 모두와 전기적으로 잘 접촉하는 전극이 있는 것이 중요하다. 광 반사 층이 존재하는 경우, 광은 바람직하게는 나노와이어의 성장 방향과 실질적으로 평행하지만 반대 방향으로 디바이스로부터 방출되거나, 또는 나노와이어의 성장 방향과 실질적으로 평행하고 동일한 방향으로 디바이스에 흡수된다. 따라서, 전형적으로, 광은 나노와이어의 바닥이 있는 디바이스의 일부에서 외부로 방출되거나 내부에 흡수된다. 특정 실시양태에서, 적어도 50%, 예를 들어, 적어도 60%, 예를 들어 적어도 70%, 예를 들어 적어도 80%, 예를 들어 적어도 90%, 예를 들어 적어도 95%, 예를 들어 적어도 99%의 광이 디바이스로부터 방출되거나 그 방향으로 디바이스 내에 흡수된다.
그래핀 층을 관통하여 각각의 나노와이어 또는 나노피라미드의 바닥부와 전기적으로 접촉하는 전극이 또한 제공된다. 따라서, 나노와이어 또는 나노피라미드의 p-n 또는 p-i-n-접합부를 통해 다른 전극과 전기적으로 접촉하는 상부 전극을 통한 회로가 존재한다.
전극들 사이에 순방향 전압이 인가되면, 나노와이어 또는 나노피라미드의 활성 영역에서 광, 바람직하게는 UV 광이 생성되어 디바이스가 LED로서 동작한다.
전극들 사이에 역방향 전압이 인가되고 광, 바람직하게는 UV 광에 노출되면, 나노와이어 또는 나노피라미드의 활성 영역은 광을 흡수하고 이를 광전류로 전환하여 디바이스가 광 검출기로서 동작한다.
기판에 의해 에피택셜 방향으로 성장한 나노와이어 또는 나노피라미드를 갖게 되면 형성된 물질에 균질성을 제공하여 다양한 최종 특성, 예를 들어 기계적, 광학적 또는 전기적 특성을 향상시킬 수 있다. 에피택셜 나노와이어 또는 나노피라미드는 고체, 기체 또는 액체 전구체로부터 성장될 수 있다. 에피택시는 결정질 기판에 의해 지배되기 때문에, 성장한 나노와이어 또는 나노피라미드는 기판에 의해 유도되는 결정 배향 및 패싯 배향을 취할 수 있다.
그래핀 층
그래핀 층은 그래핀 및/또는 그래핀 유도체를 포함할 수 있다. 그래핀 층은 다결정질 또는 단결정질이다. 아래의 그래핀 층에 대한 논의는, 그래핀 '버퍼' 층이 사용되는 경우(즉, NW/NP가 그래핀 상에 직접 성장하도록 홀이 없는 경우)에, 또는 홀 패턴 마스크로서 그래핀(즉, 그를 관통하여 NW/NP가 성장하는 홀을 가지고 있는 경우) 모두에 적용된다. 그래핀 층의 두께는 바람직하게는 5 nm 이하, 특히 3.0 nm 이하, 가장 특히 15 옹스트롬 이하이어야 한다. 바람직한 두께 범위는 0.3 내지 10 nm, 바람직하게는 1 내지 5 nm, 1 내지 3 nm 또는 1 내지 2 nm, 보다 바람직하게는 0.3 내지 5 nm, 0.3 내지 3 nm 또는 0.3 내지 2 nm을 포함한다. 이상적으로는, 그래핀 층은 10개 이하의 그래핀 또는 그의 유도체 층, 바람직하게는 5개 이하의 그래핀 층, 바람직하게는 4개 이하의 그래핀 층, 바람직하게는 3개 이하의 그래핀 층, 바람직하게는 1 내지 5개의 그래핀 층, 바람직하게는 1 내지 4개의 그래핀 층, 예를 들어 2 내지 4개의 그래핀 층 또는 1 내지 2개의 그래핀 층을 포함해야만 한다. 가장 바람직하게는, 그래핀 층은 3층 이하의 두께(수개-층상(few-layered) 그래핀이라 함)를 갖는다. 특히 바람직하게는, 그래핀 층은 1 원자 두께의 그래핀의 평면 시트이다. 얇은 그래핀 층을 갖는 것은 광학/전자 특성뿐만 아니라 원격 에피택시 효과에도 중요하다. 전형적으로, 원격 에피택시에 대한 최상의 결과는 3 내지 4개 이하의 그래핀 층(약 1 내지 2 nm에 상당함)이 사용될 경우에 얻어진다.
전형적으로, 그래핀 층은 평면이거나 평평하다. 따라서, 전형적으로, 그래핀 층은 평평한 2차원 시트이다. 그러므로, 나노와이어/나노피라미드의 기부와 결정질 기판의 상부 사이의 거리는 전형적으로는 그래핀 층의 두께와 동일하다. 따라서, 나노와이어/나노피라미드의 기부와 결정질 기판의 상부 사이의 거리는 바람직하게는 5 nm 이하, 특히 3.0 nm 이하, 가장 특히 15 옹스트롬 이하이다. 바람직한 범위는 0.3 내지 10 nm, 바람직하게는 1 내지 5 nm, 1 내지 3 nm 또는 1 내지 2 nm, 보다 바람직하게는 0.3 내지 5 nm, 0.3 내지 3 nm 또는 0.3 내지 2 nm을 포함한다.
그래핀 층의 면적은 제한되지 않는다. 이는 0.5 mm2 이상, 예를 들어 최대 5 mm2, 예를 들어 최대 10 cm2이다. 따라서, 그래핀 층의 면적은 단지 실용성에 의해서만 제한된다.
그래핀 층은 임의의 편리한 방법에 의해 기판 상에 직접 침착될 수 있다. 그래핀은 또한 승화 방법에 의해 성장되거나, 또는 기판 상에 자가조립 방법에 의해 성장될 수 있다. 그래핀은 심지어 MBE 또는 MOCVD에 의해 기판 상에 직접 성장될 수도 있다.
대안적으로, 그래핀은 화학 증착(CVD) 방법을 사용함으로써 Ni 필름 또는 Cu 호일 상에서 성장될 수 있다. 이러한 CVD 성장된 그래핀 층은 에칭에 의해 또는 전기화학적 박리 방법에 의해 Ni 또는 Cu 필름과 같은 금속 호일로부터 화학적으로 박리될 수 있다. 이어서, 박리 후의 그래핀 층은 나노와이어 또는 나노피라미드 성장을 위해 기판으로 전달되어 침착된다. 박리 및 전달 동안 전자빔 레지스트 또는 포토레지스트를 사용하여 얇은 그래핀 층을 지지할 수 있다.
그래핀 층은 개질없이 사용되는 것이 바람직하나, 그래핀 층의 표면은 개질될 수도 있다. 예를 들어, 수소, 산소, 질소, NO2 또는 이들의 조합의 플라즈마로 처리될 수 있다. 그래핀 층의 산화는 나노와이어 또는 나노피라미드 핵형성을 향상시킬 수 있다. 또한, 예를 들어 나노와이어 또는 나노피라미드 성장 전의 순도를 보장하기 위해, 그래핀 층을 전처리하는 것이 바람직할 수 있다. HF 또는 BOE와 같은 강산으로 처리하는 것이 옵션이다. 그래핀 층은 표면 불순물을 제거하기 위해 이소프로판올, 아세톤 또는 n-메틸-2-피롤리돈으로 세척될 수도 있다.
세정된 그래핀 층은 도핑에 의해 추가로 개질될 수 있다. FeCl3, AuCl3 또는 GaCl3의 용액이 도핑 단계에서 사용될 수 있다.
그래핀 층은 우수한 광학적, 전기적, 열적 및 기계적 특성을 갖는다. 이것은 매우 얇지만 매우 강하고 가볍고 유연하며 불투과성이다. 본 발명에서 가장 중요한 것은 그들이 전기 전도성 및 열 전도성이 높고 투명하다는 것이다. 따라서, 결정적으로, 그래핀 층이 존재함으로써, 본 출원인은 광을 방출하거나 흡수하기 위한 LED/광 검출기의 능력에 영향을 미치지 않으면서 나노와이어에 전기 접점을 제공한다.
기판
결정질 기판은 원격 에피택시를 통해 나노와이어 또는 나노 피라미드의 에피택셜 성장을 유도하는 기판이다. 기판은 바람직하게는 결정질 III-V족 반도체, 사파이어, SiC, 또는 다이아몬드 기판이다. 홀 마스크로서 작용하는 그래핀 층의 경우(아래 논의 참조), 나노와이어/나노피라미드는 그래핀 층의 홀을 관통하여 결정질 기판 상에 직접 에피택셜 성장하며; 이러한 경우, 결정질 기판은 홀의 외측에서 그래핀 층 상에서 성장하는 다른 구조물, 예를 들어 나노섬(nanoisland)의 에피택셜 성장을 유도한다.
기판의 두께는 중요하지 않지만, 하나의 실시양태에서 이는 투명할 수 있다. 기판은 바람직하게는 투명한 지지체 상에 놓일 수 있다. 이러한 지지체는 기판을 지지하는 데 필요한 정도로 두꺼울 수 있다. 투명이라는 용어는 본원에서는 기판/지지체가 광, 특히 UV 광의 투과를 허용한다는 의미로 사용된다. 특히, 기판/지지체가 UV-B 및 UV-C 광에 대해 투과성인 경우가 바람직하다.
적합한 지지체는 실리카를 포함한다.
나노와이어 또는 나노피라미드가 성장하면, (예를 들어, 그래핀 층을 박리시킴으로써) 기판을 제거할 수 있다. 기판이 제거되면, 기판을 추가적인 성장 준비에 사용할 수 있다. 또한, 기판을 박리시켜 제거하면 LED 또는 광 검출기에서 사용하기에 이상적인 투명한 물질의 조성물이 남는다.
기판은 바람직하게는 III-V족 화합물이다. III족 원소 옵션은 B, Al, Ga, In, 및 Tl이다. 여기서, 바람직한 옵션은 Ga, Al 및 In이다.
V족 옵션은 N, P, As, Sb이다. 이들 모두 바람직하며, N이 특히 바람직하다.
물론, III족으로부터의 하나 초과의 원소 및/또는 V족으로부터의 하나 초과의 원소를 사용하는 것이 가능하다. 기판에 대한 바람직한 화합물은 AlAs, GaSb, GaP, GaN, AlN, AlGaN, AlGaInN, GaAs, InP, InN, InGaAs, InSb, InAs, 또는 AlGaAs를 포함한다. N과 조합된 Al, Ga 및 In을 기반으로 하는 화합물이 가장 바람직하다. GaN, AlGaN, AlInGaN 또는 AlN의 사용이 매우 바람직하다.
또 다른 바람직한 옵션에서, 기판은 GaAs, InP 또는 GaP이다. 기판의 특성에 따라, 별도의 지지체가 필요할 수 있다.
전형적으로, 결정질 기판은 균일한 층이다, 즉, 여러 개의 중첩된 층으로 구성되지 않는다. 특정 실시양태에서, 기판은 예를 들어 분배 브래그 반사기(Distributed Bragg Reflector)가 아니다. 특정 실시양태에서, 기판은 그래핀 층보다 더 두껍다. 결정질 기판에 대한 예시적인 두께는 1 nm 내지 2 mm, 예를 들어 1 nm 내지 1 mm, 예를 들어 1 nm 내지 500 μm, 예를 들어 10 nm 내지 1000 nm, 예를 들어 50 내지 500 nm이다. 결정질 기판의 두께에 대한 다른 적합한 범위는 1 μm 내지 5 mm, 예를 들어 100 μm 내지 3 mm, 예를 들어 300 μm 내지 1 mm이다. 기판 또는 웨이퍼 두께는 웨이퍼의 크기에 따라 달라질 수 있다. 예를 들어, 이는 300 μm(예를 들어, 2 인치 웨이퍼의 경우) 내지 1 mm(예를 들어, 8 인치 웨이퍼의 경우)의 범위일 수 있다.
나노와이어 또는 나노피라미드의 성장
상업적으로 중요한 나노와이어 또는 나노피라미드를 제조하기 위해, 이들은 기판에 의해 결정되는 결정 배향 및 패싯 배향으로 에피택셜하게 성장하는 것이 바람직하다. 성장이 결정질 기판에 수직으로 발생하고 따라서 이상적으로는 <0001>(육방정계 구조의 경우) 방향 또는 <111>(입방정계 구조의 경우) 방향으로 발생하는 것이 또한 이상적이다.
본 발명자들은 그래핀 층의 존재에도 불구하고 에피택셜 성장이 일어나는 것을 확인하였다. 홀 마스크로서 작용하는 그래핀 층의 경우(아래 논의 참조), 나노와이어/나노피라미드는 그래핀 층의 홀을 관통하여 결정질 기판/중간층 상에 직접 에피택셜 성장하며; 이러한 경우, 결정질 기판은 또한 홀의 외측에서 그래핀 층 상에서 성장하는 다른 구조물, 예를 들어 나노섬의 에피택셜 성장을 유도한다. 아래의 논의는 기술적으로 실행 가능한 이 경우에도 또한 적용한다.
성장하는 나노피라미드에서, 삼각형 면은 일반적으로 (1-101) 또는 (1-102) 평면으로 종결된다. (1-101) 패싯을 갖는 삼각형 측부 표면은 팁(tip)에서 단일 점으로 수렴되거나 팁에서 수렴되기 전에 새로운 패싯((1-102) 평면)을 형성할 수도 있다. 일부 경우에, 나노피라미드는 그의 상단이 {0001} 평면으로 종결되어 절두형으로 된다.
성장하는 나노와이어 또는 나노피라미드와 기판 사이에 격자 불일치가 없는 것이 이상적이지만, 나노와이어 또는 나노피라미드는 박막보다 훨씬 더 많은 격자 부정합을 수용할 수 있다. 그러나, 본 발명의 이점은 기판과 성장하는 NW 또는 NP 사이에 매우 근접한 격자 정합이 있다는 것이다. NW/NP가 기판/중간층 상에서 직접 성장하는 그래핀 홀 마스크의 경우, 기판 또는 중간층은 나노와이어/나노피라미드와 같은 III-V족 반도체일 수 있기 때문에, 매우 적은 격자 부정합이 가능하다.
나노와이어/나노피라미드의 성장은 플럭스 비율(flux ratio)을 통해 제어될 수 있다. 나노피라미드는, 예를 들어 높은 V족 플럭스가 사용되는 경우에 권장된다.
성장되는 나노와이어는 기본적으로 그의 폭이나 직경이 나노미터 치수이고 일반적으로 수백 nm에서 수 ㎛ 범위의 길이를 갖는 1차원 형태라고 할 수 있다. 이상적으로 나노와이어 직경은 500 nm보다 크지 않다. 이상적으로 나노와이어 직경은 50 내지 500 nm이지만, 이 직경은 수 마이크로미터(마이크로와이어로 지칭됨)를 초과할 수 있다.
따라서, 본 발명에서 성장된 나노와이어는 길이가 250 nm 내지 수 미크론, 예를 들어 최대 5 미크론일 수 있다. 바람직하게는 나노와이어는 길이가 1 미크론 이상이다. 복수의 나노와이어가 성장되는 경우, 모두 이러한 치수 요건을 충족하는 것이 바람직하다. 이상적으로는 그래핀 층 상에서 성장된 나노와이어의 90% 이상이 길이가 1 미크론 이상일 것이다. 바람직하게는 실질적으로 모든 나노와이어의 길이는 1 미크론 이상일 것이다.
나노피라미드는 높이가 250 nm 내지 1 미크론, 예를 들어 400 내지 800 nm, 예를 들어 약 500 nm일 수 있다.
더욱이, 성장된 나노와이어 또는 나노피라미드가 동일한 치수, 예를 들어 서로의 10% 이내를 갖는 것이 바람직할 것이다. 따라서, 그래핀 층(또는 기판/중간층) 상의 나노와이어 또는 나노피라미드의 적어도 90%(바람직하게는 실질적으로 모두)는 바람직하게는 동일한 직경 및/또는 동일한 길이(즉, 서로의 직경/길이의 10% 이내)일 것이다. 따라서, 본질적으로 당업자는 치수 면에서 실질적으로 동일한 균질성의 나노와이어 또는 나노피라미드를 추구한다.
나노와이어 또는 나노피라미드의 길이는 종종 성장 공정이 실행되는 시간의 길이에 의해 제어된다. 더 긴 공정은 일반적으로 (훨씬) 더 긴 나노와이어 또는 나노피라미드를 생성한다.
나노와이어는 전형적으로 육각형 단면 형상을 갖는다. 나노와이어는 25 nm 내지 수백 nm의 단면 직경(즉, 그의 두께)을 가질 수 있다. 적합한 나노와이어 직경은 1 내지 1000 nm, 예를 들어 5 내지 800 nm, 10 내지 500 nm, 또는 50 내지 500 nm을 포함한다. 일부 실시양태에서, 나노와이어는 마이크로와이어일 수 있으며, 따라서 최대 2 ㎛의 크기를 갖는다. 그러나, 나노와이어는 1.0 ㎛ 미만의 단면 직경을 갖는 경우가 바람직하다. 위에서 언급한 바와 같이, 직경은 이상적으로는 나노와이어의 대부분, 예를 들어 그의 길이의 적어도 75%에 걸쳐 일정하다. 전형적으로, 직경에 있어서의 차이는 나노와이어의 길이를 따라 20% 미만, 예를 들어 10% 미만, 예를 들어 5% 미만이다. 나노와이어 직경은 아래에서 추가로 설명되는 바와 같이 나노와이어를 제조하는 데 사용되는 원자의 비율을 조작함으로써 제어될 수 있다. 나노와이어 직경은, 성장 매개변수, 예를 들어 아래에서 추가로 설명되는 바와 같이 나노와이어를 제조하는 데 사용되는 기판 온도 및/또는 원자의 비율을 조작함으로써 제어될 수 있다.
실제로, 나노와이어 또는 나노피라미드의 길이와 직경은 이들이 형성되는 온도에 의해 영향을 받을 수 있다. 더 높은 온도는 높은 종횡비(즉, 더 길고 및/또는 더 얇은 나노와이어 또는 나노피라미드)를 생성하는 경향이 있다. 직경은 또한 마스크 층의 나노홀 개구 크기를 조작함으로써 제어될 수도 있다. 당업자는 성장 공정을 조작하여 원하는 치수의 나노와이어 또는 나노피라미드를 설계할 수 있다.
육각형 나노와이어는 바람직하게는 그들의 측면이 랜덤하게 배향된 것과는 대조적으로 평행하도록 배향된다. 나노와이어가 다결정질 그래핀 상에서 에피택셜하게 성장하는 경우, 육각형 나노와이어는 다른 그래핀 도메인/그레인에서 랜덤하게 배향되는 경향이 있다. 따라서, 다결정질 그래핀의 경우, 기판을 기준으로 나노와이어의 성장이 (원격) 에피택셜인지 아닌지의 여부를 결정하는 한 가지 방법은 육각형 나노와이어가 본질적으로 평행한 패싯을 갖는지 갖지 않는지의 여부를 결정하는 것이다. 육각형 나노와이어가 상이한 그래핀 도메인에서 평행한 측면을 갖는 경우, 이러한 나노와이어는 기판과 정합하는 배향으로 에피택셜 성장한다. 육각형 나노와이어가 상이한 그래핀 도메인/그레인에서 랜덤하게 배향되어 있는 경우, 이는 다결정질 그래핀 상에서 에피택셜하게 성장된 나노와이어의 특징이다. 도 7a 및 도 7b는 병렬 패싯 성장과 다중 도메인/그레인에서의 성장 간의 대조 결과를 보여준다.
단결정질 그래핀의 경우, 결정질 기판, 단결정질 그래핀, 및 나노와이어의 결정 배향을 비교함으로써, 에피택시가 그래핀에 의해 결정되는지 또는 아래에 있는 결정질 기판에 의해 결정되는지를 측정할 수 있다. (문헌[Nanotechnology 29 (2018) 445702, https://doi.org/10.1088/1361-6528/aadb78] 및 문헌[Adv. Funct. Mater. 2019, 1905056, https://doi.org/10.1002/905056] 참조).
본 발명의 나노와이어 또는 나노피라미드는 적어도 하나의 III-V족 화합물 반도체로부터 형성된다. 나노와이어 또는 나노피라미드에 대해 본원에서 논의된 III-V족 화합물은 III-V족 반도체 기판에도 또한 적합하다. 바람직하게는, 나노와이어 또는 나노피라미드는 하기에서 논의되는 바와 같이 대부분이 도핑된 III-V족 화합물로 이루어진다. 하나 초과의 상이한 III-V족 화합물이 존재할 수 있지만, 존재하는 모든 화합물이 III-V족 화합물인 경우가 바람직하다는 점에 유의한다.
III족 원소 옵션은 B, Al, Ga, In, 및 Tl이다. 여기서, 바람직한 옵션은 Ga, Al 및 In이다.
V족 옵션은 N, P, As, Sb이다. 이들 모두 바람직하며, N이 특히 바람직하다.
물론, III족으로부터의 하나 초과의 원소 및/또는 V족으로부터의 하나 초과의 원소를 사용하는 것이 가능하다. 나노와이어 또는 나노피라미드 제조를 위한 바람직한 화합물은 AlAs, GaSb, GaP, GaN, AlN, AlGaN, AlGaInN, GaAs, InP, InN, InGaAs, InSb, InAs, 또는 AlGaAs를 포함한다. N과 조합된 Al, Ga 및 In을 기반으로 하는 화합물이 가장 바람직하다. GaN, AlGaN, AlInGaN 또는 AlN의 사용이 매우 바람직하다.
나노와이어 또는 나노피라미드가 (아래에서 논의되는 도핑 원자와 함께) Ga, Al, In 및 N으로 이루어지는 것이 가장 바람직하다.
이원 물질의 사용이 가능하지만, 여기에서는 AlGaN과 같이 2개의 III족 양이온이 하나의 V족 음이온과 함께 존재하는 삼원 나노와이어 또는 나노피라미드를 사용하는 것이 바람직하다. 따라서, 삼원 화합물은 화학식 XYZ를 가질 수 있으며, 여기서 X는 III족 원소이고, Y는 X와 다른 III족 원소이며, Z는 V족 원소이다. XYZ에서 X 대 Y 몰비는 바람직하게는 0.1 내지 0.9, 즉 화학식은 바람직하게는 XxY1-xZ이고, 여기서 아래첨자 x는 0.1 내지 0.9이다. XYZ에서 X 대 Y 몰비는 바람직하게는 0.1 내지 0.9이다, 즉 상기 화학식은 바람직하게는 XxY1-xZ이며, 여기서 아래첨자 x는 0.1 내지 0.9이다.
또한, 4원 시스템도 사용될 수 있으며, 예를 들면 화학식 AxB1-xCyD1-y(여기서, A와 B는 서로 다른 III족 원소이고, C와 D는 V족 원소임) 또는 화학식 AxByC1-x-yD(여기서, A, B, C는 서로 다른 III족 원소이고, D는 V족 원소임)로 표시될 수 있다. 역시 아래첨자 x와 y는 일반적으로 0.1 내지 0.9이다. 다른 옵션도 당업자에게는 명백할 것이다.
AlGaN 및 AlInGaN 나노와이어 또는 나노피라미드의 성장이 특히 바람직하다. 이러한 나노와이어 또는 나노피라미드를 포함하는 디바이스에서 방출되는 광의 파장은 Al, In 및 Ga의 함량을 조작함으로써 조정할 수 있다. 대안적으로는, 나노와이어 또는 나노피라미드의 피치 및/또는 직경을 변경하여 방출되는 광의 특성을 변화시킬 수 있다.
나노와이어 또는 나노피라미드가 상이한 화합물의 영역을 포함하는 것이 더 바람직하다. 따라서, 나노와이어 또는 나노피라미드는 GaN과 같은 제1 III-V족 반도체의 영역에 이어 AlGaN과 같은 다른 III-V족 반도체의 영역을 포함할 수 있다. 나노와이어 또는 나노피라미드는 다수의 영역, 예를 들어 2개 이상 또는 3개 이상의 영역을 포함할 수 있다. 이러한 영역은 축방향으로 성장된 나노와이어의 층이거나 반경 방향으로 성장된 나노와이어 또는 나노피라미드의 쉘(shell)일 수 있다.
기판으로부터 그래핀 층의 분리를 용이하게 하기 위해, 불활성 충전제를 사용하여 성장된 NW 또는 NP를 둘러쌀 수 있다.
도핑
본 발명의 나노와이어 또는 나노피라미드는 p-n 또는 p-i-n 접합부를 포함할 수 있다. 따라서, 본 발명의 디바이스, 특히 p-i-n 접합에 기초한 디바이스에는 p-형 반도체 영역과 n-형 반도체 영역 사이에 도핑되지 않은 진성(intrinsic) 반도체 영역이 선택적으로 제공된다. p-형 및 n-형 영역 중 일부는 저항성 접점에 사용되기 때문에 일반적으로 더 많이 도핑된다. 진성 영역은 단일 활성층일 수 있거나 또는 다중 양자 우물 및 다중 양자 장벽으로 이루어진 다수의 활성층일 수 있다.
따라서, 나노와이어 또는 나노피라미드가 도핑되는 것이 바람직하다. 도핑은 일반적으로는, 예를 들어 MBE 또는 MOVPE 성장 중에, 나노와이어 또는 나노피라미드에 불순물 이온을 도입하는 것을 수반한다. 도핑 수준은 약 1015/cm3 내지 1020/cm3로 제어될 수 있다. 나노와이어 또는 나노피라미드는 원하는 바에 따라 p-형 도핑 또는 n-형 도핑될 수 있다. 도핑된 반도체는 외인성(extrinsic) 도체이다.
n(p)-형 반도체는, 진성 반도체에 도너(억셉터) 불순물을 도핑하여 정공(전자) 농도보다 전자(정공) 농도가 더 크다. III-V족 화합물, 특히 질화물에 적합한 도너(억셉터)는 Si(Mg, Be 및 Zn)일 수 있다. 도펀트는 성장 과정 동안 또는 나노와이어 또는 나노피라미드 형성 후 이온 주입에 의해 도입될 수 있다.
LED의 더 높은 외부 양자 효율(EQE: external quantum efficiency)을 얻기 위해서는 더 높은 캐리어 주입 효율이 필요하다. 그러나, AlGaN 합금에서 Al 함량이 증가함에 따라 Mg 억셉터의 이온화 에너지가 증가하면, Al 함량이 높은 AlGaN 합금에서 더 높은 정공 농도를 얻기는 어렵다. (특히 높은 Al 함량으로 이루어진 장벽 층에서) 더 높은 정공 주입 효율을 얻기 위해, 본 발명자들은 개별적으로 또는 함께 사용할 수 있는 많은 전략을 고안하여 왔다.
따라서, 도핑 과정에서 극복해야 할 문제들이 있다. 본 발명의 나노와이어 또는 나노피라미드는 Al을 포함하는 것이 바람직하다. 높은 Al 함량은 높은 밴드 갭을 유도하여 나노와이어 또는 나노피라미드의 활성 층(들)에서 UV-C LED 방출을 가능하게 하고/하거나 도핑된 장벽 층에서 방출된 광의 흡수를 방지하기 때문에 Al을 사용하는 것이 유리하다. 밴드 갭이 높으면 UV 광이 나노와이어 또는 나노피라미드의 이 부분에 의해 흡수될 가능성이 적다. 따라서, 나노와이어 또는 나노피라미드에서 AlN 또는 AlGaN을 사용하는 것이 바람직하다.
그러나, AlGaN 합금 내의 Al 함량이 증가함에 따라 Mg 또는 Be 억셉터의 이온화 에너지가 증가하기 때문에, AlGaN 또는 AlN의 p-형 도핑으로 높은 전기 전도도(높은 정공 농도)를 달성하는 것은 어렵다. 본 발명자들은, 평균 Al 함량이 더 높은 AlGaN 합금에서 전기 전도도를 최대화(즉, 정공 농도를 최대화)하기 위한 다양한 해결책을 제안한다.
나노와이어 또는 나노피라미드가 AlN 또는 AlGaN을 포함하는 경우, p-형 도펀트를 도입하여 높은 전기 전도도를 달성하는 것은 어려운 일이다. 한 가지 해결책은 단기 초격자(SPSL)에 의존한다. 이 방법에서, 본 발명자들은 더 높은 Al 조성을 가진 균질한 AlGaN 층 대신에 상이한 Al 함량을 가진 교번 층들로 이루어진 초격자 구조를 성장시킨다. 예를 들어, 35% Al 함량을 갖는 장벽 층은 예를 들어 교번하는 AlxGa1-xN:Mg / AlyGa1-yN:Mg(x=0.30/y=0.40)로 이루어진 1.8 내지 2.0 nm 두께의 SPSL로 대체될 수 있다. Al 조성이 낮은 층 내의 억셉터의 낮은 이온화 에너지는 장벽 층의 장벽 높이를 손상시키지 않으면서 정공 주입 효율을 향상시킨다. 이러한 효과는 계면에서의 분극장(polarization fields)에 의해 추가로 향상된다. SPSL에는 더 나은 정공 주입을 위해 고도로 p-도핑된 GaN:Mg 층이 뒤따를 수 있다.
보다 일반적으로, 본 발명자들은, p-형 도핑된 Al z Ga 1-z N 합금(여기서, x < z < y) 대신에, p-형 도핑된 Al x Ga 1-x N/Al y Ga 1-y N 단주기 초격자(즉, Al x Ga 1-x N 및 Al y Ga 1-y N의 교번되는 얇은 층)(여기서, Al 몰 분율 x는 y보다 작다)를 나노와이어 또는 나노피라미드 구조에 도입할 것을 제안한다. x는 0 정도로 낮을 수 있고(즉, GaN), y는 1 정도로 높을 수 있음(즉, AlN)이 이해될 것이다. 초격자 주기는 바람직하게는 5 nm 이하, 예를 들어 2 nm이어야 하며, 이 경우 초격자는 단일 Al z Ga 1-z N 합금(이때, z는 x 및 y의 층 두께 가중 평균임)으로서 작용할 것이지만 더 낮은 Al 함량의 Al x Ga 1-x N 층에 대한 더 높은 p-형 도핑 효율로 인해 Al z Ga 1-z N 합금보다 더 높은 전기 전도도를 가질 것이다.
p-형 도핑된 초격자를 포함하는 나노와이어 또는 나노피라미드에서, p-형 도펀트는 Mg 또는 Be와 같은 알칼리 토금속인 것이 바람직하다.
나노와이어/나노피라미드를 포함하는 Al 도핑 문제를 해결하기 위한 추가 옵션은 유사한 원리를 따른다. Al 함량이 낮거나 없는 얇은 AlGaN 층을 포함하는 초격자 대신에, 나노와이어 또는 나노피라미드 내에서 AlGaN의 성장 방향으로 Al 함량(몰 분율)의 구배를 함유하는 나노구조체가 설계될 수 있다. 따라서, 나노와이어 또는 나노피라미드가 성장함에 따라, Al 함량은 감소/증가한 다음 다시 증가/감소하여, 나노와이어 또는 나노피라미드 내에 Al 함량 구배를 생성한다.
이는 분극 도핑(polarization doping)이라고 불리울 수 있다. 하나의 방법에서, 층들은 GaN에서 AlN으로 또는 AlN에서 GaN으로 구배를 이룬다. GaN에서 AlN으로, 그리고 AlN에서 GaN으로의 구배를 이룬 영역은 각각 n-형 및 p-형 전도를 유발할 수 있다. 이것은 인접한 쌍극자와 비교하였을 때 크기(magnitude)가 다른 쌍극자의 존재로 인해 발생할 수 있다. GaN에서 AlN으로, 그리고 AlN에서 GaN으로 구배를 이룬 영역은 각각 n-형 도펀트와 p-형 도펀트로 추가로 도핑될 수 있다.
바람직한 실시양태에서, 도펀트로서 Be를 사용하는 AlGaN 나노와이어에서 p-형 도핑이 사용된다.
따라서, 한 가지 옵션은 GaN 나노와이어/나노피라미드로 시작하여 Al을 점진적으로 증가시키고 Ga 함량을 점진적으로 감소시켜, 아마도 100 nm의 성장 두께 이상일 AlN을 형성하는 것이다. 이러한 구배 영역은 결정 평면, 극성 및 구배 영역에서 Al 함량이 감소하는지 또는 증가하는지 여부에 따라 각각 p-형 또는 n-형 영역으로 작용할 수 있다. 그런 다음, 반대되는 과정이 수행되어 GaN을 다시 한 번 생성하여, (이전에 제조된 것과 반대되는) n-형 또는 p-형 영역을 생성한다. 이러한 구배를 이룬 영역은, 높은 전하 캐리어 밀도를 갖는 n-형 또는 p-형 영역을 얻기 위해 각각 Si와 같은 n-형 도펀트 및 Mg 또는 Be와 같은 p-형 도펀트로 추가로 도핑될 수 있다. 결정 평면 및 극성은 당업계에 공지된 바와 같이 나노와이어/나노피라미드의 유형에 의해 결정된다.
따라서, 또 다른 양태에서 볼 때, 본 발명의 나노와이어 또는 나노피라미드는 Al, Ga 및 N 원자를 포함하며, 이때 나노와이어 또는 나노피라미드의 성장 동안 Al의 농도는 나노와이어 또는 나노피라미드 내에 Al 농도 구배를 생성하도록 변화된다.
제3 실시양태에서, Al 함유 나노와이어 또는 나노피라미드에서의 도핑 문제는 터널 접합부를 사용하여 해결된다. 터널 접합부는 두 개의 전기 전도성 물질 사이의 얇은 층과 같은 장벽이다. 본 발명의 맥락에서, 상기 장벽은 반도체 소자의 중간부에서 저항성(ohmic) 전기 접촉부로서 기능한다.
하나의 방법에서, 얇은 전자 차단층이 활성 영역 바로 뒤에 삽입되고, 그 뒤에, 활성층에서 사용된 Al 함량보다 더 높은 Al 함량을 갖는 p-형 도핑된 AlGaN 장벽 층이 뒤따른다. p-형 도핑된 장벽 층 다음에는, 고도로 p-형 도핑된 장벽 층 및 매우 얇은 터널 접합 층이 뒤따르고, 이어서 n-형 도핑된 AlGaN 층이 뒤따른다. 터널 접합 층은, 전자가 p-AlGaN 내의 가전자대(valence band)로부터 n-AlGaN 내의 전도대(conduction band)로 이동하여 p-AlGaN 층으로 주입되는 홀을 생성하도록 선택된다.
보다 일반적으로, 나노와이어 또는 나노피라미드는 매우 얇은 Al 층과 같은 Al 층에 의해 분리된 2개의 도핑된 GaN 영역(하나의 p-도핑된 영역 및 하나의 n-도핑된 영역)을 포함하는 것이 바람직하다. Al 층은 수 nm 두께, 예컨대 1 내지 10 nm의 두께일 수 있다. 고도로 도핑된 InGaN 층을 포함하는, 터널 접합부로서 작용할 수 있는 다른 선택적인 물질이 있음을 이해하여야 한다.
도핑된 GaN 층이 Al 층 상에 성장될 수 있다는 것은 특히 놀라운 일이다.
따라서, 일 실시양태에서, 본 발명은, Al 층에 의해 분리된 p-형 도핑된 (Al)GaN 영역 및 n-형 도핑된 (Al)GaN 영역을 갖는 나노와이어 또는 나노피라미드를 제공한다.
본 발명의 나노와이어 또는 나노피라미드는 반경 방향으로 또는 축방향으로 이종 구조화된 형태를 갖도록 성장될 수 있다. 예를 들어, 축방향으로 이종 구조화된 나노와이어 또는 나노피라미드의 경우, p-형 도핑된 코어를 먼저 성장시킨 다음 n-도핑된 코어로 계속 성장시킴으로써(또는 그 반대로 성장시킴으로써) p-n 접합이 축방향으로 형성될 수 있다. 코어는 또한 축방향으로 이종 구조화될 수 있고 쉘은 반경 방향으로 이종 구조화될 수 있다. p-i-n 나노와이어 또는 나노피라미드에 대해 도핑된 코어 사이에 진성 영역이 위치할 수 있다. 반경 방향으로 이종 구조화된 나노와이어 또는 나노피라미드의 경우, p-도핑된 나노와이어 또는 나노피라미드 코어를 먼저 성장시킨 다음, n-도핑된 반도체성 쉘을 성장시킴으로써(또는 그 반대로 성장시킴으로써) p-n 접합이 반경 방향으로 형성될 수 있다. p-i-n 나노와이어 또는 나노피라미드에 대해 도핑된 영역 사이에 진성 쉘이 위치할 수 있다.
나노와이어는 축방향으로 성장되고 따라서 나노와이어 또는 나노피라미드의 축방향 위쪽으로 제1 섹션 및 제2 섹션으로부터 형성되는 것이 바람직하다. 이러한 2개의 섹션은 서로 상이하게 도핑되어 p-n 접합부 또는 p-i-n 접합부를 생성한다. 나노와이어의 상부 또는 하부 섹션은 p-도핑 또는 n-도핑된 섹션이다.
p-i-n 나노와이어 또는 나노피라미드에서, 개개의 p-영역 및 n-영역에 전하 캐리어를 주입하는 경우, 그들은 i-영역에서 재결합하고, 이러한 재결합은 광을 생성한다. p-n 접합의 경우, (진성 영역이 없기 때문에) 공간 전하 영역에서 재결합이 일어난다. 광은 각각의 나노와이어 또는 나노피라미드의 내측에서 랜덤하게 발생하여 모든 방향으로 방출된다. 이러한 구조의 한 가지 문제는 생성된 광의 상당 부분은 낭비되고 단지 일부만이 원하는 방향으로 유도된다는 것이다. 따라서, 반사 층의 사용은 방출된 광이 디바이스로부터 원하는 방향, 특히 반사 층의 반대 방향으로 유도되는 것을 보장한다. 특히, 광은 그래핀 층과 기판(존재하는 경우)을 관통하여 반사된다(이는 광 반사 층과 반대임).
광 검출기 실시양태에서, 반사 층은 필수적인 것은 아니지만, 존재하는 경우, 그렇지 않을 경우에 손실될 검출을 위해 나노와이어 또는 나노피라미드 상에서 역광(back light)을 반사할 수 있다.
본 발명의 나노와이어 또는 나노피라미드는 바람직하게는 에피택셜하게 성장한다. 결정 배향은 기판에 의해 결정된다. 따라서, 나노와이어 또는 나노피라미드의 기부와 그래핀 층의 접합부에서, 결정 평면은 나노와이어 또는 나노피라미드 내에서 에피택셜하게 형성된다. 이들은 동일한 결정학적 방향으로 서로의 위에 구축되어, 나노와이어 또는 나노피라미드의 에피택셜 성장을 가능하게 한다. 바람직하게는, 나노와이어 또는 나노피라미드는 수직으로 성장한다. 여기서, 수직이라는 용어는 나노와이어 또는 나노피라미드가 그래핀 층에 대해 수직으로 성장함을 의미하는 데 사용된다. 실험 과학에서 성장 각도는 정확히 90°가 아닐 수 있지만 수직이라는 용어는 나노와이어 또는 나노피라미드가 수직/직각(vertical/perpendicular)의 약 10°이내, 예를 들어 5°이내임을 나타낸다는 것이 이해될 것이다. 에피택셜 성장으로 인해, 나노와이어 또는 나노피라미드와 그래핀 층 사이에 긴밀한 접촉이 있을 것으로 예상된다. 접촉 특성을 더 향상시키기 위해, 그래핀 층을 도핑하여 성장된 나노와이어 또는 나노 피라미드의 주요 캐리어와 정합시킬 수 있다.
하부 접점은 바람직하게는 저항(ohmic)이다.
바람직하게는, 나노와이어 또는 나노피라미드는 서로에 대해 거의 평행하게 성장한다.
에피택셜 성장이 일어날 수 있는 기판 내에 많은 평면이 있다는 것이 이해될 것이다. 실질적으로 모든 나노와이어 또는 나노피라미드가 동일한 평면으로부터 성장되는 것이 바람직하다. 그 평면이 기판 표면에 대해 평행한 것이 바람직하다. 이상적으로는, 성장된 나노와이어 또는 나노피라미드는 실질적으로 평행하다. 바람직하게는, 나노와이어 또는 나노피라미드는 기판에 대해 실질적으로 수직으로 성장한다.
본 발명의 나노와이어 또는 나노피라미드는 바람직하게는 입방정 구조를 갖는 나노와이어 또는 나노피라미드에 대해 <111> 방향으로 성장해야 한다. 나노와이어가 육방정 구조를 갖는 경우, 성장은 <0001> 방향으로 성장이 일어난다.
나노와이어 또는 나노피라미드는 바람직하게는 MBE 또는 MOVPE에 의해 성장된다. MBE 방법에서, 그래핀 층에 각각의 반응물의 분자 빔이 제공되며, 예를 들어 III족 원소 및 V족 원소는 바람직하게는 동시에 공급된다. 이동-강화 에피택시(MEE: migration-enhanced epitaxy) 또는 원자층 MBE(ALMBE)를 사용함으로써 MBE 기술을 사용하여 기판/중간층 상에서의 나노와이어 또는 나노피라미드의 핵형성 및 성장을 보다 높은 수준으로 제어할 수 있으며, 이때 예를 들어 III족 원소 및 V족 원소는 교대로 공급될 수 있다.
질화물의 경우에 바람직한 기술은 고체-공급원 MBE로서, 여기서 갈륨, 알루미늄 및 인듐과 같은 매우 순수한 원소는 그들이 천천히 증발하기 시작할 때까지 별도의 유출 셀에서 가열된다. 전형적으로는, rf-플라즈마 질소 공급원을 사용하여 질소 원자의 저에너지 빔을 생성한다. 그런 다음, 기체 원소는 그래핀 층 상에 응축되고, 여기에서 그들은 서로 반응할 수 있다. 갈륨과 질소의 예에서는, 단결정 GaN이 형성된다. "빔"이라는 용어의 사용은 플라즈마 공급원의 증발된 원자(예를 들면, 갈륨)와 질소 원자가 그래핀 층에 도달할 때까지 서로 또는 진공 챔버 가스와 상호 작용하지 않는다는 것을 의미한다.
MBE는 일반적으로 약 10-10 내지 10-9 Torr의 배경 압력으로 초고진공에서 발생한다. 나노구조체는 일반적으로는, 예를 들어 시간당 최대 수 ㎛의 속도로 천천히 성장된다. 이것은 나노와이어 또는 나노피라미드가 에피택셜하게 성장하도록 하고 구조적 성능을 최대화한다.
방출되는 빛의 성질은 나노와이어 또는 나노피라미드의 직경과 조성의 함수이다. 나노와이어 또는 나노피라미드의 밴드갭을 조정하기 위해, 온도 및 플럭스가 사용될 수 있다. (문헌[Nanotechnology 25 (2014) 455201] 참조).
MOVPE 방법에서는, 기판/그래핀 층은 반응기에서 유지되고, 여기서 기판/그래핀 층에 캐리어 가스 및 각각의 반응물, 예를 들어 III족 원소를 함유하는 금속 유기 전구체 및 V족 원소를 함유하는 금속 유기 전구체의 금속 유기 가스가 제공된다. 일반적인 캐리어 가스는 수소, 질소, 또는 이 둘의 혼합물이다. 그래핀 층 상의 나노와이어 또는 나노피라미드의 핵형성 및 성장에 대한 더 높은 제어 수준은 펄스 층 성장 기술을 사용하여 MOVPE 기술로 달성할 수 있으며, 여기서 예를 들어 III족 원소 및 V족 원소는 교대로 공급될 수 있다.
나노와이어 또는 나노피라미드의 선택적 영역 성장
본 발명의 나노와이어 또는 나노피라미드는 바람직하게는 선택적 영역 성장(SAG: selective area growth) 방법에 의해 성장된다. 이러한 방법은, NW 또는 NP가 그래핀 층 상에 원격 에피택시에 의해 성장되는 경우에, 그래핀 층 상에 증착된 나노홀 패턴을 갖는 마스크가 필요할 수 있다. 아래의 성장 방법은 나노와이어/나노피라미드가 기판/중간층으로부터 (기술적으로 실행 가능한 경우) 그래핀 마스크 내의 홀을 관통하여 성장하는 경우에도 동일하게 적용된다.
성장된 나노와이어 또는 나노피라미드의 높이 및 직경에서 더 나은 균질성을 갖는 나노와이어 또는 나노피라미드의 보다 규칙적인 어레이를 제조하기 위해, 본 발명자들은 그래핀 층 상에서의 마스크의 사용을 구상한다. 이러한 마스크에 규칙적인 홀이 제공될 수 있으며, 여기서 나노와이어 또는 나노피라미드는 기판을 가로질러 규칙적인 어레이에서 균질한 크기로 성장할 수 있다. 마스크 내의 홀 패턴은 종래의 포토/전자빔 리소그래피 또는 나노임프린팅을 사용하여 쉽게 제조할 수 있다. 또한, 나노와이어 또는 나노피라미드 성장을 위해 그래핀 표면 상에 핵형성 부위의 규칙적인 어레이를 생성하기 위하여 집속 이온빔 기술이 사용될 수도 있다.
따라서, 마스크를 그래핀 층에 적용하고, 선택적으로는 규칙적인 패턴으로 그래핀 층 표면을 노출시키는 홀로 에칭할 수 있다. 또한, 홀의 크기와 피치를 신중하게 제어할 수 있다. 홀을 규칙적으로 배열함으로써, 규칙적인 패턴의 나노와이어 또는 나노피라미드를 성장시킬 수 있다. 그래핀 자체가 홀 마스크 역할을 하는 경우, 추가의 마스크 층은 필요하지 않다.
또한, 홀의 크기는 각각의 홀에서 단지 하나의 나노와이어 또는 나노피라미드만이 성장할 수 있도록 제어될 수 있다. 마지막으로, 홀은 나노와이어 또는 나노피라미드 성장이 가능하도록 충분히 큰 크기로 제조될 수 있다. 이러한 방식으로, 나노와이어 또는 나노피라미드의 규칙적인 어레이를 성장시킬 수 있다.
홀의 크기를 변화시킴으로써, 나노와이어 또는 나노피라미드의 크기를 제어할 수 있다. 홀의 피치를 변화시킴으로써, 나노와이어 또는 나노피라미드로부터의 광의 광 추출을 최적화할 수 있다.
마스크 물질은 침착될 때 하부 그래핀 층을 손상시키지 않는 임의의 물질일 수 있다. 바람직한 옵션은 산화물, 질화물, 및 불화물을 포함한다. 마스크는 방출된 광(LED) 및 유입되는 광(광 검출기)에도 또한 투명해야만 한다. 홀의 최소 크기는 50 nm, 바람직하게는 적어도 100 내지 200 nm일 수 있다. 마스크의 두께는 10 내지 100 nm, 예를 들어 10 내지 40 nm일 수 있다.
마스크 자체는 이산화규소 또는 질화규소와 같은 불활성 화합물로 제조될 수 있다. 특히, 홀-패턴화된 마스크는 예를 들어 전자빔 증발, CVD, PE-CVD, 스퍼터링, 또는 ALD에 의해 증착되는 적어도 하나의 절연 물질, 예를 들어 SiO2, Si3N4, MoO2, W2O3, BN (예를 들어, h-BN), AlN, MgF2, CaF2, HfO2, TiO2 또는 Al2O3를 포함한다. 따라서, 마스크는 전자빔 증착, CVD, 플라즈마 강화 CVD, 스퍼터링, 및 원자층 증착(ALD)과 같은 편리한 기술에 의해 그래핀 층 표면 상에 제공될 수 있다.
균일한 NW의 성장을 허용하는 것으로 밝혀진, 나노와이어 성장 전에 질화/산화된 Ti 마스크를 사용하는 것이 특히 바람직하다(예를 들어, 문헌[J. Crystal Growth 311(2009) 2063-68] 참조).
선택적 영역 성장 방법은 미리 정의된 위치에서 균일한 길이와 직경을 갖는 나노와이어 또는 나노피라미드를 생성한다. 나노와이어 또는 나노피라미드는 또한 나노홀 패턴을 갖는 마스크 없이 성장될 수도 있다. 이러한 경우, 나노와이어 또는 나노피라미드는 불균일한 크기(길이 및 직경)를 가질 것이며 임의의 위치에 배치될 것이다. 하나의 실시양태에서, 본 발명의 나노와이어 또는 나노피라미드를 성장시키기 위해 마스크가 사용되지 않는 것이 바람직하다. 또한, 본 발명자들은 마스크의 부재 하에 나노와이어 밀도를 최대화할 수 있다는 것을 발견하였다. 제곱 마이크로미터당 적어도 20개의 나노와이어, 예를 들어 제곱 마이크로미터당 적어도 25개의 나노와이어의 나노와이어 밀도가 가능하다. 이러한 매우 높은 나노와이어 밀도는 특히 GaN 또는 AlGaN 나노와이어와 관련이 있다.
나노와이어 또는 나노피라미드 성장의 경우, 그래핀 온도는 해당 나노와이어 또는 나노피라미드의 성장에 적합한 온도로 설정될 수 있다. 성장 온도는 300 내지 1000℃ 범위일 수 있다. 그러나, 사용되는 온도는 나노와이어 또는 나노피라미드 내의 물질의 특성 및 성장 방법에 따라 다르다. MBE에 의해 성장된 GaN의 경우, 바람직한 온도는 700 내지 950℃, 예를 들어 750 내지 900℃, 예를 들어 760℃이다. AlGaN의 경우, 이 범위는 약간 더 높아서, 예를 들어 780 내지 980℃, 예를 들어 830 내지 950℃, 예를 들어 840℃이다.
따라서, 나노와이어 또는 나노피라미드는 나노와이어 또는 나노피라미드 내에 상이한 III-V족 반도체를 포함할 수 있음을 이해할 것이다, 예를 들어, GaN 스템(stem)으로 시작하여 AlGaN 성분 또는 AlGaInN 성분 등이 뒤따를 수 있다.
MBE에서 나노와이어 또는 나노피라미드 성장은, Ga 유출 셀, 질소 플라즈마 셀 및 도펀트 셀의 셔터를 열어, 본원에서 스템이라고 칭하는 도핑된 GaN 나노와이어 또는 나노피라미드의 성장을 동시에 개시함으로써 시작될 수 있다. GaN 스템의 길이는 10nm에서 수백 나노미터 사이로 유지될 수 있다. 그 후, 필요한 경우 기판 온도를 올리고, Al 셔터를 열어 AlGaN 나노와이어 또는 나노피라미드의 성장을 개시할 수 있다. GaN 스템의 성장 없이 그래핀 층 상의 AlGaN 나노와이어 또는 나노피라미드의 성장을 개시할 수도 있다. n-형 및 p-형 도핑된 나노와이어 또는 나노피라미드는, 나노와이어 또는 나노피라미드 성장 동안 각각, n-형 도펀트 셀 및 p-형 도펀트 셀(예를 들어 나노와이어 또는 나노피라미드의 n-형 도핑을 위한 Si 도펀트 셀, 및 나노와이어 또는 나노피라미드의 p-형 도핑을 위한 Mg 도펀트 셀)의 셔터를 열어 얻을 수 있다.
유출 셀의 온도가 성장 속도를 제어하는 데 사용될 수 있다. 통상의 평면 (층별) 성장 동안 측정될 때, 편리한 성장 속도는 0.05 내지 2㎛/hr, 예컨대 0.1㎛/hr이다. Al/Ga의 비율은 유출 셀의 온도를 변경함으로써 변경할 수 있다.
분자빔의 압력 또한, 성장되는 나노와이어 또는 나노피라미드의 성질에 따라 조절될 수 있다. 빔 등가 압력에 적합한 수준은 1 x 10-7 내지 1 x 10-4 Torr이다.
반응물(예를 들면, III족 원자 및 V족 분자) 사이의 빔 플럭스 비율은 다양할 수 있으며, 바람직한 플럭스 비율은 다른 성장 매개변수 및 성장되는 나노와이어 또는 나노피라미드의 특성에 따라 다르다. 질화물의 경우, 나노와이어 또는 나노피라미드는 항상 질소가 풍부한 조건에서 성장한다.
본 발명의 나노와이어 또는 나노피라미드는 바람직하게는 n-p 또는 n-i-p Al(In)GaN 또는 AlGaN 나노와이어 또는 나노피라미드를 포함한다. 활성층(i-영역)은 Alx1Gay1N/Alx2Gay2N(x1 > x2 및 x1+y1 = x2+y2 =1) 다중 양자 우물 또는 초격자 구조로 이루어질 수 있다. p-영역은 소수의 캐리어(전자)가 p-영역으로 범람하는 것을 방지하기 위해 전자 차단 층(단일 또는 다중 양자 장벽 층)을 포함/차지할 수 있다.
따라서, 나노와이어 또는 나노피라미드에 다중 양자 우물이 제공되는 것이 바람직한 실시양태이다. 따라서, 나노와이어 또는 나노피라미드에 전자 차단 층이 제공되는 것이 바람직한 실시양태이다. 이상적으로는, 나노와이어 또는 나노피라미드에 전자 차단 층과 다중 양자 우물이 모두 제공된다.
따라서, 다단계, 예컨대 2단계 성장 절차를 사용하여 나노와이어 또는 나노피라미드 핵형성 및 나노와이어 또는 나노피라미드 성장을 개별적으로 최적화하는 것이 본 발명의 한 실시양태이다.
MBE의 유의미한 이점은 예를 들어 반사 고에너지 전자 회절(RHEED: reflection high-energy electron diffraction)을 사용하여 성장하는 나노와이어 또는 나노피라미드를 제자리에서(in situ) 분석할 수 있다는 것이다. RHEED는 일반적으로 결정질 물질의 표면을 특성화하는 데 사용되는 기술이다. 이러한 기술은 MOVPE와 같은 다른 기술을 사용하여 나노와이어 또는 나노피라미드를 형성하는 경우에는 쉽게 적용할 수 없다.
MOVPE의 유의미한 이점은 나노와이어 또는 나노피라미드가 훨씬 빠른 속도로 성장될 수 있다는 것이다. 이 방법은 반경 방향 이종 구조 나노와이어 또는 나노피라미드 및 마이크로와이어, 예를 들어 n-형 도핑된 GaN 코어와 진성 AlN/Al(In)GaN 다중 양자 우물(MQW), AlGaN 전자 차단층(EBL), 및 p-형 도핑된 (Al)GaN 쉘의 성장에 바람직하다. 이 방법은 또한, 예를 들어 더 낮은 V/III 몰비 및 더 높은 기판 온도에 대해, 수정된 성장 매개변수를 사용하여 펄스 성장 기술 또는 연속 성장 모드와 같은 기술을 사용하는 축방향 이종 구조 나노와이어 또는 나노피라미드의 성장을 허용한다.
보다 상세하게, 반응기는 샘플을 넣은 후 배기되어야 하며, 반응기 내의 산소와 물을 제거하기 위해 N2로 퍼지된다. 이는 성장 온도에서 그래핀이 손상되는 것을 방지하고 전구체와 산소 및 물의 원치 않는 반응을 방지하기 위한 것이다. 총 압력은 50 내지 400 Torr로 설정된다. 반응기를 N2로 퍼징한 후, 그래핀 층은 약 1200℃의 기판 온도에서 H2 분위기 하에서 열적으로 세정된다. 그런 다음 기판 온도는 문제의 나노와이어 또는 나노피라미드의 성장에 적합한 온도로 설정될 수 있다. 성장 온도는 700 내지 1200℃ 범위일 수 있다. 그러나, 사용된 온도는 나노와이어 또는 나노피라미드의 물질 특성에 대해 특이적이다. GaN의 경우 바람직한 온도는 800 내지 1150℃, 예를 들어 900 내지 1100℃, 예를 들면, 1100℃ 또는 1000℃이다. AlGaN의 경우 이 범위는 약간 더 높아서, 예를 들면 900 내지 1250℃, 예를 들어 1050 내지 1250℃, 예컨대 1250℃ 또는 1150℃이다.
금속 유기 전구체는, Ga의 경우 트리메틸갈륨(TMGa) 또는 트리에틸갈륨(TEGa)일 수 있고, Al의 경우 트리메틸알루미늄(TMAl) 또는 트리에틸알루미늄(TEAl)일 수 있고, In의 경우 트리메틸인듐(TMIn) 또는 트리에틸인듐(TEIn)일 수 있다. 도펀트의 전구체는 규소의 경우 SiH4이고, Mg의 경우 비스(시클로펜타디에닐)마그네슘(Cp2Mg) 또는 비스(메틸시클로펜타디에닐)마그네슘((MeCp)2Mg)일 수 있다. TMGa, TMAl 및 TMIn의 유량은 5 내지 100 sccm로 유지될 수 있다. NH3 유량은 5 내지 150 sccm 범위일 수 있다.
특히, 증기-고체 성장의 간단한 사용이 나노와이어 또는 나노피라미드 성장을 가능하게 할 수 있다. 따라서, MBE의 맥락에서, 반응물, 예를 들어 In 및 N을 촉매 없이 그래핀 층에 간단한 적용함으로써 나노와이어 또는 나노피라미드의 형성을 초래할 수 있다. 이는 본 발명의 추가의 양태를 형성하며, 이에 따라 그래핀층 상의 전술한 원소들로부터 형성된 반도체 나노와이어 또는 나노피라미드의 직접적인 성장을 제공한다. 따라서, 직접이라는 용어는 성장을 가능하게 하는 촉매의 부재를 의미한다.
또 다른 양태에서 볼 때, 본 발명은 다결정질 또는 단결정질 그래핀 층 상에 에피택셜하게 성장한 복수의 III-V족 나노와이어 또는 나노피라미드 및 바람직하게는 상기 그래핀 층 상의 홀-패턴화된 마스크의 홀을 관통하여 나노와이어 성장을 유도하는 결정질 기판을 포함하는 물질의 조성물로서, 상기 나노와이어 또는 나노피라미드는:
다중 양자 우물로서 작용하는 진성 영역에 의해 분리된 n-형 도핑된 영역 및 p-형 도핑된 영역을 포함하고, 상기 p-형 도핑된 영역은 전자 차단 층을 포함하는,
물질의 조성물을 제공한다.
상기 영역들은 나노와이어 또는 나노피라미드 내의 층 또는 나노와이어 또는 나노피라미드를 생성하기 위한 코어 상의 쉘로 표현될 수 있다. 따라서, 본 발명은 또한 그래핀 층 상에 에피택셜하게 성장된 복수의 반경 방향 III-V족 나노와이어 또는 나노피라미드, 및 진성 다중 양자 우물을 포함하는 쉘을 갖는 n-형 도핑된 코어, 전자 차단 쉘(EBL), 및 p-형 도핑된 쉘을 이 순서대로 포함하는, 나노와이어 성장을 유도하는 기판을 추가로 제공한다.
n-형 도핑된 영역은 소수의 전하 캐리어(정공)가 n-형 도핑된 영역으로 범람하는 것을 방지하기 위해 정공 차단 층(단일 또는 다중 양자 장벽 층)을 포함/차지할 수 있다.
그래핀-홀 마스크
나노와이어/나노피라미드를 배치하기 위해, 홀 어레이 패턴을 갖는 마스크를 사용하는 것이 알려져 있으며, 여기서 나노와이어/나노피라미드는 단지/주로 홀-패턴화된 영역에서 성장될 수 있다. 마스크는 또한 기판에 수직인 방향으로 성장을 촉진할 수 있다. 일반적으로, 실리카 층이 기판에 적용되고 에칭되어 원하는 패턴으로 홀을 생성한다. 이어서, 나노와이어/나노피라미드는 단지/주로 상기 홀의 위치에서 성장한다. 마스크 층이 그래핀 상의 나노와이어 성장과 함께 사용되어 왔다(WO2013/104723 참조).
위에서 논의된 바와 같이, 본 발명의 다른 실시양태에서, 본 발명자들은 그래핀 층을 에칭하여 기판으로부터 또는 그래핀 아래의 중간층으로부터 배치된 NW 또는 NP 성장을 위한 홀을 형성할 수 있음을 인지하였다. 놀랍게도, 홀-패턴화된 그래핀 층은 그래핀 층 자체가 아니라 기판(또는 중간층)으로부터 성장함에도 불구하고 NW 또는 NP에 대한 전극으로서 여전히 작용할 수 있다. 그래핀 층의 에지와 NW 또는 NP의 에지 사이에 접촉이 이루어질 때 전기적 접촉이 발생하는 것으로 예상된다.
따라서, 본 발명의 추가의 실시양태에서, 본 발명은 결정질 기판 상의 그래핀 홀 마스크의 용도를 제공한다. 이 실시양태에서, 나노와이어/나노피라미드는 결정질 기판 상에서, 또는 결정질 기판과 그래핀 층 사이에 위치된 중간층 상에서 직접 그래핀 마스크의 홀을 관통하여 성장한다. 본 발명자들은 이러한 배열이 기판/중간층 상의 NW/NP의 직접적인 에피택셜 성장을 가능하게 하고, 그래핀의 상부에서 직접 성장한 임의의 추가의 나노구조체, 즉 홀에서 성장하지 않은 임의의 추가의 나노구조체는 또한 원격 에피택시를 통해 그래핀 아래의 중간층/결정질 기판과 에피택셜 성장할 수도 있다는 이점을 깨달았다. 이는 특히 NW/NP가 성장하여 유착되는 경우에 구조적 및 광학적/전기적 이점으로 이어질 수 있다.
따라서, 본 발명의 추가의 실시양태에서, 본 발명은
사파이어, Si, SiC, Ga2O3 또는 III-V족 반도체 기판;
상기 기판의 상부 상에 직접 위치된 III-V족 반도체 중간층;
상기 중간층의 상부 상에 직접 위치된 그래핀 층
을 포함하는 물질의 조성물로서, 이때
복수의 홀이 상기 그래핀 층을 관통해 존재하고;
복수의 나노와이어 또는 나노피라미드가 상기 홀 내에서 상기 중간층으로부터 성장되고, 상기 나노와이어 또는 나노피라미드는 적어도 하나의 반도체 III-V족 화합물을 포함하는, 물질의 조성물을 제공한다.
추가의 양태에서, 본 발명은
사파이어, Si, SiC, Ga2O3 또는 III-V족 반도체 기판 상에 직접 담지된 그래핀 층
을 포함하는, 물질의 조성물로서, 이때
복수의 홀이 상기 그래핀 층을 관통해 존재하고;
복수의 나노와이어 또는 나노피라미드가 상기 홀 내에서 상기 기판으로부터 성장되고, 상기 나노와이어 또는 나노피라미드는 적어도 하나의 반도체 III-V족 화합물을 포함하는, 물질의 조성물을 제공한다.
이들 실시양태에서, 그래핀 층은 전형적으로 기판 상에서 직접 또는 중간층 상에서 성장된다. 결정적으로, 그래핀 층은 기판이나 중간층으로부터 성장된 나노와이어 또는 나노피라미드에 대한 전극으로 작용할 수 있다. 따라서, 일반적으로 그래핀 층은 나노와이어 또는 나노피라미드의 적어도 일부와 전기적으로 접촉한다.
그래핀 홀 마스크 사용시의 기판 층
이 특정 실시양태에서 기판은 위에서 논의된 결정질 기판과 동일할 수 있다. 또한 다음이 적용된다. 그래핀 홀 마스크를 사용한 실시양태에서, 나노와이어 및 나노피라미드는 기판으로부터 성장할 수 있으며, 따라서 기판은 결정질 기판인 것이 바람직하다. 적합한 기판은 사파이어, Si, SiC, Ga2O3, 또는 GaN, AlN, GaAs 등과 같은 III-V족 반도체 기판을 포함한다. Ga2O3는 본 발명의 모든 실시양태에서 바람직하게는 β-Ga2O3이다. 적합한 III-V족 반도체는 나노와이어 또는 나노피라미드의 맥락에서 전술된 것들이다.
또한, III-V족 반도체 옵션의 경우, III족 옵션은 B, Al, Ga, In, 및 Tl이다. 여기서, 바람직한 옵션은 Ga, Al 및 In이다. V족 옵션은 N, P, As, Sb이다. 바람직한 옵션은 N이다. 물론, 기판 층에 대해 III족으로부터의 하나 초과의 원소 및/또는 V족으로부터의 하나 초과의 원소를 사용하는 것이 가능하다. 기판 층에 대한 바람직한 III-V족 반도체 화합물은 BN, AlAs, GaSb, GaP, GaN, AlN, AlGaN, AlGaInN, GaAs, InP, InN, InGaN, InGaAs, InSb, InAs, 또는 AlGaAs를 포함한다. N과 조합된 Al, Ga 및 In을 기반으로 하는 화합물은 하나의 옵션이다. GaN, AlGaN, AlInGaN 또는 AlN의 사용이 매우 바람직하다. 이러한 물질은 원격 에피택시를 향상시킬 수 있는 강한 이온력(ionic force)을 가지고 있다(위 및 아래 논의 참조). AlN은 강한 이온력을 가지고 있을뿐만 아니라 UVC 투명도를 가지고 있어 플립 칩 UVC LED에 더 적합하기 때문에 특히 바람직하다. AlN은, 예를 들어, 사파이어보다 훨씬 더 강한 이온력을 가지며, 이들은 그래핀 상의 III-V족 섬 성장의 원격 에피택시의 수율을 높이는 데 도움이 된다.
상기 기판 물질의 혼합물이 또한 사용될 수 있다. 특히 바람직한 옵션은 사파이어, GaN, GaN/사파이어; AlGaN, AlGaN /사파이어; AlN, AlN/사파이어, Si; GaN/Si; AlGaN/Si; AlN/Si, SiC; GaN/SiC; AlGaN/SiC; AlN/SiC를 포함한다. 매우 바람직한 옵션은 Ga2O3 또는 (AlxGa1-x)2O3를 포함한다. AlN/사파이어, AlN/Si 또는 AlN/SiC의 조합, 특히 AlN/사파이어가 특히 바람직하다. 상기 명명법에서, 그룹의 첫 번째 화합물(즉, '/' 에서 앞에 기재된 화합물)은 전형적으로는 중간층이고, 두 번째 화합물은 중간층 아래의 기판이다. 중간층은 아래에서 더 자세히 논의된다.
기판은 결정질일 수 있으며 표면에 대해 수직인 [111], [110], 또는 [100]의 결정 배향을 가질 수 있다.
결정 배향 [0001]을 갖는 사파이어를 사용하는 것이 특히 바람직하다.
특정 실시양태에서, 사파이어, SiC, Ga2O3 또는 III-V족 반도체 기판(특히 III-V족 반도체 기판)을 사용하는 것이 특히 바람직한데, 이는 중간층이 없는 경우에 그래핀 층을 통한 원격 에피택시를 초래하고 그래핀의 상부에서 나노구조체의 성장에 영향을 미칠 수 있기 때문이다. 특정 실시양태에서, 특히 중간층이 존재하지 않는 경우, III-V족 반도체 기판(예를 들어, AlN)이 바람직하다.
특정 실시양태에서, 기판은, 중간층이 있는 경우 사파이어, Si, SiC, Ga2O3 또는 III-V족 반도체 기판으로부터 선택되거나, 또는 중간층이 없는 경우(이는 원격 에피택셜 효과로 이어질 수 있음) 사파이어, SiC, Ga2O3 또는 III-V족 반도체 기판으로부터 선택된다.
따라서, 특정 실시양태에서, 본 발명은
기판;
상기 기판의 상부 상에 직접 위치된 선택적인 중간 III-V족 반도체 층;
존재하는 경우 상기 중간층의 상부 상에 바로 위치되거나 또는 기판의 상부 상에 위치된 그래핀 층
을 포함하는 물질의 조성물로서; 이때
복수의 홀이 상기 그래핀 층을 관통해 존재하고;
복수의 나노와이어 또는 나노피라미드가 상기 기판으로부터 또는 중간층으로부터 상기 홀 내에서 성장되며, 상기 나노와이어 또는 나노피라미드는 적어도 하나의 반도체 III-V족 화합물을 포함하고;
중간층이 존재할 때 상기 기판은 사파이어, Si, SiC, Ga2O3 또는 III-V족 반도체 기판으로부터 선택되고, 중간층이 없을 때 상기 기판은 사파이어, SiC, Ga2O3 또는 III-V족 반도체 기판으로부터 선택되는, 물질의 조성물을 제공한다.
그래핀 홀 마스크 사용 시의 중간층/원격 에피택시/나노섬
특정 실시양태에서, 기판은 그의 상부 상에 위치된 중간층을 갖는다. 이러한 중간층은 기판과 그래핀 층 사이에 위치한다. 즉, 상기 조성물은 기판, 중간층 및 그래핀 층을 이 순서로 포함한다.
중간층은 적어도 하나의 III-V족 화합물로부터 형성된다. 반도체 기판이 III-V족 반도체 기판인 경우, 상기 중간층은 상이한 III-V족 화합물로부터 형성된다. 일반적으로 중간층은 결정질이다.
III족 옵션은 B, Al, Ga, In, 및 Tl이다. 여기서, 바람직한 옵션은 Ga, Al 및 In이다. V족 옵션은 N, P, As, Sb이다. 바람직한 옵션은 N이다. 물론, 중간층에 대해 III족으로부터의 하나 초과의 원소 및/또는 V족으로부터의 하나 초과의 원소를 사용하는 것이 가능하다. 중간층에 대한 바람직한 화합물은 BN, AlAs, GaSb, GaP, GaN, AlN, AlGaN, AlGaInN, GaAs, InP, InN, InGaN, InGaAs, InSb, InAs, 또는 AlGaAs를 포함한다. N과 조합된 Al, Ga 및 In을 기반으로 하는 화합물은 하나의 옵션이다. GaN, AlGaN, AlInGaN 또는 AlN의 사용이 매우 바람직하다. 이러한 물질은 원격 에피택시를 향상시킬 수 있는 강한 이온력을 가지고 있다(아래 논의 참조). AlN은 강한 이온력을 가지고 있을뿐만 아니라 UVC 투명도를 가지고 있어 플립 칩 UVC LED에 더 적합하기 때문에 특히 바람직하다. AlN은, 예를 들어, 사파이어보다 훨씬 더 강한 이온력을 가지며, 이들은 그래핀 상의 III-V족 섬 성장의 원격 에피택시의 수율을 높이는 데 도움이 된다.
특정 실시양태에서, 그래핀 층의 상부 상에 성장된 반도체 나노구조체와 중간층의 사이에 원격 에피택셜 관계가 존재한다. 다른 실시양태에서, 그래핀 층의 상부 상에 성장된 반도체 나노구조체와 기판 사이에 원격 에피택셜 관계가 존재한다.
특정 실시양태에서, 중간층은 200 nm 미만, 바람직하게는 100 nm 미만, 보다 바람직하게는 75 nm 미만, 예를 들어 약 50 nm의 두께를 갖는다. 적합한 두께 범위는 1 내지 200 nm, 바람직하게는 10 내지 100 nm, 예를 들어 25 내지 75 nm를 포함한다. 얇은 중간층을 사용하면 값비싼 반도체 물질로 만들어진 전체 기판을 사용하지 않고도 원격 에피택시 효과가 발생할 수 있다.
종종, 홀 외부의 그래핀 층 상부 상의 성장(소위 '나노섬'의 성장)을 방지하는 것이 어려울 수 있다. 따라서, 그래핀의 상부 상에 성장되는 임의의 III-V족 구조가 높은 결정성을 갖도록 보장할 필요가 있다. 이것은 '유착(coalescence)'의 경우, 즉 홀을 통해 성장되는 위치 결정된 나노와이어/나노피라미드가 결합되는 경우에 특히 중요하다.
위에서 논의된 바와 같이, 원격 에피택시는 매우 얇은 그래핀 층을 사용하여 나노구조체(또는 심지어 박막)를 에피택셜하게 성장시킬 수 있는 현상으로, 이때 나노구조체의 결정 배향은 그래핀이 다결정질이라 할지라도 그래핀 층보다는 하부 기판과 정합한다. 따라서, 그래핀 층이 기판 또는 중간층과 나노구조체 사이의 버퍼 역할을 함에도 불구하고, 이는 그래핀보다는 기판 또는 중간층을 반영하는 결정 방향/패싯 방향으로 여전히 성장할 것이다. 생성되는 나노와이어 어레이는 심지어 그래핀이 다결정성인 경우에도 평행 면으로 더 규칙적이다. 이것은 물질의 다양한 특성을 향상시킨다.
그래핀 홀 마스크가 있는 실시양태에서, 나노와이어/나노피라미드는 상기 나노와이어 또는 나노피라미드의 결정 배향 및 패싯 배향이 결정질 기판/중간층에 의해 유도되도록 성장한다. 따라서, 결정 배향 및 패싯 배향은 모든 나노와이어/나노피라미드에 대해 동일하다.
원격 에피택시가 발생하는 경우, 성장하는 나노구조체는 그래핀 층 아래의 결정질 층으로부터 그들의 결정(및 따라서 패싯) 배향을 채택한다. 따라서, 나노구조체는 평행한 패싯을 갖는 것으로 간주될 수 있다. 이와는 대조적으로, 나노구조체가 다결정질 그래핀으로부터 에피택셜하게 성장하는 경우, 생성되는 나노와이어 패싯은 상이한 도메인/그레인 내에서 랜덤하게 배향된다, 즉, 육각형 나노와이어의 측면(패싯)은 하나의 그래핀 도메인/그레인 내에서 평행할 수 있지만, 그들은 인접 그래핀 도메인/그레인 내의 육각형 나노와이어의 측면(패싯)에 대해 평행한 배향이 아니라 랜덤한 배향이다. 나노와이어는 단면이 육각형 또는 정사각형일 수 있으며, 바람직하게는 육각형일 수 있다. 원격 에피택시는 모든 결정 및 패싯 배향이 동일한 경우에 발생한다.
중간층의 사용은, 바람직하게는 그래핀 상부에 추가적인 홀-마스크가 없을 때, 그래핀 홀 마스크 상부 상에 발생하는 나노섬화를 위한 고품질 성장으로 이어질 수 있는 특정 실시양태이다. 따라서, 특정 실시양태에서, 조성물은 그래핀 홀 마스크, 및 기판과 그래핀 사이에 중간층, 바람직하게는 AlN을 포함한다. 특정 실시양태에서, 산화물, 질화물 또는 불화물 마스킹 층이 존재하지 않는다. 이러한 설정은, 1) 선택도를 개선하고, 2) 종종 완전히 피할 수 없는, 그래핀 홀 마스크 상의 III-V족 섬 형성을 위한 원격 에피택시를 유도하는 이점이 있다.
이러한 원격 에피택시는 III-V족 섬 형성(즉, 그래핀 상에 형성된 나노섬)이 III-V족 나노와이어/나노피라미드와 평면내 에피택셜이 되도록 하여, 나노와이어/나노피라미드가 유착되는 경우 결함이 생성되지 않도록 한다. 따라서, 특정 실시양태에서, 본 발명의 물질은, 그래핀 상의 원격 에피택시에 의해 핵형성된 III-V족 나노섬을 포함한다(즉, 이것은 그래핀 내의 홀을 통해 중간층/기판 층 상에서 성장되지 않음). 일반적으로, 나노섬은 나노와이어/나노피라미드와 동일한 물질로 형성된다. 이는 나노섬 성장이 NW/NP 성장과 동시에 일어나기 때문이다. 따라서, NW 및 NP에 대한 III-V족 물질의 정의를 나노섬에 적용할 수 있다. '나노섬'은 나노피라미드, 나노와이어, 나노메사 및 기타 구조를 포괄하며, 본원에서는 그래핀내 홀 내에 성장된 나노와이어/나노피라미드와 구조를 차별화하는 데 사용된다. 바람직하게는, 상기 나노섬의 에피택시, 결정 배향 및 패싯 배향은 중간층에 의해 유도된다. 따라서, 일반적으로, 나노섬의 결정 배향은 (홀 내에서 성장된) 나노와이어 및 나노피라미드의 결정 배향 및 중간층의 결정 배향과 일치한다.
원격 에피택시를 사용하면 최종 디바이스에서 개선된 전기적/광학적 특성을 유도할 수 있다.
유착
배치된 나노와이어/나노피라미드의 유착을 통해 대면적(large area) 구조체를 형성하는 것이 유리할 수 있다. 유착은, 일반적으로는 그들 사이에서 성장된 '섬' 나노구조체들의 불가피한 병합을 통해, 성장되는 동안 2개 이상의 나노구조체들이 측면 결합(side-on joining)하는 것을 말한다. 그 결과, 2D 또는 3D 구조가 생성된다. 이러한 유착된 구조체는 일반적으로, 표면에 피라미드형 팁이 있는 주름진(비-평면) 박막과 유사하다, 즉, 유착된 구조체는 일반적으로 융기형(ridged)이다. 특정 실시양태에서, 유착된 구조체는 평면형이 아니다. 따라서, 일반적으로, 이는 기판 상에 성장된 평면 박막과 구별된다. 유착의 경우, 나노구조체는 바람직하게는 동일한 배향의 결정 격자를 가져, 갭 및 전위(dislocation)의 형성이 주로 배제될 수 있도록 해야 한다, 즉, 유착성 나노와이어/나노피라미드 및 병합되는 나노섬들은 바람직하게는 기판/중간층에 대해 거의 동일한 에피택셜 관계를 가져야 한다.
유착을 위해서는, 그래핀의 상부 상에 추가적인 마스크 층이 없는 것, 즉 산화물/질화물/불화물 마스크 층이 없는 것이 바람직한데, 이는, 이것이 비정질이고 유착된 구조체에서 낮은 결정성을 유발할 수 있기 때문이다.
특정 실시양태에서, 나노와이어/나노피라미드의 적어도 일부 또는 전부가 유착된다. 유착된 구조체는 그래핀 자체 상의 나노와이어/나노피라미드 사이에서 성장된 나노구조체, 예를 들어 나노섬을 포함할 수 있다.
그래핀 홀 마스크를 통한 원격 에피택시를 촉진하는 기판/중간층의 사용이 유착에 특히 유리한데, 그 이유는, 나노와이어/나노피라미드의 결정 배향 및 패싯 배향이 기판/중간층과 정렬될 뿐만 아니라 그래핀 상에, 즉 홀의 외부에 형성된 임의의 나노섬이 원격 에피택시에 의해 기판/중간층과 격자 정합되기 때문이다. 따라서, 그래핀 상에 형성된 나노섬은 나노와이어/나노피라미드와 유착된 구조체의 일부를 형성할 수 있다. 원격 에피택시 효과로 인해, 유착된 구조체는 높은 결정성을 나타내며, 실질적으로 결함이 없다. 일반적으로, 전위 또는 적층 결함이 거의 또는 전혀 관찰되지 않는다. 원격 에피택시가 없으면, 나노와이어/나노피라미드가 유착될 때, 나노와이어/나노피라미드 사이에 결함이 있는 죽은 "활성" 영역이 얻어진다.
패턴화
그래핀 홀 마스크를 사용할 때, 배치된 나노와이어 또는 나노피라미드는 기판 또는 중간층으로부터 성장해야 한다. 이것은 홀이 그래핀 층을 관통해 패턴화될 필요가 있음을 의미한다. 이러한 홀을 형성하는 것은 잘 알려진 공정이며 e-빔 리소그래피 또는 기타 알려진 기술을 사용하여 수행될 수 있다. 마스크 내의 홀 패턴은 포토/e-빔 리소그래피, 나노임프린팅 등과 같은 기존의 리소그래피 기술을 사용하여 쉽게 제작될 수 있다. 또한, 나노와이어 또는 나노피라미드 성장을 위해 기판 표면 또는 중간층 표면 상에 핵형성 부위의 규칙적인 어레이를 생성하기 위하여 집속 이온빔 기술이 사용될 수도 있다. 그래핀 층에 생성된 홀은 원하는 임의의 패턴으로 배열될 수 있다.
홀의 직경은 바람직하게는 최대 500 nm, 예를 들어 최대 100 nm, 이상적으로는 최대 20 내지 200 nm이다. 홀의 직경은 나노와이어 또는 나노피라미드의 크기에 대한 최대 직경을 설정하므로, 홀 크기와 나노와이어 또는 나노피라미드 직경은 일치해야 한다. 그러나, 홀 크기보다 큰 나노와이어 또는 나노피라미드 직경은 성장 매개변수를 변경하거나 코어-쉘 나노와이어 또는 나노피라미드 기하구조를 채택함으로써 달성할 수 있다. 쉘이 나노와이어에 적용되면, 해당 쉘의 기부는 그래핀 층의 상부에서 성장한다. 따라서, 나노와이어의 기부는 그래핀 층과 접촉하여 더 강력한 전기 접점을 만든다.
홀의 개수는 기판(및 선택적으로는 중간층)의 면적과 원하는 나노와이어 또는 나노피라미드 밀도의 함수이다.
홀의 형상은 제한되지 않는다. 이는 원형일 수 있지만, 홀은 삼각형, 직사각형, 타원형 등과 같은 다른 형상일 수도 있다.
나노와이어 또는 나노피라미드가 홀 내에서 성장하기 시작함에 따라, 이는 나노와이어 또는 나노피라미드의 초기 성장이 기판에 실질적으로 수직이 되도록 하는 경향이 있다. 이것이 본 발명의 또 다른 바람직한 특징이다. 바람직하게는 홀당 하나의 나노와이어 또는 나노피라미드가 성장한다.
상부 접촉부
본 발명의 디바이스를 생성하기 위해, 나노와이어 또는 나노피라미드의 상부는 상부 전극을 포함할 필요가 있으며, LED 실시양태의 경우 바람직하게는 반사 층을 포함한다. 일부 실시양태에서, 이러한 층들은 동일할 수 있다.
하나의 바람직한 실시양태에서, 상부 접촉부는 또 다른 그래핀 층을 사용하여 형성한다. 이어서, 본 발명은, 형성된 나노와이어 또는 나노피라미드의 상부에 그래핀 층을 배치하여 상부 접촉부를 만드는 것을 포함한다. 그래핀 상부 접촉 층은 하부 그래핀 층과 실질적으로 평행한 것이 바람직하다. 또한, 그래핀 층의 면적이 다른 그래핀 층의 면적과 동일할 필요는 없음이 이해될 것이다. 나노와이어 또는 나노피라미드의 어레이로 그래핀 층과의 상부 접촉부를 형성하기 위해 다수의 그래핀 층이 필요할 수 있다.
사용된 그래핀 층은 위에서 상세히 설명된 것과 동일할 수 있다. 이러한 그래핀 상부 접촉부는 10개 이하의 그래핀 또는 그의 유도체 층, 바람직하게는 5개 이하의 층(소수층(few-layered) 그래핀이라고 함)을 포함해야 한다. 특히 바람직하게는, 그래핀 층은 1 원자 두께의 그래핀의 평면 시트이다.
결정질 또는 "플레이크" 형태의 흑연은 함께 적층된 많은 그래핀 시트(즉, 10개 초과의 시트)로 이루어진다. 상부 접촉부는 두께가 20 nm 이하인 것이 바람직하다. 더욱 더 바람직하게는, 그래핀 상부 접촉부의 두께는 5 nm 이하일 수 있다.
그래핀이 반도체 나노와이어 또는 나노피라미드에 직접 접촉할 때, 이는 일반적으로, 접촉 접합부에서 장벽을 생성하여 전기 전류 흐름을 방해하는 쇼트키(Schottky) 접촉부를 형성한다. 이러한 문제로 인해, 반도체 상에 침착되는 그래핀에 대한 연구는 주로 그래핀/반도체 쇼트키 접합부의 사용에 국한되어 왔다.
형성된 나노와이어 또는 나노피라미드에 상부 접촉부를 적용하는 것은 임의의 편리한 방법으로 달성될 수 있다. 그래핀 층을 기판으로 전달하기 위해 앞서 언급한 것과 유사한 방법을 사용할 수 있다. 키쉬(Kish) 흑연, 고순도 열분해 흑연(HOPG), 또는 CVD로부터의 그래핀 층은 기계적 또는 화학적 방법으로 박리될 수 있다. 그런 다음, 이들을 HF 또는 산성 용액과 같은 에칭 용액 내로 옮겨, Cu(Ni, Pt 등)(특히 CVD 성장된 그래핀 층의 경우) 및 박리 공정으로부터의 모든 오염 물질을 제거할 수 있다. 에칭 용액은 그래핀 층을 세척하기 위해 탈이온수와 같은 다른 용액으로 추가로 교환될 수 있다. 이어서, 그래핀 층은 상부 접촉부로서 형성된 나노와이어 또는 나노피라미드 상으로 쉽게 전달될 수 있다. 다시, e-빔 레지스트 또는 포토레지스트를 사용하여 박리 및 전달 공정 동안 얇은 그래핀 층을 지지할 수 있으며, 이는 침착 후 쉽게 제거될 수 있다.
그래핀 층이 나노와이어 또는 나노피라미드 어레이의 상부로 전달되기 전에 에칭 및 세정 후 완전히 건조되는 것이 바람직하다. 그래핀 층과 나노와이어 또는 나노피라미드 사이의 접촉을 향상시키기 위해, 이러한 "건조" 전달 과정 동안 온화한 압력과 열이 가해질 수 있다.
대안적으로, 그래핀 층은 용액(예를 들면, 탈이온수)과 함께 나노와이어 또는 나노피라미드 어레이의 상부 상으로 전달될 수 있다. 용액이 건조 제거됨에 따라, 그래핀 층은 자연적으로 하부의 나노와이어 또는 나노피라미드에 대한 긴밀한 접촉부를 형성한다. 이러한 "습식" 전달 방법에서, 건조 과정 중 용액의 표면 장력은 나노와이어 또는 나노피라미드 어레이를 구부리거나 녹아웃(knock out)시킬 수 있다. 이를 방지하기 위해, 이러한 습식법을 사용하는 경우, 보다 견고한 나노와이어 또는 나노피라미드를 사용하는 것이 바람직하다. 직경이 > 80 nm인 나노와이어 또는 나노피라미드가 적합할 수 있다. 대안적으로, 수직 나노와이어 또는 나노피라미드 구조를 지지하는 홀 패턴화된 마스크가 사용될 수 있다. 건조 공정 동안 표면 장력으로 인한 임의의 손상을 피하기 위해 임계점(critical-point) 건조 기술을 사용할 수도 있다. 이를 방지하는 또 다른 방법은 나노와이어 또는 나노피라미드 사이의 충전(fill-in) 물질로서 지지 및 전기 절연성 물질을 사용하는 것이다. 충전 물질은 방출된 광에 투과성일 필요가 있다. 충전제의 용도에 대해서는 이하에서 논의한다.
나노와이어 또는 나노피라미드 어레이 상에 물 액적이 있고 이를 제거하려고 시도하는 경우(예를 들면 질소 송풍을 포함함), 물 액적은 증발에 의해 더 작아질 것이지만 그 액적은 표면 장력으로 인해 항상 구 형태를 유지하려고 할 것이다. 이것은 물 액적 주변이나 내부에서 나노구조체를 손상시키거나 방해할 수 있다.
임계점 건조는 이러한 문제를 우회한다. 온도와 압력을 높임으로써 액체와 기체 사이의 상 경계를 제거할 수 있고 물을 쉽게 제거할 수 있다.
또한, 그래핀 상부 접촉부의 도핑이 이용될 수 있다. 그래핀 상부 접촉부의 주요 캐리어는 도핑에 의해 정공으로서 또는 전자로서 제어될 수 있다. 그래핀 상부 접촉부에서 및 반도체 나노와이어 또는 나노피라미드 내에서 동일한 도핑 유형을 갖는 것이 바람직하다.
따라서, 상부 그래핀 층 및 그래핀 층 모두가 도핑될 수 있음이 이해될 것이다. 일부 실시양태에서, 그래핀 층은 유기 또는 무기 분자, 예를 들어 금속 염화물(FeCl3, AuCl3 또는 GaCl3), NO2, HNO3, 방향족 분자 또는 암모니아와 같은 화학 용액의 흡착을 수반하는 화학적 방법에 의해 도핑될 수 있다.
그래핀 층의 표면은 또한 그의 성장 동안 B, N, S, 또는 Si와 같은 도펀트를 혼입하여 치환 도핑 방법에 의해 도핑될 수 있다.
반사 층/전극
디바이스에는 2개의 전극이 제공된다. 제1 전극은 그래핀 층과 접촉하여 배치된다. 해당 전극은 Ni, Au, Ti, 또는 Al과 같은 금속 원소 또는 이들의 혼합물 또는 이들의 스택 예를 들어 Ti/Al/Ni/Au에 기반할 수 있다. Pd, Cu 또는 Ag도 또한 사용될 수 있다. 종종 제1 전극은 n 전극이 될 것이다. 전극은 그래핀 층의 어느 한 표면, 바람직하게는 성장된 나노와이어 또는 나노피라미드와 동일한 표면 상에 있을 수 있다.
제2 전극은 성장된 나노와이어 또는 나노피라미드의 상부 상에 상부 접점으로 배치된다. 이 전극은 종종 p 전극이 될 것이다. 이것이 나노와이어 또는 나노피라미드와 양호한 오믹 접점을 형성하는 것이 바람직하다. 적합한 전극 물질은 Ni, Ag, Pd 및 Cu를 포함한다. 특히, Ni/Au 스택이 사용될 수 있다. 이러한 전극은 또한 방열판으로도 작용할 수 있다. 아래에서 더 상세히 논의되는 바와 같이, 본 발명의 LED 디바이스는 바람직하게는 플립 칩의 형태이다. 따라서, 상부 접촉 전극은 플립 칩 어셈블리의 하부에 위치한다. 따라서, 전극이 광을 반사하거나 또는 광-반사 층이 제공되는 것이 바람직하다. 광-반사 층은 이상적으로는 금속성이다. 광-반사 접촉 층은 여러 가지 방법으로 형성할 수 있지만, PVD(물리적 증착; Physical Vapor Deposition) 방법 및 잘 알려진 마스크 기술이 바람직한 방법이다. 반사체는 알루미늄 또는 은으로 만드는 것이 바람직하지만, 다른 금속 또는 금속 합금이 사용될 수도 있다. 광-반사 층의 목적은 광이 원하는 방향과 다른 방향으로 구조물을 이탈하는 것을 방지하고, 방출된 광을 하나의 단일 방향으로 집중시키는 것이다. 또한, 광-반사 층은 나노와이어 또는 나노피라미드에 대한 상부 접촉 전극으로 기능할 수 있다. LED에 의해 방출되는 광은 반사 층의 반대 방향, 즉 플립 칩의 상단 밖으로 보내진다. 그래핀 상부 접촉 층이 존재하는 경우, 바람직하게는 광-반사 층이 추가로 존재한다.
반사 층은 광을 반사해야 하며, 또한 방열판 역할을 할 수도 있다. 적절한 두께는 20 내지 400 nm, 예를 들어 50 내지 200 nm이다.
광 검출기 실시양태에서, 반사 층을 사용할 필요는 없지만, 이러한 층은 아마도 나노와이어 또는 나노피라미드 상으로 들어오는 광을 반사하여 광 검출을 향상시키는 데 사용될 수 있을 것이다.
충전제
예를 들어 UV 광에 투과성인 한 플립 칩 어셈블리를 둘러싸기 위해 충전제를 사용하는 것은 본 발명의 범위 내에 속한다. 충전제는 나노와이어 또는 나노피라미드 사이의 공간 내에 및/또는 어셈블리 주변에 전체적으로 존재할 수 있다. 나노와이어 또는 나노피라미드 사이의 공간에는 어셈블리 전체에서 사용되는 것과 다른 충전제가 사용될 수 있다. 충전제의 존재는 물질에 강도를 제공한다.
하나의 실시양태에서, 따라서 기판을 기반으로 하는 배향으로 에피택셜하게 성장된 나노와이어 또는 나노피라미드를 갖는 그래핀 층은 기판으로부터 분리되어 나노와이어 또는 나노피라미드 성장을 위한 해당 기판으로 재사용될 수 있다. 또한, 기판을 제거하면 기판 투명도와 관련한 문제들도 피할 수 있다. 본 발명의 임의의 전자 디바이스에서, 반도체 나노와이어/나노피라미드는 그들이 성장된 기판과 함께 또는 기판 없이 사용될 수 있다. 그러나, 중요한 것은 평행 패싯을 갖는 나노와이어/나노피라미드의 형성을 가능하게 하기 위해서는 성장 과정 동안 기판이 사용된다는 사실이다.
응용 분야
본 발명은 LED, 특히 UV LED, 특히 UV-A, UV-B, 또는 UV-C LED에 관한 것이다. LED는 칩이 일반 디바이스와 비교할 때 반전되는 소위 "플립-칩(flip chip)"으로 설계되는 것이 바람직하다.
전체 LED 배열에는, 평균 직렬 저항을 줄이도록 분포되고 분리된 플립-칩 본딩용 접촉 패드가 제공될 수 있다. 이러한 나노구조체 LED는 나노와이어 또는 나노피라미드 LED 칩 상의 p-접촉 패드 및 n-접촉 패드의 위치에 상응하는 접촉 패드를 갖는 캐리어 상에 배치될 수 있고, 납땜, 초음파 용접, 본딩 또는 전기 전도성 글루 사용에 의해 부착될 수 있다. 캐리어 상의 접촉 패드는 LED 패키지의 적절한 전원 공급 장치 리드에 전기적으로 연결될 수 있다.
이와 같은 나노와이어 기반 LED 디바이스는 일반적으로는 기계적 지지체 및 전기 연결부를 제공하는 캐리어 상에 장착된다. 개선된 효율성으로 LED를 구성하는 한 가지 바람직한 방법은 플립-칩 디바이스를 만드는 것이다. 나노와이어 또는 나노피라미드 상부 상에 고 반사율의 광 반사 층이 형성된다. 기판은 공정의 일부로 제거될 수 있으며, 나노와이어 또는 나노피라미드용 기부를 형성하는 상기 층을 관통하여 광을 방출할 수 있는 전극으로서 그래핀 층을 남길 수 있다. 기판이 투명한 경우에는 물론 이를 제거할 필요가 없다. 지지체는 바람직하게는 광이 상기 기판 층을 관통해 방출될 수 있도록 충분히 투명할 수 있다. 중간층이 존재하는 경우 여기에도 유사한 고려 사항이 적용된다. 특정 실시양태에서, 이러한 중간층은 투명하다. 나노와이어 또는 나노피라미드의 상단을 유도는 방출된 광은 반사층을 만날 때 반사되어, 상기 구조체를 이탈하는 광에 대해 명확하게 지배적인 방향을 생성한다. 구조체를 생성하는 이러한 방식은 방출된 광의 훨씬 더 많은 부분이 원하는 방향으로 안내되도록 하여 LED의 효율성을 증가시킨다. 따라서, 본 발명은 가시광 LED 및 UV LED의 제조를 가능하게 한다.
본 발명은 또한 디바이스가 광을 흡수하고 광전류를 생성하는 광 검출기에 관한 것이다. 광 반사층은 향상된 광 검출을 위해 디바이스로 유입되는 광을 다시 나노와이어 또는 나노피라미드로 반사할 수 있다.
이하, 다음의 비제한적인 실시예 및 도면과 관련하여 본 발명이 추가로 논의될 것이다.
도 1은 결정질 기판에 의해 결정되는 에피택시가 있는 결정질 기판 상에 직접 지지된 얇은 다결정질 또는 단결정질 그래핀 층 상에 성장된 나노와이어를 갖는 본 발명의 물질의 조성물을 도시한다.
도 2는 가능한 플립 칩 디자인을 도시한다. 따라서, 사용시에, 광은 디바이스(2)의 상부를 관통해 방출된다(hυ로 표시됨). 결정질 기판(1)은 바람직하게는 사파이어 또는 AlN으로부터 형성된다. 다른 결정질 투명 기판을 사용하는 것도 또한 가능하다. 사용시에, 기판은, 여전히 존재한다면, 디바이스의 최상부에 배치되며, 따라서 기판은 방출된 광에 대해 투명하여 디바이스 밖으로 광을 허용하는 것이 중요하다.
층(3)은 하나의 원자 층 두께일 수 있는 다결정질 또는 단결정질 그래핀 층이다.
나노와이어(4)는 원격 에피택시를 사용하여 다결정질 또는 단결정질 그래핀 층(3)으로부터 성장된다. 이상적으로, 나노와이어는 Al(In)GaN, AlN 또는 GaN으로부터 형성되고 도핑되어 n-i-p 또는 n-p 접합부를 생성한다.
충전제(5)는 성장된 나노와이어 사이에 배치될 수 있다. 상부 전극/광 반사 층(6)은 나노와이어(4)의 상부에 배치된다. 광-반사 층에는 또한 Ni 또는 Au를 포함하는 p-전극이 제공될 수 있다. 사용시에, 이러한 층은 디바이스로부터 방출되는 임의의 광을 반사하여 이 광이 반사 층 반대편의 디바이스의 상부를 관통해 방출되도록 한다. 이것은 디바이스가 종래의 LED와 비교하여 거꾸로 되어 있는 소위 플립 칩 배열이다.
전극(10)은 다결정질 또는 단결정질 그래핀 층(3) 상에 배치된다. 해당 전극은 Ti, Al, Ni 또는/및 Au를 포함할 수 있다. 그래핀 층에는 다결정질 또는 단결정질 그래핀 상의 정의된 위치에서 나노와이어의 성장을 허용하는 마스크(7)가 제공될 수 있다.
전체 디바이스는 솔더 층(9)을 통해 서브마운트(8) 상의 전도성 트랙/패드(13)에 솔더링된다.
순방향 전류가 디바이스를 가로질러 흐를 때, 물질의 조성에 따라 가시광 또는 UV 광이 나노와이어에서 생성되고, 아마도 디바이스의 상부에서 반사층에 의해 밖으로 반사된 후에 방출될 것이다.
역전류가 디바이스를 가로질러 흐르고 디바이스가 가시광 또는 UV 광에 노출될 때, 나노와이어는 물질의 조성에 따라 가시광 또는 UV 광을 흡수하고, 이를 전류로 변환하는 광 검출기로서 작용한다.
도 3은 본 발명의 잠재적인 나노와이어를 도시한다. 나노와이어에는 성장 단계 동안 공급되는 원소의 변경함으로써 축방향으로 다른 성분이 제공된다. 초기에, n-형 도핑된 GaN, 또는 바람직하게는 n-형 AlGaN 물질이 침착되고, 다음으로 n-AlGaN이 침착된다. 나노와이어의 중앙 부분에는 (In)(Al)GaN으로부터 형성되는 일련의 다중 양자 우물이 도시되어 있다. 이어서, AlGaN에 기반한 p-형 도핑 영역, p-Al(Ga)N에 기반한 전자 차단 층, 그리고 마지막으로 p-GaN 층이 이어진다.
도 4는 나노와이어가 또한 반경 방향으로 성장하여 코어-쉘 구조체를 생성하는 대안적인 칩 디자인을 도시한다. 따라서, 사용시에, 광은 디바이스의 상부를 관통해 방출된다(hυ로 표시됨). 결정질 기판(1)은 바람직하게는 사파이어 또는 III-V족 반도체로부터 형성된다. 사용시에, 기판은, 여전히 존재한다면, 디바이스의 최상부에 배치되며, 따라서 기판은 방출된 광에 대해 투명하여 디바이스 밖으로 광을 허용하는 것이 중요하다.
층(3)은 하나의 원자 층 두께 또는 더 두꺼운 두께, 예를 들어 최대 5 nm 두께일 수 있는 다결정질 또는 단결정질 그래핀 층이다.
나노와이어(4)는 하부 결정질 기판을 반사하도록 층(3)으로부터 에피택셜하게 성장한다. 이상적으로, 나노와이어는 Al(In)GaN, AlN 또는 GaN으로부터 형성되고 도핑되어 n-i-p 또는 n-p 접합부를 생성한다. 다결정질 또는 단결정질 그래핀에는 마스크 층(7)이 제공될 수 있다.
충전제(5)는 성장된 나노와이어 사이에 배치될 수 있다. 상부 전극/광-반사 층(6)은 나노와이어(4)의 상부에 배치된다. 광-반사 층에는 또한 Ni 또는/및 Au를 포함하는 p-전극이 제공될 수 있거나, 또는 그 자체가 전극일 수 있다. 광-반사 층에는 또한 Ni 또는/및 Au를 포함하는 p-전극이 제공될 수 있거나, 또는 그 자체가 전극일 수 있다. 이것은 디바이스가 종래의 LED와 비교하여 거꾸로 되어 있는 소위 플립 칩 배열이다.
전극(10)은 다결정질 또는 단결정질 그래핀 층(3) 상에 배치된다. 순방향 전류가 디바이스를 가로질러 흐를 때, 물질의 조성에 따라 가시광 또는 UV 광이 나노와이어에서 생성되고, 아마도 디바이스의 상부에서 반사층에 의해 밖으로 반사된 후에 방출될 것이다.
전체 디바이스는 솔더 층(9)을 통해 서브마운트(8) 상의 전도성 트랙/패드(13)에 솔더링된다.
역전류가 디바이스를 가로질러 흐르고 디바이스가 가시광 또는 UV 광에 노출될 때, 나노와이어는 물질의 조성에 따라 가시광 또는 UV 광을 흡수하고, 이를 전류로 변환하는 광 검출기로서 작용한다.
도 5는 쉘 배열에서 도 3과 동일한 성분을 갖는 반경 방향으로 성장된 나노와이어를 도시한다. 나노와이어에는 성장 단계 동안 공급되는 원소를 변경함으로써 반경 방향으로 다른 성분이 제공된다. 초기에, n-형 도핑된 (Al)GaN 물질이 침착되고, 다음으로 n-AlGaN이 침착된다. 나노와이어의 중앙 쉘에는 (In)(Al)GaN으로부터 형성되는 일련의 다중 양자 우물이 도시되어 있다. 이어서, AlGaN에 기반한 p-형 도핑 영역, p-Al(Ga)N에 기반한 전자 차단 쉘, 그리고 마지막으로 p-GaN 쉘이 이어진다.
도 6은 광 검출기를 도시한다. 따라서, 사용시에, 광(2)(hυ로 표시됨)은 디바이스의 상부를 통해 수용된다. 결정질 기판(1)은 바람직하게는 사파이어 또는 AlN으로부터 형성된다. 사용시에, 기판은, 여전히 존재한다면, 디바이스의 최상부에 배치되며, 따라서 지지체는 수용된 광에 대해 투명하여 디바이스 내로 광을 허용하는 것이 중요하다.
층(3)은 하나의 원자 층 두께일 수 있는 다결정질 또는 단결정질 그래핀 층이다.
나노와이어(4)는 결정질 기판 층(3)으로부터 에피택셜하게 성장한다. 이상적으로, 나노와이어는 Al(In)GaN, AlN 또는 GaN으로부터 형성되고 도핑되어 n-i-p 또는 n-p 접합부를 생성한다.
충전제(5)는 성장된 나노와이어 사이에 배치될 수 있다. 상부 전극 층(11)은 나노와이어(4)의 상부에 배치된다. 이러한 전극은 이상적으로는 Ni 또는 Au를 포함하는 p-전극이다.
전극(10)은 다결정질 또는 단결정질 그래핀 층(3) 상에 배치된다. 그래핀 층에는 다결정질 또는 단결정질 그래핀 상의 정의된 위치에서 나노와이어의 성장을 허용하는 마스크(7)가 제공될 수 있다.
전체 디바이스는 솔더 층(9)을 통해 서브마운트(8) 상의 전도성 트랙/패드(13)에 솔더링된다.
역전류가 디바이스를 가로질러 흐르고 디바이스가 가시광 또는 UV 광에 노출될 때, 나노와이어는 물질의 조성에 따라 가시광 또는 UV 광을 흡수하고, 이를 전류로 변환하는 광 검출기로서 작용한다.
도 7a는, 결정질 기판의 결정 구조가 원격 에피택시를 통해 나노와이어 배향을 결정하는, 다결정질 그래핀 상의 나노와이어의 정육각형 어레이의 이론적 평면 단면도(top-view cross section)(나노와이어는 서로 평행한 패싯을 가짐)이다.
도 7b는, 결정질 기판이 나노와이어 배향에 영향을 미칠 수 없는, 다결정질 그래핀 상에서 성장한 육각형 나노와이어의 이론적 평면 단면도이다. 나노와이어는 2개의 상이한 도메인/그레인에서 성장하고 서로 상이한 패싯 배향을 갖는다. 이러한 예에서, 나노와이어는 각각의 그래핀 도메인/그레인 상에서 에피택셜 성장한다(각각의 도메인/그레인 상의 나노와이어는 동일한 패싯 배향을 갖는다).
도 8 내지 도 15는 결정질 기판/중간층 상에 홀 마스크로서 그래핀을 사용하는 배치된 나노와이어/나노피라미드 및 이러한 방법을 사용하여 제작된 LED의 실험 결과에 관한 것이다.
도 8(케이스 1.1)은, 홀이 에칭된 그래핀 마스크 층을 포함하는 결정질 기판/중간층 상에 에피택셜하게 성장된 배치된 플랫-팁 나노와이어를 도시한다. 나노와이어는 먼저 그래핀 내의 홀을 통해 기판/중간층 상에 에피택셜하게 핵을 형성한다. 나노와이어가 축방향 및 반경 방향으로 계속 성장함에 따라, 이것은, 기판/중간층과의 에피택셜 관계를 유지하면서 그래핀 층의 상부 상에서도 성장한다. 그래핀 층은, 나노와이어의 그래핀 표면과의 접촉 및 그래핀 홀의 가장자리와의 접촉 둘다에 의해 나노와이어와 전기적 접촉부를 형성한다. 따라서, 그래핀 층은 전도성 투명 전극을 형성한다. 나노와이어는 축방향 또는 반경 방향 n-i-p/p-i-n 접합 나노와이어 디바이스 구조체를 제작하기 위해 각각 축방향 또는 반경 방향 이종 구조체로 성장할 수 있다. 반경 방향 n-i-p/p-i-n 접합 나노와이어 디바이스 구조체의 경우, n/p 나노와이어 코어와 p/n 나노와이어 쉘 사이의 단락을 피하기 위해서는, 그래핀 상에서의 p/n 나노와이어 쉘 층의 성장을 피해야 한다(갭이 필요함).
도 9(케이스 1.2)는 도 8과 유사하지만, 유일한 차이점은 나노와이어에 피라미드형 팁이 있다는 것이다. 도 9는, 홀이 에칭된 그래핀 마스크 층을 포함하는 결정질 기판/중간층 상에 에피택셜하게 성장된 배치된 피라미드-팁 나노와이어를 도시한다.
도 10(케이스 1.3)은 도 9의 축방향 n-i-p 접합 디바이스와 유사하지만, 도 10의 나노와이어는 추가적인 n-AlGaN 나노와이어 쉘 층의 성장의 결과로 완전히 유착되었다. 따라서, 도 10은, 홀이 에칭된 그래핀 마스크 층을 포함하는 결정질 기판/중간층 상에 에피택셜하게 성장된 피라미드-팁 나노와이어로서, 이때 나노와이어가 추가적인 n-AlGaN 나노와이어 쉘 층의 성장의 결과로 완전히 유착되어 있는 것을 도시한다.
도 11(케이스 1.4)은, 도 10과 유사하지만 유착된 나노와이어 대신에 유착된 나노피라미드를 갖는다. 따라서, 도 11은, 홀이 에칭된 그래핀 마스크 층을 포함하는 결정질 기판/중간층 상에 에피택셜하게 성장된 나노피라미드를 도시하며, 이때 나노피라미드는 추가적인 n-AlGaN 나노와이어 쉘 층의 성장의 결과로 완전히 유착되어 있다.
도 12는 사파이어(0001) 기판 상의 그래핀 홀 마스크 층 상에서의 나노피라미드 성장을 도시한다. 성장된 구조는 유착된 축방향 n-n-i-p 접합 GaN/AlGaN 나노피라미드 발광 다이오드(LED) 구조이다(위의 도 11에서 개략적으로 설명됨). 도 12a는 n-AlGaN 나노피라미드의 초기 성장 후에 찍은 평면도 SEM 이미지이고, 도 12b는 n-AlGaN/n-AlGaN/i-GaN/p-AlGaN 나노피라미드 LED 구조의 완전 성장 후에 찍은 평면도 SEM 이미지이다.
도 13은, 50 ㎛ x 50 ㎛ 크기의 플립-칩 LED로 가공된 도 12b에 도시된 샘플의 디바이스 특성을 보여준다: (a)는 전류-전압 곡선이고, (b)는 360 nm에서 방출을 나타내는 해당 LED의 전계발광(EL) 스펙트럼이다.
도 14는 원격 에피택시를 통해 그래핀 상에 중간층(예를 들어, AlN), 및 나노섬/박막 필름(예를 들어, AlGaN)으로부터 직접 홀 내에서 나노피라미드(예를 들어, AlGaN NW)를 성장시키는 개략도이다. 원격 에피택시로 인해, 그래핀 상의 성장도 또한 양호한 결정질 품질을 가질 것이다. 이어서, n-i-p 접합부를 갖는 디바이스 구조체를 얻는다.
도 15는 AlN/사파이어(0001) 기판 상의 그래핀 홀 마스크 층 상에서의 나노피라미드 성장을 도시한다. 성장된 유착 구조는 축방향 n-n-i-p 접합 GaN/AlGaN 나노피라미드 발광 다이오드(LED) 구조이다(위의 도 11에서 개략적으로 설명됨). 도 15a는 n-GaN 나노피라미드의 초기 성장 후에 찍은 평면도 SEM 이미지이고, 도 15b는 n-GaN/n-AlGaN/i-GaN/p-AlGaN 나노피라미드 LED 구조의 완전 성장 후에 찍은 평면도 SEM 이미지이다. 도 15c는, 원격 에피택시에 의해 그래핀 마스크 상에 핵형성된 1개의 n-GaN 삼각형-기반 나노피라미드를 보여주는, 7개의 배치된 n-GaN 나노피라미드의 평면도 SEM 이미지를 도시한다. 이로부터, 육각형 나노피라미드의 6개의 패싯 중 3개의 패싯 배향과 평행한 3개의 패싯과 나노섬이 핵형성되었음을 알 수 있다. 도 15d는, 50 ㎛ x 50 ㎛ 크기의 플립-칩 LED로 가공된 도 15에 도시된 샘플의 전류-전압 곡선을 보여준다.

Claims (43)

  1. 다결정질 또는 단결정질 그래핀 층 상에 에피택셜 성장된 복수의 III-V족 나노와이어 또는 나노피라미드를 포함하는 물질의 조성물(composition of matter)로서, 이때
    상기 그래핀 층은 III-V족 반도체, 사파이어, SiC 또는 다이아몬드 기판과 같은 결정질 기판 상에 직접 지지되고,
    상기 나노와이어 또는 나노피라미드의 에피택시(epitaxy), 결정 배향 및 패싯(facet) 배향은 결정질 기판에 의해 유도되는, 물질의 조성물.
  2. (i) III-V족 반도체, 사파이어, SiC 또는 사파이어 기판과 같은 결정질 기판 상에 직접 지지되는 다결정질 또는 단결정질 그래핀 층 상에 III-V족 나노와이어 또는 나노피라미드를 에피택셜 성장시키는 단계로서, 상기 나노와이어 또는 나노피라미드의 에피택시, 결정 배향 및 패싯 배향은 상기 결정질 기판에 의해 유도되는, 단계; 및
    (ii) 선택적으로, 상기 성장한 III-V족 나노와이어 또는 나노피라미드를 갖는 그래핀 층으로부터 상기 결정질 기판을 분리하는 단계
    를 포함하는 방법.
  3. III-V족 반도체, 사파이어, SiC 또는 다이아몬드 기판과 같은 결정질 기판 상에 직접 지지된 다결정질 또는 단결정질 그래핀 층 상에 에피택셜 성장된 복수의 III-V족 나노와이어 또는 나노피라미드로서, 이때 상기 나노와이어 또는 나노피라미드의 에피택시, 결정 배향 및 패싯 배향은 결정질 기판에 의해 유도되고, 상기 나노와이어 또는 나노피라미드는 p-n 또는 p-i-n 접합부를 갖고, 상기 나노와이어 또는 나노피라미드는 적어도 하나의 III-V족 화합물 반도체를 포함하는, 복수의 III-V족 나노와이어 또는 나노피라미드;
    상기 그래핀 층과 전기적으로 접촉하는 제1 전극; 및
    상기 나노와이어 또는 나노피라미드의 적어도 일부의 상부와, 선택적으로 광-반사 층의 형태로, 접촉하는 제2 전극
    을 포함하는 발광 다이오드 또는 광 검출기 디바이스.
  4. 제3항에 있어서,
    상기 나노와이어 또는 나노피라미드는 상기 다결정질 또는 단결정질 그래핀 층 상의 홀-패턴화된 마스크(hole-patterned mask)의 홀을 관통해 성장하는, 디바이스.
  5. 제3항 또는 제4항에 있어서,
    상기 다결정질 또는 단결정질 그래핀 층의 두께가 15 옹스트롬 이하인, 디바이스.
  6. 제3항 내지 제5항 중 어느 한 항에 있어서,
    상기 나노와이어 또는 나노피라미드는 GaN, AlGaN, InGaN 또는 AlInGaN을 포함하는, 디바이스.
  7. 제3항 내지 제6항 중 어느 한 항에 있어서,
    상기 나노와이어 또는 나노피라미드는 Al(In)GaN MQW와 같은 다중 양자 우물(multiple quantum well)을 포함하는, 디바이스.
  8. 제3항 내지 제7항 중 어느 한 항에 있어서,
    상기 나노와이어 또는 나노피라미드는 단일 장벽(barrier) 또는 다중 양자 장벽일 수 있는 전자 차단 층을 함유하는, 디바이스.
  9. 제3항 내지 제8항 중 어느 한 항에 있어서,
    UV 스펙트럼을 방출하거나 흡수하는, 디바이스.
  10. 제3항 내지 제9항 중 어느 한 항에 있어서,
    상기 나노와이어 내의 p-n 또는 p-i-n 접합부는 축방향 또는 반경 방향인, 디바이스.
  11. 제3항 내지 제10항 중 어느 한 항에 있어서,
    상기 나노와이어 또는 나노피라미드는 GaN, AlN, AlGaN 또는 InGaN 장벽 층을 갖는 터널 접합부(tunnel junction)를 포함하는, 디바이스.
  12. 제3항 내지 제11항 중 어느 한 항에 있어서,
    상기 나노와이어 또는 나노피라미드는 (Al)GaN/Al(Ga)N 초격자(superlattice)를 포함하는, 디바이스.
  13. 제3항 내지 제12항 중 어느 한 항에 있어서,
    상기 나노와이어 또는 나노피라미드는, 상기 나노와이어 또는 나노피라미드 내에서 임의의 방향 예를 들어 축방향을 따라 증가하거나 감소하는 Al 농도로 AlGaN을 포함하는, 디바이스.
  14. 제3항 내지 제13항 중 어느 한 항에 있어서,
    상기 나노와이어 또는 나노피라미드는 Si, Mg, Zn 또는 Be를 사용하여 도핑되는, 디바이스.
  15. 제3항 내지 제14항 중 어느 한 항에 있어서,
    상기 나노와이어 또는 나노피라미드 사이의 공간이, 상기 디바이스에서 방출되거나 흡수되는 광에 투과성인 지지 및 전기 절연성 충전제 물질에 의해 충전되는, 디바이스.
  16. 제3항 내지 제15항 중 어느 한 항에 있어서,
    사용시에, 광은 상기 나노와이어의 성장 방향과 실질적으로 평행하지만 반대 방향으로 방출되거나 흡수되는, 디바이스.
  17. 제3항 내지 제15항 중 어느 한 항에 있어서,
    상기 그래핀 층은 다결정질 그래핀 층인, 디바이스.
  18. III-V족 반도체, 사파이어, SiC 또는 다이아몬드 기판과 같은 결정질 기판 상에 직접 지지된 다결정질 또는 단결정질 그래핀 층 상에 에피택셜 성장된 복수의 III-V족 나노와이어 또는 나노피라미드를 포함하는 물질의 조성물로서,
    상기 나노와이어 또는 나노피라미드의 에피택시, 결정 배향 및 패싯 배향은 결정질 기판에 의해 유도되고;
    상기 나노와이어 또는 나노피라미드는, 진성 영역(intrinsic region)에 의해 분리된 n-형 도핑된 영역 및 p-형 도핑된 영역을 포함하고,
    상기 p-형 도핑된 영역은 전자 차단 층을 포함하는, 물질의 조성물.
  19. 사파이어, Si, SiC, Ga2O3 또는 III-V족 반도체 기판;
    상기 기판의 상부 상에 직접 위치된 III-V족 반도체 중간층;
    상기 중간층의 상부 상에 직접 위치된 그래핀 층
    을 포함하는 물질의 조성물로서,
    복수의 홀이 상기 그래핀 층을 관통해 존재하고;
    복수의 나노와이어 또는 나노피라미드가 상기 홀 내에서 상기 중간층으로부터 성장되고,
    상기 나노와이어 또는 나노피라미드는 적어도 하나의 반도체 III-V족 화합물을 포함하는, 물질의 조성물.
  20. 사파이어, Si, SiC, Ga2O3 또는 III-V족 반도체 기판 상에 직접 담지된 그래핀 층
    을 포함하는 물질의 조성물로서,
    복수의 홀이 상기 그래핀 층을 관통해 존재하고;
    복수의 나노와이어 또는 나노피라미드가 상기 홀 내에서 상기 기판으로부터 성장되고,
    상기 나노와이어 또는 나노피라미드는 적어도 하나의 반도체 III-V족 화합물을 포함하는, 물질의 조성물.
  21. 제19항 또는 제20항에 있어서,
    상기 그래핀 층 상에 직접 성장된 III-V족 나노섬(nanoisland)을 추가로 포함하는 물질의 조성물.
  22. 제21항에 있어서,
    상기 나노섬의 에피택시, 결정 배향 및 패싯 배향은, 중간층이 존재하는 경우 중간층에 의해 또는 중간층이 없는 경우에는 기판에 의해 유도되는, 물질의 조성물.
  23. 제19항, 제21항 및 제22항 중 어느 한 항에 있어서,
    상기 중간층은 GaN, AlGaN, AlInGaN 또는 AlN, 바람직하게는 AlN인, 물질의 조성물.
  24. 제19항 및 제21항 내지 제23항 중 어느 한 항에 있어서,
    상기 중간층은 200 nm 미만, 바람직하게는 100 nm 미만, 보다 바람직하게는 75 nm 미만의 두께를 갖는, 물질의 조성물.
  25. 제19항 내지 제24항 중 어느 한 항에 있어서,
    상기 그래핀 층의 상부 상에 직접 추가의 마스킹 층을 포함하지 않고, 예를 들어 상기 그래핀 층의 상부 상에 직접 산화물, 질화물 또는 불화물 마스킹 층을 포함하지 않는, 물질의 조성물.
  26. 제19항 내지 제25항 중 어느 한 항에 있어서,
    상기 나노와이어 또는 나노피라미드 및 선택적으로 나노섬의 적어도 일부 또는 전부가 유착된 것인, 물질의 조성물.
  27. 제19항 내지 제26항 중 어느 한 항에 있어서,
    상기 나노와이어 또는 나노피라미드는 그래핀의 홀을 관통하여 기판 또는 중간층으로부터 에피택셜하게 성장되는, 물질의 조성물.
  28. 제19항 내지 제27항 중 어느 한 항에 있어서,
    상기 그래핀 층의 두께는 최대 20 nm, 바람직하게는 최대 10 nm, 보다 바람직하게는 최대 5 nm, 보다 바람직하게는 최대 2 nm인, 물질의 조성물.
  29. 제19항 내지 제28항 중 어느 한 항에 있어서,
    상기 기판은 사파이어, 특히 사파이어(0001)를 포함하는, 물질의 조성물.
  30. 제19항 내지 제29항 중 어느 한 항에 있어서,
    상기 나노와이어 또는 나노피라미드가 도핑된 것인, 물질의 조성물.
  31. 제19항 내지 제30항 중 어느 한 항에 있어서,
    상기 나노와이어 또는 나노피라미드는 축방향으로 이종 구조화된 것인, 물질의 조성물.
  32. 제19항 내지 제31항 중 어느 한 항에 있어서,
    상기 나노와이어 또는 나노피라미드는 코어-쉘 또는 반경 방향 이종 구조화된 것인, 물질의 조성물.
  33. 제19항 내지 제32항 중 어느 한 항에 있어서,
    상기 나노와이어 또는 나노피라미드의 상부 상에 흑연 상부 접촉 층 또는 통상적인 금속 접촉 층 또는 금속 스택 접촉 층이 존재하는, 물질의 조성물.
  34. 제19항 내지 제33항 중 어느 한 항에 있어서,
    상기 그래핀 층의 표면이 그의 전기적 특성을 개질하기 위해 화학적/물리적으로 개질된 것인, 물질의 조성물.
  35. 제19항 내지 제34항 중 어느 한 항에 있어서,
    상기 그래핀 층이 상기 나노와이어 또는 나노피라미드의 적어도 일부와 전기적으로 접촉하는, 물질의 조성물.
  36. (I) III-V족 중간층 상에 그래핀 층이 직접 담지되어 있는 물질의 조성물을 얻는 단계로서, 상기 중간층은 사파이어, Si, SiC, Ga2O3 또는 III-V족 반도체 기판 상에 직접 담지되는, 단계;
    (II) 상기 그래핀 층을 관통해 복수의 홀을 에칭하는 단계; 및
    (III) 상기 홀 내에서 상기 중간층으로부터 복수의 나노와이어 또는 나노피라미드를 성장시키는 단계로서, 상기 나노와이어 또는 나노피라미드는 적어도 하나의 반도체 III-V족 화합물을 포함하는, 단계
    를 포함하는 방법.
  37. 제36항에 있어서,
    상기 나노와이어 또는 나노피라미드는 촉매의 존재 하에 또는 부재 하에 성장되는, 방법.
  38. 제36항 또는 제37항에서 청구되는 방법에 의해 수득되는 생성물.
  39. 제19항 내지 제35항 중 어느 한 항에서 청구되는 조성물을 포함하는 디바이스, 예컨대 광전자 디바이스, 예를 들어 태양 전지, 광 검출기 또는 LED.
  40. (I) 사파이어, Si, SiC, Ga2O3 또는 III-V족 반도체 기판 상에 그래핀 층이 직접 담지되어 있는 물질의 조성물을 얻는 단계;
    (II) 상기 그래핀 층을 관통해 복수의 홀을 에칭하는 단계; 및
    (III) 상기 홀 내에서 상기 기판으로부터 복수의 나노와이어 또는 나노피라미드를 성장시키는 단계로서, 상기 나노와이어 또는 나노피라미드는 적어도 하나의 반도체 III-V족 화합물을 포함하는, 단계
    를 포함하는 방법.
  41. 제40항에 있어서,
    상기 나노와이어 또는 나노피라미드는 촉매의 존재 하에 또는 부재 하에 성장되는, 방법.
  42. 제38항 또는 제39항에서 청구되는 방법에 의해 수득되는 생성물.
  43. 제2항 내지 제16항 중 어느 한 항에서 청구되는 조성물을 포함하는, 디바이스, 예컨대 광전자 디바이스, 예를 들어 태양 전지, 광 검출기 또는 LED.
KR1020227013523A 2019-09-23 2020-09-23 물질의 조성물 KR20220066948A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GB1913701.7 2019-09-23
GB201913701A GB201913701D0 (en) 2019-09-23 2019-09-23 Composition of matter
PCT/EP2020/070228 WO2021009325A1 (en) 2019-07-16 2020-07-16 Nanowire device
EPPCT/EP2020/070228 2020-07-16
PCT/EP2020/076631 WO2021058605A1 (en) 2019-09-23 2020-09-23 Composition of matter

Publications (1)

Publication Number Publication Date
KR20220066948A true KR20220066948A (ko) 2022-05-24

Family

ID=68425598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227013523A KR20220066948A (ko) 2019-09-23 2020-09-23 물질의 조성물

Country Status (9)

Country Link
US (1) US20220352398A1 (ko)
EP (1) EP4035201A1 (ko)
JP (1) JP2022549284A (ko)
KR (1) KR20220066948A (ko)
CN (1) CN114730704A (ko)
CA (1) CA3155621A1 (ko)
GB (1) GB201913701D0 (ko)
TW (1) TW202134169A (ko)
WO (1) WO2021058605A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451108B (zh) * 2020-03-24 2024-06-25 中国科学院苏州纳米技术与纳米仿生研究所 一种超柔性透明半导体薄膜及其制备方法
CN114373866B (zh) * 2021-12-14 2023-08-22 华南理工大学 一种GaAs纳米锥肖特基结太阳能电池及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201021112D0 (en) 2010-12-13 2011-01-26 Ntnu Technology Transfer As Nanowires
KR20120083084A (ko) * 2011-01-17 2012-07-25 삼성엘이디 주식회사 나노 로드 발광 소자 및 그 제조 방법
GB201200355D0 (en) 2012-01-10 2012-02-22 Norwegian Univ Sci & Tech Ntnu Nanowires
GB201211038D0 (en) 2012-06-21 2012-08-01 Norwegian Univ Sci & Tech Ntnu Solar cells
KR102075986B1 (ko) * 2014-02-03 2020-02-11 삼성전자주식회사 반도체 발광소자
WO2017009394A1 (en) 2015-07-13 2017-01-19 Crayonano As Nanowires/nanopyramids shaped light emitting diodes and photodetectors
KR102698244B1 (ko) * 2015-07-31 2024-08-22 크래요나노 에이에스 그라파이트 기판 상에 나노와이어 또는 나노피라미드를 성장시키는 방법
EP3347914A4 (en) 2015-09-08 2019-09-25 Massachusetts Institute of Technology SYSTEMS AND METHOD FOR GRAPH-BASED LAYER TRANSMISSION
GB201701829D0 (en) * 2017-02-03 2017-03-22 Norwegian Univ Of Science And Tech (Ntnu) Device
US20200286786A1 (en) * 2017-11-14 2020-09-10 Massachusetts Institute Of Technology Epitaxial growth and transfer via patterned two-dimensional (2d) layers
US20190189840A1 (en) * 2017-12-18 2019-06-20 National Cheng Kung University Method of transferring nanostructures and device having the nanostructures

Also Published As

Publication number Publication date
CA3155621A1 (en) 2021-04-01
US20220352398A1 (en) 2022-11-03
TW202134169A (zh) 2021-09-16
EP4035201A1 (en) 2022-08-03
CN114730704A (zh) 2022-07-08
WO2021058605A1 (en) 2021-04-01
JP2022549284A (ja) 2022-11-24
GB201913701D0 (en) 2019-11-06

Similar Documents

Publication Publication Date Title
TWI772266B (zh) 發光二極體裝置及光偵測器裝置
TWI711072B (zh) 生長奈米線或奈米角錐體之方法
KR102564288B1 (ko) 그라파이트 기판상에서 성장한 나노와이어 또는 나노피라미드
CN110678990B (zh) 纳米结构
US20220262978A1 (en) Nanowire device
US20220352398A1 (en) Composition of matter
WO2024042221A1 (en) Nanostructure/microstructure device
WO2024042219A1 (en) Nanowire device with mask layer