JP2022548641A - システムオンチップ及びアクセラレータチップを接続するメモリチップ - Google Patents
システムオンチップ及びアクセラレータチップを接続するメモリチップ Download PDFInfo
- Publication number
- JP2022548641A JP2022548641A JP2022517123A JP2022517123A JP2022548641A JP 2022548641 A JP2022548641 A JP 2022548641A JP 2022517123 A JP2022517123 A JP 2022517123A JP 2022517123 A JP2022517123 A JP 2022517123A JP 2022548641 A JP2022548641 A JP 2022548641A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- chip
- soc
- accelerator
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 496
- 238000013473 artificial intelligence Methods 0.000 claims description 128
- 239000013598 vector Substances 0.000 claims description 65
- 238000004364 calculation method Methods 0.000 claims description 6
- 239000000872 buffer Substances 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 11
- 238000013500 data storage Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 7
- 238000010801 machine learning Methods 0.000 description 7
- 238000003491 array Methods 0.000 description 6
- 230000003190 augmentative effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000013528 artificial neural network Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000002688 persistence Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000013316 polymer of intrinsic microporosity Substances 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Computational Linguistics (AREA)
- Neurology (AREA)
- Artificial Intelligence (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Dram (AREA)
- Advance Control (AREA)
- Memory System (AREA)
- Multi Processors (AREA)
Abstract
Description
本出願は、2019年9月17日に出願され、「MEMORY CHIP CONNECTING A SYSTEM ON A CHIP AND AN ACCELERATOR CHIP」と題された米国特許出願第16/573,805号に優先権を主張し、その開示全体は、参照により本明細書に援用される。
Claims (20)
- アクセラレータチップ、及び
メモリチップを含むシステムであって、
前記メモリチップは、
配線を介してシステムオンチップ(SoC)に接続するように構成される1セットのピン、及び
前記1セットのピンを介して前記SoCから受信する計算入力データを格納して提供するように構成される複数の第一メモリセルであって、前記計算入力データは計算入力として前記アクセラレータチップによって使用される、前記複数の第一メモリセル、
を含む、前記システム。 - 前記アクセラレータチップは、人工知能(AI)アクセラレータチップであり、前記複数の第一メモリセルは、前記1セットのピンを介して前記SoCから受信するAI計算入力データを格納して提供するように構成され、前記AI計算入力データは、AI計算入力として前記AIアクセラレータチップによって使用される、請求項1に記載のシステム。
- 前記メモリチップは、
配線を介して前記アクセラレータチップに接続するように構成される別の1セットのピン、及び
前記アクセラレータチップから他の1セットのピンを介して受信する第一計算出力データを格納して提供するように構成される複数の第二メモリセルであって、前記第一計算出力データは前記SoCによって取得される、または計算入力として前記アクセラレータチップによって再使用される、前記複数の第二メモリセル、
を含む、請求項1に記載のシステム。 - 前記メモリチップは、前記1セットのピンを介して前記SoCから受信する第二計算出力データを格納するように構成される複数の第三メモリセルを含み、前記第二計算出力データは前記SoCによって取得される、請求項3に記載のシステム。
- 前記複数の第一メモリセル、前記複数の第二メモリセル、及び前記複数の第三メモリセルは、ダイナミックランダムアクセスメモリ(DRAM)セルを含む、請求項4に記載のシステム。
- 前記複数の第一メモリセル、前記複数の第二メモリセル、及び前記複数の第三メモリセルは、不揮発性ランダムアクセスメモリ(NVRAM)セルを含む、請求項4に記載のシステム。
- 前記NVRAMセルは、3D XPointメモリセルを含む、請求項6に記載のシステム。
- 前記アクセラレータチップは、ベクトルプロセッサを含み、前記ベクトルプロセッサは、前記複数の第一メモリセル及び前記複数の第二メモリセルをメモリとして使用して、前記SoCについてのベクトル及び行列に対して数値計算を実行するように設定される、請求項3に記載のシステム。
- 前記アクセラレータチップは、特定用途向け集積回路(ASIC)を含み、前記ASICは、前記ベクトルプロセッサを含み、前記ベクトルプロセッサを介してAI計算を高速化するための専用ハードワイヤードである、請求項8に記載のシステム。
- 前記アクセラレータチップは、フィールドプログラマブルゲートアレイ(FPGA)を含み、前記FPGAは、前記ベクトルプロセッサを含み、前記ベクトルプロセッサを介してAI計算を高速化するための専用ハードワイヤードである、請求項8に記載のシステム。
- アクセラレータチップ、
システムオンチップ(SoC)、及び
メモリチップを含むシステムであって、
前記メモリチップは、
配線を介して前記SoCに接続するように構成される1セットのピン、及び
前記1セットのピンを介して前記SoCから受信する計算入力データを格納して提供するように構成される複数の第一メモリセルであって、前記計算入力データは計算入力として前記アクセラレータチップによって使用される、前記複数の第一メモリセル、
を含む、前記システム。 - 前記メモリチップは、
配線を介して前記アクセラレータチップに接続するように構成される別の1セットのピン、及び
前記アクセラレータチップから他の1セットのピンを介して受信する第一計算出力データを格納して提供するように構成される複数の第二メモリセルであって、前記第一計算出力データは前記SoCによって取得される、または第一計算入力として前記アクセラレータチップによって再使用される、前記複数の第二メモリセル、
を含む、請求項11に記載のシステム。 - 前記SoCは、グラフィックスプロセッシングユニット(GPU)を含み、前記アクセラレータチップは、前記複数の第一メモリセル及び前記複数の第二メモリセルをメモリとして使用して前記GPUについての計算を実行して高速化するように設定される、請求項12に記載のシステム。
- 前記アクセラレータチップは、ベクトルプロセッサを含み、前記ベクトルプロセッサは、前記複数の第一メモリセル及び前記複数の第二メモリセルをメモリとして使用して、前記GPUについてのベクトル及び行列に対して数値計算を実行するように設定される、請求項13に記載のシステム。
- 配線を介してシステムオンチップ(SoC)に接続するように構成される1セットのピン、及び
前記1セットのピンを介して前記SoCから受信する人工知能(AI)計算入力データを格納して提供するように構成される複数の第一メモリセルであって、前記AI計算入力データはAI計算入力としてAIアクセラレータチップによって使用される、前記複数の第一メモリセル、
を含む、メモリチップ。 - 配線を介して前記アクセラレータチップに接続するように構成される別の1セットのピン、及び
前記AIアクセラレータチップから他の1セットのピンを介して受信するAI計算出力データを格納して提供するように構成される複数の第二メモリセルであって、前記AI計算出力データは前記SoCによって取得される、またはAI計算入力として前記AIアクセラレータチップによって再使用される、前記複数の第二メモリセル、
を含む、請求項15に記載のメモリチップ。 - 前記1セットのピンを介して前記SoCから受信する非AIタスクに関連する非AIデータを格納するように構成される複数の第三メモリセルを含み、前記非AIデータは非AIタスクのための前記SoCによって取得される、請求項16に記載のメモリチップ。
- 前記複数の第一メモリセル、前記複数の第二メモリセル、及び前記複数の第三メモリセルは、ダイナミックランダムアクセスメモリ(DRAM)セルを含む、請求項17に記載のメモリチップ。
- 前記複数の第一メモリセル、前記複数の第二メモリセル、及び前記複数の第三メモリセルは、不揮発性ランダムアクセスメモリ(NVRAM)セルを含む、請求項17に記載のメモリチップ。
- 前記NVRAMセルは、3D XPointメモリセルを含む、請求項19に記載のメモリチップ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/573,805 | 2019-09-17 | ||
US16/573,805 US11397694B2 (en) | 2019-09-17 | 2019-09-17 | Memory chip connecting a system on a chip and an accelerator chip |
PCT/US2020/050713 WO2021055280A1 (en) | 2019-09-17 | 2020-09-14 | Memory chip connecting a system on a chip and an accelerator chip |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022548641A true JP2022548641A (ja) | 2022-11-21 |
Family
ID=74869510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022517123A Pending JP2022548641A (ja) | 2019-09-17 | 2020-09-14 | システムオンチップ及びアクセラレータチップを接続するメモリチップ |
Country Status (8)
Country | Link |
---|---|
US (2) | US11397694B2 (ja) |
EP (1) | EP4032032A4 (ja) |
JP (1) | JP2022548641A (ja) |
KR (1) | KR20220041226A (ja) |
CN (1) | CN114402308A (ja) |
AU (1) | AU2020349448A1 (ja) |
TW (1) | TW202117551A (ja) |
WO (1) | WO2021055280A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11416422B2 (en) | 2019-09-17 | 2022-08-16 | Micron Technology, Inc. | Memory chip having an integrated data mover |
US20230051863A1 (en) * | 2021-08-10 | 2023-02-16 | Micron Technology, Inc. | Memory device for wafer-on-wafer formed memory and logic |
TWI819480B (zh) * | 2022-01-27 | 2023-10-21 | 緯創資通股份有限公司 | 加速系統及其動態配置方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5715298A (en) * | 1980-07-02 | 1982-01-26 | Panafacom Ltd | Storage protection system for common memory |
JPH01116861A (ja) * | 1987-10-30 | 1989-05-09 | Matsushita Graphic Commun Syst Inc | データ転送システム |
JP2007011882A (ja) * | 2005-07-01 | 2007-01-18 | Teikoku Electric Mfg Co Ltd | コントローラ |
JP2007220085A (ja) * | 2006-01-18 | 2007-08-30 | Marvell World Trade Ltd | プロセッサアーキテクチャ |
JP2018067049A (ja) * | 2016-10-17 | 2018-04-26 | 富士電機株式会社 | マルチプロセッサシステム |
US20190114534A1 (en) * | 2017-10-17 | 2019-04-18 | Xilinx, Inc. | Neural network processing system having multiple processors and a neural network accelerator |
Family Cites Families (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030112613A1 (en) | 2002-10-22 | 2003-06-19 | Hitachi, Ltd. | IC card |
JP2003006041A (ja) | 2001-06-20 | 2003-01-10 | Hitachi Ltd | 半導体装置 |
US20030023958A1 (en) * | 2001-07-17 | 2003-01-30 | Patel Mukesh K. | Intermediate language accelerator chip |
US20030212845A1 (en) | 2002-05-07 | 2003-11-13 | Court John William | Method for high-speed data transfer across LDT and PCI buses |
US7739479B2 (en) | 2003-10-02 | 2010-06-15 | Nvidia Corporation | Method for providing physics simulation data |
US20050086040A1 (en) | 2003-10-02 | 2005-04-21 | Curtis Davis | System incorporating physics processing unit |
US7895411B2 (en) | 2003-10-02 | 2011-02-22 | Nvidia Corporation | Physics processing unit |
US7185153B2 (en) | 2003-12-18 | 2007-02-27 | Intel Corporation | Packet assembly |
US7210008B2 (en) | 2003-12-18 | 2007-04-24 | Intel Corporation | Memory controller for padding and stripping data in response to read and write commands |
US7206915B2 (en) | 2004-06-03 | 2007-04-17 | Emc Corp | Virtual space manager for computer having a physical address extension feature |
US7406634B2 (en) | 2004-12-02 | 2008-07-29 | Cisco Technology, Inc. | Method and apparatus for utilizing an exception handler to avoid hanging up a CPU when a peripheral device does not respond |
US20070165457A1 (en) | 2005-09-30 | 2007-07-19 | Jin-Ki Kim | Nonvolatile memory system |
EP2132635B1 (en) | 2007-03-30 | 2017-08-16 | Rambus Inc. | System including hierarchical memory modules having different types of integrated circuit memory devices |
US7627744B2 (en) | 2007-05-10 | 2009-12-01 | Nvidia Corporation | External memory accessing DMA request scheduling in IC of parallel processing engines according to completion notification queue occupancy level |
US8077644B2 (en) | 2007-07-20 | 2011-12-13 | Infineon Technologies Ag | Data transfer in a computing device |
US20090063786A1 (en) | 2007-08-29 | 2009-03-05 | Hakjune Oh | Daisy-chain memory configuration and usage |
US7721010B2 (en) | 2007-10-31 | 2010-05-18 | Qimonda North America Corp. | Method and apparatus for implementing memory enabled systems using master-slave architecture |
US20100217977A1 (en) | 2009-02-23 | 2010-08-26 | William Preston Goodwill | Systems and methods of security for an object based storage device |
US8219746B2 (en) | 2009-10-08 | 2012-07-10 | International Business Machines Corporation | Memory package utilizing at least two types of memories |
US8463984B2 (en) | 2009-12-31 | 2013-06-11 | Seagate Technology Llc | Dynamic data flow management in a multiple cache architecture |
US8595429B2 (en) | 2010-08-24 | 2013-11-26 | Qualcomm Incorporated | Wide input/output memory with low density, low latency and high density, high latency blocks |
US8726107B2 (en) | 2011-07-15 | 2014-05-13 | Seagate Technology Llc | Measurement of latency in data paths |
CN103946811B (zh) | 2011-09-30 | 2017-08-11 | 英特尔公司 | 用于实现具有不同操作模式的多级存储器分级结构的设备和方法 |
US9256915B2 (en) | 2012-01-27 | 2016-02-09 | Qualcomm Incorporated | Graphics processing unit buffer management |
US9055069B2 (en) | 2012-03-19 | 2015-06-09 | Xcelemor, Inc. | Hardware computing system with software mediation and method of operation thereof |
US9304828B2 (en) | 2012-09-27 | 2016-04-05 | Hitachi, Ltd. | Hierarchy memory management |
US10073626B2 (en) | 2013-03-15 | 2018-09-11 | Virident Systems, Llc | Managing the write performance of an asymmetric memory system |
US9274951B2 (en) * | 2013-05-31 | 2016-03-01 | Altera Corporation | Cache memory controller for accelerated data transfer |
CN105814537B (zh) | 2013-12-27 | 2019-07-09 | 英特尔公司 | 可扩展输入/输出系统和技术 |
WO2015101827A1 (en) | 2013-12-31 | 2015-07-09 | Mosys, Inc. | Integrated main memory and coprocessor with low latency |
US10445025B2 (en) | 2014-03-18 | 2019-10-15 | Micron Technology, Inc. | Apparatuses and methods having memory tier structure and recursively searching between tiers for address in a translation table where information is only directly transferred between controllers |
US10437479B2 (en) | 2014-08-19 | 2019-10-08 | Samsung Electronics Co., Ltd. | Unified addressing and hierarchical heterogeneous storage and memory |
KR102208072B1 (ko) | 2014-09-01 | 2021-01-27 | 삼성전자주식회사 | 데이터 처리 시스템 |
WO2016134031A1 (en) * | 2015-02-17 | 2016-08-25 | Alpinereplay, Inc | Systems and methods to control camera operations |
US20170017576A1 (en) | 2015-07-16 | 2017-01-19 | Qualcomm Incorporated | Self-adaptive Cache Architecture Based on Run-time Hardware Counters and Offline Profiling of Applications |
US10649672B1 (en) * | 2016-03-31 | 2020-05-12 | EMC IP Holding Company LLC | Offloading device maintenance to an external processor in low-latency, non-volatile memory |
US10237350B2 (en) * | 2016-04-06 | 2019-03-19 | Reniac, Inc. | System and method for a database proxy |
US10387303B2 (en) * | 2016-08-16 | 2019-08-20 | Western Digital Technologies, Inc. | Non-volatile storage system with compute engine to accelerate big data applications |
US10416896B2 (en) * | 2016-10-14 | 2019-09-17 | Samsung Electronics Co., Ltd. | Memory module, memory device, and processing device having a processor mode, and memory system |
KR20180075913A (ko) | 2016-12-27 | 2018-07-05 | 삼성전자주식회사 | 신경망 연산을 이용한 입력 처리 방법 및 이를 위한 장치 |
US10261786B2 (en) | 2017-03-09 | 2019-04-16 | Google Llc | Vector processing unit |
KR102534917B1 (ko) | 2017-08-16 | 2023-05-19 | 에스케이하이닉스 주식회사 | 신경망 처리 회로를 구비하는 메모리 장치 및 이를 포함하는 메모리 시스템 |
US10860924B2 (en) | 2017-08-18 | 2020-12-08 | Microsoft Technology Licensing, Llc | Hardware node having a mixed-signal matrix vector unit |
US10872290B2 (en) | 2017-09-21 | 2020-12-22 | Raytheon Company | Neural network processor with direct memory access and hardware acceleration circuits |
KR102424962B1 (ko) | 2017-11-15 | 2022-07-25 | 삼성전자주식회사 | 병렬 연산 처리를 수행하는 메모리 장치 및 이를 포함하는 메모리 모듈 |
US10860244B2 (en) | 2017-12-26 | 2020-12-08 | Intel Corporation | Method and apparatus for multi-level memory early page demotion |
CN108228387B (zh) * | 2017-12-27 | 2019-11-05 | 中兴通讯股份有限公司 | 一种启动控制方法、电子设备以及计算机可读存储介质 |
US11398453B2 (en) * | 2018-01-09 | 2022-07-26 | Samsung Electronics Co., Ltd. | HBM silicon photonic TSV architecture for lookup computing AI accelerator |
KR102407128B1 (ko) | 2018-01-29 | 2022-06-10 | 마이크론 테크놀로지, 인크. | 메모리 컨트롤러 |
KR20190106228A (ko) | 2018-03-08 | 2019-09-18 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
US11562208B2 (en) | 2018-05-17 | 2023-01-24 | Qualcomm Incorporated | Continuous relaxation of quantization for discretized deep neural networks |
KR20200016116A (ko) * | 2018-08-06 | 2020-02-14 | 삼성전자주식회사 | 메모리 장치 및 메모리 시스템 |
US11656775B2 (en) | 2018-08-07 | 2023-05-23 | Marvell Asia Pte, Ltd. | Virtualizing isolation areas of solid-state storage media |
US20190188386A1 (en) | 2018-12-27 | 2019-06-20 | Intel Corporation | Protecting ai payloads running in gpu against main cpu residing adversaries |
US10949356B2 (en) | 2019-06-14 | 2021-03-16 | Intel Corporation | Fast page fault handling process implemented on persistent memory |
US11163490B2 (en) | 2019-09-17 | 2021-11-02 | Micron Technology, Inc. | Programmable engine for data movement |
US11416422B2 (en) | 2019-09-17 | 2022-08-16 | Micron Technology, Inc. | Memory chip having an integrated data mover |
US20210081353A1 (en) | 2019-09-17 | 2021-03-18 | Micron Technology, Inc. | Accelerator chip connecting a system on a chip and a memory chip |
US20210081318A1 (en) | 2019-09-17 | 2021-03-18 | Micron Technology, Inc. | Flexible provisioning of multi-tier memory |
-
2019
- 2019-09-17 US US16/573,805 patent/US11397694B2/en active Active
-
2020
- 2020-09-07 TW TW109130611A patent/TW202117551A/zh unknown
- 2020-09-14 AU AU2020349448A patent/AU2020349448A1/en not_active Withdrawn
- 2020-09-14 WO PCT/US2020/050713 patent/WO2021055280A1/en unknown
- 2020-09-14 CN CN202080064781.4A patent/CN114402308A/zh active Pending
- 2020-09-14 EP EP20866396.3A patent/EP4032032A4/en active Pending
- 2020-09-14 KR KR1020227008626A patent/KR20220041226A/ko unknown
- 2020-09-14 JP JP2022517123A patent/JP2022548641A/ja active Pending
-
2022
- 2022-06-10 US US17/837,565 patent/US20220300437A1/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5715298A (en) * | 1980-07-02 | 1982-01-26 | Panafacom Ltd | Storage protection system for common memory |
JPH01116861A (ja) * | 1987-10-30 | 1989-05-09 | Matsushita Graphic Commun Syst Inc | データ転送システム |
JP2007011882A (ja) * | 2005-07-01 | 2007-01-18 | Teikoku Electric Mfg Co Ltd | コントローラ |
JP2007220085A (ja) * | 2006-01-18 | 2007-08-30 | Marvell World Trade Ltd | プロセッサアーキテクチャ |
JP2018067049A (ja) * | 2016-10-17 | 2018-04-26 | 富士電機株式会社 | マルチプロセッサシステム |
US20190114534A1 (en) * | 2017-10-17 | 2019-04-18 | Xilinx, Inc. | Neural network processing system having multiple processors and a neural network accelerator |
Also Published As
Publication number | Publication date |
---|---|
EP4032032A1 (en) | 2022-07-27 |
CN114402308A (zh) | 2022-04-26 |
AU2020349448A1 (en) | 2022-01-20 |
TW202117551A (zh) | 2021-05-01 |
KR20220041226A (ko) | 2022-03-31 |
US20220300437A1 (en) | 2022-09-22 |
US20210081337A1 (en) | 2021-03-18 |
EP4032032A4 (en) | 2023-10-11 |
WO2021055280A1 (en) | 2021-03-25 |
US11397694B2 (en) | 2022-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2022548643A (ja) | システムオンチップ及びメモリチップを接続するアクセラレータチップ | |
US11594274B2 (en) | Processing in memory (PIM)capable memory device having timing circuity to control timing of operations | |
US10153042B2 (en) | In-memory computational device with bit line processors | |
US10210935B2 (en) | Associative row decoder | |
US8332580B2 (en) | System, method and apparatus for memory with embedded associative section for computations | |
US11494078B2 (en) | Translation lookaside buffer in memory | |
US20220300437A1 (en) | Memory chip connecting a system on a chip and an accelerator chip | |
CN111433758A (zh) | 可编程运算与控制芯片、设计方法及其装置 | |
US20210181974A1 (en) | Systems and methods for low-latency memory device | |
KR20200108774A (ko) | 순환 큐 기반의 명령어 메모리를 포함하는 메모리 장치 및 그 동작방법 | |
CN114945984A (zh) | 扩展存储器通信 | |
CN111694513A (zh) | 包括循环指令存储器队列的存储器器件和方法 | |
CN114402307A (zh) | 具有集成数据移动器的存储器芯片 | |
US11494121B2 (en) | Memory device for performing in-memory processing | |
US20210209462A1 (en) | Method and system for processing a neural network | |
KR20230132844A (ko) | 멀티-코어 프로세싱 및 메모리 배열 | |
CN114127852A (zh) | 扩展存储器接口 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220513 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230720 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20231010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240209 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20240221 |