JP2022544673A - マスク形状を制御し、選択性対プロセスマージンのトレードオフを破壊するためのマルチステートｒｆパルス - Google Patents

マスク形状を制御し、選択性対プロセスマージンのトレードオフを破壊するためのマルチステートｒｆパルス Download PDF

Info

Publication number
JP2022544673A
JP2022544673A JP2022509590A JP2022509590A JP2022544673A JP 2022544673 A JP2022544673 A JP 2022544673A JP 2022509590 A JP2022509590 A JP 2022509590A JP 2022509590 A JP2022509590 A JP 2022509590A JP 2022544673 A JP2022544673 A JP 2022544673A
Authority
JP
Japan
Prior art keywords
state
power
source
bias
power level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022509590A
Other languages
English (en)
Other versions
JPWO2021035132A5 (ja
JP7562637B2 (ja
Inventor
ドール・ニキル
スワミナザン・ヴィクラン・ヴィラサー
チアン・ベイベイ
ウォン・メレット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2022544673A publication Critical patent/JP2022544673A/ja
Publication of JPWO2021035132A5 publication Critical patent/JPWO2021035132A5/ja
Application granted granted Critical
Publication of JP7562637B2 publication Critical patent/JP7562637B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3346—Selectivity

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【解決手段】プラズマ処理システムにおいて基板にエッチングプロセスを実施するための方法であって、電極にソースＲＦ電力およびバイアスＲＦ電力を印加する工程を含み、ソースＲＦ電力およびバイアスＲＦ電力は共に、複数のマルチステートパルスＲＦのサイクルを規定するパルス信号であり、各サイクルは、第１の状態、第２の状態、および第３の状態を有し、第１の状態は、第１のソースＲＦ電力レベルを有する前記ソースＲＦ電力、および、第１のバイアスＲＦ電力レベルを有するバイアスＲＦ電力によって規定され、第２の状態は、実質的にゼロの電力レベルを有するソースＲＦ電力およびバイアスＲＦ電力によって規定され、第３の状態は、第１のソースＲＦ電力レベルよりも低い第２のソースＲＦ電力レベルを有するソースＲＦ電力、および、実質的にゼロの電力レベルを有するバイアスＲＦ電力によって規定される、方法である。【選択図】図４Ａ

Description

本開示の実施形態は、マスク形状を制御し、選択性対プロセスマージンのトレードオフを破壊するためのマルチステートＲＦパルス法に関する。
ＲＦパルス技術は、この１０年で連続波（ＣＷ）モードからパルスモード（オン・オフ、レベル間）法に進歩した。２状態ＲＦパルスにおける進歩は、プロセスマージンとエッチング選択性とのトレードオフ、プロファイルの反り、限界寸法（ＣＤ）、およびエッチング速度の均一性を向上させることにより、高アスペクト比エッチングを可能にした。現在の２状態ＲＦパルス法において、「状態１」（または、「Ｓ１」）は、狭いＩＡＤＦを得るために３０ｍＴｏｒｒ未満の圧力で操作され、３ｋｅＶよりも大きいイオンエネルギを有する、高バイアスおよび高ソース電力（例えば、１ｋＷよりも大きい）の状態を表す。「状態０」（または、「Ｓ０」）と呼ばれる、パルスにおける他の状態は、イオンエネルギが１００ｅＶ未満の、低バイアスおよび低ソース電力（例えば、１ｋＷ）の堆積工程を表す。状態０は主に、直接イオン成膜およびイオン活性化中性物質堆積などの異なる機構によるパッシベーションを提供する。この２状態ＲＦパルス法を操作するための一般的なパルス繰り返し率は、約１００Ｈｚから２ｋＨｚである。
デバイスサイズがさらに縮小し続け、ピッチサイズがさらに減少（例えば、１００ｎｍから現在の約６０ｎｍ未満）するにつれて、現在のパルス技術では、選択性とプロセスマージンとのトレードオフを破壊することは難しい。現在の技術法は、十分なプロセスマージン（例えば、アンダーエッチング、非開口、キャッピング）を維持しながら、健全な高アスペクト比エッチングと釣り合いを取ろうと努力している。
本開示に記載の実施形態は、このような背景の下生まれたものである。
本開示の実施形態は、マスク形状を制御し、選択性とプロセスマージンとのトレードオフを破壊するためのマルチステートＲＦパルス法のための方法およびシステムを含む。
高アスペクト比（ＨＡＲ）コンタクトエッチングの課題の１つは、マスク（例えば、ポリ）に対して積層を選択的にエッチングしながら適切なプロセスマージンを維持することである。一般にプロセスマージンは、ＨＡＲプロセス中の限定的なアスペクト比を設定するため、ネッキングの形状および大きさに関係する。しかし、本開示の実施形態は、マスク（ネック）形状を制御し、選択性対プロセスマージンのトレードオフを向上させる方法を提供する。
本開示の実施形態により、ソース電力のみによる方法に基づく中間状態を有するマルチステートＲＦパルスは、望ましくないマスクの肩落ちを引き起こすことなくマスク形状を制御（ネックをトリミング）するのに役立つ。このソース電力のみのパルス法と従来の２状態オン・オフパルスとを組み合わせることで、マージン対選択性のトレードオフが大幅に向上して、ＨＡＲプロセスの改善ノブによる利益が活用される。
いくつかの実施形態では、プラズマ処理システムにおいて基板にエッチングプロセスを実施するための方法が提供される。この方法は、プラズマ処理システムの電極にソースＲＦ電力を印加する工程と、電極にバイアスＲＦ電力を印加する工程とを含み、ソースＲＦ電力およびバイアスＲＦ電力は共に、複数のマルチステートパルスＲＦのサイクルを規定するパルス信号であり、各サイクルは、第１の状態、第２の状態、および第３の状態を有し、第１の状態は、第１のソースＲＦ電力レベルを有するソースＲＦ電力、および、第１のバイアスＲＦ電力レベルを有するバイアスＲＦ電力によって規定され、第２の状態は、実質的にゼロの電力レベルを有するソースＲＦ電力、および、実質的にゼロの電力レベルを有するバイアスＲＦ電力によって規定され、第３の状態は、第１のソースＲＦ電力レベルよりも低い第２のソースＲＦ電力レベルを有するソースＲＦ電力、および、実質的にゼロの電力レベルを有するバイアスＲＦ電力によって規定される。
いくつかの実施形態では、第１の状態は、基板表面上のフィーチャのエッチングをもたらすように構成される。
いくつかの実施形態では、第２の状態は、基板表面上のフィーチャのパッシベーションをもたらすように構成される。
いくつかの実施形態では、第３の状態は、フィーチャのネックを形成する材料の除去をもたらすように構成される。
いくつかの実施形態では、バイアスＲＦ電力は、約１０ＭＨｚ未満の周波数を有する。
いくつかの実施形態では、ソースＲＦ電力は、約２０ＭＨｚよりも大きい周波数を有する。
いくつかの実施形態では、第３の状態は、第１の状態の持続期間のおよそ１～５倍の持続期間を有する。
いくつかの実施形態では、第２の状態は、第１の状態の持続期間とおよそ等しい持続期間を有する。
いくつかの実施形態では、第１のソースＲＦ電力レベルは、およそ１～６ｋＷの範囲であり、第１のバイアスＲＦ電力レベルは、およそ５～２０ｋＷの範囲である。
いくつかの実施形態では、第２のソースＲＦ電力レベルは、およそ１００Ｗから６ｋＷの範囲である。
いくつかの実施形態では、各サイクル内で、第３の状態は第２の状態のすぐ後に続く。
いくつかの実施形態では、各サイクル内で、第２の状態は第３の状態のすぐ後に続く。
いくつかの実施形態では、制御装置が提供される。制御装置は、プラズマ処理システムにおける基板へのエッチングプロセスをプラズマ処理システムに行わせるように構成される。この方法は、プラズマ処理システムの電極にソースＲＦ電力を印加する動作と、電極にバイアスＲＦ電力を印加する動作とを含み、ソースＲＦ電力およびバイアスＲＦ電力は共に、複数のマルチステートパルスＲＦのサイクルを規定するパルス信号であり、各サイクルは、第１の状態、第２の状態、および第３の状態を有し、第１の状態は、第１のソースＲＦ電力レベルを有するソースＲＦ電力、および、第１のバイアスＲＦ電力レベルを有するバイアスＲＦ電力によって規定され、第２の状態は、実質的にゼロの電力レベルを有するソースＲＦ電力、および、実質的にゼロの電力レベルを有するバイアスＲＦ電力によって規定され、第３の状態は、第１のソースＲＦ電力レベルよりも低い第２のソースＲＦ電力レベルを有するソースＲＦ電力、および、実質的にゼロの電力レベルを有するバイアスＲＦ電力によって規定される。
前記は、本開示の特定の非限定的な実施形態の要約を表すことが分かるだろう。さらなる実施形態は、当業者には本開示の範囲により明らかになるだろう。
本開示の実施形態による、一般的なＤＲＡＭデバイス１００の概念的断面斜視図。
本開示の実施形態による、高アスペクト比エッチングフィーチャの概念的断面斜視図。
本開示の実施形態による、エッチングプロセスの単一パルスＲＦサイクルのＲＦ電力対時間のグラフ。
上記のレベル間パルスプロセスのＳ１状態によるエッチングフィーチャの概念的断面図。 上記のレベル間パルスプロセスのＳ０状態によるエッチングフィーチャの概念的断面図。
現在のＲＦパルス技術におけるトレードオフの概念図。
本開示の実施形態による、マルチステートパルスＲＦサイクルのＲＦ電力対時間の概念図。 本開示の実施形態による、マルチステートパルスＲＦサイクルのＲＦ電力対時間の概念図。 本開示の実施形態による、マルチステートパルスＲＦサイクルのＲＦ電力対時間の概念図。
本明細書に記載のマルチステートパルスＲＦサイクルの各状態の影響を示すエッチングフィーチャの概念的断面図。 本明細書に記載のマルチステートパルスＲＦサイクルの各状態の影響を示すエッチングフィーチャの概念的断面図。 本明細書に記載のマルチステートパルスＲＦサイクルの各状態の影響を示すエッチングフィーチャの概念的断面図。
本開示の実施形態による、フィーチャのエッチング中の経時的に異なる長さの状態Ｓ２を示す概念図。
本開示の実施形態による、マルチステートパルスＲＦサイクルのＲＦ電力対時間を示すグラフ。 本開示の実施形態による、マルチステートパルスＲＦサイクルのＲＦ電力対時間を示すグラフ。 本開示の実施形態による、マルチステートパルスＲＦサイクルのＲＦ電力対時間を示すグラフ。
図６Ａ、図６Ｂ、および図６Ｃの実施形態による、状態Ｓ１、状態Ｓ２、および状態Ｓ０の影響を示す、エッチングフィーチャの概念断面図。 図６Ａ、図６Ｂ、および図６Ｃの実施形態による、状態Ｓ１、状態Ｓ２、および状態Ｓ０の影響を示す、エッチングフィーチャの概念断面図。 図６Ａ、図６Ｂ、および図６Ｃの実施形態による、状態Ｓ１、状態Ｓ２、および状態Ｓ０の影響を示す、エッチングフィーチャの概念断面図。
本明細書に記載のマルチステートＲＦパルス法を用いることによるプロセスウィンドウの拡大を表す概念図。
本開示の実施形態による例示的なＩＣＰ堆積システム。
本開示の実施形態による、上記のシステムを制御するための制御モジュール。
以下の説明では、本実施形態の十分な理解を提供するために、いくつかの特定の詳細が記載される。本開示の実施形態は、これら特定の詳細のいくつかまたは全てなしに実施されてよい。他の例では、本開示の実施形態を必要以上に曖昧にしないように、周知のプロセス動作は詳細には記載されていない。本開示の実施形態は、特定の実施形態と併せて説明されるが、本開示の実施形態を限定する意図はないことが理解されるだろう。
現在、最先端の誘電体エッチングプロセスは、高い垂直エッチング速度および適切な側壁パッシベーションの利益を組み合わせるために、オン／オフまたはレベル間のＲＦパルスによって支持された１つまたは２つのＲＦ法の実施に依存している。しかし、本開示の実施形態により、プロセスにおいて独立してマージンを取り戻す、またはより多くのマージンを加える追加の方法が確認されている。かかる方法に基づいて実施形態が提供され、既存のエッチング技術における基本プロセス開発の限界および障壁を克服するマルチステートＲＦパルス法の実施によって、適切な中間状態が具現化される。中間状態は、低イオンエネルギ状態におけるマスクネックポリマの優先的トリミングに基づいて、より活動的な高エネルギ状態（オン状態／高状態）、および、より重合したパッシベーション状態（オフ状態／低状態）を促進させる。ソース電力のみによるかかる低イオンエネルギ状態の導入は、ネック／マスク形状を制御するのに役立つ。この手法を、レベル間パルスではなくオン・オフパルスと組み合わせることで、マスク上により多くのポリマを堆積させ、マスク上をパッシベーションしてマスクのエッチング速度を制御する。この手法は基本的に、マスクネック／プロセスマージンと選択性とのトレードオフを破壊することができる。
図１Ａは、本開示の実施形態による一般的なＤＲＡＭデバイス１００の断面斜視図を概念的に表す。一般的なＤＲＡＭデバイスは、１～１．５ミクロンの高さの積層で構成されてよく、かかるＤＲＡＭデバイスの製造は、コンデンサ１０２の製作を含み、必然的にコンデンサのエッチングプロセスを伴う。コンデンサエッチングは、超高アスペクト比（例えば、ノードに応じて約６０～１００）のフィーチャ（参照記号１０４で概念的に図示）の適切なエッチングを必要とする誘電体エッチングプロセスの一例である。さらに、ピッチサイズもますます小さく縮小しており、アスペクト比が高くなればなるほど、エッチングプロセスにおける欠陥に対する許容が少なくなる。コンデンサエッチングについて、限定のない例として、ピッチサイズは５０ｎｍ未満でありうる。本開示の実施形態は、コンデンサエッチングに関して説明されているが、本開示の原理は、任意の適したデバイスコンテキスト（例えば、３Ｄ ＮＡＮＤのメモリホールエッチング）における任意の高アスペクト比誘電体のエッチングにも適用されうることが分かるだろう。
図１Ｂは、本開示の実施形態による、高アスペクト比エッチングフィーチャの断面斜視図を概念的に表す。さらに概念的に表されるのは、上記のようなＤＲＡＭコンデンサの製作環境においてなど、高アスペクト比エッチングにおいて生じるいくつかの課題である。問題は、エッチングプロファイルの一部がくぼみ形になるフィーチャの反り、エッチング方向が直線垂直方向から横に逸れるフィーチャのねじれ、フィーチャの上部が底部よりも広いなどの上部から底部への限界寸法変化、フィーチャがその所望の終点に達するように完全にはエッチングされない不完全なエッチング、ハードマスクがエッチングされて肩落ちを引き起こし、反りの問題を悪化させる、ハードマスクに対する不適切な選択性を含みうる。
よって、高アスペクト比エッチングでは、プロファイル制御を実現して、最小限のねじれを有する、反りのない直線形状のエッチング、および、アスペクト比依存エッチング（ＡＲＤＥ）の最小化を可能にすることが望ましい。不完全なエッチング（アンダーエッチング）の回避と同様に、ハードマスクへの選択性が望ましい。また、ウエハの均一性だけでなく、底層の完全性の維持も求められる。
図２Ａは、本開示の実施形態による、エッチングプロセスの単一パルスＲＦサイクルについてのＲＦ電力対時間のグラフである。単一パルスＲＦサイクルにおける経時的なバイアスＲＦ電力およびソースＲＦ電力が示されている。現在のＲＦパルス技術では、レベル間パルスまたはオン・オフパルスを用いる２状態パルス法が用いられる。かかる２状態パルス法では、状態１（Ｓ１）は、ソースＲＦおよびバイアスＲＦが高電力状態の高イオンエネルギ生成状態であるが、状態０（Ｓ０）は、ソースＲＦおよびバイアスＲＦが低電力状態または完全にオフ状態の低イオンエネルギ生成状態である。Ｓ１は、表面の活性化および膜のエッチングのための高エネルギイオンを生成するため、Ｓ１の働きは、誘電材料のエッチングである。一方で、Ｓ０の主な役割はパッシベーションであり、Ｓ０は主に中性で進められ、それによりエッチングフィーチャにおけるパッシベーションが促進されるが、それでもエッチングし続けるためのいくらかの低エネルギは存在しうる。
図２Ｂおよび図２Ｃはそれぞれ、上記のレベル間パルスプロセスのＳ１状態およびＳ０状態によるエッチングフィーチャの断面図を概念的に表す。図のように、Ｓ１は、主に高アスペクト比フィーチャのエッチングが可能だが、マスクのスパッタリングおよび「ネック」プロファイルの形成も引き起こしうる。Ｓ０は、主にパッシベーションが可能で、直接イオン成膜およびイオンアシスト中性物質堆積によってマスクを保護する。
よって、レベル間（Ｌ２Ｌ）パルスＲＦにおいて、Ｓ１は、高アスペクト比エッチングを提供するが、スパッタリングしてネックも形成し、Ｓ０は、イオンアシスト中性物質堆積を提供する。それでもその両方は、いくらかのネッキングを引き起こし、いずれかがより高いＡＲおよびより密ピッチに移行するにつれて、ネックの開口は難しくなる。Ｌ２Ｌにおいて、最も厳しい限界寸法はネックで生じ、これにより、極微細のフィーチャまたはピッチサイズに移行するときは、エッチングが抑制される傾向がある。例えば、ネックのＡＲは、フィーチャのＡＲのほぼ倍でありうる。これにより、加えられうる化学物質の種類、および、エッチングされる構造に加えられる通電量も限られるため、高アスペクト比エッチングにおけるリミッタとして機能する。
図３は、現在のＲＦパルス技術におけるトレードオフを概念的に表す。例えば、誘電体高アスペクト比コンタクトエッチング（例えば、ＤＲＡＭおよび３Ｄ ＮＡＮＤ）において、現在のレベル間ＲＦパルス法を用いるときは、いくらかの制限および制約がある。現在のレベル間パルスにおいて、状態１については高電力バイアス（例えば、４００ｋＨｚ周波数）が望ましいが、４００ｋＨｚ：６０ＭＨｚの高比率における穴詰まりのため、実際には使用に適さない。また、補償のための化学物質調整は、過剰な反りにつながる。状態０については、マスク選択性および反りを維持するために低電力が用いられる。高電力は詰まりを改善できるが、マスクの選択性を損なう。これらの制約を考慮すると、２状態パルスにおいてトレードオフを破壊するのは難しい。
よって、現在の技術は、スケーリングの点で限界に遭遇する。積層が高くなればなるほどアスペクト比は上がり、エッチング速度は、アスペクト比依存エッチング（ＡＲＤＥ）の関数としてフィーチャ深くでは減少する。そのため、深いアスペクト比のプロファイルを維持するために、通常のトレードオフは積層エッチング速度であり、ＡＲＤＥによる。より密なピッチについては、反りから保護するために高イオンエネルギが用いられ、マスクから肩落ちする。すなわち、Ｓ１は高イオンエネルギ状態を作り出すように操作され、マスクの肩落ちを引き起こす。一方で、低ピッチサイズでコストを削減するために、製造者はマスク材の量を低減することを望む。マスクおよびその下の積層を考慮すると、業界が低ピッチに移行するにつれて、より少量のマスク材を有することによるコスト削減が求められる。よって、マスクに対する選択性は重要である。しかし、高アスペクト比で選択性を向上させるためのトレードオフは、詰まりである。穴は互いに詰まり、デバイスの欠陥を引き起こす。
そのため、現在のＲＦパルス法においては、これらのトレードオフが見られ、任意の一方向でプロファイルを改善するためにトレードオフを破壊することは難しい。
しかし、本開示の実施形態により、ソース電力のみの方法に基づく中間状態を有するマルチステートＲＦパルス法が導入されている。かかるマルチステートＲＦパルス法は、マージン対選択性のトレードオフを大幅に向上させて、適したプロファイルおよびマスク選択性を有する高アスペクト比フィーチャの向上したエッチングを可能にする。
図４Ａ、図４Ｂ、および図４Ｃは、本開示の実施形態による、マルチステートパルスＲＦサイクルのＲＦ電力対時間を概念的に表す。図４Ａは、バイアスＲＦ電力およびソースＲＦ電力の両方を示す。さらに明確にするために、図４Ｂは、経時的なバイアスＲＦ電力のみを表し、図４Ｃは、経時的なソースＲＦ電力のみを表す。図４Ｄ、図４Ｅ、および図４Ｆは、エッチングフィーチャの断面を概念的に表し、本明細書に記載のマルチステートパルスＲＦサイクルの各状態の影響を示す。パルスＲＦサイクルは、ＲＦの３つの異なる状態を用いる３レベルパルスＲＦとして特徴付けられうる。図の実施形態で示されたように、Ｓ１は、高ソース電力および高バイアス電力を提供するように構成されている。これにより、図４Ｄに示されたように、高アスペクト比（ＨＡＲ）エッチングが生じるが、マスクがスパッタリングされてネックも形成される。Ｓ０は、ソース電力またはバイアス電力が印加されないオフ状態として構成されている。図４Ｅに示されるように、Ｓ０は上面により多くの中性物質堆積を促進し、マスクを保護する。いくつかの実施形態では、Ｓ０は直接イオン成膜およびイオンアシスト中性物質堆積を提供するように構成される。
中間状態Ｓ２（状態２）は、低ソース電力およびゼロバイアス電力を用いる、ソース電力のみの状態（例えば、６０ＭＨｚ高周波）として構成される。図４Ｆに示されるように、Ｓ２は分離を誘発し、形成されたあらゆるネックをエッチングすることによりネックを開口するのに役立つ。よって、状態Ｓ２は、ネックを開口するように構成されている。
そのため本開示の実施形態により、Ｓ１はネックを形成する高エネルギイオンを用い、Ｓ２はネックを開口するが、Ｓ０は多くのパッシベーションを提供する。結果として生じたフィーチャは、開口したネックを有すると同時に、より多くのパッシベーションにより厚いマスクも有する。これにより、ネック対選択性のトレードオフ問題が対処される。
これに対し、Ｓ１およびＳ０のみのレベル間ＲＦパルス法では、多くのパッシベーションがあるが、同時に詰まりを引き起こすネックもあるだろう。しかし、Ｓ１、Ｓ０、およびＳ２を用いる３レベルＲＦパルス法は、開口ネックおよびパッシベーションを提供し、選択性対キャップマージンのトレードオフを破壊する。概して、状態Ｓ０は選択性を提供するが、状態Ｓ２はキャップマージンを向上させる。
一般に、いくつかの実施形態では、バイアス電力は、約１０ＭＨｚ未満の周波数である。いくつかの実施形態では、バイアス電力は、約４００ｋＨｚの周波数である。
いくつかの実施形態では、ソース電力は、約１０ＭＨｚよりも高い周波数である。いくつかの実施形態では、ソース電力は、約２０ＭＨｚ以上の周波数である。いくつかの実施形態では、ソース電力は、約６０ＭＨｚの周波数である。
いくつかの実施形態では、バイアス周波数およびソース周波数は、異なる発生器を用いてチャックに印加される。
様々な実施形態では、バイアス電力およびソース電力の特定のパラメータは、各状態で異なってよいことが分かるだろう。
いくつかの実施形態では、Ｓ１バイアス電力は、約５～２０ｋＷの範囲である。いくつかの実施形態では、Ｓ１ソース電力は、１～６ｋＷの範囲である。いくつかの実施形態では、Ｓ１バイアス電力およびＳ１ソース電力のいずれかまたは両方は、例えばフィーチャ内のエッチング経過時間、フィーチャの現深さ、または、フィーチャの現アスペクト比に応じて、時間と共に変化してよい。いくつかの実施形態では、Ｓ１バイアス電力および／またはＳ１ソース電力は、エッチング経過時間、深さ、またはアスペクト比が増加するにつれて増加するように構成される。
一般に、Ｓ０状態は、バイアス電力およびソース電力の両方が実質的にゼロまたはほぼゼロレベルのオフ状態である。
いくつかの実施形態では、Ｓ２バイアス電力は、実質的にゼロまたはほぼゼロである。いくつかの実施形態では、Ｓ２ソース電力は、約１００Ｗから６ｋＷの範囲である。いくつかの実施形態では、Ｓ２ソース電力は、例えば、フィーチャ内のエッチング経過時間、フィーチャの現深さ、または、フィーチャの現アスペクト比に応じて、時間と共に変化してよい。いくつかの実施形態では、Ｓ２ソース電力は、エッチング経過時間、深さ、またはアスペクト比が増加するにつれて増加するように構成される。
Ｓ１、Ｓ０、およびＳ２の相対持続期間は、本開示の実施形態による適したエッチングプロファイルおよびエッチング速度を提供するように構成されてもよいことが分かるだろう。いくつかの実施形態では、Ｓ２：Ｓ１の持続期間比は、約１対１（１：１）から５対１（５：１）の範囲である。
いくつかの実施形態では、Ｓ０：Ｓ１の持続期間比は、およそ１対１（１：１）である。いくつかの実施形態では、この比率は変化しうる。
様々な状態の相対持続期間は、ピッチ、エッチング深さ、および制御されるべきパラメータに依存しうる。例えば、比較的浅いＡＲエッチングについて、エッチング開始時にＡＲは重要な役割を果たさないため、Ｓ２はネックを開口するのにそれほど長時間を必要としないことが分かるだろう。しかし、エッチングが深くなり、より高いＡＲエッチングが求められるにつれて、Ｓ２は、ネックを開口してより高いアスペクト比エッチングを可能にするのに重要な役割を果たす。
図５は、本開示の実施形態による、フィーチャエッチング中の状態Ｓ２の長さの経時的変化を概念的に表す。図のグラフ５００には、エッチング深さ／時間／アスペクト比に対するＳ２の持続期間が示されている。示されたように、フィーチャ内の現エッチング深さ、またはフィーチャのエッチング時間、またはフィーチャの現アスペクト比が増加するにつれて、Ｓ２の持続期間は増加する。限定なしの例として、フィーチャエッチングにおける前半の場合のように、フィーチャが比較的浅い深さ、およびその結果として低アスペクト比を有するときは（参照記号５０２で概念的に図示）、ソースＲＦ電力プロファイルは、Ｓ２の持続期間が比較的短い、グラフ５０４で示されたようになるだろう。これに対し、フィーチャエッチングにおける後半の場合のように、フィーチャが比較的深い深さ、およびその結果として高アスペクト比を有するときは（参照記号５０６で概念的に図示）、ソースＲＦ電力プロファイルは、Ｓ２の持続期間が比較的長い、グラフ５０４で示されたようになるだろう。
よって、アスペクト比が高くなるほどＳ２持続期間は長くなり、ネック開口工程は、エッチングプロファイルを維持するためにより重要になる。Ｓ１、Ｓ０、およびＳ１の持続期間は全て延長可能であり、Ｓ２はＳ１およびＳ０に依存しうる。ソースＲＦ電流は、ネックを除去するように構成され、その次にパッシベーションが続く。
上記の実施形態では、様々な状態がＳ１－Ｓ０－Ｓ２の順番で進行した（および、繰り返された）。概して、これによりエッチングが（Ｓ１により）提供され、次にパッシベーション（Ｓ０により提供）が続き、その次にネック開口（Ｓ２により提供）が続く。
しかし他の実施形態では、状態の順番がＳ１－Ｓ２－Ｓ０になる（および、繰り返される）ように、Ｓ２はＳ１とＳ０との間に生じうる。これにより、エッチングが（Ｓ１によって）提供され、次にネック開口（Ｓ２により提供）が続き、その次にパッシベーション（Ｓ０により提供）が続く。
図６Ａ、図６Ｂ、および図６Ｃは、本開示の実施形態による、マルチステートＲＦパルスサイクルのＲＦ電力対時間を示すグラフを表す。図６Ａは、経時的なバイアスＲＦ電力およびソースＲＦ電力の両方を表す。さらに明確にするために、図６Ｂは、経時的なバイアスＲＦ電力のみを表し、図６Ｃは、経時的なソースＲＦ電力のみを表す。図の実施形態では、状態はＳ１－Ｓ２－Ｓ０の順番で進む。前記の実施形態のように、Ｓ１は、高バイアス電力および高ソース電力を用いる、高イオンエネルギ状態である。Ｓ２は、実質的にゼロのバイアス電力および低ソース電力を用いる、ソース電力のみの状態である。Ｓ０は、実質的にゼロのバイアス電力および実質的にゼロのソース電力を用いる、オフ状態である。
図６Ｄ、図６Ｅ、および図６Ｆは、図６Ａ、図６Ｂ、および図６Ｃの実施形態による、状態Ｓ１、状態Ｓ２、および状態Ｓ０の影響を示す、エッチングフィーチャの断面を概念的に表す。図６Ｄに示されたように、状態Ｓ１は、高イオンエネルギを生成して高アスペクト比フィーチャのエッチングが可能になるが、マスクのスパッタリングも引き起こし、フィーチャにネックを形成する。図６Ｅに示されたように、状態Ｓ２は、ネックを開口する、中～低のイオンエネルギを生成する。図６Ｆに示されたように、状態Ｓ０は、直接イオン成膜およびイオンアシスト中性物質堆積を可能にすることにより、マスクを保護する。
本開示の実施形態は、誘電体エッチングに適用できる。いくつかの実施形態では、例えば、フルオロカーボン、ハイドロフルオロカーボンなどのフッ素系化学物質が用いられる。
ＲＦパルス法が始まったときは、オン・オフパルス（Ｓ１Ｓ０）として操作された。しかし、これは多くのパッシベーション膜を加えるため、業界は、Ｓ０においていくらかの電力が加えられるレベル間パルスに移行した。しかし、より多くの電力を加えることで、パッシベーション膜をスパッタリングで除去するイオンが導入されるため、これにより多くの選択性を有する利点が失われる。しかし、本明細書に記載の３レベルマルチステートＲＦパルスでは、パッシベーションが用いられながらネックを開口する、新しいソースのみの状態が用いられる。これにより、従来の選択性対ネックのプロセストレードオフが破壊される。
図７は、本明細書に記載のマルチステートＲＦパルス法を用いるプロセスウィンドウの拡大を概念的に表す。具体的には、非開口マージンとブリッジングとのトレードオフがある。非開口状態は、参照記号７００で示されており、フィーチャ開口におけるネックの堆積によりＨＡＲエッチングができない状態である。しかし、非開口状態に対するトレードオフはフィーチャの反りであり、デバイス不良を生じさせるオープンコンタクトを作り出す、フィーチャ同士のブリッジングを引き起こす可能性がある。よって、非開口状態とブリッジング状態との間のプロセスウィンドウは存在するが、各々の新しい／先端の技術ノードと共にＣＤ／ピッチサイズが低減するにつれて狭くなる。そのため、主なプロセス目標は、高アスペクト比コンタクトエッチング能力を拡大するために、非開口マージンを犠牲にすることなく反りの低減を実現することである。より小さいネック／大きいキャップマージンによる非開口マージンの向上が求められ、反り軽減のためのブリッジマージンの向上も求められる。
グラフ７０４は、連続波（参照記号７０６）、レベル間（参照記号７０８）、および本明細書に記載の３レベル（参照記号７１０）のＲＦパルス法におけるプロセスウィンドウを示す、不良対エッチング後検査のプロットを示す。
ピッチサイズが減少するにつれて、技術は、以前の連続波（ＣＷ）法から、パルスがエッチング状態とパッシベーション状態との間で行き来するレベル間パルスに移行し、高アスペクト比エッチングのプロセスウィンドウを向上させた。しかし、今や技術は、どれぐらい上手く高アスペクト比フィーチャをエッチングできるかは、ピッチサイズによって支配されるところまで進んだ。図のように、本明細書で導入された３レベルＲＦパルス法は、プロセス動作のためのウィンドウをさらに広げ、それによりデバイス不良なしのエッチングが可能になる。図から分かるように、ここではプロセスウィンドウは広く、このウィンドウ内で欠陥を制御することが可能になる。
上記のように、詰まりは、ネックに過剰なポリマがあるときに発生する可能性があり、フィーチャ開口の詰まりまたはブリッジングは、反りが大きすぎて穴が１つに埋まることにより生じる（その結果、オープンコンタクトが生じる）可能性がある。連続波モードでは、参照記号７１２で示された、主にネックを詰まらせる形状が見られるかもしれない。レベル間モードでは、参照記号７１４で示された、よりネックが大きく反りがより小さいプロファイルが提供されるため、詰まりは制御されるが、プロセスウィンドウはかなり狭い。しかし、本開示の実施形態による３レベルパルスでは、参照記号７１６で示されたプロファイルは、より広い開口ネックを提供し、さらに優れたプロセスウィンドウも提供する。ネックＡＲＤＥが軽減されるため、より高速なエッチング速度、および、より優れた選択性が可能である。
別の利点は、３レベルＲＦパルス法が幅広い化学物質の選択を可能にすることである。通常、ピッチサイズが密になるにつれて新しい化学物質を導入することは難しくなるが、広いプロセスウィンドウを提供することで、ＲＦ法を広げるだけでなく化学物質の手法も広げて、側壁をパッシベーションするためにより多様なパッシベーション用化学物質の適用が可能になる。
本明細書に記載の様々な実施形態は、プラズマ処理システムにおいて実施されてよい。図８を参照すると、例示的なプラズマ処理システムまたは装置は、ガス（８０５、８０７、８０９）（例えば、反応物およびパージガス）または他の化学物質を分配するためのガス注入器／シャワーヘッド／ノズル８０３を有するチャンバ８０１、チャンバ壁８１１、処理される基板またはウエハ８１５を保持するためのチャック８１３（ウエハをチャックおよびデチャックするための静電電極を含んでよい）を備える。チャック８１３は、熱制御のために加熱され、基板８１５の所望温度までの加熱を可能にする。いくつかの実施形態では、チャック８１３は、ＲＦ電源８１７を用いて充電されて、本開示の実施形態によりバイアス電圧を提供してよい。
ソースＲＦ電源８１９は、基板８１５上の処理空間でプラズマ８２５を生成するために、チャック８１３の電極にソースＲＦ電力を供給するように構成されている。いくつかの実施形態では、チャンバ壁は、温度管理および熱効果を支持するために加熱される。真空源８２７は、チャンバ８０１からガスを排気するために真空を提供する。このシステムまたは装置は、チャンバ圧、不活性ガス流、プラズマ源電力、プラズマ源周波数、反応ガス流、バイアス電力、バイアス周波数、温度、真空設定、および他のプロセス条件の調整など、チャンバまたは装置のいくつかまたは全ての動作を制御するためのシステムコントローラ８２９を備えてよい。
いくつかの実施形態では、システム／装置は、基板を処理するための１つ以上のチャンバを備えてよい。
図９は、本開示の実施形態による、上記のシステムを制御するための制御モジュール９００を示す。例えば、制御モジュール９００は、プロセッサ、メモリ、および１つ以上のインタフェースを備えてよい。制御モジュール９００は、検知値に部分的に基づいてシステム内のデバイスを制御するために用いられてよい。例えば、制御モジュール９００は、検知値および他の制御パラメータに基づいて、値９０２、フィルタヒータ９０４、ポンプ９０６、および他のデバイス９０８の１つ以上を制御してよい。制御モジュール９００は、例えのみで、圧力計９１０、流量計９１２、温度センサ９１４、および／または、他のセンサ９１６から検知値を受信する。制御モジュール９００は、反応物の供給およびプラズマ処理の間のプロセス条件を制御するために用いられてもよい。制御モジュール９００は通常、１つ以上の記憶装置および１つ以上のプロセッサを備えるだろう。
制御モジュール９００は、反応物供給システムおよびプラズマ処理装置の動作を制御してよい。制御モジュール９００は、プロセスタイミング、供給システムの温度、フィルタ全体の圧力差、値位置、ガスの混合、チャンバ圧、チャンバ温度、ウエハ温度、ＲＦ電力レベル、ウエハＥＳＣまたは台座の位置、ならびに、特定プロセスの他のパラメータを制御するための命令のセットを含むコンピュータプログラムを実行する。制御モジュール９００は、圧力差を監視し、蒸気反応物の供給を１つ以上の経路から１つ以上の他の経路に自動的に切り替えてもよい。いくつかの実施形態では、制御モジュール９００に関連付けられた記憶装置に格納された他のコンピュータプログラムが用いられてよい。
通常、制御モジュール９００に関連付けられたユーザインタフェースがあるだろう。ユーザインタフェースは、表示装置９１８（例えば、装置および／またはプロセス条件の表示画面および／または画像ソフトウェアディスプレイ）、ならびに、ユーザ入力装置９２０（ポインティングデバイス、キーボード、タッチスクリーン、マイクなど）を含んでよい。
反応物の供給、プラズマ処理、およびプロセスシーケンス内の他のプロセスを制御するためのコンピュータプログラムは、任意の適したコンピュータ可読プログラミング言語（例えば、アセンブリ言語、Ｃ、Ｃ＋＋、パスカル、フォートラン、またはその他）で作成されうる。コンパイル済みオブジェクトコードまたはスクリプトは、プログラムにおいて識別されたタスクを実行するために、プロセッサによって実行される。
制御モジュールパラメータは、例えば、フィルタ圧力差、処理ガスの組成および流量、温度、圧力、プラズマ条件（ＲＦ電力レベルおよびＲＦ周波数など）、冷却ガス圧、ならびにチャンバ壁温度などのプロセス条件に関する。
システムソフトウェアは、多くの異なる手法で設計または構成されてよい。例えば、様々なチャンバ部品のサブルーチンまたは制御オブジェクトは、本発明の堆積プロセスを実行するのに必要なチャンバ部品の動作を制御するように作成されてよい。このためのプログラムまたはプログラムセクションの例は、基板位置決めコード、処理ガス制御コード、圧力制御コード、ヒータ制御コード、およびプラズマ制御コードを含む。
前記の実施形態は、理解を明確にするためにある程度詳細に説明されたが、本開示の実施形態の範囲内で特定の変更および修正が行われてよいことが明らかだろう。本実施形態のプロセス、システム、および装置を実行する多くの別の方法があることに注意されたい。従って、本実施形態は制限的でなく例示的とみなされるべきであり、本明細書に記載の詳細に限定されるべきでない。

Claims (24)

  1. プラズマ処理システムにおいて基板にエッチングプロセスを実施するための方法であって、
    前記プラズマ処理システムの電極にソースＲＦ電力を印加する工程と、
    前記電極にバイアスＲＦ電力を印加する工程と、を含み、
    前記ソースＲＦ電力および前記バイアスＲＦ電力は共に、複数のマルチステートパルスＲＦのサイクルを規定するパルス信号であり、各サイクルは、第１の状態、第２の状態、および第３の状態を有し、
    前記第１の状態は、第１のソースＲＦ電力レベルを有する前記ソースＲＦ電力、および、第１のバイアスＲＦ電力レベルを有する前記バイアスＲＦ電力によって規定され、
    前記第２の状態は、実質的にゼロの電力レベルを有する前記ソースＲＦ電力、および、実質的にゼロの電力レベルを有する前記バイアスＲＦ電力によって規定され、
    前記第３の状態は、前記第１のソースＲＦ電力レベルよりも低い第２のソースＲＦ電力レベルを有する前記ソースＲＦ電力、および、実質的にゼロの電力レベルを有する前記バイアスＲＦ電力によって規定される、方法。
  2. 請求項１に記載の方法であって、
    前記第１の状態は、前記基板の表面のフィーチャのエッチングをもたらすように構成されている、方法。
  3. 請求項２に記載の方法であって、
    前記第２の状態は、前記基板の前記表面の前記フィーチャのパッシベーションをもたらすように構成されている、方法。
  4. 請求項２に記載の方法であって、
    前記第３の状態は、前記フィーチャのネックを形成する材料の除去をもたらすように構成されている、方法。
  5. 請求項１に記載の方法であって、
    前記バイアスＲＦ電力は、約１０ＭＨｚよりも小さい周波数を有する、方法。
  6. 請求項１に記載の方法であって、
    前記ソースＲＦ電力は、約２０ＭＨｚよりも大きい周波数を有する、方法。
  7. 請求項１に記載の方法であって、
    前記第３の状態は、前記第１の状態の持続期間のおよそ１～５倍の持続期間を有する、方法。
  8. 請求項１に記載の方法であって、
    前記第２の状態は、前記第１の状態の持続期間とおよそ等しい持続期間を有する、方法。
  9. 請求項１に記載の方法であって、
    前記第１のソースＲＦ電力レベルは、およそ１～６ｋＷの範囲であり、
    前記第１のバイアスＲＦ電力レベルは、およそ５～２０ｋＷの範囲である、方法。
  10. 請求項１に記載の方法であって、
    前記第２のソースＲＦ電力レベルは、およそ１００Ｗから６ｋＷの範囲である、方法。
  11. 請求項１に記載の方法であって、
    各サイクル内で、前記第３の状態は、前記第２の状態のすぐ後に続く、方法。
  12. 請求項１に記載の方法であって、
    各サイクル内で、前記第２の状態は、前記第３の状態のすぐ後に続く、方法。
  13. プラズマ処理システムにおける基板へのエッチングプロセスを前記プラズマ処理システムに行わせるように構成された制御装置であって、前記方法は、
    前記プラズマ処理システムの電極にソースＲＦ電力を印加する動作と、
    前記電極にバイアスＲＦ電力を印加する動作と、を含み、
    前記ソースＲＦ電力および前記バイアスＲＦ電力は共に、複数のマルチステートパルスＲＦのサイクルを規定するパルス信号であり、各サイクルは、第１の状態、第２の状態、および第３の状態を有し、
    前記第１の状態は、第１のソースＲＦ電力レベルを有する前記ソースＲＦ電力、および、第１のバイアスＲＦ電力レベルを有する前記バイアスＲＦ電力によって規定され、
    前記第２の状態は、実質的にゼロの電力レベルを有する前記ソースＲＦ電力、および、実質的にゼロの電力レベルを有する前記バイアスＲＦ電力によって規定され、
    前記第３の状態は、前記第１のソースＲＦ電力レベルよりも低い第２のソースＲＦ電力レベルを有する前記ソースＲＦ電力、および、実質的にゼロの電力レベルを有する前記バイアスＲＦ電力によって規定される、方法。
  14. 請求項１３に記載の方法であって、
    前記第１の状態は、前記基板の表面のフィーチャのエッチングをもたらすように構成されている、方法。
  15. 請求項１４に記載の方法であって、
    前記第２の状態は、前記基板の前記表面の前記フィーチャのパッシベーションをもたらすように構成されている、方法。
  16. 請求項１４に記載の方法であって、
    前記第３の状態は、前記フィーチャのネックを形成する材料の除去をもたらすように構成されている、方法。
  17. 請求項１３に記載の方法であって、
    前記バイアスＲＦ電力は、約１０ＭＨｚよりも小さい周波数を有する、方法。
  18. 請求項１３に記載の方法であって、
    前記ソースＲＦ電力は、約２０ＭＨｚよりも大きい周波数を有する、方法。
  19. 請求項１３に記載の方法であって、
    前記第３の状態は、前記第１の状態の持続期間のおよそ１～５倍の持続期間を有する、方法。
  20. 請求項１３に記載の方法であって、
    前記第２の状態は、前記第１の状態の持続期間とおよそ等しい持続期間を有する、方法。
  21. 請求項１３に記載の方法であって、
    前記第１のソースＲＦ電力レベルは、およそ１～６ｋＷの範囲であり、
    前記第１のバイアスＲＦ電力レベルは、およそ５～２０ｋＷの範囲である、方法。
  22. 請求項１３に記載の方法であって、
    前記第２のソースＲＦ電力レベルは、およそ１００Ｗから６ｋＷの範囲である、方法。
  23. 請求項１３に記載の方法であって、
    各サイクル内で、前記第３の状態は、前記第２の状態のすぐ後に続く、方法。
  24. 請求項１３に記載の方法であって、
    各サイクル内で、前記第２の状態は、前記第３の状態のすぐ後に続く、方法。
JP2022509590A 2019-08-22 2020-08-21 マスク形状を制御し、選択性対プロセスマージンのトレードオフを破壊するためのマルチステートｒｆパルス Active JP7562637B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962890285P 2019-08-22 2019-08-22
US62/890,285 2019-08-22
US201962909781P 2019-10-03 2019-10-03
US62/909,781 2019-10-03
PCT/US2020/047370 WO2021035132A1 (en) 2019-08-22 2020-08-21 Multi-state rf pulsing to control mask shape and breaking selectivity versus process margin trade-off

Publications (3)

Publication Number Publication Date
JP2022544673A true JP2022544673A (ja) 2022-10-20
JPWO2021035132A5 JPWO2021035132A5 (ja) 2023-08-04
JP7562637B2 JP7562637B2 (ja) 2024-10-07

Family

ID=74660375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022509590A Active JP7562637B2 (ja) 2019-08-22 2020-08-21 マスク形状を制御し、選択性対プロセスマージンのトレードオフを破壊するためのマルチステートｒｆパルス

Country Status (5)

Country Link
US (1) US20220285130A1 (ja)
JP (1) JP7562637B2 (ja)
KR (1) KR20220044845A (ja)
CN (1) CN114342049A (ja)
WO (1) WO2021035132A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240120205A1 (en) * 2021-06-29 2024-04-11 Lam Research Corporation Multiple State Pulsing for High Aspect Ratio Etch
US11987879B2 (en) * 2022-02-16 2024-05-21 Applied Materials, Inc. High aspect ratio taper improvement using directional deposition

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123509B2 (en) 2007-06-29 2015-09-01 Varian Semiconductor Equipment Associates, Inc. Techniques for plasma processing a substrate
JP5172417B2 (ja) 2008-03-27 2013-03-27 Ｓｐｐテクノロジーズ株式会社 シリコン構造体の製造方法及びその製造装置並びにその製造プログラム
US8382999B2 (en) * 2009-03-26 2013-02-26 Applied Materials, Inc. Pulsed plasma high aspect ratio dielectric process
JP5395491B2 (ja) 2009-03-31 2014-01-22 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US8987140B2 (en) * 2011-04-25 2015-03-24 Applied Materials, Inc. Methods for etching through-silicon vias with tunable profile angles
US8883028B2 (en) * 2011-12-28 2014-11-11 Lam Research Corporation Mixed mode pulsing etching in plasma processing systems
US9462672B2 (en) * 2012-02-22 2016-10-04 Lam Research Corporation Adjustment of power and frequency based on three or more states
JP6159757B2 (ja) * 2014-07-10 2017-07-05 東京エレクトロン株式会社 基板の高精度エッチングのプラズマ処理方法
JP6670692B2 (ja) 2015-09-29 2020-03-25 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法
US9754767B2 (en) * 2015-10-13 2017-09-05 Applied Materials, Inc. RF pulse reflection reduction for processing substrates
US9767991B2 (en) * 2015-11-04 2017-09-19 Lam Research Corporation Methods and systems for independent control of radical density, ion density, and ion energy in pulsed plasma semiconductor device fabrication
JP7175239B2 (ja) * 2018-06-22 2022-11-18 東京エレクトロン株式会社 制御方法、プラズマ処理装置、プログラム及び記憶媒体
US10593518B1 (en) * 2019-02-08 2020-03-17 Applied Materials, Inc. Methods and apparatus for etching semiconductor structures
WO2021118862A2 (en) * 2019-12-13 2021-06-17 Lam Research Corporation Multi-state pulsing for achieving a balance between bow control and mask selectivity
US11545364B2 (en) * 2020-08-24 2023-01-03 Tokyo Electron Limited Pulsed capacitively coupled plasma processes
US20240120205A1 (en) * 2021-06-29 2024-04-11 Lam Research Corporation Multiple State Pulsing for High Aspect Ratio Etch

Also Published As

Publication number Publication date
US20220285130A1 (en) 2022-09-08
CN114342049A (zh) 2022-04-12
JP7562637B2 (ja) 2024-10-07
KR20220044845A (ko) 2022-04-11
WO2021035132A1 (en) 2021-02-25

Similar Documents

Publication Publication Date Title
KR102460164B1 (ko) 에칭 방법
CN109103064B (zh) 通过rf脉冲形状进行离子能量控制
KR101154559B1 (ko) 플라즈마 에칭 장치 및 플라즈마 에칭 방법
KR102513051B1 (ko) 에칭 방법
JP5214596B2 (ja) プラズマ処理システムのマスクアンダーカットおよびノッチを最小化する方法
US11462412B2 (en) Etching method
TWI722187B (zh) 蝕刻方法
JP2016537830A (ja) ガスパルスを用いる深掘りシリコンエッチングのための方法
JP7450455B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP7562637B2 (ja) マスク形状を制御し、選択性対プロセスマージンのトレードオフを破壊するためのマルチステートｒｆパルス
JP7542451B2 (ja) プラズマ処理装置
WO2022244638A1 (ja) プラズマ処理装置及びｒｆシステム
JP6411246B2 (ja) プラズマエッチング方法およびプラズマエッチング装置
US20210358715A1 (en) Plasma processing method and plasma processing apparatus
JP6670672B2 (ja) エッチング方法
KR100542665B1 (ko) 기판 에칭시 마이크로로딩을 개선시키는 방법 및 장치
JP5804978B2 (ja) プラズマエッチング方法及びコンピュータ記録媒体
US20120302070A1 (en) Method and system for performing pulse-etching in a semiconductor device
JP2024157027A (ja) プラズマ処理装置および電源システム
WO2022215556A1 (ja) エッチング方法及びエッチング処理装置
TW202201525A (zh) 基板處理方法及基板處理裝置
JP2006295053A (ja) 半導体装置の製造方法
JP2006148179A (ja) 反応性イオンエッチング装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230727

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240925

R150 Certificate of patent or registration of utility model

Ref document number: 7562637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150