JP2022543941A - 発光ダイオード - Google Patents

発光ダイオード Download PDF

Info

Publication number
JP2022543941A
JP2022543941A JP2021541719A JP2021541719A JP2022543941A JP 2022543941 A JP2022543941 A JP 2022543941A JP 2021541719 A JP2021541719 A JP 2021541719A JP 2021541719 A JP2021541719 A JP 2021541719A JP 2022543941 A JP2022543941 A JP 2022543941A
Authority
JP
Japan
Prior art keywords
layer
emitting diode
material layer
light
roughness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021541719A
Other languages
English (en)
Other versions
JP7354261B2 (ja
Inventor
宏彬 唐
有▲財▼ ▲どん▼
曜▲うぇい▼ 庄
▲霽▼圃 ▲呉▼
嘉文 ▲呉▼
文嘉 黄
中英 ▲張▼
Original Assignee
泉州三安半▲導▼体科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 泉州三安半▲導▼体科技有限公司 filed Critical 泉州三安半▲導▼体科技有限公司
Publication of JP2022543941A publication Critical patent/JP2022543941A/ja
Application granted granted Critical
Publication of JP7354261B2 publication Critical patent/JP7354261B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

互いに反対する第１の表面と第２の表面とを有する半導体エピタキシャル積層体と、前記半導体エピタキシャル積層体の第２の表面に配置され、且つ、ａ種類の異なる屈折率の材料層により交互に積層されてなったＭグループの材料層ペアを有し、且つ、２≦ａ≦６であるＤＢＲ反射層と、を少なくとも備え、前記ＤＢＲ反射層のＭグループの材料層ペアの中にＮグループの材料層ペアが存在し、前記Ｎグループの材料層ペアにおけるａ種類の材料層の間の界面の粗度は他の（Ｍ－Ｎ）グループの材料層ペアにおける材料層の間の界面の粗度より大であり、且つ、Ｍ＞Ｎ≧１であることを特徴とする発光ダイオードを提供する。ＤＢＲ反射層の材料層間の界面の粗化により、ＤＢＲ反射層の材料層の間と、ＤＢＲ反射層と基板との間の接着力を改善することができ、切削の裏面チッピング、推力で脱落する現象を改善し、製品の歩留まりを向上する。

Description

本発明は半導体光エレクトロニクス技術分野に関し、具体的には、発光ダイオードに関する。
発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、略してＬＥＤ）は発光強度が高く、効率が高く、体積が小さく、そして使用寿命が長いなどの利点を持ち、目下最も期待されている光源の１つである。近年、日常生活においてＬＥＤは、照明、信号の表示、バックライト、自動車用ランプ、そして大型ディスプレイスクリーンなどの分野で広範囲に応用されている。そしてこれらの応用は、より高いＬＥＤの明るさ及び発光効率を必要としている。
現在、ＬＥＤデバイスの発光効率を制限する要素として、内部量子効率と外部量子効率が挙げられる。内部量子効率とは、注入される電気エネルギーを光エネルギーに変換する効率であり、現在の技術では７０～８０％まで到達し、エピタキシャル成長が優れたチップの場合、その内部量子効率は９０％まで到達することも可能である。外部量子効率とは、光エネルギーをチップから抽出する効率を指すが、現在の技術では４０～５０％しかなく、改善する余地は残されている。ＬＥＤ発光効率を改善する研究は盛んであり、その主たる技術としては、表面（界面）粗化技術を採用することや、ＤＢＲ反射層構造を導入すること、透明基板技術、基板剥離技術、フリップチップ技術、そして異形チップ技術などが挙げられる。
光学フィルムにおいて、ＤＢＲ反射層構造は２種類もしくは２種類以上の複数の半導体もしくは誘電材料を交互に積層成長させることにより、所定の１つの光学波長域における高い反射率を得る。スネルの法則（Ｓｎｅｌｌ‘ｓ Ｌａｗ）により、屈折率が高い材料から低い材料に光が入射する際、入射角が臨界角より高い場合に全反射が発生する。現在のＤＢＲ反射層のすべての構造において、ＤＢＲ反射層における異なる材料層の間の界面はすべて平坦面であるため、図１に示されるように、活性層から射出される光の入射角が臨界角より高い場合に全反射が発生し、そして１回目の全反射の光が高い屈折率の材料から低い屈折率の材料に入射することが部分的に発生すると、２回もしくは２以上の回数の全反射が発生して吸収され減衰するので、反射効率に影響する。
上記問題を解決すべく、本発明はＤＢＲ反射層における材料層ペアの材料層の間の界面に対して粗化を行うことにより、フィルム層の間の２回もしくは２以上の回数の全反射を減らし、１回目の全反射の光の射出効率を高める。
上記目的を実現すべく、本発明は、互いに反対する第１の表面と第２の表面と該第１の表面と第２の表面とを繋ぐ側面とを有し、且つ、順番に積層される第１の導電タイプの半導体層と発光層と第２の導電タイプの半導体層とを有する半導体エピタキシャル積層体と、前記半導体エピタキシャル積層体の第２の表面に配置され、且つ、ａ種類の異なる屈折率の材料層により交互に積層されてなったＭグループの材料層ペアを有し、且つ、２≦ａ≦６であるＤＢＲ反射層と、を少なくとも備え、前記ＤＢＲ反射層のＭグループの材料層ペアの中にＮグループの材料層ペアが存在し、前記Ｎグループの材料層ペアにおけるａ種類の材料層の間の界面の粗度は他の（Ｍ－Ｎ）グループの材料層ペアにおける材料層の間の界面の粗度より大であり、且つ、Ｍ＞Ｎ≧１であることを特徴とする発光ダイオードを提供する。
前記Ｍの値の範囲は２～５０であることが好ましく、１０～５０であることが更に好ましい。
前記ａ種類の材料層の材料は、ＳｉＯ２、ＳｉＯＮｘ、ＳｉＮｘ、Ａｌ２Ｏ３、ＭｇＦ２、ＴｉＯ、ＴｉＯ２、Ｔｉ３Ｏ５、Ｔｉ２Ｏ３、Ｔａ２Ｏ５、ＺｒＯ２からなる群により選ばれたいずれか１つ、もしくはこれらから選ばれた材料の混合材料であることが好ましい。
前記Ｎの値の範囲は１～４５であることが好ましく、５～４５であることが更に好ましい。
前記Ｎグループの材料層ペアは連続した積層であることが好ましい。
一部の実施例において、半導体エピタキシャル積層体の第２の表面から始まる連続するＮグループの材料層ペアがあり、前記Ｎグループの材料層ペアにおけるａ種類の材料層の間の粗度は、他の（Ｍ－Ｎ）グループの材料層ペアにおけるａ種類の材料層の間の粗度より大であることが好ましい。
一部の実施例において、ＤＢＲ反射層の中間エリアに連続するＮグループの材料層ペアが存在し、前記Ｎグループの材料層ペアにおけるａ種類の材料層の間の界面の粗度は他の（Ｍ－Ｎ）グループの材料層ペアにおけるａ種類の材料層の間の界面の粗度より大である。
一部の実施例において、ＤＢＲ反射層の末端のエリアに連続するＮグループの材料層ペアが存在し、前記Ｎグループの材料層ペアにおけるａ種類の材料層の間の界面の粗度は他の（Ｍ－Ｎ）グループの材料層ペアにおけるａ種類の材料層の間の粗度より大である。
本発明の他の実施形態として、前記Ｎグループの材料層グループは不連続の積層であることもできる。
一部の実施例において、前記発光ダイオードは更に前記ＤＢＲ反射層と前記半導体エピタキシャル積層体との間に位置する基板を有する。
前記基板は反対する第１の表面と第２の表面とを有し、ＤＢＲ反射層は前記基板の第２の表面に積層され、前記Ｎグループの材料層ペアにおけるａ種類の材料層の間の界面の粗度Ｒａ１は前記基板の第２の表面の粗度Ｒａ２の１.０～３倍であることが好ましく、この設計により、ＤＢＲ反射層の材料層の間と、ＤＢＲ反射層と基板との間の接着力を改善することができ、切削の裏面チッピング、推力で脱落する現象を改善し、製品の歩留まりを向上する。
前記基板の第２の表面の粗度は１.０ｎｍ～３.０ｎｍであることが好ましい。
前記Ｎグループの材料層ペアにおけるａ種類の材料層の間の界面の粗度は１.０～９ｎｍであることが好ましい。
前記ＤＢＲ反射層は前記半導体エピタキシャル積層体の第２の表面に隣接する第１層を有し、第１層の光学的厚さはＤＢＲ反射層の他の層より厚いことが好ましい。
本発明の他の実施形態として、ａ＝２であり、前記ＤＢＲ反射層は第１の材料層と第２の材料層とにより交互に積層されてなったものであり、第１の材料層は第１の屈折率ｎ１を有し、第２の材料層は第２の屈折率ｎ２を有し、ｎ１＜ｎ２である。
本発明の他の実施形態として、ａ＝３であり、前記ＤＢＲ反射層は第１の材料層と第２の材料層と第３の材料層とにより交互に積層されてなったものであり、第１の材料層は第１の屈折率ｎ１を有し、第２の材料層は第２の屈折率ｎ２を有し、第３の材料層は第３の屈折率ｎ３を有し、ｎ１＜ｎ２＜ｎ３である。
本発明の他の実施形態として、前記発光ダイオードは半導体エピタキシャル積層体の第１の表面に位置する透明基板を更に有する。
本発明は更に、第１の表面と該第１の表面に反対する第２の表面とを有する基板と、前記基板の第１の表面に順番に積層される第１の導電タイプの半導体層と発光層と第２の導電タイプの半導体層とを有する半導体エピタキシャル積層体と、前記基板の第２の表面に積層され、且つ、ａ種類の異なる屈折率の材料層により交互に積層されてなったＭグループの材料層ペアを有し、且つ、２≦ａ≦６であるＤＢＲ反射層と、を少なくとも備え、前記ＤＢＲ反射層のＭグループの材料層ペアの中にＮグループの材料層ペアが存在し、前記Ｎグループの材料層ペアにおけるａ種類の材料層の間の界面の粗度Ｒａ１は前記基板の第２の表面の粗度Ｒａ２の１.０～３倍であり、且つ、Ｍ≧Ｎ≧１であることを特徴とする発光ダイオードをも提供する。
前記基板の第２の表面の粗度Ｒａ２は１～３ｎｍであることが好ましい。
前記Ｎグループの材料層ペアにおけるａ種類の材料層の間の界面の粗度Ｒａ１は１.０～９ｎｍであることが好ましい。
前記Ｎグループの材料層ペアにおけるａ種類の材料層の間の界面の粗度Ｒａ１は１.５～５.０ｎｍであることが更に好ましい。
前記Ｍの値の範囲は２～５０であることが好ましい。
前記Ｎの値の範囲は１～４５であることが好ましい。
本発明は、互いに反対する第１の表面と第２の表面と該第１の表面と第２の表面とを繋ぐ側面とを有し、且つ、順番に積層される第１の導電タイプの半導体層と発光層と第２の導電タイプの半導体層とを有する半導体エピタキシャル積層体と、前記半導体エピタキシャル積層体の第２の表面に積層され、且つ、ａ種類の異なる屈折率の材料層により交互に積層されてなったＭグループの材料層ペアを有し、且つ、２≦ａ≦６であるＤＢＲ反射層と、を少なくとも備え、前記ＤＢＲ反射層は半導体エピタキシャル積層体の第２の表面から離れる方向において、低い屈折率材料から高い屈折率材料への界面Ａｎを有し、１≦ｎ≦ａ－１であり、前記ＤＢＲ反射層のＭグループの材料層ペアの中のＮグループの材料層ペアの界面Ａｎの粗度ＲａＡｎは１.０～２０ｎｍであり、Ｍ≧Ｎ≧１、且つ、Ｍ＞１であることを特徴とする発光ダイオードをも提供する。
前記ＤＢＲ反射層は半導体エピタキシャル積層体の第２の表面から離れる方向において、低い屈折率材料から高い屈折率材料への界面Ｂを更に有し、前記ＤＢＲ反射層のＮグループの材料層ペアの中の界面Ａｎの粗度ＲａＡｎは界面Ｂの粗度ＲａＢより大であることが好ましい。
前記Ｎグループの材料層ペアの界面Ａｎの粗度ＲａＡｎは１.５～１０ｎｍであることが更に好ましい。
前記Ｍの値の範囲は２～５０であることが好ましい。
前記Ｎの値の範囲は１～４５であることが好ましい。
本発明は、互いに反対する第１の表面と第２の表面と該第１の表面と第２の表面とを繋ぐ側面とを有し、且つ、順番に積層される第１の導電タイプの半導体層と発光層と第２の導電タイプの半導体層とを有する半導体エピタキシャル積層体と、前記半導体エピタキシャル積層体の第２の表面に積層され、且つ、ａ種類の異なる屈折率の材料層により交互に積層されてなったＭグループの材料層ペアを有し、且つ、２≦ａ≦６であるＤＢＲ反射層と、を少なくとも備え、前記ＤＢＲ反射層のＭグループの材料層ペアの半導体エピタキシャル積層体の第２の表面から離れる方向において、ａ種類の材料層の間の界面の粗度が順次に小さくなっていくことを特徴とする発光ダイオードをも提供する。
本発明は、実装基板と前記実装基板に実装される少なくとも１つの発光ダイオードを有し、この発光ダイオードにおける少なくとも１個もしくは全部が前記発光ダイオードであることを特徴とする発光ダイオードパッケージをも提供する。
本発明は、実装基板と前記実装基板に実装される複数行及び複数列の発光ダイオードを有し、この発光ダイオードにおける少なくとも１個もしくは全部が前記発光ダイオードであることを特徴とする発光ダイオードモジュールをも提供する。
本発明は、複数個の前記発光ダイオードモジュールにより組み合わせてなったことを特徴とする発光装置をも提供する。
上記のように、本発明が設計する発光ダイオードは、以下の有利な効果を有する。
（１）ＤＢＲ反射層の中のａ種類の材料層の間の界面に対して粗化を行うことにより、フィルム層の間の２回もしくは２以上の回数の全反射を減らし、１回目の全反射の光の射出効率を高める。
（２）ＤＢＲ反射層の中のａ種類の材料層の間の界面に対して粗化を行うことにより、ＤＢＲ反射層の材料層の間の接着力、または基板とＤＢＲ反射層との間の接着力を改善することができ、切削の裏面チッピング、推力で脱落する現象を改善し、製品の歩留まりを向上する。
（３）ＤＢＲ反射層の中のａ種類の材料層の間の界面に対して粗化を行うことにより、発光ダイオードとチップ固定樹脂との接着性を高め、パッケージングの歩留まりを向上する。
本発明の他の特徴及び利点は、以下の説明において説明され、部分的には説明から明らかとなるか、又は本発明を実施することによって理解される。本発明の目的及び他の利点は、明細書、特許請求の範囲及び図面に具体的に指摘された構造によって実現及び達成することができる。
以下の文章では例示的実施及び使用方法と共に本発明を説明するが、この技術分野の者は、本発明がこれらの実施例に限定されるものではないことを理解するはずである。一方、本発明はこれらに限定されるものではなく、最も広い解釈の精神および範囲内に含まれる様々な構成として、全ての修飾および均等な構成を包含するものとする。
図面は本発明のより一層の理解のために提供するものであり、また明細書の一部を構成するものであり、本発明の実施例と共に本発明の解釈に用いられ得るが、本発明を限定するものではない。また、図面における数値は概要を示すにすぎず、比率に応じて描かれたものではない。
従来の発光ダイオード構造において、光に２回もしくは２以上の回数の全反射減衰が発生することを説明する図である。 本発明の実施例１で言及する発光ダイオードの断面説明図である。 図３ａ、図３ｂはそれぞれ本発明の実施例１で言及するＤＢＲ反射層の粗化前及び粗化後のＴＥＭ図である。 図４ａ、図４ｂはそれぞれ本発明の実施例１で言及するＤＢＲ反射層の粗化前及び粗化後の光進行経路説明図である。 図５ａ、図５ｂはそれぞれ本発明の実施例１で言及するＤＢＲ反射層の粗化前及び粗化後の製品のスプリット後の説明図である。 本発明の実施例２で言及する発光ダイオードの断面説明図である。 本発明の実施例３で言及する発光ダイオードの断面説明図である。 本発明の実施例４で言及する発光ダイオードの断面説明図である。 本発明の実施例５で言及する発光ダイオードの断面説明図である。 図１０ａと図１０ｂは本発明の実施例６で言及するＤＢＲ反射層の構造説明図である。 本発明の実施例７で言及するＤＢＲ反射層の構造説明図である。 図１２ａは実施例８で言及する発光ダイオードの断面説明図であり、図１２ｂは実施例８で言及するＤＢＲ反射層の構造説明図である。 本発明の実施例９で言及するパッケージ構造の断面説明図である。
以下は特定の具体的実施形態に基づいて本発明の実施方法を説明するが、当該領域の技術者は当明細書に開示される内容から本発明の他の利点及び効果を容易に理解できる。本発明は更に異なる他の具体的実施形態により実施もしくは応用することが可能であり、この明細書に記載される細かい点についても異なる観点に基づいて応用でき、本発明の精神に反しない限り様々な修飾や改変を行うことが可能である。
なお、この実施形態において提示される図面は本発明の基本的概念を説明するために用いられたものであり、図面に示される本発明に関する構成要素は実際に実施する際に用いる数量、形状、及びサイズを正確に表すものではなく、実際に実施する際においては、各要素の構成、数量、比例などについては需要によって変更することは可能であり、そしてその具体的構成についても更に複雑であり得る。
以下は図面に及び実施例を参照しながら本発明の実施方法について詳しく説明し、これにより本発明はいかに技術的手段を応用して技術問題を解決し、技術効果を達成する過程が十分に理解されてこれにより実施することが可能となるであろう。
実施例１
本実施例は以下の発光ダイオードを提供する。図２の断面説明図に示されるように、該発光ダイオードは、１０１：基板、１０２：第１の導電タイプの半導体層、１０３：発光層、１０４：第２の導電タイプの半導体層、１０５：透明導電層、１０６：第１の電極、１０７：第２の電極、１０８：ＤＢＲ反射層を有する。
基板１０１は半導体エピタキシャル積層体でエピタキシャル成長からなった成長基板であり、サファイア（Ａｌ２Ｏ３）もしくはスピネル（ＭｇＡｌ２Ｏ４）の絶縁性基板や、炭化ケイ素（ＳｉＣ）、ＺｎＳ、ＺｎＯ、Ｓｉ、ＧａＡｓ、ダイヤモンド、及び窒化物半導体と格子整合するタンタル酸リチウム、ガリウム酸ニオブなどの酸化物基板を含む絶縁性基板もしくは導電性基板であることができる。基板１０１は第１の表面Ｓ１０１Ａと第１の表面に反対する第２の表面Ｓ１０１Ｂとを有する。基板１０１は第１の表面に形成される少なくとも一部のエリアの複数の突起を有することができる。基板１０１の複数の突起は、規則的もしくは不規則的なパターンを形成できる。この本実施例において、前記基板１０１はパターン化されたサファイア基板が好ましい。
基板１０１の厚さは４０～３００μｍの間にあって、比較的に厚い場合では、基板１０１の厚さは８０～３００μｍであり、比較的に薄い場合では、基板１０１の厚さは４０μｍ以上、８０μｍ以下、もしくは更に薄い場合は４０μｍ 以上、６０μｍ以下である。他の一部の実施例では、該発光ダイオードは該基板を有さず、例えば基板１０１は物理的方法もしくは化学エッチングにより除去されて１つのフィルム状チップに形成されることも出来る。
半導体エピタキシャル積層体はＭＯＣＶＤもしくは他の成長方法により得られた半導体エピタキシャル積層体であり、該半導体エピタキシャル積層体は通常の紫外、青、緑、黄色、赤、赤外、などの放射を提供可能な半導体材料であり、具体的には２００～９５０ｎｍの材料で、例えば良く見られる窒化物、具体的には窒化ガリウム基半導体エピタキシャル積層体であり、窒化ガリウム基半導体エピタキシャル積層体はアルミニウム、インジウムなどの元素がドープされたものが良く見られ、主に２００～５５０ｎｍの波長域の放射線を提供し、もしくは、良く見られるアルミニウムインジウムガリウム基もしくはアルミニウムインジウムヒ素基半導体エピタキシャル積層体で主に５５０～９５０ｎｍの波長域の放射線を提供する。半導体エピタキシャル積層体は主に第１の導電タイプの半導体層１０２と、第２の導電タイプの半導体層１０４と、第１の導電タイプの半導体層１０２と第２の導電タイプの半導体層１０４との間にある発光層１０３を有する。
第１の導電タイプの半導体層１０２は、ＩＩＩ－Ｖ族もしくはＩＩ－ＶＩ族の化合物半導体により構成されることができ、且つ、第１のドープ剤をドープできる。第１の導電タイプの半導体層１０２は化学式がＩｎｘ１ＡｌＹ１Ｇａ１－Ｘ１－Ｙ１Ｎ（０≦Ｘ１≦１、０≦Ｙ１≦１、０≦Ｘ１+Ｙ１≦１）の半導体により構成されることができ、例えばＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮなど、もしくはＡｌＧａＡｓ、ＧａＰ、ＧａＡｓ、ＧａＡｓＰ、そしてＡｌＧａＩｎＰから選ばれた材料を使用できる。また、第１のドープ剤はｎタイプのドープ剤であることができ、例えばＳｉ、Ｇｅ、Ｓｎ、Ｓｅ、そしてＴｅが挙げられる。第１のドープ剤がｎタイプのドープ剤である場合、第１のドープ剤がドープされた第１の導電タイプの半導体層はｎタイプの半導体層となる。この実施例において、第１の導電タイプの半導体層はｎタイプのドープ剤がドープされたｎタイプの半導体であることが好ましい。
発光層１０３は第１の導電タイプの半導体層１０２と第２の導電タイプの半導体層１０４との間に配置される。発光層１０３は電子と正孔の対を提供し光の放射を提供するエリアであり、異なる発光波長によって異なる材料を選択可能で、発光層１０３は単一量子井戸もしくは多量子井戸の周期性構造であることができる。発光層１０３はトラップ層と空乏層を有し、空乏層はトラップ層よりも大きなバンドギャップを有する。発光層１０３における半導体材料の構成比例を調整することにより、異なる波長の光が放射されることを期待する。
第２の導電タイプの半導体層１０４は発光層１０３上に形成され、ＩＩＩ－Ｖ族もしくはＩＩ－ＶＩ族の化合物半導体により構成されることができる。第２の導電タイプの半導体層１０４は化学式がＩｎｘ２ＡｌＹ２Ｇａ１－Ｘ２－Ｙ２Ｎ（０≦Ｘ２≦１、０≦Ｙ２≦１、０≦Ｘ２+Ｙ２≦１）の半導体により構成されることができ、もしくはＡｌＧａＡｓ、ＧａＰ、ＧａＡｓ、ＧａＡｓＰ、そしてＡｌＧａＩｎＰの材料を使用できる。第２の導電タイプの半導体層１０４は第２のドープ剤をドープできる。第２のドープ剤がＭｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａといったｐタイプのドープ剤である場合、第２のドープ剤がドープされた第２の導電タイプの半導体層はｐタイプの半導体層となる。この実施例において、第２の導電タイプの半導体層はｐタイプのドープ剤がドープされたｐタイプの半導体であることが好ましい。
後述の第１の電極１０６及び第２の電極１０７を前記第１の導電タイプの半導体層１０２及び第２の導電タイプの半導体層１０４の同一の面側に配置するため、第１の導電タイプの半導体層１０２の一部が露出する形で第２の導電タイプの半導体層１０４層を第１の導電タイプの半導体層１０２の上に積層し、もしくは第２の導電タイプの半導体層１０４の一部が露出する形で第１の導電タイプの半導体層１０２を第２の導電タイプの半導体層の上に積層することができる。
この実施例において、第１の導電タイプの半導体層１０２（ｎタイプの半導体層）の上に発光層１０３を経由して第２の導電タイプの半導体層１０４（ｐタイプの半導体層）を積層することにより半導体エピタキシャル積層体を構成することが好ましく、ｐタイプの半導体層及び発光層から見れば、これらの層の下のｎタイプの半導体層の一部を露出させるために一部のエリアにおいて除去を実行することが好ましい。半導体エピタキシャル積層体は少なくとも発光層１０３及び第２の導電タイプの半導体層１０４を局部的に貫通して第１の導電タイプの半導体層１０２の少なくとも１つの孔を露出させることができる。孔によって第１の導電タイプの半導体層１０２が局部的に露出し、孔の側面は発光層１０３及び第２の導電タイプの半導体層１０４により包囲される。もしくは、半導体エピタキシャル積層体は１つもしくは複数の台面を有することができ、前記台面は発光層１０３及び第２の導電タイプの半導体層１０４を含む。台面は第１の導電タイプの半導体層１０２の一部の表面に位置する。この実施例において、半導体エピタキシャル積層体は１個の台面を有することが好ましく、台面は発光層１０３及び第２の導電タイプの半導体層１０４を含む。
第２の電極１０７と第２の導電タイプの半導体層１０４との間に電気的接続を形成するため、１つの透明導電層１０５が第２の導電タイプの半導体層１０４の上に位置する。透明導電層１０５は第２の導電タイプの半導体層１０４とオーミック接触を形成することができる。前記透明導電層は酸化インジウムスズ、酸化亜鉛、酸化亜鉛インジウムスズ、酸化インジウム亜鉛、酸化亜鉛スズ、酸化ガリウムインジウムスズ、酸化インジウムガリウム、酸化亜鉛ガリウム、アルミニウムドープ酸化亜鉛、フッ素ドープ酸化スズなどの光透過性導電酸化物、もしくは、Ｎｉ／Ａｕなどの光透過性金属層の少なくとも１つを有することができる。前記導電性酸化物は更に各種のドープ剤を有することができる。特に、光透過性導電酸化物を有する透明導電層１０５は第２の導電タイプの半導体層１０４とのオーミック接触の効率が高い。例えばＩＴＯまたはＺｎＯなどの導電性酸化物の第２の導電タイプの半導体層１０４との接触電気抵抗は金属性電極の第２の導電タイプの半導体層１０４との接触電気抵抗より低いので、導電性酸化物を有する透明導電層１０５を応用することにより発光ダイオードチップの順電圧（Ｖｆ）を抑えて発光効率を上げることができる。更に、金属性電極と比べ、導電性酸化物が窒化物タイプの半導体層から剥離する確率が低いので、導電性酸化物を有する透明導電層１０５の発光ダイオードはより高い信頼性を持つ。この実施例において、透明導電層１０５は酸化インジウムスズで第２の導電タイプの半導体層１０４とオーミック接触を形成することが好ましい。
第１の電極１０６及び第２の電極１０７は第１の導電タイプの半導体層１０２及び第２の導電タイプの半導体層１０４にそれぞれ電流を供給するため、第１の導電タイプの半導体層１０２及び第２の導電タイプの半導体層１０４に直接的もしくは間接的に電気的に接続する。第１の導電タイプの半導体層１０２がｎタイプの場合、第１の電極１０６はｎ側電極となり、第１の導電タイプの半導体層１０２がｐタイプの場合、第１の電極１０６はｐ側電極となる。第２の電極は第１の電極と逆になる。この実施例において、第１の電極１０６はｎ電極、第２の電極１０７はｐ側電極であることが好ましい。
第２の電極１０７と透明導電層１０５との接触を実行することで第２の電極１０７と第２の導電タイプの半導体層１０４との間の電気的接続を実現する。
第１の電極１０６及び第２の電極１０７はパッド電極であり、該パッド電極は主に半導体発光デバイスに電流を供給するため、外部電極もしくは外部端子などに電気的接続を実行する。第１の電極１０６及び第２の電極１０７はそれぞれ半導体エピタキシャル積層体に対する一対の辺の側に寄せるように設置する。パッド電極の平面形状は半導体発光デバイスのサイズ、電極の配置などに応じて調整することができ、例えば、円形、正多角形などの形状が挙げられる。リード線接続の難易度を考慮すると、円形もしくは円形に近い形状が好ましい。また、第１の電極パッド電極と第２の電極パッド電極のサイズは、半導体発光デバイスのサイズ、電極の配置などに応じて調整することができ、例えば、直径が３０μｍ～１５０μｍ程度のほぼ円形にすることができる。第１の電極パッド電極と第２の電極パッド電極の形状や寸法は同じであってもいいし同じでなくてもいい。
図１に示される発光ダイオードでは、発光層１０３から発される光の一部が基板の第２の表面Ｓ１０１Ｂに射出され、光射出面の光取り出し効率を上げるため、通常は基板１０１の第２の表面Ｓ１０１ＢにＤＢＲ反射層を積層し、発光層から発されて基板側に射出される光を光射出面に反射することで、射出する光を増やして発光効率を向上させる。前記ＤＢＲ反射層１０８はａ種類の屈折率が異なる材料層により交互に積層されてなったＭグループの材料層ペアを有し、２≦ａ≦６であり、前記ａ種類の材料層の材料はＳｉＯ２、ＳｉＯＮｘ、ＳｉＮｘ、Ａｌ２Ｏ３、ＭｇＦ２、ＴｉＯ、ＴｉＯ２、Ｔｉ３Ｏ５、Ｔｉ２Ｏ３、Ｔａ２Ｏ５、ＺｒＯ２からなる群により選ばれたいずれか１つ、もしくはこれらから選ばれた材料の混合材料である。Ｍの値の範囲は２～５０で１０以上が好ましく、そして３０～４０が更に好ましい。この実施例において、ａは２が好ましく、ＤＢＲ反射層は第１の材料層１０８ａと第２の材料層１０８ｂとが交互に積層されてなり、そこで第１の材料層１０８ａは第１の屈折率ｎ１を有し、第２の材料層は第２の屈折率ｎ２を有し、ｎ１＜ｎ２である。
ＤＢＲ反射層１０８は更に基板の第２の表面Ｓ１０１Ｂに最も接近する第１層Ｌ１を有することができ、第１層は第１の材料層であることが好ましく、第１層は他の材料層よりもっと高い光学的厚さを有し、且つ、第１層の屈折率は比較的に低くて反射を強化できる。
光学フィルムにおいて、ＤＢＲ反射層構造は複数ペアの２種類もしくは２種類以上の半導体もしくは誘電材料を交互に積層成長させることにより、所定の１つの光学波長域における高い反射率を得る。スネルの法則（Ｓｎｅｌｌ‘ｓ Ｌａｗ）により、光が高い屈折率の材料から低い屈折率の材料に入射する際、入射角が臨界角より高い場合に全反射が発生する。現在のＤＢＲ反射層のすべての構造において、ＤＢＲ反射層における異なる材料層ペアの間に界面はすべて平坦面であるため、活性層から射出される光の入射角が臨界角より高い場合に全反射が発生し、そして部分的に発生する１回目の全反射の光は高い屈折率の材料から低い屈折率の材料に入射すると、２回もしくは２以上の回数の全反射が発生するので、吸収され減衰されるので、反射の効率が影響される。
フィルム層の間の２回もしくは２以上の回数の全反射を減少させるため、この実施例はＤＢＲ反射層の中の一部の材料層ペアの第１、第２の材料層の間の界面に対して粗化を実行することで、図２に示されるように、Ｓ１は材料層の間の粗化界面であり、この実施例では基板の第２の表面からＤＢＲ反射層のＮグループの材料層ペアの中の第１、第２の材料層の間の界面の粗度を他の（Ｍ－Ｎ）グループの材料層ペアの中の第１、第２の材料層の間の界面の粗度より大きくする。前記Ｎの値の範囲は１～４５であり、前記Ｎの値は５以上が更に好ましい。前記Ｎグループの材料層ペアの中の第１、第２の材料層の間の界面の粗度Ｒａ１は、基板１０１の第２の表面粗度Ｒａ２の１.０～３倍であることが好ましい。前記基板１０１の第２の表面粗度Ｒａ２は１～３ｎｍであることが好ましい。前記Ｎグループの材料層ペアの第１、第２の材料層の間の界面の粗度Ｒａ１は１.０ｎｍ～９ｎｍであることが好ましい。
この実施例において、イオンソース蒸着の方法によりＤＢＲ反射層１０８を積層し、イオンソースの電圧及び気体パラメータ、蒸着率、パワー、バキューム度、温度、キャリヤ回転速度などを調整する方法で、ＤＢＲ反射層の中のＮグループの材料層ペアの中の第１、第２の材料層の間の界面に対して粗化を実行し、他の（Ｍ－Ｎ）グループの材料層ペアのイオンソースパラメータまたは他の加工パラメータは変わらないままにすることで、その第１、第２の材料層の間の界面を粗化されないままにし、図３に示されるように、３ａは元の加工パラメータを維持したままのＤＢＲ反射層のＴＥＭ図であり、３ｂは加工パラメータを調整して材料層の間の界面に粗化が出現したＤＢＲ反射層のＴＥＭであり、図３ｂにおけるＤＢＲ反射層の第１、第２の材料層の間の界面の粗度は図３ａにおけるＤＢＲ反射層の第１、第２の材料層の間の界面の粗度より大であることが好ましい。図４に示されるように、４ａはＤＢＲ反射層が粗化されていない光路説明図であり、４ｂはＤＢＲ反射層が粗化された後の光路説明図であり、θ１とθ２は光の入射角で、θ１が臨界角と同等以上の場合、全反射が発生し、ＤＢＲ反射層の異なる材料層の間の界面に対して粗化を実行した後には、入射角θ２が小さくなり、従って２回の全反射の発生が減少し、光の通過が増加し、従って基板の第２の表面からＤＢＲ反射層のＮグループの材料層ペアの中の第１、第２の材料層の間の界面に対して粗化を実行することで、フィルム層の間の２回もしくは２以上の回数の全反射を減少し、光の射出を増加するので、発光効率を向上させる。
更に、図１に示される発光ダイオードにおいて、ＤＢＲ反射層の誘電層の間、ＤＢＲ反射層と基板との間の接着力が弱いので、チップを切削する途中に裏面チッピングの現象が発生しやすい。図５に示されるように、５ａはＤＢＲ反射層の第１、第２の材料層の間の界面が粗化されない時において製品の背面を切り開いた説明図であり、５ｂはＤＢＲ反射層の第１、第２の材料層の間の界面が粗化された後に製品を切り開いた説明図であり、粗化によりＤＢＲの材料層の表面積が増えることで、膜層の間の接触面積も増大するので、層と層との間の接着力は粗化されない時よりも向上され、これにより切削裏面チッピングの現象を改善し、製品の歩留まりを向上させる。
実施例２
実施例１との相違点は、実施例１においては基板の第２の表面Ｓ１０１ＢからＤＢＲ反射層のＮグループの材料層ペアの中の第１、第２の材料層の間の界面の粗度を他の（Ｍ－Ｎ）グループの材料層ペアの中の第１、第２の材料層の間の界面の屈折率より大にするのに対し、この実施例では実施例１の変化例として、図６に示されるように、ＤＢＲ反射層構造の中間エリアに連続するＮグループの材料層ペアが存在し、前記Ｎグループの材料層ペアの中の第１、第２の材料層の間の界面の粗度を他の（Ｍ－Ｎ）グループの材料層ペアの中の第１、第２の材料層の間の界面の屈折率より大にする。
ＤＢＲ反射層構造の中間エリアのＮグループの材料層ペアの第１、第２の材料層の間の界面に対して粗化を実行することで、材料層の間の接触面積を増やすことができ、推力で脱落する現象を改善し、製品の歩留まりを向上する。
実施例３
実施例１との相違点は、実施例１においては基板の第２の表面Ｓ１０１ＢからＤＢＲ反射層のＮグループの材料層ペアの中の第１、第２の材料層の間の界面の粗度を他の（Ｍ－Ｎ）グループの材料層ペアの中の第１、第２の材料層の間の界面の屈折率より大にするのに対し、この実施例では実施例１の変化例として、図７に示されるように、ＤＢＲ反射層構造の末端のエリアに連続するＮグループの材料層ペアが存在し、前記Ｎグループの材料層ペアの中の第１、第２の材料層の間の界面の粗度を他の（Ｍ－Ｎ）グループの材料層ペアの中の第１、第２の材料層の間の界面の屈折率より大にする。
ＤＢＲ反射層構造の末端のエリアのＮグループの材料層ペアの第１、第２の材料層の間の界面に対して粗化を実行することで、材料層の間の接触面積を増やすことができ、切削裏面チッピングの現象を改善し、製品の歩留まりを向上させる。更に、この実施例における発光ダイオードに対してパッケージングを実行する際、ＤＢＲ反射層の末端のエリアの界面に対して粗化を実行することにより、発光ダイオードとチップ固定樹脂との接着性を高め、パッケージングの歩留まりを向上する。
実施例４
実施例１との相違点は、実施例１においてはＮグループの材料層ペアが連続積層であるのに対し、この実施例では実施例１の変化例として、図８に示されるように、ＤＢＲ反射層の中のＮグループの材料層ペアは不連続積層であり、前記Ｎ１グループの材料層ペアとＮ２グループの材料層ペアは隣接せず、イオンソースの電圧及び気体パラメータ、蒸着率、パワー、バキューム度、温度、キャリヤ回転速度などを調整する方法で、ＤＢＲ反射層の中のＮ１グループとＮ２グループの材料層ペアの中の第１、第２の材料層の間の界面に対して粗化を実行し、他の（Ｍ－Ｎ１－Ｎ２）グループの材料層ペアのイオンソースパラメータまたは他の加工パラメータは変わらないままにすることで、その界面を粗化されないままにする。ＤＢＲ反射層構造の一部の材料層ペアに対して粗化を実行することで、フィルム層の間の２回もしくは２以上の回数の全反射を減少し、光の射出を増加するので、発光効率を向上させると共に、材料層の間の接触面積を増やすことができ、切削裏面チッピングの現象を改善し、製品の歩留まりを向上させる。
実施例５
実施例１との相違点は、この実施例はもう１つの発光ダイオード構造を提供し、発光層から発する光は主に基板側から射出され、即ちフリップチップであり、図９に示されるように、ＤＢＲ反射層２０８は半導体エピタキシャル積層体の第２の表面に位置し、前記透明基板２０１は半導体エピタキシャル積層体の第１の表面に位置し、前記発光ダイオードの主な光射出面は透明基板２０１の側に位置するので、ＤＢＲ反射層２０８は主に発光層から放射される光を透明基板２０１の一側に反射して射出する。第１の金属電極２０６と第２の金属電極２０７は半導体エピタキシャル積層体の一側に局部的に配置され、且つ、ＤＢＲ反射層２０８と半導体エピタキシャル積層体との間に位置し、それぞれ第１の導電タイプの半導体層２０２と第２の導電タイプの半導体層２０４に電気的に接続する。ＤＢＲ反射層２０８の半導体エピタキシャル積層体から離れた側に第１のパッド２０９と第２のパッド２１０とを有し、ＤＢＲ反射層２０８は開口を有し、第１のパッド２０９と第２のパッド２１０はそれぞれ開口を経由して第１の金属電極２０６と第２の金属電極２０７に接続する。
ＤＢＲ反射層２０８は半導体エピタキシャル積層体の一側に最も接近する第１層Ｌ１を有し、第１層は第１の材料層であることが好ましく、比較的に更に低い屈折率を有する。光がＤＢＲ反射層の中の２回もしくは２以上の回数の全反射によって減衰する現象を減少させるべく、ＤＢＲ反射層のＮグループの材料層ペアの第１、第２の材料層の間の界面に対して粗化を実行することができ、前記Ｎグループの材料層ペアの第１、第２の材料層界面の粗度を他の（Ｍ－Ｎ）グループの材料層ペアの第１、第２の材料層の間の界面の粗度より大にする。前記Ｎグループの材料層ペアは連続に積層することができ、前記Ｎグループの材料層ペアは半導体エピタキシャル積層体の第２の表面の初期位置に近接させることができ、ＤＢＲ反射層の中間エリアもしくはＤＢＲ反射層の末端の位置に位置することもできる。この実施例のほかの実施形態として、前記Ｎグループの誘電層ペアは不連続積層であることができる。
この実施例の一つの実施形態として、ＤＢＲ反射層２０８と半導体エピタキシャル積層体との間に更に透明導電層２０５を有する。ＤＢＲ反射層２０８は透明導電層２０５の半導体エピタキシャル積層体から離れた表面に積層される。前記ＤＢＲ反射層のＮグループの材料層ペアの第１、第２の材料層の間の界面の粗度は透明導電層２０５の半導体エピタキシャル積層体から離れた表面の粗度の１.０２～３倍である。前記透明導電層２０５の半導体エピタキシャル積層体から離れた表面の粗度は０.２～５ｎｍであることが好ましい。前記ＤＢＲ反射層のＮグループの誘電層ペア材料層の間の界面の粗度は０.２～１５ｎｍであることが好ましい。
ＤＢＲ反射層２０８、透明基板２０１、発光ダイオードの他の設計に関しては基本的に実施例１と同じなので詳しい説明を省略する。
本発明はＤＢＲ反射層の第１、第２の材料層の間の界面を粗化することにより、フリップチップ発光ダイオードの光射出効率を効果的に向上させることができる。
実施例６
この実施例と実施例１の相違点は、図１０に示されるように、ＤＢＲ反射層１０８は半導体エピタキシャル積層体の第２の表面から離れる方向において、低い屈折率材料から高い屈折率材料への界面Ａを有し、前記ＤＢＲ反射層のＭグループの材料層ペアの中のＮグループの材料層ペアの界面Ａの粗度ＲａＡは１.０～２０ｎｍであり、Ｍ≧Ｎ≧１、且つ、Ｍ＞１であり、そして前記Ｎグループの材料層ペアの界面Ａの粗度ＲａＡは１.５～１０ｎｍが好ましい。
この実施例の１つの実施形態として、前記ＤＢＲ反射層は更に半導体エピタキシャル積層体の第２の表面から離れる方向において、高い屈折率材料から低い屈折率材料への界面Ｂを有し、前記界面Ａの粗度ＲａＡは界面Ｂの粗度ＲａＢより大きいことが好ましい。図１０の１０ａと１０ｂに示されるように、界面Ａの粗度ＲａＡは界面Ｂの粗度より大であり、半導体エピタキシャル積層体から発される光がＤＢＲ反射層に到達すると、界面Ｂは比較的に平坦なので光の１回目の全反射を強めることができ、そして界面Ａは比較的に粗いので、光の２回もしくは２以上の回数の全反射を弱めて光が吸収され減衰することを抑え、これによって発光ダイオードの発光の明るさを高める。
実施例７
実施例１との相違点は、この実施例における前記ＤＢＲ反射層の第１、第２の材料層の間の界面の粗度は第２の基板の第２の表面から少しずつ小さくなっていって、図１１に示されるように、図示のＤＢＲ反射層の基板に隣接する側の粗度が大きく、これにより基板とＤＢＲ反射層の材料の間の接触する表面積を増やすことができ、基板とＤＢＲ反射層との間の接着性を改善して切削裏面チッピングの現象を改善し、製品の歩留まりを向上させる。
実施例８
実施例１との相違点は、この実施例における前記ＤＢＲ反射層は屈折率が異なる３種類の材料により交互に積層されたＭグループの材料層ペアであり、第１の材料層１０８ａは第１の屈折率ｎ１を有し、第２の材料層は第２の屈折率ｎ２を有し、第３の材料層は第３の屈折率ｎ３を有し、ｎ１＜ｎ２＜ｎ３であり、Ｎグループの材料層ペアにおける第１、第２、第３の材料層の間の界面の粗度は、他の（Ｍ－Ｎ）グループの材料層ペアにおける第１、第２、第３の材料層の間の界面の粗度より大である。図１２に示されるように、ＤＢＲ反射層におけるＭグループの材料層ペアの中の各グループの材料層ペアは第１の材料層１０８ａと、第２の材料層１０８ｂと、第３の材料層１０８cとを有し、Ｎグループの材料層ペアは連続する積層であり、基板の第２の表面Ｓ１０１Ａから始めてＤＢＲ反射層のＮグループの材料層ペアの中の第１、第２、第３の材料層の間の界面の粗度は、他の（Ｍ－Ｎ）グループの材料層ペアの中の第１、第２、第３の材料層の間の界面の粗度より大である。Ｎグループの材料層ペアの中の第１、第２、第３の材料層の間の界面に対して粗化を実行することにより、フィルム層の間の２回もしくは２以上の回数の全反射により引き起こされる光の吸収による減衰を減少し、光の射出を増加して発光効率を高め、これと同時にＤＢＲ反射層の基板の間、そしてＤＢＲ反射層材料層の間の接触面積を増加し、基板とＤＢＲ反射層との間の接着性を改善して切削裏面チッピングの現象を改善し、製品の歩留まりを向上させる。
本発明の実施例の他の１つ変化として、Ｎグループの材料層ペアはＤＢＲ反射層の中間エリアもしくは末端のエリアに位置することができる。そして、Ｎグループの材料層ペアは不連続積層であることもできる。
実施例９
本発明が提供する発光ダイオードはディスプレイまたはバックライトのパッケージまたは応用に広範囲に転用することができ、特に、バックライト製品の高輝度の要求を満足できる。
具体的には、この実施例は図１３に示されるパッケージ体を提供し、前記パッケージ体はパッケージフレーム３００と、発光ダイオード３０４と、電極リード線３０５と、密封樹脂３０６とを有する。パッケージフレーム３００はプラスチック樹脂により形成され、もしくはセラミック支持枠により構成され、第１のパッケージ電極３０１と第２のパッケージ電極３０２とを有する。この実施例において、前記発光ダイオード３０４は図２に示される正常実装発光ダイオードで、ダイボンド３０３により第２のパッケージ電極３０２に固定され、且つ、発光ダイオード３０４の第１の電極及び第２の電極はそれぞれ電極リード線３０５により第１のパッケージ電極３０１と第２のパッケージ電極３０２に接続される。発光ダイオードパッケージは青色もしくは混合色（例えば白色）の光を発射する。例えば、発光ダイオード３０４は青色波長域の光を発射し、例えばピーク波長が４５０ｎｍの光で、パッケージは発光ダイオードに対して保護を行う透明な密封樹脂３０６を有し、同じく相応な青色光波長域の光放射を提供する。もしくは、パッケージ体は白色の光を発射するために、発光ダイオードに対して発射する光に対して波長変換を実行するための蛍光変換材料を有することもできる。蛍光変換材料は密封樹脂３０６の中に設置することができる。密封樹脂３０６はディスペンサー方式もしくはフィルム貼り合わせ方式により半導体発光デバイスチップの少なくとも一側に被覆することができるが、これに限定されることはない。蛍光変換材料は赤色と緑色との組み合わせの蛍光変換材料であることができ、もしくは黄色燐光体もしくは赤黄色緑色の組み合わせする蛍光変換材料であることができる。本発明は発光ダイオード３０４が粗化された界面のＤＢＲ反射層を有するので、発光層の中で生成する光の射出効率を高め、これにより発光ダイオードパッケージ全体の発光効率を上げることができる。
以上の実施形態は本発明の原理及びその効果を例示的に説明したものであり、本発明はこれらに限定されるものではなく、最も広い解釈の精神および範囲内に含まれる様々な構成として、全ての修飾および均等な構成を包含するものとする。
１０１、２０１ 基板
１０２、２０２ 第１の導電タイプの半導体層
１０３、２０３ 発光層
１０４、２０４ 第２の導電タイプの半導体層
１０５、２０５ 透明導電層
１０６ 第１の電極
１０７ 第２の電極
１０８、２０８ ＤＢＲ反射層
１０８ａ、２０８ａ 第１の材料層
１０８ｂ、２０８ｂ 第２の材料層
１０８ｃ 第３の材料層
Ｓ１ 材料層の間の粗化された面
Ａ 低屈折率材料から高屈折率材料への界面
Ｂ 高屈折率材料から低屈折率材料への界面
２０６ 第１の金属電極
２０７ 第２の金属電極
２０９ 第１のパッド
２１０ 第２のパッド
３００ パッケージフレーム
３０１ 第１のパッケージ電極
３０２ 第２のパッケージ電極
３０３ ダイボンド
３０４ 発光ダイオード
３０５ 電極リード線
３０６ パッケージ樹脂
ｎ１、ｎ２、ｎ３ 第１の屈折率、第２の屈折率、第３の屈折率
θ１、θ２ 光の入射角
Ｓ１０１Ａ、Ｓ１０１Ｂ 基板の第１の表面及び第２の表面
Ｌ１ ＤＢＲ反射層の第１層

Claims (32)

  1. 互いに反対する第１の表面と第２の表面と該第１の表面と第２の表面とを繋ぐ側面とを有し、且つ、順番に積層される第１の導電タイプの半導体層と発光層と第２の導電タイプの半導体層とを有する半導体エピタキシャル積層体と、
    前記半導体エピタキシャル積層体の第２の表面に配置され、且つ、ａ種類の異なる屈折率の材料層により交互に積層されてなったＭグループの材料層ペアを有し、且つ、２≦ａ≦６であるＤＢＲ反射層と、を少なくとも備え、
    前記ＤＢＲ反射層のＭグループの材料層ペアの中にＮグループの材料層ペアが存在し、前記Ｎグループの材料層ペアにおけるａ種類の材料層の間の界面の粗度は他の（Ｍ－Ｎ）グループの材料層ペアにおけるａ種類の材料層の間の界面の粗度より大であり、且つ、Ｍ＞Ｎ≧１であることを特徴とする発光ダイオード。
  2. 前記Ｍの値の範囲は２～５０であることを特徴とする請求項１に記載の発光ダイオード。
  3. 前記ａ種類の材料層の材料は、ＳｉＯ２、ＳｉＯＮｘ、ＳｉＮｘ、Ａｌ２Ｏ３、ＭｇＦ２、ＴｉＯ、ＴｉＯ２、Ｔｉ３Ｏ５、Ｔｉ２Ｏ３、Ｔａ２Ｏ５、ＺｒＯ２からなる群により選ばれたいずれか１つ、もしくはこれらから選ばれた材料の混合材料であることを特徴とする請求項１に記載の発光ダイオード。
  4. 前記Ｎの値の範囲は１～４５であることを特徴とする請求項１に記載の発光ダイオード。
  5. 前記Ｎグループの材料層ペアは連続した積層であることを特徴とする請求項１に記載の発光ダイオード。
  6. 前記Ｎグループの材料層グループは不連続の積層であることを特徴とする請求項１に記載の発光ダイオード。
  7. 前記半導体エピタキシャル積層体の第２の表面から始まる連続する前記Ｎグループの材料層ペアがあり、前記Ｎグループの材料層ペアにおけるａ種類の材料層の間の粗度は、他の（Ｍ－Ｎ）グループの材料層ペアにおけるａ種類の材料層の間の粗度より大であることを特徴とする請求項５に記載の発光ダイオード。
  8. 前記ＤＢＲ反射層の中間エリアに連続する前記Ｎグループの材料層ペアが存在し、前記Ｎグループの材料層ペアにおけるａ種類の材料層の間の界面の粗度は他の（Ｍ－Ｎ）グループの材料層ペアにおけるａ種類の材料層の間の界面の粗度より大であることを特徴とする請求項５に記載の発光ダイオード。
  9. 前記ＤＢＲ反射層の末端のエリアに連続する前記Ｎグループの材料層ペアが存在し、前記Ｎグループの材料層ペアにおけるａ種類の材料層の間の界面の粗度は他の（Ｍ－Ｎ）グループの材料層ペアにおけるａ種類の材料層の間の粗度より大であることを特徴とする請求項５に記載の発光ダイオード。
  10. 前記発光ダイオードは更に前記ＤＢＲ反射層と前記半導体エピタキシャル積層体との間に位置する基板を有することを特徴とする請求項１に記載の発光ダイオード。
  11. 前記基板は反対する第１の表面と第２の表面とを有し、前記ＤＢＲ反射層は前記基板の前記第２の表面に積層され、前記Ｎグループの材料層ペアにおけるａ種類の材料層の間の界面の粗度Ｒａ１は前記基板の前記第２の表面の粗度Ｒａ２の１.０～３倍であることを特徴とする請求項１０に記載の発光ダイオード。
  12. 前記基板の前記第２の表面の粗度Ｒａ２は１.０ｎｍ～３.０ｎｍであることを特徴とする請求項１１に記載の発光ダイオード。
  13. 前記Ｎグループの材料層ペアにおけるａ種類の材料層の間の界面の粗度Ｒａ１は１.０～９ｎｍであることを特徴とする請求項１２に記載の発光ダイオード。
  14. 前記発光ダイオードは前記半導体エピタキシャル積層体の前記第１の表面に位置する透明基板を更に有することを特徴とする請求項１に記載の発光ダイオード。
  15. ａ＝２であり、前記ＤＢＲ反射層は第１の材料層と第２の材料層とにより交互に積層されてなったものであり、第１の材料層は第１の屈折率ｎ１を有し、第２の材料層は第２の屈折率ｎ２を有し、ｎ１＜ｎ２であることを特徴とする請求項１に記載の発光ダイオード。
  16. ａ＝３であり、前記ＤＢＲ反射層は第１の材料層と第２の材料層と第３の材料層とにより交互に積層されてなったものであり、第１の材料層は第１の屈折率ｎ１を有し、第２の材料層は第２の屈折率ｎ２を有し、第３の材料層は第３の屈折率ｎ３を有し、ｎ１＜ｎ２＜ｎ３であることを特徴とする請求項１に記載の発光ダイオード。
  17. 前記ＤＢＲ反射層は前記半導体エピタキシャル積層体の第２の表面に隣接する第１層を有し、前記第１層の光学的厚さは前記ＤＢＲ反射層の他の層より厚いことを特徴とする請求項１に記載の発光ダイオード。
  18. 前記第１の表面と該第１の表面に反対する第２の表面とを有する基板と、
    前記基板の前記第１の表面に順番に積層される第１の導電タイプの半導体層と発光層と第２の導電タイプの半導体層とを有する半導体エピタキシャル積層体と、
    前記基板の第２の表面に積層され、且つ、ａ種類の異なる屈折率の材料層により交互に積層されてなったＭグループの材料層ペアを有し、且つ、２≦ａ≦６であるＤＢＲ反射層と、を少なくとも備え、
    前記ＤＢＲ反射層のＭグループの材料層ペアの中にＮグループの材料層ペアが存在し、前記Ｎグループの材料層ペアにおけるａ種類の材料層の間の界面の粗度Ｒａ１は前記基板の第２の表面の粗度Ｒａ２の１.０～３倍であり、且つ、Ｍ≧Ｎ≧１であることを特徴とする発光ダイオード。
  19. 前記基板の第２の表面の粗度Ｒａ２は１～３ｎｍであることを特徴とする請求項１８に記載の発光ダイオード。
  20. 前記Ｎグループの材料層ペアにおけるａ種類の材料層の間の界面の粗度Ｒａ１は１.０～９ｎｍであることを特徴とする請求項１９に記載の発光ダイオード。
  21. 前記Ｎグループの材料層ペアにおけるａ種類の材料層の間の界面の粗度Ｒａ１は１.５～５.０ｎｍであることを特徴とする請求項２０に記載の発光ダイオード。
  22. 前記Ｍの値の範囲は２～５０であることを特徴とする請求項１８に記載の発光ダイオード。
  23. 前記Ｎの値の範囲は１～４５であることを特徴とする請求項１８に記載の発光ダイオード。
  24. 互いに反対する第１の表面と第２の表面と該第１の表面と第２の表面とを繋ぐ側面とを有し、且つ、順番に積層される第１の導電タイプの半導体層と発光層と第２の導電タイプの半導体層とを有する半導体エピタキシャル積層体と、
    前記半導体エピタキシャル積層体の第２の表面に積層され、且つ、ａ種類の異なる屈折率の材料層により交互に積層されてなったＭグループの材料層ペアを有し、且つ、２≦ａ≦６であるＤＢＲ反射層と、を少なくとも備え、
    前記ＤＢＲ反射層は前記半導体エピタキシャル積層体の第２の表面から離れる方向において、低い屈折率材料から高い屈折率材料への界面Ａｎを有し、１≦ｎ≦ａ－１であり、前記ＤＢＲ反射層のＭグループの材料層ペアの中のＮグループの材料層ペアの界面Ａｎの粗度ＲａＡｎは１.０～２０ｎｍであり、Ｍ≧Ｎ≧１、且つ、Ｍ＞１であることを特徴とする発光ダイオード。
  25. 前記ＤＢＲ反射層は前記半導体エピタキシャル積層体の第２の表面から離れる方向において、低い屈折率材料から高い屈折率材料への界面Ｂを更に有し、前記ＤＢＲ反射層のＮグループの材料層ペアの中の界面Ａｎの粗度ＲａＡｎは界面Ｂの粗度ＲａＢより大であることを特徴とする請求項２４に記載の発光ダイオード。
  26. 前記Ｎグループの材料層ペアの界面Ａｎの粗度ＲａＡｎは１.５～１０ｎｍであることを特徴とする請求項２４に記載の発光ダイオード。
  27. 前記Ｍの値の範囲は２～５０であることを特徴とする請求項２４に記載の発光ダイオード。
  28. 前記Ｎの値の範囲は１～４５であることを特徴とする請求項２４に記載の発光ダイオード。
  29. 互いに反対する第１の表面と第２の表面と該第１の表面と第２の表面とを繋ぐ側面とを有し、且つ、順番に積層される第１の導電タイプの半導体層と発光層と第２の導電タイプの半導体層とを有する半導体エピタキシャル積層体と、
    前記半導体エピタキシャル積層体の第２の表面に積層され、且つ、ａ種類の異なる屈折率の材料層により交互に積層されてなったＭグループの材料層ペアを有し、且つ、２≦ａ≦６であるＤＢＲ反射層と、を少なくとも備え、
    前記ＤＢＲ反射層のＭグループの材料層ペアの前記半導体エピタキシャル積層体の第２の表面から離れる方向において、ａ種類の材料層の間の界面の粗度が順次に小さくなっていくことを特徴とする発光ダイオード。
  30. 実装基板と前記実装基板に実装される少なくとも１つの発光ダイオードを有し、前記発光ダイオードにおける少なくとも１個もしくは全部が請求項１～２９のいずれか一項に記載の発光ダイオードであることを特徴とする発光ダイオードパッケージ。
  31. 実装基板と前記実装基板に実装される複数行及び複数列の発光ダイオードを有し、前記発光ダイオードにおける少なくとも１個もしくは全部が請求項１～２９のいずれか一項に記載の発光ダイオードであることを特徴とする発光ダイオードモジュール。
  32. 複数個の請求項３１に記載の発光ダイオードモジュールにより組み合わせてなったことを特徴とする発光装置。
JP2021541719A 2020-06-15 2020-06-15 発光ダイオード Active JP7354261B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/096173 WO2021253179A1 (zh) 2020-06-15 2020-06-15 一种发光二极管

Publications (2)

Publication Number Publication Date
JP2022543941A true JP2022543941A (ja) 2022-10-17
JP7354261B2 JP7354261B2 (ja) 2023-10-02

Family

ID=76879266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021541719A Active JP7354261B2 (ja) 2020-06-15 2020-06-15 発光ダイオード

Country Status (5)

Country Link
US (1) US12132152B2 (ja)
JP (1) JP7354261B2 (ja)
KR (1) KR102612254B1 (ja)
CN (2) CN113169252B (ja)
WO (1) WO2021253179A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI816177B (zh) * 2021-08-30 2023-09-21 晶元光電股份有限公司 發光元件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251719A (ja) * 2007-03-29 2008-10-16 Furukawa Electric Co Ltd:The 面発光レーザ素子および面発光レーザ素子の製造方法
JP2011166146A (ja) * 2010-02-12 2011-08-25 Seoul Opto Devices Co Ltd 分布ブラッグ反射器を有する発光ダイオードチップ及びその製造方法
US20160020582A1 (en) * 2014-07-18 2016-01-21 Wisconsin Alumni Research Foundation Compact distributed bragg reflectors
JP2016086140A (ja) * 2014-10-29 2016-05-19 セイコーエプソン株式会社 面発光レーザー、原子発振器、および面発光レーザーの製造方法
JP2016146407A (ja) * 2015-02-06 2016-08-12 豊田合成株式会社 光学多層膜および発光素子

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576870B1 (ko) * 2004-08-11 2006-05-10 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
JP2011096856A (ja) * 2009-10-29 2011-05-12 Sony Corp 半導体レーザ
TWI531088B (zh) * 2009-11-13 2016-04-21 首爾偉傲世有限公司 具有分散式布拉格反射器的發光二極體晶片
KR20110053064A (ko) * 2009-11-13 2011-05-19 서울옵토디바이스주식회사 분포 브래그 반사기를 갖는 발광 다이오드 칩 및 발광 다이오드 패키지
US8963178B2 (en) * 2009-11-13 2015-02-24 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed bragg reflector and method of fabricating the same
US9287449B2 (en) * 2013-01-09 2016-03-15 Sensor Electronic Technology, Inc. Ultraviolet reflective rough adhesive contact
US9691943B2 (en) * 2013-05-24 2017-06-27 Epistar Corporation Light-emitting element having a reflective structure with high efficiency
TWI575776B (zh) * 2013-05-24 2017-03-21 晶元光電股份有限公司 具有高效率反射結構之發光元件
TWI591848B (zh) * 2013-11-28 2017-07-11 晶元光電股份有限公司 發光元件及其製造方法
US9739913B2 (en) * 2014-07-11 2017-08-22 Applied Materials, Inc. Extreme ultraviolet capping layer and method of manufacturing and lithography thereof
US9847454B2 (en) * 2015-10-02 2017-12-19 Epistar Corporation Light-emitting device
US9859470B2 (en) * 2016-03-10 2018-01-02 Epistar Corporation Light-emitting device with adjusting element
JP6840352B2 (ja) * 2016-12-13 2021-03-10 学校法人 名城大学 半導体多層膜ミラー、これを用いた垂直共振器型発光素子及びこれらの製造方法
TWI759289B (zh) * 2017-03-21 2022-04-01 晶元光電股份有限公司 發光元件
US10243099B2 (en) * 2017-05-16 2019-03-26 Epistar Corporation Light-emitting device
US10217895B2 (en) * 2017-06-22 2019-02-26 Epistar Corporation Method of forming a light-emitting device
CN109449260B (zh) 2018-11-13 2021-02-19 京东方科技集团股份有限公司 微发光二极管转移基板及转移方法、显示面板及制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251719A (ja) * 2007-03-29 2008-10-16 Furukawa Electric Co Ltd:The 面発光レーザ素子および面発光レーザ素子の製造方法
JP2011166146A (ja) * 2010-02-12 2011-08-25 Seoul Opto Devices Co Ltd 分布ブラッグ反射器を有する発光ダイオードチップ及びその製造方法
US20160020582A1 (en) * 2014-07-18 2016-01-21 Wisconsin Alumni Research Foundation Compact distributed bragg reflectors
JP2016086140A (ja) * 2014-10-29 2016-05-19 セイコーエプソン株式会社 面発光レーザー、原子発振器、および面発光レーザーの製造方法
JP2016146407A (ja) * 2015-02-06 2016-08-12 豊田合成株式会社 光学多層膜および発光素子

Also Published As

Publication number Publication date
CN117117053A (zh) 2023-11-24
CN113169252A (zh) 2021-07-23
US12132152B2 (en) 2024-10-29
KR20210157395A (ko) 2021-12-28
US20220158040A1 (en) 2022-05-19
WO2021253179A1 (zh) 2021-12-23
JP7354261B2 (ja) 2023-10-02
KR102612254B1 (ko) 2023-12-08
CN113169252B (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
TWI766356B (zh) 發光二極體晶片
US6914268B2 (en) LED device, flip-chip LED package and light reflecting structure
KR101081135B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
TWI446589B (zh) A semiconductor light-emitting element, a light-emitting device using a semiconductor light-emitting element, and an electronic device
US11817537B2 (en) Interconnects for light emitting diode chips
EP3264476A1 (en) Light emitting diode chip
US20070102692A1 (en) Semiconductor light emitting device
KR20090106301A (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
US11545595B2 (en) Contact structures for light emitting diode chips
CN111433921B (zh) 一种发光二极管
CN112272872B (zh) 一种半导体发光元件
TW202029529A (zh) 發光元件及其製造方法
US8735923B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR20200114133A (ko) 발광 다이오드 칩
JP7354261B2 (ja) 発光ダイオード
US20230032550A1 (en) Optoelectronic semiconductor device and method for producing an optoelectronic semiconductor device
KR20110138755A (ko) 발광 소자
US11870009B2 (en) Edge structures for light shaping in light-emitting diode chips
CN218602469U (zh) 一种倒装发光二极管芯片
CN117133845A (zh) 发光元件及发光模块
KR101553977B1 (ko) 반도체 발광다이오드
CN117810338A (zh) 发光元件及具有此发光元件的背光单元及显示装置
WO2023235312A1 (en) Interconnect structures for improved light-emitting diode chip performance
CN115799413A (zh) 微型发光二极管及发光装置
KR20110101463A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230920

R150 Certificate of patent or registration of utility model

Ref document number: 7354261

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150