JP2022529822A - ディスプレイの下にあるセンサの性能を向上させるための方法及び構成 - Google Patents

ディスプレイの下にあるセンサの性能を向上させるための方法及び構成 Download PDF

Info

Publication number
JP2022529822A
JP2022529822A JP2021562890A JP2021562890A JP2022529822A JP 2022529822 A JP2022529822 A JP 2022529822A JP 2021562890 A JP2021562890 A JP 2021562890A JP 2021562890 A JP2021562890 A JP 2021562890A JP 2022529822 A JP2022529822 A JP 2022529822A
Authority
JP
Japan
Prior art keywords
pixel
display
electronic device
area
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021562890A
Other languages
English (en)
Other versions
JP7238165B2 (ja
Inventor
ウォーレン エス リュートルト－ルイ
ウー シク ジュン
ルードバリ アバス ジャムシディ
シン－フン イェ
クリストファー イー グラゾウスキ
ジャン－ピエール エス ギユー
ユチ チェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of JP2022529822A publication Critical patent/JP2022529822A/ja
Application granted granted Critical
Publication of JP7238165B2 publication Critical patent/JP7238165B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/831—Aging
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

Figure 2022529822000001
電子デバイスは、ディスプレイと、ディスプレイの下にあるセンサと、を含み得る。ディスプレイは、電子デバイスのユーザに画像を表示するためのサブ画素のアレイを含み得る。サブ画素のアレイの少なくとも一部分は、センサへの、ディスプレイを通る光透過率を向上させるために、画素除去領域内で選択的に除去し得る。画素除去領域は、薄膜トランジスタ構造を欠き、電源線を欠き、再ルーティングされた行／列線により連続的な開放エリアを有し、タッチ回路を部分的に欠き、任意選択的にダミー接点を含み、及び／又は選択的にパターン化された表示層を有する、複数の画素無し領域を含み得る。

Description

本出願は、概して電子デバイスに関し、特に、ディスプレイを有する電子デバイスに関する。
（関連出願の相互参照）
本出願は、２０２０年３月２０日付出願の米国特許出願第１６／８２５，９７８号、及び２０１９年４月２３日付出願の米国仮特許出願第６２／８３７，６２８号に対する優先権を主張するものであり、それらの全体が参照により本明細書に組み込まれる。
電子デバイスは、多くの場合、ディスプレイを含む。例えば、電子デバイスは、有機発光ダイオード画素に基づいた有機発光ダイオード（ＯＬＥＤ）ディスプレイを有してもよい。このタイプのディスプレイでは、各画素は、発光ダイオードと、光を生成するために、発光ダイオードへの信号の印加を制御するための薄膜トランジスタとを含む。発光ダイオードは、アノードとカソードとの間に配置されたＯＬＥＤ層を含んでもよい。
フルフェイスディスプレイを用いたボーダレス電子デバイスへの動向がある。しかしながら、これらのデバイスは、他のデバイス能力を提供するために、カメラ、周辺光センサ、及び近接センサなどのセンサを依然として含む必要があり得る。今ではディスプレイが電子デバイスの前面全体を覆うため、センサはディスプレイスタックの下に配置しなければならない。しかしながら、実際には、ディスプレイスタックを通る光の透過量は非常に少なく（すなわち、透過率は可視スペクトルにおいて２０％未満であり得る）、ディスプレイの下での感知性能を大幅に制限する。
本明細書に記載される実施形態は、こうした背景から生まれたものである。
電子デバイスは、ディスプレイと、ディスプレイの下に形成された光センサとを含み得る。ディスプレイ上の画素除去領域は、センサと少なくとも部分的に重なり得る。画素除去領域は、それぞれが薄膜トランジスタを欠いている複数の非画素領域を含み得る。複数の非画素領域は、センサへの、ディスプレイを通る光の透過率を増大させるように構成されている。１つの好適な構成では、画素除去領域内の全ての表示サブ画素のうちの半分を除去して、センサへの、ディスプレイを通る光の透過率を増大させることができる。概して、画素除去領域内の全ての表示サブ画素のうちの１０～９０％を除去することにより、センサへの、ディスプレイを通る光の透過率を増大させることができる。
一実施形態によれば、画素除去領域内の全ての表示サブ画素のサブセットは、同じ色の最も近い隣接するサブ画素を反復的に取り除くことによって除去されてもよい。ディスプレイは、同じ又は異なるサイズ／形状である２つ以上の画素除去領域を含んでもよい。画素除去領域は、ディスプレイの縁部全体に及んでもよい。画素除去領域は、ディスプレイの角部に及んでもよい。画素除去領域は、ディスプレイ内のノッチエリアに及んでもよい。画素除去領域はまた、表示エリア全体に及んでもよい。画素除去領域は、任意選択的に、ディスプレイの任意の部分に及んでもよい。
複数の非画素領域はまた、垂直電源ルーティングトレースを欠いていてもよい。所望であれば、複数の非画素領域内の少なくとも一部の水平及び垂直制御線は、ディスプレイを通ってセンサに進む光の回折量を低減する連続的な開放エリアを提供するように再ルーティングされる。複数の非画素領域のそれぞれはまた、ダミー接点を欠いていてもよく、或いは、画素除去領域内の発光電流の均一性を提供するのに役立つダミー接点を含んでもよい。
電子デバイスは、ディスプレイの上に形成された導電性タッチセンサメッシュを更に含んでもよい。１つの好適な構成では、導電性タッチセンサメッシュは、画素除去領域から除去されない。別の好適な構成では、導電性タッチセンサメッシュは、画素除去領域から完全に除去される。更に別の好適な構成では、導電性タッチセンサメッシュは、画素除去領域から部分的にのみ除去される。ディスプレイは、画素除去領域内で選択的にパターン化することで、センサへの、ディスプレイを通る光の透過率を増大させるブランケット層を更に含んでもよい。ブランケット層は、基板保護層、ゲート誘電体層、無機パッシベーション層、及び有機画素画定層からなるグループから選択される表示層であってもよい。
一実施形態に係る、ディスプレイ及び１つ以上のセンサを有する例示的な電子デバイスの概略図である。 一実施形態に係る、発光要素を備えた例示的なディスプレイの概略図である。 一実施形態に係る、例示的な表示画素の回路図である。 一実施形態に係る、少なくとも部分的にセンサを覆う例示的なディスプレイスタックの側断面図である。 いくつかの実施形態に係る、光透過率を向上させるための様々な画素除去スキームを示す上面図である。 いくつかの実施形態に係る、光透過率を向上させるための様々な画素除去スキームを示す上面図である。 いくつかの実施形態に係る、光透過率を向上させるための様々な画素除去スキームを示す上面図である。 いくつかの実施形態に係る、光透過率を向上させるための様々な画素除去スキームを示す上面図である。 一実施形態に係る、赤色サブ画素を体系的に除去し得る方法を示す上面レイアウト図である。 一実施形態に係る、図５Ａの配置から、追加の赤色サブ画素を更に体系的に除去し得る方法を示す上面レイアウト図である。 一実施形態に係る、図５Ａに示すプロセスに従う例示的な画素除去スキームを示す図である。 一実施形態に係る、図５Ａに示すプロセスに従う例示的な画素除去スキームを示す図である。 一実施形態に係る、不均一サブ画素省略を示す図である。 一実施形態に係る、別の例示的な画素除去スキームを示す図である。 一実施形態に係る、垂直画素除去スキームを示す図である。 一実施形態に係る、２回の画素除去反復後の画素配置の図である。 一実施形態に係る、緑色サブ画素がより多く除去された画素配置の図である。 一実施形態に係る、画素除去後の非ペンタイル画素配置の図である。 いくつかの実施形態に係る、ディスプレイが、図４～図６のスキームを使用して画素が選択的に除去されている１つ以上の局所化領域を有し得る方法を示す、電子デバイスディスプレイの正面図である。 いくつかの実施形態に係る、ディスプレイが、図４～図６のスキームを使用して画素が選択的に除去されている１つ以上の局所化領域を有し得る方法を示す、電子デバイスディスプレイの正面図である。 いくつかの実施形態に係る、ディスプレイが、図４～図６のスキームを使用して画素が選択的に除去されている１つ以上の局所化領域を有し得る方法を示す、電子デバイスディスプレイの正面図である。 いくつかの実施形態に係る、ディスプレイが、図４～図６のスキームを使用して画素が選択的に除去されている１つ以上の局所化領域を有し得る方法を示す、電子デバイスディスプレイの正面図である。 いくつかの実施形態に係る、ディスプレイが、図４～図６のスキームを使用して画素が選択的に除去されている１つ以上の局所化領域を有し得る方法を示す、電子デバイスディスプレイの正面図である。 いくつかの実施形態に係る、ディスプレイが、図４～図６のスキームを使用して画素が選択的に除去されている１つ以上の局所化領域を有し得る方法を示す、電子デバイスディスプレイの正面図である。 一実施形態に係る、ディスプレイが、曲線状の縁部において画素が選択的に除去されている１つ以上の局所化領域を有し得る方法を示す、電子デバイスディスプレイの側断面図である。 一実施形態に係る、サブ画素トランジスタを選択的に除去して透過率を増大させ得る方法を示す、上面レイアウト図である。 一実施形態に係る、除去されたトランジスタの上の電力線も省略して、透過率を更に増大させ得る方法を示す、上面レイアウト図である。 一実施形態に係る、光回折を低減するために、水平及び垂直ルーティング線を再ルーティングして、より大きな連続開口部を提供し得る方法を示す、上面レイアウト図である。 一実施形態に係る、サブ画素構造が単一の行に沿って再配置される方法を示す、上面レイアウト図である。 一実施形態に係る、サブ画素構造のサイズを拡大し得る方法を示す、上面レイアウト図である。 一実施形態に係る、不透明マスクを使用してアパーチャ開口部を画定し得る方法を示す、上面レイアウト図である。 一実施形態に係る、画素除去領域の上に形成された例示的なタッチ導電性メッシュ回路を示す、上面レイアウト図である。 一実施形態に係る、タッチ導電性メッシュ回路が画素除去領域の上で部分的に除去され得る方法を示す、上面レイアウト図である。 一実施形態に係る、サブ画素トランジスタが除去されている領域がどのようにダミー接点を欠いているかを示す、上面レイアウト図である。 一実施形態に係る、サブ画素トランジスタが除去されている領域がどのようにダミー接点を含むかを示す、上面レイアウト図である。 一実施形態に係る、ダミー接点の存在が発光電流プロファイルを改善するのに役立ち得る方法を示す、発光電流対ゲート－ソース間電圧のプロットである。 一実施形態に係る、ディスプレイスタック内のブランケット層の少なくとも一部を選択的にパターン化することで光透過率を改善し得る方法を示す、例示的なディスプレイスタックの側断面図である。
ディスプレイを備え得るタイプの例示的な電子デバイスを、図１に示す。電子デバイス１０は、ラップトップコンピュータ、組み込み型コンピュータを含むコンピュータモニタ、タブレットコンピュータ、セルラー電話機、メディアプレーヤ、又は他のハンドヘルド型若しくはポータブル型の電子デバイスなどのコンピューティングデバイス、腕時計型デバイス、ペンダント型デバイス、ヘッドホン型若しくはイヤホン型デバイス、眼鏡若しくはユーザの頭部上に装着される他の機器内に組み込まれたデバイス、又は他のウェアラブル若しくは小型のデバイスなどのより小さいデバイス、ディスプレイ、組み込み型コンピュータを含むコンピュータディスプレイ、組み込み型コンピュータを含まないコンピュータディスプレイ、ゲーミングデバイス、ナビゲーションデバイス、ディスプレイを有する電子機器がキオスク若しくは自動車内に装着されているシステムなどの組み込み型システム、あるいは他の電子機器であることができる。電子デバイス１０は、一対の眼鏡（例えば、支持フレーム）の形状を有してもよく、ヘルメット形状を有する筐体を形成してもよく、又はユーザの頭部上若しくは眼の近くに１つ以上のディスプレイの構成要素を装着及び固定するのに役立つ他の構成を有してもよい。
図１に示すように、電子デバイス１０は、デバイス１０の動作をサポートするための制御回路１６を含むことができる。制御回路１６は、ハードディスクドライブ記憶装置、不揮発性メモリ（例えば、フラッシュメモリ、又はソリッドステートドライブを形成するように構成されている他の電気的にプログラム可能な読み出し専用メモリ）、揮発性メモリ（例えば、静的又は動的ランダムアクセスメモリ）などの記憶装置を含む場合がある。制御回路１６内の処理回路は、デバイス１０の動作を制御するために使用される場合がある。処理回路は、１つ以上のマイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ、ベースバンドプロセッサ、電力管理ユニット、オーディオチップ、特定用途向け集積回路などに基づいてもよい。
入出力デバイス１２などのデバイス１０内の入出力回路を使用して、データをデバイス１０へ供給することを可能にしてもよく、データをデバイス１０から外部デバイスへ提供することを可能にしてもよい。入出力デバイス１２は、ボタン、ジョイスティック、スクロールホイール、タッチパッド、キーパッド、キーボード、マイクロフォン、スピーカ、音源、振動器、カメラ、センサ、発光ダイオード、及び他の状態インジケータ、データポートなどを含むことができる。ユーザは、入出力デバイス１２の入力リソースを介してコマンドを供給することによって、デバイス１０の動作を制御することができ、入出力デバイス１２の出力リソースを使用して、デバイス１０から状態情報及び他の出力を受信することができる。
入出力デバイス１２は、ディスプレイ１４などの１つ以上のディスプレイを含んでもよい。ディスプレイ１４は、ユーザからのタッチ入力を取り入れるためのタッチセンサを含むタッチスクリーンディスプレイであることができ、又はディスプレイ１４は、タッチセンシティブでなくてもよい。ディスプレイ１４用のタッチセンサは、容量性タッチセンサ電極のアレイ、音響タッチセンサ構造体、抵抗性タッチコンポーネント、力ベースのタッチセンサ構造体、光ベースのタッチセンサ、又は他の好適なタッチセンサの配置に基づくものであることができる。ディスプレイ１４用のタッチセンサは、ディスプレイ１４の表示画素を有する共通ディスプレイ基板上に形成された電極から形成されてもよく、又はディスプレイ１４の画素に重なる別個のタッチセンサパネルから形成されてもよい。所望であれば、ディスプレイ１４は、タッチセンシティブでなくてもよい（すなわち、タッチセンサが省略されてもよい）。電子デバイス１０内のディスプレイ１４は、ユーザが典型的な視点から目線を逸らす必要なくビューイングできるヘッドアップディスプレイであってもよく、又はユーザの頭部上に装着されるデバイスに組み込まれたヘッドマウントディスプレイであってもよい。所望であれば、ディスプレイ１４は、ホログラムを表示するために使用されるホログラフィックディスプレイであってもよい。
制御回路１６が使用されて、オペレーティングシステムコード及びアプリケーションなどのソフトウェアをデバイス１０上で実行することができる。デバイス１０の動作中、制御回路１６上で実行中のソフトウェアは、ディスプレイ１４上に画像を表示することができる。
入出力デバイス１２はまた、力センサ（例えば、歪みゲージ、容量性力センサ、抵抗力センサなど）、マイクロフォンなどのオーディオセンサ、容量性センサなどのタッチセンサ及び／又は近接センサ（例えば、ディスプレイに関連付けられた二次元容量性タッチセンサ、及び／又はボタン、トラックパッド、若しくはディスプレイに関連付けられていない他の入力デバイスを形成するタッチセンサ）、並びに他のセンサなどの、１つ以上のセンサ１３を含むことができる。いくつかの実施形態では、センサ１３は、光を放射して検出する光センサなどの光センサ（例えば、半反射型光近接構造などの光近接センサ）、超音波センサ、並びに／又は他のタッチ及び／若しくは近接センサ、単色及び色周辺光センサ、画像センサ、指紋センサ、温度センサ、三次元非接触ジェスチャ（「エアジェスチャ」）を測定するための近接センサ及び他のセンサ、圧力センサ、位置、向き、及び／又は動きを検出するためのセンサ（例えば、加速度計、コンパスセンサなどの磁気センサ、ジャイロスコープ、及び／又はこれらのセンサの一部若しくは全てを含む慣性測定ユニット）、健康センサ、高周波センサ、深度センサ（例えば、ステレオ撮像装置に基づく構造化光センサ及び／又は深度センサ）、飛行時間測定値を収集する、自己混合センサ並びに光検出及び測距（ライダー）センサなどの光センサ、湿度センサ、水分センサ、視線追跡センサ、及び／又は他のセンサを含むことができる。いくつかの構成では、デバイス１０は、ユーザ入力を収集するためにセンサ１３及び／又は他の入出力デバイスを使用することができる（例えば、ボタン押圧入力を収集するためにボタンを使用することができ、ユーザタッチスクリーン入力を収集するためにディスプレイに重なるタッチセンサを使用することができ、タッチ入力を収集するためにタッチパッドを使用することができ、オーディオ入力を収集するためにマイクロフォンを使用することができ、指が入力面に接触するときの監視に加速度計を使用することができ、ひいては、指押圧入力を収集するために使用することができる）。
ディスプレイ１４は、有機発光ダイオードディスプレイであってもよく、又は他のタイプのディスプレイ技術に基づくディスプレイであってもよい。ディスプレイ１４が有機発光ダイオードディスプレイであるデバイス構成は、時に、一例として本明細書において説明されている。しかし、これは単なる例示である。所望であれば、任意の好適なタイプのディスプレイが使用され得る。概して、ディスプレイ１４は、矩形形状を有してもよく（すなわち、ディスプレイ１４は矩形の設置面積、及び矩形の設置面積の周りに延びる矩形の周辺縁部を有してもよく）、又は他の好適な形状を有してもよい。ディスプレイ１４は平らであってもよく、又は曲線状の輪郭を有してもよい。
ディスプレイ１４の一部の上面図を図２Ａに示す。図２Ａに示すように、ディスプレイ１４は、基板上に形成された画素２２のアレイを有し得る。画素２２は、データ線Ｄなどの信号経路を介してデータ信号を受信することができ、水平制御線Ｇ（ゲート線、走査線、放射制御線などと呼ばれることもある）などの制御信号経路を介して１つ以上の制御信号を受信することができる。ディスプレイ１４内には、任意の好適な数の行及び列の画素２２が存在し得る（例えば、数十以上、数百以上、若しくは数千以上）。各画素２２は、薄膜トランジスタ２８及び薄膜コンデンサなどの薄膜トランジスタ回路から形成された画素制御回路の制御下で光２４を放射する、発光ダイオード２６を含み得る。薄膜トランジスタ２８は、ポリシリコン薄膜トランジスタ、インジウム亜鉛ガリウム酸化物（ＩＧＺＯ）トランジスタなどの半導体酸化物薄膜トランジスタ、又は他の半導体から形成された薄膜トランジスタであってもよい。画素２２は、カラー画像を表示する能力をディスプレイ１４に提供するために異なる色（例えば、赤色、緑色、及び青色）の発光ダイオードを含んでもよく、又は単色画素であってもよい。
ディスプレイドライバ回路を使用して、画素２２の動作を制御することができる。ディスプレイドライバ回路は、集積回路、薄膜トランジスタ回路、又は他の好適な回路から形成することができる。図２Ａのディスプレイドライバ回路３０は、経路３２を介して、図１の制御回路１６などのシステム制御回路と通信するための通信回路を含んでもよい。経路３２は、フレキシブルプリント回路又は他のケーブル上のトレースから形成されてもよい。動作中、制御回路（例えば、図１の制御回路１６）は、ディスプレイ１４に表示される画像に関する情報をディスプレイドライバ回路３０に供給することができる。
表示画素２２上に画像を表示するために、ディスプレイドライバ回路３０は、経路３８を介して、クロック信号及び他の制御信号をゲートドライバ回路３４などの補助ディスプレイドライバ回路に発行しながら、画像データをデータ線Ｄに供給することができる。所望であれば、ディスプレイドライバ回路３０はまた、ディスプレイ１４の反対側の縁部上のゲートドライバ回路３４にクロック信号及び他の制御信号を供給してもよい。
ゲートドライバ回路３４（行制御回路と呼ばれることもある）は、集積回路の一部として実装されてもよく、及び／又は薄膜トランジスタ回路を使用して実装されてもよい。ディスプレイ１４内の水平制御線Ｇは、走査線信号などのゲート線信号、発光有効化制御信号、及び各行の表示画素２２を制御するための他の水平制御信号を搬送することができる。画素２２の行毎に任意の好適な数の水平制御信号（例えば、１つ以上の行制御信号、２つ以上の行制御信号、３つ以上の行制御信号、４つ以上の行制御信号、など）が存在してもよい。
表示画素２２が形成されているディスプレイ１４上の領域は、本明細書では時にアクティブエリアと呼ばれ得る。電子デバイス１０は、周辺縁部を備えた外部筐体を有する。アクティブを囲み、かつデバイス１０の周辺縁部内の領域は、境界領域である。画像は、アクティブ領域内のデバイスのユーザに対してのみ表示され得る。概して、デバイス１０の境界領域を最小化することが望ましい。例えば、デバイス１０は、デバイスの前面全体にわたって延在するフルフェイスディスプレイ１４と併せて提供することができる。所望であれば、ディスプレイ１４はまた、横方向縁部の少なくとも一部又はデバイス１０の背面の少なくとも一部がディスプレイ目的のために使用されるように、前面の縁部上を包み込んでもよい。
図２Ｂは、ディスプレイ１４内の例示的な有機発光ダイオード表示画素２２の回路図である。図２Ｂに示すように、表示画素２２は、蓄積コンデンサＣｓｔ、並びに半導体酸化物トランジスタＴｏｘｉｄｅ、駆動トランジスタＴｄｒｉｖｅ、データローディングトランジスタＴｄａｔａ、第１の発光トランジスタＴｅｍ１、第２の発光トランジスタＴｅｍ２、及びアノードリセットトランジスタＴａｒなどの及び関連する画素トランジスタを含んでもよい。トランジスタＴｏｘｉｄｅは、半導体酸化物（例えば、インジウムガリウム亜鉛酸化物又はＩＧＺＯなどの半導体酸化物から形成されるｎ型チャネルを有するトランジスタ）を使用して形成されるが、他のトランジスタは、シリコン（例えば、「ＬＴＰＳ」又は低温ポリシリコンと呼ばれることもある、低温プロセスを使用して堆積されたポリシリコンチャネル）から形成された薄膜トランジスタであってもよい。半導体酸化物トランジスタは、シリコントランジスタよりも漏れが低いため、半導体酸化物トランジスタとしてトランジスタＴｏｘｉｄｅを実装することは、（例えば、電流がゲート端子又は駆動トランジスタＴｄｒｉｖｅから漏れ出すのを防ぐことによって）フリッカを低減するのに役立つ。
別の好適な構成では、トランジスタＴｏｘｉｄｅ及びＴｄｒｉｖｅは、半導体酸化物トランジスタとして実装されてもよく、残りのトランジスタＴｄａｔａ、Ｔｅｍ１、Ｔｅｍ２、及びＴａｒは、ＬＴＰＳトランジスタであってもよい。トランジスタＴｄｒｉｖｅは駆動トランジスタとして機能し、画素２２の発光電流にとって重要な閾値電圧を有する。トランジスタＴｄｒｉｖｅの閾値電圧はヒステリシスを経験し得るため、駆動トランジスタをトップゲート半導体酸化物トランジスタとして形成することは、ヒステリシスを低減するのに役立ち得る（例えば、トップゲートＩＧＺＯトランジスタは、シリコントランジスタよりも低いＶｔｈヒステリシスを経験する）。所望であれば、残りのトランジスタＴｄａｔａ、Ｔｅｍ１、Ｔｅｍ２、及びＴａｒのいずれもが、半導体酸化物トランジスタとして実装され得る。概して、トランジスタＴｄｒｉｖｅ、Ｔｄａｔａ、Ｔｅｍ１、Ｔｅｍ２、及びＴａｒのうちの任意の１つは、ｎ型（すなわち、ｎチャネル）又はｐ型（すなわち、ｐチャネル）シリコン薄膜トランジスタのいずれかであってもよい。所望であれば、画素２２は、６個よりも多くの若しくは少ないトランジスタを含んでもよく、及び／又は１個よりも多くの若しくは少ない内部コンデンサを含んでもよい。
表示画素２２は、有機発光ダイオード（ＯＬＥＤ）２０４を含んでもよい。正電源端子２００に正電源電圧ＶＤＤＥＬを供給し、接地電源端子２０２に接地電源電圧ＶＳＳＥＬを供給することができる。正電源電圧ＶＤＤＥＬは、３Ｖ、４Ｖ、５Ｖ、６Ｖ、７Ｖ、２～８Ｖ、又は任意の好適な正電源電圧レベルであってもよい。接地電源電圧ＶＳＳＥＬは、０Ｖ、－１Ｖ、－２Ｖ、－３Ｖ、－４Ｖ、－５Ｖ、－６Ｖ、－７Ｖ、又は任意の好適な接地若しくは負電源電圧レベルであってもよい。駆動トランジスタＴｄｒｉｖｅの状態により、端子２００からダイオード２０４を通って端子２０２に流れる電流量を制御し、それによって表示画素２２からの発光量を制御する。有機発光ダイオード２０４は、関連寄生容量ＣOLED（図示せず）を有し得る。
端子２０９は、ダイオード２０４が使用されていないときにダイオード２０４をオフにするのを支援するために、アノードリセット電圧Ｖａｒを供給するために使用され得る。したがって、端子２０９は、アノードリセット又は初期化線と呼ばれることがある。図２Ａの行ドライバ回路３４などのディスプレイドライバ回路からの制御信号は、行制御端子２１２、２１４－１、２１４－２、及び２１４－３などの制御端子に供給される。行制御端子２１２は、発光制御端子（発光線又は発光制御線と呼ばれることもある）として機能することができ、行制御端子２１４－１、２１４－２、及び２１４－３は、第１、第２、及び第３の走査制御端子（走査線又は走査制御線と呼ばれることもある）として機能することができる。発光制御信号ＥＭは、端子２１２に供給されてもよい。走査制御信号ＳＣ１、ＳＣ２、及びＳＣ３はそれぞれ、走査端子２１４－１、２１４－２、及び２１４－３に印加されてもよい。データ信号端子２１０などのデータ入力端子は、表示画素２２用の画像データを受信するために、図２Ａのそれぞれのデータ線Ｄに結合されている。データ端子２１０はまた、データ線と呼ばれ得る。
図２Ｂの実施例では、トランジスタＴｅｍ１、Ｔｄｒｉｖｅ、Ｔｅｍ２、及びＯＬＥＤ３０４は、電源端子２００と２０２との間で直列に結合されてもよい。具体的には、第１の発光制御トランジスタＴｅｍ１は、正電源端子２００に結合されたソース端子と、発光線２１２を介して発光制御信号ＥＭ２を受信するゲート端子と、ドレイン端子（ノード１とラベル付けされる）と、を有し得る。トランジスタの「ソース」端子及び「ドレイン」端子は、時には互換的に使用することができ、したがって、「ソース－ドレイン」端子と称されることもある。駆動トランジスタＴｄｒｉｖｅは、ノード１に結合されたソース端子と、ゲート端子（ノード２とラベル付けされる）と、ドレイン端子（ノード３とラベル付けされる）と、を有し得る。第２の発光制御トランジスタＴｅｍ２は、ノード３に結合されたソース端子と、発光線２１２を介して発光制御信号ＥＭも受信するゲート端子と、発光ダイオード２０４を介して接地電源端子２０２に結合されたドレイン端子（ノード４とラベル付けされている）と、を有し得る。このように構成することにより、発光位相中に発光制御信号ＥＭをアサートしてトランジスタＴｅｍ１及びＴｅｍ２をオンにし、発光ダイオード２０４を通って電流を流すことが可能になり得る。
蓄積コンデンサＣｓｔは、正電源線２００に結合された第１の端子と、ノード２に結合された第２の端子と、を有し得る。画素２２にロードされる画像データは、コンデンサＣｓｔを使用して発光位相全体にわたって電荷を保持することによって、画素２２に少なくとも部分的に記憶され得る。トランジスタＴｏｘｉｄｅは、ノード２に結合されたソース端子と、走査線２１４－１を介して走査制御信号ＳＣ１を受信するように構成されたゲート端子と、ノード３に結合されたドレイン端子と、を有し得る。信号ＳＣ１は、トランジスタＴｏｘｉｄｅをオンにしてトランジスタＴｄｒｉｖｅのドレイン端子及びゲート端子を短絡させるようにアサートすることができる。ゲート端子及びドレイン端子が短絡されるトランジスタ構成は、「ダイオード接続」と称される場合がある。
データローディングトランジスタＴｄａｔａは、データ線２１０に結合されたソース端子と、走査線２１４－２を介して走査制御信号ＳＣ２を受信するように構成されたゲート端子と、ノード１に結合されたドレイン端子と、を有し得る。このように構成することにより、信号ＳＣ２をアサートしてトランジスタＴｄａｔａをオンにし、データ線２１０からのデータ電圧をノード１にロードすることが可能になり得る。トランジスタＴａｒは、ノード４に結合されたソース端子と、走査線２１４－３を介して走査制御信号ＳＣ３を受信するように構成されたゲート端子と、初期化線２０９に結合されたドレイン端子と、を有し得る。このように構成することにより、走査制御信号ＳＣ３をアサートしてトランジスタＴａｒをオンにし、ノード４をアノードリセット電圧レベルＶａｒに駆動することができる。所望であれば、線２０９上のアノードリセット電圧Ｖａｒを、画素２２の動作中に異なるレベルに動的にバイアスすることができる。
デバイスの前面全体を覆うフルフェイスディスプレイ１４を有するデバイス１０は、センサ１３をディスプレイ１４の下に装着する必要があり得る。図３は、一実施形態に係る、センサを少なくとも部分的に覆う、ディスプレイ１４の例示的なディスプレイスタックの側断面図である。図３に示すように、ディスプレイスタックは、裏材フィルム３００と、裏材フィルム３００上に形成された基板３０２などの基板とを含み得る。基板３０２は、ガラス、金属、プラスチック、セラミック、サファイア、又は他の好適な基板材料から形成することができる。いくつかの構成では、基板３０２は、（例として）ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、又はポリエチレンナフタレート（ＰＥＮ）から形成される有機基板であってもよい。基板３０２の表面は、任意選択的に、１つ以上のバッファ層（例えば、酸化シリコン、窒化シリコンなどの層などの無機バッファ層）で覆われていてもよい。
薄膜トランジスタ（ＴＦＴ）層３０４を、基板３０２上に形成してもよい。ＴＦＴ層３０４は、薄膜トランジスタ、薄膜コンデンサ、付随ルーティング回路、並びに複数の金属ルーディング層及び誘電体層内に形成された他の薄膜構造などの薄膜トランジスタ回路を含んでもよい。有機発光ダイオード（ＯＬＥＤ）層３０６を、ＴＦＴ層３０４の上に形成してもよい。ＯＬＥＤ層３０６は、ダイオードカソード層、ダイオードアノード層、及びカソード層とアノード層との間に介在する発光材料を含んでもよい。
ＴＦＴ層３０４及びＯＬＥＤ層３０６に形成された回路は、封止層３０８によって保護されてもよい。一例として、封止層３０８は、第１の無機封止層と、第１の無機封止層上に形成された有機封止層と、有機封止層上に形成された第２の無機封止層と、を含んでもよい。このようにして形成された封入層３０８は、水分及び他の潜在的な汚染物質が、層３０８によって覆われた導電回路を損傷することを防止するのに役立ち得る。
１つ以上の偏光子フィルム３１２を、接着剤３１０を使用して封止層３０８の上に形成してもよい。接着剤３１０を、高い光透過率を提供する光学的に透明な接着剤（ＯＣＡ）材料を使用して実装してもよい。タッチスクリーンディスプレイ１４のタッチセンサ機能を実装する１つ以上のタッチ層３１６を、接着剤３１４（例えば、ＯＣＡ材料）を使用して偏光子フィルム３１２の上に形成してもよい。例えば、タッチ層３１６は、容量性タッチセンサ電極のアレイを集合的に形成する、水平タッチセンサ電極及び垂直タッチセンサ電極を含んでもよい。最後に、ディスプレイスタックは、追加の接着剤３１８（例えば、ＯＣＡ材料）を使用して、タッチ層３１６の上に形成されたカバーガラス層３２０でトップオフされてもよい。カバーガラス３２０は、ディスプレイ１４用の外側保護層として機能し得る。
更に図３を参照すると、センサ１３を、電子デバイス１０内のディスプレイスタックの下に形成してもよい。図１に関連して上述したように、センサ１３は、カメラ（例えば、赤外線カメラ）、近接センサ、周辺光センサ、指紋センサ、又は他の光ベースのセンサなどの光センサであってもよい。そのようなシナリオでは、センサ１３の性能は、矢印３５０によって示すように、ディスプレイスタックを通過する光の透過率に依存する。しかしながら、典型的なディスプレイスタックは、かなり制限された透過特性を有する。例えば、ディスプレイスタックを通って進むときに、可視スペクトル内の光の８０％超が失われるため、ディスプレイ１４下での感知を困難にする。
ディスプレイスタック内の複数の層のそれぞれが、センサ１３への光透過率の劣化に寄与する。特に、ディスプレイスタックのＴＦＴ層３０４内の高密度薄膜トランジスタ及び付随ルーティング構造が、実質的に低透過率に寄与する。一実施形態によれば、表示画素の少なくとも一部は、センサ（単数又は複数）１３の真上に配置されたディスプレイスタックの領域内で選択的に除去されてもよい。表示画素の少なくとも一部分が除去された、センサ（単数又は複数）１３を少なくとも部分的に覆う又はそこに重なるディスプレイ１４の領域は、「画素除去領域」と呼ばれることがある。各画素除去領域は、より低いサブ画素密度であるが、依然として画素を有し得る。画素無し領域内の表示画素を除去すること（例えば、１つ以上のサブ画素に関連付けられたトランジスタ及び／又はコンデンサを除去すること）により、透過率の増大に大幅に役立ち、ディスプレイ下センサ１３の性能を向上させることができる。したがって、画素除去領域は、第１のサブ画素密度を有し得、一方、ディスプレイの残り（多くの場合、集合的にアクティブエリアと呼ばれる）は、第１のサブ画素密度よりも高い第２の（「ネイティブ」）サブ画素密度を呈し得る。アクティブエリアのネイティブサブ画素密度は、画素除去領域のサブ画素密度の少なくとも２倍、３倍、４倍、１～５倍、又は１～１０倍であってもよい。
図４Ａ～図４Ｄは、いくつかの実施形態に係る、光透過率を向上させるための様々な画素除去領域を示す上面図である。一例として、ディスプレイ１４は、概して、赤色（Ｒ）サブ画素、緑色（Ｇ）サブ画素、及び青色（Ｂ）サブ画素を含む繰り返し画素グループ４００を含んでもよい。図４Ａに示されるように、各画素グループ４００は、ＢＧＲＧサブ画素をこの順序で含み、かつ最下行がＲＧＢＧサブ画素をこの順序で含む、２行の色サブ画素を含んでもよい。この特定のパターンは単に例示であり、本実施形態の範囲を限定することを意図するものではない。所望であれば、他の色表示パターンは、他の色のサブ画素（例えば、シアンサブ画素、マゼンタサブ画素、黄色サブ画素、透明サブ画素など）のサブ画素を含み得る、ディスプレイ１４に実装されてもよい。
図４Ａの実施例では、全ての他の画素グループ４００は、チェッカー盤状パターンに従って除去されている。斑点化された領域は、除去スキームが実施されていない場合にサブ画素が存在する場所を示しているが、ここでは、除去されている表示サブ画素に対応する薄膜トランジスタ回路を少なくとも部分的に欠いている。それぞれの個別の斑点化された領域は、非画素領域、画素無し領域、又は画素欠落領域と呼ばれることがある。このタイプの画素除去スキームは、全ての利用可能な表示サブ画素の最大５０％まで除去することができる。
図４Ａでは、各非画素領域は、８個の除去されたサブ画素を表す。図４Ｂは、それぞれの斑点化された非画素領域が別のチェッカー盤状パターンにて１２個の除去されたサブ画素を表す、別の画素除去スキームを示している。このタイプの画素除去スキームもまた、全ての利用可能な表示サブ画素の最大５０％まで除去することができる。図４Ｃは、いくつかの斑点化された画素無し領域が４個の除去されたサブ画素を表すが、他の斑点画素無し領域が繰り返すモザイク状パターン内の２つの除去されたサブ画素のみを表す、更に別の画素除去スキームを示している。このタイプの画素除去スキームもまた、全ての利用可能な表示サブ画素の最大５０％まで除去することができる。図４Ｄは、それぞれの斑点化された画素欠落領域が、画素除去領域全体から全ての利用可能な表示サブ画素の５０％超を除去しながら１２個の除去されたサブ画素を表す、更に別の画素除去スキームを示している。
概して、デバイス１０のユーザが、センサ（単数又は複数）１３がその上に配置され得る画素除去領域の近傍のいかなる望ましくない表示アーチファクトに視覚的に気が付けないように、画素除去領域内の画素除去量は、１インチ毎の有効画素数（ＰＰＩ）が依然として十分に高いことを確実にしながら、ディスプレイスタックを通る光透過率を最大化するように注意深く選択されるべきである。図４Ａ～図４Ｄの例示的な画素除去領域は、単なる例示に過ぎない。所望であれば、ディスプレイスタックを通る所望の光透過率のレベルを達成するために、表示サブ画素の最大１０％が画素除去領域内で除去され、表示サブ画素の最大２０％が除去され、表示サブ画素の最大３０％が除去され、表示サブ画素の最大４０％が除去され、表示サブ画素の最大５０％が除去され（すなわち、画素除去領域のサブ画素密度は、ネイティブアクティブエリアのサブ画素密度の半分であり得る）、表示サブ画素の０～５０％が除去され、表示サブ画素の１０～５０％が除去され、表示サブ画素の２０～５０％が除去され、表示サブ画素の３０～５０％が除去され、表示サブ画素の５１～９０％が除去され、又は表示サブ画素の５０％超が除去されている（すなわち、画素除去領域のサブ画素密度は、ネイティブアクティブエリアのサブ画素密度の半分未満であり得る）他の画素除去配置が実装されてもよい。
図４Ａ～図４Ｄの実施形態に示す例示的な画素除去スキームでは、ディスプレイ１４の表面全体にわたる全ての方向でのサブ画素の均一な分布を提供することができない場合がある。ディスプレイ表面にわたってサブ画素を均一に分布させるために、同じ色の最も近いサブ画素を体系的に除去する（例えば、同じ色の最も近傍が除去され得る）、インテリジェントな画素除去プロセスを実施してもよい。図５Ａは、一実施形態に係る、赤色サブ画素を体系的に除去し得る方法を示す、上面レイアウト図である。青色及び緑色サブ画素は、本実施形態の不明瞭化を回避するのに役立つように、図５Ａから省略されている。
図５Ａに示されるように、ディスプレイ１４には、最初に赤色サブ画素２２Ｒのアレイが設けられてもよい。画素除去プロセスは、所与のサブ画素を選択することと、（選択されたサブ画素からの距離に関して）最も接近した又は最も近い隣接するサブ画素を特定することと、次いで最終画素除去領域内のこれらの特定されたサブ画素を除去／省略することと、を含み得る。例えば、サブ画素２２Ｒ－１は、第１の選択されたサブ画素を表し得る。次いで、２つの最も近いサブ画素が、除去のために（マークアップ「Ｘ」によって示されるように）マーキングされてもよい。サブ画素２２Ｒ－２は、第２の選択されたサブ画素を表し得る。４個の最も近いサブ画素（２つ以前にマークされたサブ画素を含む）が、除去のためにマーキングされてもよい。この画素除去プロセスは、全ての色のサブ画素に対して、表示画素アレイ全体にわたって実行され得る。
図５Ａは、画素除去の１回の反復が実行された後の、結果として得られるサブ画素アレイを示している。所望であれば、サブ画素除去の追加の反復を実行して、画素密度がより低くなるという犠牲をはらって透過率を更に増大させることができる。図５Ｂは、画素除去の別の反復が実行された後の結果として得られるサブ画素アレイ（例えば、最も近い隣接するサブ画素を再び除去することによる二次の結果）を示している。所望であれば、任意の好適な数の反復が実行されてもよい。このようにしてサブ画素を体系的に除去することにより、高ＰＰＩを維持しながら均一な色バランスを提供することができる。
図６Ａは、図５Ａに関連して説明されるタイプのプロセスを使用して、様々な色のサブ画素を除去し得る方法を示している。図６Ａに示すように、各画素グループ６００は、ＲＧＢＧサブ画素をこの順序で含み、かつ最下行がＢＧＲＧサブ画素をこの順序で含む、２行の色サブ画素を含んでもよい。具体的には、赤色、緑色、及び第１の緑色サブ画素が、第１の行から除去されてもよく、一方、第２の緑色サブ画素のみが、各画素グループ６００内の第２の行から除去される。この方法を使用して実施された画素除去領域の結果として得られる配置を、図６Ｂに示す。図６Ｂに示すように、斑点化された画素欠落領域の一部は、３個の連続した除去されたサブ画素を表す一方で、他の画素欠落領域は、１つの除去されたサブ画素のみを表す。このタイプの画素除去スキームもまた、画素除去領域内の全ての利用可能な表示サブ画素の５０％を除去してもよい（例えば、画素除去領域の画素密度は、アクティブエリアのネイティブ画素密度の半分であってもよい）。
図６Ｃは、追加の青色サブ画素が図６Ａの構成から除去される、別の好適な構成を示している。図６Ｃに示すように、他の全ての画素グループ６００は、全ての青色サブ画素が除去されることになる。換言すれば、緑色又は赤色サブ画素に対して、より多くの青色サブ画素が除去又は省略され得る（すなわち、青色サブ画素の密度は、画素除去領域内の赤色サブ画素の密度よりも低くなる）。不均一サブ画素除去／省略が青色サブ画素を標的化するこの実施例は、単なる例示に過ぎず、本実施形態を限定することを意図するものではない。所望であれば、青色／赤色サブ画素に対してより多くの緑色サブ画素を省略することができ、青色／緑色サブ画素に対してより多くの赤色サブ画素を省略することができ、又は他の不均一サブ画素除去スキームを実施することができる。更に他の好適な実施形態では、全ての異なる色のサブ画素の省略度は異なってもよく、これが各サブ画素の密度に影響を及ぼす。一例として、緑色サブ画素よりも青色サブ画素が多く除去されてもよく、赤色サブ画素よりも緑色サブ画素が多く除去されてもよい（すなわち、青色サブ画素が最も高い除去レートを有し、ひいては最も小さいサブ画素密度を有するのに対し、赤色サブ画素は最も低い除去レートを有する）。別の例として、赤色サブ画素よりも青色サブ画素が多く除去されてもよく、緑色サブ画素よりも赤色サブ画素が多く除去されてもよい（すなわち、青色サブ画素が最も高い除去レートを有するのに対し、緑色サブ画素は最も低い除去レートを有し、ひいては最も高いサブ画素密度を有する）。更に別の例として、青色サブ画素よりも緑色サブ画素が多く除去されてもよく、赤色サブ画素よりも青色サブ画素が多く除去されてもよい（すなわち、緑色サブ画素は最も高い省略レートを有するのに対し、赤色サブ画素は最も低い省略レートを有する）。他の配列もまた実装され得る。
それぞれの個々のサブ画素がディスプレイ縁部に平行な縁部を有する矩形領域として示されている図６Ｂの例は、単なる例示に過ぎない。所望であれば、それぞれのサブ画素領域は、ディスプレイ縁部に対して角度を付けられた又は回転された縁部を有してもよい（例えば、図６Ｄを参照）。図６Ｄでは、ディスプレイ縁部は、Ｘ軸又はＹ軸に平行であってもよい。ディスプレイの前面は、デバイスのユーザがディスプレイの前面をＺ方向に見るように、ＸＹ平面に平行であってもよい。図６Ｄの部分６１０は、除去前のネイティブサブ画素配列を示している。部分６１２は、色毎に１つおきのサブ画素を除去し得る方法を示している（除去されたサブ画素は「Ｘ」を使用してマークされている）。部分６１４は、サブ画素の５０％が除去された結果として得られる画素構成を示している。
図６Ｄの実施例では、サブ画素は、空の画素領域の水平ストライプが存在するように除去される（例えば、部分６１４における、サブ画素を欠く連続ストライプ領域６１５を参照）。これは単なる例示に過ぎない。所望であれば、サブ画素はまた、空の画素領域の垂直ストライプを作成するように除去されてもよい（例えば、サブ画素を欠く連続ストライプ領域６１７を有する図６Ｅを参照）。
図５Ｂに関連して上述したように、画素除去の複数の反復を実行することができる。図６Ｆは、２回の画素除去反復後の画素配置の図である。図６Ｄの部分６１４の構成と比較して、図６Ｆの構成は、更に低いサブ画素密度を有する（例えば、最も近い隣接するサブ画素を再び除去することによって、二次結果は、一次結果と比較してサブ画素数の半分のみを有し得る）。換言すれば、２回の画素除去反復の後、元のネイティブサブ画素の７５％が除去され得る。所望であれば、任意の好適な数の反復が実施されてもよい。このようにしてサブ画素を体系的に除去することにより、高ＰＰＩを維持しながら均一なカラーバランスを提供することができる。
図６Ｃに関連して上述したように、不均一サブ画素省略が実施されてもよい。図６Ｇは、より多くの緑色サブ画素が除去された画素配置の図である（例えば、除去の第２ラウンドは、緑色サブ画素に対してのみ実行され得る）。図６Ｄの部分６１４における構成と比較して、図６Ｇの構成は、同じ数の青色及び赤色サブ画素を有するが、残りの緑色サブ画素の数は、半分のみを有している。ネイティブ画素グループは、赤色及び青色サブ画素ペア毎に２つの緑色サブ画素を有するため、最も近い緑色の隣接ノードを２回除去することにより、緑色、赤色、及び青色サブ画素の総数のバランスをとる（例えば、残りの赤色、緑色、及び青色サブ画素の総数は同じであり得る）ことに役立ち得る。換言すれば、青色サブ画素の密度は、画素除去領域内の青色サブ画素の密度に等しく、赤色サブ画素の密度に等しい。所望であれば、残りの緑色サブ画素は、任意選択的に、数の減少を補償するのに役立つようにサイズを拡大することができる。
図６Ｄの部分６１０内に例示されているネイティブＲＧＢＧ／ＢＧＲＧサブ画素配列は、「ペンタイル」配列を有するものとして呼ばれ得る。所望であれば、本明細書に記載される例示的な画素除去スキームはまた、非ペンタイル又は直線状画素配置に適用されてもよい。図６Ｈは、画素除去後の非ペンタイル画素配置の図である。図６Ｈに示されるように、残りの青色、赤色、緑色サブ画素の数は同じであるが、青色領域のサブ画素領域は、緑色サブ画素領域よりもサイズが大きくてもよく、緑色サブ画素領域は、赤色サブ画素領域よりもサイズが大きくてもよい。これは単なる例示に過ぎない。概して、異なる色のサブ画素領域のサイズは、最適な表示性能のために調整され得る。
概して、表示サブ画素は、ディスプレイ１４の任意の領域（単数又は複数）から部分的に除去されてもよい。図７Ａ～図７Ｆは、一実施形態に係る、ディスプレイ１４が、図４～図６のスキームを使用して画素が選択的に除去されている１つ以上の局所化領域を有し得る方法を示す、正面図である。図７Ａの実施例は、互いに物理的に分離された様々な局所画素除去領域７００を示している（すなわち、様々な画素除去領域７００は非連続的である）。「アクティブエリア」という用語は、画素除去領域の外側にあり、かつ画素除去領域と重ならないディスプレイ１４の領域を指し得る。様々な局所エリア７００は、例えば、ディスプレイ１４の下に形成された３つの異なるセンサに対応してもよい。図７Ｂの実施例は、ディスプレイ１４の上部境界に沿って形成された連続的な画素除去領域７０２を示しており、これはデバイス１０の上部縁部近くに配置された多くの光センサが存在する場合に好適であり得る。図７Ｃの実施例は、ディスプレイ１４の角部に形成された画素除去領域７０４を示している。いくつかの構成では、画素除去領域７０４が配置されたディスプレイ１４の角部は、丸みを帯びた角部、又は実質的に９０°の角部を有する角部であってもよい。図７Ｄの実施例は、デバイス１０の上部縁部に沿った中央部分にのみ形成された画素除去領域７０６を示している（すなわち、画素除去領域はディスプレイ内の凹状ノッチエリアに及ぶ）。図７Ｅは、画素除去領域７０８及び７１０が異なる形状及びサイズを有し得る別の実施例を示している。図７Ｆは、画素除去領域がディスプレイ表面全体に及ぶ、更に別の好適な例を示している。これらの実施例は単なる例示であり、本実施形態の範囲を限定することを意図するものではない。所望であれば、光学ベースのセンサ又は他のサブディスプレイ電気構成要素と重なるディスプレイの任意の１つ以上の部分が、画素除去領域／エリアとして指定されてもよい。
更に別の好適な構成では、画素除去領域は、ディスプレイの曲線状の縁部部分に形成されてもよい。図７Ｇは、曲線状の又は屈曲した周辺縁部領域２０を示す、ディスプレイ１４の側断面図である。ユーザ７５０は、Ｚ方向に平行である矢印７５２の方向を見ることによって、ディスプレイ１４の前面を見ることができる。ディスプレイ１４の前面は、ＸＹ平面に平行である。図７Ｇに示すように、画素除去領域７１４は、屈曲した縁部２０内に形成されてもよい。概して、デバイスの１つ以上の縁部は曲線状でも屈曲していてもよく、１つ以上の画素除去領域は任意選択的に、それぞれの曲線状の縁部に形成されてもよい。
図８Ａは、図６Ａ及び図６Ｂに示される画素除去スキームに従って、一部のサブ画素を画素グループ６００から選択的に除去して透過率を増大させ得る方法を示す、上面レイアウト図である。「サブ画素除去」とラベル付けされた領域は、それらのサブ画素が除去されていなければ存在したであろう薄膜トランジスタ及びコンデンサを完全に欠いている画素無し領域に対応する。アクティブシリコン又は他の半導体材料、関連するソース－ドレイン接点、及び薄膜コンデンサ端子も含み得る薄膜トランジスタ構造を除去することにより、画素無し領域内のディスプレイスタックを通る光透過率を向上させるのに役立ち得る。
図８Ａに示すように、画素グループ６００の上部からは赤色、緑色、及び青色サブ画素が除去されているが、画素グループ６００の下部からは右端の緑色サブ画素のみが除去されている。図８Ａはまた、各表示サブ画素に関連付けられた薄膜トランジスタ上にルーティングされた様々なゲート（Ｇ）線（例えば、水平又は行制御線）及びデータ（Ｄ）線（例えば、垂直又は列制御線）を示している。更に、電源電圧ＥＬＶＤＤを搬送する電源線もまた、垂直列方向にルーティングされていてもよい。所望であれば、電源線はまた、又は代替的に、ディスプレイの表面にわたって水平方向又は対角線方向にルーティングされてもよい。
所望であれば、図８Ａの画素構造は、任意選択的に、Ｘ軸又はＹ軸に平行であるディスプレイ縁部に対して回転又は角度付けされてもよい。一例として、図８Ａの画素配置は、Ｘ軸に対して４５°の角度で回転されてもよい。所望であれば、画素構造は、他の好適な角度で（例えば、３０°、６０°、９０°、１～８９°などで）回転されてもよい。
図８Ａの実施例では、電源線（例えば幅広い方の垂直ルーティングトレースを参照）は、依然として非画素領域上にルーティングされて、全体的な光透過率の低減に寄与する。図８Ｂに示す別の好適な構成によれば、電源線は、領域８５０及び８５１などの画素無し領域から（例えば、サブ画素が除去されるべき各領域から）選択的に除去又は省略されてもよい。図８Ｂに示すように、幅広い方のＥＬＶＤＤルーティングトレースは存在せず、非画素領域８５０及び８５１を通ってルーティングされなくなっている。ＥＬＶＤＤルーティング線は、垂直方向の様々なセグメントに分割されているものとして示されているが、異なる電力セグメントは依然として、ＥＬＶＤＤルーティング線よりも高いルーティング層に形成された導電性電力メッシュ８１０を使用して接続されている。電力メッシュ８１０を使用して別個の電力線セグメントを相互接続することにより、残りのサブ画素の全てに電力を適切に供給することが可能になる。非画素領域から電源ルーティングトレースを選択的に除去することにより、画素除去領域全体の透過率を更に向上させるのに役立ち得る。図８Ｂの実施例では、非画素領域８５０及び８５１の上にルーティングされた水平ゲート線及び垂直データ線が依然として存在し、これらの領域を通って進む光の回折に寄与する可能性がある。特定の実施形態では、これらの導電トレースは、非画素領域内により大きな連続開口部を提供するように再ルーティングされてもよい（例えば、図８Ｃを参照）。図８Ｃに示されるように、ゲート線Ｇ’及びデータ線Ｄ’は、より大きな開放面積を得るために、より回路的にルーティングされてもよい。このように制御信号をルーティングすることにより、伝達の低減を犠牲にするが回折を低減する。
図８Ａ及び図８Ｂの両方では、ダイヤモンド形状領域は、各色サブ画素のＯＬＥＤに対応する。図８Ｂでは、青色、緑色、及び赤色サブ画素に関連付けられた薄膜トランジスタは、対応するＯＬＥＤと重なる領域８５６内に形成されてもよく、一方、右側の緑色サブ画素に関連付けられた薄膜トランジスタは、領域８５８内に形成されてもよい。ＴＦＴ領域８５６及び８５８は、互いに連続していないため、非画素領域８５０及び８５１もまた、互いに連続していない。
図８Ｄは、画素グループ６００が連続的な画素無し領域８６０を有し得るように、単独の緑色サブ画素（すなわち、画素グループ６００内の右上の緑色サブ画素）に関連付けられた薄膜トランジスタが領域８５１内にシフト又は再配置されている、別の好適な配置を示している。緑色サブ画素のＯＬＥＤは、変化しないままであり得る。換言すれば、行領域８６２内に全てのＴＦＴ構造が形成されるのに対して、行領域８６０は、透過率の向上のためにより大きな連続開口部を得るのに役立つようにＴＦＴ構造体を実質的に欠いていてもよい。
駆動トランジスタ（例えば、図２ＢのトランジスタＴｄｒｉｖｅ）を流れる電流量は、画素除去領域内の残りのサブ画素に対して相対的に高くてもよい。高駆動電流レベルに関連する潜在的な経時効果を緩和するのに役立つように、残りのサブ画素のサイズを拡大してもよい（例えば、ＯＬＥＤ及び／又は関連するトランジスタの一部のサイズを増大してもよい）。図８Ｅの実施例では、残りの青色サブ画素Ｂ’、緑色サブ画素Ｇ’、及び赤色サブ画素Ｒ’のＯＬＥＤは、ネイティブサブ画素密度を有するディスプレイの他の部分におけるＯＬＥＤよりも（すなわち、通常のアクティブエリア内の表示画素に対して）相対的に大きくてもよい。ＯＬＥＤを拡大することにより、電流密度が低減し、ダイオードの寿命を長くするのに役立ち得る。画素トランジスタを拡大する場合、駆動トランジスタなどのトランジスタは、その幅を増大し、及び／又はゲート長を低減して、高駆動電流レベルによる任意の潜在的な加速経時劣化効果を緩和するのに役立つようにしてもよい。
図８Ｆは、マスク８７０などの不透明マスクを使用してアパーチャ開口部を画定し得る方法を示す、別の好適な構成を示している。マスク８７０は、既存の金属ルーティング層、画素画定層（例えば、黒色画素画定層）、及び／又は他の好適な不透明層を使用して形成することができる。図８Ｆに示すように、不透明マスク８７０は、対応する画素無し領域（すなわち、サブ画素がその下で除去されている連続領域）と整列する開口部８７２などの開口部を有してもよい。概して、開口部８７２は、開口部を通過する光の回折パターンを制御するのに役立つように構成された所定の形状（例えば、矩形窓、円形窓、卵形窓、楕円窓など）を有してもよい。
薄膜トランジスタ構造に加えて、タッチ層３１６（図３）内のタッチセンサトレースなどのタッチベースの回路もまた、ディスプレイスタックを通る低透過率に実質的に寄与し得る。図９Ａは、一実施形態に係る、画素除去領域の上に形成された例示的なタッチ導電性メッシュ回路９００を示す、上面レイアウト図である。図９Ａに示すように、タッチメッシュ９００のいずれもが除去されない（すなわち、タッチメッシュ９００は画素除去領域と完全に重なる）ため、タッチ機能の低下はない。他の極端な場合、タッチメッシュ９００は全て、画素除去領域全体から除去されてもよく（すなわち、タッチメッシュと画素除去領域は重ならない）、これが、画素除去領域内のタッチ機能の損失を犠牲にしながら、最も高い光透過率を提供する。しかしながら、メッシュ９００を完全に除去することにより、画素除去領域と周囲の通常表示領域との間のコントラストに顕著な差が生じ得る。例えば、タッチメッシュ９００が完全に除去されている画素除去領域は、周囲領域よりも反射性が多く現れる場合があり、これは許容可能であるか、又は許容可能でない場合がある。
図９Ｂは、別の好適な構成に係る、タッチ導電性メッシュ回路９００’が画素除去領域の上で部分的に除去され得る方法を示す、上面レイアウト図である。図９Ｂに示すように、タッチメッシュ９００’は、実際の表示サブ画素上に存在してもよいが、サブ画素がインテリジェントに除去された画素無し領域上には存在しなくてもよい。画素除去領域内のタッチ回路のこの部分的除去により、部分的なタッチ機能を提供しながら向上した光透過率を提供することができ、画素除去領域と周囲領域との間のコントラストを低減することができる。
図１０Ａは、一実施形態に係る、サブ画素トランジスタ構造体が除去されている領域１０００などの画素無し領域がどのようにダミー接点を欠いているかを示す、上面レイアウト図である。領域１０００内のダミー接点の完全な欠如により、ダミー接点の存在がある程度の光を依然として遮断し得るため、光透過率を最大化するのに役立つ。別の好適な構成によれば、非画素領域１０００は、下にあるトランジスタ（単数又は複数）が除去されていても、実際にはいくつかのダミー接点を含み得る。ダミー接点の存在により透過率はわずかに低減するが、（ポリシリコン材料から形成され得る）ダミー接点を含むことで、製造中のより良好なポリシリコン均一性を提供するのに役立つ。
ポリシリコン均一性は、図１０Ｃに示すトランジスタ電流プロファイルに影響を及ぼし得る。図１０Ｃは、発光電流（Ｉ）対ゲート－ソース間電圧（Ｖｇｓ）のプロットである。曲線１００２は、図１０Ａの領域１０００に隣接するアクティブｐチャネル型トランジスタの電流プロファイルを表し得る一方で、曲線１００４は、図１０Ｂの領域１０００に隣接するアクティブｐチャネル型トランジスタの電流プロファイルを表し得る。曲線１００４はより理想的な電流挙動を提供し、一方で曲線１００２は理想的なプロファイルのシフトされたバージョンを提供する。したがって、画素無し領域内にダミー接点を含むことにより、ディスプレイ全体にわたるトランジスタ電流の均一性を維持するのに役立ち得る。
図１１は、ディスプレイスタック内のブランケット層の少なくとも一部が選択的にパターン化されて光透過率を更に向上させ得る方法を示す、例示的なディスプレイスタックの側断面図である。図１１は、図３の断面と同様であるが、ＴＦＴ層３０４上で拡張している。例えば、図１１は、ＴＦＴ層３０４がどのようにして、ＴＦＴゲート誘電体層１１００、ＴＦＴゲート誘電体層１１００の上に形成された無機パッシベーション層１１０２、無機パッシベーション層１１０２の上に形成された１つ以上の有機平坦化層１１０４、及び有機平坦化層１１０４の上に形成された有機画素画定層１１０６を含み得るかを示している。更に、基板３０２とＴＦＴ層３０４との間に基板無機保護フィルム３０３などの保護層を形成してもよい。特定の実施形態では、少なくとも層３０３、１１００、１１０２、及び／又は１１０６（典型的には、ディスプレイ表面全体に及ぶブランケット層である）は、画素除去領域内で選択的にパターン化又は薄化されて、光透過率を更に向上させることができる。所望であれば、他のブランケット表示層をも選択的にパターン化／薄化して、ディスプレイスタックを通る光の透過率を増大させるのに役立たせてもよい。
一実施形態によれば、アクティブエリア内に形成された画素を有するディスプレイと、ディスプレイの下にあるセンサと、を含む電子デバイスが提供され、ディスプレイは、センサに少なくとも部分的に重なる画素除去領域を含み、アクティブエリアは第１の画素密度を有し、画素除去領域は、第１の画素密度よりも低い第２の画素密度を有する。
別の実施形態によれば、画素除去領域は、それぞれが薄膜トランジスタを欠いている複数の画素無し領域を含み、複数の画素無し領域は、センサへの、ディスプレイを通る信号透過率を増大させるように構成されている。
別の実施形態によれば、複数の画素無し領域のそれぞれは、電源線を更に欠いている。
別の実施形態によれば、複数の画素無し領域内の水平及び垂直制御線は、ディスプレイを通ってセンサに進む光の回折量を低減する連続的な開放エリアを提供するように再ルーティングされる。
別の実施形態によれば、複数の画素無し領域のそれぞれは、画素除去領域内の連続的な開放エリアの行を含む。
別の実施形態によれば、電子デバイスは、複数の画素無し領域に整列された開口部を有する不透明マスクを含む。
別の実施形態によれば、第２の画素密度は、第１の画素密度の半分である。
別の実施形態によれば、第２の画素密度は、第１の画素密度の半分未満である。
別の実施形態によれば、ディスプレイは、画素除去領域から物理的に分離されている追加の画素除去領域を含む。
別の実施形態によれば、追加の画素除去領域は、画素除去領域とは異なるサイズを有する。
別の実施形態によれば、画素除去領域は、ディスプレイの縁部全体に重なる。
別の実施形態によれば、画素除去領域は、ディスプレイの角部に重なる。
別の実施形態によれば、画素除去領域は、ディスプレイの曲線状の縁部に重なる。
別の実施形態によれば、画素除去領域は、ディスプレイ内の凹状ノッチエリアに重なる。
別の実施形態によれば、画素除去領域は、ディスプレイの表面全体に重なる。
別の実施形態によれば、画素除去領域は、第１の色の第１のサブ画素及び第２の色の第２のサブ画素を含み、第１のサブ画素の密度は、画素除去領域内の第２のサブ画素の密度とは異なる。
別の実施形態によれば、画素除去領域は青色サブ画素及び赤色サブ画素を含み、青色サブ画素の密度は、画素除去領域内の赤色サブ画素の密度よりも低い。
別の実施形態によれば、画素除去領域は、緑色サブ画素、青色サブ画素、及び赤色サブ画素を含み、青色サブ画素の密度は、画素除去領域内の青色サブ画素の密度に等しく、赤色サブ画素の密度に等しい。
別の実施形態によれば、アクティブエリア内の画素は、第１のサブ画素を含み、画素除去領域は、アクティブエリアの第１のサブ画素よりも大きいダイオードを有する第２のサブ画素を含んで、経時変化を緩和する。
別の実施形態によれば、電子デバイスは、ディスプレイの上に形成された導電性タッチセンサメッシュを含み、導電性タッチセンサは画素除去領域と重なる。
別の実施形態によれば、電子デバイスは、ディスプレイの上に形成された導電性タッチセンサメッシュを含み、導電性タッチセンサメッシュは画素除去領域と重ならない。
別の実施形態によれば、画素除去領域は、それぞれがダミー接点を欠いている複数の画素無し領域を含む。
別の実施形態によれば、画素除去領域は、それぞれが画素除去領域内に発光電流の均一性を提供するように構成されたダミー接点を有する、複数の画素無し領域を含む。
別の実施形態によれば、ディスプレイは、画素除去領域内で選択的にパターン化されて、センサへの、ディスプレイを通る光の透過率を増大させるブランケット層を含み、ブランケット層は、基板保護層、ゲート誘電体層、無機パッシベーション層、及び有機画素画定層からなる群から選択された表示層である。
一実施形態によれば、アクティブエリア内に形成された画素と、アクティブエリア内の所与の領域内に形成された画素と、を含むディスプレイが提供され、
アクティブエリア内の画素は第１の画素密度で形成され、所与の領域内の画素は第１の画素密度よりも低い第２の画素密度で形成されて、所与の領域を通る光の透過率を増大させる。
一実施形態によれば、複数のブランケット表示層を有するディスプレイスタックと、ディスプレイスタックによって少なくとも部分的に覆われた光センサと、を含む、装置が提供され、ブランケット表示層の少なくとも一部がパターン化されて、ディスプレイスタックを通る光センサへの光透過率を増大させる。
前述は単なる例示であり、当業者は、記載された実施形態の範囲及び精神から逸脱することなく、様々な修正を行うことができる。前述の実施形態は、個別に又は任意の組み合わせで実現されてもよい。

Claims (26)

  1. アクティブエリア内に形成された画素を有するディスプレイと、
    前記ディスプレイの下にあるセンサと、を含む、電子デバイスであって、前記ディスプレイは前記センサに少なくとも部分的に重なる画素除去領域を含み、前記アクティブエリアは第１の画素密度を有し、前記画素除去領域は前記第１の画素密度よりも低い第２の画素密度を有する、電子デバイス。
  2. 前記画素除去領域が、それぞれが薄膜トランジスタを欠いている複数の画素無し領域を含み、前記複数の画素無し領域が、前記センサへの、前記ディスプレイを通る信号透過率を増大させるように構成されている、請求項１に記載の電子デバイス。
  3. 前記複数の画素無し領域のそれぞれが、電源線を更に欠いている、請求項２に記載の電子デバイス。
  4. 前記複数の画素無し領域内の水平及び垂直制御線が、前記ディスプレイを通って前記センサへ進む光の回折量を低減する連続的な開放エリアを提供するように再ルーティングされている、請求項２に記載の電子デバイス。
  5. 前記複数の画素無し領域のそれぞれが、前記画素除去領域内に連続的な開放エリアの行を含む、請求項２に記載の電子デバイス。
  6. 前記複数の画素無し領域に整列された開口部を有する不透明マスクを更に含む、請求項２に記載の電子デバイス。
  7. 前記第２の画素密度が、前記第１の画素密度の半分である、請求項１に記載の電子デバイス。
  8. 前記第２の画素密度が、前記第１の画素密度の半分未満である、請求項１に記載の電子デバイス。
  9. 前記ディスプレイが、前記画素除去領域から物理的に分離されている追加の画素除去領域を含む、請求項１に記載の電子デバイス。
  10. 前記追加の画素除去領域が、前記画素除去領域とは異なるサイズを有する、請求項５に記載の電子デバイス。
  11. 前記画素除去領域が、前記ディスプレイの縁部全体に重なる、請求項１に記載の電子デバイス。
  12. 前記画素除去領域が、前記ディスプレイの角部に重なる、請求項１に記載の電子デバイス。
  13. 前記画素除去領域が、前記ディスプレイの曲線状の縁部に重なる、請求項１に記載の電子デバイス。
  14. 前記画素除去領域が、前記ディスプレイ内の凹状ノッチエリアに重なる、請求項１に記載の電子デバイス。
  15. 前記画素除去領域が、前記ディスプレイの表面全体に重なる、請求項１に記載の電子デバイス。
  16. 前記画素除去領域が、第１の色の第１のサブ画素及び第２の色の第２のサブ画素を含み、前記第１のサブ画素の密度が、前記画素除去領域内の前記第２のサブ画素の密度とは異なる、請求項１に記載の電子デバイス。
  17. 前記画素除去領域が、青色サブ画素及び赤色サブ画素を含み、前記青色サブ画素の密度が、前記画素除去領域内の前記赤色サブ画素の密度よりも低い、請求項１に記載の電子デバイス。
  18. 前記画素除去領域が、緑色サブ画素、青色サブ画素、及び赤色サブ画素を含み、前記青色サブ画素の密度が、前記画素除去領域内の前記青色サブ画素の密度に等しく、前記赤色サブ画素の密度に等しい、請求項１に記載の電子デバイス。
  19. 前記アクティブエリア内の前記画素が、第１のサブ画素を含み、前記画素除去領域が、前記アクティブエリアの前記第１のサブ画素よりも大きいダイオードを有する第２のサブ画素を含んで経時変化を緩和する、請求項１に記載の電子デバイス。
  20. 前記ディスプレイの上に形成された導電性タッチセンサメッシュを更に備え、前記導電性タッチセンサが前記画素除去領域と重なる、
    請求項１に記載の電子デバイス。
  21. 前記ディスプレイの上に形成された導電性タッチセンサメッシュを更に備え、前記導電性タッチセンサが前記画素除去領域と重ならない、
    請求項１に記載の電子デバイス。
  22. 前記画素除去領域が、それぞれがダミー接点を欠いている複数の画素無し領域を含む、請求項１に記載の電子デバイス。
  23. 前記画素除去領域が、それぞれが前記画素除去領域内に発光電流の均一性を提供するように構成されたダミー接点を有する、複数の画素無し領域を含む、請求項１に記載の電子デバイス。
  24. 前記ディスプレイが、前記画素除去領域内で選択的にパターン化されて、前記センサへの、前記ディスプレイを通る光の透過率を増大させるブランケット層を含み、前記ブランケット層が、基板保護層、ゲート誘電体層、無機パッシベーション層、及び有機画素画定層からなる群から選択された表示層である、請求項１に記載の電子デバイス。
  25. アクティブエリア内に形成された画素と、
    前記アクティブエリア内の所与の領域内に形成された画素と、を含むディスプレイであって、前記アクティブエリア内の前記画素が第１の画素密度で形成され、前記所与の領域内の前記画素が、前記第１の画素密度よりも低い第２の画素密度で形成されて、前記所与の領域を通る光の透過率を増大させる、ディスプレイ。
  26. 複数のブランケット表示層を有するディスプレイスタックと、
    前記ディスプレイスタックによって少なくとも部分的に覆われた光センサと、を含む、装置であって、前記ブランケット表示層の少なくとも一部がパターン化されて、前記ディスプレイスタックを通る前記光センサへの光透過率を増大させる、装置。
JP2021562890A 2019-04-23 2020-04-08 ディスプレイの下にあるセンサの性能を向上させるための方法及び構成 Active JP7238165B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962837628P 2019-04-23 2019-04-23
US62/837,628 2019-04-23
US202016825978A 2020-03-20 2020-03-20
US16/825,978 2020-03-20
PCT/US2020/027195 WO2020219267A1 (en) 2019-04-23 2020-04-08 Methods and configurations for improving the performance of sensors under a display

Publications (2)

Publication Number Publication Date
JP2022529822A true JP2022529822A (ja) 2022-06-24
JP7238165B2 JP7238165B2 (ja) 2023-03-13

Family

ID=70416597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021562890A Active JP7238165B2 (ja) 2019-04-23 2020-04-08 ディスプレイの下にあるセンサの性能を向上させるための方法及び構成

Country Status (7)

Country Link
US (1) US20220165814A1 (ja)
EP (1) EP3931877A1 (ja)
JP (1) JP7238165B2 (ja)
KR (1) KR102563190B1 (ja)
CN (1) CN113795926A (ja)
TW (1) TWI773984B (ja)
WO (1) WO2020219267A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11832473B2 (en) 2019-06-26 2023-11-28 Oti Lumionics Inc. Optoelectronic device including light transmissive regions, with light diffraction characteristics
CN114097102B (zh) 2019-06-26 2023-11-03 Oti照明公司 包括具有光衍射特征的光透射区域的光电设备
WO2022061718A1 (zh) * 2020-09-25 2022-03-31 京东方科技集团股份有限公司 像素电路、像素驱动方法、显示面板和显示装置
KR20220064479A (ko) * 2020-11-11 2022-05-19 삼성디스플레이 주식회사 디스플레이 패널 및 이를 구비하는 디스플레이 장치
KR20220102186A (ko) * 2021-01-12 2022-07-20 삼성디스플레이 주식회사 표시 장치
TWI776391B (zh) * 2021-02-09 2022-09-01 大陸商宸美（廈門）光電有限公司 三維感測裝置及其製造方法
US11520448B2 (en) 2021-03-03 2022-12-06 Tpk Advanced Solutions Inc. Three-dimensional sensing device and method of manufacturing the same
WO2022229885A1 (en) * 2021-04-27 2022-11-03 Oti Lumionics Inc. Opto-electronic device including em radiation transmissive regions between emissive regions
KR20220168639A (ko) * 2021-06-16 2022-12-26 삼성디스플레이 주식회사 표시장치, 전자장치 및 표시장치 제조방법
WO2023278000A1 (en) * 2021-07-02 2023-01-05 Apple Inc. Displays that overlap light sensors
US11864452B1 (en) 2021-08-24 2024-01-02 Apple Inc. Black masking layer in displays having transparent openings
US11751462B1 (en) 2022-03-01 2023-09-05 Apple Inc. Devices with displays having transparent openings and touch sensor metal
US20230010162A1 (en) * 2022-09-14 2023-01-12 Google Llc Rejecting Display Leakage Light in Under-Display Sensors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180089485A1 (en) * 2016-09-23 2018-03-29 Samsung Display Co., Ltd. Display device
CN108269840A (zh) * 2017-09-30 2018-07-10 昆山国显光电有限公司 显示屏及显示装置
CN109207920A (zh) * 2018-11-12 2019-01-15 京东方科技集团股份有限公司 掩模版

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214507B2 (en) * 2012-08-17 2015-12-15 Apple Inc. Narrow border organic light-emitting diode display
KR102157762B1 (ko) * 2014-01-10 2020-09-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102264760B1 (ko) * 2014-11-26 2021-06-14 삼성디스플레이 주식회사 터치 센서를 포함하는 표시 장치 및 그 제조 방법
KR102420965B1 (ko) * 2015-02-09 2022-07-14 삼성디스플레이 주식회사 전면 발광 장치 및 유기 발광 표시 장치
JP2017058671A (ja) * 2015-09-14 2017-03-23 株式会社ジャパンディスプレイ 表示装置
KR102611958B1 (ko) * 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
CN109937443A (zh) * 2016-11-10 2019-06-25 株式会社半导体能源研究所 显示装置及显示装置的驱动方法
JP6921624B2 (ja) * 2017-01-19 2021-08-18 株式会社半導体エネルギー研究所 表示装置
US10627556B2 (en) * 2017-09-08 2020-04-21 Apple Inc. Electronic devices with optical component windows
CN108389879B (zh) * 2017-09-30 2021-06-15 云谷（固安）科技有限公司 显示屏以及电子设备
WO2019062236A1 (zh) * 2017-09-30 2019-04-04 昆山国显光电有限公司 显示屏、显示屏驱动方法及其显示装置
CN109600459B (zh) * 2017-09-30 2021-03-26 云谷（固安）科技有限公司 电子终端及显示屏
KR102450621B1 (ko) * 2017-10-12 2022-10-06 삼성디스플레이 주식회사 표시 장치
CN207800041U (zh) * 2018-01-12 2018-08-31 京东方科技集团股份有限公司 显示基板及显示装置
CN108847415B (zh) * 2018-06-29 2020-08-11 厦门天马微电子有限公司 一种阵列基板、栅极驱动电路以及显示面板
CN109192759B (zh) * 2018-08-29 2021-09-21 京东方科技集团股份有限公司 显示面板及显示面板的制备方法
CN109378316B (zh) * 2018-09-30 2020-10-20 厦门天马微电子有限公司 一种显示面板、显示装置及显示面板的制作方法
CN109348012B (zh) * 2018-11-16 2020-04-03 Oppo广东移动通信有限公司 电子装置及其控制方法和控制装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180089485A1 (en) * 2016-09-23 2018-03-29 Samsung Display Co., Ltd. Display device
CN108269840A (zh) * 2017-09-30 2018-07-10 昆山国显光电有限公司 显示屏及显示装置
CN109207920A (zh) * 2018-11-12 2019-01-15 京东方科技集团股份有限公司 掩模版

Also Published As

Publication number Publication date
TW202046272A (zh) 2020-12-16
KR102563190B1 (ko) 2023-08-02
CN113795926A (zh) 2021-12-14
TWI773984B (zh) 2022-08-11
JP7238165B2 (ja) 2023-03-13
KR20210140746A (ko) 2021-11-23
US20220165814A1 (en) 2022-05-26
WO2020219267A1 (en) 2020-10-29
EP3931877A1 (en) 2022-01-05

Similar Documents

Publication Publication Date Title
JP7238165B2 (ja) ディスプレイの下にあるセンサの性能を向上させるための方法及び構成
US11416094B2 (en) Touch sensor and display device having the same
TWI768227B (zh) 顯示器、用於形成顯示器之方法及電子裝置
US11251259B2 (en) Power and data routing structures for organic light-emitting diode displays
US11043656B2 (en) Display device incorporating a scattering pattern
JP2022528228A (ja) 画素定義層を有する有機発光ダイオードディスプレイ
KR102625722B1 (ko) 전자 디바이스 디스플레이들을 위한 광학 필름 배열체들
KR102635754B1 (ko) 디스플레이 장치 및 전자 설비
US20230337467A1 (en) Displays Having Transparent Openings
US20230057334A1 (en) Polarizer-Free Displays
JP7483914B2 (ja) 低減したルーティング線抵抗を有する大型パネルディスプレイ
US20230092986A1 (en) Patterning in Devices with Organic Light-Emitting Diode Displays and Sensors
CN114256309A (zh) 显示设备
US11751462B1 (en) Devices with displays having transparent openings and touch sensor metal
US11864452B1 (en) Black masking layer in displays having transparent openings
US11823620B1 (en) Devices with displays having transparent openings and uniformity correction
US20240065057A1 (en) Fanout Lines with Shielding in an Active Area
US11567311B1 (en) Devices with displays having transparent openings
US20230171988A1 (en) Organic Light-Emitting Diode Displays with Planarization Layers
WO2023278000A1 (en) Displays that overlap light sensors
KR20230049191A (ko) 디스플레이 장치 및 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211021

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230301

R150 Certificate of patent or registration of utility model

Ref document number: 7238165

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150