JP2022516865A - ディープトレンチ絶縁及びトレンチコンデンサを備える半導体デバイス - Google Patents

ディープトレンチ絶縁及びトレンチコンデンサを備える半導体デバイス Download PDF

Info

Publication number
JP2022516865A
JP2022516865A JP2021537946A JP2021537946A JP2022516865A JP 2022516865 A JP2022516865 A JP 2022516865A JP 2021537946 A JP2021537946 A JP 2021537946A JP 2021537946 A JP2021537946 A JP 2021537946A JP 2022516865 A JP2022516865 A JP 2022516865A
Authority
JP
Japan
Prior art keywords
trench
layer
semiconductor
surface layer
semiconductor surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021537946A
Other languages
English (en)
Other versions
JP7436489B2 (ja
Inventor
フー ビンホワ
サドブニコフ アレクセイ
アリ アッバス
パン ヤンビャオ
ヘルツァー ステファン
Original Assignee
テキサス インスツルメンツ インコーポレイテッド
日本テキサス・インスツルメンツ合同会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテッド, 日本テキサス・インスツルメンツ合同会社 filed Critical テキサス インスツルメンツ インコーポレイテッド
Publication of JP2022516865A publication Critical patent/JP2022516865A/ja
Priority to JP2024018412A priority Critical patent/JP2024056822A/ja
Application granted granted Critical
Publication of JP7436489B2 publication Critical patent/JP7436489B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

絶縁構造（１２０）及びトレンチコンデンサ（１３０）を備えた半導体デバイス（１００）であって、絶縁構造（１２０）及びトレンチコンデンサ（１３０）が各々、異なる幅及び異なる深さの対応する第１及び第２のトレンチ（１２１、１３１）をエッチングするための単一レジストマスクを用いて形成され、誘電体ライナ（１２１、１３１）がトレンチの側壁上に形成され、ポリシリコン（１２６、１３６）がトレンチ（１２１、１３１）を充填し、深ドープ領域（１２２、１３２）がトレンチ（１２１、１３１）を囲む。半導体デバイス（１００）はメタライゼーション構造（１５４、１５６）の導電性特徴（１６０、１６２）を含み、導電性特徴（１６０、１６２）は絶縁構造トレンチ（１２１）のポリシリコン（１２６）を深ドープ領域（１２２）に接続して絶縁構造（１２０）を形成する。

Description

本開示は、絶縁構造及びコンデンサを備えた半導体デバイスに関する。
絶縁構造は、集積回路において、一つ又は複数のトランジスタ或いは他の回路構成要素に電気的に絶縁された能動領域を提供し、単一ＩＣ上で異なる電源ドメイン（例えば、高電圧回路及び低電圧回路）の使用を可能にするために用いられる。ディープトレンチ絶縁は絶縁構造の一形態である。ディープトレンチは、集積回路のトレンチコンデンサを形成するためにも使用される。半導体デバイスの作製プロセスの中には、トレンチ絶縁及びトレンチコンデンサを別々に製造するものがあり、そのため、別々のマスキング及び他のプロセス工程が必要となり、コスト及びプロセスの複雑さが増大する。
この概要は、下記でさらに図示及び説明される概念を紹介するものであり、特許請求される主題の範囲を限定するものではない。説明される態様は、半導体デバイス及びその作製方法を含む。例示の半導体デバイスが絶縁構造およびトレンチコンデンサを含み、絶縁構造およびトレンチコンデンサは、対応する第１及び第２のトレンチをエッチングするための単一レジストマスクを用いて形成される。一例において、トレンチは、トレンチ側壁上に形成される誘電体ライナを含み、ポリシリコンで充填される。深ドープ領域がトレンチの周りを延在する。一例において、トレンチ及び深ドープ領域は、半導体構造の半導体表面層から埋込み層まで延在する。メタライゼーション構造の導電性特徴が、絶縁トレンチのポリシリコンを深ドープ領域に接続して絶縁構造を形成する。メタライゼーション構造の第２の導電性特徴が、コンデンサトレンチのポリシリコンに接続して第１のコンデンサプレートを形成し、メタライゼーション構造のさらなる導電性特徴が、コンデンサトレンチの周りの深ドープ領域に接続されて第２のコンデンサプレートを形成する。一例において、絶縁トレンチ幅はコンデンサトレンチ幅とは異なる。一例において、絶縁トレンチ及びコンデンサトレンチは異なる深さを有する。一例において、トレンチは、酸化物‐窒化物‐酸化物（ＯＮＯ）サブ層などの多層誘電体ライナを含む。一例において、コンデンサは、第２の深ドープ領域に囲まれ、対応する誘電体側壁ライナ及びポリシリコン充填物を個々に含む複数のトレンチを含む。ある例において、トレンチポリシリコンはドープされる。一例は、深ドープ領域内の絶縁トレンチの側部に沿って半導体表面層内を延在する浅い注入領域も含む。
半導体デバイスに絶縁構造を作製するための方法を説明する。例示の方法は、半導体構造にトレンチを形成すること、トレンチを囲む深ドープ領域を形成すること、トレンチの側壁上に誘電体を形成すること、トレンチをポリシリコンで充填すること、及びメタライゼーション構造の導電性特徴を形成することであって、導電性特徴がポリシリコンを深ドープ領域に接続して絶縁構造を形成することを含む。一例において、トレンチの側壁上に第１の酸化物層を堆積させ、第１の酸化物層上に窒化物層を堆積させ、窒化物層上に第２の酸化物層を堆積させることによって、誘電体が多層誘電体ライナとして形成される。一例において、この方法は、深ドープ領域内のトレンチの側部に沿って浅い注入領域を形成することをさらに含む。
説明される半導体デバイスの作製方法は、半導体構造の頂部表面上に第１の開口及び第２の開口を有するレジスト層を形成すること、第１のトレンチを形成するため第１の開口を介してエッチングし、第２のトレンチを形成するため第２の開口を介してエッチングすること、第１のトレンチを囲む第１の深ドープ領域を形成するため第１の開口を介してドーパントを注入し、第２のトレンチを囲む第２の深ドープ領域を形成するため第２の開口を介してドーパントを注入することを含む。この方法は更に、第１の開口及び第２の開口を介して第１の誘電体ライナを堆積させること、及び、トレンチを充填するため第１及び第２の開口を介してポリシリコンを堆積させることを含む。この方法は更に、メタライゼーション構造の第１の導電性特徴を形成することであって、第１の導電性特徴が第１のポリシリコンを第１の深ドープ領域に接続して絶縁構造を形成する、第１の導電性特徴を形成すること、メタライゼーション構造の第２の導電性特徴を形成することであって、第２の導電性特徴が第２のポリシリコンに接続して第１のコンデンサプレートを形成する、第２の導電性特徴を形成すること、及びメタライゼーション構造のさらなる導電性特徴を形成することであって、さらなる導電性特徴が第２の深ドープ領域に接続して第２のコンデンサプレートを形成する、さらなる導電性特徴を形成することを含む。一例において、レジスト層の形成は、第１の開口を第１の幅でパターニングすること、及び第２の開口をより小さな第２の幅でパターニングすることを含む。この例において、第１のトレンチは第２のトレンチよりも深い。一例において、誘電体ライナは、トレンチの側壁上に第１の酸化物層を堆積させ、第１の酸化物層上に窒化物層を堆積させ、窒化物層上に第２の酸化物層を堆積させる（又は窒化物上に酸化物を成長させて酸窒化物を形成する）堆積プロセスをマスク開口を介して実施することによって、多層構造として形成される。一例において、この方法は更に、ＯＮＯ堆積の前に、深ドープ領域内のトレンチの側部に沿って浅い注入領域を形成することを含む。
ディープトレンチ絶縁構造及びトレンチコンデンサを含む集積回路半導体デバイスの部分断面側面図である。
図１の半導体デバイスの一部の上面図である。
半導体デバイスを製作するため及び半導体デバイスの絶縁構造を製作するための方法を示すフローチャートである。
図３の方法に従った作製の様々な段階における図１及び図２の集積回路の部分断面側面図である。 図３の方法に従った作製の様々な段階における図１及び図２の集積回路の部分断面側面図である。 図３の方法に従った作製の様々な段階における図１及び図２の集積回路の部分断面側面図である。 図３の方法に従った作製の様々な段階における図１及び図２の集積回路の部分断面側面図である。 図３の方法に従った作製の様々な段階における図１及び図２の集積回路の部分断面側面図である。 図３の方法に従った作製の様々な段階における図１及び図２の集積回路の部分断面側面図である。 図３の方法に従った作製の様々な段階における図１及び図２の集積回路の部分断面側面図である。 図３の方法に従った作製の様々な段階における図１及び図２の集積回路の部分断面側面図である。 図３の方法に従った作製の様々な段階における図１及び図２の集積回路の部分断面側面図である。 図３の方法に従った作製の様々な段階における図１及び図２の集積回路の部分断面側面図である。 図３の方法に従った作製の様々な段階における図１及び図２の集積回路の部分断面側面図である。 図３の方法に従った作製の様々な段階における図１及び図２の集積回路の部分断面側面図である。 図３の方法に従った作製の様々な段階における図１及び図２の集積回路の部分断面側面図である。 図３の方法に従った作製の様々な段階における図１及び図２の集積回路の部分断面側面図である。 図３の方法に従った作製の様々な段階における図１及び図２の集積回路の部分断面側面図である。
図面において、同様の参照数字は一貫して同様の要素を指し、様々な特徴は必ずしも一定の縮尺で描かれているとは限らない。下記の説明及び特許請求の範囲において、「含む」、「有する」、「備える」という用語又はこれらの変形は、「含む」という用語と同様に包括的であり、「含むが、～に限定されるものではない」ことを意味する。また、「結合する」という用語は、間接的又は直接的な電気又は機械接続或いはその組合せを含む。例えば、第１のデバイスが第２のデバイスと結合する又は結合される場合、この接続は、直接電気接続、又は一つ又は複数の介在するデバイス及び接続を介した間接電気接続によるものとし得る。本例の様々な特徴は、複数の電子構成要素を有する集積回路並びに単一構成要素半導体デバイス（例えば、単一トランジスタ製品、単一ダイオード製品など）を含むがこれらに限定されない、様々な異なる半導体デバイスに関連して用いられ得る。
例示のデバイス及び作製方法は、作製時間及びコストを節約するために共用レジストマスクを用いて作製されるトレンチ絶縁及び高密度トレンチコンデンサの両方についてプロセス統合を提供する。幾つかの例において、トレンチはエッチングされ、トレンチを囲む深ドープ領域に注入が行われ、コンデンサトレンチのための開口及び絶縁構造トレンチのためのより広い開口を備えてパターン化される、厚いフォトレジスト及びハードマスクを用いてトレンチにライナが施され、充填される。説明される例は、コンデンサトレンチ構造のための第１及び第２のコンデンサプレート、並びに絶縁トレンチ構造のための接続されたポリシリコン及び深ドープ領域を提供するためのメタライゼーションレイアウト構造を提供する。説明される例は、一つのマスクを用い、ディープトレンチ側壁上への自己整合深ドープ領域注入を用いて絶縁（たとえば、ディープｎ領域）－絶縁間隔を狭くすることにより、ディープトレンチ絶縁特徴並びに高密度トレンチコンデンサの形成を容易にする。
図１及び図２は、２つの金属酸化物半導体（ＭＯＳ）トランジスタ１０１を含む、例示の集積回路半導体デバイス１００を示す。幾つかの例において、単一トランジスタを有するスタンドアロンのディスクリートトランジスタ半導体デバイスも含まれ得る。図１のトランジスタ１０１は、単一のゲート、ソース、及びドレインフィンガ構造を有する。他の実装において、トランジスタは、ソースを中心とする構成、ドレインを中心とする構成など、中央フィンガを囲む複数のフィンガ構造を用いて構築され得る。本説明におけるディープトレンチ絶縁及びトレンチコンデンサの概念は、例えば、ＭＯＳトランジスタ、バイポーラトランジスタなどの、任意のタイプ又は形態のトランジスタと組み合わせて実装され得る。また、本説明の様々な態様が、ドレイン拡張ＭＯＳトランジスタ（図示せず）と組み合わせて用いられ得る。説明される例には、ｐドープ及び／又はｎドープ領域又は部分として特徴付けられ得る様々な半導体構造のドープ領域が含まれ、ｎ型ドーパント又はｐ型ドーパントなどの特定のタイプの多数キャリアドーパントを有する領域が含まれる。
トランジスタ１０１は、半導体基板１０２上及び／又は半導体基板１０２内に作製される。一例における半導体基板１０２は、シリコンウェハ、シリコンオンインシュレータ（ＳＯＩ）基板、又は他の半導体構造である。一例において、基板１０２は、第１の（例えば、頂部）側１０３、その中に形成される様々な埋込み層１０４、１０６、及び第２の（例えば、底部）側１０５を備える、ｐドープシリコン基板又はウェハである。別の可能な実装において、基板１０２は、頂部表面上に形成される一つ又は複数のエピタキシャルシリコン層（図示せず）を含み、一つ又は複数の埋込み層１０４、１０６が基板のエピタキシャル層に形成されている。図示の例において、基板１０２、埋込み層１０４及び１０６、並びに上側半導体表面層（例えば、ボディ領域１０８）は、半導体構造を構成する。例示の半導体構造は、ｐ型多数キャリアドーパントを含む第１のドープ層１０６を含む。一実装において、ｐ型層は、上側又は頂部側１０７を備えたｐ型埋込み層（ＰＢＬ）を形成するためにホウ素が注入された部分を含む。半導体表面層１０８は、ｐ型埋込み層１０６の上を（例えば、直接上を）延在し、半導体構造の上側１０３を含む。例示の層１０４（例えば、ｎ型埋込み層又はＮＢＬ）はｎ型多数キャリアドーパントを含む。ＮＢＬ１０４は、垂直Ｚ方向に沿ってＰＢＬ１０６の下から第２の側１０５に向かって延在する。一例において、第１のエピタキシャルシリコン層がシリコンウェハ基板１０２の上側表面の上に形成され、第１のエピタキシャル層の全部又は一部にｎ型ドーパント（例えば、リンなど）が注入されて、ＮＢＬ１０４が形成される。この例では、第２のエピタキシャルシリコン層が第１のエピタキシャル層の上に形成され、第２のエピタキシャル層の全部又は一部にｐ型ドーパント（例えば、ホウ素など）が注入されて、上側１０７を備えたｐ型埋込み層１０６が形成される。一例において、ＰＢＬ領域１０６は、第１のＥＰＩ表面を介するイオン注入を用いて形成される。例示の表面層１０８は、ｐ型多数キャリアドーパントを有し、第１の側１０３からＺ方向に沿って下向きに延在する。
トランジスタ１０１は、半導体構造１０２、１０４、１０６、１０８の能動領域１１０の半導体表面層１０８上又は半導体表面層１０８の中に形成される。例示の半導体表面層１０８はｐ型多数キャリアドーパントを含む。図示のデバイス１００は、半導体表面層１０８において第１の（例えば、頂部）側１０３に沿ってトランジスタ１０１を囲む外側酸化物絶縁構造１１８を含む。一例における酸化物構造１１８は、トランジスタ１０１の横方向外方に配置される浅いトレンチ絶縁（ＳＴＩ）構造の一例である。図示の例において、ＳＴＩ構造１１８は、トランジスタ１０１が形成される半導体基板１０２の能動領域１１０の端部を画定する。
図示のデバイス１００は、ディープトレンチ絶縁構造と称するトレンチベースの絶縁構造１２０を含む。図１のディープトレンチ絶縁構造１２０は、ＳＴＩ構造１１８に隣接しており、トランジスタ１０１と、半導体構造の能動領域１１０とを横方向に包囲するか又は囲む。絶縁構造１２０は、第１の側１０３から半導体構造１０２、１０４、１０６、１０８を通して埋込み層１０４へ下向きに延在する第１のトレンチ１２１を含む。絶縁構造１２０は、ｎ型多数キャリアドーパント（例えば、リン）を有する第１の深ドープ領域１２２も含む。第１の深ドープ領域１２２は、第１のトレンチ１２１を囲み、半導体表面層１０８から埋込み層１０４まで延在する。
絶縁構造１２０は、第１のトレンチ１２１の側壁に沿って半導体表面層１０８から埋込み層１０４まで延在する第１の誘電体ライナも含む。任意の単層又は多層誘電体ライナが使用され得る。一例において、第１の誘電体ライナは、第１の酸化物層１２３、窒化物層１２４、及び第２の酸化物層１２５を含む。第１の酸化物層１２３（例えば、二酸化ケイ素又はＳｉＯ２）は、第１のトレンチ１２１の側壁に沿って、半導体表面層１０８から埋込み層１０４まで延在する。窒化物層１２４（例えば、窒化ケイ素又は酸窒化ケイ素）は、第１の酸化物層１２３に沿って、半導体表面層１０８から埋込み層１０４まで延在する。第２の酸化物層１２５（例えば、二酸化ケイ素又はＳｉＯ２）は、窒化物層１２４に沿って半導体表面層１０８から埋込み層１０４まで延在する。
絶縁構造１２０は、第１の誘電体ライナ１２３、１２４、１２５の内部を延在する第１のポリシリコン１２６も含む。第１のポリシリコン１２６は、半導体表面層１０８の頂部側１０３まで第１のトレンチ１２１を充填する。一例における第１のポリシリコン１２６はｐ型多数キャリアドーパント（例えば、ホウ素）を含む。図１および図２の例では、ディープトレンチ絶縁構造１２０は、トランジスタ１０１を横方向に囲むリング構造として形成される。図１に示すように、第１のトレンチ１２１は、第１の深さ１２７及び第１の幅１２８を有する。半導体デバイス１００は、ｎ型多数キャリアドーパントを有する浅い注入領域１２９（例えば、リンが注入された浅いｎウェル）も含む。浅い注入領域１２９は、第１の深ドープ領域１２２内の第１のトレンチ１２１の側部に沿って半導体表面層１０８内を延在する。一例において、浅い注入は、デバイス１００のトランジスタの下段（ｌｏｗｅｒ ｃａｓｅ）のｎ型ソース／ドレイン特徴（図示せず）を形成するためにも用いられる。
図示のデバイス１００は、一つ又は複数のトレンチベースのコンデンサも含む。一例において、トレンチコンデンサ１３０は、単一トレンチを用いて構築され得る。図１および図２の例では、コンデンサ１３０は、半導体構造１０２、１０４、１０６、１０８を通して埋込み層１０４まで個々に延在する複数の第２のトレンチ１３１を含む。第２のトレンチ１３１の各々は、第２の深ドープ領域１３２によって囲まれる。図１は、第１の側１０３から半導体構造を通して埋込み層１０４まで延在する３つのトレンチ１３１を示す。第２のトレンチ１３２は、第２の深さ１３７及び第２の幅１３８を有する。第１の（絶縁）トレンチ１２１の第１の幅１２８は、図１及び図２のデバイスにおける第２の（コンデンサトレンチ）幅１３８よりも大きい。第１のトレンチ１２１の第１の幅１２８は、コンデンサトレンチ１３１の第２の幅１３８よりも大きい。一例において、第１のトレンチ１２１の第１の幅１２８は、例えば、１．３５μｍから１．６５μｍまでの、約１．５μｍであり、コンデンサトレンチ１３１の第２の幅１３８は、例えば、１．０５μｍから１．３５μｍまでの、約１．２μｍである。
例示のコンデンサ１３０は、トレンチ１３１の各々において、第２の誘電体ライナ（例えば、層１３３、１３４、及び１３５）をさらに含む。第２の誘電体ライナは、第２のトレンチ１３１の側壁に沿って、半導体表面層１０８から埋込み層１０４まで延在する。例示の第２の誘電体ライナは、第２のトレンチ１３１の側壁に沿って半導体表面層１０８から埋込み層１０４まで延在する第３の酸化物層１３３を備えた、多層構造である。例示の第２の誘電体ライナは、第３の酸化物層１３３に沿って半導体表面層１０８から埋込み層１０４まで延在する第２の窒化物層１３４、及び、第２の窒化物層１３４に沿って半導体表面１０８から埋込み層１０４まで延在する第４の酸化物層１３５も含む。
コンデンサ１３０は、ｎ型多数キャリアドーパント（例えば、リン）が注入される第２の深ドープ領域１３２も含む。第２の深ドープ領域１３２は、第２のトレンチ１３１を囲み、半導体表面層１０８から埋込み層１０４まで延在する。それに加えて、コンデンサ１３０は、ｐ型多数キャリアドーパント（例えば、ホウ素）を有する第２のポリシリコン１３６を含む。第２のポリシリコン１３６は、第２の誘電体ライナ１３３、１３４、１３５の内部を延在し、半導体表面層１０８の頂部表面１０３まで第２のトレンチ１３１を充填する。コンデンサ１３０は、第２の導電型の多数キャリアドーパントを有する浅い注入領域１２９も含む。浅い注入領域１２９は、第２の深ドープ領域１３２内の第２のトレンチ１３１間の半導体表面層１０８内を延在する。
半導体デバイス１００は、半導体表面層１０８の上を延在するメタライゼーション構造を含む。メタライゼーション構造は、第１のポリシリコン１２６をトレンチベースの絶縁構造１２０のための第１の深ドープ領域１２２に接続する導電性特徴、及び第１のコンデンサプレートを形成するために第２のポリシリコン１３６に接続される第２の導電性特徴、並びに、コンデンサ１３０の第２のコンデンサプレートを形成するために第２の深ドープ領域１３２に接続されるさらなる導電性特徴を含む。メタライゼーション構造は、半導体構造の上に形成される第１の誘電体構造層１５４、及びマルチレベル上側メタライゼーション構造１５６を含む。一例において、第１の誘電体構造層１５４は、トランジスタ１０１と半導体構造の上側表面との上に配置されるプレメタル誘電体（ＰＭＤ）層である。一例において、第１の誘電体構造層１５４は、トランジスタ１０１、半導体表面層１０８、及びＳＴＩ構造１１８の上に堆積される二酸化ケイ素（ＳｉＯ２）を含む。メタライゼーション構造１５４、１５６は、トランジスタ１０１を覆い、トランジスタのソース、ドレイン、及びゲート端子への内部及び／又は外部の電気的相互接続を提供する。
ＰＭＤ層１５４は、トランジスタ１０１の一つ又は複数の特徴への直接電気接続（例えば、直接コンタクト、又は図示しないＣｏＳｉ２などのケイ化物層を介する接続）を提供するコンタクト構造１６０（例えば、タングステン）を含む。ＰＭＤ材料層１５４は、図示の構造の上に形成され、その中にコンタクト構造１６０が形成されて、一つ又は複数のさらなる上側メタライゼーション層１５８及び１６４～１６８に対する電気的相互接続アクセスを提供する。一例において、ケイ化物が、トランジスタ１０１のソース、ドレイン、及びゲート電極構造の頂部表面の上、及びポリシリコン特徴１２６、１３６の頂部表面の上、並びに、深ドープ領域１２２、１３２まで形成される。ＰＭＤ層１５４のコンタクト１６０は、ポリシリコン特徴１２６、１３６に、及び絶縁構造１２０の深ドープ領域１２２、１３２並びにコンデンサ１３０に接続される。
上側メタライゼーション構造１５６は一つ又は複数の層を含む。図示の例において、図１に示されるように、上側メタライゼーション構造１５６は、ＰＭＤ層１５４の上に形成される第１のメタライゼーション層１５８、並びに前の層の上に漸進的に形成されるさらなるメタライゼーション層１６４、１６５、１６６、１６７、及び１６８を含む。図１及び図２のデバイス１００は、単体化及びパッケージングの前のウェハ１７０として示されているが、図示の構造は、パッケージングのためにダイとして分離された後の記載された特徴を表す。例示のダイ１７０は、トランジスタ１０１などの複数の構成要素を備えた集積回路であるが、他のスタンドアロンのディスクリート半導体デバイスの実装が、単一トランジスタ、又は絶縁構造１２０及び少なくとも一つのコンデンサ１３０を備える他の電子構成要素を含み得る。
上側メタライゼーション構造１５６は、本明細書では中間層又はレベル間誘電体（ＩＬＤ）層と称する第１の層１５８を備えた６層である。異なる実装において異なる数の層を使用し得る。一例において、第１のＩＬＤ層１５８、及び上側メタライゼーション構造１５６の他のＩＬＤ層は、二酸化ケイ素（ＳｉＯ２）又は他の適切な誘電体材料で形成される。ある実装において、多層上側メタライゼーション構造１５６の個々の層は、導電性金属配路特徴又はライン１６２（例えば、アルミニウム、銅など）を備えた金属内誘電体（ＩＭＤ、図示せず）サブ層と、導電性コンタクト又はプラグ１６３（例えば、タングステンビア）を備えたＩＭＤサブ層に重なるＩＬＤサブ層とを含む、２段で形成される。個々のＩＭＤ及びＩＬＤサブ層は、ＳｉＯ２ベースの誘電体材料など、任意の適切な一つ又は複数の誘電体材料で形成され得る。第１の層１５８、及び上側メタライゼーション構造１５６における後続の層は、下にある層の頂部表面に形成される、ラインと称する導電性メタライゼーション相互接続構造１６２を含む。この例では、第１の層１５８及び後続のＩＬＤ層は、個々の層のメタライゼーション特徴１６２から、上に重なるメタライゼーション層への電気接続を提供する、タングステン又はアルミニウムなどの導電性ビア１６３も含む。
図１の例は、第１の層１５８の上に配置される第２の層１６４を含む。ＩＬＤ層１５８は、導電性相互接続構造１６２及びビア１６３を含む。構造１６２、１６３は、様々な実装において同じ金属又は異なる金属とし得る。個々の層は、シングルダマシン又はデュアルダマシンプロセスなど、任意の適切なメタライゼーション作製処理を用いて構築され得る。図示の構造は、さらなるメタライゼーションレベルを含み、これらのメタライゼーションレベルは、対応する誘電体層１６５、１６６、及び１６７、並びに最上部又は頂部メタライゼーション層１６８を備える。この例における個々の層１６５～１６８は、導電性相互接続構造１６２、及び関連するビア又はコンタクトプラグ１６３を含む。
半導体構造、電子構成要素（例えば、トランジスタ１０１）、コンデンサ１３０、第１の誘電体構造層１５４、及び上側メタライゼーション構造１５６は、上側又は表面１７１を備えるウェハ又はダイ１７０を形成する。メタライゼーション構造１５６の上側１７１は、ウェハ又はダイ１７０の上側を形成する。頂部メタライゼーション層１６８は、最上部アルミニウムビアなどの導電性特徴１６９を含む。導電性特徴１６９は、最上部メタライゼーション層１６８の頂部においてウェハ又はダイ１７０の上側１７１の側部又は表面を含む。任意の数の導電性特徴１６９が提供され得る。導電性特徴１６９の一つ又は複数が、トランジスタ１０１のうちの一つなどの電子構成要素と電気的に結合され得る。
一例における上側ＩＬＤ誘電体層１６８は、一つ又は複数のパッシベーション層１７３（例えば、保護オーバーコート（ＰＯ）及び／又はパッシベーション層）、例えば、窒化ケイ素（ＳｉＮ）、酸窒化ケイ素（ＳｉＯｘＮｙ）、又は二酸化ケイ素（ＳｉＯ２）によって覆われる。一例において、一つ又は複数のパッシベーション層１７３は、導電性特徴１６９の一部を露出させて特徴１６９の対応するコンタクト構造１７４への電気接続を可能にする、一つ又は複数の開口を含む。コンタクト構造１７４は、メタライゼーション構造１５６の上側１７１から外方に（例えば、図１７の「Ｚ」方向に沿って上方に）延在する。一例における個々のコンタクト構造１７４は、メタライゼーション構造１５６の上側１７１から外方に延在する銅などの、導電性シード層を含む。一例において、コンタクト構造１７４は、チタン（Ｔｉ）又はチタンタングステン（ＴｉＷ）を含む。
メタライゼーション構造１５４、１５６は、第１のポリシリコン１２６を第１の深ドープ領域１２２に接続するメタライゼーション構造１５４、１５６の第１の導電性特徴１６０、１６２を含む。これにより、半導体構造の能動領域１１０をコンデンサ１３０から及びウェハ又はダイ１７０の他の領域から電気的に絶縁する絶縁トレンチ構造１２０が提供される。それに加えて、メタライゼーション構造は、第２のポリシリコン１３６に接続されて第１のコンデンサプレートを形成する第２の導電性特徴１６０、１６２、並びに第２の深ドープ領域１３２に接続されて第２のコンデンサプレートを形成するさらなる導電性特徴１６０、１６２を含む。メタライゼーション構造１５４、１５６は、第１及び第２のコンデンサプレートをウェハまたはダイ１７０内の他の回路要素に接続するための、及び／又は第１及び第２のコンデンサプレートの一方又は両方に外部接続を提供するための、さらなる導電性接続（図示せず）を可能にする。
図２は、デバイス１００の一部の上面図を示す。図示の例において、絶縁構造１２０は、能動領域１１０の横方向周辺部の周りを延在し、コンデンサ領域の３つの側の周りをも延在する。この例において、コンデンサ領域は、複数のコンデンサトレンチ３１１を含み、そのうちの３つが図１の側面図に示されている。一例において、コンデンサトレンチ幅１３８は約１．２μｍであり、隣接するコンデンサ構造間の間隔距離は約０．６μｍである。一例において、浅いｎウェル注入（例えば、図１の領域１２９、図２には示さず）が、コンデンサ領域内に約０．１μｍ延在し、コンデンサ領域を約０．６５μｍだけ囲む。一例において、ＮＢＬ１０４は、図１に示すようにコンデンサ領域内に延在する。別の例（図示せず）において、コンデンサ領域はＮＢＬ１０４によって囲まれる。一例において、ケイ化物ブロック層（図示せず）が、コンデンサ領域を超えて約０．２５μｍ延在し、コンデンサ領域内に約０．２５５μｍ延在する。
図３～図１８も参照すると、図３は、集積回路又はスタンドアロンデバイスなどの電子デバイスを作製するための方法３００を示す。図示の方法３００は、半導体デバイスにおいて絶縁構造を作製するためのプロセス又は方法も含む。図４～図１８は、方法３００に従った作製の様々な段階における図１及び図２の集積回路を示す。方法３００は、３０２から始まり、３０２において、図１のＮＢＬ領域１０４などのｎドープ領域を形成するためのｎ型注入が行われる。
一例において、３０２で、第１のエピタキシャルシリコン層がシリコンウェハ基板１０２の上側表面の上に形成され、第１のエピタキシャル層の全部又は一部にｎ型ドーパント（例えば、Ｓｂなど）が注入されて、ＮＢＬ１０４が形成される。一例において、３０３で、第１のエピタキシャル層の全部又は一部にｐ型ドーパント（例えば、ホウ素など）が注入されて、上側１０７を備えるｐ型埋込み層１０６が形成される。一例において、ＰＢＬ領域１０６は、最終的なシリコン表面（例えば、第２のエピタキシャル層の頂部）を介するイオン注入で、高い注入エネルギーを使用することによって設定される深さに形成される。一例において、３０４で、さらなるエピタキシャルシリコン堆積プロセスが実施されて、第１のエピタキシャル層の上に第２のエピタキシャルシリコン層が堆積される。３０６において、半導体表面層１０８（例えば、Ｐボディと標示される部分）には、ｐ型多数キャリアドーパント（例えば、ホウ素）が注入され、半導体表面層１０８は、ＰＢＬ１０６の第１の側１０３から上側１０７まで、Ｚ方向に沿って下方に延在する。
方法３００は、３０６において、エッチング停止層を堆積させることも含む。図４は、半導体構造の第１の側１０３上に窒化物又は酸窒化物或いは酸化物層４００を堆積させる堆積プロセス４０２が実施される一例を図示する。一例において、層４００は、化学機械研磨（ＣＭＰ）などの後続の平坦化のためのエッチング停止層として機能する。一例において、エッチング停止層４００は、１００～１６０Åなど、約１５０Åの厚さまで形成されるパッド酸化物、及び、パッド酸化物の上に約０．２μｍの厚さまで形成される窒化物を含む。
方法３００は、３０８において、絶縁構造のための開口及びトレンチコンデンサのための第２の開口を備える、厚いレジスト層を堆積及びパターニングすることをさらに含む。図５は、プロセス５０３が実施される一例を示す。プロセス５０３は、半導体構造の第１の表面１０３上のハードマスク層４００の上にレジストマスク５００を堆積及びパターニングする。一例におけるプロセス５０３は、レジスト層５００を形成すること、第１の開口５０１を第１の幅１２８でパターニングすること、及び、第２の開口５０２を第２の幅１３８でパターニングすることを含み、ここで、第１の幅１２８は第２の幅１３８よりも広い。第１の開口５０１は、予想される絶縁構造トレンチ１２１（例えば、図１）の所望の幅に対応する幅１２８で、予想される絶縁構造１２０の上にパターニングされる。第２の開口５０２は、予想されるコンデンサトレンチ１３１（図１）の所望の幅に対応する幅１３８で予想されるコンデンサ構造１３０の上にパターニングされる。一例において、第１のレジスト開口５０１の幅１２８は約１．５μｍであり、第２のレジスト開口５０２の幅１３８は約１．２μｍである。
方法３００は、３１０において、パターニングされたレジスト５００をエッチングマスクとして用いてトレンチ１２１及び３１１を形成するために、窒化物４００、及び半導体表面層１０８のシリコン、ＰＢＬ１０６を介し、及びＮＢＬ１０４の少なくとも一部を介するディープトレンチエッチングで継続する。図６は、エッチングプロセス６００が、半導体表面層１０８を介して埋込み層１０４内に延在する第１のトレンチ１２１をレジスト開口５０１を介してエッチングする一例を示す。エッチングプロセス６００は、第２の開口５０２を介して同時にエッチングして、ＮＢＬ１０４内に延在するトレンチ１３１を形成する。図示の例において、第１のトレンチ幅１２８は、概して、第１の開口５０１の寸法に対応し、第２のトレンチ幅１３８は、概して、第２の開口５０２の寸法に対応する。より広い第１の開口５０１は、第１のトレンチ１２１を第１の深さ１２７まで延在させる（例えば、６．２μｍから７．２μｍなど、約６．８μｍであり、これは、第２のトレンチ１３１の第２の深さ１３７よりも深い）。
続いて３１２及び３１４において、方法３００はさらに、第１のトレンチ１２１を囲む第１の深ドープ領域１２２及び第２のトレンチ１３１を囲む第２の深ドープ領域１３２を形成するための、一つ又は複数のディープトレンチ注入を含む。図７及び図８は、残りのレジストマスク５００を用いる第１の注入プロセス７００を実施して、開口５０１及び５０２を介してｎ型ドーパント（例えば、リン）を同時に注入して、それぞれ、第１の深ドープ領域１２２及び第２の深ドープ領域１３２を形成することを含む例を示す。第１の深ドープ領域１２２は、第１のトレンチ１２１を囲み、半導体表面層１０８から埋込み層１０４まで延在する。第２の深ドープ領域１３２は、第２のトレンチ１３２を囲み、半導体表面層１０８から埋込み層１０４まで延在する。
一例において、３１２における第１の注入プロセスは、角度付きディープＮトレンチ側壁注入である。図７は、角度付き注入プロセス７００が、リン又は他のｎ型ドーパントをレジスト開口５０１、５０２を介して、トレンチ１２１及び１３１の側壁に９×１０４ｃｍ－３のドーズ量かつ２００ｋｅＶの注入エネルギーで注入して、第１の深ドープ領域１２２及び第２の深ドープ領域１３２を、１６度の注入角度でレイアウト方向に対して（例えば、トランジスタのソース、ドレイン、及びゲートのフィンガの方向に対して）４５度のねじれ角で４回回転させて形成する例を示す。
３１４において、領域１２２及び１３２の底部に注入を行うために第２の注入が行われる。図８は、レジスト開口５０１及び５０２を介してリン又は他のｎ型ドーパントを注入して、トレンチ１２１及び１３１の底部の下のシリコンに９×１０４ｃｍ－３のドーズ量、５０ｋｅＶの注入エネルギー、注入角度０度でさらに注入する注入工程８００を行う例を示す。
一例において、図３の３１６において、アニールプロセスが実施される。このアニールプロセスにおいて、トレンチ側壁のシリコンを酸化し、トレンチ１２１及び３１１の側壁上に、例えば、１５０Åの厚さまでダミー又は犠牲酸化物層を形成する。一例において、３１６において、５０％オーバーエッチングを伴う湿式洗浄プロセスを用いて犠牲酸化物が剥離されて、トレンチ１２１及び３１１の側壁から約３００Åの材料が除去される。一例において、３１６におけるオーバーエッチングは、堆積された犠牲酸化物並びに３１２及び／又は３１４における注入の間に損傷を受けた可能性のある元のシリコンを除去する。
例示の方法３００は、３１８、３２０、及び３２２において、トレンチ１２１及び３１１の側壁の誘電体ライナを形成するための堆積処理で継続する。誘電体ライナ堆積処理は、残りのレジストマスク５００の第１の開口５０１及び第２の開口５０２を介して誘電体材料を堆積させる。完成したトレンチコンデンサ１３０におけるコンデンサ誘電体を形成する任意の適切な誘電体が用いられ得る。誘電体ライナは単層又は多層構造とし得る。図９～図１１は、トレンチ１２１及び１３１のそれぞれに酸化物－窒化物－酸化物（ＯＮＯ）誘電体ライナを形成する多工程堆積を図示する。
図３の３１８において、第１の酸化物堆積が実施され、これにより、トレンチ１２１及び３１１の側壁上に第１の酸化物層が形成される。図９は、酸化アニールプロセス９００が８５０℃で実施され、それにより、第１のトレンチ１２１の側壁上に二酸化ケイ素１２３（例えば、ＳｉＯ２）が堆積し、第２のトレンチの側壁上に二酸化ケイ素１３３が堆積される一例を示す。一例において、プロセス９００（８５０℃）により、トレンチ側壁シリコンの熱酸化が生じて、第１の酸化物層１２３及び１３３が約６５Å、例えば６０Å～７０Åの厚さに形成される。
３２０において、第２の堆積プロセス（例えば、窒化物堆積）が実施され、これにより、トレンチ１２１及び３１１の側壁に沿って第１の酸化物層上に窒化物層が堆積する。図１０は、堆積プロセス１０００（例えば、６５０℃の堆積温度）が、レジスト層５００の第１及び第２の開口を介して第１のトレンチ１２１の第１の酸化物層１２３上に窒化物材料１２４（例えば、窒化ケイ素、酸窒化ケイ素）を堆積させ、レジスト層５００の第１及び第２の開口を介して第２のトレンチ１３１の側壁に沿って第１の酸化物層１３３上に窒化物材料１３４を堆積させる一例を示す。一例において、プロセス１０００は、窒化物材料層１２４及び１３４を約１４０Åの厚さ、例えば、１０６Å～１６６Åに形成する。
３２２において、第３の堆積プロセス（例えば、酸化物堆積）が実施され、これにより、トレンチ１２１及び３１１の側壁に沿って窒化物層上に第２の酸化物層が堆積する。図１１は、湿式酸化プロセス１１００が、第１のトレンチ１２１の窒化物層１２４上に第１の開口を介して酸窒化物１２５などの第２の酸化物層を成長させる一例を示す。この例における堆積プロセス１１００は、レジスト層５００の第２の開口を介して第２の窒化物層１３５を第２のトレンチ１３２の窒化物層１３４上に堆積させる。一例において、プロセス１１００は、第２の酸化物材料層１２５及び１３５を、約２０Åの厚さ、例えば、１０Å～３０Åに形成する。
例示の方法３００は、３２４及び３２６において、トレンチ１２１及び３１１を充填するためのポリシリコンの堆積で継続する。図１２は、第１のポリシリコン堆積プロセス１２００（例えば、図３の３２４におけるプロセス）がレジスト層５００の第１の開口を介して第１のポリシリコン１２６を堆積させて第１のトレンチ１２１を充填する一例を示す。第１のポリシリコン堆積プロセス１２００はまた、レジスト層５００の第２の開口を介して第２のポリシリコン１３６を堆積させて第２のトレンチ１３１を充填する。一例における初期堆積プロセス１２００は、ｐ型多数キャリアドーパント（例えば、ホウ素）を有するｐドープポリシリコン１２６、１３６を３４００Åの厚さに堆積させる。
３２６において、ポリシリコン１２６を堆積させてトレンチ１２１を充填し、ポリシリコン１３６を堆積させて第２のトレンチ３１１を充填する、第２のポリシリコン堆積が実施される。図１３は、第２のポリシリコン堆積プロセス１３００が、ドープされたポリシリコン上に堆積させてトレンチ１２１及び１３１を、例えば、約１０，０００Åの厚さに充填する一例を示す。一例において、トレンチ１２１及び１３１を充填するために、目標ポリシリコン堆積厚は、１０，９００Å～１５，９００Åなど、約１３，４００Åである。図１２および図１３に示すように、一例において、初期ポリシリコン堆積プロセス１２００及びトレンチ充填堆積プロセス１３００は、半導体構造の底側１０５に沿った堆積を含めて、デバイス１００の両側にポリシリコン１２６、１３６を形成する。
図３の３２８～３３２に続き、方法３００は、３２８における裏面ポリシリコン除去又は剥離工程をさらに含む。一例において、半導体構造の底側１０５から過剰なポリシリコンを剥離させる湿式エッチングプロセス（図示せず）が実施される。３３０において、ウェハの頂部側が平坦化される。図１４は、化学機械研磨（ＣＭＰ）プロセス１４００が、ウェハの頂部側１０３の上に残るポリシリコンを除去し、ウェハの頂部側を平坦化する一例を示す。ＣＭＰプロセス１５００が、図１４に示すような窒化物ハードマスク層４００上で停止する。３３２において、湿式エッチングプロセスが実施されて、残りの窒化物ハードマスク層を剥離する。図１５は、ウェハの頂部側１０３から残りの窒化物層を除去する湿式エッチングプロセス１５００が実施される一例を示す。
方法３００は、３３４における浅いトレンチ絶縁（ＳＴＩ）処理も含む。図１６は、トレンチをエッチングし、トレンチを酸化物材料１１８で充填するＳＴＩ作製プロセス１６００が実施される一例を示す。一例において、ＳＴＩ処理は、パッド酸化物を成長させ、低圧化学気相蒸着（ＬＰＣＶＤ）を用いて窒化物層（図示せず）を堆積させ、トレンチ１２１及び１３１のライナ及びシリコンにおける表面層のシリコンにトレンチをパターニング及びエッチングし、ＳＴＩトレンチのライナ酸化物を成長させてシリコンを修復し鋭利な角を丸めることを含み、その後、ＴＥＯＳ酸化物のプラズマ強化ＣＶＤ（ＰＥＣＶＤ）堆積が続く。この処理はさらに、窒化物をエッチング停止として用いるトレンチ酸化物の別の化学機械研磨を含み、その後、窒化物エッチング停止層の除去が続く。
３３６において、トランジスタ１０１を作製することを含むトランジスタ作製処理が実施される。図１７は、トランジスタ構造１０１を作成するためにトランジスタ作製処理１７００が実施される簡略化された例を示す。一例において、３３６におけるトランジスタ作製は、ｎ型多数キャリアを半導体表面層１０８に注入して、深ドープ領域１２２内の第１のトレンチ１２１の側部に沿って延在する浅い注入領域１２９を形成する注入プロセスを実施することを含む。一例において、同じ注入プロセスを用いて、トランジスタ１０１の下段のＮ－ｐ型ソース／ドレイン領域又はウェハ１７０の他の構成要素（図示せず）の特徴を形成する。
図３の３３８において、方法３００は、導電性金属特徴を備えた誘電体の一つ又は複数の層を形成してトランジスタ及び／又はウェハ１７０の他の構成要素に対する相互接続を提供するための、メタライゼーションで継続する。３３８におけるメタライゼーション処理は、導電性特徴を形成してトレンチコンデンサ１３０のためのコンデンサプレートを提供し、また、トレンチベースの絶縁構造１２０の特徴を相互接続することを含む。図１８は、半導体表面層１０８の上を延在し、第１のポリシリコン１２６を第１の深ドープ領域１２２に接続してトレンチベースの絶縁構造１２０を形成する第１の導電性特徴１６０、１６２を形成する、メタライゼーション処理１８００の一部を図示する。メタライゼーション処理１８００はまた、第２のポリシリコン１３６に接続して第１のコンデンサプレートを形成する第２の導電性特徴１６０、１６２を形成し、また、第２の深ドープ領域に接続するメタライゼーション構造１５４、１５６のさらなる導電性特徴１６０、１６２を形成して第２のコンデンサ領域１３２を形成する。
図３のプロセス３００は、３４０における、ウェハ１７０から一つ又は複数の製品ダイを分離するためのダイ単体化も含む。３４０における処理は、スタンドアロン構成要素及び／又は集積回路などの一つ又は複数の完成した半導体デバイスを提供するためのパッケージングも含む。
方法３００は、共用レジストマスク５００を使用してトレンチ絶縁構造１２０及び高密度トレンチコンデンサ１３０の両方を同時に作製するための統合プロセスを提供する。例示の実装において、両方のトレンチタイプの処理を容易にするために厚いレジストマスク５００も用いられる。絶縁構造１２０及びトレンチコンデンサ１３０の両方に対して厚い共用マスク及び類似のトレンチ構造アーキテクチャを用いることにより、処理工程及びコストの経済性がもたらされる。また、幾つかの例において、ディープウェル注入を用いる非トレンチ絶縁構造の使用と比較して、密度の利点が促進される。これに関して、半導体構造内に埋込み層まで延在する深い注入絶縁特徴（例えば、注入及び拡散が行われてＮＢＬ１０４内に延在するディープｎウェル）はかなりの横方向拡散を伴い、それにより、絶縁特徴の横方向範囲が拡張される。幾つかの例において、別個の深注入マスクの必要性がなくなり、また、トレンチピラータイプの絶縁レイアウトを用いることにより、深ドープ領域の抵抗の低減も容易になる。幾つかの例において、絶縁構造１２０及びトレンチコンデンサ１３０を同時に構築することによる作製コスト及び時間の利点に加えて、ディープトレンチ側壁上への自己整合深ドープ領域注入を用いる狭められた絶縁－絶縁間隔のための絶縁特徴１２０のための横方向領域制御が提供される。これらの特徴により、特に、絶縁構造１２０を形成するために（例えば、深ドープ領域１２２及びｐ型ポリシリコン構造１２６）の底部プレートと頂部プレートを短絡することによるメタライゼーション構造のシンプルな改変と組み合わせて、著しい利点が提供される。特許請求の範囲内で、説明した実施形態における改変が可能であり、他の実施形態が可能である。

Claims (20)

  1. 半導体デバイスであって、
    半導体構造であって、
    第１の導電型の多数キャリアドーパントを含む半導体表面層と、
    第２の導電型の多数キャリアドーパントを含む埋込み層とを含む、前記半導体構造、
    前記半導体表面層の上に延在するメタライゼーション構造、及び
    絶縁構造、
    を含み、
    前記絶縁構造が、
    前記半導体構造を介して前記埋込み層まで延在する第１のトレンチと、
    前記半導体表面層から前記埋込み層まで前記第１のトレンチの側壁に沿って延在する第１の誘電体ライナと、
    前記第１の導電型の多数キャリアドーパントを含む第１のポリシリコンであって、前記第１の誘電体ライナの内部を延在し、前記第１のトレンチを前記半導体表面層の頂部側まで充填する前記第１のポリシリコンと、
    前記第２の導電型の多数キャリアドーパントを含む第１の深ドープ領域であって、前記第１のトレンチを囲み、前記半導体表面層から前記埋込み層まで延在する前記第１の深ドープ領域と、
    前記第１のポリシリコンを前記第１の深ドープ領域に接続する前記メタライゼーション構造の第１の導電性特徴と、
    を含む、
    半導体デバイス。
  2. 請求項１に記載の半導体デバイスであって、
    コンデンサをさらに含み、
    前記コンデンサが、
    前記半導体構造を介して前記埋込み層まで延在する第２のトレンチと、
    前記半導体表面層から前記埋込み層まで前記第２のトレンチの側壁に沿って延在する第２の誘電体ライナと、
    前記第１の導電型の多数キャリアドーパントを含む第２のポリシリコンであって、前記第２の誘電体ライナの内部を延在し、前記第２のトレンチを前記半導体表面層の頂部側まで充填する前記第２のポリシリコンと、
    前記第２の導電型の多数キャリアドーパントを含む第２の深ドープ領域であって、前記第２のトレンチを囲み、前記半導体表面層から前記埋込み層まで延在する第２の深ドープ領域と、
    第１のコンデンサプレートを形成するために前記第２のポリシリコンに接続されるメタライゼーション構造の第２の導電性特徴と、
    第２のコンデンサプレートを形成するために前記第２の深ドープ領域に接続される前記メタライゼーション構造のさらなる導電性特徴と、
    を含む、
    半導体デバイス。
  3. 請求項２に記載の半導体デバイスであって、前記第１のトレンチが第１の深さを有し、前記第２のトレンチが第２の深さを有し、前記第１の深さが前記第２の深さよりも大きい、半導体デバイス。
  4. 請求項３に記載の半導体デバイスであって、前記第１のトレンチが第１の幅を有し、前記第２のトレンチが第２の幅を有し、前記第１の幅が前記第２の幅よりも大きい、半導体デバイス。
  5. 請求項２に記載の半導体デバイスであって、前記第１のトレンチが第１の幅を有し、前記第２のトレンチが第２の幅を有し、前記第１の幅が前記第２の幅よりも大きい、半導体デバイス。
  6. 請求項２に記載の半導体デバイスであって、
    前記第１の誘電体ライナが、
    前記半導体表面層から前記埋込み層まで前記第１のトレンチの前記側壁に沿って延在する第１の酸化物層、
    前記半導体表面層から前記埋込み層まで前記第１の酸化物層に沿って延在する窒化物層、及び
    前記半導体表面層から前記埋込み層まで前記窒化物層に沿って延びる第２の酸化物層、
    を含み、
    前記第２の誘電体ライナが、
    前記半導体表面層から前記埋込み層まで前記第２のトレンチの前記側壁に沿って延在する第３の酸化物層、
    前記半導体表面層から前記埋込み層まで前記第３の酸化物層に沿って延在する第２の窒化物層、及び
    前記半導体表面層から前記埋込み層まで前記第２の窒化物層に沿って延在する第４の酸化物層、
    を含む、
    半導体デバイス。
  7. 請求項２に記載の半導体デバイスであって、前記コンデンサが、
    前記半導体構造を介して前記埋込み層まで延在する複数の第２のトレンチであって、前記複数の第２のトレンチの各々が、前記第２の深ドープ領域によって囲まれ、前記半導体表面層から前記埋込み層までの前記第２のトレンチの側壁に沿って延在する対応する第２の誘電体ライナを含む、前記複数の第２のトレンチ、及び
    前記第１の導電型の多数キャリアドーパントを含む対応する第２のポリシリコンであって、前記第２の誘電体ライナの内部に延在し、前記第２のトレンチを前記半導体表面層の前記頂部側まで充填する、前記第２のポリシリコン、
    を含む、半導体デバイス。
  8. 請求項７に記載の半導体デバイスであって、前記コンデンサが、前記第２の導電型の多数キャリアドーパントを有する浅い注入領域であって、前記第２の深ドープ領域内の前記複数の第２のトレンチ間の前記半導体表面層において延在する、前記浅い注入領域をさらに含む、半導体デバイス。
  9. 請求項１に記載の半導体デバイスであって、前記第１の誘電体ライナが、
    前記半導体表面層から前記埋込み層まで前記第１のトレンチの前記側壁に沿って延在する第１の酸化物層、
    前記半導体表面層から前記埋込み層まで前記第１の酸化物層に沿って延在する窒化物層、及び
    前記半導体表面層から前記埋込み層まで前記窒化物層に沿って延在する第２の酸化物層、
    を含む、半導体デバイス。
  10. 請求項１に記載の半導体デバイスであって、前記第２の導電型の多数キャリアドーパントを有する浅い注入領域であって、前記第１の深ドープ領域内の前記第１のトレンチの側部に沿って前記半導体表面層において延在する、前記浅い注入領域をさらに含む、半導体デバイス。
  11. 半導体デバイスにおいて絶縁構造を作製する方法であって、
    半導体構造内にトレンチを形成することであって、前記トレンチが、第１の導電型の多数キャリアドーパントを含む半導体表面層を介して、第２の導電型の多数キャリアドーパントを含む埋込み層まで延在する、前記トレンチを形成すること、
    前記第２の導電型の多数キャリアドーパントを前記トレンチに注入して、前記トレンチを囲み前記半導体表面層から前記埋込み層まで延在する深ドープ領域を形成する、注入プロセスを実施すること、
    前記トレンチの側壁上に誘電体ライナを堆積させる堆積プロセスを実施すること、
    ポリシリコンを堆積させて前記トレンチを充填する堆積プロセスを実施すること、及び
    前記半導体表面層の上を延在するメタライゼーション構造の導電性特徴を形成することであって、前記導電性特徴が前記ポリシリコンを前記深ドープ領域に接続して絶縁構造を形成する、前記導電性特徴を形成すること、
    を含む、方法。
  12. 請求項１１に記載の方法であって、前記誘電体ライナを堆積させる前記堆積プロセスを実施することが、
    前記トレンチの前記側壁上に第１の酸化物層を堆積させる第１の堆積プロセスを実施すること、
    前記第１の酸化物層上に窒化物層を堆積させる第２の堆積プロセスを実施すること、及び
    前記窒化物層上に第２の酸化物層を堆積させる第３の堆積プロセスを実施すること、
    を含む、方法。
  13. 請求項１２に記載の方法であって、前記第２の導電型の多数キャリアドーパントを前記半導体表面層に注入して、前記深ドープ領域内の前記トレンチの側部に沿って延在する浅い注入領域を形成する注入プロセスを実施すること、をさらに含む方法。
  14. 請求項１１に記載の方法であって、前記第２の導電型の多数キャリアドーパントを前記半導体表面層に注入して、前記深ドープ領域内の前記トレンチの側部に沿って延在する浅い注入領域を形成する注入プロセスを実施すること、をさらに含む方法。
  15. 半導体デバイスを作製する方法であって、
    半導体構造の頂部表面にレジスト層を形成することであって、前記半導体構造が第１の導電型の多数キャリアドーパントを有する半導体表面層と、第２の導電型の多数キャリアドーパントを有する埋込み層とを含み、前記レジスト層が第１の開口及び第２の開口を含む、前記レジスト層を形成すること、
    前記第１の開口を介してエッチングして前記半導体表面層を介して前記埋込み層まで延在する第１のトレンチを形成し、前記第２の開口を介してエッチングして前記半導体表面層を介して前記埋込み層まで延在する第２のトレンチを形成する、エッチングプロセスを実施すること、
    前記第２の導電型の多数キャリアドーパントを前記第１の開口を介して注入して、前記第１のトレンチを囲み前記半導体表面層から前記埋込み層まで延在する第１の深ドープ領域を形成し、前記第２の導電型の多数キャリアドーパントを前記第２の開口を介して注入して、前記第２のトレンチを囲み前記半導体表面層から前記埋込み層まで延在する第２の深ドープ領域を形成する、注入プロセスを実施すること、
    前記第１のトレンチの側壁上に前記第１の開口を介して第１の誘電体ライナを堆積させ、前記第２のトレンチの側壁上に前記第２の開口を介して第２の誘電体ライナを堆積させる、堆積プロセスを実施すること、
    前記第１の開口を介して第１のポリシリコンを堆積させて前記第１のトレンチを充填し、前記第２の開口を介して第２のポリシリコンを堆積させて前記第２のトレンチを充填する、別の堆積プロセスを実施すること、及び
    前記半導体表面層の上を延在するメタライゼーション構造の第１の導電性特徴を形成することであって、前記第１の導電性特徴が前記第１のポリシリコンを前記第１の深ドープ領域に接続して絶縁構造を形成する、前記第１の導電性特徴を形成すること、
    前記メタライゼーション構造の第２の導電性特徴を形成することであって、前記第２の導電性特徴が前記第２のポリシリコンに接続して第１のコンデンサプレートを形成する、前記第２の導電性特徴を形成すること、及び
    前記メタライゼーション構造のさらなる導電性特徴を形成することであって、前記さらなる導電性特徴が前記第２の深ドープ領域に接続して第２のコンデンサプレートを形成する、前記さらなる導電性特徴を形成すること、
    を含む、方法。
  16. 請求項１５に記載の方法であって、前記第１及び第２の誘電体ライナを堆積させる前記堆積プロセスを実施することが、
    前記第１及び第２のトレンチの前記側壁上に前記第１及び第２の開口を介して第１の酸化物層を堆積させる第１の堆積プロセスを実施すること、
    前記第１の酸化物層上に前記第１及び第２の開口を介して窒化物層を堆積させる第２の堆積プロセスを実施すること、及び
    前記窒化物層上に前記第１及び第２の開口を介して第２の酸化物層を堆積させる第３の堆積プロセスを実施すること、
    を含む、方法。
  17. 請求項１５に記載の方法であって、前記レジスト層を形成することが、前記第１の開口を第１の幅でパターニングすること、及び前記第２の開口を第２の幅でパターン化することを含み、前記第１の幅が前記第２の幅よりも大きい、方法。
  18. 請求項１７に記載の方法であって、前記第１のトレンチが第１の深さを有し、前記第２のトレンチが第２の深さを有し、前記第１の深さが前記第２の深さよりも大きい、方法。
  19. 請求項１５に記載の方法であって、前記第１のトレンチが第１の深さを有し、前記第２のトレンチが第２の深さを有し、前記第１の深さが前記第２の深さよりも大きい、方法。
  20. 請求項１５に記載の方法であって、前記第２の導電型の多数キャリアドーパントを前記半導体表面層に注入して、前記深ドープ領域内の前記第１のトレンチの側部に沿って延在する浅い注入領域を形成する注入プロセスを実施することをさらに含む方法。
JP2021537946A 2018-12-26 2019-12-17 ディープトレンチ絶縁及びトレンチコンデンサを備える半導体デバイス Active JP7436489B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024018412A JP2024056822A (ja) 2018-12-26 2024-02-09 ディープトレンチ絶縁及びトレンチコンデンサを備える半導体デバイス

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/232,322 US10811543B2 (en) 2018-12-26 2018-12-26 Semiconductor device with deep trench isolation and trench capacitor
US16/232,322 2018-12-26
PCT/US2019/066918 WO2020139631A1 (en) 2018-12-26 2019-12-17 Semiconductor device with deep trench isolation and trench capacitor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024018412A Division JP2024056822A (ja) 2018-12-26 2024-02-09 ディープトレンチ絶縁及びトレンチコンデンサを備える半導体デバイス

Publications (2)

Publication Number Publication Date
JP2022516865A true JP2022516865A (ja) 2022-03-03
JP7436489B2 JP7436489B2 (ja) 2024-02-21

Family

ID=71123206

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021537946A Active JP7436489B2 (ja) 2018-12-26 2019-12-17 ディープトレンチ絶縁及びトレンチコンデンサを備える半導体デバイス
JP2024018412A Pending JP2024056822A (ja) 2018-12-26 2024-02-09 ディープトレンチ絶縁及びトレンチコンデンサを備える半導体デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024018412A Pending JP2024056822A (ja) 2018-12-26 2024-02-09 ディープトレンチ絶縁及びトレンチコンデンサを備える半導体デバイス

Country Status (5)

Country Link
US (2) US10811543B2 (ja)
EP (1) EP3903344A4 (ja)
JP (2) JP7436489B2 (ja)
CN (1) CN112840450A (ja)
WO (1) WO2020139631A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811543B2 (en) * 2018-12-26 2020-10-20 Texas Instruments Incorporated Semiconductor device with deep trench isolation and trench capacitor
US11404534B2 (en) * 2019-06-28 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Backside capacitor techniques
JP2022143580A (ja) * 2021-03-17 2022-10-03 キオクシア株式会社 半導体装置及び半導体記憶装置
US11888021B2 (en) * 2021-06-17 2024-01-30 Texas Instruments Incorporated Reduced ESR in trench capacitor
US20230024022A1 (en) * 2021-07-23 2023-01-26 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
TWI771167B (zh) * 2021-08-26 2022-07-11 南亞科技股份有限公司 半導體元件的製造方法
US11942359B2 (en) 2021-11-30 2024-03-26 Texas Instruments Incorporated Reduced semiconductor wafer bow and warpage
TWI808599B (zh) * 2022-01-06 2023-07-11 新唐科技股份有限公司 半導體結構及其形成方法
CN118016593A (zh) * 2024-04-09 2024-05-10 合肥晶合集成电路股份有限公司 一种半导体结构及其制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5843820A (en) 1997-09-29 1998-12-01 Vanguard International Semiconductor Corporation Method of fabricating a new dynamic random access memory (DRAM) cell having a buried horizontal trench capacitor
US6236079B1 (en) 1997-12-02 2001-05-22 Kabushiki Kaisha Toshiba Dynamic semiconductor memory device having a trench capacitor
DE102004002181B4 (de) * 2004-01-15 2011-08-18 Infineon Technologies AG, 81669 Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren
JP2006261193A (ja) 2005-03-15 2006-09-28 Toshiba Corp 半導体記憶装置およびその製造方法
US20070235786A1 (en) * 2006-04-07 2007-10-11 Infineon Technologies Ag Storage capacitor and method for producing such a storage capacitor
JP2008140824A (ja) 2006-11-30 2008-06-19 Toshiba Corp 半導体装置
US7829430B2 (en) 2007-12-31 2010-11-09 Texas Instruments Incorporated Methods for preparing and devices with treated dummy moats
US7732863B2 (en) 2008-05-13 2010-06-08 Texas Instruments Incorporated Laterally diffused MOSFET
US8154101B2 (en) 2008-08-07 2012-04-10 Texas Instruments Incorporated High voltage diode with reduced substrate injection
US7745294B2 (en) 2008-11-10 2010-06-29 Texas Instruments Incorporated Methods of manufacturing trench isolated drain extended MOS (demos) transistors and integrated circuits therefrom
US8652925B2 (en) 2010-07-19 2014-02-18 International Business Machines Corporation Method of fabricating isolated capacitors and structure thereof
US8698229B2 (en) * 2011-05-31 2014-04-15 Infineon Technologies Austria Ag Transistor with controllable compensation regions
US8785279B2 (en) 2012-07-30 2014-07-22 Alpha And Omega Semiconductor Incorporated High voltage field balance metal oxide field effect transistor (FBM)
US8921173B2 (en) * 2012-05-30 2014-12-30 Tower Semiconductor Ltd. Deep silicon via as a drain sinker in integrated vertical DMOS transistor
US9337106B2 (en) 2013-12-30 2016-05-10 Texas Instruments Incorporated Implant profiling with resist
US9401410B2 (en) 2014-11-26 2016-07-26 Texas Instruments Incorporated Poly sandwich for deep trench fill
US9431286B1 (en) * 2014-11-26 2016-08-30 Texas Instruments Incorporated Deep trench with self-aligned sinker
US20180047807A1 (en) * 2016-08-10 2018-02-15 Globalfoundries Inc. Deep trench capacitors with a diffusion pad
US9786665B1 (en) 2016-08-16 2017-10-10 Texas Instruments Incorporated Dual deep trenches for high voltage isolation
US10134830B2 (en) 2016-09-13 2018-11-20 Texas Instruments Incorporated Integrated trench capacitor
US11121207B2 (en) * 2016-11-10 2021-09-14 Texas Instruments Incorporated Integrated trench capacitor with top plate having reduced voids
US10355072B2 (en) * 2017-02-24 2019-07-16 Globalfoundries Singapore Pte. Ltd. Power trench capacitor compatible with deep trench isolation process
US10811543B2 (en) * 2018-12-26 2020-10-20 Texas Instruments Incorporated Semiconductor device with deep trench isolation and trench capacitor

Also Published As

Publication number Publication date
JP2024056822A (ja) 2024-04-23
EP3903344A1 (en) 2021-11-03
JP7436489B2 (ja) 2024-02-21
US20200212229A1 (en) 2020-07-02
US20210005760A1 (en) 2021-01-07
US10811543B2 (en) 2020-10-20
US11195958B2 (en) 2021-12-07
EP3903344A4 (en) 2022-02-16
WO2020139631A1 (en) 2020-07-02
CN112840450A (zh) 2021-05-25

Similar Documents

Publication Publication Date Title
JP7436489B2 (ja) ディープトレンチ絶縁及びトレンチコンデンサを備える半導体デバイス
US6265302B1 (en) Partially recessed shallow trench isolation method for fabricating borderless contacts
US6350661B2 (en) Silicon nitride capped shallow trench isolation method for fabricating sub-micron devices with borderless contacts
US8497551B2 (en) Self-aligned contact for trench MOSFET
US8691660B2 (en) Semiconductor component with trench isolation and corresponding production method
JP2002512736A (ja) トレンチで分離されたバイポーラデバイス
US8173515B2 (en) Method for manufacturing semiconductor device
US9508723B2 (en) Semiconductor device having buried gate and manufacturing method thereof
US10607881B2 (en) Device isolation structure and methods of manufacturing thereof
CN111771286A (zh) 具有用于功率mosfet的多晶硅场板的半导体器件
US20140099772A1 (en) Method of forming a backside contact structure having selective side-wall isolation
KR20200125873A (ko) 깊은 트렌치 구조를 갖는 반도체 소자 및 그 제조방법
US7365433B2 (en) High-frequency semiconductor device and method of manufacturing the same
US20080268589A1 (en) Shallow trench divot control post
WO2022083076A1 (zh) 分离栅沟槽mosfet的制造方法
US20170110460A1 (en) Metal strap for dram/finfet combination
JP2005353657A (ja) 半導体装置およびその製造方法
KR100853799B1 (ko) 트렌치 게이트 반도체 소자 및 그의 제조 방법
KR20120033640A (ko) 텅스텐 갭필을 이용한 반도체장치 제조 방법
US20220367444A1 (en) Shallow trench isolation processing with local oxidation of silicon
US20240047352A1 (en) Semiconductor device having funnel-shaped interconnect and method of manufacturing the same
US20220375856A1 (en) Integration scheme to build resistor, capacitor, efuse using silicon-rich dielectric layer as a base dielectric
KR100432788B1 (ko) 반도체 소자의 제조방법
WO2022241064A1 (en) Shallow trench isolation processing with local oxidation of silicon
JP2002217282A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240208

R150 Certificate of patent or registration of utility model

Ref document number: 7436489

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150