JP2022508104A - 設定点追跡における最小遅延のためのインターリーブスイッチモード電力ステージの加算合成 - Google Patents

Abstract

高帯域幅またはさらには理想的に瞬間的な電力変換を達成するために、出力フィルタを殆どまたは全く有していない、加算インターリーブスイッチモード（ＰＷＭ）電力変換ステージを利用する装置。加算プロセスは、時間においてインターリーブされる絶縁ＰＷＭ変換器の電圧スタッキングを伴い得、または単一の入力電力供給源を伴い、時間においてインターリーブされるＰＷＭ電力変換器の出力電流を誘導的に組み合わせ得、いずれの加算回路も、出力フィルタリングを殆どまたは全く有していない。本回路は、基本スイッチング周波数、出力フィルタ遅延、およびナイキスト基準等、以前は物理的限界と考えられていたフィードバック制御ループの周波数に関する限界を克服し得る。

Description

（第３５ Ｕ．Ｓ．Ｃ． §１１９号に基づく優先権の主張）
特許に関する本願は、本明細書の譲受人に譲渡され、本明細書に参照することによって本明細書に明確に組み込まれる、２０１８年１１月１４日に出願され、「ＡＲＢＩＴＲＡＲＹ ＷＡＶＥＦＯＲＭ ＰＯＷＥＲ ＧＥＮＥＲＡＴＯＲ」と題された仮出願第６２／７６７，４２１号の優先権を主張する。

（開示の分野）
本開示は、概して、電力変換に関する。特に、限定としてではないが、本開示は、任意波形電力発生のためのシステム、方法、および装置に関する。

（関連技術の説明）
スイッチの対（例えば、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴＳ））を使用する、スイッチング電力変換器またはスイッチモード電力変換器は、電力の上昇変換および逓降変換の両方におけるその効率に起因して、１９８０年代に普及した。スイッチング電力変換器は、スイッチからのＰＷＭ出力のＬＣフィルタリングとともに、スイッチのパルス幅変調（ＰＷＭ）制御を採用し、設定点をほぼ模倣する上昇または逓降変換された波形を発生させるが、典型的には、フィルタリングを要求する、ある程度の「リップル」を伴う。スイッチモード電力変換器におけるスイッチが、「オン」であるとき、これは、低抵抗を有し、「オフ」であるとき、これは、低漏洩電流を有する。その結果、スイッチモード電力変換器におけるスイッチは、理想に近く、電力散逸は、最小限にされる。図１は、スイッチモード降圧（逓降変換）変換器の一実施例を図示する。スイッチＡおよびＢが、同時に切り替わるが、交互開／閉方式では、したがって、電流が、一度に１つのスイッチのみを通過することが分かり得る。２つのスイッチの間の出力において得られる電圧Ｖ_１０３を介して見られ得るように、ゲート駆動回路は、スイッチＢにより高いデューティサイクルを提供し、ＤＣ供給源の負側が、正側よりも出力ノード１０３を介して負荷１０７に結合される時間が長くなることをもたらす。その結果、負荷を横断する平均送達電圧Ｖ_１０７は、ＤＣ供給源によって提供される電圧Ｖ_ＤＣの半分未満になる。スイッチのデューティサイクルを改変することによって、平均送達電圧Ｖ_１０７は、調節されることができる。ＰＷＭ電圧が、スイッチによって提供されるが（Ｖ_１０３参照）、本ＰＷＭ電圧は、図示されるＬＣフィルタによってフィルタリングまたは平滑化され、有意により少ないリップを有し、本実施例では、ＤＣ設定点である、ゲート駆動回路の設定点をより厳密に模倣する、電圧Ｖ_１０７を生成することもまた分かり得る。

本実施例は、リップル電圧が、多かれ少なかれ、アナログ設定点をデジタル化し、次いで、そのデジタル信号（出力ノード１０３におけるＰＷＭ電圧）をフィルタを介してアナログ信号に戻るように変換することを試みる、スイッチモード電力変換の必然的な副産物と長い間見なされていることを示す。設定点波形をより良好に再現するために、より大きいフィルタ構成要素が、使用され、それによって、リップルをさらに一層低減させることができる。

しかしながら、より大きいＬＣフィルタ構成要素はまた、設定点変化に対する反応がより遅い（すなわち、それらは、変換器の応答時間の増加を引き起こす）。したがって、より大きいＬＣ構成要素を用いてリップルを低減させる際、設定点とスイッチモード電力変換器の設定点の追跡との間の遅延もまた追加する。より高い電圧および電流もまた、より大きいスイッチおよびより大きいＬＣ構成要素の必要性を示唆し、したがって、設定点と出力の設定点に迅速に追跡する能力との間の遅延をさらに追加する。

リップルを低減させるための別の方法は、スイッチング周波数を増加させることであり、これは、より小さいＬＣフィルタが使用されることを可能にする。しかし、電力変換器は、スイッチング損失に起因して、最大の実践的スイッチング周波数に限定され、したがって、ＬＣフィルタは、そこまでしか低減されることができない。問題はさらに、より大きいスイッチが、必要とされ、したがって、最大スイッチング周波数をさらに限定し、より大きいＬＣフィルタにつながるため、高電力用途において際立つ。

リップルを低減させ、応答時間を減少させるためのこれらおよび他の方法が、当業者に公知であるが、スイッチング速度、スイッチサイズ、ＬＣ構成要素サイズ、およびリップルに対する実践的限界が、種々の使用事例に関する実践的限界につながる。

（開示の要約）
以下は、本明細書に開示される１つ以上の側面ならびに／もしくは実施形態に関する簡略化された概要を提示する。したがって、以下の概要は、全ての想定される側面および／または実施形態に関する広範な概観と見なされるべきではない、または以下の概要は、全ての想定される側面および／または実施形態に関する重要または不可欠な要素を識別するためのもの、もしくは任意の特定の側面および／または実施形態と関連付けられる範囲を描出するためのものと見なされるべきではない。故に、以下の概要は、下記に提示される詳細な説明に先立って、簡略化形態において本明細書に開示される機構に関する１つ以上の側面ならびに／もしくは実施形態に関するある概念を提示する目的のみを有する。

本開示の一側面は、第１の降圧変換器部分と、第２の降圧変換器部分とを備える、スイッチモジュールを含む、電力供給源を伴い、第１の出力電流を伴う第１の降圧変換器部分は、第２の降圧変換器部分の第２の出力電流と磁気的に結合される。スイッチモジュールは、図１７に示されるようなＡＷＰＧブロックであってもよい。電力供給源はまた、第１の降圧変換器へのパルスの第１のシーケンスを発生させ、第２の降圧変換器へのパルスの第２のシーケンスを発生させるように構成される、制御モジュールを含み、パルスの第１のシーケンスは、パルスの第２のシーケンスと時間においてインターリーブされ（すなわち、それから位相オフセットされ）、制御モジュールは、標的出力波形に基づいて、パルスの第１のシーケンスおよびパルスの第２のシーケンスを発生させるように構成される。第１の降圧変換器部分は、パルスの第１のシーケンスに応答して、標的出力波形の第１の部分を発生させ、第２の降圧変換器部分は、パルスの第２のシーケンスに応答して、標的出力波形の第２の部分を発生させる。第１および第２の降圧変換器部分の出力は、出力の間の磁気結合を介して加算されることができる。

本開示の別の側面は、パルスの第１のシーケンスを第１のスイッチ対に提供し、パルスの第１のシーケンスからオフセットされるパルスの第２のシーケンスを第２のスイッチ対に提供する、コントローラを備える、動的設定点波形発生器を備える、プラズマシステムのためのものであり得る、電力システムを伴い、パルスの第１のシーケンスおよびパルスの第２のシーケンスは、それぞれ、制御可能設定点（例えば、ＡＣまたは変調ＤＣ）に基づく。第１のスイッチ対は、レール電圧と結合され、第１の変圧器の一次巻線の入力と動作可能に接続される共通出力において相互接続される、第１のスイッチと、第２のスイッチとを備えてもよい。第１の変圧器の二次巻線の出力が、出力ノードと動作可能に結合されることができる。第２のスイッチ対は、同一のレール電圧と結合されてもよく、第２のスイッチ対は、第２の変圧器の一次巻線の入力と動作可能に接続される共通出力において相互接続される、第１のスイッチと、第２のスイッチとを含むことができる。第２の変圧器の二次巻線の入力が、第１の変圧器の一次巻線の出力と結合されることができ、二次巻線の出力が、出力ノードと動作可能に結合される。最後に、本システムは、共通出力と結合される、コンデンサまたはフィルタを含み、コンデンサまたはフィルタは、共通出力における電圧が、急速に（例えば、アーク応答を管理するために十分に速く、例えば、＜０．５μ秒）変動することを可能にするようなサイズである。

また別の側面では、電力供給源モジュールが、それぞれ、（Ｎ）降圧変換器の別のものの出力と磁気的に結合される出力電流を発生させる、複数の（Ｎ）降圧変換器を含んでもよく、各降圧変換器は、基本周波数（ｆ）において切り替わり、（Ｎ）降圧変換器の磁気的に結合される出力は、基本周波数のＮ倍の周波数における入力設定点に応答し、出力波形を定義する。

別の側面では、それぞれ、出力電圧と、出力電流とを有する、複数のＮ個の加算インターリーブスイッチモード電力変換ステージを含む、電力供給源回路が、開示される。回路はまた、該電力供給源回路への動的設定点入力を含む。回路はさらに、該インターリーブスイッチモード電力変換ステージからの該出力電圧または出力電流を動的設定点入力に応答する合計出力に接続する、相互接続トポロジを含む。合計出力は、該動的設定点入力の変化に瞬間的に応答する、またはその瞬間的応答に近づく。

該インターリーブスイッチモード電力変換ステージを合計するための相互接続トポロジは、別個の絶縁入力電力供給源レールから該インターリーブスイッチモード電力変換ステージのそれぞれに給電し、各ステージからの該出力電流が、等しいように、該インターリーブスイッチモード電力変換ステージのそれぞれからの出力を直列に接続することによって、直列接続性を用いて遂行されてもよい。合計出力は、該インターリーブスイッチモード電力変換ステージのそれぞれの該出力電圧の合計であり得る。

該インターリーブスイッチモード電力変換ステージを合計するプロセスは、共通入力電力供給源レールから該Ｎ個の加算インターリーブスイッチモード電力変換ステージの全てに給電し、該インターリーブスイッチモード電力変換ステージからの出力を、該インターリーブスイッチモード電力変換ステージのそれぞれからのＡＣ電流が常時同一のＡＣ電流を有するようにさせるように構成される変圧器に接続することによって、並列接続性において遂行され、該変圧器は、該インターリーブスイッチモード電力変換ステージのそれぞれからの電流の合計である、合計出力電流を提供するように接続される。

本開示の別の側面では、電力供給源回路が、開示され、複数の加算スイッチモード電力変換ステージはそれぞれ、１つが高電圧レールに結合され、１つが低電圧レールに結合される、２つのスイッチを含み、２つのスイッチの間から得られる単一のパルス幅変調出力を有し、複数の加算スイッチモード電力変換ステージのうちの１つを除く全ての低電圧レールは、複数の加算スイッチモード電力変換ステージのその他の出力に結合され、残りの低電圧レールは、合計出力を提供する。

本開示のまた別の側面では、電力供給源回路が、開示され、複数の加算スイッチモード電力変換ステージはそれぞれ、１つが高電圧レールに結合され、１つが低電圧レールに結合される、２つのスイッチを含み、２つのスイッチの間から得られる単一のパルス幅変調出力を有し、単一のパルス幅変調出力は、相互連結された変圧器のシステムを介して合算され、合計出力を提供する。相互連結された変圧器は、該インターリーブスイッチモード電力変換ステージのそれぞれからのＡＣ電流が常時同一のＡＣ電流を有するようにさせることができる。

本開示のまた別の側面は、入力と、出力とを有する、スイッチモード電力変換器として説明されることができ、出力は、固有の構成要素遅延の後にのみ瞬間的に入力を追跡する。

本開示のいくつかの実施形態は、プラズマ処理レシピを実行するためにプラズマ負荷に様々なＤＣ電力を提供する方法として特徴付けられ、本方法は、それぞれ、固有の遅延を有し、それぞれ、パルス幅変調出力を有する、複数のＮ個の加算ＰＷＭ電力変換ステージを提供するステップと、基準波形Ｖ_Ｒを電力供給源回路に提供するステップと、動的設定点入力を電力供給源回路に提供するステップであって、基準波形Ｖ_Ｒに対する動的設定点入力における動的設定点電圧Ｖ_Ｓの比率は、入力電圧比Ｖ_Ｓ／Ｖ_Ｒに等しい、ステップと、複数の加算ＰＷＭ電力変換ステージの間に相互接続トポロジを提供するステップであって、トポロジは、複数の加算ＰＷＭ電力変換ステージからの出力電圧または電流を合計出力に合計し、合計出力を負荷に提供する、ステップと、動的設定点電圧を調節し、入力電圧比Ｖ_Ｓ／Ｖ_ＲのＶ_ＲＩ以内で瞬間的に合計出力を動的設定点電圧を追跡させるステップとを含んでもよい。本方法はさらに、合計電圧出力とプラズマ負荷との間にフィルタを提供するステップを含み、フィルタは、＜４０ｎＦの静電容量を有することができる。

本開示のいくつかの実施形態は、任意出力を伴う瞬間電力変換器として特徴付けられてもよい。電力供給源回路は、複数のＮ個の加算インターリーブパルス幅変調（ＰＷＭ）電力変換ステージと、設定点入力と、複数の加算インターリーブＰＷＭ電力変換ステージの間の相互接続トポロジとを含むことができる。複数のＮ個の加算インターリーブパルス幅変調（ＰＷＭ）電力変換ステージは、それぞれ、出力と、各ステージ内のスイッチとを有することができる。これらのスイッチは、基本スイッチング周波数ｆを有することができる。設定点入力は、動的設定点波形を受信するように構成されることができる。相互接続トポロジは、複数の加算インターリーブＰＷＭ電力変換ステージの出力を合計出力に接続することができる。本実施形態では、複数の加算ＰＷＭ電力変換ステージのそれぞれの電流出力は、同一である。合計出力における電圧は、複数の加算インターリーブＰＷＭ電力変換ステージのそれぞれからの出力電圧の合計である。合計出力は、基本スイッチング周波数ｆを上回る周波数における動的設定点波形に応答し、出力波形を定義するように構成されることができる。

本開示の他の実施形態もまた、任意出力を伴う瞬間電力変換器として特徴付けられてもよい。瞬間電力変換器は、複数のＮ個の加算パルス幅変調（ＰＷＭ）電力変換ステージと、瞬間電力変換器への基準入力と、瞬間電力変換器への動的設定点入力と、相互接続トポロジと、合計出力とを含むことができる。複数のＮ個の加算（ＰＷＭ）電力変換ステージは、固有の構成要素遅延を有することができ、それぞれ、パルス幅変調出力を有することができる。動的設定点入力における動的設定点波形Ｖ_Ｓを基準波形Ｖ_Ｒのピークツーピーク電圧で除算したものの比率は、入力電圧比Ｖ_Ｓ／Ｖ_Ｒに等しい。相互接続トポロジは、複数の加算ＰＷＭ電力変換ステージの間に配列されることができる。相互接続トポロジは、複数の加算ＰＷＭ電力変換ステージからの出力電圧または電流を合計出力電圧Ｖ_ＯＵＴに合計することができる。合計出力は、リップル電圧Ｖ_ＲＩを有し得、リップル電圧Ｖ_ＲＩは、全ピークツーピーク出力電圧範囲Ｖ_ＴをＮで除算したものである。合計出力電圧Ｖ_ＯＵＴは、動的設定点波形Ｖ_Ｓを追跡することができ、合計出力電圧Ｖ_ＯＵＴは、固有の構成要素遅延後、合計出力電圧Ｖ_ＯＵＴが、瞬間的に、入力電圧比Ｖ_Ｓ／Ｖ_Ｒのリップル電圧Ｖ_ＲＩに合計出力電圧Ｖ_ＯＵＴの全出力ピークツーピーク電圧範囲Ｖ_Ｔを乗算したもの以内になるように、該動的設定点波形Ｖ_Ｓに応答する。

本開示の種々の目的および利点ならびにより完全な理解が、付随の図面と併せて想定されるとき、以下の詳細な説明および添付される請求項を参照することによって明白であり、より容易に理解される。

図１は、スイッチモード降圧（逓降変換）変換器の一実施例を図示する。

図２は、比較器における動的設定点波形と基準波形との間で行われる比較の実施例を図示する。

図３は、随意のコントローラに結合され、随意に、単一の調整回路を通して負荷に変換された電力を提供する、瞬間電力変換器の実施形態を図示する。

図４は、直列加算トポロジを伴う瞬間電力変換器の実施例を図示する。

図５は、図４の回路に対応する波形の一実施例を図示する。

図６は、図４の回路に対応する波形の別の実施例を図示する。

図７は、信号調整回路の一実装を図示する。

図８は、並列加算トポロジを伴う瞬間電力変換器の実施形態を図示する。

図９は、図８の実施形態において実装され得る、スイッチモード電力変換ステージの実施例を図示する。

図１０は、図８の回路に対応する波形の一実施例を図示する。

図１１は、種々の波形の相互作用をより明確に図示するための図１０の波形の一部の拡大図である。

図１２は、直列または並列瞬間電力変換器の２４相実装と関連付けられる波形を図示する。

図１３は、正弦波動的設定点波形が２つの値の間の垂直ステップに遭遇する事例（すなわち、時間遅延なし）と、本垂直ステップにほぼ瞬時に追跡する合計ＰＷＭ出力の能力とを示す、図１２の拡大図を示す。

図１４は、図１３の波形のさらなる拡大を示す。

図１５は、バイポーラ出力を提供するためにスイッチング対の２つのセットを並列に加算する、瞬間電力変換器の実施形態を図示する。

図１６は、バイポーラ出力を提供するためにスイッチング対の２つのセットを直列に加算する、瞬間電力変換器の別の実施形態を図示する。

図１７は、単一の瞬間電力変換器により多くの位相を追加することと同一の効果を達成するための組み合わせにおける複数の瞬間電力変換アセンブリの実施形態を図示する。

図１８は、本開示の側面による、並列構成を使用する瞬間電力変換器の代替実施形態を図示する。

図１９は、本開示される技術の種々の動作を実施するように配列される、電子デバイスを図示する。

図２０では、本明細書に議論される種々のシステムおよび方法を実装し得る１つ以上のコンピューティングユニットを有する、例示的コンピューティングシステムの詳細な説明が、提供される。

図２１は、本開示の一実施形態による、アナログ－デジタル変換器（ＡＤＣ）を図示する。

図２２は、正弦波動的設定点波形を前提として、図４の比較器のうちの１つからの単一のＰＷＭ出力の拡大図を図示する。

図２３は、合計ＰＷＭ出力を制御するための方法の実施形態を図示する。

図２４では、例えば、示されるものは、例示的実施形態による、瞬間電力変換器（コントローラ３０１の有無を問わず）を実現するために利用され得る物理的構成要素を描写する、ブロック図である。

（詳細な説明）
単語「例示的」は、「実施例、事例、または例証としての役割を果たす」を意味するように本明細書に使用される。「例示的」として本明細書に説明される任意の実施形態は、必ずしも他の実施形態よりも好ましいまたは有利であると解釈されるものではない。

予備注記：以下の図のフローチャートおよびブロック図は、本発明の種々の実施形態による、システム、方法、およびコンピュータプログラム製品の可能性として考えられる実装のアーキテクチャ、機能性、ならびに動作を図示する。この点で、これらのフローチャートまたはブロック図におけるいくつかのブロックは、規定される論理機能を実装するための１つ以上の実行可能命令を備える、コードのモジュール、区画、または部分を表し得る。また、いくつかの代替実装では、ブロックに記載される機能は、図に記載される順序以外で行われ得ることにも留意されたい。例えば、関与する機能性に応じて、連続して示される２つのブロックは、実際には、実質的に並行して実行され得る、またはブロックは、時として、逆の順序で実行され得る。また、ブロック図および／またはフローチャート図示の各ブロックならびにブロック図および／またはフローチャート図示のブロックの組み合わせが、規定される機能または行為を実施する専用ハードウェアベースのシステムもしくは専用ハードウェアおよびコンピュータ命令の組み合わせによって実装され得ることにも留意されたい。
本開示の概観

本開示の側面は、動的出力、または従来技術の変換器よりも速い（例えば、スイッチモード電力変換を実施するために使用されるスイッチの基本スイッチング周波数ｆよりも速い、またはナイキスト基準によって設定される限界よりも速い）応答時間で動的設定点を追跡する能力を伴うＮ相瞬間インターリーブ双方向合計電力変換器（「瞬間電力変換器」）を対象とする。瞬間電力変換器の性質は、そのような多相電力変換器における各比較器のＰＷＭ出力が、動的設定点波形に理想的に瞬間的に応答するデューティサイクルを有するという本発明者らの認識に基づく。一実施形態では、瞬間電力変換器は、遅延を伴わずに（すなわち、スイッチング遅延等の固有のデバイス遅延を超える遅延を伴わずに）動的設定点波形の振幅を変換する（増加または減少させる）ことができる。この意味で、本開示は、動的設定点波形を「瞬間的に」追跡し、非常に高い電圧および電流が必要とされる（例えば、＞５００Ｖおよび＞５００Ａ）場合であってもそのように行い得る瞬間電力変換器を提示する。

Ｎ個の位相はそれぞれ、動的設定点波形と、循環する基準波形（例えば、いくつかの非限定的実施例を挙げると、ランプまたは三角波もしくは正弦波）（本明細書では、「基準波形」と称される）とを含むことができる。Ｎ個の比較器のそれぞれに関する設定点は、同一（動的設定点波形のみ）であり得るが、基準波形は、Ｎ個の比較器のそれぞれに関してＮ／３６０度オフセットされる。したがって、１００相瞬間電力変換器に関して、これは、比較器の間の３．６度位相遅延を意味するであろう。各比較器は、各位相のスイッチモード電力変換ステージを駆動するために使用される単一のＰＷＭ出力を生成する。高ＰＷＭ出力は、スイッチの対のうちの上側をオンにし、対のうちの下側をオフにすることができ、低ＰＷＭ出力は、上側スイッチをオフにし、下側スイッチをオンにすることができる。Ｎ個の比較器のＮ個の出力は、次いで、位相の間の直列接続（例えば、図４参照）または位相の間の並列接続（例えば、図８参照）を介して、合計ＰＷＭ出力に合計されることができる。各スイッチモード電力変換ステージは、直列変形例において絶縁電力供給源から給電されることができ、ドライバ回路が、絶縁を管理する。その結果は、各位相からの一定の電流出力および全ての位相からの加算された電力出力である。並列バージョンに関して、出力は、Ｎ個の位相のそれぞれからの電流の加算である。位相は、スイッチのハーフブリッジ対（またはスイッチのフルブリッジセット）、随意に、ＤＣ電力供給源またはＤＣ電力供給源レールの一部、随意に、ドライバ、比較器、および位相遅延構成要素（位相のうちの１つを除く全てに関して）を含むと見なされることができる。

図４および８（下記に詳細に議論される）は、本開示の２つの実施形態を示すが、無数の他の回路およびトポロジもまた、類似する結果（すなわち、動的設定点の迅速な出力追跡）を達成するために実装されることができる。これらのトポロジの間の共通点は、（１）多相化、すなわち、各電力変換位相が、ある形態の比較器回路／デバイス、スイッチモード電力変換回路、およびスイッチモード電力変換回路のためのドライバを含むこと、（２）インターリーブ、すなわち、基準波形（例えば、三角波）が、Ｎ個の位相のそれぞれの間でインターリーブまたは遅延されること、（３）電力のソースおよびシンクの両方になる能力、ならびに（４）加算、すなわち、合計出力を形成するために各電力変換ステージの電圧または電流を合算することである。
対処される課題

典型的には、高電圧および／または高電流を通過させる電力変換器は、スイッチモード電力変換器において固有であるリップルを平滑化するために、大きい出力フィルタ（すなわち、大きい誘導性および容量性構成要素）を使用する。これらの大きいフィルタは、典型的には、動的設定点波形に迅速に追跡する変換回路の能力（すなわち、応答時間）に有意な遅延を追加する。

同時に、高電力スイッチモード電力変換器は、典型的には、高電圧および／または電流を取り扱うために大きいスイッチを使用し、これらのスイッチは、典型的には、低電圧用途（例えば、マイクロプロセッサのための電力変換器）において使用されるスイッチよりも遅い基本スイッチング周波数（例えば、プラズマ処理用途において約５０ｋＨｚ～４００ｋＨｚ）を有する。さらに、スイッチモード電力供給源の最大ユニティゲインクロスオーバ周波数は、スイッチモード電力供給源におけるスイッチのナイキスト基準、すなわち、基本スイッチング周波数ｆの半分によって限定されると長い間考えられている（Ｋｅｓｔｅｒ， Ｗａｌｔ． Ｗｈａｔ ｔｈｅ Ｎｙｑｕｉｓｔ Ｃｒｉｔｅｒｉｏｎ Ｍｅａｎｓ ｔｏ Ｙｏｕｒ Ｓａｍｐｌｅｄ Ｄａｔａ Ｓｙｓｔｅｍ Ｄｅｓｉｇｎ． Ａｎａｌｏｇ Ｄｅｖｉｃｅｓ， ＭＴ－００２）。しかしながら、実践では、使用可能なスイッチング周波数は、負荷インピーダンスの変化、温度、構成要素変形例等に起因してさらに低く、多くの場合、ｆ／４またはｆ／５により近い。

したがって、高電力スイッチモード電力変換器は、低電力のものであっても、全ての電力変換器において見られる問題を悪化させ、出力電力は、設定点の変化に遅れをとる、または顕著な遅延を伴わずに設定点を追跡することができない。本開示は、その遅延を大幅に低減させ、電力変換器設定点の変化への「瞬間的」出力応答（または動的設定点波形のほぼ瞬間的な追跡）と呼び得るものに近づける。言い換えると、本明細書に開示される瞬間電力変換器は、従来技術に優る大いに改良された応答時間を提供する。

そのような電力変換器は、アーク放電が、一般的に、製造歩留まりを低下させる、プラズマ処理において有用であり得る。アークは、自然界の雷のように、実際には、短い時間周期（例えば、約３０μ秒）にわたって強度において増大する。公知のプラズマ電力供給源、例えば、ＡＤＶＡＮＣＥＤ ＥＮＥＲＧＹ（Ｆｏｒｔ Ｃｏｌｌｉｎｓ Ｃｏｌｏｒａｄｏ）によって供給されるＰＩＮＮＡＣＬＥ、ＡＭＳ、ＤＭＳ、およびＳＭＳ ＡＰは、アーク放電事象の間に電力を低減させ、さらには吸収することができる（例えば、米国特許第８，２１７，２９９号および第８，５５２，６６５号参照）。しかしながら、これらの既存の電力供給源は、特に、プラズマ処理において典型的であるように、高電圧および電流が使用される場合、上記に言及される遅延、すなわち、電力変換器の出力が設定点の変化に瞬時に反応できないことに起因して、アークを軽減するその能力において限定される。

本開示の電力供給源回路の設定点の変化と結果として生じる出力の変化との間の遅延の低減およびほぼ排除は、アーク放電事象の間に電力を低減させ、さらには吸収し、ならびに設定点へのほぼ瞬間的な応答を伴う非常に動的な波形を発生させる能力を大いに強化する。例えば、従来技術の電力変換器が、不完全に方形波出力（例えば、斜めの、または「緩やかな」角を有する）を生成する、または鋭的な電圧ジャンプが存在するときにわずかに角度のある傾斜を生成する場合、本明細書に開示される瞬間電力変換器は、はるかに鋭的な方形波および電圧の間の略垂直なジャンプを生成する。動的設定点波形への本ほぼ瞬間的な応答は、高電流および電圧が必要とされる場合であっても、いくつか非限定的実施例を挙げると、電気車両牽引、ＲＦ変換ステージの給電、および電力供給源サイズおよび貯蔵エネルギーの低減における幅広い範囲の用途を有する。

加えて、プラズマ処理分野における当業者は、長い間、プラズマ電力供給源とプラズマとの間に配列されるコンデンサを回避する、またはそのサイズを縮小しようとしてきた。再び、アーク放電の課題に目を向けると、アークが、起こると、コンデンサは、そのエネルギーをアークに放出し、それによって、アークを低減させるのではなく、増進させ得る。したがって、そのようなコンデンサのサイズを縮小することが、長い間所望されているが、大きいものが、多くの場合、典型的な電力変換器出力におけるリップルを平滑化するために必要とされている。本明細書に開示される瞬間電力変換器は、リップルの有意な低減を達成し、それによって、フィルタリングコンデンサの完全ではないとしても有意な排除を達成する。これは、ひいては、（例えば、プラズマ処理用途における）アークへのコンデンサ放出電力を軽減するシステムを設計する必要性を大いに低減させる。

同様に、電力変換器はまた、多くの場合、動的設定点波形に対応する出力をより良好に達成するために、スイッチングデューティサイクルの微調節を行うことに役立つためのフィードバックを含む。しかしながら、そのようなフィードバックもまた、ナイキスト基準によって限定される。故に、電力変換器のためのフィードバックは、出力サンプリングの周波数に対する上限を有する。本開示は、本限定を打破し、ナイキスト基準を上回り、さらにはスイッチの基本スイッチング周波数ｆを上回るサンプリング周波数を可能にする。

定義

本開示では、基準波形は、概して、繰り返し波形、多くの場合、三角波形、鋸歯状波形、またはランプ波形を指す。非繰り返し波形を含む、他の波形もまた、伝達関数の公知の調節を用いて実装され得る。基準波形は、電圧、電流、または２つの組み合わせであってもよい。

本開示では、動的設定点波形は、概して、電力変換回路の所望の出力を表す信号を指す。動的設定点波形は、フィードバックまたは他の因子によって修正されてもよく、繰り返しまたは非繰り返しであり得る。動的設定点波形は、電圧、電流、または２つの組み合わせであってもよい。動的設定点波形は、正弦波形、階段波形、三角波形、波形の組み合わせ、複雑なプロファイルの波形、または任意の周波数における任意の想像可能な波形であり得る。本開示は、多くの場合、瞬間電力変換器の効果を例証するために、正弦波動的設定点波形を使用するが、これは、例証的にすぎず、動的設定点波形は、いかようにも正弦関数に限定されない。

本開示では、入力電圧比Ｖ_Ｓ／Ｖ_Ｒは、概して、基準波形Ｖ_Ｒのピークツーピーク振幅に対する動的設定点波形Ｖ_Ｓの振幅の比率を指す。入力電圧比Ｖ_Ｓ／Ｖ_Ｒは、これらの２つの値の瞬間的関係であることに留意されたい。

本開示では、出力比は、概して、合計ＰＷＭ出力電圧のピークツーピーク電圧または電流と比較される、ある時点における加算されたＰＷＭ出力電圧または電流の値を指す。

本開示では、固有の遅延は、概して、比較器、ドライバ、およびスイッチならびに相互接続等の電力変換デバイスに起因する信号遅延を指す。これは、ドライバおよび電力スイッチにおける遅延を含み得るが、インダクタ、コンデンサ、またはフィルタ等のエネルギー貯蔵デバイスによって引き起こされる遅延を含まない。電力変換ステージのためのドライバ回路は、入力が変化する時間と出力が変化する時間との間の待ち時間または遅延を有し得る。本遅延は、例えば、電力範囲または電圧絶縁に応じて、広い範囲にわたって存在し得る。スイッチモード電力変換器に関する一般的な固有の遅延は、１～３０ナノ秒である。スイッチモード電力変換器におけるスイッチは、これがスイッチング信号を受信するときと、これが実際に主として伝導状態または主として開状態になるときとの間の遅延を有し得る。開と閉との間（逆もまた同様である）のこれらの遷移時間は、約数ナノ秒またはマイクロ秒であり得る。

上記に言及される進歩を達成するための具体的構造および制御方法が、下記に説明されるであろう。
構造および実装のための方法の詳細な説明

本開示のいくつかの実施形態では、動的設定点入力と、基準波形入力と、駆動部分と、直列スイッチングおよび加算部分と、合計ＰＷＭ出力とを有する、瞬間電力変換器３０６が、開示される。瞬間電力変換器３０６は、設定点波形発生器３０４から動的設定点波形を受信し、基準発生器３０２から基準波形（例えば、鋸歯状関数）を受信し、合計ＰＷＭ出力から出力を受信することができる。基準発生器３０２は、例えば、図２に示されるような鋸歯状基準波形を提供してもよい。

基準発生器３０２および設定点波形発生器３０４は、随意のコントローラ３０１の一部を形成してもよい。瞬間電力変換器３０６はまた、随意のＤＣ電力供給源３１２からＤＣ電力を受電してもよい、または１つ以上の内部ＤＣ供給源を含んでもよい。瞬間電力変換器３０６は、例えば、一連の位相オフセット比較器を介して、基準波形および動的設定点波形を比較し、１つ以上のスイッチング区分を駆動し、その出力を加算し、異なる電圧および／または電流においてであるが、動的設定点波形をほぼ模倣する加算されたパルス幅変調（ＰＷＭ）出力を形成することができる。本加算されたＰＷＭ出力は、次いで、負荷３１０に提供されることができ、そこで、加算されたＰＷＭ出力は、随意に、ＬＣフィルタ等の信号調整回路３０８を介して平滑化される。しかしながら、ある場合には、リップルは、信号調整回路３０８の必要性を回避するために十分に小さくあり得る。随意のＤＣ電力供給源３１２は、実装に応じて、負の出力、接地を有してもよい、または浮動接地であってもよい。概して、電力変換の世界において公知ではない本単純な回路の特性が、存在し、動的設定点波形が、変化する場合、出力デューティサイクルは、設定点変化に応答して、瞬間的に変化する。

瞬間電力変換器３０６の「直列」変形例の６相実施例が、少なくとも図４に示され、関連付けられる波形が、図５－６に示される。本開示のいくつかの実施形態では、動的設定点入力と、基準入力と、駆動部分と、並列スイッチング部分と、並列加算部分と、合計ＰＷＭ出力とを有する、瞬間電力変換器が、開示される。瞬間電力変換器３０６の「並列」変形例の６相実施例が、少なくとも図８に示され、関連付けられる波形が、図１０－１４に示される。

直列および並列の両方の変形例では、駆動部分４１２は、動的設定点波形を、基準入力と関連付けて、全ての他のセットからインターリーブまたは位相オフセットされる、２つ以上のパルス幅変調（ＰＷＭ）信号のセットに変換する。２つ以上のＰＷＭ信号はそれぞれ、直列スイッチングおよび加算部分（例えば、図４）または並列スイッチング部分（例えば、図８）のいずれかの中の異なる「位相」に提供される。単一のＰＷＭ信号４０５の数は、位相の数Ｎに等しく、最も近接する単一のＰＷＭ信号４０５の間の位相オフセットは、基本スイッチング周期の１／Ｎである。図４および８の図示される実施例では、６つの位相、したがって、６つのオフセットまたはインターリーブされる単一のＰＷＭ信号が、存在する。

各位相は、ハーフブリッジ（図４および８）またはフルブリッジ（図１５および１６）スイッチング区分を含むことができる。直列バージョンは、位相毎のＤＣ電力供給源（浮動および絶縁）を含むことができ、並列バージョンは、位相毎のＤＣ電力供給源または各位相に給電するＤＣレール（浮動もしくは接地）の対のいずれかを含むことができる。各位相はまた、２つまたは４つのスイッチのそれぞれに関するＰＷＭ信号を受信する、スイッチング制御信号入力を含むことができる。各位相はまた、パルス幅変調（ＰＷＭ）出力を含むことができる。ＰＷＭ出力は、ＤＣ電力供給源またはレールによって設定されるスイング電圧を有することができる。

各位相からのＰＷＭ出力は、（１）１つを除く全ての位相におけるスイッチの間の出力ノードが、次のＤＣ電力供給源の低電圧側または次の低電圧レールに結合され、残りの出力ノードが、合計ＰＷＭ出力である、直列方式、もしくは（２）全ての位相におけるスイッチの間の出力ノードが、並列加算部分の別個であるが、磁気的に結合される変圧器に渡される、並列方式のいずれかで全ての他のＰＷＭ出力と加算される。後者の場合では、これらの磁気的に結合される変圧器はそれぞれ、（１）位相のうちの１つのＰＷＭ出力に結合される一次巻線への入力と、（２）磁気的に結合される変圧器のうちの別のものの一次巻線の出力に結合される二次巻線の入力と、（３）合計ＰＷＭ出力を形成するために二次巻線の全ての他の出力に結合される二次巻線からの出力とを含む。

両方の変形例では、合計ＰＷＭ出力は、負荷に提供され、随意に、負荷に到達する前に、フィルタ等の信号調整回路を通過されることができる。

動的設定点波形の変化への瞬間電力変換器の応答の速度は、位相の数Ｎの関数であり得る。具体的には、瞬間電力変換器のサンプリング周波数または時間の関数として達成され得る出力電圧の数は、ｆ×Ｎとして求められることができ、式中、ｆは、各位相において使用されるスイッチの基本スイッチング周波数である。したがって、例えば、それぞれ、ｆ＝２００ｋＨｚにおいて実行される２４個の位相では、２４×２００ｋＨｚまたは４．８ＭＨｚと同程度の速さで合計ＰＷＭ出力を調節することが可能であり、従来技術は、４０ｋＨｚのスイッチングに限定される。そこから分かるように、動的設定点波形への応答時間の改良は、非常に重要である。

並列および直列変形例の両方が、従来技術に優る相当な利点を提供するが、並列変形例は、各位相出力電流が、別の位相の電流出力に磁気的に結合されることに遭遇する。各位相は、全ての位相からの出力電流が、同一であるように、別のものに接続される。しかしながら、変圧器が、スイッチと負荷との間に配列されるため、ＡＣ電流のみが、位相の間で均等にされる。いずれのＤＣまたは低周波数ＡＣ電流も、変圧器によって遮断され、これは、位相の間のＤＣまたは低周波数ＡＣ不均衡につながり得る。フィードバックが、直列バージョンが被らない、位相毎に追加される複雑性および信号劣化のバランスをとることに役立つために必要とされ得る。

図４は、上記のような直列加算トポロジを伴う瞬間電力変換器の実施形態を図示する。基準波形入力４０７は、三角または鋸歯状波形等の基準波形を生成する、随意の基準発生器４０２に結合され得る。動的設定点入力４０１は、電圧および／または電流の瞬時かつ大きい変化が所望される、複雑なプラズマ処理レシピまたは状況において使用されるもの等の任意波形を生成する、随意の設定点波形発生器４０４に結合され得る。

動的設定点入力４０１および基準波形入力４０７は、それぞれ、駆動部分４１２内のＮ個の数の比較器４１８に結合され、比較器４１８は、時系列順である。言い換えると、位相遅延（例えば、１／Ｎ）が、各比較器４１８が、基準波形の異なる位相に遭遇する（すなわち、スイッチの各セットに到達するＰＷＭパルス列が、インターリーブされる）ように、各比較器４１８の間の基準波形に適用される。したがって、例えば、６相実装では、図４および８に示されるように、基準波形は、６０度オフセットされることができる（例えば、３６０／６＝３６０）。位相遅延は、各比較器４１８の間の位相遅延構成要素４１６を介してもたらされてもよいが、任意の数のデバイス、回路、および方法が、比較器４１８に到達する基準波形の間の位相遅延を発生させるために使用されることができる。位相遅延ｔは、基本スイッチング周期の１／Ｎ、またはこの場合では、１／６に等しくあり得る。各比較器４１８は、順に、各瞬間における動的設定点波形および基準波形の状態に応答して、アップまたはダウン（オンまたはオフ）信号を発生させる（例えば、動的設定点波形が、基準波形を上回るとき、比較器は、アップ／オン信号を生成する）。その結果、各比較器の出力は、動的設定点波形を表すデューティサイクルを有するＰＷＭ信号である。具体的には、各比較器４１８のＰＷＭ出力は、入力比、すなわち、基準波形のピークツーピーク値に対するある瞬間における動的設定点波形の値に等しい瞬間的なデューティサイクル（すなわち、ある時間周期にわたってではなく、所与の瞬間におけるデューティサイクル）を有する。例えば、動的設定点波形が、ある瞬間に２．４Ｖであり、基準波形が、６．０Ｖである場合、その瞬間における比較器のＰＷＭ出力のデューティサイクルは、４０％である。動的設定点を仮定して、本デューティサイクルは、ＰＷＭパルス高さが、ある程度の時間にわたって（２つの比較器入力が交差するまで）上または下に留まり得るが、次の瞬間に４０％を下回る、または上回るであろう。

図２は、比較器４１８における動的設定点波形と基準波形との間で行われる比較の実施例を図示する。すなわち、図示されるものは、動的設定点波形２０４、基準波形２０２、およびこれらの２つの信号を入力としてとる比較器２０８からの結果として生じる単一のＰＷＭ出力２０６である。比較器４１８は、それぞれ、その同時点における基準波形のピークツーピーク値に対する所与の時間における動的設定点波形の比率に等しいデューティサイクルを有する、単一のＰＷＭ出力４０５を発生させる。

これらの入力を伴う比較器の単一のＰＷＭ出力が、公知であるが、本発明者らは、単一のＰＷＭ出力には、任意の瞬間に、ＰＷＭ出力が、入力比に等しいデューティサイクルを有するが、単なる上下ではなく、基準波形に対する動的設定点波形の比率に等しい、１と０との間の（それらの値を含む）グレースケール値を有するという事実が隠されていることを認識した。換言すると、ＰＷＭ出力が、高いまたは低いように見え、いったんパルス全体が、プロットされると、所与のパルスが、所与のデューティサイクルを有するように見える場合であっても、現実には、デューティサイクルは、そのパルス全体を通して変化している場合がある。

本画期的な発見は、図２２を参照してより深く理解され得、これは、正弦波動的設定点波形および三角波基準波形を前提として、図４の比較器４１８のうちの１つからの単一のＰＷＭ出力の拡大図を示す。パルスの幅が、時間において変動することが分かり得、当業者は、デューティサイクルが、パルス波頂（例えば、２２０２または２２０６）に対するパルス波底（例えば、２２０４）の比率であると仮定した。しかしながら、本発明者らは、これが該当しないことを発見した。実際には、各波頂および各波底を通したデューティサイクルは、常に変動している。これは、ＰＷＭ信号の振幅が、これらの２つの点の間で変化していないにもかかわらず、Ｔ_１におけるデューティサイクルが、Ｔ_２におけるデューティサイクルと異なることを意味する。入力電圧比とＰＷＭ信号のデューティサイクルとの間の本関係は、単一の比較器出力のみを見ているときには「隠蔽されている」と言える。しかしながら、比較器からの本ＰＷＭ出力が、少なくとも２つの位相を備える、直列スイッチングおよび加算部分（例えば、図４の４１５）または並列スイッチング部分および並列加算部分（例えば、図８の８１５および８１７）を通過されると、各単一のＰＷＭ出力（例えば、４０５）に隠蔽されるデータは、観察可能かつ使用可能になり始める。特に、図２のプロット２０６は、単一の比較器のＰＷＭ出力を示すが、図６のＶ_４０３は、これらのＰＷＭ出力のうちの２つ以上のものが、加算されるとき、比較器への入力が、インターリーブまたはオフセットされていると仮定して、加算されたＰＷＭ出力は、動的設定点波形（例えば、Ｖ_４０１）に似たものになり始めることを示す。少数の位相のみが、使用されるとき（例えば、２～５）、有意なリップルが、可視であり、フィルタリングが、好適に安定した出力波形を達成するために依然として所望され得る。しかしながら、図１２－１４に示される２４個の位相等、十分な数の位相が、加算されるとき（例えば、＞６）、リップル振幅は、無視できるものに近づき、より小さいフィルタが、使用されることができ、ある場合には、リップルは、フィルタが省略され得るほど十分に小さくあり得る。

図１３および１４もまた、単一のＰＷＭ出力（例えば、４０５）のデューティサイクル内の隠蔽されるデータを実証する。図１３および１４は、電圧ステップを有する動的設定点波形および２４相瞬間電力変換器に関する結果として生じる合計ＰＷＭ出力の同一の部分の２つの異なる図を示す。図１４の拡大図では、動的設定点波形電圧ステップの前に、合計ＰＷＭ出力は、低状態であったことが分かり得る。また、電圧ステップに先立つパルスの見掛けのデューティサイクルに基づいて、低信号は、電圧ステップ後に継続するであろうことが考えられるであろう。しかし、合計ＰＷＭの低状態が続くように見えることが予期されるであろう、電圧ステップの底部における合計ＰＷＭ状態に焦点を当てると、予期せぬことに、合計ＰＷＭ状態は、代わりに、高い。動的設定点波形の本変化および結果として生じる合計ＰＷＭ出力状態のスイッチは、比較器からの出力内の「隠蔽された」データを可視化することに役立つ。これは、任意の瞬間における合計ＰＷＭ出力の見掛けのデューティサイクルが、実際には、合計ＰＷＭのデューティサイクルではなく、全ての瞬間に目に見えない瞬間的デューティサイクルが、存在することを示す。電圧ステップは、合計ＰＷＭ出力に、状態を１つの瞬間から次の瞬間に反転させることによって、本隠蔽されたデータを「露見」させた。本実施例は、いかようにも本開示の限定ではなく、単に、比較器からのＰＷＭ出力において、さらに、波形の可視デューティサイクルに等しくない瞬間的値を有する合計ＰＷＭ出力において、隠蔽されたデータが存在することを可視化することに役立つことを意味する。

各比較器からの単一のＰＷＭ出力４０５は、それぞれ、個別のドライバ４１９に渡される。ドライバ４１９は、個別の比較器４１８から論理レベル信号をとり、それらを高電力スイッチ（例えば、４２０）を駆動するために好適な電圧における高電流信号に昇圧することができる。図４では、ドライバ４１９は、各位相の上側および下側スイッチの両方を駆動する。特に、ドライバ４１９は、単一のＰＷＭ出力４０５信号を、各位相のスイッチ４２０の対（またはスイッチ対）に渡される２つの駆動信号（もしくはフルブリッジ構成における各位相のスイッチ４２０に渡される４つの駆動信号）に変換する。例えば、各ドライバ４１９は、個別の比較器４１８から低電圧ＰＷＭ出力４０５を受信し、スイッチ４２０を駆動するために十分に高い、２つのより高い電圧信号を出力してもよい。本回路では、ドライバ４１９はまた、任意の絶縁または電圧変換を横断して駆動信号を変換する。ある実施形態では、ドライバ４１９は、多くの場合、内部レベルシフタおよび／またはアイソレータを有する。ある実施形態では、別個のドライバが、各低側および各高側スイッチのために使用され得る。ドライバ４１９は、個別の比較器４１８と電力供給源を共有する入力区分を有してもよい。ドライバ４１９は、多くの場合、高電力スイッチが、異なる電力供給源レールを有し得る、またはこれらのレールが、高電力スイッチモード回路に接続される結果として雑音が多くあり得るため、入力回路と電力出力ステージとの間に絶縁ステージを有する。所与の位相に関するスイッチは、電力供給源を共有してもよい。図４の場合では、これらのドライバ４１９の絶縁された入力はまた、位相の直列接続に起因する付加的電圧ストレスに耐えることが可能であり得る。

スイッチ４２０は、図４および８においてハーフブリッジ構成において示される。しかしながら、それらはまた、図１５および１６に示されるようなフルブリッジ構成において配列されてもよい。一実施例では、スイッチは、それぞれ、あるタイプのＭＯＳＦＥＴであってもよいが、いくつか例を挙げると、Ｓｉ ＦＥＴ、ＳｉＣ ＦＥＴ、ＩＧＢＴ、およびバイポーラ等の他のタイプのスイッチもまた、可能性として考えられる。図４の各位相は、同一の位相からの２つの対応するスイッチ４２０の間からとられる、出力ノード４１４を含む。第１－第５の位相４３０－４３８の出力は、第６の位相４４０からの合計ＰＷＭ出力４０３が、全ての６つの位相の出力電圧の合計であるように、直列に接続され、電圧を合算する。各位相における２つのスイッチ４２０のうちの一方は、オン状態では、対応する出力ノード４１４をＤＣ電力供給源４２２からの高電圧に結合し、オフ状態では、ＤＣ電力供給源を遮断する。各位相における他方のスイッチは、オン状態では、ＤＣ電力供給源４２２（または低電圧レール）からの低電圧および前の位相の出力ノード４１４を本位相の出力ノード４１４に結合し、オフ状態では、本接続を遮断する。しかしながら、位相のうちの１つを除く全ての出力ノード４１４は、常時、次のＤＣ電力供給源４２２の低電圧側に結合される。例えば、全ての上側スイッチが、オンである場合、合計ＰＷＭ出力４０３は、ＤＣ電力供給源４２２の電圧の６倍であろう。全ての下側スイッチが、オンである場合、合計ＰＷＭ出力４０３は、０Ｖであろう。殆どの場合、合計ＰＷＭ出力４０３は、これらの２つの極値の間のどこかにある。本例証では、ＤＣ電力供給源４２２は、絶縁され、浮動する。

第１の位相４３０は、その２つのスイッチ４２０の下側への接地接続４２４を含み、したがって、第１の位相４３０の下側スイッチ４２０が、オン状態であるとき、その出力ノード４１４を接地４２４に結合する。図の最上部の位相は、第６の位相４４０（または出力もしくは最後の位相）と称され得る。他の位相は、第２の位相４３２、第３の位相４３４、第４の位相４３６、および第５の位相４３８と称され得る。出力位相４４０は、合計ＰＷＭ出力４０３を提供する出力ノード４１４を含むことができ、これは、任意の他の位相に結合されず、代わりに、負荷４１０に提供され、随意に、随意の信号調整回路４０８を介してフィルタリングされる。

合計ＰＷＭ出力４０３の実施例が、Ｖ_４０３において図５に示される。本合計ＰＷＭ出力は、電圧Ｖ_４０１および図４に示される６つの位相を有する、正弦波動的設定点波形を仮定する。合計ＰＷＭ出力４０３は、図４の位相毎に１つずつの６つの「ステップ」を介して動的設定点波形を追跡し、各ステップ内に、ステップの間の距離の割合に瞬間的に等しいＰＷＭ波形が、存在する。さらに解説すると、入力電圧が、２．４ボルトである場合、各比較器は、４０％のデューティサイクルを有するであろう。６つのインターリーブ電力変換ステージでは、全ての瞬間にわたって、電力変換ステージのうちの少なくとも２つは、常時、オン状態における上側スイッチを有するであろう。加えて、４０％の時間、電力変換ステージのうちの３つは、オン状態における下側スイッチを有するであろう。動的設定点波形が２ボルトから３ボルトに遷移する時間の間、出力は、常時、オン状態における上側スイッチを伴う位相のうちのいずれか１つまたは２つを有するであろう。加えて、電圧が、２から３Ｖに移動するにつれて（各ＤＣ電力供給源が１Ｖであると仮定する）、出力もまた、２００ボルトから３００ボルトに移動するＰＷＭを有し、これは、これが２ボルトから３ボルトに遷移する際の電圧に比例する瞬間的デューティサイクルを有する。各ステップの振幅は、ＤＣ電力供給源４２２のうちの１つまたは電圧レールに等しく、したがって、合計ＰＷＭ出力４０３のピークツーピーク電圧は、ＤＣ電力供給源またはレール電圧のＮ倍である。例えば、各位相が、５Ｖ電力供給源またはレールによって給電された場合、合計ＰＷＭ出力４０３のピークツーピーク電圧は、３０Ｖであり、各ステップは、５Ｖであろう。別の実施例として、スイッチ対４２０がそれぞれ、０～１００Ｖ出力を有すると仮定する。合計ＰＷＭ出力４０３は、０～６００Ｖであろう（６つのステージが存在するため）。位相毎の入力電圧が、０～１００Ｖでスイングするにつれて、合計ＰＷＭ出力４０３は、０～６００Ｖでスイングする。換言すると、直列トポロジは、合計ＰＷＭ出力４０３において加算された電圧に遭遇する一方、電流は、各位相を通して同一のままである。対照的に、並列トポロジは、電流を加算し、各位相を通して同一のレールツーレール電圧から給電されることが分かるであろう。

加えて、各ステップ内のＰＷＭ信号の周波数は、スイッチ４２０のうちのいずれか１つの基本スイッチング周波数ｆのＮ倍（例えば、２００ｋＨｚの基本周波数ｆの６倍、すなわち、１．２ＭＨｚ）であることが観察され得る。換言すると、６つの位相と、２００ｋＨにおいて切り替わるスイッチとを有する瞬間電力変換器に関して、合計ＰＷＭ出力は、電力チェーンにおけるデバイスに固有の遅延のみを伴って動的設定点波形を追跡する（すなわち、そうでなければ、入力設定点の瞬間的追跡）。合計ＰＷＭ出力４０３は、合計ＰＷＭ出力４０３のピークツーピーク電圧の１／Ｎ（例えば、１／６）倍以内に動的設定点波形を追跡し、１．２ＭＨｚの周波数における動的設定点波形を瞬間的に辿るリップルＰＷＭを有する。したがって、いくつかの実施形態では、複数の加算ＰＷＭ電力変換ステージのそれぞれのスイッチング速度は、２０～８００ｋＨｚである。いくつかの実施形態では、１５０ｋＨｚを上回るスイッチング速度が、フィルタが、瞬間電力変換器と負荷との間に配列される場合であっても達成されることができる。

ここで、２４個のインターリーブ電力変換位相を有する瞬間電力変換器を検討する。本場合における出力リップルは、１／６から１／２４に低減される。リップルは、Ｎ×ｆまたは２４×２００ｋＨｚ＝４．８ＭＨｚのＰＷＭ周波数を有するであろう。このように考えると、従来技術の方法は、フィルタリングが、所与のスイッチ（例えば、大きいＬＣフィルタ）のスイッチング周波数によって限定された、リップルを平滑化するためのフィルタリングを適用する必要があるであろうが、本開示は、フィルタリングの観点からはるかに高い「有効スイッチング周波数」を可能にし、ここでは、フィルタリングは、４．８ＭＨｚに限定されるであろう。より高い周波数は、より小さいフィルタ構成要素を用いてフィルタリングされることができるため、開示される合計ＰＷＭ出力は、類似するスイッチングデバイス（但し、根本的に異なるトポロジおよび駆動回路）を使用するにもかかわらず、従来技術の電力変換出力よりも容易にフィルタリングされる。ある場合には、従来技術の電力変換出力に優る、合計ＰＷＭ出力の低減されたサイズのリップルおよび増加された周波数のリップルに対処するために、必要なフィルタは、Ｎ^２分の１に低減されることができる。

多くの用途に関して、電力変換ステージの数をいかなるフィルタも要求されない点まで単純に増加させることが、十分であり得ることを理解されたい。

出力フィルタが、必要とされる場合、フィードバックループが、使用されてもよく、その場合では、フィードバックは、出力フィルタに先立って行われることができる。フィードバックループは、合計出力と動的設定点入力との間に配列されることができる。このように、フィードバックのユニティゲインクロスオーバ周波数は、スイッチング周波数、出力フィルタ、またはナイキスト基準等の従来の限定に関連しない。言い換えると、ユニティゲインクロスオーバ周波数は、基本スイッチング周波数の１／５を上回り得る、または基本スイッチング周波数の１／２を上回り得る、もしくは基本スイッチング周波数を上回り得る。

再び図２を参照すると、単一の比較器４１８のＰＷＭ出力２０６は、所与の時点における２０２のピークツーピークおよび２０４の値の入力電圧比についてのいかなる情報も提供せず、したがって、２０６の瞬間的デューティサイクルが、２０２および２０４の入力電圧比に関連するにもかかわらず、本情報を抽出および使用するためのいかなる公知の方法も、存在しないことを理解することができる。その単数の比較器４１８出力が、図４および８に示されるように、その基準波形入力の間の基本スイッチング周期オフセットの１／Ｎを伴う複数の比較器の間で加算されると、図５のＶ_４０３は、比較器４１８出力と入力電圧比との間の瞬間的関係が、観察可能かつ有用な形態をとり始めることを示す。位相の数が、増加するにつれて、本情報は、より明確になり（例えば、図１２参照）、より少ないフィルタリングが、元々の動的設定点波形を復元するために（すなわち、リップルを除去する、または少なくとも所与の用途に関してリップルを無視できるものにするために）必要とされる。図６は、再び、動的設定点波形の電圧Ｖ_４０１（図４の４０１における）、比較器４１８のうちの１つからの単一のＰＷＭ出力のうちの１つの電圧Ｖ_４０５、および合計ＰＷＭ出力の電圧Ｖ_４０３を示す。図５と異なり、図６はまた、随意の信号調整回路４０８を用いたフィルタリング後の電圧および電流（Ｖ_３０７、Ｉ_３０７）を示し、フィルタリング後、Ｖ_４０１のほぼ完全な復元が、存在する。図６に図示される波形は、第６の位相４４０に続く第５の位相４３８、第５の位相４３８に続く第４の位相４３６等の６つの位相の連続的発射順序に対するが、他の順序の発射もまた、実装されることができる。例えば、第４の位相４３６が、第６の位相４４０に続く等であってもよい。発射順序を変更することによって、結合磁気を横断する電圧ストレスは、低減され、それによって、さらなる構成要素低減および／または信頼性を可能にし得る。

各位相４３０－４４０は、示されるようなその独自のＤＣ電力供給源４２２を含んでもよい。各ＤＣ電力供給源４２２は、絶縁され、浮動してもよい。各ＤＣ電力供給源４２２は、正側と、負側とを含んでもよい。各ＤＣ電力供給源４２２の正側は、各位相におけるスイッチ対４２０の第１のスイッチに結合されることができる。各ＤＣ電力供給源４２２の負側は、各位相におけるスイッチ対４２０の第２のスイッチに結合されることができる。各スイッチは、出力４１４に結合される出力と、入力とを有することができ、第１のスイッチに関する入力は、対応するＤＣ電力供給源４２２の正側に結合され、第２のスイッチに関する入力は、対応するＤＣ電力供給源４２２の負側に結合される。位相４３０の第２のスイッチへの入力は、接地に結合される。他の位相の第２のスイッチへの入力は、前の位相（例えば、図４の下側位相）の出力４１４に結合される。

瞬間電力変換器４００における種々の構成要素は、固有の遅延を有してもよい。最初に、比較器４１８は、数ナノ秒の遅延を有してもよい。ドライバ４１９は、５～３０ナノ秒の遅延を有してもよい。電力変換スイッチ４２０は、遷移を開始する前に２０ナノ秒の遅延を有してもよい。スイッチ４２０の遷移時間は、１０ナノ秒～数マイクロ秒であってもよい。全てのこれらの固有の遅延は、電力レベルおよびデバイスのタイプに関連する。一実施例に関して、スイッチ４２０が、１，２００Ｖにおいて４０Ａのスイッチングが可能なＳｉＣ ＦＥＴであると仮定する。これらのスイッチ４２０の遅延時間は、約１５ナノ秒であってもよい。スイッチング時間は、約５０ナノ秒であってもよい。ドライバ４１９は、２０ナノ秒の遅延を有してもよい。本実施例に関する合計の固有の遅延は、約１００ナノ秒であってもよい。

図７は、図３の３０８等の信号調整回路の一実装を図示する。信号調整回路７００は、合計ＰＷＭ出力（例えば、４０３または８０３）と負荷（例えば、４１０、８１０）との間に配列されることができる。負荷は、抵抗要素７０６またはデバイスを含むことができる。信号調整回路７００は、一実施例では、合計ＰＷＭ出力および抵抗要素７０６と直列の誘導性構成要素７０２と、接地と抵抗要素７０６との間で直列のシャント容量性構成要素７０４とを備える、ＬＣフィルタを含むことができる。信号調整回路７００は、合計ＰＷＭ出力４０３または８０３からリップル電圧を除去もしくは低減させることができる。誘導性構成要素７０２はまた、スイッチにおけるピークツーピーク電流リップルを限定することに役立ち得る。

合計ＰＷＭ出力４０３または８０３は、リップル電圧Ｖ_ＲＩを有し得る。リップル電圧Ｖ_ＲＩは、時間ｔにおける合計ＰＷＭ出力電圧Ｖ_{ＯＵＴ（ｔ）}をＮで除算したもの

である。合計ＰＷＭ出力４０３または８０３は、固有の遅延後、時間ｔにおける合計ＰＷＭ出力電圧Ｖ_{ＯＵＴ（ｔ）}が、瞬間的に、時間ｔにおける入力電圧比Ｖ_Ｓ／Ｖ_Ｒ（ｔ）のリップル電圧ＶＲＩに全ピークツーピーク出力電圧範囲Ｖ_Ｔを乗算したもの以内になるように、動的設定点入力４０１における動的設定点波形に応答することができる（直列または並列トポロジのいずれかに関して）。方程式では、合計ＰＷＭ出力電圧Ｖ_{ＯＵＴ（ｔ）}は、瞬間的に、以下のリップル電圧Ｖ_ＲＩ以内になる。

入力電圧比Ｖ_Ｓ／Ｖ_Ｒ（ｔ）は、基準波形入力４０７における基準波形ＶＲのピークツーピーク電圧に対する動的設定点入力４０１における時間ｔにおける動的設定点波形Ｖ_Ｓの比率である。方程式では、時間ｔにおける合計ＰＷＭ出力電圧Ｖ_{ＯＵＴ（ｔ）}は、（固有の構成要素遅延後）以下である。

式中、Ｎは、位相の数であり、Ｖ_ＩＲは、入力電圧比Ｖ_Ｓ／Ｖ_Ｒ（ｔ）である。

ＤＣ出力との併用のためのいくつかの従来の設計では、出力静電容量は、出力において安定したＤＣ電圧を維持することを補助するために、比較的に大きい。大きい出力静電容量はまた、例えば、マイクロプロセッサの電力において見られるであろうように、電流ドローの急速な変化（増加または減少）と関連付けられる等の負荷変化の存在下で定常出力を維持するために使用される。図４および８の実施形態では、実施例として、出力は、任意であり（ユーザがＤＣ出力を所望しない限り）、１つの利点は、出力電圧を定常に保持するいかなる必要性も存在しないため、比較的に低い、可能性として数桁低い、容量性要素７０４が使用され得ることであり、実際に、本開示の１つの目的は、出力電圧が急速に変化することを可能にすることであり、したがって、随意の信号調整回路４０８における従来の大きいコンデンサは、本使用に不利であり得る。ＤＣ電力供給源状況では、例えば、出力コンデンサは、本場合では１００～１，０００分の１と同程度に低い値と比較して、数百マイクロファラドであり得る。信号調整回路３０８における典型的な容量性構成要素７０４は、例えば、１０ナノファラドであり得る。

容量性構成要素７０４はまた、いくつかの実装では、必要ではない場合がある。例えば、スピーカを駆動するとき、または十分な位相Ｎが、合計ＰＷＭ出力において無視できるリップルを生成するために実装されるとき、容量性構成要素７０４は、必要とされ得ない。別の実施例として、瞬間電力変換器が、その独自の信号調整回路またはフィルタを有する、後続電力変換ステージに給電するために使用される場合、容量性構成要素７０４は、必要とされ得ない。例えば、瞬間電力変換器が、ＲＦ電力変換ステージに関する電力を提供するために使用される場合、低振幅、高周波数のリップルは、無視できる、および／または後続電力ステージのフィルタによって除去されてもよい。このように考えると、出力リップルの周波数は、Ｎ倍増加され、したがって、フィルタリングされるべき周波数は、従来の電力変換器よりもはるかに高い。例えば、スイッチング対のスイッチング周波数が２００ｋＨｚおよび２４相であると仮定して、出力リップルは、４．８ＭＨｚにおいて起こり、従来のスイッチモード電力変換器よりも２４倍小さくなり、したがって、フィルタは、極めて小さくてもよい。

プラズマ電力システムの具体的な場合では、比較的により小さい容量性要素７０４を利用する本開示の能力は、チャンバ内のアーク状況においてより少ないアークエネルギーを提供する際に有利である。前述のように、提案される瞬間電力変換器は、非常に速いアーク応答を促進する。概して言えば、電力は、アークが、チャンバ内で検出されると、瞬間的に無効にされる、または迅速に反対極性に切り替えられ得る。そのような作用は、アークを迅速に消失させ、次いで、プラズマが、再点火され、通常のプラズマ動作に戻されることを可能にすることを意味する。劇的により小さい容量性要素７０４は、はるかに速い電力シャットダウンを可能にし、劇的により少ないアークエネルギーを貯蔵する。一般に、プラズマに印加される波形を完全に制御することは、当業者が理解するであろうように、点火、安定性、およびアーク管理に関する多くの利点を提供する。

スイッチおよびドライバとともに、比較器ならびに位相遅延構成要素を含む、制御電子機器は、アナログまたはデジタル分野において実装されることができる。

図８は、上記のような並列加算トポロジを伴う瞬間電力変換器の実施形態を図示する。図８は、図４の直列バージョンに対して説明されるものと同一の駆動部分４１２を利用する。直列バージョンのように、図示される並列変形例は、駆動部分４１２から出力をとり、複数の電力変換位相を駆動し、各位相は、スイッチング対（図示される実施形態では、６つの対）を有する。

各比較器からの単一のＰＷＭは、それぞれ、個別のドライバ８１９に渡される。ドライバ８１９は、スイッチング信号を並列スイッチング部分８１５におけるスイッチ８２０に提供する。特に、ドライバ８１９は、単一のＰＷＭ信号を、各位相のスイッチ８２０（またはスイッチ対）に渡される２つの駆動信号（もしくはフルブリッジ構成における各位相のスイッチ８２０に渡される４つの駆動信号（図１５－１６参照））に変換する。例えば、各ドライバ８１９は、個別の比較器から低電圧ＰＷＭ信号を受信し、スイッチ８２０を駆動するために十分に高い、２つのより高い電圧信号を出力してもよい。本回路では、ドライバ８１９はまた、任意の絶縁または電圧変換を横断して駆動信号を変換する。

スイッチ８２０は、図４および８においてハーフブリッジ構成において示される。しかしながら、それらはまた、図１５および１６に示されるようなフルブリッジ構成において配列されてもよい。一実施例では、スイッチは、それぞれ、あるタイプのＭＯＳＦＥＴであってもよいが、いくつか例を挙げると、Ｓｉ ＦＥＴ、ＳｉＣ ＦＥＴ、ＩＧＢＴ、およびバイポーラ等の他のタイプのスイッチもまた、可能性として考えられる。各位相は、２つのスイッチ８２０の間からとられる、出力ノード８１４を含む。各スイッチ対８２０は、高電圧レールに結合される上側スイッチと、接地に結合される下側スイッチとを有することができる。故に、上側スイッチが、閉またはオンにされ、下側スイッチが、開またはオフにされると、ＤＣ電力供給源８２２（例えば、電圧供給源）の高電圧レールは、所与の位相の出力ノード８１４まで結合され、上側スイッチが、開またはオフにされ、下側スイッチが、閉またはオンにされると、接地が、所与の位相の出力ノード８１４まで結合される。出力ノード８１４は、それぞれ、並列加算部分８１７における対応する変圧器８１６の一次巻線に独立して結合される。

変圧器８１６は、結合インダクタを形成し、用語「結合インダクタ」は、概して、１つの位相の出力電流が、別の位相の出力電流と磁気的に結合されていることを指す。一実施例では、磁気出力電流結合を達成するために、１つの位相の一次巻線は、別の位相の二次巻線と接続される。図８の実施例では、第６の位相８４０および第５の位相８３８を参照すると、第１の変圧器の一次巻線の出力は、第５の位相８３８の変圧器の二次巻線と接続される。図８の実施例では、隣接する位相の変圧器は、相互接続され、第１の位相８３０は、第６の位相８４０と結合される。しかしながら、示されるように隣接する位相を相互接続することは、必要ではない。それにもかかわらず、図８に図示される実施例では、６つの位相が、存在し、一次巻線は、後続位相の二次巻線と相互接続される（例えば、第６の位相８４０の一次巻線の出力は、第５の位相８３８の二次巻線の入力と相互接続され、第５の位相８３８の一次巻線の出力は、第４の位相８３６の二次巻線の入力と相互接続され、以下同様である）。図８の実施例の第１の位相８３０の変圧器の一次巻線の出力は、第６の変圧器８４０の二次巻線の入力と接続される。個別の変圧器の二次巻線の出力は全て、合計ＰＷＭ出力８０３において相互接続される。したがって、各位相の二次巻線は、出力を駆動する一方、二次巻線と結合されている、各位相の一次巻線は、二次巻線を通して電流を駆動し、これは、一次巻線電流流動を誘導する。変圧器のカスケード接続は、変圧器を通して各スイッチ対の出力電流を「組み合わせる」。図８は、種々の位相からの電流を結合するための１つの手段を示すが、各位相の電流を結合する多数の方法が、存在し、別の実施例が、図示され、図４に対して前述で議論され、全ての方法は、これらの実施例によって網羅されると見なされる。

使用時、スイッチ対毎のゲート駆動パルスは、相互に対して遅延またはオフセットされる（例えば、基本スイッチング周期の１／Ｎだけ）。相互接続される変圧器の作用によって、各位相からの電流は、第６のスイッチ対がアクティブであるときの第６の位相８４０における電流の増加が、そのスイッチ対が、アクティブではない（例えば、高電圧レールに接続される上側スイッチが、開である）にもかかわらず、第５の位相８３８の第５の変圧器に電流を流動させ、それにおいて電流を誘導させ、後続変圧器に対して同じように続くように、磁気的に結合される。同一のシーケンスが、各位相レグが、アクティブであるときに当てはまり、関連付けられる変圧器からの電流は、第６の相互接続される変圧器にカスケード接続され（それに流動し、それにおいて誘導され）、以下同様である。カスケード電流は、種々の位相が、アクティブまたは非アクティブである際に継続する。

実施例として、６相瞬間電力変換器の各位相が、７５０Ｖのレール電圧において約１７Ａを提供する場合、合計ＰＷＭ出力８０３は、約１００Ａにおいて０～７５０Ｖでスイングし、７５ＫＷ電力を提供することができる。

合計ＰＷＭ出力８０３の実施例が、電圧Ｖ_８０３として図１０に示される。本合計ＰＷＭは、電圧Ｖ_８０１および図８に示される６つの位相を有する、正弦波動的設定点波形を仮定する。合計ＰＷＭ出力８０３は、図８の位相毎に１つずつの６つの「ステップ」を介して動的設定点波形を追跡し、各ステップ内に、ステップの間の距離の割合に瞬間的に等しいＰＷＭ電圧が、存在する。各ステップの振幅は、ＤＣ電力供給源８２２（または電圧レール）の１／Ｎに等しく、したがって、合計ＰＷＭ出力８０３のピークツーピーク電圧は、ＤＣ電力供給源８２２またはレール電圧に等しい。例えば、ＤＣ電力供給源８２２が、５Ｖである場合、合計ＰＷＭ出力８０３のピークツーピーク電圧は、５Ｖであり、各ステップは、５／６Ｖであろう。別の実施例として、スイッチ対８２０がそれぞれ、０～１００Ｖ出力を有すると仮定する。合計ＰＷＭ出力８０３は、０～１００Ｖであろう。位相毎の入力電圧が、０～１００Ｖでスイングするにつれて、合計ＰＷＭ出力８０３もまた、０～１００Ｖでスイングする。しかしながら、各位相からの電流は、合算され、したがって、電流Ｉ_８０７は、（スイッチ対８２０と対応する変圧器との間の）いずれか１つの位相からの電流をＮ倍上回る。換言すると、図８の並列トポロジは、図４と比較して、合計ＰＷＭ出力８０３において加算された電流に遭遇する一方、電圧は、各位相を通して同一のままである。対照的に、図４の直列トポロジは、電圧を加算し、各位相を通して同一の電流を維持する。

加えて、図１０の各ステップ内のＰＷＭの周波数は、スイッチ８２０のうちのいずれか１つの基本スイッチング周波数ｆのＮ倍（例えば、２００ｋＨｚの基本周波数ｆの６倍、すなわち、１．２ＭＨｚ）であることが観察され得る。換言すると、６つの位相と、２００ｋＨにおいて切り替わるスイッチとを有する瞬間電力変換器に関して、合計ＰＷＭ出力は、電力チェーンにおけるデバイスに固有の遅延のみを伴って動的設定点波形を追跡する（すなわち、そうでなければ、入力設定点の瞬間的追跡）。合計ＰＷＭ出力は、合計ＰＷＭ出力のピークツーピーク電圧の１／Ｎ（例えば、１／６）倍以内に動的設定点波形を追跡し、１．２ＭＨｚの周波数における動的設定点波形を瞬間的に辿るリップルＰＷＭを有する。

ここで、２４個のインターリーブ電力変換位相を有する瞬間電力変換器を検討する。本場合における出力リップルは、１／６から１／２４に低減される。リップルは、Ｎ×ｆまたは２４×２００ｋＨｚ＝４．８ＭＨｚのＰＷＭ周波数を有するであろう。このように考えると、従来技術の方法は、フィルタリングが、所与のスイッチ（例えば、大きいＬＣフィルタ）のスイッチング周波数によって限定された、リップルを平滑化するためのフィルタリングを適用する必要があるであろうが、本開示は、フィルタリングの観点からはるかに高い「有効スイッチング周波数」を可能にし、ここでは、フィルタリングは、４．８ＭＨｚに限定されるであろう。より高い周波数は、より小さいフィルタ構成要素を用いてフィルタリングされることができるため、開示される合計ＰＷＭ出力は、類似するスイッチングデバイス（但し、根本的に異なるトポロジおよび駆動回路）を使用するにもかかわらず、従来技術の電力変換出力よりも容易にフィルタリングされる。ある場合には、従来技術の電力変換出力に優る、合計ＰＷＭ出力の低減されたサイズのリップルおよび増加された周波数のリップルに対処するために、必要なフィルタは、Ｎ^２分の１に低減されることができる。

多くの用途に関して、電力変換ステージの数をいかなるフィルタも要求されない点まで単純に増加させることが、十分であり得ることを理解されたい。

出力フィルタが、必要とされる場合、フィードバックループが、使用されてもよく、その場合では、フィードバックは、出力フィルタに先立って行われることができる。このように、フィードバックのユニティゲインクロスオーバ周波数は、スイッチング周波数、出力フィルタ、またはナイキスト基準等の従来の限定に関連しない。

瞬間電力変換器８００における種々の構成要素は、図４に対して説明されるような固有の遅延を有してもよい。例えば、約１００ナノ秒の固有の遅延が、見出され得る。

図８は、各位相に提供される単一のＤＣ電力供給源および高ならびに低電圧レールとともに示されるが、図４の位相毎の絶縁浮動ＤＣ供給源もまた、実装され得る。代替として、各位相は、例えば、図３の随意のＤＣ電力供給源３１２等の外部ＤＣ電力供給源によって給電され得る、高および低電圧レールに結合されてもよい。外部ＤＣ電力供給源の場合では、合計ＰＷＭ出力４０３におけるリップルは、外部ＤＣ電力供給源の振幅をＮで除算したものを有する。

図１０は、図８の回路に対応する波形を図示する。とりわけ、単一のＰＷＭ出力電圧Ｖ_６０５は、合計ＰＷＭ出力電圧Ｖ_６０３のピークツーピーク電圧と同一の高さである。これを直列バージョンに関する図６と比較すると、単一のＰＷＭ出力は、ピークツーピーク合計ＰＷＭ出力の１／Ｎ倍であった。同様に、ここでは、合計ＰＷＭ出力電圧Ｖ_６０３におけるステップは、単一のＰＷＭ出力電圧Ｖ_６０５の１／Ｎ倍である。

図１１は、種々の波形の相互作用をより明確に図示するための図１０の波形の一部の拡大図である。

図１８は、本開示の側面による、並列構成を使用する瞬間電力変換器の代替実施形態を図示する。本実施例では、４つの位相が、図示され、位相電流の間の磁気結合につながる結合インダクタ技法が、図８に見られるものと異なる配列の変圧器要素を用いて達成される。図８に図示される実施形態と共通して、各位相は、ＤＣ供給源によって給電され、コントローラ１８０１によって駆動される個別のスイッチ対を含み、各スイッチ対へのＰＷＭパルス列は、負荷への所望の出力波形を駆動するためにインターリーブされる。

第１のスイッチ対（第１の位相）１８０４Ａの出力電流が、第１の変圧器１８１４Ａに提供される。同様に、第２のスイッチ対（第２の位相）１８０４Ｂの出力電流が、第１の変圧器１８１４Ａに提供される。例えば、位相１と位相２との間で、図９に示される変圧器の相互接続のように、本配列は、位相１および位相２の出力電流を組み合わせる（降圧変換器）。第３のスイッチ対（位相３）１８０４Ｃの出力電流は、第４のスイッチ対（位相４）１８０４Ｄの出力電流のように、第２の変圧器１８１４Ｂに提供される。第３の変圧器１８１４Ｃが、第１および第２の変圧器１８１４Ａおよび１８１４Ｂの出力と結合される。

第３の変圧器１８１４Ｃは、第１および第２の変圧器１８１４Ａおよび１８１４Ｂからの電流を組み合わせ、負荷に合計ＰＷＭ出力を提供し、これは、全ての位相の加算された電流を含む。示されないが、調整回路またはフィルタリングが、第３の変圧器１８１４Ｃと負荷との間に配列されてもよい。多くのもののうちの１つの利点は、本開示の側面に従う電力供給源が、プラズマ等の種々の可能性として考えられる負荷を駆動することに好適な複雑な出力波形を生成し得ることであり、そのような波形の１つの代表的な実施例が、負荷と第３の変圧器１８１４Ｃとの間に図示される。本例示的出力波形は、コントローラ内の動的設定点波形に基づく。

開示される瞬間電力変換器の直列または並列トポロジ、半波または全波構成、もしくは任意の他の変形例のいずれかを用いて、多種多様な明確に異なる電力供給源タイプが、置換されるいずれかの電力供給源に関する制御スキーム下で動作する瞬間電力変換器と置換されてもよい。例えば、プラズマシステムの場合では、瞬間電力変換器の高度に制御可能かつ構成可能な性質は、電力供給源のハードウェアに関する懸念を伴わずにプロセス（特に、複雑な電力波形を考慮して、プラズマが点火および制御される方法）を改変する能力を提供する。例えば、瞬間電力変換器を使用して、プロセスエンジニアは、入力波形として、またはプラズマに関する波形を修正するために、所望の波形を効果的に「描画」し、プロセスを実行し得る。

図４または８の位相において使用されるＭＯＳＦＥＴベースのスイッチ対の場合では、図９は、対の上側ＭＯＳＦＥＴ９０６のドレインが、レール９０８（レール電圧と称され得る）においてＤＣ供給源に接続され、上側ＭＯＳＦＥＴ９０６のソースが、変圧器の一次巻線９１２の入力点でもある、対の下側ＭＯＳＦＥＴ９１０のドレインに接続されるように相互接続される、ＭＯＳＦＥＴ９０６、９１０の対を図示する。下側ＭＯＳＦＥＴ９１０のソースは、負のレール９１６に接続され、これは、浮動している場合とそうではない場合がある、ＤＣ供給源の接地、またはＤＣ供給源の負電圧と結合されてもよい。

図１２は、直列または並列瞬間電力変換器の２４相実装と関連付けられる波形を図示する。１つまたは複数の比較器（例えば、４１８）からの単一のＰＷＭ出力が、動的設定点波形と、２４相遅延比較器からの出力の直列または並列加算からもたらされる合計ＰＷＭ出力とともに示される。本実施形態では、出力リップルは、当技術分野における単一の電力変換器によって遭遇される出力リップの１／Ｎである。リップル周波数もまた、基本スイッチング周波数ｆをＮ倍上回る。

図１３は、正弦波動的設定点波形が２つの値の間の垂直ステップに遭遇する事例（すなわち、時間遅延なし）と、本垂直ステップにほぼ瞬時に追跡する合計ＰＷＭ出力の能力とを示す、図１２の拡大図を示す。

図１４は、図１３の波形のさらなる拡大を示す。ステップ変化の瞬間に、両方の波形は、相互に重なり合う。ステップ変化の直前に、個々の１／Ｎ振幅区画に関する瞬間的デューティサイクルを含有する合計ＰＷＭ出力が、存在する。瞬間的ステップの間、合計ＰＷＭ出力波形もまた、瞬間的に１／Ｎの新しい区画に変化する。合計ＰＷＭ出力のデューティサイクルは、ここでは、依然として、本１／Ｎ区画のデューティサイクルに合致する。ステップに先立って、その区画のデューティサイクルが約７５または８０％であることを観察し得る。ステップの直後、その区画のデューティサイクルが５０％に近づいていることを観察し得る。常時、デューティサイクルは、特定の出力区画にわたって入力の瞬間的値のままである。

そのような合計インターリーブスイッチモード電力変換ステージ／位相の数が、増加するにつれて、合計ＰＷＭ出力は、各ステップにおけるＰＷＭ周波数を増加させながら、ますます少ないステップを有する（例えば、図５は、５つのステップを有し、図１２は、２４個のステップを有する）。付加的電力変換ステージが、追加されるにつれて、リップルは、減少し、合計ＰＷＭ出力が、動的設定点波形により厳密に近づいて見えることをもたらす。故に、より多くの位相が、使用されるほど、合計ＰＷＭ出力は、動的設定点波形の理想的な瞬間的応答または追跡により近づく。

図１７は、単一の瞬間電力変換器により多くの位相を追加することと同一の効果を達成するための組み合わせにおける複数の瞬間電力変換アセンブリの実施形態を図示する。図４および８の両方に関して、ある数の位相を伴うブロックを仮定して、可能性として考えられる出力電圧を変動させるために、ブロックに位相を単純に追加するのではなく、設計の１つの利点は、図１７に示される等のブロック１７００が、代わりに、複製され、そのようなブロックが、異なる範囲の可能性として考えられる高度に制御可能な波形出力（例えば、０～７５０ボルトの任意波形を提供するために７５０ボルトＤＣ供給源を使用する単一ブロック設計）または－１，５００～＋１，５００ボルトを伴う任意波形を提供するために７５０ボルトＤＣ供給源の対を使用する４ブロック設計を提供するために、異なる方法において給電および相互接続され得ることである。単一ブロックの分散位相および相互接続ブロック方略は、任意の所与の構成要素の電流取扱、熱取扱、および他の属性を上昇させる、ブロックに位相を単純に追加することよりも小さいサイズ／容量の構成要素の実践的実装を提供し、これは、とりわけ、構成要素費用、スケーラビリティ、および信頼性の利点を提供する。

動的設定点波形にほぼ瞬時に追跡する高度に制御可能かつ任意に成形される出力波形を生成する能力の他に、開示される瞬間電力変換器は、そのような変換器が、任意の変換器の種々の倍数の出力を生成するために種々の方法において相互接続されることを提供する。図１７は、そのような相互接続される瞬間電力変換器の一実施例を提供する。種々の利点の中でもとりわけ、本実施例によって図示される１つの利点は、コア瞬間電力変換器ブロックが、単一のブロックでは可能ではない種々の異なる電力供給源出力を、ブロックのアーキテクチャを修正する必要性を伴わずに（例えば、ブロックに位相を追加することなく）生成するために種々の方法において構成される能力である。したがって、瞬間電力変換器をＤＣ供給源または複数のＤＣ供給源と組み合わせることによって、幅広い範囲の異なる出力が、単一の瞬間電力変換器の能力を超えて発生され得る。しかしながら、瞬間電力変換器ブロックを使用することから可能な種々の出力範囲は、代替として、位相を任意の所与の瞬間電力変換器構成に追加することによって達成され得ることに留意されたい。さらに、いくつかの事例では、位相を追加または除去することによって、図４および８に図示される６相設計の基本的機能性を修正することが、有利であり得る。

図１５は、バイポーラ出力を提供するためにスイッチング対の２つのセットを並列に加算する、瞬間電力変換器の実施形態を図示する。ＤＣ電力供給源レールが、各スイッチング対の上部および底部スイッチに結合される。スイッチング対の第１のセット（左）は、それぞれ、第２のセット（右）のスイッチング対のスイッチの間のノードに結合される出力ノードを有する。第１のセット（左）からの出力１５０２のうちの１つは、第２のセットのスイッチング対に提供されないが、代わりに、バイポーラ合計出力１５０６のための２つの出力のうちの第２のものとして提供される。第２のセット（右）のスイッチの間のノード１５０４のうちの１つは、バイポーラ合計出力１５０８のための２つの出力のうちの第１のものとして提供される。付加的位相遅延１５１０が、第２のセットの最後の位相１５１４と比較して、第１のセットの最後の位相１５１２の間の位相遅延に影響を及ぼすために提供される。

図１６は、バイポーラ出力を提供するためにスイッチング対の２つのセットを直列に加算する、瞬間電力変換器の別の実施形態を図示する。この場合では、スイッチング対からの出力は、次の位相の絶縁浮動ＤＣ電力供給源の下側スイッチおよび低電圧側に結合される。２つの上部位相の出力は、代わりに、バイポーラ合計出力の出力ノードに提供される。

図２１は、本開示の一実施形態による、アナログ－デジタル変換器（ＡＤＣ）を図示する。ＡＤＣは、設定点波形発生器２１０４から動的設定点波形（例えば、任意かつ非定常波形）を受信するように構成される、動的設定点入力２１０１を含むことができる。ＡＤＣはまた、基準発生器２１０２から基準波形（例えば、三角波）を受信するように構成される、基準波形入力２１０７を含むことができる。動的設定点波形および基準波形は、２つ以上の比較器２１１８に提供されることができ、基準波形は、例えば、位相遅延構成要素２１１６によって、各比較器２１１８の間で位相遅延されることができる。位相遅延は、基本スイッチング周期の１／Ｎに等しくあり得、Ｎは、ＡＤＣにおける比較器または位相の数である。各比較器２１１８は、動的設定点波形および基準波形の比較に基づいて、単一のＰＷＭ出力２１０５を発生させることができ、比較器２１１８に提供される基準波形は、インターリーブされる。これらの単一のＰＷＭ出力２１０５は、複数の単一のＰＷＭ出力２１０５を合計する、デコーダ２１１０に提供されることができる。本ＡＤＣは、類似する数の比較器を伴う従来のＡＤＣと同一のビット分解能を達成するが、この場合では、無限の分解能およびより速い速度を伴う。

図２３は、直列トポロジを使用して合計ＰＷＭ出力を制御するための方法の実施形態を図示する。方法２３００は、基準波形を複数の比較器に提供するステップを含み、各比較器は、全ての他の比較器から基準波形の位相遅延バージョンを受信する（ブロック２３０２）。方法２３００はさらに、動的設定点波形を比較器のそれぞれに提供するステップを含むことができる（ブロック２３０４）。方法２３００はまた、各比較器の単一のＰＷＭ出力を使用し、スイッチの対を制御するステップを含むことができる（ブロック２３０６）。本方法はまたさらに、スイッチ対のうちの１つを除く全てからの電圧出力を次のスイッチ対の下側レールに結合し、残りのスイッチ対の出力を合計ＰＷＭ出力として提供するステップを含むことができる（ブロック２３０８）。

図１９に目を向けると、本開示される技術の種々の動作を実施するように配列される動作ユニット１９０２－１９０８を含む、電子デバイス１９００が、示される。デバイス１９００の動作ユニット１９０２－１９０８は、本開示の原理を実行するために、ハードウェアまたはハードウェアおよびソフトウェアの組み合わせによって実装される。図１９に説明される動作ユニット１９０２－１９０８は、本開示の原理を実装するために、サブブロックに組み合わせられ、または分離され得、全てのユニットが、実装において含まれるわけではないことが当業者によって理解されるであろう。したがって、本明細書の説明は、動作ユニット１９０２－１９０８の任意の可能性として考えられる組み合わせまたは分離もしくはさらなる定義を支援する。

一実装では、電子デバイス１９００は、グラフィカルユーザインターフェース等の情報を表示するように構成される、ディスプレイユニット１９０２と、ディスプレイユニット１９０２と通信する、処理ユニット１９０４と、１つ以上の入力デバイスもしくはシステムからデータを受信するように構成される、入力ユニット１９０６とを含む。本明細書に説明される種々の動作は、ディスプレイユニット１９０２を使用して表示のための情報を出力するために、入力ユニット１９０６によって受信されるデータを使用して、処理ユニット１９０４によって実装されてもよい。コントローラが、ディスプレイユニットを含まない場合がある。加えて、一実装では、電子デバイス１９００は、種々の図に関して説明される動作を実装するユニットを含む。

図２０を参照すると、本明細書に議論される種々のシステムおよび方法を実装し得る、１つ以上のコンピューティングユニットを有する、例示的コンピューティングシステム２０００の詳細な説明が、提供される。コンピューティングシステム２０００は、コントローラまたは複数のコントローラ、測定システム、本明細書に議論される同一または全ての機能を統合するインピーダンス整合システム、コンピュータユニット、および制御機能等の本システムに関連する他のコンピューティングまたはデバイスに適用可能であってもよい。これらのデバイスの具体的実装は、その全てが本明細書に具体的に議論されるわけではないが、当業者によって理解されるであろう、異なる可能性として考えられる具体的コンピューティングアーキテクチャであり得ることを理解されたい。

コンピュータシステム２０００は、コンピュータプロセスを実行するためにコンピュータプログラム製品を実行することが可能であるコンピューティングシステムであってもよい。データおよびプログラムファイルは、コンピュータシステム２０００に入力されてもよく、これは、ファイルを読み取り、その中のプログラムを実行する。１つ以上のハードウェアプロセッサ２００２、１つ以上のデータ記憶デバイス２００４、１つ以上のメモリデバイス２００８、ならびに／もしくは１つ以上のポート２００８－７１０を含む、コンピュータシステム２０００の要素のうちのいくつかが、図２０に示される。加えて、当業者によって認識されるであろう他の要素も、コンピューティングシステム２０００内に含まれてもよいが、図２０に明示的に描写されない、または本明細書にさらに議論されない。コンピュータシステム２０００の種々の要素は、１つ以上の通信バス、ポイントツーポイント通信経路、または図２０に明示的に描写されない他の通信手段を用いて相互に通信してもよい。

プロセッサ２００２は、例えば、中央処理ユニット（ＣＰＵ）、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ（ＤＳＰ）、ならびに／もしくは１つ以上の内部レベルのキャッシュを含んでもよい。プロセッサ２００２が、単一の中央処理ユニットを備える、または一般的に、並列処理環境と称される、相互に並列に命令を実行し、動作を実施することが可能な複数の処理ユニットを備えるように、１つ以上のプロセッサ２００２が、存在してもよい。

コンピュータシステム２０００は、従来のコンピュータ、分散コンピュータ、もしくはクラウドコンピューティングアーキテクチャを介して利用可能にされる１つ以上の外部コンピュータ等の任意の他のタイプのコンピュータであってもよい。本開示される技術は、随意に、データ記憶デバイス２００４上に記憶される、メモリデバイス２００６上に記憶される、ならびに／もしくはポート２００８－７１０のうちの１つ以上のものを介して通信されるソフトウェアにおいて実装され、それによって、図２０のコンピュータシステム２０００を本明細書に説明される動作を実装するための専用機械に変換する。

１つ以上のデータ記憶デバイス２００４は、アプリケーションプログラムおよびコンピューティングシステム２０００の種々の構成要素を管理するオペレーティングシステム（ＯＳ）の両方の命令を含み得る、コンピュータプロセスを実施するためのコンピュータ実行可能命令等のコンピューティングシステム２０００内で発生または採用されるデータを記憶することが可能な任意の不揮発性データ記憶デバイスを含んでもよい。データ記憶デバイス２００４は、限定ではないが、磁気ディスクドライブ、光学ディスクドライブ、ソリッドステートドライブ（ＳＳＤ）、フラッシュドライブ、および同等物を含んでもよい。データ記憶デバイス２００４は、リムーバブルデータ記憶媒体、非リムーバブルデータ記憶媒体、および／または１つ以上のデータベース管理製品、ウェブサーバ製品、アプリケーションサーバ製品、ならびに／もしくは他の付加的ソフトウェア構成要素を含む、そのようなコンピュータプログラム製品を用いて有線または無線ネットワークアーキテクチャを介して利用可能にされる、外部記憶デバイスを含んでもよい。リムーバブルデータ記憶媒体の実施例は、コンパクトディスク読取専用メモリ（ＣＤ－ＲＯＭ）、デジタル多用途ディスク読取専用メモリ（ＤＶＤ－ＲＯＭ）、光磁気ディスク、フラッシュドライブ、および同等物を含む。非リムーバブルデータ記憶媒体の実施例は、内部磁気ハードディスク、ＳＳＤ、および同等物を含む。１つ以上のメモリデバイス２００６は、揮発性メモリ（例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）等）および／または不揮発性メモリ（例えば、読取専用メモリ（ＲＯＭ）、フラッシュメモリ等）を含んでもよい。

本説明される技術によるシステムおよび方法をもたらすための機構を含有するコンピュータプログラム製品は、機械可読媒体と称され得る、データ記憶デバイス２００４および／またはメモリデバイス２００６内に常駐してもよい。機械可読媒体は、機械による実行のために本開示の動作のうちのいずれか１つ以上のものを実施するための命令を記憶もしくはエンコードすることが可能である、またはそのような命令によって利用される、もしくはそれと関連付けられるデータ構造および／またはモジュールを記憶もしくはエンコードすることが可能である、任意の有形非一過性媒体を含んでもよい。機械可読媒体は、１つ以上の実行可能命令もしくはデータ構造を記憶する、単一の媒体または複数の媒体（例えば、一元化または分散データベースならびに／もしくは関連付けられるキャッシュならびにサーバ）を含んでもよい。

いくつかの実装では、コンピュータシステム２０００は、他のコンピューティング、ネットワーク、または車両デバイスと通信するための入力／出力（Ｉ／Ｏ）ポート２００８および通信ポート２０１０等の１つ以上のポートを含む。ポート２００８－７１０は、組み合わせられ、または別個であり得、より多いまたは少ないポートが、コンピュータシステム２０００内に含まれ得ることを理解されたい。

Ｉ／Ｏポート２００８は、Ｉ／Ｏデバイスまたは他のデバイスに接続されてもよく、それによって、情報が、コンピューティングシステム２０００に入力される、またはそれから出力される。そのようなＩ／Ｏデバイスは、限定ではないが、１つ以上の入力デバイス、出力デバイス、ならびに／もしくは環境トランスデューサデバイスを含んでもよい。

一実装では、入力デバイスは、人間の音声、身体的移動、身体的タッチまたは圧力、ならびに／もしくは同等物等の人間発生信号を、Ｉ／Ｏポート２００８を介してコンピューティングシステム２０００への入力データとして電気信号に変換する。同様に、出力デバイスは、Ｉ／Ｏポート２００８を介してコンピューティングシステム２０００から受信された電気信号を、音、光、および／またはタッチ等の人間によって出力として感知され得る信号に変換してもよい。入力デバイスは、情報および／またはコマンド選択をＩ／Ｏポート２００８を介してプロセッサ２００２に通信するための英数字ならびに他のキーを含む、英数字入力デバイスであってもよい。

一実装では、通信ポート２０１０は、それを用いてコンピュータシステム２０００が、本明細書に記載される方法およびシステムを実行する際に有用なネットワークデータを受信し、ならびにそれによって決定される情報およびネットワーク構成変更を伝送し得る、ネットワークに接続される。換言すると、通信ポート２０１０は、コンピュータシステム２０００を、１つ以上の有線もしくは無線通信ネットワークまたは接続を用いてコンピューティングシステム２０００と他のデバイスとの間で情報を伝送ならびに／もしくは受信するように構成される１つ以上の通信インターフェースデバイスに接続する。そのようなネットワークまたは接続の実施例は、限定ではないが、ユニバーサルシリアルバス（ＵＳＢ）、イーサネット（登録商標）、Ｗｉ－Ｆ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、近距離無線通信（ＮＦＣ）、ロングタームエボリューション（ＬＴＥ）等を含む。１つ以上のそのような通信インターフェースデバイスは、直接、ポイントツーポイント通信経路を経由してか、広域ネットワーク（ＷＡＮ）（例えば、インターネット）を経由してか、ローカルエリアネットワーク（ＬＡＮ）を経由してか、セルラー（例えば、第３世代（３Ｇ）または第４世代（４Ｇ））ネットワークを経由してか、または別の通信手段を経由してかのいずれかで、１つ以上の他の機械に通信するために、通信ポート２０１０を介して利用されてもよい。さらに、通信ポート２０１０は、電磁信号伝送および／または受信のためのアンテナもしくは他のリンクと通信してもよい。

例示的実装では、健康データ、空気濾過データ、およびソフトウェアならびに他のモジュールおよびサービスが、データ記憶デバイス２００４および／またはメモリデバイス２００６上に記憶され、プロセッサ２００２によって実行される命令によって具現化されてもよい。コンピュータシステム２０００は、例えば、図１および２に示されるシステムと統合される、または別様にその一部を形成してもよい。

図２０に記載されるシステムは、本開示の側面を採用する、またはそれに従って構成され得る、コンピュータシステムの１つの可能性として考えられる実施例にすぎない。コンピューティングシステム上で本開示される技術を実装するためのコンピュータ実行可能命令を記憶する、他の非一過性有形コンピュータ可読記憶媒体も、利用され得ることを理解されたい。

本開示は、降圧変換器実施形態に焦点を当てているが、これらの方法および回路はまた、昇圧トポロジおよび他のトポロジにも適用可能である。例えば、同期降圧変換器が、言及されているが、非同期降圧変換器もまた、使用され得る。主要要件は、電力変換ステージが、電力のソースおよびシンクになることが可能であることである。負荷は、多くの場合、プラズマ負荷として説明されているが、多くの他の負荷もまた、実装されることができる。例えば、本開示は、電気車両におけるオーディオスピーカまたは電気モータを駆動するために使用され得る。

本明細書に開示される実施形態に関連して説明される方法は、直接ハードウェアにおいて、非一過性有形プロセッサ可読記憶媒体においてエンコードされるプロセッサ実行可能コードにおいて、または２つの組み合わせにおいて具現化されてもよい。例えば、図２４を参照すると、示されるものは、例示的実施形態による、瞬間電力変換器（コントローラ３０１の有無を問わず）を実現するために利用され得る物理的構成要素を描写する、ブロック図である。示されるように、本実施形態では、ディスプレイ部分２４１２および不揮発性メモリ２４２０が、バス２４２２に結合され、これはまた、ランダムアクセスメモリ（「ＲＡＭ」）２４２４、処理部分（Ｎ個の処理構成要素を含む）２４２６、随意のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）２４２７、およびＮ個の送受信機を含む、送受信機構成要素２４２８に結合される。図２４に描写される構成要素は、物理的構成要素を表すが、図２４は、詳細なハードウェア図であることを意図しておらず、したがって、図２４に描写される構成要素のうちの多くは、共通構造物によって実現される、または付加的物理的構成要素間に分散されてもよい。さらに、他の既存の、およびまだ開発されていない物理的構成要素ならびにアーキテクチャが、図２４を参照して説明される機能的構成要素を実装するために利用され得ることが想定される。

本ディスプレイ部分２４１２は、概して、ユーザのためのユーザインターフェースを提供するように動作し、いくつかの実装では、ディスプレイは、タッチスクリーンディスプレイによって実現される。一般に、不揮発性メモリ２４２０は、データおよびプロセッサ実行可能コード（本明細書に説明される方法をもたらすことと関連付けられる実行可能コードを含む）を記憶する（例えば、永続的に記憶する）ように機能する、非一過性メモリである。例えば、いくつかの実施形態では、不揮発性メモリ２４２０は、本明細書にさらに説明される図２３を参照して説明される方法の実行を促進するために、ブートローダコード、オペレーティングシステムコード、ファイルシステムコード、および非一過性プロセッサ実行可能コードを含む。

多くの実装では、不揮発性メモリ２４２０は、フラッシュメモリ（例えば、ＮＡＮＤまたはＯＮＥＮＡＮＤメモリ）によって実現されるが、他のメモリタイプも、同様に利用され得ることが想定される。不揮発性メモリ２４２０からのコードを実行することが、可能であり得るが、不揮発性メモリ内の実行可能コードは、典型的には、ＲＡＭ２４２４にロードされ、処理部分２４２６内のＮ個の処理構成要素のうちの１つ以上のものによって実行される。

ＲＡＭ２４２４に関連するＮ個の処理構成要素は、概して、不揮発性メモリ２４２０内に記憶される命令を実行し、動的設定点波形から上昇変換または逓降変換される合計ＰＷＭ出力の生成を可能にするように動作する。例えば、図２３を参照して説明される方法をもたらすための非一過性プロセッサ実行可能コードは、不揮発性メモリ２４２０内に永続的に記憶され、ＲＡＭ２４２４に関連するＮ個の処理構成要素によって実行されてもよい。当業者が理解するであろうように、処理部分２４２６は、ビデオプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、マイクロコントローラ、グラフィックス処理ユニット（ＧＰＵ）、または他のハードウェア処理構成要素もしくはハードウェアおよびソフトウェア処理構成要素の組み合わせ（例えば、ＦＰＧＡまたはデジタル論理処理部分を含むＦＰＧＡ）を含んでもよい。

加えて、または代替では、処理部分２４２６は、本明細書に説明される方法論（例えば、図２３を参照して説明される方法）の１つ以上の側面をもたらすように構成されてもよい。例えば、非一過性プロセッサ可読命令は、不揮発性メモリ２４２０内またはＲＡＭ２４２４内に記憶されてもよく、処理部分２４２６上で実行されると、処理部分２４２６に、合計ＰＷＭ出力の追跡の遅延を殆どまたは全く伴わずに動的設定点波形の上昇変換もしくは逓降変換を制御させる。代替として、非一過性ＦＰＧＡ構成命令は、不揮発性メモリ２４２０内に永続的に記憶され、コントローラ３０１または瞬間電力変換器４００の機能をもたらすように処理部分２４２６のハードウェア構成可能部分を構成するように処理部分２４２６によって（例えば、立ち上がりの間に）アクセスされてもよい。

入力構成要素２４３０は、コントローラ３０１または瞬間電力変換器４００の１つ以上の側面を示す信号（例えば、基準波形または動的設定点波形）を受信するように動作する。出力構成要素は、概して、１つ以上のアナログもしくはデジタル信号を提供し、コントローラ３０１または瞬間電力変換器４００の動作側面をもたらすように動作する。例えば、出力部分２４３２は、設定点発生器からの動的設定点波形、基準発生器からの基準波形、または少なくとも図４および８を参照して説明される合計ＰＷＭ出力を提供してもよい。

描写される送受信機構成要素２４２８は、Ｍ個の送受信機チェーンを含み、これは、無線または有線ネットワークを介して外部デバイスと通信するために使用されてもよい。Ｍ個の送受信機チェーンはそれぞれ、特定の通信スキーム（例えば、ＷｉＦｉ、イーサネット（登録商標）、Ｐｒｏｆｉｂｕｓ等）と関連付けられる送受信機を表してもよい。

いくつかの部分は、コンピュータメモリ等のコンピューティングシステムメモリ内に記憶されるデータビットまたはバイナリデジタル信号に対する動作のアルゴリズムもしくは記号的表現の観点から提示される。これらのアルゴリズム説明または表現は、その作業の本質を他の当業者に伝えるためにデータ処理技術分野における当業者によって使用される技法の実施例である。アルゴリズムは、所望の結果につながる動作または類似する処理の自己矛盾のないシーケンスである。本文脈では、動作または処理は、物理量の物理的操作を伴う。典型的には、必ずしもそうではないが、そのような量は、記憶される、転送される、組み合わせられる、比較される、または別様に操作されることが可能な電気もしくは磁気信号の形態をとってもよい。随時、主として共通使用の理由から、そのような信号をビット、データ、値、要素、記号、文字、用語、番号、数字、または同等物と称することが便宜的であることが、証明されている。しかしながら、これらおよび類似する用語は全て、適切な物理量と関連付けられるものであり、単に、便宜的な標識であることを理解されたい。具体的に別様に記載されない限り、本明細書全体を通して、「処理」、「算出」、「計算」、「決定」、および「識別」、または同等物等の用語を利用する議論は、メモリ、レジスタ、またはコンピューティングプラットフォームの他の情報記憶デバイス、伝送デバイス、もしくはディスプレイデバイス内の物理的、電子的、または磁気的量として表されるデータを操作もしくは変換する、１つ以上のコンピュータまたは類似する電子コンピューティングデバイスもしくは複数のデバイス等のコンピューティングデバイスのアクションまたはプロセスを指すことを理解されたい。

当業者によって理解されるであろうように、本発明の側面は、システム、方法、またはコンピュータプログラム製品として具現化されてもよい。故に、本発明の側面は、全て、概して、本明細書では、「回路」、「モジュール」、または「システム」と称され得る、完全ハードウェア実施形態、完全ソフトウェア実施形態（ファームウェア、常駐ソフトウェア、マイクロコード等を含む）、またはソフトウェアおよびハードウェア側面を組み合わせる実施形態の形態をとってもよい。さらに、本発明の側面は、その上で具現化されるコンピュータ可読プログラムコードを有する１つ以上のコンピュータ可読媒体において具現化される、コンピュータプログラム製品の形態をとってもよい。

本明細書に使用されるように、「Ａ、Ｂ、およびＣのうちの少なくとも１つ」の列挙は、「Ａ、Ｂ、ＣのいずれかまたはＡ、Ｂ、およびＣの任意の組み合わせ」を意味することを意図している。開示される実施形態の前述の説明は、当業者が本開示を作製または使用することを可能にするために提供される。これらの実施形態の種々の修正が、当業者に容易に明白となり、本明細書に定義される一般的原理は、本開示の精神または範囲から逸脱することなく、他の実施形態に適用され得る。したがって、本開示は、本明細書に示される実施形態に限定されることを意図しておらず、本明細書に開示される原理および新規の特徴と一貫する最も広い範囲が与えられるものである。

Claims (20)

1. 任意出力を伴う瞬間電力変換器であって、前記瞬間電力変換器は、
   複数のＮ個の加算インターリーブパルス幅変調（ＰＷＭ）電力変換ステージであって、それぞれが、出力と、基本スイッチング周波数ｆを有する各ステージ内のスイッチの少なくとも一対とを有する、複数のＮ個の加算インターリーブパルス幅変調（ＰＷＭ）電力変換ステージと、
   動的設定点波形を受信するように構成される設定点入力と、
   基準波形を受信するように構成される基準入力と、
   前記複数の加算インターリーブＰＷＭ電力変換ステージの出力を合計出力に接続する前記複数の加算インターリーブＰＷＭ電力変換ステージの間の相互接続トポロジと
   を備え、
   前記複数の加算ＰＷＭ電力変換ステージのそれぞれの電流出力は、同一であり、
   前記合計出力における電圧は、前記複数の加算インターリーブＰＷＭ電力変換ステージのそれぞれからの出力電圧の合計であり、
   前記合計出力は、前記基本スイッチング周波数ｆを上回る周波数における前記動的設定点波形に応答し、出力波形を定義するように構成される、
   瞬間電力変換器。
2. 各位相内の前記スイッチは、前記基準波形のピークツーピーク電圧に対する前記動的設定点波形の比を表すデューティサイクルを有するパルス列によって駆動され、各パルス列は、他の１つ以上のステージに関するパルス列からオフセットされる、請求項１に記載の瞬間電力変換器。
3. 前記ステージのうちのいずれか２つの間の最も小さいオフセットは、前記基本スイッチング周期の１／Ｎである、請求項２に記載の瞬間電力変換器。
4. 前記合計出力は、＜４０ｎＦの静電容量を有するフィルタを介してプラズマ負荷に結合される、請求項１に記載の瞬間電力変換器。
5. 前記合計出力は、前記合計出力が、前記ナイキスト基準を上回る周波数を有するようなサイズの静電容量を有するフィルタを介して負荷に結合される、請求項１に記載の瞬間電力変換器。
6. 前記静電容量は、前記合計出力が、前記基本スイッチング周波数ｆをＮ倍上回る周波数を有するようなサイズである、請求項３に記載の瞬間電力変換器。
7. 前記瞬間電力変換器は、前記複数の加算ＰＷＭ電力変換ステージと負荷との間にフィルタを含まない、請求項１に記載の瞬間電力変換器。
8. 前記合計出力は、無線周波数電力変換ステージに結合される、請求項１に記載の瞬間電力変換器。
9. 前記動的設定点波形は、非定常波形を受信するように構成される、請求項１に記載の瞬間電力変換器。
10. Ｎ＞６である、請求項１に記載の瞬間電力変換器。
11. 前記合計出力は、固有の構成要素遅延の後にのみ前記動的設定点波形を追跡する、請求項１に記載の瞬間電力変換器。
12. 前記インターリーブＰＷＭ電力変換ステージの第１のもののスイッチの対からの出力が、前記インターリーブＰＷＭ電力変換ステージの第２のものからのスイッチの第２の対の第１のスイッチに結合され、さらに、前記インターリーブＰＷＭ電力変換ステージの第２のものに関する絶縁ＤＣ電力供給源の負側に結合される、請求項１に記載の瞬間電力変換器。
13. 前記絶縁ＤＣ電力供給源の正側が、前記スイッチの第２の対の第２のスイッチに結合される、請求項１２に記載の瞬間電力変換器。
14. 前記インターリーブＰＷＭ電力変換ステージのうちの全てではないが殆どは、前記設定点入力に結合される第１の入力と、位相遅延構成要素を介して前記基準入力に結合される第２の入力とを有する比較器を含む、請求項１３に記載の瞬間電力変換器。
15. 任意出力を伴う瞬間電力変換器であって、
    複数のＮ個の加算パルス幅変調（ＰＷＭ）電力変換ステージであって、固有の成分遅延を有し、それぞれが、パルス幅変調出力を有する、複数のＮ個の加算パルス幅変調（ＰＷＭ）電力変換ステージと、
    前記瞬間電力変換器への基準入力と、
    前記瞬間電力変換器への動的設定点入力であって、前記動的設定点入力における動的設定点波形Ｖ_Ｓを前記基準波形Ｖ_Ｒのピークツーピーク電圧で除算した比率は、入力電圧比Ｖ_Ｓ／Ｖ_Ｒに等しい、動的設定点入力と、
    前記複数の加算ＰＷＭ電力変換ステージの間の相互接続トポロジであって、前記トポロジは、前記複数の加算ＰＷＭ電力変換ステージからの出力電圧または電流を合計出力電圧Ｖ_ＯＵＴに合計する、相互接続トポロジと
    を備え、
    前記合計出力は、リップル電圧Ｖ_ＲＩを有し、前記リップル電圧Ｖ_ＲＩは、全ピークツーピーク出力電圧範囲Ｖ_ＴをＮで除算したものであり、
    前記合計出力電圧Ｖ_ＯＵＴは、前記動的設定点波形Ｖ_Ｓを追跡し、
    前記合計出力電圧Ｖ_ＯＵＴは、前記固有の構成要素遅延後、前記合計出力電圧Ｖ_ＯＵＴが、瞬間的に、前記入力電圧比Ｖ_Ｓ／Ｖ_Ｒのリップル電圧Ｖ_ＲＩに前記合計出力電圧Ｖ_ＯＵＴの全出力ピークツーピーク電圧範囲Ｖ_Ｔを乗算したもの以内になるように、前記動的設定点波形Ｖ_Ｓに応答する、
    瞬間電力変換器。
16. 各位相内の前記スイッチは、基準波形のピークツーピーク電圧に対する前記動的設定点波形の比を表すデューティサイクルを有するパルス列によって駆動され、各パルス列は、他の１つ以上のステージに関するパルス列からオフセットされる、請求項１５に記載の瞬間電力変換器。
17. 前記複数の加算ＰＷＭ電力変換ステージはそれぞれ、直列に結合され、等しい出力電流を有し、前記合計出力における電圧は、前記複数の加算ＰＷＭ電力変換ステージのそれぞれからの出力電圧の合計である、請求項１６に記載の瞬間電力変換器。
18. 前記動的設定点波形が、０．１ナノ秒以内に＞０．１Ｖジャンプするとき、前記合計出力は、０．１ナノ秒以内に本ジャンプを追跡する、請求項１５に記載の瞬間電力変換器。
19. 前記複数の加算ＰＷＭ電力変換ステージのうちのいずれか１つの前記基本スイッチング周波数ｆまたは前記ナイキスト基準を上回るユニティゲインクロスオーバ周波数を有する前記合計出力と前記動的設定点波形との間のフィードバックループをさらに備える、請求項１５に記載の瞬間電力変換器。
20. 前記合計出力は、フィルタを介してプラズマ負荷に結合され、前記フィルタは、＜４０ｎＦの静電容量を備える、請求項１５に記載の瞬間電力変換器。

Images