JP2022184342A - 設計プログラム、設計方法、プリント配線板 - Google Patents

Abstract

【課題】クロストークノイズを低減する。【解決手段】処理部１２は、記憶部１１に記憶された、プリント配線板の設計データ１１ａに基づいて、プリント配線板に設けられる複数の伝送線路のうち、第１の伝送線路と第２の伝送線路を選択し、第１の伝送線路に含まれるビア１５ａ１と第２の伝送線路に含まれるビア１５ａ２との間で発生するクロストークノイズの位相を、第１の伝送線路に含まれるビア１５ｃ１と第２の伝送線路に含まれるビア１５ｃ２との間で反転させるように、ビア１５ａ１とビア１５ｃ１との間の第１の配線長またはビア１５ａ２とビア１５ｃ２との間の第２の配線長を調整し、調整後のプリント配線板の設計データ１１ａを出力する。【選択図】図１

Description

本発明は、設計プログラム、設計方法、プリント配線板に関する。

複数の電子部品が搭載されるプリント配線板には、各電子部品間の伝送線路の一部として、各電子部品の複数の接続端子と電気的に接続された複数のビアが形成されている場合がある。

上記の複数のビアのうち、隣接するビア間ではクロストークノイズが発生する可能性があり、プリント配線板を含む電子製品の誤作動の原因になる可能性があった。
従来、送信側の電子部品に設けた位相調整回路により、プリント配線板の各伝送線路での信号の位相を調整し、各伝送線路の間で信号のエッジが重ならないようにすることで、配線長共振起因のノイズを低減する技術があった（たとえば、特許文献１参照）。

また、従来、プリント配線板の表層配線と内層配線の伝搬遅延時間の違いを利用し、隣接伝送線路間で表層配線の長さの配分を異ならせて信号のエッジを互いにずらすことで、クロストーク起因のジッタを低減する技術があった（たとえば、特許文献２参照）。

また、従来、プリント配線板上の隣接伝送線路間の誘導性結合と容量性結合の値を算出し、算出結果に基づいて隣接伝送線路間に付加するキャパシタの選定などを行うことで、クロストークの影響を低減する技術があった（たとえば、特許文献３参照）。

しかしこれらの技術は、クロストークノイズそのものを低減するものではない。
一方、従来、送信側と受信側の２箇所のプリント配線板の実装部で生じるクロストークノイズのうち、一方で発生するものの位相を他方で発生するものの逆位相とすることでクロストークノイズを互いに打ち消し合う技術があった（たとえば特許文献４参照）。逆位相のクロストークノイズを発生させるため、正極性端子と負極性端子によるペアが隣接して複数配置されている送信側と受信側の電子部品の一方において、隣接ペアのうち一方のペアにおける正極性端子と負極性端子の配置を入れ替えることが行われる。そして、それらの端子に接続される２つの伝送線路（差動信号線対）も交差させることが行われる。

特開２０１１－４０３８号公報 特開２００９－８１３７８号公報 特開２０１３－１２０４４５号公報 特表２０１２－５１６０２１号公報

しかし、上記の正極性端子と負極性端子の配置を入れ替える技術では、クロストークノイズを低減できない場合があった。
たとえば、送信側の電子部品で正負極性端子のペアが２つ隣接して配置されクロストークノイズが発生する場合で、これらのペアに電気的に接続される、受信側の電子部品の２つの正負極性端子のペアが離れている場合を考える。この場合、受信側の電子部品の２つのペアのうちの一方の正負極性端子の入れ替えを行っても、逆位相のクロストークを発生させることができず、クロストークノイズを互いに打ち消すことができない場合がある。また、正負極性端子の配置を変えることができない電子部品を用いる場合も、上記従来の技術は適用できない。

１つの側面では、本発明は、クロストークノイズを低減可能な設計プログラム、設計方法及びプリント配線板を提供することを目的とする。

１つの実施態様では、記憶部に記憶された、プリント配線板の設計データに基づいて、前記プリント配線板に設けられる複数の伝送線路のうち、第１の伝送線路と第２の伝送線路を選択し、前記第１の伝送線路に含まれる第１のビアと前記第２の伝送線路に含まれる第２のビアとの間で発生する第１のクロストークノイズの位相を、前記第１の伝送線路に含まれる第３のビアと前記第２の伝送線路に含まれる第４のビアとの間で反転させるように、前記第１のビアと前記第３のビアとの間の第１の配線長、前記第２のビアと前記第４のビアとの間の第２の配線長、前記第１のビアの長さ、前記第２のビアの長さ、前記第３のビアの長さまたは前記第４のビアの長さを調整し、調整後の前記プリント配線板の前記設計データを出力する、処理をコンピュータに実行させる設計プログラムが提供される。

また、１つの実施態様では、設計方法が提供される。
また、１つの実施態様では、プリント配線板が提供される。

１つの側面では、本発明は、クロストークノイズを低減できる。

第１の実施の形態の設計方法及びプリント配線板の一例を示す図である。 第１の実施の形態の設計方法の概略の流れを示すフローチャートである。 設計装置のハードウェア例を示すブロック図である。 設計装置の機能例を示すブロック図である。 プリント配線板の設計手順の概略の流れを示すフローチャートである。 設計データの修正処理の一例の流れを示すフローチャートである。 ビアを追加した後に配線長を調整する例を示す図である。 クロストークノイズの低減結果の一例を示す図である。 ビアを追加せずに配線長を調整する第１の例を示す図である。 ビアを追加せずに配線長を調整する第２の例を示す図である。 図１０の一部を模式的に示した断面模式図である。 クロストークノイズの低減結果の一例を示す図である。 ビアを追加せずにクロストークノイズをキャンセルする他の例を示す図である。 ビア長及び配線長を調整する例を示す図である。

以下、発明を実施するための形態を、図面を参照しつつ説明する。
（第１の実施の形態）
図１は、第１の実施の形態の設計方法及びプリント配線板の一例を示す図である。

第１の実施の形態の設計方法は、たとえば、図１に示すような設計装置１０により実行される。
設計装置１０は、記憶部１１、処理部１２を有する。

記憶部１１は、たとえば、ＲＡＭ（Random Access Memory）などの揮発性の記憶装置、または、ＨＤＤ（Hard Disk Drive）やフラッシュメモリなどの不揮発性の記憶装置である。

記憶部１１は、複数の電子部品が搭載されたプリント配線板の設計データ１１ａを記憶する。設計データ１１ａは、たとえば、配線、ビア、端子など配置や形状、物性値（抵抗率など）に関する情報を含むＣＡＤ（Computer Aided Design）データであり、予め所定の設計ルールにしたがって生成される。

なお、設計装置１０が、ユーザによる入力を受け付けて、その入力に基づいて、設計データ１１ａを作成してもよいし、設計装置１０は、別の情報処理装置によって生成された設計データ１１ａを取得してもよい。

処理部１２は、たとえば、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）、ＤＳＰ（Digital Signal Processor）などのハードウェアであるプロセッサにより実現できる。ただし、処理部１２は、ＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）などの電子回路を含んでもよい。プロセッサは、ＲＡＭなどのメモリに記憶されたプログラムを実行する。たとえば、設計プログラムが実行される。なお、複数のプロセッサの集合を「マルチプロセッサ」または単に「プロセッサ」ということがある。

処理部１２は、第１の電子部品と第２の電子部品とを電気的に接続する複数の伝送線路のそれぞれに含まれるビア間で発生するクロストークノイズを低減するために、以下のように、何れかの伝送線路の長さを調整する。

処理部１２は、設計データ１１ａに基づいて、それぞれビアを含む複数の伝送線路のうち、第１の伝送線路と第２の伝送線路とを選択する。たとえば、処理部１２は、第１の電子部品の、それぞれ信号が送信される隣接する２つの接続端子（たとえば、半田バンプ）に電気的に接続される２つの伝送線路を選択する。これら隣接する２つの接続端子に電気的に接続され、第１の電子部品の下方のプリント配線板に設けられる隣接する２つのビア間では、クロストークノイズが発生しやすいためである。

なお、処理部１２は、シミュレーションにより、２つのビア間で基準値以上の大きさのクロストークノイズが発生している第１の伝送線路と第２の伝送線路を特定し、それらを選択してもよい。また、処理部１２は、設計データ１１ａに基づいて製造された試作品の実測値に基づいて、２つのビア間で基準値以上の大きさのクロストークノイズが発生している第１の伝送線路と第２の伝送線路を特定し、それらを選択してもよい。

処理部１２は、たとえば、シミュレーションにより、２つのビア間で発生するクロストークノイズの周期を特定する。なお、クロストークノイズの周期は、設計データ１１ａに基づいて製造された試作品の実測値に基づいて特定されたものであってもよい。また、処理部１２はユーザから、低減したいクロストークの周波数の入力を受け付け、その周波数から周期を特定してもよい。

そして、処理部１２は、第１の伝送線路または第２の伝送線路の長さを以下のように調整する。なお、以下では、ビア間でクロストークノイズが発生する２つのビアのうち、第１の伝送線路に含まれるものを第１のビア、第２の伝送線路に含まれるものを第２のビアという。

処理部１２は、第１、第２のビア間で発生するクロストークノイズの位相を、第１の伝送線路に含まれる第３のビアと第２の伝送線路に含まれる第４のビアとの間で反転させるように、第１、第３のビア間の配線長、または第２、第３のビア間の配線長を調整する。

たとえば、処理部１２は、両配線長の差が、クロストークノイズの周期の２分の１の値を、第１のビアと第３のビアとの間または第２のビアと第４のビアとの間を伝搬する信号の単位長さ当たりの伝搬遅延時間で割った値になるように、調整を行う。

第２の電子部品において信号を受信する隣接する２つの接続端子に電気的に接続され、第２の電子部品の下方のプリント配線板に設けられる２つのビアがある場合、それらのビア間でクロストークノイズを発生させることができる可能性がある。そのため、第３のビアと第４のビアを、これらのビアとすることができる。

上記のような２つのビアがない場合、第１の伝送線路に第３のビアが追加され、第２の伝送線路に第３のビアに隣接する第４のビアが追加され、追加された２つのビア間でクロストークノイズを発生させることになる。

図１には、ビアを追加した設計対象の一例のプリント配線板１５の模式図が示されている。プリント配線板１５は、電子部品１６ａ，１６ｂを搭載している。
電子部品１６ａ，１６ｂは、たとえば、ＢＧＡ（Ball Grid Array）パッケージであり、パッケージ基板１６ａ１，１６ｂ１と半導体チップ（ダイ）１６ａ２，１６ｂ２を有する。電子部品１６ａ，１６ｂは、接続端子の一例である半田バンプにより、プリント配線板１５上に搭載されている。

プリント配線板１５において、電子部品１６ａ，１６ｂの下方に、電子部品１６ａ，１６ｂの複数の半田バンプと電気的に接続される複数のビアが形成されている。図１には、それらの複数のビアのうち一部が示されている。ビア１５ａ１，１５ａ２は、電子部品１６ａの下方に形成されており、ビア１５ｂ１，１５ｂ２は、電子部品１６ｂの下方に形成されている。

さらに、図１の例では、ビア１５ｃ１，１５ｃ２が追加されている。ビア１５ｃ１は、ビア１５ａ１，１５ｂ１を含む伝送線路に追加され、ビア１５ｃ２は、ビア１５ａ２，１５ｂ２を含む伝送線路に追加される。

なお、ビア１５ｃ１が追加されたことにより、ビア１５ａ１，１５ｂ１を結ぶ配線は、ビア１５ａ１とビア１５ｃ１とを結ぶ配線１５ｄ１と、ビア１５ｃ１とビア１５ｂ１とを結ぶ配線１５ｅ１とを含むことになる。また、ビア１５ｃ２が追加されたことにより、ビア１５ａ２，１５ｂ２を結ぶ配線は、ビア１５ａ２とビア１５ｃ２とを結ぶ配線１５ｄ２と、ビア１５ｃ２とビア１５ｂ２とを結ぶ配線１５ｅ２とを含むことになる。

また、図１には、電子部品１６ａ，１６ｂの下方に形成されるビア群と、追加されるビアとが模式的に表されている。“Ｇ”は接地電位となるビアを表し、“Ｓ”は信号が伝搬されるビアを表す。

図１の例では、電子部品１６ａの下方の信号が伝搬される２つのビア間で、周期Ｔのクロストークノイズが発生している例が示されている。たとえば、下側の“Ｓ”で表されるビアを伝搬する信号がアグレッサーで、上側の“Ｓ”で表されるビアを伝搬する信号がビクティムとなる。

電子部品１６ｂの下方のビア群において、上記の信号が伝搬されるビア（“Ｓ”で表される２つのビア）は、図１のように隣接していない（間に“Ｇ”で表されているビアが２つ配置されている）。この場合、これらのビア間で、電子部品１６ａの下方のビア間で発生するクロストークノイズをキャンセルさせるためのクロストークノイズを発生させることができない可能性があるため、追加のビアが設けられる。図１の例では、追加のビアには、信号が伝搬される隣接する２つのビアと、接地電位となる２つのビアが含まれている。

そして、図１の例では、電子部品１６ａの下方の信号が伝搬される２つのビアと、追加された２つのビアとを結ぶ２本の配線の一方の配線長をＬとしたとき、他方の配線長をＬ＋Ｌａとしている。Ｌａは、たとえば、上記のように、クロストークノイズの周期の２分の１の値を、前述の単位長さ当たりの伝搬遅延時間で割った値である。

これにより、電子部品１６ａの下方の２つのビア間で発生したクロストークノイズと、追加された２つのビア間で発生するクロストークノイズとが逆相になり、クロストークノイズをキャンセルまたは低減させることができる。このような手法は、特定した周期をもつクロストークノイズの周波数で、クロストーク特性に共振をもたせてクロストークノイズをキャンセルする手法であるということもできる。

また、ビアを追加することで所望の区間Ａで、クロストークノイズをキャンセルまたは低減させることができる。たとえば、クロストークノイズの発生源である。２つのビアの近くに追加の２つのビアを設けることで、クロストークノイズが信号の伝搬に与える影響をより抑えることができ、伝送効率を向上できる。

なお、上記の例では、２本の伝送線路に含まれるビア間でのクロストークノイズをキャンセルまたは低減させる方法を説明したが、他の伝送線路対についても同様に上記の方法を適用可能である。

また、半導体チップ１６ａ２，１６ｂ２を、２つの電子部品と考えたときに、半導体チップ１６ａ２，１６ｂ２間の２つの伝送線路に含まれる複数のビア間で、上記のような配線長の調整を行ってもよい。その場合、パッケージ基板１６ａ１，１６ｂ１もプリント配線板の一部と考え、パッケージ基板１６ａ１，１６ｂ１に形成される配線長を調整してもよい。また、パッケージ基板１６ａ１，１６ｂ１に追加のビアを設けてもよい。

以下、第１の実施の形態の設計方法の流れの概略をフローチャートでまとめる。
図２は、第１の実施の形態の設計方法の概略の流れを示すフローチャートである。
処理部１２は、記憶部１１から設計データ１１ａを取得し（読み出し）（ステップＳ１）、上記の第１の伝送線路と第２の伝送線路を選択する（ステップＳ２）。そして、処理部１２は、第１の伝送線路に含まれる第１のビアと第２の伝送線路に含まれる第２のビアとの間に発生するクロストークノイズの周期を特定する（ステップＳ３）。処理部１２は、第１、第２のビア間で発生するクロストークの位相を、第３のビアと第４のビアとの間で反転させるように、第１、第３のビア間の配線長、または、第２、第３のビア間の配線長を調整する（ステップＳ４）。その後、処理部１２は、配線長の調整など（上記のようにビアが追加される場合もある）を行うことによって修正した設計データを出力し（ステップＳ５）、処理を終える。処理部１２は、たとえば、修正した設計データを、図示しない表示装置に出力して表示させてもよいし、記憶部１１に出力して記憶させてもよい。また、処理部１２は、ネットワークを介して設計装置１０の外部の情報処理装置に修正した設計データを送信してもよい。

また、処理部１２は、設計データをＣＡＭ（Computer Aided Manufacturing）データなどの製造データに変換し、その製造データを出力してもよい。プリント配線板は、製造データに基づいて製造装置によって製造される。

なお、上記の処理の順序は一例であり、たとえば、基準値以上の大きさをもつクロストークノイズの周期を特定したあとに、その周期のクロストークノイズがビア間で発生する第１の伝送線路と、第２の伝送線路を選択してもよい。

（第２の実施の形態）
次に、第２の実施の形態を説明する。
図３は、設計装置のハードウェア例を示すブロック図である。

設計装置２０は、図３に示すようなコンピュータにより実現できる。設計装置２０は、ＣＰＵ２１、ＲＡＭ２２、ＨＤＤ２３、ＧＰＵ（Graphics Processing Unit）２４、入力インタフェース２５、媒体リーダ２６及び通信インタフェース２７を有する。上記ユニットは、バスに接続されている。

ＣＰＵ２１は、プログラムの命令を実行する演算回路を含むプロセッサである。ＣＰＵ２１は、ＨＤＤ２３に記憶されたプログラムやデータの少なくとも一部をＲＡＭ２２にロードし、プログラムを実行する。なお、ＣＰＵ２１は複数のプロセッサコアを備えてもよく、設計装置２０は複数のプロセッサを備えてもよく、以下で説明する処理を複数のプロセッサまたはプロセッサコアを用いて並列に実行してもよい。また、複数のプロセッサの集合（マルチプロセッサ）を「プロセッサ」と呼んでもよい。

ＲＡＭ２２は、ＣＰＵ２１が実行するプログラムやＣＰＵ２１が演算に用いるデータを一時的に記憶する揮発性の半導体メモリである。なお、設計装置２０は、ＲＡＭ以外の種類のメモリを備えてもよく、複数個のメモリを備えてもよい。

ＨＤＤ２３は、ＯＳ（Operating System）やミドルウェアやアプリケーションソフトウェアなどのソフトウェアのプログラム、及び、データを記憶する不揮発性の記憶装置である。プログラムには、たとえば、プリント配線板の設計処理を設計装置２０に実行させる設計プログラムが含まれる。なお、設計装置２０は、フラッシュメモリやＳＳＤ（Solid State Drive）などの他の種類の記憶装置を備えてもよく、複数の不揮発性の記憶装置を備えてもよい。

ＧＰＵ２４は、ＣＰＵ２１からの命令にしたがって、設計装置２０に接続されたディスプレイ２４ａに画像を出力する。ディスプレイ２４ａとしては、ＣＲＴ（Cathode Ray Tube）ディスプレイ、液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）、プラズマディスプレイ（ＰＤＰ：Plasma Display Panel）、有機ＥＬ（ＯＥＬ：Organic Electro-Luminescence）ディスプレイなどを用いることができる。

入力インタフェース２５は、設計装置２０に接続された入力デバイス２５ａから入力信号を取得し、ＣＰＵ２１に出力する。入力デバイス２５ａとしては、マウスやタッチパネルやタッチパッドやトラックボールなどのポインティングデバイス、キーボード、リモートコントローラ、ボタンスイッチなどを用いることができる。また、設計装置２０に、複数の種類の入力デバイスが接続されていてもよい。

媒体リーダ２６は、記録媒体２６ａに記録されたプログラムやデータを読み取る読み取り装置である。記録媒体２６ａとして、たとえば、磁気ディスク、光ディスク、光磁気ディスク（ＭＯ：Magneto-Optical disk）、半導体メモリなどを使用できる。磁気ディスクには、フレキシブルディスク（ＦＤ：Flexible Disk）やＨＤＤが含まれる。光ディスクには、ＣＤ（Compact Disc）やＤＶＤ（Digital Versatile Disc）が含まれる。

媒体リーダ２６は、たとえば、記録媒体２６ａから読み取ったプログラムやデータを、ＲＡＭ２２やＨＤＤ２３などの他の記録媒体にコピーする。読み取られたプログラムは、たとえば、ＣＰＵ２１によって実行される。なお、記録媒体２６ａは、可搬型記録媒体であってもよく、プログラムやデータの配布に用いられることがある。また、記録媒体２６ａやＨＤＤ２３を、コンピュータ読み取り可能な記録媒体ということがある。

通信インタフェース２７は、ネットワーク２７ａに接続され、ネットワーク２７ａを介して他の情報処理装置と通信を行うインタフェースである。通信インタフェース２７は、スイッチなどの通信装置とケーブルで接続される有線通信インタフェースでもよいし、基地局と無線リンクで接続される無線通信インタフェースでもよい。

次に、設計装置２０の機能及び処理手順を説明する。
図４は、設計装置の機能例を示すブロック図である。
設計装置２０は、設計データ記憶部３１、設計データ修正部３２、クロストークノイズ周期特定部３３、レイアウト検証部３４、出力部３５を有する。設計データ記憶部３１は、たとえば、ＲＡＭ２２またはＨＤＤ２３に確保した記憶領域を用いて実装できる。設計データ修正部３２、クロストークノイズ周期特定部３３、レイアウト検証部３４、出力部３５は、たとえば、ＣＰＵ２１が実行するプログラムモジュールを用いて実装できる。

設計データ記憶部３１は、複数の電子部品が搭載されたプリント配線板の設計データを記憶する。設計データ１１ａは、たとえば、配線、ビア、端子など配置や形状、物性値（抵抗率など）に関する情報を含むＣＡＤデータであり、予め所定の設計ルールにしたがって生成される。

設計データ修正部３２は、クロストークノイズを低減するための配線長の修正など、設計データの修正を行う。
クロストークノイズ周期特定部３３は、低減させるクロストークノイズの周期を、シミュレーションなどにより特定する。

レイアウト検証部３４は、設計データまたは修正された設計データに対して、たとえば、ＤＲＣ（Design Rule Checking）やＬＶＳ（Layout Versus Schematic）などのレイアウト検証を行う。

出力部３５は、修正後の設計データを出力する。また、出力部３５は、修正後の設計データをＣＡＭデータなどの製造データに変換し、その製造データを出力してもよい。
図５は、プリント配線板の設計手順の概略の流れを示すフローチャートである。

まず、プリント配線板の設計ルールが作成され（ステップＳ１０）、設計ルールにしたがって、ＣＡＤ上で、プリント配線板への部品の配置や、配線などを含む設計データ（実装レイアウト）が作成される（ステップＳ１１）。その後、ＤＲＣやＬＶＳなどのレイアウト検証により、設計データの検証が行われる（ステップＳ１２）。そして、検証結果に応じて設計データの修正及び再検証が行われ（ステップＳ１３）、たとえば、検証結果が許容されるものである場合に設計データの作成が完了する（ステップＳ１４）。その後、設計データに基づいた製造データが出力される（ステップＳ１５）。

設計装置２０は、上記各ステップの処理のうち、少なくともステップＳ１３の処理を行う。
図６は、設計データの修正処理の一例の流れを示すフローチャートである。

設計データ修正部３２は、設計データ記憶部３１から設計データを取得する（読み出し）（ステップＳ２０）。そして、設計データ修正部３２は、設計データに基づいて、プリント配線板に搭載される２つの電子部品をつなぐ伝送線路において、ビアが複数存在し、ビア間でクロストークノイズがキャンセル可能であるか否かを判定する（ステップＳ２１）。

ビア間でキャンセルが可能である場合とは、たとえば、プリント配線板に搭載される送信側の電子部品と受信側の電子部品とのそれぞれにおける複数の接続端子の配置の仕方が同じ場合などである（後述の図９参照）。

設計データ修正部３２は、ビア間でキャンセル可能と判定した場合、ステップＳ２２の処理を行い、ビア間でキャンセル可能ではないと判定した場合、ステップＳ２３の処理を行う。

ステップＳ２２の処理では、設計データ修正部３２は、たとえば、シミュレーションにより、２つのビア間で基準値以上の大きさのクロストークノイズが発生している第１の伝送線路と第２の伝送線路を特定し、それらを選択する。また、設計データ修正部３２は、設計データに基づいて製造された試作品の実測値に基づいて、２つのビア間で基準値以上の大きさのクロストークノイズが発生している第１の伝送線路と第２の伝送線路を特定し、それらを選択してもよい。

第１の実施の形態の説明と同様に、以下では、ビア間でクロストークノイズが発生する２つのビアのうち、第１の伝送線路に含まれるものを第１のビア、第２の伝送線路に含まれるものを第２のビアという。また、第１の伝送線路に含まれる別のビアを第３のビア、第２の伝送線路に含まれ、第３のビアに隣接するものを第４のビアという。

ステップＳ２３の処理では、設計データ修正部３２は、たとえば、ステップＳ２２の処理と同様に第１の伝送線路と第２の伝送線路を選択し、第１の伝送線路と第２の伝送線路のそれぞれに１つずつビアを追加する。追加される２つのビアは、互いに隣接するように配置される。以下、ステップＳ２３の処理が行われる場合、第１の伝送線路に追加されるビアを第３のビア、第２の伝送線路に追加されるビアを第４のビアという。

ステップＳ２２，Ｓ２３の処理後、クロストークノイズ周期特定部３３は、たとえば、シミュレーションにより、第１のビアと第２のビアとの間で発生するクロストークノイズの周期（Ｔ）を特定する（ステップＳ２４）。たとえば、第１の伝送線路と第２の伝送線路の一方にのみ信号を伝搬させ、他方を伝搬するクロストークノイズを測定する方法などが用いられる。

なお、クロストークノイズの周期は、設計データに基づいて製造された試作品の実測値に基づいて特定されたものであってもよい。また、クロストークノイズ周期特定部３３はユーザから、低減したいクロストークの周波数の入力を受け付け、その周波数から周期を特定してもよい。

その後、設計データ修正部３２は、Ｔ／２を計算する（ステップＳ２５）。Ｔ／２は、クロストークノイズが発生する信号間に付加する遅延差を示す。
そして、設計データ修正部３２は、Ｔ／２を、第１、第３のビア間または第２、第４のビア間を伝搬する信号の単位長さ当たりの伝搬遅延時間で割ることで、付加する第１、第３のビア間と、第２、第４のビア間との配線長差を計算する（ステップＳ２６）。

設計データ修正部３２は、計算した配線調査をもとに、第１、第３のビア間または第２、第４のビア間の配線長を調整する（ステップＳ２７）。配線長の調整が行われた後の設計データ（修正後の設計データ）は、たとえば、設計データ記憶部３１に記憶される。

出力部３５は、修正後の設計データを出力する（ステップＳ２８）。これにより、修正処理が終わる。出力部３５は、たとえば、修正した設計データを、ディスプレイ２４ａに出力して表示させてもよいし、ネットワーク２７ａを介して設計装置２０の外部の情報処理装置に修正後の設計データを送信してもよい。

なお、上記の処理の順序は一例であり、適宜処理の順序を入れ替えてもよい。
図７は、ビアを追加した後に配線長を調整する例を示す図である。
図７には、プリント配線板に搭載された送信側の第１の電子部品と、受信側の第１の電子部品との間で、シングルエンド信号を送受信する際に用いられる２つの伝送線路の例が示されている。

第１の電子部品と第２の電子部品はそれぞれ、パッケージ基板に搭載された半導体チップを含む。第１の電子部品の半導体チップに含まれる送信回路４０ａ，４０ｂが送信する信号が、パッケージ基板のビア４１ａ，４１ｂ及び配線４２ａ，４２ｂを介して、プリント配線板に伝搬される。プリント配線板に伝搬された信号は、ビア４３ａ，４３ｂ、配線４４ａ，４４ｂ、追加されたビア４５ａ，４５ｂ、配線４６ａ，４６ｂ及びビア４７ａ，４７ｂを介して第２の電子部品に伝搬される。第２の電子部品に伝搬された信号は、パッケージ基板の配線４８ａ，４８ｂ及びビア４９ａ，４９ｂを介して、半導体チップの受信回路５０ａ，５０ｂに伝搬される。

図７において、ビア４３ａとビア４３ｂの隣接する箇所５１が、クロストークノイズの発生箇所である場合、隣接するビア４５ａ，４５ｂを追加した箇所５２で、逆相のクロストークノイズを発生させるため、配線４４ａ，４４ｂの配線長が調整される。追加されるビア４５ａ，４５ｂの間の距離は、たとえば、ビア４３ａ，４３ｂの間の距離と同じになるように配置される。また、追加されるビア４５ａ，４５ｂの長さは、たとえば、ビア４３ａ，４３ｂの長さと同じである。

図７の例では配線４４ａ，４４ｂの調整前の配線長（Ｌ２）に対して、配線長差としてＬｂが、配線４４ｂに付加されている。なお、図７では、配線４２ａ，４２ｂの配線長はＬ１であり等しく、配線４６ａ，４６ｂの配線長はＬ３であり等しく、配線４８ａ，４８ｂの配線長はＬ４であり等しい。

配線長差であるＬｂは、たとえば、上記のように、クロストークノイズの周期の２分の１の値を、配線４４ａまたは配線４４ｂを伝搬する信号の単位長さ当たりの伝搬遅延時間で割った値である。

図８は、クロストークノイズの低減結果の一例を示す図である。図８において横軸は、クロストークノイズの周波数［ＧＨｚ］を表し、縦軸はノイズの大きさ［ｄＢ］を表す。
特性５５がクロストークノイズの低減前の特性であり、特性５６がクロストークノイズの低減後の特性を示す。

たとえば、図７の箇所４３ａで、基準値Ｖｔｈ以上の大きさのクロストークノイズが発生しており、低減したいクロストークノイズの周波数を６ＧＨｚであるとする。
その場合、Ｔ＝１６６ｐｓであるから、６ＧＨｚで共振を生じさせるために、配線４４ａ，４４ｂを伝搬する信号間に付加する遅延差は、１６６／２＝８３ｐｓである。単位長さ当たりの伝搬遅延を６．５ｐｓ／ｍｍとすると、配線長差（Ｌｂ）は、約１３ｍｍとなる。

このような配線長差を配線４４ａ，４４ｂの間に付加することで、たとえば、図８の特性５６のように、６ＧＨｚのクロストークノイズを低減できる。
図９は、ビアを追加せずに配線長を調整する第１の例を示す図である。図９において、図７と同じ要素については同一符号が付されている。また、図９には、送信側の電子部品と受信側の電子部品の下方に形成されるビア群と、追加されるビアとが模式的に表されている。“Ｇ”は接地電位となるビアを表し、“Ｓ”は信号が伝搬されるビアを表し、“Ｓａ”、“Ｓｂ”は選択された２つの伝送線路にプリント配線板におけるビアを表す。

図９では、プリント配線板に搭載される送信側の電子部品と受信側の電子部品とのそれぞれにおける複数の接続端子の配置の仕方が同じ場合の例が示されている。
第１の電子部品と第２の電子部品はそれぞれ、パッケージ基板に搭載された半導体チップを含む。第１の電子部品の半導体チップに含まれる送信回路４０ａ，４０ｂが送信する信号が、パッケージ基板のビア４１ａ，４１ｂ及び配線４２ａ，４２ｂを介して、プリント配線板に伝搬される。プリント配線板に伝搬された信号は、ビア４３ａ，４３ｂ、配線６０ａ，６０ｂ及びビア６１ａ，６１ｂを介して第２の電子部品に伝搬される。第２の電子部品に伝搬された信号は、パッケージ基板の配線４８ａ，４８ｂ及びビア４９ａ，４９ｂを介して、半導体チップの受信回路５０ａ，５０ｂに伝搬される。

図９において、第２の電子部品の下方のビア６１ａ，６１ｂが隣接する箇所６２で、箇所５１で発生するクロストークの逆相のクロストークノイズを発生させるため、配線６０ａ，６０ｂの配線長が調整される。

図９の例では配線６０ａ，６０ｂの調整前の配線長（Ｌ２）に対して、配線長差としてＬｃが、配線６０ｂに付加されている。
配線長差であるＬｃは、たとえば、上記のように、クロストークノイズの周期の２分の１の値を、配線６０ａまたは配線６０ｂを伝搬する信号の単位長さ当たりの伝搬遅延時間で割った値である。

このような配線長差を付加することで、箇所５１で発生したクロストークノイズと、箇所６２で発生するクロストークノイズとが逆相になり、クロストークノイズをキャンセルまたは低減させることができる。

図１０は、ビアを追加せずに配線長を調整する第２の例を示す図である。図１０には、プリント配線板に搭載された送信側の第１の電子部品と、受信側の第１の電子部品との間で、差動信号を送受信する際に用いられる２つの伝送線路（位相が逆の２つの信号が伝搬される伝送線路対を１つの伝送線路としている）の例が示されている。

第１の電子部品と第２の電子部品はそれぞれ、パッケージ基板に搭載された半導体チップを含む。第１の電子部品の半導体チップに含まれる送信回路７０ａ，７０ｂが送信する差動信号が、パッケージ基板のビア７１ａ，７１ｂ，７１ｃ，７１ｄ及び配線７２ａ，７２ｂ，７２ｃ，７２ｄを介して、プリント配線板に伝搬される。プリント配線板に伝搬された差動信号は、ビア７３ａ，７３ｂ，７３ｃ，７３ｄ、配線７４ａ，７４ｂ，７４ｃ，７４ｄ、ビア７５ａ，７５ｂ，７５ｃ，７５ｄを介してＡＣ（Alternating Current）結合キャパシタ７６ａ，７６ｂ，７６ｃ，７６ｄに伝搬される。

ＡＣ結合キャパシタ７６ａ～７６ｄは、差動信号の直流成分を除去する機能を有する。ビア７５ａ～７５ｄは、ＡＣ結合キャパシタ７６ａ～７６ｄの一端に接続され、ＡＣ結合キャパシタ７６ａ～７６ｄの下方のプリント配線板に設けられる。

ＡＣ結合キャパシタ７６ａ～７６ｄで直流成分が除去された差動信号は、さらに、ビア７７ａ，７７ｂ，７７ｃ，７７ｄ、配線７８ａ，７８ｂ，７８ｃ，７８ｄ、ビア７９ａ，７９ｂ，７９ｃ，７９ｄを介して第２の電子部品に伝搬される。ビア７７ａ～７７ｄは、ＡＣ結合キャパシタ７６ａ～７６ｄの他端に接続され、ＡＣ結合キャパシタ７６ａ～７６ｄの下方のプリント配線板に設けられる。

第２の電子部品に伝搬された差動信号は、パッケージ基板の配線８０ａ，８０ｂ，８０ｃ，８０ｄ及びビア８１ａ，８１ｂ，８１ｃ，８１ｄを介して、半導体チップの受信回路８２ａ，８２ｂに伝搬される。

図１１は、図１０の一部を模式的に示した断面模式図である。図１１において、図１０に示した要素と同じ要素については同一符号が付されている。
プリント配線板９０は、電子部品９１ａ，９１ｂを搭載している。

電子部品９１ａ，９１ｂは、たとえば、ＢＧＡパッケージであり、パッケージ基板９１ａ１，９１ｂ１と半導体チップ（ダイ）９１ａ２，９１ｂ２を有する。電子部品９１ａ，９１ｂは、接続端子の一例である半田バンプにより、プリント配線板９０上に搭載されている。

プリント配線板９０において、電子部品９１ａ，９１ｂの下方に、電子部品９１ａ，９１ｂの複数の半田バンプと電気的に接続される複数のビアが形成されている。図１１には、それらの複数のビアのうち一部が示されている。図１０にも示したビア７３ｂ，７３ｃは、電子部品９１ａの下方に形成されており、図１０にも示したビア７９ｂ，７９ｃは、電子部品９１ｂの下方に形成されている。

さらに、ＡＣキャパシタ７６ｂに接続されたビア７５ｂ，７７ｂが、ＡＣキャパシタ７６ｂの下方のプリント配線板９０に形成されている。また、ＡＣキャパシタ７６ｃに接続されたビア７５ｃ，７７ｃが、ＡＣキャパシタ７６ｃの下方のプリント配線板９０に形成されている。

図１０、図１１において、たとえば、ビア７３ｂ，７３ｃ間が、クロストークノイズの発生箇所である場合、ビア７５ｂ，７５ｃ間で、逆相のクロストークノイズを発生させるため、配線７４ｂまたは配線７４ｃの配線長が調整される。

図１０の例では配線７４ｂまたは配線７４ｃの調整前の配線長（Ｌ２）に対して、配線長差としてＬｄが、配線７４ｃに付加されている。また、配線７４ｃに対して逆相の信号が伝搬される配線７４ｄについても同じＬｄが付加される。

さらに、図１０、図１１において、たとえば、ビア７７ｂ，７７ｃ間が、クロストークノイズの発生箇所である場合、ビア７９ｂ，７９ｃ間で、逆相のクロストークノイズを発生させるため、配線７８ｂまたは配線７８ｃの配線長が調整される。

図１０の例では配線７８ｂまたは配線７８ｃの調整前の配線長（Ｌ３）に対して、配線長差としてＬｅが、配線７８ｂに付加されている。また、配線７８ｂに対して逆相の信号が伝搬される配線７８ａについても同じＬｅが付加される。

配線７８ｃではなく、配線７８ｂにＬｅを付加することで、２つの伝送線路間の配線長のばらつきを抑えることができるが、配線７８ｃにＬｅを付加しても、クロストークノイズの低減効果は得られる。

なお、図１０では、配線７２ａ～７２ｄの配線長はＬ１であり等しく、配線８０ａ～８０ｄの配線長はＬ４であり等しい。
配線長差であるＬｄやＬｅは、たとえば、上記のように、クロストークノイズの周期の２分の１の値を、配線７４ａ～７４ｄ，７８ａ～７８ｄを伝搬する差動信号の単位長さ当たりの伝搬遅延時間で割った値である。

図１２は、クロストークノイズの低減結果の一例を示す図である。図１２において横軸は、クロストークノイズの周波数［ＧＨｚ］を表し、縦軸はノイズの大きさ［ｄＢ］を表す。

特性９５がクロストークノイズの低減前の特性であり、特性９６がクロストークノイズの低減後の特性を示す。
たとえば、図１０のビア７３ｂ，７３ｃ間と、ビア７７ｂ，７７ｃ間の２箇所で、基準値Ｖｔｈ以上の大きさのクロストークノイズが発生しており、低減したいクロストークノイズの周波数を４ＧＨｚと、８ＧＨｚであるとする。

その場合、たとえば、Ｌｄを４ＧＨｚのクロストークノイズを低減させるための配線長差とし、Ｌｅを８ＧＨｚのクロストークノイズを低減させるための配線長差とすることで、図１２の特性９６のように、両方の周波数帯でクロストークノイズを低減できる。つまり、広範囲でクロストークノイズを低減可能となる。

図１３は、ビアを追加せずにクロストークノイズをキャンセルする他の例を示す図である。図１３において、図９に示した要素と同じ要素については同一符号が付されている。
第１の電子部品の下方のビア１００ａ，１００ｂ間でクロストークノイズが発生し、第１の電子部品の下方のビア１０２ａ，１０２ｂ間で、逆相のクロストークノイズを発生させることを考える。この場合、ビア１００ａ，１００ｂ，１０２ａ，１０２ｂのビア長を調整することでも、上記の各例と同様の効果が得られる可能性がある。

図１３の例では、ビア１００ｂはビア１００ａよりもＬｆ分、ビア長が長く、ビア１０２ｂはビア１０２ａよりもＬｆ分、ビア長が長くなるように調整されている。この場合、ビア１００ｂ，１０２ｂ間を接続する配線１０１ｂは、ビア１００ａ，１０２ａ間を接続する配線１０１ａよりもプリント配線板の下層側に設けられることになる。つまり、この例は、配線１０１ａ，１０１ｂのそれぞれが配置される層の間の厚さ（層間厚さ）を調整することに相当する。

この場合、Ｌｆを、たとえば、上記のように、クロストークノイズの周期の２分の１の値を、ビア１００ａ，１００ｂ，１０２ａ，１０２ｂ、配線１０１ａ，１０１ｂを伝搬する信号の単位長さ当たりの伝搬遅延時間で割った値である。

なお、ビア長（層間厚さ）の調整だけでは、低減させようとするクロストークノイズの周期に対応した調整を行うことが難しい場合には、ビア長とともに、配線長を調整することも可能である。

図１４は、ビア長及び配線長を調整する例を示す図である。
図１４の例では、ビア１００ｂはビア１００ａよりもＬｇ分、ビア長が長く、ビア１０２ｂはビア１０２ａよりもＬｇ分、ビア長が長くなるように調整されている。さらに、配線１０１ｂは配線１０１ａよりもＬｈ分、配線長が長くなるように調整されている。

この場合、Ｌｇ＋Ｌｈを、たとえば、上記のように、クロストークノイズの周期の２分の１の値を、ビア１００ａ，１００ｂ，１０２ａ，１０２ｂ、配線１０１ａ，１０１ｂを伝搬する信号の単位長さ当たりの伝搬遅延時間で割った値とすればよい。

なお、前述のように、上記の処理内容は、設計装置２０にプログラムを実行させることで実現できる。
プログラムは、コンピュータ読み取り可能な記録媒体（たとえば、記録媒体２６ａ）に記録しておくことができる。記録媒体として、たとえば、磁気ディスク、光ディスク、光磁気ディスク、半導体メモリなどを使用できる。磁気ディスクには、ＦＤ及びＨＤＤが含まれる。光ディスクには、ＣＤ、ＣＤ－Ｒ（Recordable）／ＲＷ（Rewritable）、ＤＶＤ及びＤＶＤ－Ｒ／ＲＷが含まれる。プログラムは、可搬型の記録媒体に記録されて配布されることがある。その場合、可搬型の記録媒体から他の記録媒体（たとえば、ＨＤＤ２３）にプログラムをコピーして実行してもよい。

以上、実施の形態に基づき、本発明の設計プログラム、設計方法、プリント配線板の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。

１０ 設計装置
１１ 記憶部
１１ａ 設計データ
１２ 処理部
１５ プリント配線板
１５ａ１，１５ａ２，１５ｂ１，１５ｂ２，１５ｃ１，１５ｃ２ ビア
１５ｄ１，１５ｄ２，１５ｅ１，１５ｅ２ 配線
１６ａ，１６ｂ 電子部品
１６ａ１，１６ｂ１ パッケージ基板
１６ａ２，１６ｂ２ 半導体チップ（ダイ）

Claims (10)

1. 記憶部に記憶された、プリント配線板の設計データに基づいて、前記プリント配線板に設けられる複数の伝送線路のうち、第１の伝送線路と第２の伝送線路を選択し、
   前記第１の伝送線路に含まれる第１のビアと前記第２の伝送線路に含まれる第２のビアとの間で発生する第１のクロストークノイズの位相を、前記第１の伝送線路に含まれる第３のビアと前記第２の伝送線路に含まれる第４のビアとの間で反転させるように、前記第１のビアと前記第３のビアとの間の第１の配線長、前記第２のビアと前記第４のビアとの間の第２の配線長、前記第１のビアの長さ、前記第２のビアの長さ、前記第３のビアの長さまたは前記第４のビアの長さを調整し、
   調整後の前記プリント配線板の前記設計データを出力する、
   処理をコンピュータに実行させる設計プログラム。
2. 前記第１のクロストークの周期の２分の１の値を、前記第１のビアと前記第３のビアとの間または前記第２のビアと前記第４のビアとの間を伝搬する信号の単位長さ当たりの伝搬遅延時間で割った値が、前記第１の配線長と前記第２の配線長との差になるように、前記第１の配線長または前記第２の配線長を調整する、
   処理を前記コンピュータに実行させる請求項１に記載の設計プログラム。
3. 前記第１のビアと前記第２のビアは、互いに隣接し、前記プリント配線板に搭載される第１の電子部品の下方の前記プリント配線板に設けられており、
   前記第１の伝送線路に前記第３のビアを追加し、
   前記第２の伝送線路に前記第３のビアに隣接する前記第４のビアを追加する、
   処理を前記コンピュータに実行させる請求項１または２に記載の設計プログラム。
4. 前記第１のビアと前記第２のビアは、互いに隣接し、前記プリント配線板に搭載される第１の電子部品の下方の前記プリント配線板に設けられており、
   前記第３のビアと前記第４のビアは、互いに隣接し、前記プリント配線板に搭載される第２の電子部品の下方の前記プリント配線板に設けられている、
   請求項１または２に記載の設計プログラム。
5. 前記第１の伝送線路は第１のキャパシタを有し、前記第２の伝送線路は第２のキャパシタを有し、
   前記第１のキャパシタの一端に接続されるビアが前記第３のビアであり、前記第２のキャパシタの一端に接続されるビアが前記第４のビアである、
   請求項１または２に記載の設計プログラム。
6. 前記第１のキャパシタの他端に接続される第５のビアと前記第２のキャパシタの他端に接続される第６のビアとの間で発生する第２のクロストークノイズの位相を、前記第１の伝送線路に含まれる第７のビアと前記第２の伝送線路に含まれる第８のビアとの間で反転させるように、前記第５のビアと前記第７のビアとの間の第３の配線長、前記第６のビアと前記第８のビアとの間の第４の配線長を調整する、
   処理を前記コンピュータに実行させる請求項５に記載の設計プログラム。
7. 前記第１のビアと前記第２のビアとの間で発生する前記第１のクロストークノイズの大きさが、基準値以上の大きさとなる前記第１の伝送線路と前記第２の伝送線路が選択される、
   請求項１乃至６の何れか一項に記載の設計プログラム。
8. 前記周期を特定する、処理を前記コンピュータに実行させる請求項２乃至７の何れか一項に記載の設計プログラム。
9. コンピュータが、
   記憶部に記憶された、プリント配線板の設計データに基づいて、前記プリント配線板に設けられる複数の伝送線路のうち、第１の伝送線路と第２の伝送線路を選択し、
   前記第１の伝送線路に含まれる第１のビアと前記第２の伝送線路に含まれる第２のビアとの間で発生するクロストークノイズの位相を、前記第１の伝送線路に含まれる第３のビアと前記第２の伝送線路に含まれる第４のビアとの間で反転させるように、前記第１のビアと前記第３のビアとの間の第１の配線長、前記第２のビアと前記第４のビアとの間の第２の配線長、前記第１のビアの長さ、前記第２のビアの長さ、前記第３のビアの長さまたは前記第４のビアの長さを調整し、
   調整後の前記プリント配線板の前記設計データを出力する、
   設計方法。
10. 第１の伝送線路及び第２の伝送線路と、
    前記第１の伝送線路に含まれる第１のビアと前記第２の伝送線路に含まれる第２のビアとの間で発生するクロストークノイズの位相を、前記第１の伝送線路に含まれる第３のビアと前記第２の伝送線路に含まれる第４のビアとの間で反転させるように長さが調整された、前記第１のビアと前記第３のビアとの間の第１の配線、前記第２のビアと前記第４のビアとの間の第２の配線、前記第１のビア、前記第２のビア、前記第３のビアまたは前記第４のビアと、
    を有するプリント配線板。

Images