CN116324789A - 集成电路中的无通道平面规划 - Google Patents

Abstract

各种实施例可以包括集成电路(IC)和用于设计诸如片上系统(SOC)等集成电路(200)的方法。实施例包括用于规划和生产没有通信通道的IC(也称为无通道IC)的方法。实施例可以包括覆盖硬宏(210)，该覆盖硬宏支持路由和通信设计，而不需要功能硬宏(诸如SOC的核)之间的专用通信通道。各种实施例可以包括一种IC，其中一个或多个互连硬宏和连接第一功能硬宏、第二功能硬宏和一个或多个互连硬宏的导线位于第三功能硬宏内。在一些实施例中，在第一功能硬宏、第二功能硬宏和第三功能硬宏之间可以不存在通信通道。

Description

集成电路中的无通道平面规划

相关申请

本申请要求于2020年10月26日提交的题为“Channel Less Floor-Planning InIntegrated Circuits”的美国专利申请第17/079,727号的优先权，该申请的全部内容通过引用并入本文。

背景技术

正在开发新的集成电路(IC)以用于不断变化的用例，诸如移动设备、物联网(IoT)、可穿戴设备和其他小型设备。随着这些不断发展的用例和与IC相关联的不断增长的功能集，设计复杂性不断增加。

发明内容

各个方面包括集成电路(IC)和用于设计诸如片上系统(SOC)等集成电路(IC)的方法。各个方面包括没有通信或互连通道的IC以及用于规划和生产没有通信通道的IC(也称为无通道IC)的方法。各个方面包括覆盖硬宏，该覆盖硬宏支持路由和通信设计，而不需要功能硬宏(例如，SOC的核)之间的专用通信通道。

各个方面可以包括一种集成电路，该集成电路包括第一功能硬宏、第二功能硬宏、第三功能硬宏、位于第三功能硬宏内的一个或多个互连硬宏、以及连接第一功能硬宏、第二功能硬宏和一个或多个互连硬宏的导线。在一些方面，第一功能硬宏可以通过一个或多个互连硬宏和导线电耦合到第二功能硬宏。在一些方面，第一功能硬宏的侧面和第二功能硬宏的侧面可以不邻接。在一些方面，第一功能硬宏和第二功能硬宏可以邻接第三功能硬宏的不同侧面。在一些方面，在第一功能硬宏、第二功能硬宏和第三功能硬宏之间可以不存在通信通道。在一些方面，第三功能硬宏可以完全围绕一个或多个互连硬宏中的每个互连硬宏。在一些方面，一个或多个互连硬宏可以包括通信流水线硬宏。在一些方面，集成电路可以是SOC，并且第一功能硬宏、第二功能硬宏和第三功能硬宏可以分别是第一核、第二核和第三核。

各个方面可以包括一种设计集成电路的方法，该方法包括确定集成电路的第一功能硬宏和第二功能硬宏，第一功能硬宏和第二功能硬宏彼此需要物理通信路径，其中第一功能硬宏和第二功能硬宏通过集成电路的第三功能硬宏的至少一部分彼此分离；确定用于一个或多个互连硬宏以及导线的位置，该导线连接第一功能硬宏、第二功能硬宏、和第三功能硬宏内的一个或多个互连硬宏；生成指示一个或多个互连硬宏和导线的所确定的位置的包装器；以及根据包装器来配置第三功能硬宏，使得第三功能硬宏在一个或多个互连硬宏和导线的所确定的位置处包括空边界区。各个方面还可以包括将一个或多个互连硬宏和导线覆盖到第三功能硬宏中的空边界区中。在一些方面，导线可以延伸到第三功能硬宏中的空边界区之外。在一些方面，第一功能硬宏、第二功能硬宏和第三功能硬宏可以被配置为使得在第一功能硬宏、第二功能硬宏和第三功能硬宏之间不存在通信通道。在一些方面，一个或多个互连硬宏可以是通信流水线硬宏。在一些方面，集成电路可以是SOC，并且第一功能硬宏、第二功能硬宏和第三功能硬宏可以分别是第一核、第二核和第三核。

其他方面包括一种具有处理器的计算设备，该处理器被配置为执行上述任何方法的操作。其他方面包括一种计算设备，该计算设备具有用于执行上述任何方法的功能的部件。其他方面可以包括一种其上存储有处理器可执行指令的非暂态处理器可读存储介质，该处理器可执行指令被配置为引起计算设备的处理器执行上述任何方法的操作。

附图说明

并入本文并且构成本说明书的一部分的附图示出了示例性实施例，并且与以上给出的一般描述和以下给出的详细描述一起用于解释各种实施例的特征。

图1是示出包括通信通道的示例“片上系统”(SOC)的组件框图。

图2是示出用于设计集成电路的实施例方法的过程流程图。

图3A是根据各种实施例的包装器的组成部分的分层框图。

图3B是根据各种实施例的图3A的包装器的框图。

图4是示出根据各种实施例的示例SOC的组件框图，该SOC具有与SOC的核一起定位的互连硬宏。

图5是适用于各种实施例的计算设备的组件框图。

图6是示出适用于各种实施例的示例计算设备的组件框图。

图7是示出适用于各种实施例的示例计算设备的组件框图。

具体实施方式

将参考附图详细描述各种实施例。在可能的情况下，在整个附图中使用相同的附图标记来表示相同或类似的部分。对特定示例和实施例的引用是为了说明的目的，并不旨在限制各种实施例或权利要求的范围。

常规IC上的通信通道占常规IC管芯面积的2-3％，这表示管芯面积成本的成比例增加。管芯面积成本对专用集成电路(ASIC)单元成本有贡献。由于随着新特征集的出现，常规IC的管芯尺寸不断增加，所以通信通道对ASIC单元成本的成本影响也在不断增加。常规IC的功率域限制和积极的功率性能区域(PPA)目标在常规IC的通信通道设计中具有有限的成本节约和ASIC单元成本降低。

各种实施例包括集成电路(IC)和用于设计诸如片上系统(SOC)等集成电路(IC)的方法。实施例包括用于规划和生产没有通信通道的IC(也称为无通道IC)的方法。实施例可以包括覆盖硬宏，该覆盖硬宏支持路由和通信设计，而不需要功能硬宏(诸如SOC的核)之间的专用通信通道。与常规设计的IC相比，功能硬宏之间没有专用通信通道的实施例IC(诸如核之间没有设计专用通信通道的SOC)可以涵盖更小的管芯面积。与常规IC相比，减少IC的管芯面积可以减少功耗。此外，与常规IC相比，减少管芯面积(诸如减少大约1-2％)可以减少ASIC单元成本。与常规IC设计相比，减少的管芯面积和相关的功率减少以及减少的ASIC单元成本表示通过各种实施例实现的IC设计的改进。

术语“计算设备”在本文中用于指代蜂窝电话、智能手机、便携式计算设备、个人或移动多媒体播放器、笔记本电脑、平板电脑、智能本、超级本、掌上电脑、电子邮件接收器、支持多媒体互联网的蜂窝电话、服务器、有线或无线路由器设备、电器、医疗设备和仪器、生物特征传感器/设备、可穿戴设备(包括智能手表、智能服装、智能眼镜、智能腕带、智能珠宝(例如，智能戒指、智能手镯等))、娱乐设备(例如，无线或有线游戏控制器、音乐和视频播放器、卫星收音机等)、支持无线或有线网络的物联网(IoT)设备(包括智能仪表/传感器)、工业制造设备、家用或企业用的大型和小型机械和电器、自主和半自主车辆内的无线通信元件、固定到各种移动平台或并入各种移动平台的无线设备、全球定位系统设备、以及包括存储器和可编程处理器的类似电子设备。

术语“片上系统”(SOC)(有时也称为“芯片上系统”)在本文中用于指代包含集成在单个基板上的多个资源或多个处理器的单个集成电路(IC)芯片。单个SOC可以包括用于数字、模拟、混合信号和射频功能的电路系统。单个SOC还可以包括任何数目的通用或专用处理器(数字信号处理器、调制解调器处理器、视频处理器等)、存储器块(诸如ROM、RAM、闪存等)和资源(诸如定时器、稳压器、振荡器等)。SOC还可以包括用于控制集成资源和处理器以及用于控制外围设备的软件。

术语“封装上系统”(SIP)在本文中用于指代在两个或更多个IC芯片、基板或SOC上包含多个资源、计算单元、核或处理器的单个模块或封装。例如，SIP可以包括单个基板，多个IC芯片或半导体管芯以垂直配置堆叠在该单个基板上。类似地，SIP可以包括一个或多个多芯片模块(MCM)，多个IC或半导体管芯在该MCM上被封装到统一基板中。SIP还可以包括多个独立SOC，该多个独立SOC经由高速通信电路系统被耦合在一起并且在诸如单个主板上或单个无线设备中紧密邻近封装。SOC的接近有助于高速通信以及存储器和资源的共享。

术语“硬宏”(HM)在本文中用于指代IC上的逻辑功能的组件(诸如SOC)的硬件设计，其定义逻辑功能内的组件如何互连以及这些组件之间的物理路径和布线。硬宏的组件由电路元件形成，诸如晶体管、电阻器、电容器、电感器等。硬宏的这些组件可以可选地彼此直接连接和/或通过导线连接。硬宏可以指定固定布线图案，并且在设计之后不能修改。硬宏可以具有固定物理形状。硬宏的示例包括功能硬宏和互连硬宏。术语“功能硬宏”在本文中用于指代专用于特定IC功能操作的硬宏，该硬宏包括一个或多个组件、以及它们之间的可选布线，诸如SOC的核(例如，多媒体核、中央处理单元(CPU)核、电力基础设施核、存储器(例如，双倍数据速率(DDR)存储器)核、调制解调器核、图形处理单元(GPU)核、神经信号处理器(NSP)核、接口连接核(例如，外围组件互连快速(PCIE)核等)。术语“互连硬宏”在本文中用于指代专用于其他硬宏之间的通信和路由的硬宏，该硬宏包括一个或多个组件、以及它们之间的可选布线，诸如通信流水线硬宏等。硬宏(诸如功能硬宏、互连硬宏等)不同于本文中讨论的导线(或布线)。本文中讨论的导线(或布线)是指通常由金属形成的导电结构，其中没有电路元件。

在常规IC设计(诸如常规SOC设计)中，功能硬宏(诸如SOC的核)是独立开发的，并且在很多项目之间共享。由于IC(诸如SOC)通常需要功能硬宏之间的通信，因此常规IC物理设计中保留了用于流水线和路由放置的通信通道。常规IC中的专用通信通道在各种功能硬宏之间运行(诸如在SOC的核之间)，并且可以将功能硬宏物理地彼此分离。在常规IC中，功能硬宏通过通信通道在物理和逻辑上彼此分离，并且不同功能硬宏(例如，不同SOC核)通常在不同电压域中操作。由于功能硬宏彼此之间的距离可以在常规IC的设计阶段改变，通信通道的设计以及常规IC上的适应的流水线和时钟变化在IC设计中提出了重大挑战。

各种实施例包括用于规划和生产没有通信通道的IC(也称为无通道IC)的方法。实施例可以包括支持IC的路由和通信设计的覆盖硬宏。在各种实施例中，可以创建IC的附加硬宏层，诸如附加互连硬宏层，以便于在功能硬宏内(诸如在SOC的核内)进行路由和流水线布置。

各种实施例可以包括创建包装器，诸如设计级(DL)一(DL1)包装器，以指示功能硬宏内一个或多个互连硬宏和导线的位置。在各种实施例中，包装器可以包括功能硬宏内的空边界区的指示，该空边界区在功能硬宏的设计期间将保持打开。功能硬宏内的空边界区的指示可以是DL1包装器的(DL)二(DL2)级硬宏或属性(或约束)。包装器可以包括覆盖硬宏，诸如互连硬宏和导线。覆盖硬宏(诸如互连硬宏和导线)可以是DL1包装器的DL2级属性(或约束)。在各种实施例中，包装器可以用于IC，诸如SOC、功能硬宏规划。例如，可以使用包括覆盖硬宏的根据各种实施例的DL1包装器来执行功能硬宏的平面规划形状以及在功能硬宏中规划井创建以与空边界区的指示对准。

各种实施例可以包括支持路由和通信设计的覆盖硬宏，而不需要功能硬宏(诸如SOC的核)之间的专用通信通道。各种实施例可以实现诸如SOC等IC的设计，其支持跨越分配给一个或多个其他功能硬宏的IC空间的两个功能硬宏之间的通信路径。通过启用通过其他功能硬宏的通信路径，各种实施例可以使得IC(诸如SOC)能够被设计为没有管芯区域专用于(或保留用于)与专用于(或预留用于)功能硬宏的管芯区域分离的通信通道。

图1是示出包括通信通道150的示例SOC 100的组件框图。虽然图1示出了一个通信通道150，但是SOC(诸如SOC 100)中可以包括多于一个通信通道，并且并非SOC中包括的所有通信通道都可以彼此连接。SOC 100可以包括一系列功能硬宏，该一系列功能硬宏包括多媒体核102、CPU核106、电力基础设施核112、存储器核(诸如双倍数据速率(DDR)存储器核110)、调制解调器核114、GPU核116、NSP核108和PCIE核104。SOC 100可以是常规设计IC，其中管芯区域专用于(或保留用于)通信通道150，该管芯区域与用于功能硬宏的管芯区域分离，特别是多媒体核102、CPU核106、电力基础设施核112、DDR存储器核110、调制解调器核114、GPU核116、NSP核108和PCIE核104。

通信通道150可以被分配和设计为支持互连宏和导线，该导线用于连接多媒体核102、CPU核106、电力基础设施核112、DDR存储器核110、调制解调器核114、GPU核116、NSP核108和PCIE核104中的一个或多个。由于通信通道150物理地将功能硬宏(诸如多媒体核102、CPU核106、电力基础设施核112、DDR存储器核110、调制解调器核114、GPU核116、NSP核108和PCIE核104)彼此分离，通信通道150将SOC 100所需要的总管芯面积增加到功能硬宏自身所需要的任何管芯面积之外。

图2是示出用于设计集成电路的实施例方法200的过程流程图。参考图1-图2，在各种实施例中，方法200的操作可以由计算设备的处理器执行。在各种实施例中，方法200的操作可以使得IC(诸如SOC)能够被设计为没有管芯区域专用于(或保留用于)与专用于(或保留用于)功能硬宏的管芯区域分开的通信通道。在一些实施例中，方法200可以在基于计算机的工具中实现，其中处理器被配置为执行该方法的操作。

在框202中，处理器可以确定集成电路的第一功能硬宏和第二功能硬宏，第一功能硬宏和第二功能硬宏彼此需要物理通信路径，其中第一功能硬宏和第二功能硬宏通过集成电路的第三功能硬宏的至少一部分彼此分离。例如，通过接收计算设备的用户对第一功能硬宏(诸如SOC的PCIE核)的选择的指示和对第二功能硬宏(诸如SOC的DDR存储器核)的选择的指示，处理器可以确定集成电路的彼此需要物理通信路径的第一功能硬宏和第二功能硬宏，其中第一功能硬宏可能需要与第二功能硬宏通信。第一功能硬宏(诸如PCIE核)可以被分配给SOC的管芯上的第一专用(或保留)区域，并且第二功能硬宏(诸如DDR存储器核)可以被分配给SOC的管芯上的第二专用(或保留)区域。基于SOC的布局，第三功能硬宏(诸如多媒体核)可以被定位在SOC的管芯上的第三专用(或保留)区域中，使得第三功能硬宏的至少一部分将第一功能硬宏(诸如PCIE核)与第二功能硬宏(诸如DDR存储器核)分离。

在框204中，处理器可以确定用于一个或多个互连硬宏以及导线的位置，该导线连接第一功能硬宏、第二功能硬宏、和第三功能硬宏内的一个或多个互连硬宏。例如，基于对定时延迟、通信功耗和/或通信距离阈值的约束(或要求)，处理器可以确定用于一个或多个互连硬宏和导线的位置，该导线用于将第一功能硬宏(诸如PCIE核)连接到第二功能硬宏(诸如DDR存储器核)。作为具体示例，一个或多个通信流水线硬宏的位置可以至少部分基于第一功能硬宏(诸如PCIE核)与第二功能硬宏(诸如DDR存储器核)之间的通信的延迟阈值和频率要求来确定。一个或多个互连硬宏的位置可以在第三功能硬宏内确定，使得从第一功能硬宏(诸如PCIE核)到第二功能硬宏(诸如DDR存储器核)的通信路径可以跨越专用于(或保留用于)第三功能宏(诸如多媒体核)的管芯区域。一个或多个互连硬宏和导线的位置可以被确定使得一个或多个互连硬宏和导线的位置可以支持第一功能硬宏通过一个或多个互连硬宏和导线被电耦合到第二硬宏。

在框206中，处理器可以生成指示一个或多个互连硬宏和导线的所确定的位置的包装器。例如，所生成的包装器可以是DL1包装器，其指示第三功能硬宏(诸如多媒体核)内一个或多个互连硬宏和导线的所确定的位置。DL1包装器可以包括第三功能硬宏(诸如多媒体核)内的空边界区的指示，该空边界区在第三功能硬宏(诸如多媒体核)的设计期间保持打开。第三功能硬宏(诸如多媒体核)内的空边界区的指示可以是DL1包装器的DL2级硬宏或属性(或约束)。DL1包装器可以包括覆盖硬宏，诸如互连硬宏和导线，以填充作为DL2级硬宏或属性(或约束)的空边界区。

在框208中，处理器可以根据包装器来配置第三功能硬宏，使得第三功能硬宏在一个或多个互连硬宏和导线的所确定的位置处包括空边界区。在各种实施例中，包装器可以用于IC(诸如SOC)功能硬宏规划。例如，第三功能硬宏(诸如多媒体核)的平面规划形状以及在第三功能硬宏(诸如多媒体核)中规划井创建以与空边界区的指示对准可以使用DL1包装器来执行。

在框210中，处理器可以将一个或多个互连硬宏和导线覆盖到第三功能硬宏中的空边界区中。以这种方式，整体IC(诸如整体IC)的设计可以包括第三功能硬宏(诸如多媒体核)中的井内的一个或多个互连硬宏和导线，该井对应于由DL1封装器定义的空边界区。作为示例，互连硬宏和导线可以填充空边界区，使得第一功能硬宏可以通过一个或多个互连硬宏和导线电耦合到第二硬宏。除了在空边界区内之外，在各种实施例中，导线可以延伸到空边界区之外。

图3A是根据各种实施例的DL1包装器301的组成部分的分层框图。参考图1-图3A，DL1包装器301可以是根据方法200(图2)的操作而生成的包装器。DL1包装器301可以包括具有空边界区310的DL2硬宏302以及具有互连硬宏320和导线325的位置的DL2覆盖303。作为具体示例，互连硬宏320可以是通信流水线硬宏。

图3B是DL1包装器301的框图，示出了当DL2覆盖303与DL1包装301中的DL2硬宏302重叠时DL2硬宏302与DL2覆盖303之间的对准。参考图1-图3B，互连硬宏320和导线325的位置与空边界区310对准，使得DL2硬宏302完全围绕互连硬宏320。以这种方式，DL2硬宏302的管芯区域中可以包括互连硬宏320。

图4是示出根据各种实施例的示例SOC 400的组件框图。参考图1-图4，SOC 400可以包括位于SOC 400的功能硬宏(诸如多媒体核402)内的互连硬宏320。SOC 400可以包括一系列功能硬宏，该一系列功能硬宏包括多媒体核402、CPU核406、电力基础设施核412、存储器核(诸如DDR存储器核110)、调制解调器核414、GPU核416、NSP核408和PCIE核404。SOC 400可以是根据方法200(图2)的操作而设计的IC的示例。例如，DL1包装器301可以用于通过多媒体核402在PCIE核404与DDR存储器核410之间建立通信路径。在各种实施例中，根据DL1包装器301，互连硬宏320可以位于多媒体核402内，并且导线325可以连接PCIE核404、互连硬宏320和DDR存储器核410。以这种方式，PCIE核404可以通过互连硬宏320和导线325电耦合到DDR存储器核410。

如图4所示，尽管PCIE核404和DDR存储器核410邻接多媒体核402的不同侧面(例如，图4的取向中的右侧和下侧)，并且多媒体核402物理上将PCIE核404与DDR存储器核410分离，但是多媒体核402、PCIE核404和DDR存储器核410之间的通信通道不存在于SOC 400中。如图4所示，PCIE核404和DDR存储器核410的侧面不邻接。在包括通信通道150的SOC 100(图1)与无通道的实施例SOC 400(图4)之间的比较中可以看出SOC 400中缺少通信通道。在实施例SOC 400中，因为DL1封装器301可以使得互连硬宏320和导线325位于专用于(或保留用于)多媒体核402的管芯区域内，所以不需要与专用于(或保留用于)多媒体核402、PCIE核404和DDR存储器核410的管芯区域分离的专用(或保留)通信通道。以这种方式，PCIE核404和DDR存储器核410可以经由互连硬宏320和导线325通信，而不存在PCIE核404与DDR存储器核410之间的专用(或保留)通信通道。

图5是适合于实现一些实施例(包括但不限于以上参考图2-图4描述的方面)的智能手机500形式的计算设备的组件框图。参考图1-图5，智能手机500可以实现方法200的操作和/或可以使用根据各种实施例而设计的IC，诸如SOC 400。智能手机500可以包括被耦合到第二SOC 502(诸如具有5G能力的SOC)的第一SOC 540(诸如SOC-CPU)。作为一个具体示例，SOC 502可以是SOC 400。第一SOC 540和第二SOC 502可以被耦合到内部存储器516、506、显示器512和扬声器514。此外，智能手机500可以包括用于发送和接收电磁辐射的天线504，该天线504可以连接到无线数据链路或蜂窝电话收发器508，该无线数据链路或蜂窝电话收发器508被耦合到第一SOC 540或第二SOC 502中的一个或多个处理器。例如，天线504可以用于将配置和任务模式存储器访问命令电连接和发布到外部存储器设备。智能手机500通常还包括用于接收用户输入的菜单选择按钮或摇杆开关520。

典型的智能手机500还包括声音编码/解码(CODEC)电路510，CODEC电路510将从麦克风接收的声音数字化为适合于无线传输的数据分组，并且对所接收的声音数据分组进行解码，以生成提供给扬声器以生成声音的模拟信号。此外，第一SOC 540和第二SOC 502、无线收发器508和CODEC 510中的一个或多个处理器可以包括数字信号处理器(DSP)电路(未单独示出)。

各个方面(包括但不限于以上参考图2-图4描述的方面)可以在各种计算系统中实现，包括膝上型计算机600，其示例在图6中示出。参考图1-图6，膝上型计算机600可以实现方法200的操作和/或可以使用根据各种实施例而设计的IC，诸如SOC 400。很多膝上型计算机包括用作计算机的定点设备的触摸板触摸表面617，并且因此可以接收类似于在配备有触摸屏显示器的、并且如上所述的计算设备上实现的拖动、滚动和轻弹手势。膝上型计算机600通常将包括被耦合到易失性存储器612和大容量非易失性存储器(诸如闪存的磁盘驱动器613)的处理器611。此外，计算机600可以具有用于发送和接收电磁辐射的一个或多个天线608，该天线608可以连接到被耦合到处理器611的无线数据链路和/或蜂窝电话收发器616。计算机600还可以包括被耦合到处理器611的软盘驱动器614和光盘(CD)驱动器615。在笔记本配置中，计算机外壳包括全部被耦合到处理器611的触摸板617、键盘618和显示器619。作为一个具体示例，处理器611可以是SOC 400。计算设备的其他配置可以包括如公知的被耦合到处理器的计算机鼠标或轨迹球(例如，经由通用串行总线(USB)输入)，其也可以结合各个方面来使用。

各个方面(包括但不限于以上参考图2-图4描述的方面)也可以在固定计算系统中实现，诸如各种商业可用服务器中的任何一个，诸如图7的服务器700。参考图1-图7，服务器700可以实现方法200的操作和/或可以使用根据各种实施例而设计的IC，诸如SOC 400。这样的服务器700通常包括被耦合到易失性存储器702和大容量非易失性存储器(诸如磁盘驱动器704)的一个或多个处理器组件701。如图7所示，处理器组件701可以通过插入组件的机架中而添加到服务器700。作为一个具体示例，处理器组件701可以是或可以包括SOC 400。服务器700还可以包括被耦合到处理器组件701的软盘驱动器、压缩盘(CD)或数字多功能盘(DVD)盘驱动器706。服务器700还可以包括网络接入端口703，网络接入端口703被耦合到处理器组件701以建立与网络705的网络接口连接，诸如被耦合到其他广播系统计算机和服务器的局域网、互联网、公共交换电话网、和/或蜂窝数据网络(例如，CDMA、TDMA、GSM、PCS、3G、4G、LTE或任何其他类型的蜂窝数据网络)。

处理器500、611、701可以是任何可编程微处理器、微型计算机或多处理器芯片，其可以由处理器可执行指令配置以执行各种功能，包括本文中描述的各种实施例的功能。在一些计算设备中，可以提供多个处理器，诸如SOC 502内专用于无线通信功能的一个处理器和SOC 540内专用于运行其他应用的一个处理器。通常，软件应用可以在被访问并且加载到处理器之前存储在存储器中。处理器可以包括足以存储应用软件指令的内部存储器。

如本申请中使用的，术语“组件”、“模块”、“系统”等旨在包括计算机相关实体，诸如但不限于硬件、固件、硬件和软件的组合、软件或执行中的软件，其被配置为执行特定操作或功能。例如，组件可以是但不限于在处理器上运行的进程、处理器、对象、可执行文件、执行线程、程序或计算机。作为示例，在无线设备上运行的应用和无线设备都可以被称为组件。一个或多个组件可以驻留在执行进程或线程内，并且组件可以定位在一个处理器或核上，或者分布在两个或更多个处理器和核之间。此外，这些组件可以从其上存储有各种指令或数据结构的各种非暂态计算机可读介质执行。组件可以通过本地或远程进程、功能或过程调用、电子信号、数据分组、存储器读/写以及其他已知的网络、计算机、处理器或进程相关通信方法来通信。

所示出和描述的各种实施例仅作为示例提供，以说明权利要求的各种特征。然而，关于任何给定实施例而示出和描述的特征不一定限于相关实施例，并且可以与所示出和描述的其他实施例一起使用或组合。此外，权利要求不受任何一个示例实施例的限制。例如，本文中公开的方法的一个或多个操作可以替代本文中公开的方法的一个或多个操作或与之组合。

以下段落描述实现示例。虽然根据示例方法描述了一些实现示例，但其他示例实现可以包括：由计算设备实现的在以下段落中讨论的示例方法，该计算设备包括配置有用于执行实现示例的方法的操作的处理器可执行指令的处理器；由计算设备实现的在以下段落中讨论的示例方法，该计算设备包括用于执行实现示例的方法的功能的部件；并且在以下段落中讨论的示例方法可以被实现为其上存储有处理器可执行指令的非暂态处理器可读存储介质，该处理器可执行指令被配置为引起计算设备的处理器执行实现示例的方法的操作。虽然根据示例集成电路描述了一些实现示例，但是其他示例实现可以包括具有实现示例的集成电路的设备。

示例1：一种集成电路，包括：

第一功能硬宏；

第二功能硬宏；

第三功能硬宏；

一个或多个互连硬宏，所述一个或多个互连硬宏位于所述第三功能硬宏内；以及

导线，连接所述第一功能硬宏、所述第二功能硬宏和所述一个或多个互连硬宏。

示例2.根据示例1所述的集成电路，其中所述第一功能硬宏通过所述一个或多个互连硬宏和所述导线电耦合到所述第二功能硬宏。

示例3.根据示例1至2中任一项所述的集成电路，其中所述第一功能硬宏的侧面和所述第二功能硬宏的侧面不邻接。

示例4.根据示例1至2中任一项所述的集成电路，其中所述第一功能硬宏和所述第二功能硬宏邻接所述第三功能硬宏的不同侧面。

示例5.根据示例1至4中任一项所述的集成电路，其中在所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏之间不存在通信通道。

示例6.根据示例1至5中任一项所述的集成电路，其中所述第三功能硬宏完全围绕所述一个或多个互连硬宏。

示例7.根据示例1至6中任一项所述的集成电路，其中所述一个或多个互连硬宏包括通信流水线硬宏。

示例8.根据示例1至7中任一项所述的集成电路，其中：

所述集成电路包括片上系统(SOC)；并且

所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏分别包括第一核、第二核和第三核。

示例9.一种用于设计集成电路的方法，包括：

确定所述集成电路的第一功能硬宏和第二功能硬宏，所述第一功能硬宏和所述第二功能硬宏彼此需要物理通信路径，其中所述第一功能硬宏和所述第二功能硬宏通过所述集成电路的第三功能硬宏的至少一部分彼此分离；

确定用于一个或多个互连硬宏以及导线的位置，所述导线连接所述第一功能硬宏、所述第二功能硬宏、和所述第三功能硬宏内的所述一个或多个互连硬宏；

生成指示所述一个或多个互连硬宏和所述导线的所确定的位置的包装器；以及

根据所述包装器来配置所述第三功能硬宏，使得所述第三功能硬宏在所述一个或多个互连硬宏和所述导线的所述所确定的位置处包括空边界区。

示例10.根据示例9所述的方法，还包括：将所述一个或多个互连硬宏和所述导线覆盖到所述第三功能硬宏中的所述空边界区中。

示例11.根据示例9至10中任一项所述的方法，其中所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏被配置为使得在所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏之间不存在通信通道。

示例12.根据示例9至11中任一项所述的方法，其中所述一个或多个互连硬宏包括通信流水线硬宏。

示例13.根据示例9至12中任一项所述的方法，其中：

所述集成电路包括片上系统(SOC)；并且

所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏分别包括第一核、第二核和第三核。

前述方法描述和过程流程图仅作为说明性示例提供，并不旨在要求或暗示各种实施例的块可以按照所呈现的顺序执行。本领域技术人员将理解，前述实施例的块的顺序可以以任何顺序执行。诸如“此后”、“然后”、“下一步”等词语不旨在限制块的顺序；这些单词只是用来指导读者理解对方法的描述。此外，例如使用冠词“一个(a)”、“一个(an)”或“该(the)”对单数形式的权利要求元素的任何引用不得解释为将该元素限于单数形式。

如本文中使用的，引用项目列表中的“至少一个”的短语是指这些项目的任何组合，包括单个成员。例如，“a、b或c中的至少一个”旨在涵盖：a、b、c、a-b、a-c、b-c和a-b-c。

结合本文中公开的实施例而描述的各种说明性逻辑块、模块、电路和算法块可以实现为电子硬件、计算机软件或这两者的组合。为了清楚地说明硬件和软件的这种可互换性，以上已经大体上就其功能性描述了各种说明性组件、块、模块、电路和块。这样的功能是实现为硬件还是软件取决于特定应用和施加在整个系统上的设计约束。熟练的技术人员可以针对每个特定应用以不同方式实现所描述的功能，但是这样的实施例决策不应当被解释为导致偏离各种实施例的范围。

用于实现结合本文中公开的方面而描述的各种说明性逻辑、逻辑块、模块和电路的硬件和数据处理装置可以用被设计为执行本文中描述的功能的通用单芯片或多芯片处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立门或晶体管逻辑、分立硬件组件或其任何组合来实现或执行。通用处理器可以是微处理器或任何常规处理器、控制器、微控制器或状态机。处理器也可以被实现为组合，诸如DSP和微处理器的组合、多个微处理器、与DSP核相结合的一个或多个微处理器、或任何其他这样的配置。在一些实施例中，特定过程和方法可以由特定于给定功能的电路系统来执行。

在一个或多个方面，所描述的功能可以以硬件、数字电子电路系统、计算机软件、固件来实现，包括本说明书中公开的结构及其结构等效物、或其任何组合。本说明书中描述的主题的实施例还可以被实现为一个或多个计算机程序，即，计算机程序指令的一个或多个模块，其被编码在计算机存储介质上以由数据处理装置执行或控制数据处理装置的操作。

用于在可编程处理器上执行以执行各种实施例的操作的计算机程序代码或“程序代码”可以用高级编程语言编写，诸如C、C++、C#、Smalltalk、Java、JavaScript、VisualBasic、结构化查询语言(例如，Transact-SQL)、Perl或各种其他编程语言。在本申请中使用的存储在计算机可读存储介质上的程序代码或程序可以是指其格式可以由处理器理解的机器语言代码(诸如目标代码)。

如果以软件实现，则这些功能可以作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传输。本文中公开的方法或算法的过程可以在可以驻留在计算机可读介质上的处理器可执行软件模块中实现。计算机可读介质包括计算机存储介质和通信介质，通信介质包括能够将计算机程序从一个地方传送到另一地方的任何介质。存储介质可以是计算机可以访问的任何可用介质。作为示例而非限制，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或者可以用于以指令或数据结构的形式存储期望的程序代码并且可以由计算机访问的任何其他介质。此外，任何连接都可以适当地称为计算机可读介质。如本文中使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘和蓝光盘，其中磁盘通常磁性地再现数据，而光盘用激光光学地再现数据。上述各项的组合也应当被包括在计算机可读介质的范围内。此外，方法或算法的操作可以作为代码和指令的一个或任何组合或集合驻留在机器可读介质和计算机可读介质上，该介质可以并入计算机程序产品中。

对于本领域技术人员来说，对本公开中描述的实施例的各种修改可以是很清楚的，并且在不脱离权利要求的范围的情况下，本文中定义的一般原理可以应用于其他实施例。因此，权利要求不旨在限于本文中示出的实施例，而是应当符合与本文中公开的本公开内容、原理和新颖特征一致的最宽范围。

Claims (27)

1.一种集成电路，包括：

第一功能硬宏；

第二功能硬宏；

第三功能硬宏；

一个或多个互连硬宏，所述一个或多个互连硬宏位于所述第三功能硬宏内；以及

导线，连接所述第一功能硬宏、所述第二功能硬宏和所述一个或多个互连硬宏。

2.根据权利要求1所述的集成电路，其中所述第一功能硬宏通过所述一个或多个互连硬宏和所述导线电耦合到所述第二功能硬宏。

3.根据权利要求1所述的集成电路，其中所述第一功能硬宏的侧面和所述第二功能硬宏的侧面不邻接。

4.根据权利要求1所述的集成电路，其中所述第一功能硬宏和所述第二功能硬宏邻接所述第三功能硬宏的不同侧面。

5.根据权利要求4所述的集成电路，其中在所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏之间不存在通信通道。

6.根据权利要求1所述的集成电路，其中所述第三功能硬宏完全围绕所述一个或多个互连硬宏。

7.根据权利要求1所述的集成电路，其中所述一个或多个互连硬宏包括通信流水线硬宏。

8.根据权利要求1所述的集成电路，其中：

所述集成电路包括片上系统(SOC)；并且

所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏分别包括第一核、第二核和第三核。

9.一种用于设计集成电路的方法，包括：

确定所述集成电路的第一功能硬宏和第二功能硬宏，所述第一功能硬宏和所述第二功能硬宏彼此需要物理通信路径，其中所述第一功能硬宏和所述第二功能硬宏通过所述集成电路的第三功能硬宏的至少一部分彼此分离；

确定用于一个或多个互连硬宏以及导线的位置，所述导线连接所述第一功能硬宏、所述第二功能硬宏、和所述第三功能硬宏内的所述一个或多个互连硬宏；

生成指示所述一个或多个互连硬宏和所述导线的所确定的位置的包装器；以及

根据所述包装器来配置所述第三功能硬宏，使得所述第三功能硬宏在所述一个或多个互连硬宏和所述导线的所述所确定的位置处包括空边界区。

10.根据权利要求9所述的方法，还包括：将所述一个或多个互连硬宏和所述导线覆盖到所述第三功能硬宏中的所述空边界区中。

11.根据权利要求9所述的方法，其中所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏被配置为使得在所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏之间不存在通信通道。

12.根据权利要求9所述的方法，其中所述一个或多个互连硬宏包括通信流水线硬宏。

13.根据权利要求9所述的方法，其中：

所述集成电路包括片上系统(SOC)；并且

所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏分别包括第一核、第二核和第三核。

14.一种计算设备，包括：

处理器，配置有用于以下各项的处理器可执行指令：

确定集成电路的第一功能硬宏和第二功能硬宏，所述第一功能硬宏和所述第二功能硬宏彼此需要物理通信路径，其中所述第一功能硬宏和所述第二功能硬宏通过所述集成电路的第三功能硬宏的至少一部分彼此分离；

确定用于一个或多个互连硬宏以及导线的位置，所述导线连接所述第一功能硬宏、所述第二功能硬宏、和所述第三功能硬宏内的所述一个或多个互连硬宏；

生成指示所述一个或多个互连硬宏和所述导线的所确定的位置的包装器；以及

根据所述包装器来配置所述第三功能硬宏，使得所述第三功能硬宏在所述一个或多个互连硬宏和所述导线的所述所确定的位置处包括空边界区。

15.根据权利要求14所述的计算设备，其中所述处理器还配置有用于如下的处理器可执行指令：将所述一个或多个互连硬宏和所述导线覆盖到所述第三功能硬宏中的所述空边界区中。

16.根据权利要求14所述的计算设备，其中所述处理器配置有处理器可执行指令，以使所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏被配置为使得在所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏之间不存在通信通道。

17.根据权利要求14所述的计算设备，其中所述一个或多个互连硬宏包括通信流水线硬宏。

18.根据权利要求14所述的计算设备，其中：

所述集成电路包括片上系统(SOC)；并且

所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏分别包括第一核、第二核和第三核。

19.一种非暂态处理器可读介质，其上存储有处理器可执行指令，所述处理器可执行指令被配置为使计算设备的处理器执行包括以下项的操作：

确定集成电路的第一功能硬宏和第二功能硬宏，所述第一功能硬宏和所述第二功能硬宏彼此需要物理通信路径，其中所述第一功能硬宏和所述第二功能硬宏通过所述集成电路的第三功能硬宏的至少一部分彼此分离；

确定用于一个或多个互连硬宏以及导线的位置，所述导线连接所述第一功能硬宏、所述第二功能硬宏、和所述第三功能硬宏内的所述一个或多个互连硬宏；

生成指示所述一个或多个互连硬宏和所述导线的所确定的位置的包装器；以及

根据所述包装器来配置所述第三功能硬宏，使得所述第三功能硬宏在所述一个或多个互连硬宏和所述导线的所述所确定的位置处包括空边界区。

20.根据权利要求19所述的非暂态处理器可读介质，其中所存储的处理器可执行指令被配置为使计算设备的处理器执行还包括如下项的操作：将所述一个或多个互连硬宏和所述导线覆盖到所述第三功能硬宏中的所述空边界区中。

21.根据权利要求19所述的非暂态处理器可读介质，其中所存储的处理器可执行指令被配置为使计算设备的处理器执行操作，以使所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏被配置为使得在所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏之间不存在通信通道。

22.根据权利要求19所述的非暂态处理器可读介质，其中所存储的处理器可执行指令被配置为使计算设备的处理器执行操作，使得所述一个或多个互连硬宏包括通信流水线硬宏。

23.一种计算设备，包括：

用于确定集成电路的第一功能硬宏和第二功能硬宏的部件，所述第一功能硬宏和所述第二功能硬宏彼此需要物理通信路径，其中所述第一功能硬宏和所述第二功能硬宏通过所述集成电路的第三功能硬宏的至少一部分彼此分离；

用于确定用于一个或多个互连硬宏以及导线的位置的部件，所述导线连接所述第一功能硬宏、所述第二功能硬宏、和所述第三功能硬宏内的所述一个或多个互连硬宏；

用于生成指示所述一个或多个互连硬宏和所述导线的所确定的位置的包装器的部件；以及

用于根据所述包装器来配置所述第三功能硬宏使得所述第三功能硬宏在所述一个或多个互连硬宏和所述导线的所述所确定的位置处包括空边界区的部件。

24.根据权利要求23所述的计算设备，还包括：用于将所述一个或多个互连硬宏和所述导线覆盖到所述第三功能硬宏中的所述空边界区中的部件。

25.根据权利要求23所述的计算设备，其中所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏被配置为使得在所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏之间不存在通信通道。

26.根据权利要求23所述的计算设备，其中所述一个或多个互连硬宏包括通信流水线硬宏。

27.根据权利要求23所述的计算设备，其中：

所述集成电路包括片上系统(SOC)；并且

所述第一功能硬宏、所述第二功能硬宏和所述第三功能硬宏分别包括第一核、第二核和第三核。

Images