JP2022160337A

JP2022160337A - 回路基板

Info

Publication number: JP2022160337A
Application number: JP2021065023A
Authority: JP
Inventors: 澄信伊藤; Suminobu Ito
Original assignee: Nidec Elesys Corp
Current assignee: Nidec Elesys Corp
Priority date: 2021-04-06
Filing date: 2021-04-06
Publication date: 2022-10-19

Abstract

【課題】多入力・多出力の処理を行うＡＤＡＳ用制御装置に搭載する回路基板を低コスト化する。【解決手段】ＣＰＵ２により外部からの入力信号を処理するとともに第１のＣＡＮ通信部と情報通信を行い、ＣＰＵ１は外部への出力信号を処理するとともに第２のＣＡＮ通信部と情報通信を行う。また、ＣＰＵ１，２相互間において異常監視信号を含む信号の送受信を行うとともに、分岐／論理回路１２により、ＣＰＵ１，２間に共通のＣＡＮ信号をＣＰＵ１，２それぞれに分岐して伝送し、さらには、ＣＰＵ１，２それぞれから出力される信号を論理処理する。【選択図】図１

Description

本発明は、例えばＡＤＡＳ－ＥＣＵに搭載する回路基板に関する。

自動車等の車両には、その高機能化に伴い多数の電子制御ユニットＥＣＵ(Electronic Control Unit)を搭載して、目的とする車両制御を行っている。また、車両の自動運転化のため先進運転支援システムＡＤＡＳ（Advanced Driver-Assistance Systems）を搭載する自動運転車両は、車両周囲の状況を検出する多数のセンサ情報を入力して、車両を安全に自動運転させる指令情報を決定し、その指令情報の出力によって多数のアクチュエータ等を動作させている。

例えば特許文献１は、自車両が同一車線内を走行している場合は、自車線の位置を表す自車線情報を用いて自車両の制御を行い、自車両が車線変更中である場合には、車線変更先の車線の位置を表す隣接車線情報を用いて自車両の制御を行う車両制御装置を開示している。この車両制御装置は、車線認識と車両制御の機能ごとにＣＰＵを配置し、ＣＰＵどうしを車載ネットワークで接続した構成を有する。

特許文献２には、複数のＣＰＵからなる装置として、それぞれがマイクロコンピュータ等からなり相互に通信可能に接続された演算装置と監視装置を備える電子制御装置が開示されている。特許文献２では、特定条件下で演算装置から発行されたリセット信号を監視対象外のリセット信号と見做し、演算装置の本来の異常時に生じる監視対象リセット信号となるか、あるいは本来の異常時以外に生じる監視対象外リセット信号となるかを判別することで、意図しないタイミングでリセット信号が発行されても負荷を駆動停止することなく通常の処理を継続している。

特許第６５３１６９７号公報特許第６６９０４９５号公報

特許文献１の車両制御装置では、車線認識部と車両制御部間が車載ネットワークを介して接続されているが、車線認識部と車両制御部が相互に動作を監視する構成となっていない。このことから、監視から外れている処理部に動作異常等が生じた場合、車両制御装置における所望の性能を維持できず、例えば、ＡＤＡＳに要求されるような多入力・多出力の処理が困難になる。

特許文献２に記載の電子制御装置は、監視装置側でのウォッチドッグ信号の監視結果に基づいて、演算装置へリセット信号を送信する構成であるため、監視装置そのものの動作異常等を監視できないという問題がある。

先進運転支援システムＡＤＡＳが一般に普及するためには、低コスト化が望まれるが、多入力・多出力の処理を行い、かつ、瞬時に多くの判断を行うためには、高性能な処理機能（演算装置）を有する必要がある。

このような高性能処理を実現するために、ＡＤＡＳ用制御装置にコスト（単価）の高い単一のプロセッサを設ける構成とした場合、ＡＤＡＳ用制御装置そのものの高コスト化を招くという問題がある。

本発明は、上述した課題に鑑みてなされたものであり、その目的は、多入力・多出力の処理を行うＡＤＡＳ用制御装置に搭載する回路基板を低コスト化することである。

上記の目的を達成し、上述した課題を解決する一手段として以下の構成を備える。すなわち、本願の例示的な第１の発明は、第１の制御部と第２の制御部とを備える制御装置用の回路基板であって、前記第１の制御部と前記第２の制御部間の相互通信を可能にする通信手段と、前記第１の制御部と通信可能に構成された第１のＣＡＮ（Controller Area Network）通信部と、前記第２の制御部と通信可能に構成された第２のＣＡＮ（Controller Area Network）通信部と、前記第１の制御部および前記第２の制御部に対して共通に通信可能に構成された第３のＣＡＮ（Controller Area Network）通信部とを備え、前記第１の制御部は外部からの入力信号を処理するとともに前記第１のＣＡＮ通信部と情報通信を行い、前記第２の制御部は外部への出力信号を処理するとともに前記第２のＣＡＮ通信部と情報通信を行い、前記通信手段は、前記第１の制御部と前記第２の制御部間における少なくとも異常監視信号を含む信号の送受信を可能にし、前記第３のＣＡＮ通信部は、前記第１の制御部と前記第２の制御部に共通のＣＡＮ信号を該第１の制御部と該第２の制御部それぞれに分岐して伝送する分岐手段と、該第１の制御部と該第２の制御部それぞれから出力される信号を論理処理する論理処理手段とを備えることを特徴とする。

本願の例示的な第２の発明は、先進運転支援システム（ADAS）であって、上記例示的な第１の発明に係る回路基板を搭載したことを特徴とする。

本発明によれば、多入力・多出力処理を迅速に行う制御装置の低コスト化が可能になる。

図１は、本発明の実施形態に係る回路基板が搭載されたＡＤＡＳ用制御装置のシステム構成の一例を示す図である。図２は、ＣＰＵ１，２における相互監視の構成を模式的に示す図である。図３は、実施形態に係る回路基板が搭載されたＡＤＡＳ用制御装置における故障処理（故障診断シーケンス）の一例を示すフローチャートである。

以下、本発明の実施形態について添付図面を参照して詳細に説明する。ここでは、実施形態に係る回路基板として、車両に搭載される電子制御ユニットＥＣＵのうち、先進運転支援システムであるＡＤＡＳ用の制御装置ＡＤＡＳ－ＥＣＵ（ADAS-Electric Control Unit）における回路基板を例示する。

図１は、実施形態に係る回路基板が搭載されたＡＤＡＳ用制御装置のシステム構成の一例を示す。図１において、ＡＤＡＳ用制御装置（以下、単に制御装置ともいう）１０は、相互通信が可能に構成された２つのマイクロプロセッサである制御部１（ＣＰＵ１）と制御部２（ＣＰＵ２）を備える。ＣＰＵ１，２は、それぞれクロック発振部（不図示）より入力した所定周波数の動作クロックに基づいてＡＤＡＳに必要な制御動作、演算動作等を実行する。

ＣＰＵ１，２間では、ＳＰＩ(Serial Peripheral Interface)通信を使用して、相互に高速通信によるデータ交換を行っている。

ここでは、ＣＰＵ１をＭａｉｎＣＰＵ、ＣＰＵ２をＳｕｂＣＰＵとする。ＳｕｂＣＰＵであるＣＰＵ２は、内蔵メモリ８等に格納された制御プログラムに従って、制御装置１０の外部から入力される信号を処理する。ＭａｉｎＣＰＵであるＣＰＵ１は、内蔵メモリ７等に格納された制御プログラムに従って、制御装置１０の外部へ信号を出力する処理を実行する。機能ごとに分けたＣＰＵ１，２による信号処理、情報処理によって、所望のＡＤＡＳ機能が実現される。

内蔵メモリ７には、ＡＤＡＳアプリケーション・プログラムに加えて、ＡＤＡＳ処理に必要なＡＤＡＳ指令値等が格納される。また、内蔵メモリ８は、後述するスイッチ、センサ等のインタフェースに対応した信号を処理し、補完等するソフトウェアであるセンサフュージョン・アプリケーションを有する。

なお、ここではＣＰＵ１，２として、高価な単一の高機能ＣＰＵではなく、それに比べて廉価なマイクロプロセッサを使用する。また、ＣＰＵ１，２には、それぞれ同等の情報処理機能を有するマイクロプロセッサを選定する。その際、ＡＤＡＳ用制御装置の構成、機能等に係る仕様を考慮して、それらに対応するマイクロプロセッサを選択してもよい。

制御装置１０の外部からＣＰＵ２へ入力される信号として、スイッチＳＷ１～ＳＷ３からの入力信号がある。例えば、ＳＷ１は、ＡＤＡＳにおける車間距離警報音のＯＮ／ＯＦＦ切替え操作スイッチである。ＳＷ２は、ＡＤＡＳにおける車線維持走行支援／ドライバー異常時対応システムの機能を作動あるいはキャンセルの切替えスイッチである。また、ＳＷ３は、ドライバー異常時対応機能の切替え用の予備スイッチである。

一方、ＣＰＵ１から外部へ出力される信号（情報）として、複数の発光ダイオード（ＬＥＤ）で構成されるＬＥＤ表示部１５への表示情報（指示情報）、ホーン作動用のリレー１７の駆動情報がある。ＬＥＤ表示部１５には、表示情報としてローサイドスイッチ１１によりパルス幅変調（ＰＷＭ）された制御信号が送信され、それにより、ＬＥＤ表示部１５に設けたインジケータ表示用ＬＥＤがＯＮ／ＯＦＦされる。

ＣＰＵ１とローサイドスイッチ１１間には、ＬＥＤ表示部１５への表示情報に合わせて４チャンネルの信号線が接続されている。一方、リレー１７には、ＣＰＵ１よりハイサイドスイッチ１３を介して、ホーン作動用のリレー駆動信号が出力される。

さらにＣＰＵ１，２は、車両の各種情報を授受する車載ネットワーク（Controller Area Network：ＣＡＮ）に接続されたＣＡＮ信号線（ＣＡＮ通信バスＣＡＮ１～ＣＡＮ５）を介して、他の制御ユニット（ＥＣＵ）等とＣＡＮプロトコルによるデータ通信を行う。ＣＡＮ信号線は２線式の通信線である。

ＣＡＮ１，２は、種々のセンサ系の情報を取得する。例えばＣＡＮ１は、車両の前方監視カメラ等の画像センサ系情報を取得し、ＣＡＮインタフェース（ＣＡＮＩＣ）３１を介して情報がＣＰＵ２へ送られる。ＣＡＮ２は、自車の位置情報に関する情報を取得し、その情報はＣＡＮインタフェース３３を介してＣＰＵ２へ送られる。

ＣＡＮ３～５は、車両系の情報を取得する。例えばＣＡＮ３により、車両の周辺レーダ系の情報が取得され、ＣＡＮインタフェース３５を介してＣＰＵ１へ送信される。ＣＡＮ４は、車両制御系（ボディ系）情報を取得し、ＣＡＮインタフェース３７を介して、その情報をＣＰＵ１へ入力する。

ＣＡＮ５は、ＣＰＵ１，２に対する共通ＣＡＮラインである。ＣＡＮ５は、車両制御系（環境系）情報を取得し、その情報はＣＡＮインタフェース３９へ入力され、分岐／論理回路１２で分岐された後、共通情報としてＣＰＵ１，２へ送信される。

ＣＰＵ１，２それぞれの共通ＣＡＮ入出力端子ＣＭ１，２より出力されたデータは、分岐／論理回路１２で論理積（ＡＮＤ）演算された後、ＣＡＮインタフェース３９を介してＣＡＮ５へ出力される。

ＩＧ-ＳＷはイグニッションスイッチであり、その一方端がバッテリＢＴに接続され、他方端は電源部４１に接続されるとともに、ＣＰＵ１，２に接続されている。電源部４１は、バッテリＢＴから供給された電圧＋Ｂ（例えば２４Ｖ）を、ＣＰＵ１，２、その他のＩＣ等の動作電圧（例えば、ロジックレベルの電圧Ｖ_１（５Ｖ），Ｖ_２（３．３Ｖ），Ｖ_３（１．２５Ｖ））に変換して出力する。

次に、本実施形態に係る回路基板が搭載されたＡＤＡＳ用制御装置の動作について説明する。図２は、ＣＰＵ１，２における相互監視の構成を模式的に示している。本実施形態に係る回路基板は、外付けのウォッチドッグ（ＷＤ）ＩＣを使用しない構成となっている。

例えば、ＣＰＵ２のコア２は、タスク処理起動時に１０ミリ秒の周期でアプリケーション起動カウンタ２ａをカウントアップする。また、ＣＰＵ２のコア２は、上記１０ミリ秒の処理終了時にＣＰＵ１に対して割り込みをかけて、ＣＰＵ１にアプリケーション起動を指示する。

ＣＰＵ１のコア２は、ＣＰＵ２より割り込み信号を受けて、アプリケーション起動時にアプリケーション起動カウンタ１ａをカウントアップする。

ＣＰＵ１は、コア１に内部ウォッチドッグ１ｂを備え、ＣＰＵ２は、コア１に内部ウォッチドッグ２ｂを備えており、ＣＰＵ１のプロセッサ内部には外部ウォッチドッグ１ｃが組み込まれ、ＣＰＵ２のプロセッサ内部に外部ウォッチドッグ２ｃが組み込まれた構成を有する。

ＣＰＵ２のコア１は、１０ミリ秒の周期でコア２のプリケーション起動を監視し、更新があったならば、外部ウォッチドッグ２ｃより、ＣＰＵ１の外部ウォッチドッグ１ｃに対して所定パルスを送信する。

同様に、ＣＰＵ１のコア１は、１０ミリ秒の周期でコア２のプリケーション起動を監視し、更新があれば、外部ウォッチドッグ１ｃより、ＣＰＵ２の外部ウォッチドッグ２ｃに対して所定パルスを送信する。こうすることで、外部ウォッチドッグ１ｃ，２ｃによりＣＰＵ１とＣＰＵ２間の相互監視診断を行う。

図３は、本実施形態に係る回路基板が搭載されたＡＤＡＳ用制御装置における故障処理（故障診断シーケンス）の一例を示すフローチャートである。

ＣＰＵ１，２は、図３のステップＳ１１において、電源部４１から供給される電源電圧が最低動作電源電圧以上であるか等を監視する、パワーオンリセット（ＰＯＲ）ＩＣからなるリセット部４，５より正常な信号が入力されているか否かを判断する。

ＰＯＲ信号が正常（パワーオンリセット機能が正常）であれば、ステップＳ１３において、上述したＣＰＵ１とＣＰＵ２間におけるウォッチドッグ信号の送受信を行う。

続くステップＳ１５において、ＣＰＵ１，２各々は相手からの信号の有無を判断する。相手ＣＰＵからのウォッチドッグ信号が受信されない場合、受信元となるＣＰＵは、ステップＳ１７において、ＧＰＩＯ（General Purpose Input/Output）を介して、相手ＣＰＵへ故障検知の信号を送出する。

一方、ＣＰＵ１，２は、ステップＳ１１において、リセット部４，５から正常な信号が送信されていないと判断した場合には、ステップＳ２７において、相手ＣＰＵへ故障検知の信号（ＥＲＯＵＴＺ）を送出する。

ＣＰＵ１，２は、上記のステップＳ１７あるいはＳ２７において故障検知信号が送出された場合、ステップＳ１９において、送信停止部（ＴＸ＿ＳＴＯＰ）３に対して起動信号を送る。その結果、ステップＳ２１おいて、ＣＰＵ１，２によるＣＡＮ通信、およびＣＰＵ１からの外部出力を停止する。

続くステップＳ２３において、ＣＰＵ１，２は、イグニッションスイッチ（ＩＧ-ＳＷ）がＯＦＦとなっているかを判断する。ここでは、例えば、ＣＰＵ１，２においてイグニッション（ＩＧ）電圧値をＡＤ変換し、変換後のデジタル電圧値をもとに、ＩＧ-ＳＷのＯＦＦ状態を判定する。

ＣＰＵ１，２は、ＩＧ-ＳＷがＯＦＦになっていないと判断した場合、ステップＳ２１の状態（ラッチ状態）を維持する。ＩＧ-ＳＷがＯＦＦとなった場合には、ステップＳ２５において、上記のように検知された故障を記録する。

具体的には、電気的に書き込みおよび消去が可能なＥＥＰＲＯＭ(Electrically Erasable and Programmable Read Only Memory)、あるいは電気的に書き換え可能なフラッシュメモリである外部メモリ６に、検知した故障事例、故障モード、発生時間等を記録する。これにより、次回のシステム起動時（ＩＧ-ＳＷがＯＦＦからＯＮになった時）に利用可能な情報が保持され、他のＥＣＵ等に対して故障報告が可能となる。

上述した故障処理（故障診断シーケンス）の実行により、故障検知後においてＡＤＡＳ用制御装置が確実に停止された安全な状態が維持される。このようなラッチ状態は、電源が再投入（ＩＧ－ＳＷがＯＮ）され、パワーオンリセットによってＣＰＵ１，２がリセットされたときに解除され、故障要因が無くなっていれば正常状態に復帰する。

なお、ＣＰＵ１，２は、上記の処理に加えて、例えば、制御プログラム等が格納されたメモリ７，８内のチェックサムの確認、ＣＰＵ１，２の診断機能ＢＩＳＴ（Built-In Self-Test）による自己診断、ＣＰＵが有する機能の初期化等を行う。

以上説明したように本実施形態に係る回路基板は、単一の高機能ＣＰＵに比べて廉価であり、それと同等の情報処理機能を有する、相互に通信可能な２つの制御部（ＣＰＵ）を備えるので、必要な機能処理性能を維持したまま回路基板の低コスト化が可能になる。さらに、機能ごとに制御部（ＣＰＵ）を分け、制御部が異常監視信号であるウォッチドッグ信号を相互に監視する構成とし、異常監視用の専用デバイスを不要としたことで低コスト化ができる。

加えて、２つの制御部に共通のＣＡＮ情報を、単一のＣＡＮインタフェースを介して送受信する構成とすることで、回路基板を低コスト化できる。

さらには、１つの回路基板に処理機能および処理信号ごとに対応させた２つの制御部を設けることで、多入力・多出力の処理を迅速に行う必要のある装置に適した回路基板を提供できる。

本実施形態に係る回路基板を先進運転支援システムＡＤＡＳ用の制御装置ＡＤＡＳ－ＥＣＵ（ADAS-Electric Control Unit）に搭載することで、ＡＤＡＳにおいて低コストの回路基板を使用した高速な多入力・多出力処理が可能となる。それにより、ＡＤＡＳ用制御装置を低コスト化できる。

１制御部１（ＭａｉｎＣＰＵ）
２制御部２（ＳｕｂＣＰＵ）
３送信停止部
４，５リセット部
６外部メモリ
７，８内蔵メモリ
１０ＡＤＡＳ用制御装置
１１ローサイドスイッチ
１２分岐／論理回路
１３ハイサイドスイッチ
１５ＬＥＤ表示部
１７リレー
３１，３３，３５，３７，３９ＣＡＮインタフェース
４１電源部
ＢＴバッテリ
ＣＡＮ１～ＣＡＮ５ＣＡＮ通信バス
ＩＧ-ＳＷイグニッションスイッチ
ＳＷ１～ＳＷ３スイッチ

Claims

第１の制御部と第２の制御部とを備える制御装置用の回路基板であって、
前記第１の制御部と前記第２の制御部間の相互通信を可能にする通信手段と、
前記第１の制御部と通信可能に構成された第１のＣＡＮ（Controller Area Network）通信部と、
前記第２の制御部と通信可能に構成された第２のＣＡＮ（Controller Area Network）通信部と、
前記第１の制御部および前記第２の制御部に対して共通に通信可能に構成された第３のＣＡＮ（Controller Area Network）通信部と、
を備え、
前記第１の制御部は外部からの入力信号を処理するとともに前記第１のＣＡＮ通信部と情報通信を行い、前記第２の制御部は外部への出力信号を処理するとともに前記第２のＣＡＮ通信部と情報通信を行い、
前記通信手段は、前記第１の制御部と前記第２の制御部間における少なくとも異常監視信号を含む信号の送受信を可能にし、
前記第３のＣＡＮ通信部は、前記第１の制御部と前記第２の制御部に共通のＣＡＮ信号を該第１の制御部と該第２の制御部それぞれに分岐して伝送する分岐手段と、該第１の制御部と該第２の制御部それぞれから出力される信号を論理処理する論理処理手段とを備える回路基板。
前記異常監視信号はウォッチドッグ信号であり、前記第１の制御部は前記通信手段を介して前記第２の制御部の前記ウォッチドッグ信号を監視し、前記第２の制御部は前記通信手段を介して前記第１の制御部の前記ウォッチドッグ信号を監視し、
前記第１の制御部および前記第２の制御部は、前記ウォッチドッグ信号の監視結果に基づく所定の異常を検知した場合、少なくとも前記外部への出力信号と、前記第１、第２、および第３のＣＡＮ通信部によるＣＡＮ通信とを停止する請求項１に記載の回路基板。
前記第１の制御部および前記第２の制御部各々は、前記異常監視信号に基づいて自己の異常を検知する自己診断手段を備える請求項１に記載の回路基板。
前記分岐手段と前記論理処理手段は、一方端が前記第３のＣＡＮ通信部とのインタフェース側に接続され、他方端が前記第１の制御部と前記第２の制御部それぞれに接続された単一の回路素子で構成される請求項１に記載の回路基板。
前記論理処理手段は、前記第１の制御部からの出力信号と前記第２の制御部からの出力信号との論理積をとる請求項４に記載の回路基板。
前記外部からの入力信号は、先進運転支援システム（ADAS）の所定機能に対応させて設けた入力手段からの入力情報を含み、前記外部への出力信号は、前記ADASの所定機能に対応させたインジケータ表示用の出力情報である請求項１に記載の回路基板。
前記制御装置は前記ADAS用の制御装置ADAS-ECU（ADAS-Electric Control Unit）である請求項６に記載の回路基板。
請求項１～７のいずれか１項に記載の回路基板を搭載した先進運転支援システム（ADAS）。