JP2022153704A - Method of manufacturing substrate for power semiconductor and heat-resistant glass substrate - Google Patents

Method of manufacturing substrate for power semiconductor and heat-resistant glass substrate Download PDF

Info

Publication number
JP2022153704A
JP2022153704A JP2021056365A JP2021056365A JP2022153704A JP 2022153704 A JP2022153704 A JP 2022153704A JP 2021056365 A JP2021056365 A JP 2021056365A JP 2021056365 A JP2021056365 A JP 2021056365A JP 2022153704 A JP2022153704 A JP 2022153704A
Authority
JP
Japan
Prior art keywords
paste
substrate
electrode
power semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021056365A
Other languages
Japanese (ja)
Inventor
博康 玉井
Hiroyasu Tamai
好明 鈴木
Yoshiaki Suzuki
主男 高島
Kazuo Takashima
強 佐々木
Tsuyoshi Sasaki
恵 丸本
Megumi Marumoto
裕美子 中山
Yumiko Nakayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON MICRO SYSTEM KK
Tottori Institute of Industrial Technology
Original Assignee
NIPPON MICRO SYSTEM KK
Tottori Institute of Industrial Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON MICRO SYSTEM KK, Tottori Institute of Industrial Technology filed Critical NIPPON MICRO SYSTEM KK
Priority to JP2021056365A priority Critical patent/JP2022153704A/en
Publication of JP2022153704A publication Critical patent/JP2022153704A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

To provide a substrate for power semiconductor and a heat-resistant substrate at low costs with superior manufacturing efficiency.SOLUTION: There is provided a method of manufacturing a substrate 11 for power semiconductor that includes in order: a contact layer forming process (step S1) of coating a glass substrate 10 by screen printing with contacting paste for securing adhesion between the glass substrate and an electrode; an electrode pattern layer forming process (step S2) of applying by screen printing metal particulate paste along a pattern forming the electrode; a wet layer forming process (step S3) of applying by screen printing paste for soldering for securing wettability in soldering a power semiconductor element to other components; and a solidifying process (step S4) of solidify respective paste parts by burning at predetermined temperature.SELECTED DRAWING: Figure 1

Description

本発明は、電力の制御や供給をおこなうパワー半導体に好適な基板の製造技術に関する。 The present invention relates to a technology for manufacturing substrates suitable for power semiconductors that control and supply electric power.

近年、電気自動車の普及等、大電力や高電圧用のいわゆるパワー半導体の需要が高まってきている。パワー半導体は必然的に高温となりやすいため、それらを実装する基板としては耐熱性が求められる。このため、パワー半導体用の基板としては、アルミナ等のセラミックス基板が採用されている。
基板上への電極の形成にはフォトリソグラフィが用いられる。すなわち、セラミックス基板に対してメタル層の形成(真空成膜)→レジスト層の形成→パターン露光→現像→エッチング→レジスト部分の除去を経て、後工程にてパワー半導体のハンダ付け等実装がなされるセラミックス基板が製造される。
In recent years, the demand for so-called power semiconductors for high power and high voltage is increasing, such as the spread of electric vehicles. Since power semiconductors inevitably tend to reach high temperatures, heat resistance is required for substrates on which they are mounted. For this reason, ceramic substrates such as alumina substrates are used as substrates for power semiconductors.
Photolithography is used to form the electrodes on the substrate. That is, a metal layer is formed on the ceramic substrate (vacuum film formation) → resist layer formation → pattern exposure → development → etching → removal of the resist portion, and then mounting such as soldering of the power semiconductor is performed in the post-process. A ceramic substrate is manufactured.

しかしながら、従来の技術では以下の問題点があった。
従来のパワー半導体を実装する基板は、素材であるセラミックス自体が安価ではない、という問題点があった。
また、真空成膜やフォトリソグラフィといった複数の工程を経る必要があり、加えて、セラミックスは高温焼成が必要で、焼成後に硬度が高くなるため一般的にカケや割れが生じるなど加工性に優れないので、フォトリソグラフィの後の切り分けが困難であり、総じていえば製造効率が高くない、という問題点があった。
更に、セラミックスに銅系導電ペーストで銅厚膜回路を形成する方法もあるが、密着性を改善するためにガラス成分の量を調整する必要があり、ガラス成分の量が少ないと密着性が悪くなり、ガラス成分の量が多いと密着性は改善するが導電性が悪くなり、また、焼成処理によりガラス成分が導体配線の表面に析出されることでハンダ濡れ性が悪くなるため、ペースト成分の配合が難しくなる課題もあった。
However, the conventional technique has the following problems.
Conventional substrates for mounting power semiconductors have the problem that ceramics themselves are not inexpensive.
In addition, it is necessary to go through multiple processes such as vacuum deposition and photolithography.In addition, ceramics require high-temperature firing, and the hardness increases after firing, which generally causes chipping and cracking. Therefore, there is a problem that the separation after photolithography is difficult, and overall the manufacturing efficiency is not high.
Furthermore, there is also a method of forming a copper thick film circuit with a copper-based conductive paste on ceramics, but it is necessary to adjust the amount of the glass component in order to improve the adhesion, and if the amount of the glass component is small, the adhesion is poor. If the amount of the glass component is large, the adhesion is improved, but the electrical conductivity is deteriorated. In addition, the glass component is deposited on the surface of the conductor wiring by the baking treatment, resulting in poor solder wettability. There was also a problem that compounding was difficult.

特開2008-7399JP 2008-7399 特開平5-206635Japanese Patent Laid-Open No. 5-206635 特開平8-298359Japanese Patent Laid-Open No. 8-298359 特開2008-243840JP 2008-243840

本発明は上記に鑑みてなされたものであって、製造効率に優れ安価にパワー半導体用基板ないし耐熱性基板を提供することを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a substrate for a power semiconductor or a heat-resistant substrate that is excellent in manufacturing efficiency and inexpensive.

請求項1に記載のパワー半導体用基板の製造方法は、ガラス基板に対してガラス基板と電極との密着性を確保するための密着用ペーストをスクリーン印刷により塗布する密着層形成工程と、電極を形成するパターンに沿って金属微粒子ペーストをスクリーン印刷により塗布する電極パターン層形成工程と、パワー半導体素子その他の部品のハンダ付けの際の濡れ性を確保するためのハンダ用ペーストをスクリーン印刷により塗布する濡れ層形成工程と、所定温度にて焼成してそれぞれのペースト部分を固化させる固化工程と、を順に含んだことを特徴とする。 The method for manufacturing a power semiconductor substrate according to claim 1 includes an adhesion layer forming step of applying an adhesion paste for ensuring adhesion between the glass substrate and the electrode by screen printing to the glass substrate; An electrode pattern layer forming step of applying metal fine particle paste along the pattern to be formed by screen printing, and a soldering paste for ensuring wettability when soldering power semiconductor elements and other parts is applied by screen printing. It is characterized by sequentially including a wet layer forming step and a solidifying step of firing at a predetermined temperature to solidify each paste portion.

すなわち、請求項1にかかる発明は、ペーストを使い分けることにより、金属微粒子や各バインダーの素材選択および調合の自由度を高め、電極へのハンダ付けの信頼性および作業性並びに電極の基板への密着性をいずれも確保し、耐熱性に優れ大電流用途にも好適な電極基板を、セラミックスより安価で加工性にも優れるガラスを用い、簡便かつ安価な方法により製造することができる。 That is, the invention according to claim 1 increases the degree of freedom in material selection and preparation of metal fine particles and each binder by using different pastes, and improves the reliability and workability of soldering to the electrode and the adhesion of the electrode to the substrate. It is possible to manufacture an electrode substrate that secures both properties, has excellent heat resistance and is suitable for large current applications, using glass, which is cheaper than ceramics and has excellent workability, by a simple and inexpensive method.

ガラス基板は、特に限定されないが、ある程度の高温環境下でも変質せず、膨張率も小さなものが好ましい。また、後述のように、基板を切断したり割り出したりすることもあるため、このような加工性に適したものであることが好ましい。品質よく安価な、ケイ酸ガラスやホウケイ酸ガラスを用いることができる。たとえば、液晶ディスプレイ用ガラスなどを流用することもできる。
密着用ペーストにおける、密着性を確保する素材は、用いるガラスおよび金属微粒子(場合によってはバインダー)に応じて適宜選択および調合すればよい。たとえばバインダーとしてフェノール樹脂、溶剤としてブチルカルビトールなどを挙げることができる。
金属微粒子ペーストも、ガラス、密着用ペースト、ハンダ用ペースト、等の組合せにおいて適宜素材選択および調合すればよい。なお、パワー半導体用基板であるため、金属微粒子すなわちフィラーは、銅や銀を主体とする微粒子であることが好ましい。粒径や粒度分布も適宜設計すればよいが粒径としてはマイクロメートルオーダーからナノメートルオーダーが好ましい。バインダーとしてフェノール樹脂、溶剤としてブチルカルビトールなどを挙げることができる。ペーストには基板を用いた製品に影響がなければ、適宜微量の分散剤などが含まれていてもよいものとする。
ハンダ用ペーストにおける、ハンダの濡れ性をよくする素材も、用いる金属微粒子ペーストに応じて適宜選択および調合すればよい。たとえば、フィラーとして銀コート銅、バインダーとしてエポキシ樹脂を用いたペーストを挙げることができる。
Although the glass substrate is not particularly limited, it is preferable to use a glass substrate that does not deteriorate even in a high temperature environment and has a small expansion coefficient. Moreover, as will be described later, the substrate may be cut or indexed, so it is preferable that the substrate is suitable for such workability. Good quality and inexpensive silicate glass or borosilicate glass can be used. For example, liquid crystal display glass or the like can also be used.
Materials for ensuring adhesion in the adhesion paste may be appropriately selected and prepared according to the glass and metal fine particles (binder in some cases) to be used. For example, phenol resin can be used as a binder, and butyl carbitol can be used as a solvent.
The metal fine particle paste may also be appropriately selected and prepared by combining materials such as glass, adhesion paste, solder paste, and the like. Since the substrate is for a power semiconductor, the fine metal particles, that is, the filler, are preferably fine particles mainly composed of copper or silver. The particle size and particle size distribution may be appropriately designed, but the particle size is preferably on the order of micrometers to nanometers. A phenol resin can be used as the binder, and butyl carbitol and the like can be used as the solvent. The paste may contain a small amount of a dispersant or the like, as appropriate, as long as it does not affect the product using the substrate.
In the solder paste, the material for improving the wettability of the solder may also be appropriately selected and prepared according to the metal fine particle paste to be used. For example, a paste using silver-coated copper as a filler and an epoxy resin as a binder can be used.

なお、スクリーン印刷は、版(スクリーンマスク)を基板直上または下層直上にあてがい上からペーストを擦り付け、スクリーンマスク中のメッシュ越しにペースト層を転写・塗布・形成する技術である。メッシュ(孔)が設けられているところがパターンを形成する。なお、重ね塗りも簡便にできるため、所望に厚くして電極の低抵抗化、発熱抑制を図ることもできる。
また、スクリーンマスクはペーストに応じて交換する。密着層形成工程で用いるスクリーンマスクと、電極パターン層形成工程で用いるスクリーンマスクとは、メッシュ部分は略同形(同パターン)である(密着層用は一回り大きくてもよい)。また、濡れ層形成工程で用いるスクリーンマスクは、メッシュ部分をパワー半導体素子その他の部品のハンダ付けする部分ないし領域のみとするとペーストの無駄を省くことができる。
仕様の態様により、濡れ層形成工程後に、絶縁層や耐酸化層、保護層を形成するようなスクリーン印刷を加えることもできる。
固化は広義であって、各バインダーや溶剤を除去し、金属微粒子が結合して所望の抵抗値を発揮するまでの焼成のほか、後で別途このように焼成するとして、ペーストがだれないような乾燥や硬化も含まれるものとする。
なお、本発明において、電極は適宜回路と表現することもできる。
Screen printing is a technique in which a paste is rubbed onto a plate (screen mask) directly above a substrate or directly above a lower layer, and a paste layer is transferred, applied, and formed through the mesh of the screen mask. Where the mesh (holes) is provided forms the pattern. In addition, since it is possible to apply multiple layers of coating easily, it is also possible to increase the thickness of the electrode as desired to reduce the resistance of the electrode and suppress heat generation.
Also, the screen mask is replaced according to the paste. The mesh portion of the screen mask used in the adhesive layer forming step and the screen mask used in the electrode pattern layer forming step have substantially the same shape (the same pattern) (the mesh portion for the adhesive layer may be slightly larger). In addition, if the screen mask used in the wet layer forming step has only the portion or region to be soldered to the power semiconductor element or other parts as the mesh portion, waste of the paste can be eliminated.
Screen printing for forming an insulating layer, an oxidation-resistant layer, and a protective layer may be added after the wet layer forming step, depending on the specification.
Solidification is defined in a broad sense, and includes the removal of each binder and solvent, and firing until fine metal particles combine to exhibit a desired resistance value. Drying and curing are also included.
In addition, in the present invention, the electrodes can be appropriately expressed as a circuit.

請求項2に記載のパワー半導体用基板の製造方法は、請求項1に記載のパワー半導体用基板の製造方法において、電極パターン層形成工程を複数回繰りかえして電極の厚みを厚くすることを特徴とする。 The method for manufacturing a power semiconductor substrate according to claim 2 is characterized in that, in the method for manufacturing a power semiconductor substrate according to claim 1, the electrode pattern layer forming step is repeated a plurality of times to increase the thickness of the electrode. do.

すなわち、請求項2にかかる発明は、簡便に電極の低抵抗化を実現し、好適にパワー半導体用基板が製造可能となる。 In other words, according to the second aspect of the present invention, it is possible to easily reduce the resistance of the electrode and suitably manufacture the power semiconductor substrate.

請求項3に記載の耐熱ガラス基板は、ガラス基板に対してガラス基板と電極との密着性を確保するための密着用ペーストをスクリーン印刷により塗布し、ついで、電極を形成するパターンに沿って金属微粒子ペーストをスクリーン印刷により塗布し、ついで、パワー半導体素子その他の部品のハンダ付けの際の濡れ性を確保するためのハンダ用ペーストをスクリーン印刷により塗布し、その後、所定温度にて焼成してそれぞれのペースト中のバインダーを放散させて、ガラスに密着した電極パターン表面の一部又は全部にハンダの濡れ性を確保した層が形成されたことを特徴とする。 The heat-resistant glass substrate according to claim 3 is obtained by applying an adhesion paste to the glass substrate by screen printing to ensure adhesion between the glass substrate and the electrodes, and then applying a metal paste along the pattern for forming the electrodes. Fine particle paste is applied by screen printing, then soldering paste for ensuring wettability when soldering power semiconductor elements and other parts is applied by screen printing, and then baked at a predetermined temperature. The binder in the paste is dispersed to form a layer that secures solder wettability on part or all of the surface of the electrode pattern that is in close contact with the glass.

すなわち、請求項3にかかる発明は、設計自由度の高さに由来して電極へのハンダ付けの信頼性および作業性並びに電極の基板への密着性をいずれも確保した、耐熱性および加工性に優れる安価な電極基板を提供できる。 That is, the invention according to claim 3 ensures both the reliability and workability of soldering to the electrode and the adhesion of the electrode to the substrate due to the high degree of design freedom, heat resistance and workability. It is possible to provide an inexpensive electrode substrate that is excellent in

バインダーを放散させる、とは、不要成分を放散させる意であり、溶剤などの放散も含まれるものとする。 Diffusion of the binder means diffusion of unnecessary components, and includes diffusion of solvents and the like.

なお、請求項2のように電極パターン層形成を複数回おこなう場合には、ペーストの粘度や性状によっては、適宜前の電極パターン層を乾燥させる乾燥工程を挟み、各層の安定的な積層を量るようにしてもよい。 When the electrode pattern layers are formed a plurality of times as in claim 2, depending on the viscosity and properties of the paste, a drying process for drying the previous electrode pattern layer may be interposed as appropriate to ensure stable lamination of each layer. You may do so.

また、異なるパターンによる電極パターン層形成工程を複数回含ませ、パターンが切り替わる際には絶縁層を形成する絶縁層形成工程を間に挟んで、立体回路を形成するようにしてもよい。これにより、電極の設計自由度を高めることができる。
このとき、絶縁層は、絶縁物質の微粒子を主材とするペーストをスクリーン印刷してもよく、別途(局所的な)絶縁シートを差し込むようにしてもよい。
Further, the three-dimensional circuit may be formed by including the electrode pattern layer forming step with different patterns a plurality of times and interposing the insulating layer forming step for forming the insulating layer when the pattern is switched. Thereby, the degree of freedom in designing the electrodes can be increased.
At this time, the insulating layer may be formed by screen-printing a paste mainly composed of fine particles of an insulating substance, or by inserting a separate (local) insulating sheet.

また、ガラス基板を切断ないし割り出す分離工程を更に含ませるようにしてもよい。これにより、一枚のガラス基板から同一または複数種のパターンのパワー半導体用基板を多数製造でき、製造効率を高めることが可能となる。またセラミックスに比して加工時の破損が少なく、歩留まりを向上させ、安価に基板を供給可能となる。
なお、分離工程は、パワー半導体素子その他の部品等をハンダ付けする前とすることも後とすることもでき、前後の工程や作業性を考慮して決定すればよい。
Also, a separation step of cutting or indexing the glass substrate may be further included. As a result, a large number of power semiconductor substrates having the same pattern or a plurality of patterns can be manufactured from a single glass substrate, and manufacturing efficiency can be improved. In addition, it is less likely to be damaged during processing compared to ceramics, improves the yield, and makes it possible to supply substrates at a low cost.
The separation process may be performed before or after soldering the power semiconductor element and other parts, and may be determined in consideration of the processes before and after and workability.

本発明によれば、製造効率に優れ安価にパワー半導体用基板ないし耐熱性基板を提供できる。 According to the present invention, a power semiconductor substrate or a heat-resistant substrate can be provided at low cost with excellent manufacturing efficiency.

実施の形態1のパワー半導体用基板の製造方法をしめすフローチャートである。4 is a flow chart showing a method of manufacturing a power semiconductor substrate according to Embodiment 1; 層形成の様子をしめした模式図である。このうち図2(a)は、電極パターン層が印刷された平面図を、図2(b)は、濡れ層自身の平面図を、図2(c)は、濡れ層が形成された直後の基板の平面図である。It is a schematic diagram which showed the mode of layer formation. Among these, FIG. 2(a) is a plan view of the printed electrode pattern layer, FIG. 2(b) is a plan view of the wetting layer itself, and FIG. 2(c) is a plan view immediately after the wetting layer is formed. It is a top view of a board|substrate. 実施の形態2のパワー半導体用耐熱基板の製造方法をしめすフローチャートである。6 is a flow chart showing a method for manufacturing a heat-resistant substrate for power semiconductors according to Embodiment 2. FIG.

〔実施の形態1〕
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
図1は、本発明のパワー半導体用基板の製造方法の一実施の形態をしめすフローチャートである。なお、フローチャートの右側に、電極パターン等が形成される様子を表す模式図を付加してある。
[Embodiment 1]
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a flow chart showing an embodiment of a method for manufacturing a power semiconductor substrate according to the present invention. Schematic diagrams showing how electrode patterns and the like are formed are added to the right side of the flow chart.

本発明で使用するスクリーン印刷機またはスクリーン印刷技術は汎用のものであるのでその構成の詳細な説明は省略する。 Since the screen printing machine or screen printing technique used in the present invention is a general-purpose one, detailed description of its configuration is omitted.

本実施の形態では、用いるペーストは、次の特長を有したものである。
・密着用ペースト:樹脂成分が多いペースト
・金属微粒子ペースト:粒子径が10nm~200μmの銅微粒子粉末を主体的に使用した高導電性ペースト
・ハンダ用ペースト:樹脂成分が少なく酸化されにくいペースト
In this embodiment, the paste used has the following features.
・Adhesion paste: A paste with a high resin component ・Metal fine particle paste: A highly conductive paste that mainly uses copper fine particle powder with a particle size of 10 nm to 200 μm ・Solder paste: A paste that has a low resin component and is difficult to oxidize

ここでは、200mm×200mm×4mmのガラス基板10を4×5枚並べて印刷する例について説明する。印刷面の大きさは800mm×1000mmとなる。ガラス基板10は、市販の液晶テレビ用のホウケイ酸ガラスを用いたものとする。液晶テレビ用として製造されたガラスは大量に生産され入手が容易で安価であり、平面に狂いがなく(平坦性に優れ)好適である。 Here, an example in which 4×5 glass substrates 10 of 200 mm×200 mm×4 mm are arranged and printed will be described. The size of the printing surface is 800 mm×1000 mm. The glass substrate 10 is made of commercially available borosilicate glass for liquid crystal televisions. Glass manufactured for liquid crystal televisions is mass-produced, is easily available, is inexpensive, and has no irregularity in plane (excellent flatness), and is suitable.

まず、ガラス基板10表面に密着層20を形成する(ステップS1)。
密着層20とは、電極パターン層30由来の事実上銅からなる電極35がガラス基板10へ十全に密着し、剥離等しないために介在させる層である。
密着層20の形成に際しては、はじめに、電極35と同形のメッシュが形成されたスクリーンマスクをガラス基板10の上空に0.5mmのクリアランスをもって固定する。次に、スクリーンマスク上に、密着用ペーストをのせスキージにも同ペーストを塗る。スキージをスクリーンマスクに所定の圧力または沈み込み深さで押しつけつつ、スクリーンマスク上の一端から他端まで所定の速度で移動させる。
以上の動作によりガラス基板10上に電極の形状に沿った密着層20が転写形成される。
First, the adhesion layer 20 is formed on the surface of the glass substrate 10 (step S1).
The adhesion layer 20 is a layer interposed so that the electrode 35, which is essentially made of copper derived from the electrode pattern layer 30, is fully adhered to the glass substrate 10 and is not peeled off.
When forming the adhesion layer 20, first, a screen mask formed with a mesh having the same shape as the electrode 35 is fixed above the glass substrate 10 with a clearance of 0.5 mm. Next, an adhesion paste is placed on the screen mask, and the same paste is also applied to the squeegee. While pressing the squeegee against the screen mask with a predetermined pressure or sinking depth, the squeegee is moved from one end of the screen mask to the other at a predetermined speed.
By the above operation, the adhesion layer 20 is transferred and formed on the glass substrate 10 along the shape of the electrode.

なお、以降の各層の形成においては、適宜上にのせる層の塗布安定性を高めるため、仕様の態様により乾燥工程を介在させるようにする。なお、乾燥工程は必ずしも加温することを意味せず、上にペーストが安定的に付着するような表面性状となれば足り、所定時間放置する態様も含まれる。 In the subsequent formation of each layer, a drying step may be interposed according to the specification in order to improve the coating stability of the layer placed thereon. Note that the drying step does not necessarily mean heating, and it is sufficient if the surface properties are such that the paste can be stably adhered thereon, and an embodiment in which the substrate is left for a predetermined period of time is also included.

次に、密着層20の上に電極パターン層30を形成する(ステップS2a)。
電極パターン層30とは、焼成工程(ステップS4)でバインダーをとばし(すなわち放散させ)、銅からなる電極35となるべき層をいう。
電極パターン層30の形成に際しては、はじめに、電極35となる部分にメッシュが形成されたスクリーンマスクを密着層20の上空に0.5mmに膜厚増加分を加えたクリアランスをもって固定する。次に、スクリーンマスク上に、金属微粒子ペーストをのせ、スキージにも同ペーストを塗る。スキージをスクリーンマスクに所定の圧力または沈み込み深さで押しつけつつ、スクリーンマスク上の一端から他端まで所定の速度で移動させる。
ここで、電極35の低抵抗化の設計値に基づき、複数回の層形成をおこなう。本実施の形態では3層厚とする。すなわち、再び電極パターン層30を上のせし(ステップS2b)、更に電極パターン層30を上のせする(ステップS2c)。
以上の動作により密着層20上に密着層20と同形の電極パターン層30が形成される。電極パターン層30の厚みは、1回の印刷で10μm、3回の印刷で30μmである。
なお、印刷時のスクリーンマスクと密着層20のクリアランスは、スクリーン印刷で形成される膜厚は10μmであるため膜厚増加分を加えない位置で固定してもよい。
Next, the electrode pattern layer 30 is formed on the adhesion layer 20 (step S2a).
The electrode pattern layer 30 refers to a layer from which the binder is removed (that is, diffused) in the firing step (step S4) to become the electrode 35 made of copper.
When forming the electrode pattern layer 30, first, a screen mask having a mesh formed on the portion to be the electrode 35 is fixed above the adhesion layer 20 with a clearance of 0.5 mm plus the increase in film thickness. Next, a metal fine particle paste is placed on the screen mask, and the same paste is also applied to the squeegee. While pressing the squeegee against the screen mask with a predetermined pressure or sinking depth, the squeegee is moved from one end of the screen mask to the other at a predetermined speed.
Here, layer formation is performed multiple times based on the design value for the low resistance of the electrode 35 . In this embodiment, the thickness is three layers. That is, the electrode pattern layer 30 is placed again (step S2b), and the electrode pattern layer 30 is further placed (step S2c).
By the above operation, the electrode pattern layer 30 having the same shape as the adhesion layer 20 is formed on the adhesion layer 20 . The thickness of the electrode pattern layer 30 is 10 μm after one printing and 30 μm after three printings.
The clearance between the screen mask and the adhesion layer 20 at the time of printing may be fixed at a position that does not add the increase in film thickness because the film thickness formed by screen printing is 10 μm.

次に、電極パターン層30の上に濡れ層40を形成する(ステップS3)。
濡れ層40とは、後工程で実装するパワー半導体素子その他の部品のハンダ付けの際の濡れ性を確保するためにのせる層である。
濡れ層40の形成に際しては、はじめに、素子の脚がくる周囲にだけメッシュが形成されたスクリーンマスクを電極パターン層30の上空に0.5mmに膜厚増加分を加えたクリアランスをもって固定する。次に、スクリーンマスク上に、ハンダ用ペーストをのせ、スキージにも同ペーストを塗る。スキージをスクリーンマスクに所定の圧力または沈み込み深さで押しつけつつ、スクリーンマスク上の一端から他端まで所定の速度で移動させる。
以上の動作により、電極パターン層30上に部分的に濡れ層40が形成される。
Next, a wetting layer 40 is formed on the electrode pattern layer 30 (step S3).
The wetting layer 40 is a layer placed to ensure wettability when soldering power semiconductor elements and other parts to be mounted in a later process.
When forming the wetting layer 40, first, a screen mask having a mesh formed only around the legs of the element is fixed above the electrode pattern layer 30 with a clearance of 0.5 mm plus an increase in film thickness. Next, paste for soldering is put on the screen mask, and the same paste is applied to the squeegee. While pressing the squeegee against the screen mask with a predetermined pressure or sinking depth, the squeegee is moved from one end of the screen mask to the other at a predetermined speed.
Through the above operation, the wetting layer 40 is partially formed on the electrode pattern layer 30 .

なお、各工程におけるスクリーンマスクのメッシュはそれぞれのペーストに適した厚みおよび孔の大きさとしている。 The mesh of the screen mask in each process has a thickness and hole size suitable for each paste.

次に、各層の形成されたガラス基板10を焼成する(ステップS4)。最高温度および焼成時間、また、昇温および降温工程は適宜設計することができる。
これにより、各ペースト中のバインダーをとばし、ガラス基板10に十全に密着接合した電極であって、ハンダ付けされる部分にはスポット的に良好な濡れ性が確保された、低抵抗の銅電極35が形成される。この状態の基板を、基板11と称することとする。
Next, the glass substrate 10 formed with each layer is baked (step S4). The maximum temperature and baking time, and the temperature rising and cooling steps can be designed as appropriate.
As a result, the binder in each paste is blown off, and the electrode is fully adhered to the glass substrate 10. A low-resistance copper electrode in which good spot wettability is ensured in the soldered portion. 35 are formed. The substrate in this state is called substrate 11 .

次に、基板11にパワー半導体素子その他の部品をハンダ付けする(ステップS5)。
最後に、基板11を切り出し、パワー半導体素子その他の部品の取り付けられた製品13として分離する(ステップS6)。基板11の切り出しは、ガラスの切り出し技術を適宜用いればよい。なお、ガラス基板10に、はじめから切り出し用の溝を形成しておいてもよい。
Next, the power semiconductor element and other parts are soldered to the board 11 (step S5).
Finally, the substrate 11 is cut out and separated into products 13 to which power semiconductor elements and other parts are attached (step S6). For cutting out the substrate 11, a glass cutting technique may be appropriately used. A groove for cutting may be formed in the glass substrate 10 from the beginning.

以上の工程を経ることにより、パワー半導体ののった製品13を得ることができる。なお、パワー半導体をのせる前に基板11を切り出せば、パワー半導体用基板が得られることとなる。
なお、図2に、層形成の様子を示す。
Through the above steps, the product 13 on which the power semiconductor is mounted can be obtained. A power semiconductor substrate can be obtained by cutting the substrate 11 before placing the power semiconductor thereon.
In addition, the mode of layer formation is shown in FIG.

〔実施の形態2〕
次に、立体的に交差したパワー半導体用の耐熱基板を製造する方法について説明する。
図3は、立体的に交差したパワー半導体用耐熱基板を製造するフローチャートである。なお、フローチャートの右側に、電極パターン等が形成される様子を表す拡大模式図を付加してある。
[Embodiment 2]
Next, a method for manufacturing a three-dimensionally crossed heat-resistant substrate for a power semiconductor will be described.
FIG. 3 is a flow chart for manufacturing a three-dimensionally crossed heat-resistant substrate for power semiconductors. An enlarged schematic diagram showing how the electrode patterns and the like are formed is added to the right side of the flow chart.

なお、実施の形態1と同様の工程については説明を適宜省略する。
本実施の形態では、実施の形態1のペーストに加えて、次のペーストも用いる。
・絶縁用ペースト:絶縁物質を多く含むペースト
Note that description of steps similar to those of the first embodiment will be omitted as appropriate.
In addition to the paste of Embodiment 1, the following paste is also used in this embodiment.
・Insulating paste: Paste containing a large amount of insulating substances

まず、ガラス基板10表面に密着層20を形成する(ステップS1)。
密着層20は、電極35および電極36がガラス基板10へ十全に密着し、剥離等しないために介在させる層である。
First, the adhesion layer 20 is formed on the surface of the glass substrate 10 (step S1).
The adhesion layer 20 is a layer interposed so that the electrodes 35 and 36 are fully adhered to the glass substrate 10 and are not peeled off.

次に、密着層20の上に電極パターン層30を形成する(ステップS2a)。
更に、電極パターン層30を上のせする(ステップS2b)。
Next, the electrode pattern layer 30 is formed on the adhesion layer 20 (step S2a).
Furthermore, the electrode pattern layer 30 is placed thereon (step S2b).

次に、絶縁層50を形成する(ステップS3)。
絶縁層50とは、電極パターン層30と、絶縁層50の直上にのせる電極パターン層31とが交差する部分に介在させる層である。電極がショートしない為に設ける。
絶縁層50の形成に際しては、電極の交差部分にメッシュが形成されたスクリーンマスクを電極パターン層30の上空に0.5mmに膜厚増加分を加えたクリアランスをもって固定する。次に、スクリーンマスク上に、絶縁用ペーストをのせ、スキージにも同ペーストを塗る。スキージをスクリーンマスクに所定の圧力または沈み込み深さで押しつけつつ、スクリーンマスク上の一端から他端まで所定の速度で移動させる。
以上の動作により電極パターン層30の上に絶縁層50が形成される。
Next, an insulating layer 50 is formed (step S3).
The insulating layer 50 is a layer interposed at the intersection of the patterned electrode layer 30 and the patterned electrode layer 31 placed directly above the insulating layer 50 . Provided to prevent short-circuiting of the electrodes.
When the insulating layer 50 is formed, a screen mask having meshes formed at the intersections of the electrodes is fixed above the electrode pattern layer 30 with a clearance of 0.5 mm plus an increase in film thickness. Next, an insulating paste is placed on the screen mask, and the same paste is also applied to the squeegee. While pressing the squeegee against the screen mask with a predetermined pressure or sinking depth, the squeegee is moved from one end of the screen mask to the other at a predetermined speed.
The insulating layer 50 is formed on the electrode pattern layer 30 by the above operation.

次に、電極パターン層31を形成する(ステップS4a)。
更に、電極パターン層31を上のせする(ステップS4b)。
電極パターン層31は、電極パターン層30と同様、焼成工程(ステップS6)でバインダーをとばし、銅からなる電極36となるべき層をいう。なお、電極35と電極36は交差部分があり、同一ではない。
電極パターン層31の形成に際しては、はじめに、電極36となる部分にメッシュが形成されたスクリーンマスクを絶縁層50の上空に0.5mmに膜厚増加分を加えたクリアランスをもって固定する。次に、スクリーンマスク上に、金属微粒子ペーストをのせ、スキージにも同ペーストを塗る。スキージをスクリーンマスクに所定の圧力または沈み込み深さで押しつけつつ、スクリーンマスク上の一端から他端まで所定の速度で移動させる。
ここで、電極36の低抵抗化の設計値に基づき、複数回の層形成をおこなう。本実施の形態では2層厚としている。
なお、電極36は、密着層20と絶縁層50との上にまたがって形成され高低差がある。これは、メッシュの孔や厚みを部分的に変えることにより対応するほか、仕様の態様によっては、たとえば、ステップS4aにて、スクリーンマスクを使い分けて複数回の塗り分けをおこない電極パターン層31を形成するようにしてもよく、また、電極36の膜厚は後述のように140μmであるため高低差の対応をしなくてもよい。
以上の動作により立体的な交差を有する電極パターン層31が形成される。
Next, an electrode pattern layer 31 is formed (step S4a).
Furthermore, the electrode pattern layer 31 is placed thereon (step S4b).
Like the electrode pattern layer 30, the electrode pattern layer 31 is a layer that will become the electrode 36 made of copper after the binder is removed in the baking step (step S6). It should be noted that the electrodes 35 and 36 have an intersection and are not the same.
When forming the electrode pattern layer 31, first, a screen mask having a mesh formed on the portion to be the electrode 36 is fixed above the insulating layer 50 with a clearance of 0.5 mm plus the thickness increase. Next, a metal fine particle paste is placed on the screen mask, and the same paste is also applied to the squeegee. While pressing the squeegee against the screen mask with a predetermined pressure or sinking depth, the squeegee is moved from one end of the screen mask to the other at a predetermined speed.
Here, layer formation is performed multiple times based on the design value for reducing the resistance of the electrode 36 . In this embodiment, the thickness is two layers.
The electrode 36 is formed over the adhesion layer 20 and the insulating layer 50 and has a height difference. This can be done by partially changing the holes and thickness of the mesh, and depending on the aspect of the specification, for example, in step S4a, the electrode pattern layer 31 is formed by separately using different screen masks and performing a plurality of separate paintings. Also, since the film thickness of the electrode 36 is 140 μm as will be described later, it is not necessary to deal with the height difference.
By the above operation, the electrode pattern layer 31 having three-dimensional intersections is formed.

次に、電極パターン層31の上に濡れ層40を形成する(ステップS5)。
次に、各層の形成されたガラス基板10を焼成する(ステップS6)。この状態の基板を、基板12と称することとする。
Next, a wetting layer 40 is formed on the electrode pattern layer 31 (step S5).
Next, the glass substrate 10 formed with each layer is baked (step S6). The substrate in this state is called substrate 12 .

最後に、基板12を切り出す(ステップS7)。これにより、パワー半導体用その他、高温環境下でも使用できる耐熱用基板14が得られる。 Finally, the substrate 12 is cut out (step S7). As a result, a heat-resistant substrate 14 that can be used in high-temperature environments such as for power semiconductors can be obtained.

以上説明したように、本発明によれば、加工性が悪く真空蒸着なども必要なセラミックス基板にかえて、ガラス基板を用いるため、容易に割り出せ常圧で電極形成が可能となる。寸法安定性にも優れる。
また、大電流用とするには厚塗りの他、ペースト中の金属微粒子の割合を高める必要がありガラスとの密着性が損なわれる可能性があるところ、スクリーン印刷技術を採用するので別途密着用ペーストを介在させることができ、密着信頼性を簡便に確保ないし向上させることができる。
また同様に、金属微粒子の種類、粒度、割合、バインダー等の種類によってはハンダの濡れ性が損なわれる可能性があるところ、これもスクリーン印刷技術を採用するので別途ハンダ用ペーストを介在させることができ、ハンダの濡れ性を簡便に確保ないし向上させることができる。
As described above, according to the present invention, a glass substrate is used in place of a ceramic substrate which is poor in workability and requires vacuum deposition, so that electrodes can be easily formed at normal pressure. Excellent dimensional stability.
In addition, in order to use it for large currents, it is necessary to increase the ratio of metal fine particles in the paste in addition to thick coating, and there is a possibility that the adhesion to the glass will be impaired. A paste can be interposed, and adhesion reliability can be easily secured or improved.
Similarly, there is a possibility that the wettability of the solder may be impaired depending on the type, particle size, ratio, type of binder, etc. of the metal fine particles. It is possible to easily secure or improve the wettability of the solder.

なお、本発明は、上記の実施の形態に限定されるものではない。
たとえば、密着層を20μm厚、電極パターン層を1回の印刷で10μm厚、10回の印刷で100μm厚、濡れ層を20μm厚、絶縁層を20μm厚とすることもできる。
膜厚を重視する場合は、20μm厚とし、細線を形成する場合は10μm厚などの印刷することもできる。
It should be noted that the present invention is not limited to the above embodiments.
For example, the adhesive layer may be 20 μm thick, the electrode pattern layer may be 10 μm thick by one printing, 100 μm thick by ten printings, the wetting layer may be 20 μm thick, and the insulating layer may be 20 μm thick.
When the film thickness is important, the thickness may be 20 μm, and when fine lines are to be formed, the thickness may be 10 μm.

本発明によれば、製造効率に優れ安価にパワー半導体用基板ないし耐熱性基板を提供できる。 According to the present invention, a power semiconductor substrate or a heat-resistant substrate can be provided at low cost with excellent manufacturing efficiency.

10 ガラス基板
11 基板
12 基板
13 製品
14 耐熱用基板
20 密着層
30 電極パターン層
31 電極パターン層
35 電極
36 電極
40 濡れ層
50 絶縁層
10 Glass substrate 11 Substrate 12 Substrate 13 Product 14 Heat-resistant substrate 20 Adhesion layer 30 Electrode pattern layer 31 Electrode pattern layer 35 Electrode 36 Electrode 40 Wetting layer 50 Insulating layer

Claims (3)

ガラス基板に対してガラス基板と電極との密着性を確保するための密着用ペーストをスクリーン印刷により塗布する密着層形成工程と、
電極を形成するパターンに沿って金属微粒子ペーストをスクリーン印刷により塗布する電極パターン層形成工程と、
パワー半導体素子その他の部品のハンダ付けの際の濡れ性を確保するためのハンダ用ペーストをスクリーン印刷により塗布する濡れ層形成工程と、
所定温度にて焼成してそれぞれのペースト部分を固化させる固化工程と、
を順に含んだことを特徴とするパワー半導体用基板の製造方法。
an adhesion layer forming step of applying an adhesion paste for ensuring adhesion between the glass substrate and the electrode by screen printing;
an electrode pattern layer forming step of applying a metal fine particle paste by screen printing along a pattern for forming an electrode;
A wet layer forming step of applying solder paste by screen printing to ensure wettability when soldering power semiconductor elements and other parts;
A solidification step of firing at a predetermined temperature to solidify each paste portion;
A method for manufacturing a power semiconductor substrate, comprising:
電極パターン層形成工程を複数回繰りかえして電極の厚みを厚くすることを特徴とする請求項1に記載のパワー半導体用基板の製造方法。 2. The method of manufacturing a power semiconductor substrate according to claim 1, wherein the electrode pattern layer forming step is repeated a plurality of times to increase the thickness of the electrode. ガラス基板に対してガラス基板と電極との密着性を確保するための密着用ペーストをスクリーン印刷により塗布し、
ついで、電極を形成するパターンに沿って金属微粒子ペーストをスクリーン印刷により塗布し、
ついで、パワー半導体素子その他の部品のハンダ付けの際の濡れ性を確保するためのハンダ用ペーストをスクリーン印刷により塗布し、
その後、所定温度にて焼成してそれぞれのペースト中のバインダーを放散させて、
ガラスに密着した電極パターン表面の一部又は全部にハンダの濡れ性を確保した層が形成されたことを特徴とする耐熱ガラス基板。
An adhesion paste is applied by screen printing to ensure the adhesion between the glass substrate and the electrodes,
Next, a metal fine particle paste is applied by screen printing along the pattern for forming the electrodes,
Next, a soldering paste for ensuring wettability when soldering the power semiconductor element and other parts is applied by screen printing,
After that, sintering at a predetermined temperature to dissipate the binder in each paste,
A heat-resistant glass substrate, wherein a layer ensuring solder wettability is formed on part or all of the surface of an electrode pattern in close contact with the glass.
JP2021056365A 2021-03-30 2021-03-30 Method of manufacturing substrate for power semiconductor and heat-resistant glass substrate Pending JP2022153704A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021056365A JP2022153704A (en) 2021-03-30 2021-03-30 Method of manufacturing substrate for power semiconductor and heat-resistant glass substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021056365A JP2022153704A (en) 2021-03-30 2021-03-30 Method of manufacturing substrate for power semiconductor and heat-resistant glass substrate

Publications (1)

Publication Number Publication Date
JP2022153704A true JP2022153704A (en) 2022-10-13

Family

ID=83556849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021056365A Pending JP2022153704A (en) 2021-03-30 2021-03-30 Method of manufacturing substrate for power semiconductor and heat-resistant glass substrate

Country Status (1)

Country Link
JP (1) JP2022153704A (en)

Similar Documents

Publication Publication Date Title
JP2726130B2 (en) Fuse for small ampere comprising metal organic material film and method of manufacturing the same
US10354826B2 (en) Fuse in chip design
JP2014524671A (en) Circuit board
US4908696A (en) Connector and semiconductor device packages employing the same
TWI722179B (en) Ceramic circuit substrate and manufacturing method thereof
JP2014527304A (en) Metal clad circuit board
CN114710848A (en) Ultrathin heating plate based on etching process and preparation method thereof
US20090002121A1 (en) Chip resistor and method for fabricating the same
CN114373685A (en) Active metal brazing ceramic substrate and manufacturing method thereof
JP2022153704A (en) Method of manufacturing substrate for power semiconductor and heat-resistant glass substrate
CN101364463A (en) Chip resistor and preparation thereof
JP2007165086A (en) Fuse element and its manufacturing method
KR20230042242A (en) Chip resistor and chip resistor assembly
TWI523050B (en) Multi - layer co - fired laminated stacked chip resistors and manufacturing method thereof
US20090002124A1 (en) Apertured chip resistor and method for fabricating same
WO2024095813A1 (en) Component mounting board, method for manufacturing component mounting board, electronic module, and method for manufacturing electronic module
TWI779973B (en) Chip resistor and method of making the same
JP2009016792A (en) Chip resistor and method for fabricating the same
TWI783999B (en) Conductor-forming composition, conductor and manufacturing method thereof, and chip resistor
WO2015145848A1 (en) Method for manufacturing conductive line and conductive line
JP2010010394A (en) Ceramic wiring board
JPH0567882A (en) Multilayer circuit board
CN114364141A (en) Thick copper ceramic substrate and manufacturing method thereof
JPH0864932A (en) Manufacture of metallized board
JPH03284894A (en) Thick film circuit substrate and manufacture thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240326