JP2022151000A - Substrate, detection device, and detection module - Google Patents

Substrate, detection device, and detection module Download PDF

Info

Publication number
JP2022151000A
JP2022151000A JP2021053857A JP2021053857A JP2022151000A JP 2022151000 A JP2022151000 A JP 2022151000A JP 2021053857 A JP2021053857 A JP 2021053857A JP 2021053857 A JP2021053857 A JP 2021053857A JP 2022151000 A JP2022151000 A JP 2022151000A
Authority
JP
Japan
Prior art keywords
metal layer
conductor
substrate
conductor assembly
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021053857A
Other languages
Japanese (ja)
Inventor
祐貴 馬場
Yuki Baba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2021053857A priority Critical patent/JP2022151000A/en
Publication of JP2022151000A publication Critical patent/JP2022151000A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Measurement Of Radiation (AREA)

Abstract

To provide a substrate which can hardly be distorted.SOLUTION: A substrate (1) pertaining to the present disclosure is a laminate, comprising: a plurality of insulating layers (11C), a plurality of metal layers (18) positioned between the plurality of insulating layers, and a first mount part (12) on which an X-ray detection element is mounted and a second mount part (13) on which an electronic element is mounted. The substrate (1) is provided with a plurality of via conductors (16) that connect the first mount part (12) and the second mount part (13) sides together via the metal layers (18) and includes at least one via conductor aggregate (16A) in which the plurality of via conductors (16) are linearly arranged in a row in the lamination direction of the plurality of insulating layers (11C). At least some of the plurality of metal layers (18) connected to the via conductor aggregate (16A) extend in mutually different directions from the via conductors.SELECTED DRAWING: Figure 1

Description

本開示はX線検出素子搭載用の基板、検出装置および検出モジュールに関する。 The present disclosure relates to a substrate for mounting an X-ray detection element, a detection device, and a detection module.

従来、絶縁基板の主面にX線検出素子を搭載する検出素子搭載用基板および検出装置が知られている。特許文献1には、このような検出素子搭載用基板が備える絶縁層の内部に、X線を減衰するための複数のビアを配置している構成が開示されている。 2. Description of the Related Art Conventionally, a detection element mounting substrate and a detection device are known, in which an X-ray detection element is mounted on the main surface of an insulating substrate. Patent Document 1 discloses a configuration in which a plurality of vias for attenuating X-rays are arranged inside an insulating layer of such a substrate for mounting a detecting element.

特開2004-265883号公報JP 2004-265883 A

X線検出装置が作動すると、X線検出素子またはその他の電子素子が発熱する。そのため、X線検出素子を搭載する基板において、発熱に伴って基板に歪みが生じる可能性を低減することが望まれる。 When the X-ray detection device operates, the X-ray detection elements or other electronic elements generate heat. Therefore, it is desired to reduce the possibility that the substrate on which the X-ray detection element is mounted is distorted due to heat generation.

本開示の一態様に係る基板は、積層体であって、複数の絶縁層と、該複数の絶縁層の間に位置する複数の金属層と、X線検出素子が搭載される第1搭載部および電子素子が搭載される、前記第1搭載部と反対側の第2搭載部と、前記第1搭載部が位置する側と、前記第2搭載部が位置する側とを前記金属層を介して接続する複数のビア導体とを備え、前記複数の絶縁層の積層方向において、前記複数のビア導体が直線状に並んだビア導体集合体を少なくとも1つ有しており、前記積層体において、前記ビア導体集合体に接続されている複数の金属層の少なくとも一部は、前記ビア導体集合体から互いに異なる方向に延びている。 A substrate according to an aspect of the present disclosure is a laminate, and includes a plurality of insulating layers, a plurality of metal layers positioned between the plurality of insulating layers, and a first mounting portion on which an X-ray detection element is mounted. and a second mounting portion opposite to the first mounting portion on which an electronic element is mounted, a side on which the first mounting portion is positioned, and a side on which the second mounting portion is positioned, with the metal layer interposed therebetween. at least one via-conductor aggregate in which the plurality of via-conductors are arranged linearly in the lamination direction of the plurality of insulating layers; and in the laminate, At least some of the plurality of metal layers connected to the via-conductor assembly extend in different directions from the via-conductor assembly.

本開示の一態様によれば、発熱に伴う基板の歪みを低減することができる。 According to one aspect of the present disclosure, distortion of the substrate due to heat generation can be reduced.

本開示の実施形態に係る検出装置の断面図である。1 is a cross-sectional view of a detection device according to an embodiment of the present disclosure; FIG. 本開示の実施形態に係る検出装置の上面図である。1 is a top view of a detection device according to an embodiment of the present disclosure; FIG. 本開示の実施形態に係る検出装置の下面図である。FIG. 3 is a bottom view of a detection device according to an embodiment of the present disclosure; 図1の領域Rで示されている、要部拡大断面図である。2 is an enlarged cross-sectional view of a main part indicated by region R in FIG. 1; FIG. 図2の領域Sを上面から平面透視したときの金属層の配置を示す平面概略図である。FIG. 3 is a schematic plan view showing the arrangement of metal layers when a region S in FIG. 2 is seen through from above. 直線状に並ぶビア導体および当該ビア導体に接続する金属層の構成を示す斜視図および平面概略図である。1A and 1B are a perspective view and a schematic plan view showing a configuration of linearly arranged via conductors and a metal layer connected to the via conductors; FIG. 本開示の実施形態に係る金属層の構成例を示す平面概略図である。FIG. 2 is a schematic plan view showing a configuration example of a metal layer according to an embodiment of the present disclosure; 直線状に並ぶビア導体および当該ビア導体に接続する金属層の構成例を示す平面概略図である。FIG. 2 is a schematic plan view showing a configuration example of linearly arranged via conductors and a metal layer connected to the via conductors; 直線状に並ぶビア導体および当該ビア導体に接続する金属層の別の構成例を示す平面概略図である。FIG. 4 is a schematic plan view showing another configuration example of linearly arranged via conductors and metal layers connected to the via conductors; 絶縁層の積層方向において同一の位置にある金属層の構成例を示す平面概略図である。FIG. 4 is a schematic plan view showing a configuration example of metal layers at the same position in the stacking direction of insulating layers. 基板を上面から平面透視したときの金属層の配置を示す平面概略図である。FIG. 3 is a schematic plan view showing the arrangement of metal layers when the substrate is seen through from above.

〔実施形態〕
以下、本開示の例示的な実施形態について、添付の図面を参照しつつ詳細に説明する。
[Embodiment]
Exemplary embodiments of the present disclosure are described in detail below with reference to the accompanying drawings.

図1は、図2に示す検出装置100のI-I線矢視断面図である。図2は、本実施形態の検出装置100の上面図である。図3は、検出装置100の下面図である。 FIG. 1 is a sectional view taken along line II of the detection device 100 shown in FIG. FIG. 2 is a top view of the detection device 100 of this embodiment. FIG. 3 is a bottom view of the detection device 100. FIG.

添付の図面において、基板1および検出装置100は、仮想のXYZ空間におけるX-Y平面に実装されているとする。本明細書において、上方向とは、仮想のZ軸の正方向のことをいう。なお、以下の説明における上下の区別は便宜的なものであり、実際に基板1等が使用される際の上下を限定するものではない。また、基板1の厚み方向とは、Z軸の方向のことをいう。 In the attached drawings, it is assumed that the substrate 1 and the detection device 100 are mounted on the XY plane in a virtual XYZ space. In this specification, the upward direction means the positive direction of the imaginary Z-axis. Note that the distinction between upper and lower sides in the following description is for convenience, and does not limit the upper and lower sides when the substrate 1 and the like are actually used. Further, the thickness direction of the substrate 1 means the direction of the Z-axis.

図1に示すように、検出装置100は、基板1と、基板1の第1面11Aに搭載された検出素子2と、基板1の第2面11Bに搭載された電子素子3とを含む。検出装置100は、例えば、検出モジュールを構成するモジュール基板上にはんだを用いて接続され得る。 As shown in FIG. 1, the detection device 100 includes a substrate 1, a detection element 2 mounted on a first surface 11A of the substrate 1, and an electronic element 3 mounted on a second surface 11B of the substrate 1. The detection device 100 can be connected using solder, for example, on a module substrate that constitutes the detection module.

基板1は、検出素子2を搭載するための基板である。基板1の構成については、以下で詳述する。 A substrate 1 is a substrate on which a detection element 2 is mounted. The configuration of the substrate 1 will be detailed below.

検出素子2は、基板1に入射するX線を電気信号に変換する、X線検出素子である。検出素子2は、例えば、X線を光に変換するシンチレータと、光を電気信号に変換するフォトダイオードとを有している。すなわち、検出装置100に入射したX線は、シンチレータにより光に変換され、変換された光は、フォトダイオードにより電気信号に変換される。 The detection element 2 is an X-ray detection element that converts X-rays incident on the substrate 1 into electrical signals. The detection element 2 has, for example, a scintillator that converts X-rays into light and a photodiode that converts light into an electrical signal. That is, the X-rays incident on the detection device 100 are converted into light by the scintillator, and the converted light is converted into electrical signals by the photodiodes.

電子素子3は、検出素子2から出力される電気信号を検出し、情報として処理する素子であり、例えば、集積回路デバイスである。検出素子2および電子素子3は、例えば、はんだバンプ、金バンプまたは導電性樹脂(異方性導電樹脂等)等の接続部材4を介して、検出素子2の電極または電子素子3の電極と、配線パターン17とが電気的および機械的に接続されることにより基板1に搭載される。 The electronic element 3 is an element that detects an electrical signal output from the detection element 2 and processes it as information, and is an integrated circuit device, for example. The detection element 2 and the electronic element 3 are connected to the electrodes of the detection element 2 or the electrodes of the electronic element 3 via a connection member 4 such as a solder bump, a gold bump, or a conductive resin (such as an anisotropic conductive resin). It is mounted on the substrate 1 by being electrically and mechanically connected to the wiring pattern 17 .

(基板1の構成)
図1に示すように、本実施形態に係る基板1は、複数の絶縁層11Cを積層することによって構成される絶縁基板11を備える積層体である。絶縁基板11は、第1面11A(上面)および第2面11B(下面)と、側面とを有する。絶縁基板11は、第1面11Aに、検出素子2が搭載される第1搭載部12を有している。また、絶縁基板11は、第1面11Aと反対側の第2面11Bに、電子素子3が搭載される第2搭載部13を有する。換言すると、基板1は、第1搭載部12と第2搭載部13との間に位置する複数の絶縁層11Cを備えている。
(Structure of substrate 1)
As shown in FIG. 1, the substrate 1 according to this embodiment is a laminate including an insulating substrate 11 configured by laminating a plurality of insulating layers 11C. The insulating substrate 11 has a first surface 11A (upper surface), a second surface 11B (lower surface), and side surfaces. The insulating substrate 11 has a first mounting portion 12 on which the detection element 2 is mounted on the first surface 11A. The insulating substrate 11 also has a second mounting portion 13 on which the electronic element 3 is mounted on a second surface 11B opposite to the first surface 11A. In other words, the substrate 1 includes a plurality of insulating layers 11C positioned between the first mounting portion 12 and the second mounting portion 13. As shown in FIG.

図1では、第1面11A側の絶縁層11Cと、第2面11B側の絶縁層11Cの厚さ(Z軸方向の長さ)が厚く、他の絶縁層11Cは薄い構成となっている。また、各金属層間の絶縁層11Cの厚みは、同等である。しかしながら、基板1に含まれる各絶縁層11Cの厚みは、当該構成に限定されない。例えば、絶縁層11Cの厚さは全て同じでもよいし、全て異なっていてもよい。絶縁層11Cそれぞれの厚さを調節することにより、絶縁層11C間に配置される金属層18のZ軸方向の位置を調節することができる。なお、基板1に含まれる絶縁層11Cの数もまた、図1に示す例に限定されない。 In FIG. 1, the insulating layer 11C on the side of the first surface 11A and the insulating layer 11C on the side of the second surface 11B (the length in the Z-axis direction) are thick, and the other insulating layers 11C are thin. . Also, the thickness of the insulating layer 11C between the metal layers is the same. However, the thickness of each insulating layer 11C included in the substrate 1 is not limited to this configuration. For example, the insulating layers 11C may all have the same thickness, or all may have different thicknesses. By adjusting the thickness of each insulating layer 11C, the position in the Z-axis direction of the metal layer 18 arranged between the insulating layers 11C can be adjusted. The number of insulating layers 11C included in the substrate 1 is also not limited to the example shown in FIG.

基板1は、複数の絶縁層11Cの間に位置する複数の金属層18を備える。また、基板1は、複数の絶縁層11Cによって構成される絶縁基板11の、第1搭載部12が位置する側と、第2搭載部13が位置する側とを金属層18を介して接続する複数のビア導体16と備える。 The substrate 1 comprises a plurality of metal layers 18 positioned between a plurality of insulating layers 11C. In addition, the substrate 1 connects the side where the first mounting portion 12 is located and the side where the second mounting portion 13 is located of the insulating substrate 11 configured by a plurality of insulating layers 11C through the metal layer 18. A plurality of via conductors 16 are provided.

基板1に含まれる複数のビア導体16は、基板1において、複数の「直線状に並んだビア導体の集合(以降、ビア導体集合体と称する)」を構成するように配置され得る。例えば、図4に示すように、ビア導体集合体16Aは、基板1の厚み方向に直線状に並んだ5つのビア導体16によって構成されている。また、図1~図3に示すように、基板1は、基板1の上面から見たときに、ビア導体集合体16Aが、格子状に位置している。なお、図2および図3において破線の円で示してある位置は、平面透視したときの基板1におけるビア導体集合体16Aの位置を示している。 A plurality of via conductors 16 included in the substrate 1 can be arranged on the substrate 1 so as to form a plurality of "aggregates of via conductors arranged in a straight line (hereinafter referred to as via conductor aggregates)". For example, as shown in FIG. 4, via-conductor assembly 16A is composed of five via-conductors 16 linearly aligned in the thickness direction of substrate 1 . Further, as shown in FIGS. 1 to 3, when the substrate 1 is viewed from above, the via-conductor aggregates 16A are arranged in a grid pattern. 2 and 3 indicate the positions of via-conductor aggregates 16A on substrate 1 when seen from above.

図2および図3に示すように、基板1は、ビア導体集合体16Aを、X軸方向に7列、Y軸方向に4列、計28個含んでいるが、基板1に含まれるビア導体集合体16Aの数はこれに限定されない。 As shown in FIGS. 2 and 3, the substrate 1 includes 7 rows of via-conductor aggregates 16A in the X-axis direction and 4 rows in the Y-axis direction, for a total of 28 via-conductor aggregates 16A. The number of aggregates 16A is not limited to this.

絶縁基板11は、平面視すなわち第1面11Aに垂直な方向から見ると、例えば、矩形の板状の形状を有している。絶縁基板11は、検出素子2および電子素子3を支持するための支持体として機能する。 The insulating substrate 11 has, for example, a rectangular plate-like shape when viewed from above, that is, in a direction perpendicular to the first surface 11A. The insulating substrate 11 functions as a support for supporting the detection element 2 and the electronic element 3 .

絶縁基板11は、例えば、酸化アルミニウム質焼結体(アルミナセラミックス)、窒化アルミニウム質焼結体、窒化珪素質焼結体、ムライト質焼結体またはガラスセラミックス焼結体等のセラミックスを用いることができる。絶縁基板11は、例えば酸化アルミニウム質焼結体である場合であれば、酸化アルミニウム(Al)、酸化珪素(SiO)、酸化マグネシウム(MgO)、酸化カルシウム(CaO)等の原料粉末に適当な有機バインダーおよび溶剤等を添加混合して泥漿物を作製する。この泥漿物を、従来周知のドクターブレード法またはカレンダーロール法等を採用してシート状に成形することによってセラミックグリーンシートを作製する。次に、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに、セラミックグリーンシートを複数枚積層して生成形体を形成し、この生成形体を高温(約1600℃)で焼成することによって絶縁基板11が製作される。 For the insulating substrate 11, ceramics such as aluminum oxide sintered body (alumina ceramics), aluminum nitride sintered body, silicon nitride sintered body, mullite sintered body, or glass ceramics sintered body can be used. can. If the insulating substrate 11 is, for example, an aluminum oxide sintered body, raw material powder such as aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ), magnesium oxide (MgO), calcium oxide (CaO), etc. A slurry is prepared by adding and mixing an appropriate organic binder and solvent. A ceramic green sheet is produced by forming this slurry into a sheet by employing a conventionally well-known doctor blade method, calender roll method, or the like. Next, this ceramic green sheet is subjected to an appropriate punching process, and a plurality of ceramic green sheets are laminated to form a green body. produced.

絶縁基板11の第1面11Aには、検出素子2と電気的に接続するための配線パターン17が設けられている。絶縁基板11の第2面11Bには、電子素子3と電気的に接続するための配線パターン17が設けられている。 A wiring pattern 17 for electrically connecting to the detection element 2 is provided on the first surface 11A of the insulating substrate 11 . A wiring pattern 17 for electrically connecting to the electronic element 3 is provided on the second surface 11B of the insulating substrate 11 .

ビア導体16および金属層18は、絶縁基板11の内部に設けられている。第1面11Aの配線パターン17と、第2面の配線パターン17とは、ビア導体16および金属層18を介して電気的に接続されている。 Via conductors 16 and metal layer 18 are provided inside insulating substrate 11 . The wiring pattern 17 on the first surface 11</b>A and the wiring pattern 17 on the second surface are electrically connected via the via conductors 16 and the metal layer 18 .

金属層18および配線パターン17は、例えば、タングステン(W)、モリブデン(Mo)、マンガン(Mn)等を主成分とする金属粉末メタライズである。例えば、絶縁基板11が酸化アルミニウム質焼結体から成る場合である場合は、以下のように金属層18および配線パターン17を形成する。まず、W、MoまたはMn等の高融点金属粉末に適当な有機バインダーおよび溶媒等を添加混合して得たメタライズペーストを、絶縁基板11用のセラミックグリーンシートに予めスクリーン印刷法によって所定のパターンに印刷塗布する。その後、当該パターンは、絶縁基板11用のセラミックグリーンシートと同時に焼成することによって、絶縁基板11の所定位置に被着形成される。 The metal layer 18 and the wiring pattern 17 are, for example, metal powder metallization containing tungsten (W), molybdenum (Mo), manganese (Mn) or the like as main components. For example, when the insulating substrate 11 is made of an aluminum oxide sintered body, the metal layer 18 and the wiring pattern 17 are formed as follows. First, a metallized paste obtained by adding and mixing a suitable organic binder, solvent, etc. to a high-melting-point metal powder such as W, Mo or Mn is applied to a ceramic green sheet for the insulating substrate 11 in advance in a predetermined pattern by screen printing. Apply printing. After that, the pattern is deposited at a predetermined position of the insulating substrate 11 by firing at the same time as the ceramic green sheet for the insulating substrate 11 .

ビア導体16は、例えば、まず、絶縁基板11用のセラミックグリーンシートに金型またはパンチングによる打ち抜き加工またはレーザー加工等の加工方法によってビア導体16用の貫通孔を形成する。その後、この貫通孔に、ビア導体16用のメタライズペーストを上記印刷手段によって充填しておき、絶縁基板11用のセラミックグリーンシートとともに焼成することによって形成される。メタライズペーストは、上述の金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、絶縁基板11との接合強度を高めるために、ガラス粉末、セラミック粉末を含んでいても構わない。ビア導体16は、Z軸方向からの平面視において、例えば円形状を有している。すなわち、本実施形態の基板1では、ビア導体16は、円柱状である。しかしながら、ビア導体16の形状は円柱状に限定されず、例えば角柱状であってもよい。 For the via conductors 16, for example, first, through holes for the via conductors 16 are formed in the ceramic green sheet for the insulating substrate 11 by punching with a mold or punching, laser processing, or other processing method. After that, the through holes are filled with the metallizing paste for the via conductors 16 by the above-described printing means, and the through holes are formed by firing together with the ceramic green sheets for the insulating substrate 11 . The metallized paste is prepared by adding an appropriate solvent and binder to the metal powder described above and kneading them to adjust the viscosity to an appropriate level. In addition, in order to increase the bonding strength with the insulating substrate 11, glass powder or ceramic powder may be included. The via conductor 16 has, for example, a circular shape in plan view from the Z-axis direction. That is, in the substrate 1 of this embodiment, the via conductors 16 are cylindrical. However, the shape of via conductor 16 is not limited to a columnar shape, and may be, for example, a prismatic shape.

金属層18は、ビア導体16同士を接続するとともに、基板1を透過するX線を遮蔽するために配置される。複数の金属層18によって平面透視で第2搭載部13と重なる領域を覆うことにより、第1面11A側から入射したX線が、基板1内を透過し、電子素子3に照射されることを低減することができる。これにより、検出装置100は、X線による電子素子3の機能低下が抑制され、電気信号を良好に検出し、処理することができる。また、金属層18は、隣接する絶縁層11Cに配置され、1つの回路を形成するビア導体16同士を電気的に接続し得る。 Metal layer 18 is arranged to connect via conductors 16 and shield X-rays that pass through substrate 1 . By covering the region overlapping with the second mounting portion 13 in planar see-through with a plurality of metal layers 18, X-rays incident from the side of the first surface 11A are transmitted through the substrate 1 and irradiated to the electronic element 3. can be reduced. As a result, the detecting device 100 can suppress functional deterioration of the electronic element 3 due to X-rays, and can satisfactorily detect and process electrical signals. Also, the metal layer 18 is arranged on the adjacent insulating layer 11C and can electrically connect the via conductors 16 forming one circuit.

(直線状に並ぶビア導体16と、金属層18の構成)
以下では、図4~図9を用いて、直線状に並ぶ複数のビア導体16(ビア導体集合体16A)と、当該ビア導体集合体16Aに接続する複数の金属層18の構成について説明する。
(Structure of Via Conductors 16 Arranged Linearly and Metal Layer 18)
The configuration of a plurality of linearly arranged via conductors 16 (via conductor aggregate 16A) and a plurality of metal layers 18 connected to the via conductor aggregate 16A will be described below with reference to FIGS. 4 to 9. FIG.

図4は、図1の領域Rで示されている要部拡大断面図である。図4に示す例において、5つのビア導体16は、基板1の厚み方向に直線状に並んでおり、ビア導体集合体16Aを形成している。各ビア導体16は、複数の絶縁層11Cの間に位置する4つの金属層18(18A1・18A2・18A3・18A4)を介して接続されている。すなわち、複数のビア導体16は、複数の絶縁層11Cによって構成される絶縁基板11の、第1面11Aと、第2面11Bとを、前記複数の金属層18を介して接続している。なお、以降の図面において、部材番号18Anは、ビア導体集合体16Aに含まれるビア導体16に接続する金属層であり、第1面11A側から数えてn層目の金属層であることを示している。 FIG. 4 is an enlarged cross-sectional view of a main part indicated by region R in FIG. In the example shown in FIG. 4, five via conductors 16 are arranged linearly in the thickness direction of substrate 1 to form via conductor assembly 16A. Each via conductor 16 is connected via four metal layers 18 (18A1, 18A2, 18A3, 18A4) located between the plurality of insulating layers 11C. That is, the plurality of via conductors 16 connect the first surface 11A and the second surface 11B of the insulating substrate 11 composed of the plurality of insulating layers 11C via the plurality of metal layers 18 . In the drawings below, the member number 18An denotes a metal layer connected to the via conductors 16 included in the via-conductor assembly 16A, and is the n-th metal layer counted from the first surface 11A side. ing.

図5は、図2の領域Sを上面から平面透視したときの金属層18A1~18A4の配置を示す図である。換言すると、図5は、5つのビア導体16が直線状に並んだ方向に向かって絶縁基板11を平面透視した図である。なお、簡単のために、図5は、金属層18A1~18A4以外の部材については省略して示している。また、ビア導体集合体16Aは、金属層18A1~18A4の群の中央部に位置している。 FIG. 5 is a diagram showing the arrangement of the metal layers 18A1 to 18A4 when the area S in FIG. 2 is viewed from above. In other words, FIG. 5 is a plan perspective view of insulating substrate 11 in the direction in which five via conductors 16 are arranged in a straight line. For the sake of simplicity, FIG. 5 omits members other than the metal layers 18A1 to 18A4. Via conductor assembly 16A is located in the central portion of the group of metal layers 18A1 to 18A4.

図6は、直線状に並んだ5つのビア導体16および金属層18A1~18A4の構成を示す斜視図である。図6の符号601に示す図は、金属層18A1~18A4を、第1面11A側から順に並べた図である。なお、図5および図6に示す接続部Tは、金属層18と、ビア導体16との接続部である。また、接続部Tの中央を、金属層18とビア導体16との接続位置と定義する。 FIG. 6 is a perspective view showing a configuration of five linearly arranged via conductors 16 and metal layers 18A1 to 18A4. A diagram indicated by reference numeral 601 in FIG. 6 is a diagram in which the metal layers 18A1 to 18A4 are arranged in order from the first surface 11A side. 5 and 6 is a connection portion between the metal layer 18 and the via conductor 16. As shown in FIGS. Also, the center of the connection portion T is defined as the connection position between the metal layer 18 and the via conductor 16 .

図5および図6に示すように、ビア導体集合体16Aに接続されている金属層18A1~18A4は、ビア導体集合体16Aに含まれるビア導体16から互いに異なる方向に延びている。 As shown in FIGS. 5 and 6, metal layers 18A1-18A4 connected to via-conductor assembly 16A extend in different directions from via-conductors 16 included in via-conductor assembly 16A.

また、図5に示すように、例えば、金属層18A1(第1の金属層)と金属層18A2(第2の金属層)とは、金属層18A1を、ビア導体集合体16Aを軸として回転させた場合に、基板1の平面透視において金属層18A2と重なる構成である。 Further, as shown in FIG. 5, for example, metal layer 18A1 (first metal layer) and metal layer 18A2 (second metal layer) are formed by rotating metal layer 18A1 around via-conductor assembly 16A. In this case, it overlaps with the metal layer 18A2 when viewed through the substrate 1 from above.

さらに、図5に示すように、金属層18A1~18A4は、基板1の平面透視において、個々の金属層18がビア導体集合体16Aを軸として周期的に回転した位置関係にある。 Furthermore, as shown in FIG. 5, the metal layers 18A1 to 18A4 are in a positional relationship in which each metal layer 18 is periodically rotated about the via-conductor assembly 16A when viewed through the substrate 1 from above.

検出装置100が作動すると、検出素子2または電子素子3が発熱する。基板1には、例えばセラミックによって構成される絶縁層11Cと、金属導体であるビア導体16および金属層18とが含まれるが、絶縁層11Cと、金属導体とでは熱による膨張度が異なる。そのため、X線検出装置の作動に伴い生じた熱によって、熱膨張差に起因する応力が生じる虞がある。 When the detection device 100 operates, the detection element 2 or the electronic element 3 generates heat. The substrate 1 includes an insulating layer 11C made of ceramic, for example, and via conductors 16 and metal layers 18, which are metal conductors. Therefore, heat generated by the operation of the X-ray detection device may cause stress due to the difference in thermal expansion.

上述の構成により、検出素子2または電子素子3が発熱した場合でも、絶縁層11C、ビア導体16および金属層18の間の熱膨張差による応力が分散される。これにより、X線検出素子を搭載する基板1に歪みが生じる可能性を低減できる。 With the above configuration, even when the detecting element 2 or the electronic element 3 generates heat, the stress due to the difference in thermal expansion between the insulating layer 11C, the via conductors 16 and the metal layer 18 is dispersed. This reduces the possibility that the substrate 1 on which the X-ray detection element is mounted is distorted.

(金属層18の構成例)
図7は、金属層18の構成例を示す平面図である。図7の符号701に示す金属層18(G)は、略正方形の形状を有しており、接続部Tは、正方形の1つの角に近い位置(第1の位置)に設けられている。図7の符号702に示す金属層18(H)は、接続部Tが、正方形の隣接する2つの角の間であり、かつ当該2つの角間の辺から、離隔した位置(第2の位置)に設けられている点が、金属層18Aと異なる。なお、以降の図面において、部材番号の末尾に(G)と付されているものは、接続部Tが上記第1の位置に設けられている金属層(第1の金属層)であることを示している。一方、部材番号の末尾に(H)と付されているものは、接続部Tが上記第2の位置に設けられている金属層(第2の金属層)であることを示している。
(Configuration example of metal layer 18)
FIG. 7 is a plan view showing a configuration example of the metal layer 18. As shown in FIG. The metal layer 18 (G) indicated by reference numeral 701 in FIG. 7 has a substantially square shape, and the connection portion T is provided at a position (first position) near one corner of the square. In the metal layer 18 (H) indicated by reference numeral 702 in FIG. 7, the connecting portion T is located between two adjacent corners of the square and separated from the sides between the two corners (second position). is provided in the metal layer 18A. It should be noted that, in the subsequent drawings, those with (G) at the end of the member number indicate that the metal layer (first metal layer) provided with the connection portion T at the first position. showing. On the other hand, (H) at the end of the member number indicates that the connection portion T is the metal layer (second metal layer) provided at the second position.

また、接続部Tの中央と金属層18(G)の外縁との間の距離L2は、接続部Tの中央と金属層18(G)の中央Pとの間の距離L1よりも短い。金属層18(H)についても同様である。L2がL1よりも短いことにより、金属層18は、ビア導体に対して顕著に変位することができ、金属層と絶縁層との間で発生する応力を効果的に分散させることができる。 Also, the distance L2 between the center of the connection portion T and the outer edge of the metal layer 18(G) is shorter than the distance L1 between the center of the connection portion T and the center P of the metal layer 18(G). The same applies to the metal layer 18(H). Since L2 is shorter than L1, the metal layer 18 can be significantly displaced with respect to the via conductor, and the stress generated between the metal layer and the insulating layer can be effectively dispersed.

なお、金属層18の形状は、正方形状に限定されない、例えば、長方形、多角形状、円形状などであってもよい。 In addition, the shape of the metal layer 18 is not limited to a square shape, and may be, for example, a rectangular shape, a polygonal shape, a circular shape, or the like.

(金属層18Anの構成(変形例))
図1~図6では、ビア導体集合体16Aに、4つの金属層18が接続されている(n=4)例を示している。しかしながら、ビア導体16および金属層18の数はこの例に限定されない。
(Structure of Metal Layer 18An (Modified Example))
1 to 6 show an example in which four metal layers 18 are connected to via conductor assembly 16A (n=4). However, the number of via conductors 16 and metal layers 18 is not limited to this example.

図8は、直線状に並ぶビア導体16(ビア導体集合体16A)と接続される複数の金属層18(金属層18An)の構成例を示す図である。図8は、n=8の場合を示しており、図6の符号601と同様に、金属層18Anを、第1面11A側から順に並べた図である。図8に示すように、直線状に並んだ複数のビア導体16に接続されている複数の金属層18には、ビア導体との接続位置(接続部Tの位置)が異なる金属層18が含まれていてもよい。より具体的には、図8に示すように、接続部Tの位置が上記第1の位置である金属層18An(G)の組(第1の金属層の組)と、上記第2の位置である金属層18An(H)の組(第2の金属層の組)とが含まれていてもよい。 FIG. 8 is a diagram showing a configuration example of a plurality of metal layers 18 (metal layers 18An) connected to linearly arranged via conductors 16 (via conductor aggregate 16A). FIG. 8 shows the case of n=8, and is a diagram in which the metal layers 18An are arranged in order from the first surface 11A side, like the reference numeral 601 in FIG. As shown in FIG. 8, the plurality of metal layers 18 connected to the plurality of linearly arranged via conductors 16 include metal layers 18 having different connection positions (positions of connection portions T) with the via conductors. It may be More specifically, as shown in FIG. 8, a set of metal layers 18An(G) (a set of first metal layers) in which the position of the connection portion T is at the first position and a set of metal layers 18An(G) at the second position. A set of metal layers 18An(H) (a set of second metal layers) may be included.

図9は、金属層18Anの別の構成例を示す図である。図9も、図6の符号601と同様に、金属層18Anを、第1面11A側から順に並べた図である。図9に示すように、接続部T位置が上記第1の位置である金属層18An(G)と、上記第2の位置である金属層18An(H)が交互に配置されていてもよい。 FIG. 9 is a diagram showing another configuration example of the metal layer 18An. FIG. 9 is also a diagram in which the metal layers 18An are arranged in order from the first surface 11A side, similarly to the reference numeral 601 in FIG. As shown in FIG. 9, the metal layer 18An(G) whose connection part T position is the first position and the metal layer 18An(H) whose connection part T is the second position may be alternately arranged.

(基板1の、積層方向において同一の位置にある金属層18について)
以下では、図10を用いて基板1の、積層方向において同一の位置にある金属層18について説明する。
(Regarding metal layers 18 at the same position in the stacking direction of substrate 1)
The metal layers 18 at the same position in the stacking direction of the substrate 1 will be described below with reference to FIG.

上述したように、基板1は、直線状に並ぶビア導体16の集合を複数備えている。 As described above, the substrate 1 has a plurality of sets of via conductors 16 arranged linearly.

基板1に含まれる複数の金属層18のうち、絶縁層11Cの積層方向(Z軸方向)において同一の位置にある前記金属層に注目する。 Of the plurality of metal layers 18 included in the substrate 1, the metal layers located at the same position in the stacking direction (Z-axis direction) of the insulating layer 11C are focused.

図10の符号1001~1004は、それぞれ絶縁層11Cの積層方向において同一の位置にある金属層18の構成例を示す平面概略図である。第1面11A側から数えて、符号1001は第1層目、符号1001は第2層目、符号1003は第3層目、符号1004は第4層目を示している。なお、簡単のために、基板1に含まれる直線状に並ぶビア導体16の集合のうち、16個の集合に接続される金属層18のみを図示している。 Reference numerals 1001 to 1004 in FIG. 10 are schematic plan views showing configuration examples of the metal layers 18 at the same positions in the stacking direction of the insulating layer 11C. Counting from the first surface 11A side, reference numeral 1001 indicates the first layer, reference numeral 1001 indicates the second layer, reference numeral 1003 indicates the third layer, and reference numeral 1004 indicates the fourth layer. For the sake of simplicity, only metal layers 18 connected to 16 groups of via conductors 16 arranged linearly on substrate 1 are shown.

図10に示されるように、積層方向において同一の位置にある金属層18An(第3の金属層)と、金属層18Bn(第4の金属層)とは、互いに接続していない。金属層18Anは、第1のビア導体集合体16Aに含まれるビア導体16に接続されるn層目の金属層を示している。金属層18Bnは、第2のビア導体集合体16Bに含まれるビア導体16に接続されるn層目の金属層を示している。 As shown in FIG. 10, the metal layer 18An (third metal layer) and the metal layer 18Bn (fourth metal layer) at the same position in the stacking direction are not connected to each other. A metal layer 18An represents an n-th metal layer connected to the via conductors 16 included in the first via-conductor aggregate 16A. A metal layer 18Bn indicates an n-th metal layer connected to the via conductors 16 included in the second via-conductor aggregate 16B.

当該構成により、積層方向において同一の位置にある金属層同士が重なっていないため、金属導体と絶縁層11Cとの間で発生する応力が分散されやすくなる。また、異なるビア導体集合体同士が電気的に接続されないため、電気信号を正確に伝送することができる。 With this configuration, the metal layers at the same position in the stacking direction do not overlap with each other, so the stress generated between the metal conductor and the insulating layer 11C is easily dispersed. In addition, since different via conductor aggregates are not electrically connected to each other, electrical signals can be accurately transmitted.

また、積層方向において同一の位置にある金属層18An(第3の金属層)と、金属層18Bn(第4の金属層)とは、各々の金属層が接続されている第1のビア導体集合体16Aまたは第2のビア導体集合体16Bに対して同一の方向に位置している。換言すると、積層方向において同一の位置にある各金属層18は、平面視において同じ位置に接続部Tを有している。 Also, the metal layer 18An (third metal layer) and the metal layer 18Bn (fourth metal layer) located at the same position in the lamination direction are connected to the first via conductor set. It is positioned in the same direction with respect to the body 16A or the second via conductor assembly 16B. In other words, each metal layer 18 at the same position in the stacking direction has the connection portion T at the same position in plan view.

当該構成により、絶縁層の積層方向における同一の位置において、複数のビア導体集合体に接続される金属層が分散して配置されるため、金属導体と絶縁層との間で発生する応力が分散されやすくなる。また、絶縁層11Cの積層方向における同一の位置において金属層18がバランスよく配置されるため、基板の均質性が向上する。 With this configuration, the metal layers connected to the plurality of via-conductor aggregates are dispersedly arranged at the same position in the stacking direction of the insulating layers, so that the stress generated between the metal conductors and the insulating layers is dispersed. easier to be Further, since the metal layers 18 are arranged in a well-balanced manner at the same position in the stacking direction of the insulating layer 11C, the homogeneity of the substrate is improved.

(基板1を平面透視したときの金属層18について)
以下では、図11を用いて、基板1を平面透視したときの、金属層18について説明する。
(Regarding the metal layer 18 when the substrate 1 is viewed through the plane)
Below, the metal layer 18 when the board|substrate 1 is planarly seen through is demonstrated using FIG.

図11は、基板1を平面透視したときの金属層18を示す平面概略図である。なお、図11では、簡単のために、第1のビア導体集合体16A、第2のビア導体集合体16B、第3のビア導体集合体16C、第4のビア導体集合体16Dに注目し、これらの集合に接続されている金属層18のみを示している。金属層18Cnは、第3のビア導体集合体16Cに含まれるビア導体16に接続されるn層目の金属層を示している。金属層18Dnは、第4のビア導体集合体16Dに含まれるビア導体16に接続されるn層目の金属層を示している。 FIG. 11 is a schematic plan view showing the metal layer 18 when the substrate 1 is viewed through the plane. In FIG. 11, for the sake of simplicity, attention is focused on the first via-conductor assembly 16A, the second via-conductor assembly 16B, the third via-conductor assembly 16C, and the fourth via-conductor assembly 16D. Only the metal layers 18 connected to these sets are shown. A metal layer 18Cn represents an n-th metal layer connected to the via conductors 16 included in the third via-conductor aggregate 16C. A metal layer 18Dn indicates an n-th metal layer connected to the via conductors 16 included in the fourth via-conductor aggregate 16D.

図11に示されるように、第1のビア導体集合体16Aに接続されている金属層18Anの少なくとも一部と、第2のビア導体集合体16Bに接続されている金属層18Bnの少なくとも一部とは、基板1の平面透視において重なっている。このことは、隣接するビア導体集合体同士について同様である。図11では、隣接するビア導体集合体にそれぞれ接続された金属層18が重複している箇所を、斜線領域Qで示している。また、図5に示す例と同様に、第1のビア導体集合体16Aは、金属層18A1~18A4の群の中央部に位置している。同様に第2のビア導体集合体16Bは、金属層18B1~18B4の群の中央部に位置し、第3のビア導体集合体16Cは、金属層18C1~18C4の群の中央部に位置し、第4のビア導体集合体16Dは、金属層18D1~18D4の群の中央部に位置している。 As shown in FIG. 11, at least part of metal layer 18An connected to first via-conductor assembly 16A and at least part of metal layer 18Bn connected to second via-conductor assembly 16B. are overlapped when the substrate 1 is seen through the plane. This is the same for adjacent via conductor aggregates. In FIG. 11, hatched areas Q indicate overlapping portions of the metal layers 18 connected to adjacent via conductor aggregates. Further, similarly to the example shown in FIG. 5, the first via-conductor assembly 16A is located in the central portion of the group of metal layers 18A1 to 18A4. Similarly, the second via-conductor assembly 16B is located in the center of the group of metal layers 18B1-18B4, the third via-conductor assembly 16C is located in the center of the group of metal layers 18C1-18C4, The fourth via-conductor aggregate 16D is located in the center of the group of metal layers 18D1-18D4.

当該構成により、隣接するビア導体集合体合にそれぞれ接続された複数の金属層同士が積層体の平面透視において互いに重なる部分が存在するため、X線の遮蔽効果を高めることができる。 With this configuration, the plurality of metal layers connected to the adjacent via-conductor aggregates have portions that overlap each other when the laminate is viewed through the plan view, so that the X-ray shielding effect can be enhanced.

上述の実施形態では、絶縁基板11の第1面11A側と第2面11B側とを接続する複数のビア導体16が全て直線状に並んでいる例を示しているが、当該複数のビア導体16の少なくとも一部が直線状に並んでいればよい。例えば、絶縁基板11は、直線状に並ぶビア導体を含む第1絶縁基板と、電子素子3の大きさに合わせて、配線を引き回すための第2絶縁基板とを含んでもよい。当該第2絶縁基板は、内部にビア導体16および内部配線層を含み得る。 In the above-described embodiment, the plurality of via conductors 16 connecting the first surface 11A side and the second surface 11B side of the insulating substrate 11 are all arranged in a straight line. At least part of 16 should just be arranged in a straight line. For example, the insulating substrate 11 may include a first insulating substrate including linearly arranged via conductors and a second insulating substrate for routing wiring according to the size of the electronic element 3 . The second insulating substrate may include via conductors 16 and internal wiring layers therein.

〔付記事項〕
以上、本開示に係る発明について、諸図面および実施例に基づいて説明してきた。しかし、本開示に係る発明は上述した各実施形態に限定されるものではない。すなわち、本開示に係る発明は本開示で示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示に係る発明の技術的範囲に含まれる。つまり、当業者であれば本開示に基づき種々の変形または修正を行うことが容易であることに注意されたい。また、これらの変形または修正は本開示の範囲に含まれることに留意されたい。
[Additional notes]
The invention according to the present disclosure has been described above based on the drawings and examples. However, the invention according to the present disclosure is not limited to each embodiment described above. That is, the invention according to the present disclosure can be variously modified within the scope shown in the present disclosure, and the embodiments obtained by appropriately combining the technical means disclosed in different embodiments can also be applied to the invention according to the present disclosure. Included in the technical scope. In other words, it should be noted that a person skilled in the art can easily make various variations or modifications based on this disclosure. Also, note that these variations or modifications are included within the scope of this disclosure.

1 ・・・基板
11 ・・・絶縁基板
11A・・・第1面
11B・・・第2面
11C・・・絶縁層
12 ・・・第1搭載部
13 ・・・第2搭載部
16 ・・・ビア導体
16A、16B、16C、16D・・・ビア導体集合体
17 ・・・配線パターン
18 ・・・金属層
2 ・・・検出素子
3 ・・・電子素子
100・・・検出装置
Reference Signs List 1 Substrate 11 Insulating substrate 11A First surface 11B Second surface 11C Insulating layer 12 First mounting portion 13 Second mounting portion 16 Via conductors 16A, 16B, 16C, 16D Via conductor assembly 17 Wiring pattern 18 Metal layer 2 Detecting element 3 Electronic element 100 Detecting device

Claims (10)

積層体であって、
複数の絶縁層と、
該複数の絶縁層の間に位置する複数の金属層と、
X線検出素子が搭載される第1搭載部および電子素子が搭載される、前記第1搭載部と反対側の第2搭載部と、
前記第1搭載部が位置する側と、前記第2搭載部が位置する側とを前記金属層を介して接続する複数のビア導体とを備え、
前記複数の絶縁層の積層方向において、前記複数のビア導体が直線状に並んだビア導体集合体を少なくとも1つ有しており、
前記積層体において、前記ビア導体集合体に接続されている複数の金属層の少なくとも一部は、前記ビア導体集合体から互いに異なる方向に延びている基板。
A laminate,
a plurality of insulating layers;
a plurality of metal layers positioned between the plurality of insulating layers;
a first mounting portion on which an X-ray detection element is mounted and a second mounting portion on which an electronic element is mounted, on the opposite side of the first mounting portion;
a plurality of via conductors connecting the side on which the first mounting portion is located and the side on which the second mounting portion is located through the metal layer;
having at least one via-conductor assembly in which the plurality of via-conductors are arranged linearly in the stacking direction of the plurality of insulating layers;
In the laminate, at least a portion of the plurality of metal layers connected to the via-conductor assembly extends in different directions from the via-conductor assembly.
前記ビア導体集合体に接続される複数の金属層は、第1の金属層と第2の金属層とを含んでおり、前記第1の金属層は、前記ビア導体集合体を軸として回転させた場合に、前記基板の平面透視において前記第2の金属層と重なる、請求項1に記載の基板。 The plurality of metal layers connected to the via-conductor assembly includes a first metal layer and a second metal layer, and the first metal layer rotates about the via-conductor assembly as an axis. 2. The substrate according to claim 1, which overlaps said second metal layer in plan view of said substrate when said substrate is in a plan view. 前記ビア導体集合体に接続される複数の金属層は、前記基板の平面透視において、各金属層が前記ビア導体集合体を軸として周期的に回転した位置関係にある、請求項2に記載の基板。 3. The plurality of metal layers connected to the via-conductor assembly according to claim 2, wherein each metal layer has a positional relationship in which each metal layer is periodically rotated around the via-conductor assembly as an axis in plan perspective view of the substrate. substrate. 前記ビア導体集合体に接続される複数の金属層は、前記金属層における前記ビア導体との接続位置が第1の位置である第1の金属層の組と、第2の位置である第2の金属層の組とを含んでいる、請求項1から3のいずれか1項に記載の基板。 The plurality of metal layers connected to the via-conductor assembly includes a set of a first metal layer whose connection position with the via conductor in the metal layer is a first position and a second metal layer set whose connection position with the via conductor is a second position. 4. A substrate according to any one of claims 1 to 3, comprising a set of metal layers of . 前記ビア導体集合体を複数備えて第1のビア導体集合体および第2のビア導体集合体を含んでおり、
前記複数の金属層は、第3の金属層および第4の金属層を含んでおり、
前記絶縁層の積層方向における同一の位置にある前記複数の金属層において、前記第1のビア導体集合体に接続される前記第3の金属層と、前記第2のビア導体集合体に接続される前記第4の金属層とは、接続していない、請求項1から4のいずれか1項に記載の基板。
comprising a plurality of the via-conductor assemblies, including a first via-conductor assembly and a second via-conductor assembly;
the plurality of metal layers includes a third metal layer and a fourth metal layer;
In the plurality of metal layers located at the same position in the stacking direction of the insulating layers, the third metal layer connected to the first via-conductor aggregate and the third metal layer connected to the second via-conductor aggregate 5. A substrate according to any one of claims 1 to 4, wherein the fourth metal layer is not connected.
前記ビア導体集合体を複数備えて第1のビア導体集合体および第2のビア導体集合体を含んでおり、
前記第1のビア導体集合体に接続される前記複数の金属層の少なくとも一部と、前記第1のビア導体集合体に隣接する前記第2のビア導体集合体に接続される前記複数の金属層の少なくとも一部とは、前記積層体の平面透視において重なっている、請求項1から5のいずれか1項に記載の基板。
comprising a plurality of the via-conductor assemblies, including a first via-conductor assembly and a second via-conductor assembly;
At least part of the plurality of metal layers connected to the first via-conductor assembly, and the plurality of metal layers connected to the second via-conductor assembly adjacent to the first via-conductor assembly 6. The substrate according to any one of claims 1 to 5, wherein at least a portion of the layer overlaps with the laminate when seen from above.
前記ビア導体集合体を複数備えて第1のビア導体集合体および第2のビア導体集合体を含んでおり、
前記複数の金属層は、第3の金属層および第4の金属層を含んでおり、
前記絶縁層の積層方向における同一の位置にある前記複数の金属層において、前記第1のビア導体集合体に接続される前記第3の金属層と、前記第2のビア導体集合体に接続される前記第4の金属層とは、各々の金属層が接続されている前記第1のビア導体集合体または前記第2のビア導体集合体に対して同一の方向に位置している、請求項1から6のいずれか1項に記載の基板。
comprising a plurality of the via-conductor assemblies, including a first via-conductor assembly and a second via-conductor assembly;
the plurality of metal layers includes a third metal layer and a fourth metal layer;
In the plurality of metal layers located at the same position in the stacking direction of the insulating layers, the third metal layer connected to the first via-conductor aggregate and the third metal layer connected to the second via-conductor aggregate and said fourth metal layer is positioned in the same direction with respect to said first via-conductor assembly or said second via-conductor assembly to which each metal layer is connected. 7. The substrate according to any one of 1 to 6.
前記複数の金属層の少なくとも一部において、前記ビア導体との接続位置と当該金属層の外縁との間の距離は、前記接続位置と当該金属層の中央との間の距離よりも短い、請求項1から7のいずれか1項に記載の基板。 In at least some of the plurality of metal layers, a distance between a connection position with the via conductor and an outer edge of the metal layer is shorter than a distance between the connection position and the center of the metal layer. Item 8. The substrate according to any one of Items 1 to 7. 請求項1から8のいずれか1項に記載の基板と、
前記第1搭載部に搭載されたX線検出素子と、
前記第2搭載部に搭載された電子素子とを有する、検出装置。
A substrate according to any one of claims 1 to 8;
an X-ray detection element mounted on the first mounting portion;
and an electronic element mounted on the second mounting portion.
モジュール基板と、
該モジュール基板にはんだを介して接続された請求項9に記載の検出装置とを有する、検出モジュール。
a module substrate;
A detection module according to claim 9 connected to said module substrate via solder.
JP2021053857A 2021-03-26 2021-03-26 Substrate, detection device, and detection module Pending JP2022151000A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021053857A JP2022151000A (en) 2021-03-26 2021-03-26 Substrate, detection device, and detection module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021053857A JP2022151000A (en) 2021-03-26 2021-03-26 Substrate, detection device, and detection module

Publications (1)

Publication Number Publication Date
JP2022151000A true JP2022151000A (en) 2022-10-07

Family

ID=83464619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021053857A Pending JP2022151000A (en) 2021-03-26 2021-03-26 Substrate, detection device, and detection module

Country Status (1)

Country Link
JP (1) JP2022151000A (en)

Similar Documents

Publication Publication Date Title
JP6096890B2 (en) Imaging device mounting substrate and imaging apparatus
US20180240746A1 (en) Electronic component mounting board, electronic device, and electronic module
JP2018073905A (en) Electronic component mounting board, electronic device and electronic module
JP5842859B2 (en) Multilayer wiring board and module having the same
JP6809876B2 (en) Manufacturing method of wiring board, electronic device and wiring board
JP2022151000A (en) Substrate, detection device, and detection module
JP2016115736A (en) Semiconductor element package and semiconductor device
JP6835674B2 (en) Detection element mounting board, detection device and detection module
JP6819603B2 (en) Multilayer ceramic substrate and its manufacturing method
JP2005210028A (en) Multi-molded wiring board
JP7007127B2 (en) Detection element mounting board, detection device and detection module
JP2015046562A (en) Package for storing electronic element and electronic device
JP6791771B2 (en) Detection element mounting board, detection device and detection module
JP6798871B2 (en) Substrate for mounting detection element and detection device
JP6813379B2 (en) Detection element mounting board, detection device and detection module
JP2018049988A (en) Wiring substrate, electronic device, and electronic module
JP6250943B2 (en) Wiring board
JP2015225893A (en) Wiring board and electronic apparatus
JP6181455B2 (en) Wiring board
WO2023074342A1 (en) Substrate for mounting electronic elements, electronic device, and electronic module
JP2019009381A (en) Imaging device lid and imaging device
JP6382615B2 (en) Wiring board, electronic device, and mounting structure of electronic device
JP7358525B2 (en) Substrates for mounting electronic elements, electronic devices, and electronic modules
WO2023026904A1 (en) Substrate for mounting electronic element, electronic device, and electronic module
JP2000208947A (en) Wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240220

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240418