JP2022145558A - 電子部品及びその製造方法、並びに、実装基板の製造方法 - Google Patents

Abstract

【課題】ランドパターンのレイアウトを変更することなく、ハンダに残存するボイドを低減可能な表面実装型の電子部品を提供する。【解決手段】電子部品１は、端子形成エリアＡを有する実装面１１と、端子形成エリアＡにアレイ状に配列された複数の端子電極１２とを備える。端子形成エリアＡの中心点Ｃ２は、実装面１１の中心点Ｃ１に対してオフセットしている。これにより、実装基板２０への実装時において、ランドパターンにハンダペーストを供給した後、搭載領域１ａの中心点Ｃ０と実装面１１の中心点Ｃ１が一致するようマウントすれば、ランドパターン２２と端子電極１２の平面位置に所定のずれが生じる。このため、ランドパターン２２のレイアウトを変更することなく、ハンダ内部のボイドを外部に放出することが可能となる。【選択図】図２

Description

本発明は電子部品及びその製造方法に関し、特に、実装面に複数の端子電極がアレイ状に配列された構造を有する表面実装型の電子部品及びその製造方法に関する。また、本発明は、このような電子部品が搭載された実装基板の製造方法に関する。

表面実装型の電子部品を実装基板に搭載する際には、実装基板のランドパターンにハンダペーストを供給し、ハンダペーストと電子部品の端子電極が接するよう、電子部品を実装基板にマウントした後、ハンダペーストを溶融させるリフローが行われる。しかしながら、リフロー後のハンダに多くのボイドが含まれると、接続強度の低下、放熱性の低下、電気抵抗値の増大などが生じる。このような問題は、流動性の少ない鉛フリーハンダを用いた場合において特に顕著である。つまり、鉛フリーハンダを用いると、ハンダペーストから発生する揮発性ガスやフラックス残渣がハンダ内から外部に放出されにくく、そのままハンダ内部に留まることによってボイドが生じてしまう。

このようなボイドを低減する方法として、特許文献１には、実装基板上のランドパターンを電子部品の端子電極に対して所定の角度ずれを持たせる、或いは、平面位置をずらすという方法が開示されている。これによれば、リフローによって溶融したハンダの表面エネルギーが低下することから、ハンダ内部のボイドが外部に放出されやすくなる。

特開２０１０－２０６１６６号公報

しかしながら、実装基板には多数の電子部品が搭載されることから、ランドパターンの設計変更は現実的に容易ではないという問題があった。

したがって、本発明は、ランドパターンのレイアウトを変更することなく、ハンダに残存するボイドを低減することが可能な表面実装型の電子部品及びその製造方法を提供することを目的とする。また、本発明は、このような電子部品が搭載された実装基板の製造方法を提供することを目的とする。

本発明の一側面による電子部品は、端子形成エリアを有する実装面と、端子形成エリアにアレイ状に配列された複数の端子電極とを備え、端子形成エリアの中心点は、実装面の中心点に対してオフセットしていることを特徴とする。

本発明によれば、実装基板への実装時において、ランドパターンにハンダペーストを供給した後、搭載領域の中心点と実装面の中心点が一致するようマウントすれば、ランドパターンと端子電極の平面位置に所定のずれが生じる。これにより、ランドパターンのレイアウトを変更することなく、ハンダ内部のボイドを外部に放出することが可能となる。

本発明において、実装面は、端子形成エリアを構成し、複数の端子電極に接続された内部回路が形成されたチップ本体部からなるチップ面と、チップ本体部の周囲を覆うモールド部材からなるモールド面とを含み、実装面は互いに向かい合う第１及び第２のエッジを有し、実装面上におけるモールド面の幅は、第１のエッジにおける幅と第２のエッジにおける幅が異なっていても構わない。これによれば、チップ本体部を設計変更することなく、端子形成エリアの中心点を一方向にオフセットさせることが可能となる。

この場合、実装面は、互いに向かい合い、且つ、第１及び第２のエッジの一方の端部同士及び他方の端部同士をそれぞれ繋ぐ第３及び第４のエッジをさらに有し、実装面上におけるモールド面の幅は、第３のエッジにおける幅と第４のエッジにおける幅が異なっていても構わない。これによれば、チップ本体部を設計変更することなく、端子形成エリアの中心点を斜め方向にオフセットさせることが可能となる。

本発明の他の側面による電子部品は、端子形成エリアを有する実装面と、端子形成エリアにアレイ状に配列された複数の端子電極とを備え、端子形成エリアを区画する各エッジは、実装面の対応する各エッジに対して所定の傾きを有していても構わない。

本発明によれば、実装基板への実装時において、ランドパターンにハンダペーストを供給した後、搭載領域の中心点と実装面の中心点が一致するようマウントすれば、ランドパターンと端子電極の平面位置に所定のずれが生じる。これにより、ランドパターンのレイアウトを変更することなく、ハンダ内部のボイドを外部に放出することが可能となる。

本発明において、実装面は、端子形成エリアを構成し、複数の端子電極に接続された内部回路が形成されたチップ本体部からなるチップ面と、チップ本体部の周囲を覆うモールド部材からなるモールド面とを含み、実装面上におけるモールド面の幅は、実装面の各エッジに沿って変化するものであっても構わない。これによれば、チップ本体部を設計変更することなく、複数の端子電極の座標を回転させることが可能となる。

本発明の一側面による電子部品の製造方法は、実装面に複数の端子電極が形成されたチップ本体部を作製する第１の工程と、実装面に対して垂直なチップ本体部の第１及び第２の側面をモールド部材で覆う第２の工程とを備え、第２の工程においては、第１の側面を覆うモールド部材よりも第２の側面を覆うモールド部材を厚くすることを特徴とする。

本発明によれば、実装面に対して端子形成エリアがオフセットした電子部品を容易に作製することが可能となる。

本発明の他の側面による電子部品の製造方法は、実装面に複数の端子電極が形成されたチップ本体部を作製する第１の工程と、実装面に対して垂直なチップ本体部の側面をモールド部材で覆う第２の工程とを備え、第２の工程においては、側面を覆うモールド部材の厚さが実装面の対応するエッジに沿って変化するよう、モールド部材を形成することを特徴とする。

本発明によれば、実装面に対して端子形成エリアが回転ずれした電子部品を容易に作製することが可能となる。

本発明による実装基板の製造方法は、複数のランドパターンが設けられた搭載領域を有する実装基板を用意する第１の工程と、複数のランドパターンにハンダペーストを供給した後、上記の電子部品を搭載領域に搭載する第２の工程と、加熱によりハンダペーストを溶融させる第３の工程とを備え、第２の工程においては、複数のランドパターンに、対応する端子電極と重なる領域と重ならない領域が生じるよう、電子部品を搭載することを特徴とする。

本発明によれば、加熱によってハンダペーストが溶融すると電子部品がセルフアライメントされ、これに伴ってハンダペーストが流動することから、ハンダペーストの流動時にボイドが外部に放出されやすくなる。

このように、本発明によれば、ランドパターンのレイアウトを変更することなく、ハンダに残存するボイドを低減することが可能となる。

図１は、本発明の第１の実施形態による電子部品１の略断面図である。 図２は、電子部品１を実装面側から見た略平面図である。 図３は、電子部品１が搭載される実装基板２０の表面２１の一部を示す略平面図である。 図４は、実装基板２０の搭載領域１ａに電子部品１を搭載した状態を説明するための模式的な透視平面図である。 図５（ａ）はハンダペースト２３を介してランドパターン２２と端子電極１２を接続した直後の状態を示す略断面図であり、図５（ｂ）はリフロー後の状態を示す略断面図である。 図６は、本発明の第２の実施形態による電子部品２の略断面図である。 図７は、電子部品２を実装面側から見た略平面図である。 図８は、第２の実施形態の変形例による電子部品２ａの略断面図である。 図９は、本発明の第３の実施形態による電子部品３を実装面側から見た略平面図である。 図１０は、実装基板２０の搭載領域１ａに電子部品３を搭載した状態を説明するための模式的な透視平面図である。 図１１は、本発明の第４の実施形態による電子部品４を実装面側から見た略平面図である。 図１２は、第１の実施形態による電子部品１の製造方法を説明するための模式的な平面図である。 図１３は、第３の実施形態による電子部品３の製造方法を説明するための模式的な平面図である。 図１４は、第２の実施形態による電子部品２の製造方法を説明するための工程図である。 図１５は、第２の実施形態による電子部品２の製造方法を説明するための工程図である。 図１６は、第２の実施形態による電子部品２の製造方法を説明するための工程図である。 図１７は、第２の実施形態による電子部品２の製造方法を説明するための工程図である。 図１８は、第４の実施形態による電子部品４の製造方法を説明するための工程図である。 図１９（ａ）～（ｆ）は、エッジＡａ～Ａｄと側面１４ａ～１４ｄのエッジとの関係のバリエーションを示す模式的な平面図である。

以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。

＜第１の実施形態＞
図１は、本発明の第１の実施形態による電子部品１の略断面図である。また、図２は電子部品１を実装面側から見た略平面図である。

図１及び図２に示すように、第１の実施形態による電子部品１は、チップ本体部１０と、チップ本体部１０の実装面１１にアレイ状に配列された複数の端子電極１２とを備えている。チップ本体部１０の内部は、端子電極１２に接続された内部回路１８が形成されている。内部回路１８の種類については特に限定されない。

図２に示すように、実装面１１には端子形成エリアＡが定義される。端子形成エリアＡは、複数の端子電極１２が形成されたエリアであり、全ての端子電極１２を囲む矩形状の領域である。図２に示す例では、端子電極１２が１６個設けられているが、端子電極１２の数については限定されない。また、全ての端子電極１２がｘ方向及びｙ方向に整列している必要はなく、端子形成エリアＡ内に端子電極１２のない領域が存在しても構わない。さらに、端子電極１２のサイズや形状についても全てが同じである必要もなく、例えば、一部の端子電極１２のサイズが大きくても構わない。また、端子電極１２の平面形状についても図２に示すような四角形に限定されず、円形など他の平面形状であっても構わない。

本実施形態においては、端子形成エリアＡの平面位置が実装面１１に対してオフセットしている。つまり、端子形成エリアＡのエッジと実装面１１のエッジと間の距離は一定ではなく、実装面１１のエッジ１１ａ～１１ｄと端子形成エリアＡのエッジＡａ～Ａｄの距離をＷ１～Ｗ４とした場合、
Ｗ１＜Ｗ２、又は、
Ｗ３＜Ｗ４
に設計されている。さらに、
Ｗ１＜Ｗ２、且つ、
Ｗ３＜Ｗ４
であっても構わない。ここで、実装面１１の互いに向かい合うエッジ１１ａ，１１ｂ及び端子形成エリアＡの互いに向かい合うエッジＡａ，Ａｂはｙ方向に延在し、実装面１１の互いに向かい合うエッジ１１ｃ，１１ｄ及び端子形成エリアＡの互いに向かい合うエッジＡｃ，Ａｄはｘ方向に延在する。但し、エッジ１１ａ，１１ｂの一方又は両方は、ｙ方向に対して所定の傾きを有していても構わない。同様に、エッジ１１ｃ，１１ｄの一方又は両方は、ｘ方向に対して所定の傾きを有していても構わない。したがって、エッジ１１ａ，１１ｂとエッジ１１ｃ，１１ｄが厳密に垂直である必要はなく、エッジ１１ａ，１１ｂのｙ方向における一方の端部同士がエッジ１１ｃによって繋がれ、エッジ１１ａ，１１ｂのｙ方向における他方の端部同士がエッジ１１ｄによって繋がれていれば足りる。そして、距離Ｗ１，Ｗ２はそれぞれ実装面１１のエッジ１１ａ，１１ｂと端子形成エリアＡのエッジＡａ，Ａｂのｘ方向における距離を指し、距離Ｗ３，Ｗ４はそれぞれ実装面１１のエッジ１１ｃ，１１ｄと端子形成エリアＡのエッジＡｃ，Ａｄのｙ方向における距離を指す。

これにより、実装面１１の中心点Ｃ１と端子形成エリアＡの中心点Ｃ２は互いに一致せず、両者の平面位置はオフセットしている。図２に示す例では、実装面１１の中心点Ｃ１に対して端子形成エリアＡの中心点Ｃ２が左斜め下方向（－ｘ，－ｙ方向）にオフセットしている。

図３は、電子部品１が搭載される実装基板２０の表面２１の一部を示す略平面図である。

図３に示す実装基板２０の表面２１には、電子部品１を搭載するための搭載領域１ａが定義されている。搭載領域１ａの平面位置は、表面２１側から視認可能なアライメントマーク２４によって識別される。搭載領域１ａには、電子部品１の端子電極１２と接続するための複数のランドパターン２２が設けられている。複数のランドパターン２２は搭載領域１ａに対してオフセットしておらず、したがって、搭載領域１ａ及び複数のランドパターン２２の中心点はいずれもＣ０である。

図４は、実装基板２０の搭載領域１ａに電子部品１を搭載した状態を説明するための模式的な透視平面図である。

電子部品１を搭載領域１ａに搭載する際には、ランドパターン２２にハンダペーストを供給した後、マウンタによって電子部品１をピックアップし、中心点Ｃ０とＣ１が一致し、且つ、電子部品１の外形と搭載領域１ａの外形が一致するよう、電子部品１を搭載領域１ａに搭載する。その結果、図４に示すように、実装基板２０の各ランドパターン２２とこれに対応する電子部品１の端子電極１２の平面位置の間には、中心点Ｃ１とＣ２のオフセットに相当する平面的な位置ずれが生じる。つまり、端子電極１２には、対応するランドパターン２２と重なる領域と重ならない領域が生じ、ランドパターン２２には、対応する端子電極１２と重なる領域と重ならない領域が生じる。この時、電子部品１の端子電極１２と実装基板２０のランドパターン２２の重なる領域は、電子部品１の端子電極１２の面積の４０％～９０％であることが望ましい。これを実現するためには、電子部品１の一辺の外形サイズが１～１０ｍｍ、端子電極１２の一辺のサイズが０．１～０．６ｍｍである場合、電子部品１の実装面１１の中心点Ｃ１と端子形成エリアＡの中心点Ｃ２のオフセット量は、０．０３～０．２５ｍｍであることが好ましい。

これにより、加熱によりハンダペースト２３を溶融させると、図５（ａ）に示すように、ランドパターン２２と端子電極１２を接続するハンダペースト２３は、オフセット方向に引き延ばされ、その表面積が増大する。そして、冷却後、図５（ｂ）に示すように、各ランドパターン２２の直上に端子電極１２が位置するよう、電子部品１がセルフアラインされる。セルフアラインされた状態において、ランドパターン２２とこれに対応する端子電極１２が完全に重なっている必要はないが、少なくとも、ランドパターン２２とこれに対応する端子電極１２の重なりは、ハンダペースト２３を溶融させる前よりも増加する。

このように、本実施形態による電子部品１は、実装面１１の中心点Ｃ１に対して端子形成エリアＡの中心点Ｃ２がオフセットしていることから、実装基板２０に搭載して加熱した直後においては、図５（ａ）に示すようにハンダペースト２３の表面積が増大する。これにより、ハンダペースト２３の内部に生じるボイドが外部に放出されやすくなる。さらに、ハンダペースト２３が溶融すると電子部品１がセルフアラインされ、これに伴ってハンダペースト２３が流動することから、ハンダペースト２３の流動時にボイドが外部に放出されやすくなる。

以上説明したように、本実施形態による電子部品１によれば、流動性の少ない鉛フリーハンダを用いた場合であっても、ハンダ内部のボイドが外部に放出されやすくなる。しかも、実装基板２０に対して設計変更を行う必要がないことから、既存の実装基板２０に実装した場合にも効果を発揮することが可能となる。

＜第２の実施形態＞
図６は、本発明の第２の実施形態による電子部品２の略断面図である。また、図７は電子部品２を実装面側から見た略平面図である。

図６及び図７に示すように、第２の実施形態による電子部品２は、チップ本体部１０の上面１３に複数のチップ部品４１，４２が搭載されており、チップ部品４１，４２を覆うようにチップ本体部１０がモールド部材３０によってモールドされている点において、第１の実施形態による電子部品１と相違している。上面１３は、実装面１１の反対側に位置する面であり、実装面１１と平行である。その他の基本的な構成については、第１の実施形態による電子部品１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。

チップ本体部１０の上面１３に搭載されたチップ部品４１，４２は、ハンダなどの導体材料を介してそれぞれ対応する端子電極１５に接続されている。チップ部品の種類については特に限定されないが、一例として、チップ部品４１はフィルタ回路または半導体ＩＣであり、チップ部品４２はキャパシタやインダクタなどの受動素子である。

モールド部材３０は、チップ本体部１０の上面１３のみならず、実装面１１及び上面１３に対して垂直な側面１４ａ～１４ｄを覆っている。但し、側面１４ａ～１４ｄが実装面１１及び上面１３に対して厳密に垂直である必要はなく、実質的に垂直であれば足りる。側面１４ａ，１４ｂはｙ方向に延在する面であり、側面１４ｃ，１４ｄはｘ方向に延在する面である。これにより、電子部品２の実装面１１は、チップ本体部１０からなるチップ面Ｓ１と、チップ本体部１０の周囲を覆うモールド部材３０からなるモールド面Ｓ２によって構成される。チップ面Ｓ１とモールド面Ｓ２は、同一平面を構成するものであっても構わない。

チップ本体部１０の側面１４ａ～１４ｄを覆うモールド部材３０の厚さは均一ではなく、図６に示すように、側面１４ａを覆うモールド部材３０の厚さＴ１よりも、側面１４ｂを覆うモールド部材３０の厚さＴ２の方が厚い。このため、側面１４ａ，１４ｂに位置するモールド面Ｓ２の幅をそれぞれＭ１，Ｍ２とした場合、
Ｍ１＜Ｍ２
である。側面１４ｃ，１４ｄを覆うモールド部材３０についても同様であり、側面１４ｃ，１４ｄに位置するモールド面Ｓ２の幅をそれぞれＭ３，Ｍ４とした場合、
Ｍ３＜Ｍ４
である。これにより、端子形成エリアＡがチップ本体部１０のチップ面Ｓ１に対してオフセットしていない場合であっても、モールド部材３０を含む電子部品２の全体の実装面１１の中心点Ｃ３に対して、端子形成エリアＡの中心点Ｃ４をオフセットさせることが可能となる。

図６及び図７に示す電子部品２は、チップ本体部１０にチップ部品４１，４２が搭載された構造を有しているが、チップ本体部１０にチップ部品４１，４２が搭載されていなくても構わない。あるいは、図８に示す変形例による電子部品２ａのように、複数のチップ部品４３，４４がモールド部材３０によって一括モールドされ、チップ部品４３，４４の端子電極１２が露出した構造であっても構わない。この場合であっても、第２の実施形態による電子部品２と同様の効果を得ることが可能となる。

＜第３の実施形態＞
図９は、本発明の第３の実施形態による電子部品３を実装面側から見た略平面図である。

図９に示すように、第３の実施形態による電子部品３は、端子形成エリアＡを区画する各エッジＡａ～Ａｄが側面１４ａ～１４ｄによって構成される実装面１１の各エッジに対して所定の傾きを有している点において、第１の実施形態による電子部品１と相違している。その他の基本的な構成については、第１の実施形態による電子部品１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。

端子形成エリアＡを区画する各エッジＡａ～Ａｄの傾きθは、本発明の主旨を逸脱しない範囲とし、望ましくは０．５～７°程度である。このように、エッジＡａ～Ａｄが傾きθを有していることから、エッジＡａ～Ａｄと側面１４ａ～１４ｄの距離Ｗ５は、側面１４ａ～１４ｄに沿って変化する。本実施形態においては、実装面１１の中心点と端子形成エリアＡの中心点は、いずれもＣ５である。但し、実装面１１の中心点と端子形成エリアＡの中心点が必ずしも一致している必要はない。

図１０は、実装基板２０の搭載領域１ａに電子部品３を搭載した状態を説明するための模式的な透視平面図である。実装基板２０の構成は図３に示した通りであり、搭載領域１ａ及び複数のランドパターン２２の中心点はいずれもＣ０である。但し、搭載領域１ａ及び複数のランドパターン２２の中心点が必ずしも一致している必要はない。

図１０に示すように、電子部品３を搭載領域１ａに搭載する際には、ランドパターン２２にハンダペーストを供給した後、マウンタによって電子部品３をピックアップし、中心点Ｃ０とＣ５が一致し、且つ、電子部品３の外形と搭載領域１ａの外形が一致するよう、電子部品３を搭載領域１ａに搭載する。その結果、実装基板２０の各ランドパターン２２とこれに対応する電子部品３の端子電極１２の平面位置の間には、角度θに相当する回転ずれが生じる。これにより、図５（ａ），（ｂ）を用いて説明したように、ハンダペースト２３の表面積が増大するとともに、セルフアライン時におけるハンダペースト２３の流動によって、ハンダペースト２３内のボイドが外部に放出されやすくなる。

ここで、エッジＡａ～Ａｄの傾きθは、各エッジにおいて必ずしも同一である必要はなく、エッジごとに異なっていても構わない。さらに、エッジＡａ～Ａｄの全てが実装面１１の各エッジに対して所定の傾きを有している必要はなく、エッジＡａ～Ａｄの一部のみが実装面１１の対応するエッジに対して所定の傾きを有していても構わない。例えば、図１９（ａ）に示すように、エッジＡｂと側面１４ｂのエッジが所定の傾きを有する一方、他のエッジＡａ，Ａｃ，Ａｄについては対応する側面１４ａ，１４ｃ，１４ｄのエッジと平行であっても構わない。このように１辺のみが傾きを有していても構わない。また、図１９（ｂ），（ｃ）に示すように、エッジＡａ，Ａｂと側面１４ａ，１４ｂのエッジが所定の傾きを有する一方、他のエッジＡｃ，Ａｄについては対応する側面１４ｃ，１４ｄのエッジと平行であっても構わない。また、このように２辺のみが傾きを有していても構わない。さらに、図１９（ｄ）～（ｆ）に示すように、エッジＡａ，Ａｂ，Ａｄと側面１４ａ，１４ｂ，１４ｄのエッジが所定の傾きを有する一方、残りのエッジＡｃについては対応する側面１４ｃのエッジと平行であっても構わない。また、このように３辺のみが傾きを有していても構わない。

＜第４の実施形態＞
図１１は、本発明の第４の実施形態による電子部品４を実装面側から見た略平面図である。

図１１に示すように、第４の実施形態による電子部品４は、第２の実施形態による電子部品２と同様、チップ本体部１０の側面１４ａ～１４ｄがモールド部材３０で覆われている点において、第３の実施形態による電子部品３と相違している。その他の基本的な構成については、第３の実施形態による電子部品３と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。

電子部品４の実装面１１は、チップ本体部１０からなるチップ面Ｓ１と、チップ本体部１０の周囲を覆うモールド部材３０からなるモールド面Ｓ２によって構成される。そして、モールド面Ｓ２の幅Ｍ５は、側面１４ａ～１４ｄに沿って変化する。本実施形態においても、実装面１１の中心点と端子形成エリアＡの中心点は、いずれもＣ５である。

これにより、端子形成エリアＡがチップ本体部１０の実装面１１に対して回転ずれを有していない場合であっても、モールド部材３０を含む電子部品４の全体の実装面１１に対して、端子形成エリアＡを任意の角度で回転させることが可能となる。

＜電子部品の製造方法＞
図１２は、第１の実施形態による電子部品１の製造方法を説明するための模式的な平面図である。

図１２に示す集合基板５ａは、電子部品１を多数個取りするための基板であり、内部回路が形成された領域１０ａを避けてダイシング領域６ｘ，６ｙが定義されている。ダイシング領域６ｘはｘ方向に延在し、ダイシング領域６ｙはｙ方向に延在する。そして、集合基板５ａをダイシングする際、ダイシング領域６ｘ，６ｙの中心を切断するのではなく、中心からオフセットしたダイシングライン７ｘ，７ｙに沿って切断することにより、端子形成エリアＡがオフセットした電子部品１を多数個取りすることが可能となる。

図１３は、第３の実施形態による電子部品３の製造方法を説明するための模式的な平面図である。

図１３に示す集合基板５ｂは、内部回路が形成された領域１０ａがダイシングライン７ｘ，７ｙに対してあらかじめ傾きを有している。これにより、ｘ方向に延在するダイシングライン７ｘ及びｙ方向に延在するダイシングライン７ｙに沿って集合基板５ｂを切断すれば、端子形成エリアＡが回転ずれした電子部品３を多数個取りすることが可能となる。

図１４～図１６は、第２の実施形態による電子部品２の製造方法を説明するための工程図である。

まず、図１４に示すように、チップ部品４１，４２が搭載されたチップ本体部１０を複数個用意し、チップ本体部１０の実装面１１を支持体５０に貼り付ける。図１４に示す例では、支持体５０が耐熱板材５１と耐熱両面テープ５２によって構成されており、チップ本体部１０の実装面１１が耐熱両面テープ５２に貼り付けられる。

次に、図１５に示すように、複数のチップ本体部１０を覆うようモールド部材３０を供給する。モールド部材３０の供給方法としては、ディスペンス法、印刷法、トランスファモールド法、コンプレッションモールド法などを用いることができる。これにより、チップ本体部１０の上面１３に搭載されたチップ部品４１，４２がモールド部材３０に埋め込まれるとともに、隣接するチップ本体部１０間にモールド部材３０が充填される。

そして、図１６に示すように、支持体５０を除去した後、モールド部材３０を切断することによって個片化する。この時、ダイシングライン７をチップ本体部１０に対してオフセットさせることにより、端子形成エリアＡがオフセットした電子部品３を多数個取りすることが可能となる。或いは、図１７に示すように、支持体５０に複数のチップ本体部１０を貼り付ける際に、ダイシングライン７に対してあらかじめオフセットさせておいても構わないし、モールド部材３０の流動を利用して、支持体５０上におけるチップ本体部１０の平面位置をずらしても構わない。

さらに、図１８に示すように、ダイシングライン７に対して所定の傾きを有するようチップ本体部１０を支持体５０に貼り付けることにより、第４の実施形態による電子部品４を作製することも可能である。

このように、第２及び第４の実施形態による電子部品２，４は、チップ本体部１０自体にオフセットや回転ずれを持たせる必要がないことから、製造コストの増大を抑えることができるとともに、オフセット量や回転ずれ量を任意に調整することが可能である。

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

１～４，２ａ 電子部品
１ａ 搭載領域
５ａ，５ｂ 集合基板
６ｘ，６ｙ ダイシング領域
７ｘ，７ｙ ダイシングライン
１０ チップ本体部
１０ａ 内部回路が形成された領域
１１ 実装面
１１ａ～１１ｄ エッジ
１２ 端子電極
１３ 上面
１４ａ～１４ｄ 側面
１５ 端子電極
１８ 内部回路
２０ 実装基板
２１ 実装基板の表面
２２ ランドパターン
２３ ハンダペースト
２４ アライメントマーク
３０ モールド部材
４１～４４ チップ部品
５０ 支持体
５１ 耐熱板材
５２ 耐熱両面テープ
Ａ 端子形成エリア
Ａａ～Ａｄ エッジ
Ｃ０～Ｃ４ 中心点
Ｓ１ チップ面
Ｓ２ モールド面

Claims (8)

1. 端子形成エリアを有する実装面と、
   前記端子形成エリアにアレイ状に配列された複数の端子電極と、を備え、
   前記端子形成エリアの中心点は、前記実装面の中心点に対してオフセットしていることを特徴とする電子部品。
2. 前記実装面は、前記端子形成エリアを構成し、前記複数の端子電極に接続された内部回路が形成されたチップ本体部からなるチップ面と、前記チップ本体部の周囲を覆うモールド部材からなるモールド面とを含み、
   前記実装面は、互いに向かい合う第１及び第２のエッジを有し、
   前記実装面上における前記モールド面の幅は、前記第１のエッジにおける幅と前記第２のエッジにおける幅が異なっていることを特徴とする請求項１に記載の電子部品。
3. 前記実装面は、互いに向かい合い、且つ、前記第１及び第２のエッジの一方の端部同士及び他方の端部同士をそれぞれ繋ぐ第３及び第４のエッジをさらに有し、
   前記実装面上における前記モールド面の幅は、前記第３のエッジにおける幅と前記第４のエッジにおける幅が異なっていることを特徴とする請求項２に記載の電子部品。
4. 端子形成エリアを有する実装面と、
   前記端子形成エリアにアレイ状に配列された複数の端子電極と、を備え、
   前記端子形成エリアを区画する各エッジは、前記実装面の対応する各エッジに対して所定の傾きを有していることを特徴とする電子部品。
5. 前記実装面は、前記端子形成エリアを構成し、前記複数の端子電極に接続された内部回路が形成されたチップ本体部からなるチップ面と、前記チップ本体部の周囲を覆うモールド部材からなるモールド面とを含み、
   前記実装面上における前記モールド面の幅は、前記実装面の各エッジに沿って変化することを特徴とする請求項４に記載の電子部品。
6. 実装面に複数の端子電極が形成されたチップ本体部を作製する第１の工程と、
   前記実装面に対して垂直な前記チップ本体部の第１及び第２の側面をモールド部材で覆う第２の工程と、を備え、
   前記第２の工程においては、前記第１の側面を覆う前記モールド部材よりも前記第２の側面を覆う前記モールド部材を厚くすることを特徴とする電子部品の製造方法。
7. 実装面に複数の端子電極が形成されたチップ本体部を作製する第１の工程と、
   前記実装面に対して垂直な前記チップ本体部の側面をモールド部材で覆う第２の工程と、を備え、
   前記第２の工程においては、前記側面を覆う前記モールド部材の厚さが前記実装面の対応するエッジに沿って変化するよう、前記モールド部材を形成することを特徴とする電子部品の製造方法。
8. 複数のランドパターンが設けられた搭載領域を有する実装基板を用意する第１の工程と、
   前記複数のランドパターンにハンダペーストを供給した後、請求項１乃至５のいずれか一項に記載の電子部品を前記搭載領域に搭載する第２の工程と、
   加熱により前記ハンダペーストを溶融させる第３の工程と、を備え、
   前記第２の工程においては、前記複数のランドパターンに、対応する前記端子電極と重なる領域と重ならない領域が生じるよう、前記電子部品を搭載することを特徴とする実装基板の製造方法。

Images