JP2022143733A - 電気光学装置、電気光学装置の製造方法、および電子機器 - Google Patents

Abstract

【課題】光リーク電流を抑え、オン電流を増大させるＴＦＴを備えた電気光学装置、電気光学装置の製造方法、および電子機器を提供すること。【解決手段】液晶装置１００は、画素電極１５と、画素電極１５とドレイン領域３０ｄとが電気的に接続される半導体層３０ａと、を備え、半導体層３０ａは、チャネル領域３０ｃと、チャネル領域３０ｃを挟んで配置されるソース領域３０ｓおよびドレイン領域３０ｄと、を有し、ソース領域３０ｓは、チャネル領域３０ｃから離れて配置される高濃度ソース領域３０１と、チャネル領域３０ｃおよび高濃度ソース領域３０１の間に介在する低濃度ソース領域３０２と、を含み、高濃度ソース領域３０１の半導体層３０ａの厚さは、ドレイン領域３０ｄおよびチャネル領域３０ｃの半導体層３０ａの厚さよりも厚い。【選択図】図７

Description

本発明は、電気光学装置、電気光学装置の製造方法、および電子機器に関する。

従来、画素電極のスイッチング素子として、薄膜トランジスター（ＴＦＴ：Thin Film Transistor）を備えたアクティブ駆動型の電気光学装置が知られていた。このようなＴＦＴには、半導体層にＬＤＤ（Lightly Doped Drain）構造を有するものがある。例えば、特許文献１には、ソース領域およびドレイン領域をチャネル領域より厚肉としたＴＦＴが開示されている。

特開平５－１０２４８３号公報

しかしながら、特許文献１のＴＦＴを液晶装置などの電気光学装置に適用すると、半導体層のドレイン領域がチャネル領域より厚肉であるため、光リーク電流を抑えることが難しいという課題があった。また、光リーク電流を抑えるために半導体層の幅を狭くすると、オン電流が低下し易いという課題もあった。オン電流を増大させるために、半導体層のソース領域の幅を広げると開口率が悪化し易い。すなわち、光リーク電流を抑えると共に、オン電流を増大させるＴＦＴを備えた電気光学装置が求められていた。

電気光学装置は、画素電極と、前記画素電極とドレイン領域とが電気的に接続される半導体層と、を備え、前記半導体層は、チャネル領域と、前記チャネル領域を挟んで配置されるソース領域および前記ドレイン領域と、を有し、前記ソース領域は、前記チャネル領域から離れて配置される高濃度ソース領域と、前記チャネル領域および前記高濃度ソース領域の間に介在する低濃度ソース領域と、を含み、前記ドレイン領域は、前記チャネル領域から離れて配置される高濃度ドレイン領域と、前記チャネル領域および前記高濃度ドレイン領域の間に介在する低濃度ドレイン領域と、を含み、前記高濃度ソース領域の半導体層の厚さは、前記ドレイン領域および前記チャネル領域の半導体層の厚さよりも厚い。

基板上へ第１の非晶質シリコン膜を堆積させる工程と、前記第１の非晶質シリコン膜を覆って第２の非晶質シリコン膜を堆積させて、平面的に、前記第１の非晶質シリコン膜と前記第２の非晶質シリコン膜とが重なる厚膜化領域と、前記第１の非晶質シリコン膜と重ならない前記第２の非晶質シリコン膜のみの標準膜厚領域と、を形成する工程と、前記第１の非晶質シリコン膜および前記第２の非晶質シリコン膜を、多結晶シリコン膜とする工程と、前記多結晶シリコン膜を覆って絶縁膜を形成する工程と、平面的に前記標準膜厚領域の一部と重ねて、前記絶縁膜上にゲート電極を形成する工程と、前記多結晶シリコン膜に低濃度の不純物イオンを注入する工程と、前記厚膜化領域の一部と、前記標準膜厚領域の一部と、に前記不純物イオンを注入して、前記厚膜化領域の一部に高濃度ソース領域と、前記標準膜厚領域の一部に高濃度ドレイン領域と、を含む半導体層を形成する工程と、を含む電気光学装置の製造方法。

電子機器は、上記の電気光学装置を備える。

第１実施形態に係る液晶装置の構成を示す概略平面図。 液晶装置の構成を示す模式断面図。 液晶装置の電気的な構成を示す等価回路図。 画素の配置を示す概略平面図。 素子基板の詳細な構成を示す拡大断面図。 素子基板の詳細な構成を示す拡大断面図。 ＴＦＴの詳細な構成を示す拡大断面図。 半導体層の詳細な構成を示す概略平面図。 ＴＦＴの製造方法を示すフロー図。 ＴＦＴの製造方法を示す模式図。 ＴＦＴの製造方法を示す模式図。 ＴＦＴの製造方法を示す模式図。 ＴＦＴの製造方法を示す模式図。 ＴＦＴの製造方法を示す模式図。 ＴＦＴの製造方法を示す模式図。 第２実施形態に係るＴＦＴの詳細な構成を示す拡大断面図。 ＴＦＴの詳細な構成を示す概略平面図。 第３実施形態に係る電子機器としての投射型表示装置の構成を示す模式図。

以下の各図においては、必要に応じて相互に直交する座標軸としてＸＹＺ軸を付し、各矢印が指す方向を＋方向とし、＋方向と反対の方向を－方向とする。なお、＋Ｚ方向を上方ということもあり、＋Ｚ方向から見ることを平面視あるいは平面的という。また、各構造物を認識可能な程度の大きさにするため、各構造物の尺度を実際とは異ならせている。

さらに、例えば基板に対して、基板上に、との記載は、基板の上に接して配置される場合、基板の上に他の構造物を介して配置される場合、または基板の上に一部が接して配置され、一部が他の構造物を介して配置される場合のいずれかを表す。また、基板上に設けられる膜や層などの構造物の厚さとは、基板の法線方向であるＺ軸に沿う方向における距離を指す。

１．第１実施形態
本実施形態では、液晶装置として薄膜トランジスター（ＴＦＴ：Thin Film Transistor）を備えたアクティブ駆動型の液晶装置を例示する。まず、本実施形態に係る液晶装置１００の構成について図１から図４を参照して説明する。図２は、図１の線分Ｈ－Ｈ’を含み、ＹＺ平面に沿う断面を示している。また、図２では、図示の便宜上、液晶層に含まれる液晶の大きさ、数を実際とは異ならせている。

図１および図２に示すように、本実施形態に係る液晶装置１００は、素子基板１０、対向基板２０、および液晶層５０を備える。素子基板１０と対向基板２０とは、略矩形であって、対向基板２０の外縁に沿って配置されるシール材６０を介して重ねられて接合される。シール材６０の内側には、マトリクス状に配列された複数の画素Ｐを含む表示領域Ｅが設けられる。

素子基板１０は、データ線駆動回路１０１、２つの走査線駆動回路１０２、検査回路１０３、および複数の外部接続用端子１０４を有する。素子基板１０は平面的に対向基板２０よりも大きい。素子基板１０には、対向基板２０と重ならない領域に複数の外部接続用端子１０４が設けられ、複数の外部接続用端子１０４とシール材６０との間にデータ線駆動回路１０１が設けられる。

シール材６０と表示領域Ｅとの間には、表示領域Ｅを囲む見切り部２４が設けられる。見切り部２４は、略矩形であって、２辺がＹ軸に沿い、他の２辺がＸ軸に沿う。Ｙ軸に沿う上記２辺には、各々走査線駆動回路１０２が平面的に重ねられて配置される。２つの走査線駆動回路１０２は、配線１０７を介して電気的に接続される。Ｘ軸に沿う上記２辺のうち、＋Ｙ方向の１辺には検査回路１０３が平面的に重ねられて配置される。検査回路１０３は、後述するデータ線と電気的に接続される。

データ線駆動回路１０１および２つの走査線駆動回路１０２は、外部接続用端子１０４と電気的に接続される。対向基板２０の四隅には上下導通部１０６が設けられる。

素子基板１０と対向基板２０とは、Ｚ軸に沿う方向に対向して配置される。液晶層５０は、素子基板１０と対向基板２０との間に配置され、これらの２つの基板とシール材６０とに囲まれる。液晶層５０は液晶５０ａを含む。液晶５０ａは正または負の誘電異方性を有する。本実施形態では負の誘電異方性を有する液晶５０ａを採用する。

素子基板１０は、基板本体としての基板１０ｓ、ＴＦＴ３０を含む配線層、複数の画素電極１５、および配向膜１８を有し、これらの構成が基板１０ｓから液晶層５０に向かって上記の順に配置される。配向膜１８は、画素電極１５と液晶層５０との間に配置される。

対向基板２０は、基板本体としての基板２０ｓ、見切り部２４、絶縁層２５、共通電極２１、および配向膜２２を有し、これらが基板２０ｓから液晶層５０に向かって上記の順に配置される。配向膜２２は、共通電極２１と液晶層５０との間に配置される。共通電極２１は複数の画素電極１５に対応して配置される。

配向膜１８，２２には、酸化ケイ素などの無機材料が採用される。配向膜１８，２２は図示しない複数のカラムを有する。複数のカラムは、Ｚ軸に沿う方向と交差する方向に沿って延在する柱状の結晶である。配向膜１８，２２は、負の誘電異方性を有する液晶５０ａを略垂直配向させる。なお、無機配向膜に代えて、配向膜１８，２２に有機配向膜を適用してもよい。

基板１０ｓ，２０ｓには、例えば、ガラス基板や石英基板などの透光性および絶縁性を有する平板が採用される。本明細書において透光性とは、可視光の透過率が５０％以上であることをいう。

液晶装置１００は、透過型であって、対向基板２０から光Ｌが入射し、液晶層５０を介して素子基板１０から出射する。光Ｌは液晶層５０を透過する際に、液晶５０ａの配向状態に応じて変調される。液晶装置１００に対する光Ｌの入射方向は、上記に限定されず、素子基板１０から光Ｌが入射する構成であってもよい。また、液晶装置１００は、透過型であることに限定されず、反射型であってもよい。液晶装置１００には、ノーマリーホワイトモードやノーマリーブラックモードの光学設計が採用される。液晶装置１００は、光Ｌの入射側と出射側とに偏光素子を備えてもよい。

図３は、液晶装置１００における画素Ｐの等価回路を示す図である。図３に示すように、液晶装置１００は、互いに絶縁された信号配線として、データ線６、走査線３および容量線８を各々複数有する。走査線３はＸ軸に沿って延在し、データ線６および容量線８はＹ軸に沿って延在する。なお、容量線８は、Ｙ軸に沿う構成に限定されず、Ｘ軸に沿う構成であってもよい。

画素電極１５、ＴＦＴ３０および容量素子１６は、走査線３とデータ線６および容量線８とによって区分された領域に画素Ｐごと設けられ、画素Ｐの画素回路を構成する。走査線３、データ線６および容量線８などの信号配線類は、上述の配線層に設けられる。

走査線３は、スイッチング素子であるＴＦＴ３０のゲートに電気的に接続される。データ線６は、ＴＦＴ３０のデータ線側ソースドレイン領域に電気的に接続される。走査線３は、同一行に設けられたＴＦＴ３０のオン、オフを一斉に制御する。画素電極１５は、ＴＦＴ３０の画素電極側ソースドレイン領域に電気的に接続される。

データ線６は、上述のデータ線駆動回路１０１に電気的に接続され、データ線駆動回路１０１から供給される画像信号を画素Ｐに供給する。画像信号は、各データ線６へ線順次に供給されてもよく、隣り合う複数のデータ線６へグループごとに供給されてもよい。

走査線３は、上述の走査線駆動回路１０２に電気的に接続され、走査線駆動回路１０２から供給される走査信号を画素Ｐに供給する。走査信号は、走査線３へ所定のタイミングにてパルス的に線順次で供給される。

走査信号の入力によりＴＦＴ３０が一定期間オン状態とされ、画像信号が所定のタイミングで画素電極１５に印加される。画像信号は、画素電極１５を介して液晶層５０に所定レベルで書き込まれ、画素電極１５と液晶層５０を挟んだ共通電極２１との間で一定期間保持される。このとき、画像信号に応じて印加される電圧によって、液晶５０ａの配向状態が変化する。保持された画像信号がリークするのを防ぐため、画素電極１５と共通電極２１との間に設けられた液晶容量に対して、容量素子１６が電気的に並列接続される。

容量素子１６は、ＴＦＴ３０の半導体層と容量線８との間の層に設けられる。容量素子１６は、ＴＦＴ３０および画素電極１５と、容量線８との間で電気的に接続される。

図４は、画素Ｐの開口領域ＯＰおよび非開口領域ＣＬを示す図である。図４に示すように、液晶装置１００における画素Ｐは、表示領域ＥにおいてＸ軸に沿う方向およびＹ軸に沿う方向にマトリクス状に配置される。画素Ｐは、例えば、平面視で略四角形の開口領域ＯＰを有する。開口領域ＯＰは、Ｘ軸およびＹ軸に沿って延在し、格子状に設けられた遮光性の非開口領域ＣＬに囲まれる。

Ｘ軸に沿って延在する非開口領域ＣＬには、上記の走査線３が配置される。Ｙ軸に沿って延在する非開口領域ＣＬには、上記のデータ線６が配置される。走査線３およびデータ線６には遮光性の導電性部材が採用される。走査線３、データ線６、および上記の容量線８などによって非開口領域ＣＬが構成される。非開口領域ＣＬは、対向基板２０に設けられるブラックマトリクスである遮光部を含んでもよい。

非開口領域ＣＬの交差部付近には、開口領域ＯＰにおける開口率を確保するために、上述したＴＦＴ３０などが配置される。ＴＦＴ３０などが配置されるため、上記交差部付近は他の部分に比べて幅が広い。

複数の画素Ｐに対応して、複数の画素電極１５がマトリクス状に配置される。画素電極１５は、平面視で略正方形であって、外縁が非開口領域ＣＬとほぼ重なるように開口領域ＯＰに設けられる。

素子基板１０の詳細な構成について図５および図６を参照して説明する。図５は、図４の線分Ａ－Ａ’を含む、ＹＺ平面に沿う断面であり、素子基板１０の断面の構成を示している。図６は、図４の線分Ｂ－Ｂ’を含むＸＺ平面に沿う断面であり、図５と交差する断面の構成を示している。図５および図６では、配向膜１８の図示を省略している。

図５および図６に示すように、基板１０ｓ上には、複数の層が設けられる。素子基板１０は、基板１０ｓ、ＴＦＴ３０、第１走査線３ａ、第２走査線３ｂ、および容量素子１６を有する。ＴＦＴ３０は、半導体層３０ａおよびゲート電極３０ｇを含む。上述した走査線３は、第１走査線３ａおよび第２走査線３ｂを含む。第１走査線３ａおよび第２走査線３ｂは遮光性を有する。なお、第２走査線３ｂはゲート電極３０ｇを含み、平面的に、第２走査線３ｂとチャネル領域３０ｃとが重なる領域がゲート電極３０ｇとして機能する。

素子基板１０が有する複数の層は、基板１０ｓから上方に向かって、順に、第１走査線３ａを含む第１層、半導体層３０ａを含む第２層、第２走査線３ｂおよびゲート電極３０ｇを含む第３層、容量素子１６のうち、第１容量電極１６ａ、第１容量絶縁層１６ｂ、および第２容量電極１６ｃを含む第４層、容量素子１６のうち、第３容量電極１６ｄ、第２容量絶縁層１６ｅ、および第４容量電極１６ｆを含む第５層、データ線６を含む第６層、容量線８および中継電極４８を含む第７層、画素電極１５を含む第８層を備える。

第１層と第２層との間には下地絶縁層１１が、第２層と第３層との間にはゲート絶縁層１２が、第３層と第４層との間には層間絶縁層１３ａが、第４層と第５層との間には層間絶縁層１３ｂが、第５層と第６層との間には層間絶縁層１３ｃが、第６層と第７層の間には層間絶縁層１３ｄが、第７層と第８層との間には層間絶縁層１３ｅが、それぞれ設けられる。これにより各層間における短絡の発生が防止される。

基板１０ｓ上の第１層には、第１走査線３ａが設けられる。第１走査線３ａは、ＴＦＴ３０の半導体層３０ａと基板１０ｓとの間に配置される。第１走査線３ａは、Ｘ軸に沿って複数の画素Ｐに亘って延在すると共に、＋Ｙ方向および－Ｙ方向に突出する。第１走査線３ａのうち、＋Ｙ方向および－Ｙ方向に突出する領域は、平面的に半導体層３０ａと重なる。第１走査線３ａは、主に下方である－Ｚ方向から半導体層３０ａに入射する光を遮光する機能を有する。第１走査線３ａは、図示しないコンタクトホールを介して第２走査線３ｂと電気的に接続される。

第１走査線３ａの形成材料としては、遮光性を有する、例えば、チタン（Ｔｉ）、クロム（Ｃｒ）、Ｗ（タングステン）Ｔａ（タンタル）、モリブデン（Ｍｏ）などの高融点金属のうちの１種類以上を含む、金属単体、合金、金属シリサイド、ポリシリサイド、導電性ポリシリコンまたはアモルファスシリコンなどのシリコン膜などを単層または複数層としたものが挙げられる。

第１走査線３ａと第２層との間には、下地絶縁層１１が設けられる。下地絶縁層１１は、第１走査線３ａとＴＦＴ３０とを絶縁する機能を有する。下地絶縁層１１は、例えば、酸化シリコン（None-doped Silicate Glass：ＮＳＧ）や窒化シリコンを用いて形成される。

第１層上の第２層および第３層には、ＴＦＴ３０が配置される。ＴＦＴ３０は、第２層に設けられる半導体層３０ａと、第３層に設けられるゲート電極３０ｇと、を含む。ＴＦＴ３０の半導体層３０ａにはＬＤＤ（Lightly Doped Drain）構造が備わる。

半導体層３０ａは、第２層においてＹ軸に沿う方向に延在する。半導体層３０ａは、チャネル領域３０ｃと、チャネル領域３０ｃをＹ軸に沿う方向に挟んで配置されるソース領域３０ｓおよびドレイン領域３０ｄと、を有する。チャネル領域３０ｃに対して、＋Ｙ方向にソース領域３０ｓが配置され、－Ｙ方向にドレイン領域３０ｄが配置される。

ソース領域３０ｓは、高濃度ソース領域３０１と、接続層であるＬＤＤ領域としての低濃度ソース領域３０２と、を含む。高濃度ソース領域３０１は、半導体層３０ａの＋Ｙ方向の端部にあって、チャネル領域３０ｃから離れて配置される。低濃度ソース領域３０２は、チャネル領域３０ｃおよび高濃度ソース領域３０１の間に介在する。

ドレイン領域３０ｄは、高濃度ドレイン領域３０４と、接続層であるＬＤＤ領域としての低濃度ドレイン領域３０３と、を含む。高濃度ドレイン領域３０４は、半導体層３０ａの－Ｙ方向の端部にあって、チャネル領域３０ｃから離れて配置される。低濃度ドレイン領域３０３は、チャネル領域３０ｃおよび高濃度ドレイン領域３０４の間に介在する。半導体層３０ａの厚さを含む形状の詳細については後述する。

高濃度ソース領域３０１は、コンタクトホール４１を介して上方のデータ線６と電気的に接続される。高濃度ドレイン領域３０４には、容量素子１６の第３容量電極１６ｄが電気的に接続される。

半導体層３０ａを被覆してゲート絶縁層１２が設けられる。ゲート絶縁層１２は、半導体層３０ａとゲート電極３０ｇとの間にあって、半導体層３０ａとゲート電極３０ｇとを絶縁する。

ゲート電極３０ｇは、チャネル領域３０ｃとＺ軸に沿う方向に対向して、第３層に設けられる。第２走査線３ｂは、図示しない領域においてゲート電極３０ｇと連続すると共に、複数の画素Ｐに亘ってＸ軸に沿う方向に延在する。なお、ゲート電極３０ｇと第２走査線３ｂとは別配線であってもよい。

ゲート電極３０ｇおよび第２走査線３ｂは、例えば、導電性のポリシリコン、金属シリサイド、金属あるいは金属化合物などを用いて形成される。

ゲート電極３０ｇおよび第２走査線３ｂの上方を覆って層間絶縁層１３ａが設けられる。層間絶縁層１３ａは、例えば、ＮＳＧ膜、燐（Ｐ）を含むＰＳＧ（Phospho silicate Glass）膜、ホウ素（Ｂ）を含むＢＳＧ（Boro silicate Glass）膜、ホウ素（Ｂ）と燐（Ｐ）とが含まれるＢＰＳＧ（Boro-phospho silicate Glass）膜などのシリコン系酸化膜の１種類以上を用いて形成される。

容量素子１６は、層間絶縁層１３ａ上にあって、平面的に上述した非開口領域ＣＬの交差部付近に配置される。容量素子１６は、遮光性を有する形成材料を含むことから、ＴＦＴ３０への上方からの入射光を遮る機能も有する。容量素子１６は、第１容量電極１６ａ、第１容量絶縁層１６ｂ、第２容量電極１６ｃ、第３容量電極１６ｄ、第２容量絶縁層１６ｅ、および第４容量電極１６ｆを含む。

容量素子１６のうち、第１容量電極１６ａ、第１容量絶縁層１６ｂ、および第２容量電極１６ｃが第１の蓄積容量を形成し、第３容量電極１６ｄ、第２容量絶縁層１６ｅ、および第４容量電極１６ｆが第２の蓄積容量を形成する。第１の蓄積容量と第２の蓄積容量とは、第１容量電極１６ａと第４容量電極１６ｆとが電気的に接続され、第２容量電極１６ｃと第３容量電極１６ｄとが電気的に接続されることによって、一体の容量素子１６として機能する。

第１の蓄積容量では、層間絶縁層１３ａに接して第１容量電極１６ａが配置され、第１容量絶縁層１６ｂを介して第２容量電極１６ｃが配置される。第１の蓄積容量の上方を覆って層間絶縁層１３ｂが設けられる。層間絶縁層１３ｂには、層間絶縁層１３ａと同様な形成材料が採用される。

第２の蓄積容量では、層間絶縁層１３ｂに接して第３容量電極１６ｄが配置され、第２容量絶縁層１６ｅを介して第４容量電極１６ｆが配置される。第２の蓄積容量の上方を覆って層間絶縁層１３ｃが設けられる。層間絶縁層１３ｃには、層間絶縁層１３ａと同様な材料が採用される。

第１容量電極１６ａと第４容量電極１６ｆとは、層間絶縁層１３ｂ，１３ｃなどを貫通するコンタクトホール４２によって上方の中継電極４３と電気的に接続される。中継電極４３は、コンタクトホール４４を介して、容量線８と電気的に接続される。第２容量電極１６ｃは、層間絶縁層１３ｂを貫通して下方に延在する第３容量電極１６ｄの一部と電気的に接続される。第３容量電極１６ｄの他の一部は、ゲート絶縁層１２および層間絶縁層１３ａ，１３ｂを貫通する貫通孔を介して下方に延在し、高濃度ドレイン領域３０４と電気的に接続される。第２容量電極１６ｃは、層間絶縁層１３ｂ，１３ｃを貫通するコンタクトホール４５によって、中継電極４６、コンタクトホール４７、中継電極４８、およびコンタクトホール４９を介して、画素電極１５と電気的に接続される。

第１容量電極１６ａ、第２容量電極１６ｃ、第３容量電極１６ｄ、および第４容量電極１６ｆの形成材料としては、導電性を有し、形成時にＣＶＤ（Chemical Vapor Deposition）法が採用可能であれば特に限定されない。該形成材料の具体例としては、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、導電性のポリシリコン膜などが挙げられる。

第１容量絶縁層１６ｂおよび第２容量絶縁層１６ｅは、誘電率が異なる誘電体材料を用いて形成された複数の層から成る。誘電体材料としては、例えば、酸化ハフニウム、酸化アルミニウム、酸化シリコン、窒化シリコン、酸化タンタルなどが挙げられ、これらが組み合わされて用いられる。誘電率が異なる複数の層を組み合わせることにより、単層と比べてより大きな電気容量を確保可能となる。なお、第１容量絶縁層１６ｂおよび第２容量絶縁層１６ｅは、複数の層から成ることに限定されない。

第２の蓄積容量の上方を覆って層間絶縁層１３ｃが設けられる。層間絶縁層１３ｃには、層間絶縁層１３ａと同様な形成材料が採用される。

層間絶縁層１３ｃ上には、データ線６が設けられる。データ線６は、画素Ｐの非開口領域ＣＬにおいてＹ軸に沿う方向に延在する。データ線６は、ゲート絶縁層１２、層間絶縁層１３ｂ，１３ｃを貫通するコンタクトホール４１を介して、高濃度ソース領域３０１と電気的に接続される。

データ線６の形成材料としては、導電性を有する低抵抗配線材料であれば特に限定されないが、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）などの金属やその金属化合物が挙げられる。例えば、データ線６は、Ｔｉ（チタン）層／ＴｉＮ（窒化チタン）層／Ａｌ（アルミニウム）層／ＴｉＮ（窒化チタン）層の４層構造である。

層間絶縁層１３ｃ上には、データ線６と同様な形成材料から成る中継電極４３などが設けられる。データ線６および中継電極４３などを覆って層間絶縁層１３ｄが設けられる。層間絶縁層１３ｄには、層間絶縁層１３ａと同様な形成材料が採用される。

層間絶縁層１３ｄ上には、容量線８が設けられる。容量線８は、平面的にＹ軸に沿う方向に延在するデータ線６と重ねられて配置される。容量線８は、図示を省略するが、対向基板２０の上下導通部１０６と電気的に接続される。そのため、容量線８には、共通電極２１に与えられる共通電位と同じ電位が与えられる。容量線８によって、画素電極１５に対する、データ線６や走査線３の電位による影響の波及が抑えられる。

容量線８は、上述したように、コンタクトホール４４、中継電極４３、およびコンタクトホール４２を介して、第１容量電極１６ａおよび第４容量電極１６ｆと電気的に接続される。容量線８の形成材料としては、データ線６と同様な、導電性を有する低抵抗配線材料が採用される。

層間絶縁層１３ｄ上には、容量線８と同様な形成材料から成る中継電極４８などが設けられる。容量線８および中継電極４８などを覆って層間絶縁層１３ｅが設けられる。層間絶縁層１３ｅには、層間絶縁層１３ａと同様な形成材料が採用される。

層間絶縁層１３ｅ上には、画素電極１５が設けられる。画素電極１５は上述した開口領域ＯＰに配置される。画素電極１５は、例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明導電膜を成膜した後、パターニングすることによって形成される。画素電極１５は、コンタクトホール４９、中継電極４８、コンタクトホール４７、中継電極４６、およびコンタクトホール４５を介して、第２容量電極１６ｃ、高濃度ドレイン領域３０４と電気的に接続される。

画素電極１５および画素電極１５が配置されない層間絶縁層１３ｅの上方を覆って、図示しない配向膜１８が設けられる。本実施形態では、素子基板１０の配向膜１８および対向基板２０の配向膜２２に無機配向膜を採用する。該無機配向膜は、酸化シリコンなどの無機材料を、斜め方向などから蒸着して柱状に成長させたカラムの集合体から成る。

ＴＦＴ３０および半導体層３０ａの詳細な構成について、図７および図８を参照して説明する。図７は、ＴＦＴ３０の詳細な構成を示す拡大断面図であって、図５におけるＴＦＴ３０が含まれる領域を拡大している。図８は、半導体層３０ａの詳細な構成を示す概略平面図であって、半導体層３０ａを平面視した状態を示している。

図７に示すように、ＴＦＴ３０は、半導体層３０ａと、半導体層３０ａのチャネル領域３０ｃとゲート絶縁層１２を介して対向するゲート電極３０ｇと、を備える。半導体層３０ａは、Ｙ軸に沿う方向に延在し、＋Ｙ方向の端部から－Ｙ方向へ、高濃度ソース領域３０１、低濃度ソース領域３０２、チャネル領域３０ｃ、低濃度ドレイン領域３０３、高濃度ドレイン領域３０４の順に配置される。

高濃度ソース領域３０１の厚さは、チャネル領域３０ｃの厚さよりも厚い。低濃度ドレイン領域３０３および高濃度ドレイン領域３０４を含むドレイン領域３０ｄの厚さは、チャネル領域３０ｃの厚さと同等である。

低濃度ソース領域３０２は、高濃度ソース領域３０１との境界を含む第１の領域３０２ａと、チャネル領域３０ｃとの境界を含む第２の領域３０２ｂと、を有する。第１の領域３０２ａの厚さは、高濃度ソース領域３０１の厚さと同等である。第２の領域３０２ｂの厚さは、チャネル領域３０ｃの厚さと同等である。

低濃度ソース領域３０２が第１の領域３０２ａおよび第２の領域３０２ｂを有するため、オン電流をさらに増大させることができる。また、チャネル領域３０ｃの厚さが第１の領域３０２ａの厚さよりも薄いため、ＴＦＴ３０のソースドレインの耐圧低下が抑制されてオフ電流を低減させることができる。

ここで、低濃度ソース領域３０２は、第１の領域３０２ａと第２の領域３０２ｂとから成る形態に限定されない。低濃度ソース領域３０２は、第１の領域３０２ａと第２の領域３０２ｂとの間に、双方の厚さを繋ぐ斜面の領域を有してもよい。

図８に示すように、半導体層３０ａでは、高濃度ソース領域３０１の＋Ｙ方向の端部にコンタクトホール４１が、高濃度ドレイン領域３０４の－Ｙ方向の端部に第３容量電極１６ｄが、各々電気的に接続される。そのため、平面視した場合に、低濃度ソース領域３０２、チャネル領域３０ｃ、および低濃度ドレイン領域３０３のＸ軸に沿う方向の幅に対して、上述の２つの端部は広くされている。

低濃度ソース領域３０２において、第１の領域３０２ａと第２の領域３０２ｂとの境界は、特に限定されない。該境界は、図示したように、低濃度ソース領域３０２におけるＹ軸に沿う方向の中ほどにあってもよく、＋Ｙ方向寄り或いは－Ｙ方向寄りにあってもよい。

本実施形態に係る電気光学装置の製造方法としての液晶装置の製造方法について、図９から図１５を参照して説明する。図９は、ＴＦＴ３０の製造工程の一部を示すフロー図である。図１０から図１５は、ＴＦＴ３０の一部の製造方法を示す模式図である。ここで、図１０から図１５では、図５に示した図４の線分Ａ－Ａ’における断面に対して、図示する領域を拡大すると共に、一部の構成の図示を省略している。

本実施形態の電気光学装置としての液晶装置１００の製造方法は、以下に述べるＴＦＴ３０の製造方法を含み、ＴＦＴ３０の製造方法に備わる工程以外では公知の技術が採用可能である。そのため、以下の説明では、ＴＦＴ３０の製造方法についてのみ述べることとする。また、ＴＦＴ３０の製造方法においても、特に断りがない限り公知の技術が採用可能である。

図９に示すように、本実施形態の素子基板１０の製造方法は、工程Ｓ１から工程Ｓ７を含む。以下、工程Ｓ１から工程Ｓ７の各工程について説明する。なお、図９の工程フローは一例であって、これに限定されるものではない。

工程Ｓ１では、図１０に示すように、第１走査線３ａおよび下地絶縁層１１が設けられた基板１０ｓ上に、第１の非晶質シリコン膜３０ｘ１を堆積させる。第１の非晶質シリコン膜３０ｘ１は、例えば、減圧ＣＶＤなどの気相法にて形成される。そして工程Ｓ２へ進む。

工程Ｓ２では、図１１に示すように、第１の非晶質シリコン膜３０ｘ１を覆って第２の非晶質シリコン膜３０ｘ２を堆積させる。第２の非晶質シリコン膜３０ｘ２の堆積には、第１の非晶質シリコン膜３０ｘ１と同様な方法が採用される。

このとき、第２の非晶質シリコン膜３０ｘ２は、第１の非晶質シリコン膜３０ｘ１上に一部が乗り上げ、それ以外は下地絶縁層１１に接して形成される。そのため、平面的に、第１の非晶質シリコン膜３０ｘ１と第２の非晶質シリコン膜３０ｘ２とが重なる厚膜化領域ａ１と、第１の非晶質シリコン膜３０ｘ１と重ならない第２の非晶質シリコン膜３０ｘ２のみの標準膜厚領域ａ２と、が形成される。

ここで、例えば、第１の非晶質シリコン膜３０ｘ１の厚さを約５５ｎｍとし、第２の非晶質シリコン膜３０ｘ２の厚さを約５５ｎｍとする。この場合、厚膜化領域ａ１の厚さは約１１０ｎｍとなり、標準膜厚領域ａ２の厚さは約５５ｎｍとなる。なお、厚膜化領域ａ１と標準膜厚領域ａ２との間に、標準膜厚領域ａ２の厚さよりも膜厚が厚い領域が生じてもよい。そして工程Ｓ３へ進む。

工程Ｓ３では、図１２に示すように、第１の非晶質シリコン膜３０ｘ１および第２の非晶質シリコン膜３０ｘ２に加熱処理を施して、ポリシリコンを含む多結晶シリコン膜３０ｘ３とする。そして工程Ｓ４へ進む。

工程Ｓ４では、まず、多結晶シリコン膜３０ｘ３を覆って、絶縁膜としてのゲート絶縁層１２を形成する。ゲート絶縁層１２として、２種類の酸化シリコンからなる２重構造を採用してもよい。この場合には、シリコンの半導体膜を熱酸化して得られる第１酸化シリコン膜を形成した後、減圧ＣＶＤ法を用いて７００℃から９００℃の高温条件で第２酸化シリコン膜を形成する。そして工程Ｓ５へ進む。

工程Ｓ５では、図１３に示すように、ゲート絶縁層１２上へゲート電極３０ｇを形成する。このとき、多結晶シリコン膜３０ｘ３のチャネル領域３０ｃとなる領域と、ゲート電極３０ｇと、を平面的に重ねて配置する。ゲート電極３０ｇは、例えば、導電性のポリシリコン膜とタングステンシリサイド膜との２層構造である。導電性のポリシリコン膜は、減圧ＣＶＤ法にて燐（Ｐ）がドープされたポリシリコン膜を堆積させた後に、燐拡散処理を行ってポリシリコン膜中に燐原子が１×１０１９個／ｃｍ３以上の濃度で含まれるように形成する。そして工程Ｓ６へ進む。

工程Ｓ６では、図１４に示すように、多結晶シリコン膜３０ｘ３に低濃度の不純物イオンを注入する。これにより、多結晶シリコン膜３０ｘ３のうち、ゲート電極３０ｇと平面的に重なる領域以外に不純物イオンが注入される。不純物イオンには、例えば燐イオンを採用する。そして工程Ｓ７へ進む。

工程Ｓ７では、図１５に示すように、低濃度ソース領域３０２および低濃度ドレイン領域３０３と成る領域と、ゲート電極３０ｇと、の上方を覆ってマスク層ｍ１を設ける。このとき、マスクｍ１の＋Ｙ方向の端部を、平面的に厚膜化領域ａ１と重ねる。また、マスクｍ１の－Ｙ方向の端部を、標準膜厚領域ａ２の－Ｙ方向の端部に対して、＋Ｙ方向に配置する。

そして、平面的にマスクｍ１と重ならない領域に不純物イオンを注入する。詳しくは、厚膜化領域ａ１の－Ｙ方向の一部と、標準膜厚領域ａ２の＋Ｙ方向の一部と、に不純物イオンがさらに注入される。これにより、厚膜化領域ａ１の一部に高濃度ソース領域３０１が、標準膜厚領域ａ２の一部に高濃度ドレイン領域３０４が、それぞれ形成される。これにより、ＬＤＤ構造を有する半導体層３０ａが形成される。不純物イオンには、工程Ｓ６と同様なイオンが採用される。

本実施形態によれば以下の効果を得ることができる。

液晶装置１００において、光リーク電流を抑えると共に、オン電流を増大させることができる。詳しくは、ドレイン領域３０ｄの厚さがチャネル領域３０ｃの厚さに等しいことから、ドレイン領域３０ｄおよびチャネル領域３０ｃの厚さを薄くして光リーク電流を抑えることができる。一般に、半導体層３０ａの厚さを薄くすると、光リーク電流は抑えられるが、オン電流が低下し易くなる。これに対して、高濃度ソース領域３０１の厚さをチャネル領域３０ｃの厚さよりも厚くすることで、配線抵抗が低減されて、オン電流を増大させることができる。したがって、光リーク電流を抑えると共に、オン電流を増大させるＴＦＴ３０を備えた液晶装置１００を提供することができる。また、オン電流が増大され得るため、平面的な半導体層３０ａの幅を広げる必要がなく、開口率を確保することができる。

さらに、光リーク電流を抑えると共に、オン電流を増大させるＴＦＴ３０を備えた液晶装置１００を製造することができる。詳しくは、厚膜化領域ａ１と標準膜厚領域ａ２とによって、厚さに非対称性を有する半導体層３０ａが形成される。そして、厚膜化領域ａ１に高濃度ソース領域３０１と低濃度ソース領域３０２の一部とを形成することができる。

２．第２実施形態
本実施形態では、電気光学装置としてＴＦＴを備えたアクティブ駆動型の液晶装置を例示する。本実施形態に係る液晶装置は、第１実施形態の液晶装置１００に対して、素子基板の構成を異ならせたものである。以下の説明では、第１実施形態と同一の構成部位については、同一の符号を使用して重複する説明は省略する。

本実施形態に係る液晶装置における素子基板２１０の構成について、図１６および図１７を参照して説明する。図１６は、本実施形態の素子基板２１０における、第１実施形態の図５に相当する断面の構成を示している。図１７は、素子基板２１０における半導体層２３０ａの詳細な構成を示す概略平面図であって、半導体層２３０ａを平面視した状態を示している。

図１６に示すように、素子基板２１０は、半導体層２３０ａが配置される基板１０ｓを有する。素子基板２１０は、基板１０ｓと半導体層２３０ａとの間の層に、遮光性を有する遮光層として、走査線３の一部でもある第１走査線２０３ａを備える。

第１走査線２０３ａは、平面的に、ドレイン領域３０ｄ、チャネル領域３０ｃ、および低濃度ソース領域３０２と重なり、高濃度ソース領域３０１と上層とのコンタクトホール４１とは重ならない。第１走査線２０３ａには、第１実施形態の第１走査線３ａと同様な形成材料が採用される。

半導体層２３０ａは＋Ｙ方向に延在して配置される。詳細は後述するが、半導体層２３０ａの図示しないさらに＋Ｙ方向には、別のチャネル領域３０ｃおよび別のドレイン領域３０ｄが配置される。

図１７に示すように、半導体層２３０ａは、２つのチャネル領域３０ｃと、２つのドレイン領域３０ｄと、２つのソース領域３０ｓと、を有する。２つのソース領域３０ｓは、連続して形成され、互いの間に配置される１つのコンタクトホール４１によって、上方の図示しないデータ線６と電気的に接続される。半導体層２３０ａは、第１の半導体２３０ａ１と第２の半導体２３０ａ２を備える。半導体層２３０ａの長手方向であるＹ軸に沿う方向において、平面的に、コンタクトホール４１の一方である＋Ｙ方向に、１つのソース領域３０ｓ、１つのチャネル領域３０ｃ、および１つのドレイン領域３０ｄが配置され、第１の半導体２３０ａ１が形成される。また、半導体層２３０ａの長手方向であるＹ軸に沿う方向において、平面的に、コンタクトホール４１の他方である－Ｙ方向に、１つのソース領域３０ｓ、１つのチャネル領域３０ｃ、および１つのドレイン領域３０ｄが配置され、第２の半導体２３０ａ２が形成される。第１の半導体２３０ａ１と第２の半導体ａ２とは、ソース領域３０ｓ側の１つのコンタクトホール４１を共用する。すなわち、本実施形態の半導体層２３０ａでは、２つのソース領域３０ｓ、２つのチャネル領域３０ｃ、および２つのドレイン領域３０ｄが、１つのコンタクトホール４１を共用する。

本実施形態によれば、第１実施形態の効果に加えて、以下の効果を得ることができる。

２つのソース領域３０ｓ、２つのチャネル領域３０ｃ、および２つのドレイン領域３０ｄが１つのコンタクトホール４１を共用することから、画素Ｐを小さくして、容易に狭ピッチ化することができる。

３．第３実施形態
本実施形態に係る電子機器として投射型表示装置１０００を例示する。

図１８に示すように、投射型表示装置１０００は、ランプユニット１００１、色分離光学系のダイクロイックミラー１０１１，１０１２、３個の液晶装置１Ｂ，１Ｇ，１Ｒ、反射ミラー１１１１，１１１２，１１１３、リレーレンズ１１２１，１１２２，１１２３、色合成光学系のダイクロイックプリズム１１３０、投射光学系の投射レンズ１１４０を備える。

ランプユニット１００１は、例えば、放電型の光源である。光源の方式はこれに限定されず、発光ダイオード、レーザーなどの固体光源を採用してもよい。

ランプユニット１００１から出射された光は、ダイクロイックミラー１０１１，１０１２によって、各々異なる波長域の３色の色光に分離される。３色の色光とは、略赤色の赤色光Ｒ、略緑色の緑色光Ｇ、略青色の青色光Ｂである。

ダイクロイックミラー１０１１は、赤色光Ｒを透過し、赤色光Ｒよりも波長が短い、緑色光Ｇおよび青色光Ｂを反射する。ダイクロイックミラー１０１１を透過した赤色光Ｒは、反射ミラー１１１１で反射し、液晶装置１Ｒに入射する。ダイクロイックミラー１０１１で反射した緑色光Ｇは、ダイクロイックミラー１０１２で反射した後、液晶装置１Ｇに入射する。ダイクロイックミラー１０１１で反射した青色光Ｂは、ダイクロイックミラー１０１２を透過して、リレーレンズ系１１２０へ入射する。

リレーレンズ系１１２０は、リレーレンズ１１２１，１１２２，１１２３、反射ミラー１１１２，１１１３を有する。青色光Ｂは、緑色光Ｇや赤色光Ｒと比べて光路が長いため、光束が大きくなりやすい。そのため、リレーレンズ１１２２を用いて光束の拡大を抑える。リレーレンズ系１１２０に入射した青色光Ｂは、リレーレンズ１１２１によって収束しつつ反射ミラー１１１２で反射して、リレーレンズ１１２２の近傍で収束する。そして、青色光Ｂは、反射ミラー１１１３およびリレーレンズ１１２３を経て、液晶装置１Ｂに入射する。

投射型表示装置１０００における、光変調装置である液晶装置１Ｒ，１Ｇ，１Ｂには、上記実施形態の液晶装置が適用される。上記実施形態の液晶装置は、液晶装置１Ｒ，１Ｇ，１Ｂに対して１つ以上に適用されればよく、全てに適用されることがより好ましい。

液晶装置１Ｒ，１Ｇ，１Ｂのそれぞれは、投射型表示装置１０００の上位回路と電気的に接続される。したがって、赤色光Ｒ、緑色光Ｇ、青色光Ｂの階調レベルを指定する各画像信号が外部回路から上位回路に供給されて処理されると、液晶装置１Ｒ，１Ｇ，１Ｂが駆動されて各色光が変調される。

液晶装置１Ｒ，１Ｇ，１Ｂで変調された赤色光Ｒ、緑色光Ｇ、青色光Ｂは、ダイクロイックプリズム１１３０に３方向から入射する。ダイクロイックプリズム１１３０は、入射した赤色光Ｒ、緑色光Ｇ、青色光Ｂを合成する。ダイクロイックプリズム１１３０では、赤色光Ｒおよび青色光Ｂが９０度に反射し、緑色光Ｇが透過する。これにより、赤色光Ｒ、緑色光Ｇ、青色光Ｂは、カラー画像を表示する表示光として合成されて投射レンズ１１４０に入射する。

投射レンズ１１４０は、投射型表示装置１０００の外側を向いて配置される。表示光は、投射レンズ１１４０を介して拡大されて出射され、投射対象であるスクリーン１２００に投射画像が投射される。

本実施形態では、電子機器として投射型表示装置１０００を例示したが、これに限定されない。本発明の液晶装置は、例えば、投射型のＨＵＤ（Head-Up Display）、直視型のＨＭＤ（Head Mounted Display）、パーソナルコンピューター、デジタルカメラ、液晶テレビなどの電子機器に適用されてもよい。

本実施形態によれば、光リーク電流が抑制されると共に、オン電流が増大するＴＦＴ３０によって、液晶装置１Ｒ，１Ｇ，１Ｂにおけるフリッカーなどの表示不良が低減される。これにより、表示品質が向上した投射型表示装置１０００を提供することができる。

３ａ…遮光層としての第１走査線、１０ｓ…基板、１２…絶縁膜としてのゲート絶縁層、１５…画素電極、２１…共通電極、３０…ＴＦＴ、３０ａ，２３０ａ…半導体層、３０ｃ…チャネル領域、３０ｄ…ドレイン領域、３０ｇ…ゲート電極、３０ｓ…ソース領域、３０ｘ１…第１の非晶質シリコン膜、３０ｘ２…第２の非晶質シリコン膜、３０ｘ３…多結晶シリコン膜、１００…電気光学装置としての液晶装置、１Ｂ，１Ｇ，１Ｒ…液晶装置、３０１…高濃度ソース領域、３０２…低濃度ソース領域、３０２ａ…第１の領域、３０２ｂ…第２の領域、３０３…低濃度ドレイン領域、３０４…高濃度ドレイン領域、１０００…電子機器としての投射型表示装置、ａ１…厚膜化領域、ａ２…標準膜厚領域。

Claims (8)

1. 画素電極と、
   前記画素電極とドレイン領域とが電気的に接続される半導体層と、を備え、
   前記半導体層は、チャネル領域と、前記チャネル領域を挟んで配置されるソース領域および前記ドレイン領域と、を有し、
   前記ソース領域は、前記チャネル領域から離れて配置される高濃度ソース領域と、前記チャネル領域および前記高濃度ソース領域の間に介在する低濃度ソース領域と、を含み、
   前記ドレイン領域は、前記チャネル領域から離れて配置される高濃度ドレイン領域と、前記チャネル領域および前記高濃度ドレイン領域の間に介在する低濃度ドレイン領域と、を含み、
   前記高濃度ソース領域の半導体層の厚さは、前記ドレイン領域および前記チャネル領域の半導体層の厚さよりも厚い電気光学装置。
2. 前記ドレイン領域の半導体層の厚さは、前記チャネル領域の半導体層の厚さと等しい、請求項１に記載の電気光学装置。
3. 前記低濃度ソース領域は、前記高濃度ソース領域との境界を含む第１の領域と、前記チャネル領域との境界を含む第２の領域と、を有し、
   前記第１の領域の半導体層の厚さは、前記第２の領域の半導体層の厚さより厚い、請求項１に記載の電気光学装置。
4. 前記第１の領域の半導体層の厚さは、前記高濃度領域の半導体層の厚さと等しく、
   前記第２の領域の半導体層の厚さは、前記チャネル領域の半導体層の厚さと等しい、請求項３に記載の電気光学装置。
5. 前記半導体層は、２つの前記チャネル領域と、２つの前記ドレイン領域と、２つの前記ソース領域と、を有し、
   前記２つの前記ソース領域は、連続して形成され、互いの間に配置される１つのコンタクトホールによって上方の配線と電気的に接続され、
   前記半導体層の長手方向において、前記コンタクトホールの一方に、１つの前記ソース領域、１つの前記チャネル領域、および１つの前記ドレイン領域が配置され、前記コンタクトホールの他方に、１つの前記ソース領域、１つの前記チャネル領域、および１つの前記ドレイン領域が配置され、
   ２つの前記ソース領域、２つの前記チャネル領域、および２つの前記ドレイン領域は、前記コンタクトホールを共用する、請求項１から請求項４のいずれか１項に記載の電気光学装置。
6. 前記半導体層が配置される基板を有し、
   前記基板と前記半導体層との間の層に、遮光性を有する遮光層を備え、
   前記遮光層は、平面的に、前記ドレイン領域、前記チャネル領域、および前記低濃度ソース領域と重なり、前記高濃度ソース領域と上層とのコンタクト領域とは重ならない、請求項１から請求項５のいずれか１項に記載の電気光学装置。
7. 基板上へ第１の非晶質シリコン膜を堆積させる工程と、
   前記第１の非晶質シリコン膜を覆って第２の非晶質シリコン膜を堆積させて、平面的に、前記第１の非晶質シリコン膜と前記第２の非晶質シリコン膜とが重なる厚膜化領域と、前記第１の非晶質シリコン膜と重ならない前記第２の非晶質シリコン膜のみの標準膜厚領域と、を形成する工程と、
   前記第１の非晶質シリコン膜および前記第２の非晶質シリコン膜を、多結晶シリコン膜とする工程と、
   前記多結晶シリコン膜を覆って絶縁膜を形成する工程と、
   平面的に前記標準膜厚領域の一部と重ねて、前記絶縁膜上にゲート電極を形成する工程と、
   前記多結晶シリコン膜に低濃度の不純物イオンを注入する工程と、
   前記厚膜化領域の一部と、前記標準膜厚領域の一部と、に前記不純物イオンを注入して、前記厚膜化領域の一部に高濃度ソース領域と、前記標準膜厚領域の一部に高濃度ドレイン領域と、を含む半導体層を形成する工程と、を含む電気光学装置の製造方法。
8. 請求項１から請求項６のいずれか１項に記載の電気光学装置を備える電子機器。

Images