JP2022136185A - フラッシュメモリおよびプログラミング方法 - Google Patents
フラッシュメモリおよびプログラミング方法 Download PDFInfo
- Publication number
- JP2022136185A JP2022136185A JP2022118488A JP2022118488A JP2022136185A JP 2022136185 A JP2022136185 A JP 2022136185A JP 2022118488 A JP2022118488 A JP 2022118488A JP 2022118488 A JP2022118488 A JP 2022118488A JP 2022136185 A JP2022136185 A JP 2022136185A
- Authority
- JP
- Japan
- Prior art keywords
- program
- program pulse
- sacrificial
- pulse
- programming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000012795 verification Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Landscapes
- Read Only Memory (AREA)
Abstract
Description
さらに本発明は、プログラム状態のメモリセルのしきい値分布の狭帯化を図ることができる半導体記憶装置を提供することを目的とする。
120:入出力バッファ 130:アドレスレジスタ
140:コントローラ 150:ワード線選択回路
160:ページバッファ/センス回路 170:列選択回路
180:内部電圧発生回路 190:カウンタ
Claims (14)
- NAND型メモリセルアレイと、
前記メモリセルアレイの選択されたページをプログラムするため、ISPPによるプログラムパルスを印加するプログラム手段とを有し、
前記プログラム手段により印加されるプログラムパルスは、少なくとも最初のプログラムパルスによってプログラムベリファイが不合格となるような犠牲的なプログラムパルスを含む、半導体記憶装置。 - 前記犠牲的なプログラムパルスは、複数のプログラムパルスを含む、請求項1に記載の半導体記憶装置。
- 前記犠牲的なプログラムパルスは、プログラム/消去のサイクルが一定数に到達したメモリセルが最初のプログラムパルスでプログラムベリファイ合格するときのプログラムパルスよりも低い電圧である、請求項1または2に記載の半導体記憶装置。
- 前記犠牲的なプログラムパルスが複数のプログラムパルスであるとき、前記犠牲的なプログラムパルス間の第1のステップ電圧は、他のプログラムパルス間の第2のステップ電圧よりも小さい、請求項1ないし3いずれか1つに記載の半導体記憶装置。
- 前記プログラム手段により印加される最後のプログラムパルスとその前のプログラムパルスとの間の第3のステップ電圧は、前記第1および第2のステップ電圧よりも大きい、請求項4に記載の半導体記憶装置。
- 前記プログラム手段は、プログラムの回数または消去の回数をカウントするカウント手段を含み、前記プログラム手段は、前記カウント手段によりカウントされた回数に基づき前記犠牲的なプログラムパルスの少なくとも初期電圧を変更する、請求項1に記載の半導体記憶装置。
- 前記プログラム手段は、前記犠牲的なプログラムパルスによって選択ページの一定数以上のメモリセルが合格したか否かを判定し、合格した場合には、次のプログラム動作時に印加する犠牲的なプログラムパルスの少なくとも初期電圧を下げる、請求項1に記載の半導体記憶装置。
- NAND型フラッシュメモリのプログラム方法であって、
メモリセルアレイの選択されたページをプログラムするため、ISPPによるプログラムパルスを印加するステップを含み、
印加されるプログラムパルスは、少なくとも最初のプログラムパルスによってプログラムベリファイが不合格となる犠牲的なプログラムパルスを含む、プログラム方法。 - 前記犠牲的なプログラムパルスは、複数のプログラムパルスである、請求項8に記載のプログラム方法。
- 前記犠牲的なプログラムパルスは、プログラム/消去のサイクルが一定数に到達したメモリセルが最初のプログラムパルスでプログラムベリファイ合格するときのプログラムパルスよりも低い電圧である、請求項8または9に記載のプログラム方法。
- 前記犠牲的なプログラムパルスが複数のプログラムパルスであるとき、前記犠牲的なプログラムパルス間の第1のステップ電圧は、他のプログラムパルス間の第2のステップ電圧よりも小さい、請求項8ないし10いずれか1つに記載のプログラム方法。
- 印加される最後のプログラムパルスとその前のプログラムパルスとの間の第3のステップ電圧は、前記第1および第2のステップ電圧よりも大きい、請求項11に記載のプログラム方法。
- プログラム方法はさらに、プログラムの回数または消去の回数をカウントするステップを含み、前記プログラムパルスを印加するステップは、前記カウントされた回数に基づき前記犠牲的なプログラムパルスの少なくとも初期電圧を変更する、請求項8に記載のプログラム方法。
- プログラム方法はさらに、前記犠牲的なプログラムパルスによって選択ページの一定数以上のメモリセルが合格したか否かを判定するステップを含み、合格したと判定された場合には、前記プログラムパルスを印加するステップは、次のプログラム動作時に印加する犠牲的なプログラムパルスの少なくとも初期電圧を下げる、請求項8に記載のプログラム方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022118488A JP7309304B2 (ja) | 2020-08-31 | 2022-07-26 | フラッシュメモリおよびプログラミング方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020145274A JP2022040515A (ja) | 2020-08-31 | 2020-08-31 | フラッシュメモリおよびプログラミング方法 |
JP2022118488A JP7309304B2 (ja) | 2020-08-31 | 2022-07-26 | フラッシュメモリおよびプログラミング方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020145274A Division JP2022040515A (ja) | 2020-08-31 | 2020-08-31 | フラッシュメモリおよびプログラミング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022136185A true JP2022136185A (ja) | 2022-09-15 |
JP7309304B2 JP7309304B2 (ja) | 2023-07-18 |
Family
ID=87201188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022118488A Active JP7309304B2 (ja) | 2020-08-31 | 2022-07-26 | フラッシュメモリおよびプログラミング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7309304B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008027511A (ja) * | 2006-07-20 | 2008-02-07 | Toshiba Corp | 半導体記憶装置およびその制御方法 |
JP2018032457A (ja) * | 2016-08-24 | 2018-03-01 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
-
2022
- 2022-07-26 JP JP2022118488A patent/JP7309304B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008027511A (ja) * | 2006-07-20 | 2008-02-07 | Toshiba Corp | 半導体記憶装置およびその制御方法 |
JP2018032457A (ja) * | 2016-08-24 | 2018-03-01 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP7309304B2 (ja) | 2023-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7881110B2 (en) | Method of programming nonvolatile memory device | |
KR100965071B1 (ko) | 불휘발성 메모리 장치의 프로그램 방법 | |
KR100850509B1 (ko) | 프로그램 에러를 감소시킬 수 있는 멀티 비트 플래시메모리 장치의 프로그램 방법 | |
JP5583185B2 (ja) | 不揮発性半導体メモリ | |
KR100794311B1 (ko) | 프로그램 에러를 차단할 수 있는 멀티 비트 플래시 메모리장치의 프로그램 방법 | |
US20060126399A1 (en) | Flash memory device capable of reduced programming time | |
KR100967004B1 (ko) | 플래시 메모리 장치의 동작 제어 방법 | |
JP2017168165A (ja) | 半導体記憶装置 | |
KR102528274B1 (ko) | 비휘발성 메모리 장치 및 그 구동 방법 | |
US8000154B2 (en) | Non-volatile memory device and method of controlling a bulk voltage thereof | |
US20220328105A1 (en) | Semiconductor device and erasing method | |
JP7309304B2 (ja) | フラッシュメモリおよびプログラミング方法 | |
US11798628B2 (en) | Semiconductor memory apparatus adopting new ISPP method with sacrificial programming pulse and programming method thereof | |
US20100226171A1 (en) | Method of programming nonvolatile memory device | |
TWI829321B (zh) | 半導體裝置及反及型快閃記憶體的抹除方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220726 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230704 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7309304 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |