JP2022135105A - 半導体製造装置及び半導体製造方法 - Google Patents

半導体製造装置及び半導体製造方法 Download PDF

Info

Publication number
JP2022135105A
JP2022135105A JP2021034700A JP2021034700A JP2022135105A JP 2022135105 A JP2022135105 A JP 2022135105A JP 2021034700 A JP2021034700 A JP 2021034700A JP 2021034700 A JP2021034700 A JP 2021034700A JP 2022135105 A JP2022135105 A JP 2022135105A
Authority
JP
Japan
Prior art keywords
film
chamber
membrane
substrate
semiconductor manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021034700A
Other languages
English (en)
Inventor
奨 川田原
Sho Kawadahara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021034700A priority Critical patent/JP2022135105A/ja
Priority to TW110127592A priority patent/TWI809459B/zh
Priority to CN202110953870.0A priority patent/CN115020271A/zh
Priority to US17/468,187 priority patent/US11984328B2/en
Publication of JP2022135105A publication Critical patent/JP2022135105A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67109Apparatus for thermal treatment mainly by convection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67126Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67248Temperature monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Light Receiving Elements (AREA)
  • Bipolar Transistors (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

【課題】プロセスの安定化を図ることができる半導体製造装置及び半導体製造方法を提供することである。【解決手段】実施形態の半導体製造装置は、第1チャンバと、第2チャンバと、流体圧力調整部とを持つ。第1チャンバは、変形可能な第1膜と、第1膜を変形させる非圧縮性流体を収容する収容部とを持つ。第2チャンバは、第1膜に向い合う変形可能な第2膜と、第2膜を変形させる非圧縮性流体を収容する収容部とを持つ。流体圧力調整部は、第1チャンバと第2チャンバとの間に複数の基板が配置された状態で複数の基板を貼り合わせるように、第1チャンバ及び第2チャンバの各々の非圧縮性流体に圧力を加えて第1膜及び第2膜を変形させる。【選択図】図6

Description

本発明の実施形態は、半導体製造装置及び半導体製造方法に関する。
半導体製造工程においては、2つの基板を接合する接合装置が知られている。
特開2018-190826号公報
本発明が解決しようとする課題は、プロセスの安定化を図ることができる半導体製造装置及び半導体製造方法を提供することを目的とする。
実施形態の半導体製造装置は、第1チャンバと、第2チャンバと、流体圧力調整部とを持つ。前記第1チャンバは、変形可能な第1膜と、前記第1膜を変形させる非圧縮性流体を収容する収容部とを持つ。第2チャンバは、前記第1膜に向い合う変形可能な第2膜と、前記第2膜を変形させる非圧縮性流体を収容する収容部とを持つ。流体圧力調整部は、前記第1チャンバと前記第2チャンバとの間に複数の基板が配置された状態で前記複数の基板を貼り合わせるように、前記第1チャンバ及び前記第2チャンバの各々の前記非圧縮性流体に圧力を加えて前記第1膜及び前記第2膜を変形させる。
実施形態に係る半導体製造装置の全体構成を示す模式平面図。 実施形態に係る基板貼り合わせ装置によって貼り合わされる基板積層体を示す断面図。 実施形態に係る基板貼り合わせ装置の構成を示す模式断面図。 実施形態に係る基板貼り合わせ装置を構成する基板吸着構造を示す部分断面図。 実施形態に係る基板貼り合わせ装置を構成する基板吸着構造を示す平面図。 実施形態に係る基板貼り合わせ装置の構成を示す模式断面図。 実施形態に係る基板貼り合わせ装置を構成する第1膜及び第2膜、及び、第1膜及び第2膜に挟持された基板積層体を示す部分断面図。
以下、実施形態の基板貼り合わせ装置を備える半導体製造装置及び基板貼り合わせ方法(半導体製造方法)を、図面を参照して説明する。
以下の説明では、同一又は類似の機能を有する構成に同一の符号を付す。そして、それら構成の重複する説明は省略する場合がある。図面は模式的又は概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率等は、必ずしも現実のものと同一とは限らない。
先に、X方向、Y方向、Z方向、及び径方向について定義する。
X方向及びY方向は、後述する基板積層体100の表面に沿う方向である。Z方向は、X方向及びY方向とは交差する(例えば直交する)方向である。換言すると、Z方向は、基板積層体100の厚さ方向であり、基板積層体100に対して垂直な方向である。Z方向において、後述する第1膜11から第2膜21に向かう方向を平面視と称する場合ある。
径方向は、基板積層体100をZ方向から見た場合において、基板積層体100の中心から基板積層体100の周縁に向かう方向、または、基板積層体100の周縁から基板積層体100の中心に向かう方向を意味する。さらに、径方向に関し、基板積層体100の中心から基板積層体100の周縁に向かう方向を「径方向外側に向けて」と称し、基板積層体100の周縁から基板積層体100の中心に向かう方向を「径方向内側に向けて」と称する場合がある。
(実施形態)
<半導体製造装置の全体構成>
まず、実施形態の半導体製造装置1の全体構成について説明する。
図1は、半導体製造装置1の構成を示す模式平面図である。
半導体製造装置1は、例えば、処理ユニットU1~U4と、第1搬送装置3Aと、第2搬送装置3Bと、4つの基板カセット4A~4Dと、制御部5とを含む。本実施形態において、処理ユニットU1~U4は、例えば、基板貼り合わせ装置2A~2D(2)である。
図1は、半導体製造装置1が4つの基板貼り合わせ装置2を備えた構成を示しているが、基板貼り合わせ装置2の個数は限定されない。半導体製造装置1においては、成膜装置、エッチング装置、アニール装置等の公知の処理ユニットと、基板貼り合わせ装置2との組み合わせによって構成されてもよい。また、半導体製造装置1において、処理ユニットの個数は、限定されず、5以上の処理ユニットを備えてもよい。
また、半導体製造装置1を構成する複数の処理ユニットU1~U4のうちの一つは、複数の基板から基板積層体100を形成する前処理装置であってもよい。
第1搬送装置3Aは、基板貼り合わせ処理が施される前の処理前基板201を第2搬送装置3Bに渡したり、基板貼り合わせ処理が施された後の処理後基板202を第2搬送装置3Bから受けたりする。
第2搬送装置3Bは、処理前基板201を4つの基板貼り合わせ装置2A~2Dのいずれかに搬送したり、処理後基板202を4つの基板貼り合わせ装置2A~2Dから搬出したりする。
4つの基板カセット4A~4Dのうち、例えば、基板カセット4A、4Bは、処理前基板201を保管する。基板カセット4C、4Dは、処理後基板202を保管する。
制御部5は、基板貼り合わせ装置2A~2D、第1搬送装置3A、第2搬送装置3B、及び基板カセット4A~4Dに電気的に接続されており、半導体製造装置1を統括的に制御する。制御部5は、例えば、コンピュータであり、後述する基板貼り合わせ方法の複数のステップを行うためプログラムが保存された記録媒体を有する。制御部5は、基板貼り合わせ方法の各ステップを実行する。
<基板貼り合わせ装置>
以下の説明では、4つの基板貼り合わせ装置2A~2Dのうち一つである、基板貼り合わせ装置2A(2)について説明する。その他の基板貼り合わせ装置2B~2Dの構造は、基板貼り合わせ装置2Aと同じであるため、説明を省略する。
基板貼り合わせ装置2は、第1搬送装置3Aによって搬送された処理前基板201に貼り合わせ処理を施す装置である。換言すると、基板貼り合わせ装置2は、複数の基板が予め積層された状態で、複数の基板を厚さ方向に加圧し、これによって、複数の基板を貼り合わせる装置である。このため、基板貼り合わせ装置2によって貼り合わせ処理が施される処理対象である「複数の基板」を、以下の説明では、「基板積層体」と称する場合がある。
<基板積層体>
図2は、基板貼り合わせ装置2によって貼り合わされる基板積層体100を示す断面図である。
基板積層体100は、第1基板110と第2基板120とによって構成されている。第1基板110及び第2基板120の各々は、例えば、円盤状の公知の半導体ウエハである。
第2基板120に対向する第1基板110の第1基板面111上には、例えば、論理回路を有する複数のセル113と、第1接続端子112とが形成されている。
第1基板110に対向する第2基板120の第2基板面121上には、例えば、メモリセル回路を有する複数のセル123と、第2接続端子122とが形成されている。
第1接続端子112及び第2接続端子122は、銅等の金属端子である。
Z方向において、第1接続端子112の位置は、第2接続端子122の位置に対応している。
後述する基板貼り合わせ装置2によって基板積層体100をZ方向に加圧することで、第1接続端子112及び第2接続端子122は互いに結合される。
なお、以下の説明における「複数の基板」の各々は、第1基板110及び第2基板120であるが、基板積層体100を構成する基板の枚数は、2枚に限定されず、3枚以上であってもよい。
図3は、基板貼り合わせ装置2の構成を示す模式断面図である。
基板貼り合わせ装置2は、例えば、第1チャンバ10と、第2チャンバ20と、流路構造体30と、流体圧力調整部40とを含む。
<第1チャンバ>
第1チャンバ10は、変形可能な第1膜11と、第1膜11を変形させる非圧縮性流体Lを収容する第1収容部12とを有する。第1収容部12を構成する壁部(側壁及び上壁)は、公知の金属材料により構成されており、第1収容部12の内部を密閉する。
第1収容部12の上壁の一部には、後述する第1流路部31に連通する第1接続開口12Uが形成されている。第1収容部12及び第1流路部31の内部には、第1収容部12と第1流路部31との間で流動可能な非圧縮性流体Lが満たされている。流体圧力調整部40によって発生される非圧縮性流体Lの圧力は、第1流路部31を介して、第1収容部12内の非圧縮性流体Lに伝達することが可能となっている。
第1収容部12は、第2チャンバ20の第2収容部22の第2外周端部23に面する第1外周端部13を有する。第1膜11の外周部は、第1外周端部13に固定されている。第1膜11の変形を妨げなければ、第1膜11を第1外周端部13に固定する固定構造は限定されない。なお、第1外周端部13には、後述するシール部70を構成する第1シール部71が設けられている。
<第2チャンバ>
第2チャンバ20は、第1膜11に向い合う変形可能な第2膜21と、第2膜21を変形させる非圧縮性流体Lを収容する第2収容部22とを有する。第2収容部22を構成する壁部(側壁及び下壁)は、第1収容部12と同様に、公知の金属材料により構成されており、第2収容部22の内部を密閉する。
第2収容部22の下壁の一部には、後述する第2流路部32に連通する第2接続開口22Lが形成されている。第2収容部22及び第2流路部32の内部には、第2収容部22と第2流路部32との間で流動可能な非圧縮性流体Lが満たされている。流体圧力調整部40によって発生される非圧縮性流体Lの圧力は、第2流路部32を介して、第2収容部22内の非圧縮性流体Lに伝達することが可能となっている。
第2収容部22は、第1チャンバ10の第1収容部12の第1外周端部13に面する第2外周端部23を有する。第2膜21の外周部は、第2外周端部23に固定されている。第2膜21の変形を妨げなければ、第2膜21を第2外周端部23に固定する固定構造は限定されない。なお、第2外周端部23には、後述するシール部70を構成する第2シール部72が設けられている。
第2外周端部23には、第2シール部72の内側の領域における第2シール部72と第2膜21との間の位置に、内側排気口24が形成されている。第2収容部22の側壁の内部には、Z方向及びX方向に延在する内部排気路25が形成されている。第2収容部22の側壁の外面には、外側排気口26が形成されている。内側排気口24は、内部排気路25及び外側排気口26に連通している。外側排気口26は、後述する第1減圧部75に接続されている。
なお、本実施形態では、内側排気口24、内部排気路25、及び外側排気口26が第2チャンバに形成されている場合について説明するが、内側排気口24、内部排気路25、及び外側排気口26は、第1チャンバ10に形成されてもよい。
<第1膜、第2膜>
第1膜11及び第2膜21を構成する材料は、互いに同じであってもよいし、異なってもよい。第1膜11及び第2膜21を構成する材料としては、可撓性を有する材料、例えば、シリコンゴム等が採用される。このような材料の種類は、シリコンゴムに限定されない。基板積層体100を加熱する場合には、耐熱性を有する材料(例えば、耐熱ゴム等)によって第1膜11及び第2膜21が構成されていることが好ましい。
第1膜11及び第2膜21の各々の膜厚や直径は、加圧された非圧縮性流体Lによる第1膜11及び第2膜21の変形に伴って基板積層体100に均一な圧力が付与することができれば、限定されない。
また、後述する図4及び図5に示すように、第1膜11及び第2膜21の各々は、基板積層体100を吸着して保持する基板吸着構造80を有する。
<非圧縮性流体>
非圧縮性流体Lとしては、水(純水等)、油(鉱物油等)、溶媒(有機溶媒、例えば、ポリエチレングリコールモノエーテル系溶媒)等の流体が挙げられる。本実施形態では、非圧縮性流体Lとして油が用いられる。非圧縮性流体Lの材料は、流体圧力調整部40において発生する圧力が第1膜11及び第2膜21に伝達させることができれば、限定されない。
<流路構造体>
流路構造体30は、第1チャンバ10及び第2チャンバ20の各々と流体圧力調整部40との間に設けられている。具体的に、流路構造体30は、主流路部30Mと、流路分岐部30Bと、第1流路部31と、第2流路部32とを有する。流路分岐部30Bは、主流路部30Mを第1流路部31及び第2流路部32に分岐している。
第1流路部31は、第1チャンバ10の第1接続開口12Uに接続されており、第1収容部12の内部に連通している。第2流路部32は、第2チャンバ20の第2接続開口22Lに接続されており、第2収容部22の内部に連通している。第1流路部31の内部及び第2流路部32の内部には非圧縮性流体Lが充填されている。
流体圧力調整部によって非圧縮性流体Lに圧力が付与された際に、その圧力は、第1流路部31及び第2流路部32の各々の内部に充填された非圧縮性流体Lに伝達される。
<流体圧力調整部>
流体圧力調整部40は、制御部5に電気的に接続されている。流体圧力調整部40の動作は、制御部5によって制御される。
流体圧力調整部40は、流路構造体30の主流路部30Mに連通している。
流体圧力調整部40は、非圧縮性流体Lを貯留するマスターリザーバーとして機能する。流体圧力調整部40は、公知の油圧シリンダ構造を有しており、非圧縮性流体Lが充填されたシリンダと、シリンダの内部で往復運動可能なピストンとを備える。流体圧力調整部40においては、ピストンが非圧縮性流体Lを押圧すると、シリンダの内部に充填された非圧縮性流体Lに圧力が付与され、その圧力が流路構造体30の内部に充填された非圧縮性流体Lに伝達される。
<温度センサ>
温度センサ14は、第1膜11及び第2膜21のうち少なくとも一方の温度を測定する。本実施形態では、第1膜11に温度センサ14が設けられている。これにより、温度センサ14は、非圧縮性流体Lの温度を、第1膜11を介して測定することが可能である。本実施形態では、温度センサ14は第1膜11のみに設けられているが、温度センサ14は第2膜21のみに配置されてもよいし、第1膜11及び第2膜21の両方に配置されてもよい。温度センサ14としては、熱電対等の公知のセンサが用いられ、温度センサ14の種類は限定されない。
<温度調整部>
温度調整部50は、温度センサ14及び制御部5に電気的に接続されている。温度調整部50の動作は、制御部5によって制御される。
温度調整部50は、流体圧力調整部40に設けられており、流体圧力調整部40を構成するシリンダの内部の非圧縮性流体Lの温度を制御する。
温度調整部50は、流体圧力調整部40により第1膜11及び第2膜21を変形させて基板積層体100を貼り合わせる場合に、温度センサ14によって得られた測定結果に基づいて、第1チャンバ10及び第2チャンバ20の各々の非圧縮性流体Lの温度を調整する。
<移動部>
移動部60は、第1チャンバ10をZ方向に移動する駆動装置である。移動部60は、第1膜11と第2膜21との間の距離を調整し、第1膜11を第2膜21に近接させたり、第2膜21から第1膜11を遠ざけたりすることが可能である。
移動部60は、制御部5に電気的に接続されている。移動部60の動作は、制御部5によって制御される。
本実施形態においては、Z方向における第2チャンバ20の位置は固定されており、移動部60が第2チャンバ20に対して相対的にZ方向に第1チャンバ10を移動させているが、本実施形態は、このような構造に限定されない。第1膜11と第2膜21との間の距離を調整することが可能であれば、例えば、Z方向における第1チャンバ10の位置を固定し、第1チャンバ10に対して相対的にZ方向に第2チャンバ20を移動させてもよい。また、Z方向において、第1チャンバ10及び第2チャンバ20の両方を相対的に移動させてもよい。
<シール部>
シール部70は、第1収容部12の第1外周端部13に設けられている第1シール部71と、第2収容部22の第2外周端部23に設けられている第2シール部72とによって構成されている。つまり、シール部70は、第1チャンバ10と第2チャンバ20との間に設けられている。第1チャンバ10と第2チャンバ20とが互いに近づくように移動することで、第1シール部71及び第2シール部72で構成されたシール部70は、第1膜11及び第2膜21の周囲を囲む。第1シール部71及び第2シール部72が互いに接触した際に、シール部70は、第1膜11、第2膜21、及びシール部70によって囲まれた空間76を密閉することが可能である。
シール部70としては、例えば、第1シール部71及び第2シール部72の各々がシールゴムで形成された構成が挙げられる。このシールゴムの材料は、空間76の気密性が得られる材料であれば、限定されない。
なお、第1シール部71及び第2シール部72の各々の材料がシールゴムでなくてもよい。例えば、シール部70として、第1収容部12の第1外周端部13に設けられたOリング(第1シール部71)と、第2収容部22の第2外周端部23に位置するとともにOリングを押圧可能な押圧面(第2シール部72)とが組み合わされた構造が採用されてもよい。
また、シール部70の構成は、このような構造に限定されない。第1膜11と第2膜21との間の空間76を密閉することが可能であれば、公知のシール構造がシール部70に適用可能である。
<第1減圧部>
第1減圧部75は、第1膜11、第2膜21、及びシール部70で囲まれた気密な空間76の内部を減圧する。第1減圧部75は、第2収容部22の側壁に形成された外側排気口26に接続されている。第1減圧部75は、内側排気口24、内部排気路25、及び外側排気口26を通じて、空間76の内部を減圧する。
第1減圧部75は、制御部5に電気的に接続されている。第1減圧部75の動作は、制御部5によって制御される。第1減圧部75は、公知の真空ポンプと公知の真空バルブを備える。真空バルブの開閉動作に応じて、空間76の内部を減圧するか否かが制御される。
<基板吸着構造>
図4は、基板吸着構造80を示す部分断面図である。図5は、基板吸着構造80を示す平面図である。なお、図5は、平面視における第2膜21を示している。図5に示す第2膜21の構造は、第1膜11の構造と同じであるため、図5を参照した説明では、第1膜11の説明を省略する。
図4に示すように、第1膜11及び第2膜21の各々は、基板吸着構造80を有する。
基板吸着構造80は、第1膜11と第2膜21との間の空間77に配置される基板積層体100の一部を吸着して保持する。基板吸着構造80は、内部孔81と、吸着路82と、外部孔83とを備える。
内部孔81は、第1膜11と第2膜21との間の空間77に連通する。吸着路82は、内部孔81に連通するとともにZ方向に延びる縦吸着路82Aと、縦吸着路82Aに連通するとともに径方向に向けて延在する横吸着路82Bとを有する。外部孔83は、吸着路82の横吸着路82Bに連通し、基板吸着構造80の外側に開口する。
換言すると、第1膜11は、第2膜21に面する第1面11Sを有しており、第1面11Sには、内部孔81に対応する第1内部孔11Aが形成されている。第1膜11の内部には、吸着路82に対応する第1吸着路11Bが形成されている。
第1吸着路11Bは、第1内部孔11Aに連通するとともにZ方向に延びる第1縦吸着路11C(縦吸着路82A)と、第1縦吸着路11Cに連通するとともに径方向に向けて延在する第1横吸着路11D(横吸着路82B)とを有する。第1膜11の側面11Eには、外部孔83に対応する第1外部孔11Fが形成されている。第1外部孔11Fは、第1横吸着路11Dに連通する。
同様に、第2膜21は、第1膜11に面する第2面21Sを有しており、第2面21Sには、内部孔81に対応する第2内部孔21Aが形成されている。第2膜21の内部には、吸着路82に対応する第2吸着路21Bが形成されている。
第2吸着路21Bは、第2内部孔21Aに連通するとともにZ方向に延びる第2縦吸着路21C(縦吸着路82A)と、第2縦吸着路21Cに連通するとともに径方向に向けて延在する第2横吸着路21D(横吸着路82B)とを有する。第2膜21の側面21Eには、外部孔83に対応する第2外部孔21Fが形成されている。第2外部孔21Fは、第2横吸着路21Dに連通する。
図5に示すように、第2膜21を平面視した場合、3つの第2内部孔21Aが第2面21S上に形成されている。各第2内部孔21Aには、第2面21Sの中心から径方向外側に向けて延びる第2吸着路21Bが接続されている。
3つの第2内部孔21Aは、第2面21Sの中心Pから等しい距離で離間した位置に配置されている。
第2膜21の側面21E(周縁)において、第2膜21の周方向において等間隔で離間された位置に3つの第2外部孔21Fが形成されている。本実施形態において、3つの第2外部孔21Fの配置ピッチは、120°である。
第2内部孔21Aの位置、第2吸着路21Bの経路、及び第2外部孔21Fの配置ピッチ等を含む吸着経路パターン(基板吸着構造80の3次元形状)は、図4及び図5に示す構造に限定されない。例えば、1つの吸着路を複数の吸着路に分岐する分岐部が第2膜21の内部に形成されてもよい。
加圧された非圧縮性流体Lによる第1膜11及び第2膜21の変形に伴って基板積層体100に均一な圧力が付与することができれば、第1膜11及び第2膜21に形成される基板吸着構造80の吸着経路パターンは、限定されない。
本実施形態では、第1膜11及び第2膜21の両方が基板吸着構造80を有する場合について説明したが、第1膜11及び第2膜21の一方のみが基板吸着構造80を備えてもよい。なお、後述する基板貼り合わせ方法においては、第1膜11による吸着を行わず、第2膜21による吸着を行う場合を説明している。
<第2減圧部>
第2減圧部85は、基板吸着構造80に接続されており、すなわち、第1外部孔11F及び第2外部孔21Fに接続されている。第2減圧部85の動作によって、基板吸着構造80の吸着路82の内部を減圧することができ、すなわち、第1膜11の第1面11S又は第2膜21の第2面21Sに接触する基板積層体100の一部を吸着して保持することが可能である。
第2減圧部85は、制御部5に電気的に接続されている。第2減圧部85の動作は、制御部5によって制御される。第2減圧部85は、公知の真空ポンプと公知の真空バルブを備える。真空バルブの開閉動作に応じて、基板吸着構造80の内部を減圧するか否かが制御される。
図4に示す構造では、第1膜11及び第2膜21の各々に第2減圧部85が接続されているが、本実施形態はこの構造に限定されない。例えば、第1膜11及び第2膜21の各々に対応する第1真空バルブと第2真空バルブと、各真空バルブに接続された一つの真空ポンプによって第2減圧部85が構成されてもよい。この場合、第1真空バルブと第2真空バルブの各々の開閉動作に応じて、第1膜11及び第2膜21の各々における基板吸着動作が制御される。
さらに、本実施形態においては、第2減圧部85は第1減圧部75とは別体であるが、本実施形態は、このような構造に限定されない。例えば、第1減圧部75の動作を実現する真空バルブと、第2減圧部85の動作を実現する真空バルブと、1つの真空ポンプとを備える集中減圧部を用いてもよい。この場合、例えば、1つの真空ポンプを稼働させた状態で、複数の真空バルブの各々の開閉動作を制御することで、第1減圧部75及び第2減圧部85の各々の動作を実現することができる。
<基板貼り合わせ方法>
次に、実施形態の基板貼り合わせ装置2を用いた基板貼り合わせ方法について説明する。図6及び図7は、基板貼り合わせ方法を説明する図である。なお、図6においては、流路構造体30が省略されている。
基板貼り合わせ方法は、以下のステップ1~11を有する。
(ステップ1)基板積層体100の搬入
(ステップ2)第2チャンバ20の第2膜21による基板積層体100の吸着
(ステップ3)第1チャンバ10の下方への移動
(ステップ4)空間76の減圧
(ステップ5)非圧縮性流体Lの温度調整
(ステップ6)基板積層体100に対する圧力の付加
(ステップ7)基板積層体100の圧力付加の解除
(ステップ8)空間76の減圧の解除
(ステップ9)第1チャンバ10の上方への移動
(ステップ10)第2チャンバ20の第2膜21による基板積層体100の吸着の解除
(ステップ11)基板積層体100の搬出
次に、上記ステップ1~11を順に説明する。
なお、ステップ1~11の各々において、変形例を説明する場合がある。
以下の説明では、「基板貼り合わせ装置2A」を「基板貼り合わせ装置2」と称する場合がある。また、「基板貼り合わせ装置2B~2D」の各々は、「基板貼り合わせ装置2」と同じ構成を有する。
(ステップ1:基板積層体100の搬入)
図1に示す半導体製造装置1においては、貼り合わせ処理が施されていない複数の基板積層体100が基板カセット4A、4Bに保管されている。第1搬送装置3Aは、基板カセット4A、4Bから基板積層体100を取り出す。第2搬送装置3Bは、第1搬送装置3Aによって取り出された基板積層体100を基板貼り合わせ装置2Aに搬送する。
(ステップ1の変形例)
なお、基板カセット4A、4Bにおいては、基板積層体100に代えて、重ね合わされていない第1基板110及び第2基板120の各々が保管されてもよい。この場合、例えば、半導体製造装置1を構成する処理ユニットU1~U4のうちの一つが、基板積層体100を形成する前処理装置である。第1搬送装置3A及び第2搬送装置3Bの搬送動作によって第1基板110及び第2基板120が前処理装置に搬送される。
前処理装置においては、第1基板110及び第2基板120のX方向及びY方向における位置決めが行われ、複数の基板をZ方向に重ね合わせて基板積層体100を形成する。この前処理装置においては、第1基板110及び第2基板120が加圧による接合がされておらず、基板貼り合わせ装置2Aによる基板貼り合わせが必要である。
第2搬送装置3Bは、前処理装置から基板積層体100を搬出し、基板貼り合わせ装置2Aに搬送する。
(ステップ2:第2チャンバ20の第2膜21による基板積層体100の吸着)
基板貼り合わせ装置2Aに搬送された基板積層体100は、第2チャンバ20の第2膜21上に載置される。第2減圧部85の駆動により、基板積層体100の下面(第2基板120の下面)と第2面21Sとの間の空間(隙間)が吸引され、基板積層体100と第2膜21とが密着する(図3参照)。
(ステップ3:第1チャンバ10の下方への移動)
次に、移動部60の駆動により、第1チャンバ10がZ方向における下方向に移動する。第1チャンバ10の移動に伴って、第1膜11が第2膜21に徐々に近づき、その後、第1膜11の第1面11Sは、基板積層体100の上面(第1基板110の上面)に接触する。
第1チャンバ10が第2チャンバ20に向けて移動すると、第1シール部71が第2シール部72に接触し、第1外周端部13と第2外周端部23との間の距離が縮まり、第1外周端部13と第2外周端部23との間において第1シール部71及び第2シール部72が圧縮される。これにより、第1膜11、第2膜21、第1シール部71、及び第2シール部72によって囲まれた空間76が密閉される。
(ステップ4:空間76の減圧)
次に、第1減圧部75の駆動により、空間76が減圧される。
このような減圧ステップは、加圧された非圧縮性流体Lによって基板積層体100に圧力が付加されている状態において、継続的に行われてもよい。あるいは、空間76の内部が所望の圧力に達した後に、第1減圧部75による減圧動作を停止してもよい。
このステップ4を行うことで、基板積層体100を構成する第1基板110と第2基板120との間に入り込んだエアを除去し、第1基板110と第2基板120との間の密着性を向上させることができる。この効果に加えて、第1膜11及び第2膜21の各々に対する基板積層体100の密着性を向上することができる。
第1基板110と第2基板120の間の密着性の向上、及び、第1膜11及び第2膜21の各々に対する基板積層体100の密着性の向上は、加圧された非圧縮性流体Lによって基板積層体100に付与される圧力分布の均一化に寄与する。
(ステップ5:非圧縮性流体Lの温度調整)
温度センサ14によって得られた測定結果に基づいて、温度調整部50は、非圧縮性流体Lを加熱する。温度調整部50は、流体圧力調整部40に設けられているため、流体圧力調整部40に貯留されている非圧縮性流体Lの温度を調整する。流体圧力調整部40の非圧縮性流体Lの熱は、流路構造体30の内部に充填されている非圧縮性流体Lを伝達し、さらに、第1収容部12及び第2収容部22に収容されている非圧縮性流体Lに伝達する。非圧縮性流体Lの熱は、第1膜11及び第2膜21にも伝達し、第1膜11及び第2膜21に接触している基板積層体100に熱が加わる。これによって基板積層体100の温度が制御される。
(ステップ5の変形例1)
なお、このステップ5は、必ずしも、ステップ4の後に行う必要はない。
ステップ5は、基板貼り合わせ装置2Aによる基板貼り合わせ処理が行われる前に、すなわち、基板貼り合わせ装置2Aのアイドリング状態において、行われてもよい。
基板貼り合わせ装置2Aに基板積層体100が搬送される前において、非圧縮性流体Lの温度を所定の温度に予め設定しておくことで、後述するステップ6~12を速やかに行うことが可能となる。
(ステップ5の変形例2)
ステップ5は、4つの基板貼り合わせ装置2A~2Dの各々において同時に行われてもよい。この場合、例えば、4つの基板貼り合わせ装置2A~2Dにおける非圧縮性流体Lの温度を異ならせてもよい。具体的に、4つの基板貼り合わせ装置2A~2Dで用いられる非圧縮性流体Lの各々の温度を200℃、250℃、300℃、及び350℃に設定してもよい。加熱によって基板積層体100の温度が徐々に高くなるように、最初に、200℃に設定された状態で基板貼り合わせ処理を行い、その後、温度が高くなる順番で、250℃、300℃、及び350℃の温度条件で、基板積層体100に対して基板貼り合わせ処理を行ってもよい。このように基板積層体100に対して段階的に熱を与えつつ基板貼り合わせ処理を行うには、第2搬送装置3Bによる4つの基板貼り合わせ装置2A~2Dへの搬送によって実現される。
(ステップ6:基板積層体100に対する圧力の付加)
流体圧力調整部40の駆動することで、流体圧力調整部40は、非圧縮性流体Lに圧力を加える。非圧縮性流体Lが加圧されると、その圧力は、第1流路部31及び第1収容部12に充填された非圧縮性流体Lに加わり、第2流路部32及び第2収容部22に充填された非圧縮性流体Lに加わる。このような圧力伝達の作用により、第1膜11は基板積層体100に向けて膨出するように変形し、第2膜21は基板積層体100に向けて膨出するように変形する。
これによって、図6に示すように、基板積層体100の両面は、第1膜11及び第2膜21によって加圧される。さらに、上述したステップ5によって、非圧縮性流体Lの熱は、基板積層体100に伝達し、基板積層体100が加熱される。
図7は、非圧縮性流体Lによって基板積層体100が加圧されている状態を示している。第1膜11及び第2膜21を介して非圧縮性流体Lが基板積層体100を加圧すると、Z方向の力が基板積層体100に作用するだけでなく、基板積層体100の周縁部においては、Z方向に対して斜め方向Dの力が基板積層体100に作用する。
ここで、斜め方向Dの力とは、Z方向及びX方向に対して傾斜する方向、或いは、Z方向及びY方向に対して傾斜する方向である。換言すると、基板積層体100にして等方的な力が、第1膜11と基板積層体100との間に作用し、かつ、第2膜21と基板積層体100との間に作用する。
この結果、基板積層体100を加熱しながら基板積層体100が加圧されるので、第1基板110の第1接続端子112と、第2基板120の第2接続端子122とが接合される。ここで、「接合」とは、金属結合や水素結合が挙げられる。
(ステップ7:基板積層体100の圧力付加の解除)
ステップ6が終了した後、流体圧力調整部40の駆動により、非圧縮性流体Lによる基板積層体100の圧力の付加が解除される。
(ステップ8:空間76の減圧の解除)
第1減圧部75の駆動を停止し、公知のパージングにより、空間76の圧力が大気圧になる。
(ステップ9:第1チャンバ10の上方への移動)
移動部60の駆動により、第1チャンバ10がZ方向における上方向に移動する。第1チャンバ10の移動に伴って、第1膜11が第2膜21から離間する。
(ステップ10:第2チャンバ20の第2膜21による基板積層体100の吸着の解除)
公知のパージングにより、第1膜11と基板積層体100との間の空間の圧力を大気圧にする。
(ステップ11:基板積層体100の搬出)
第2搬送装置3Bは、基板積層体100を基板貼り合わせ装置2Aから搬出する。
上述した半導体製造装置1によれば、基板積層体100に局所的(ピンポイント)に圧力が加わることが抑制され、第1膜11及び第2膜21の各々から基板積層体100に付与される圧力の分布を均一にすることができる。この結果、第1接続端子112及び第2接続端子122を均一な圧力で接合することができる。
非圧縮性流体Lによって基板積層体100が加熱されるので、第1接続端子112及び第2接続端子122の接合に要求される加熱温度を維持しながら、第1基板110の第1接続端子112及び第2基板120の第2接続端子122を加圧接合することができる。
さらに、流体圧力調整部40の駆動によって非圧縮性流体Lの圧力を容易に調整することができ、さらに、温度調整部50によって非圧縮性流体Lの温度を容易に調整することができるため、基板貼り合わせ装置2による基板貼り合わせ処理の制御性を向上させることができる。
さらに、基板積層体100を加熱及び加圧しながら、第1接続端子112及び第2接続端子122を短時間で接合することができるので、半導体製造装置1及び基板貼り合わせ装置2のスループットの向上に寄与する。
以上説明した少なくともひとつの実施形態によれば、第1膜と前記第2膜との間に基板積層体が配置された状態で基板積層体を構成する複数の基板を貼り合わせるように、加圧された非圧縮性流体が第1膜及び第2膜を変形させて基板積層体を加圧する。これにより、プロセスの安定化を図ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1…半導体製造装置、2、2A、2B、2C、2D…基板貼り合わせ装置、3A…第1搬送装置、3B…第2搬送装置、4A、4B、4C、4D…基板カセット、5…制御部、10…第1チャンバ、11…第1膜、11A…第1内部孔、11B…第1吸着路、11C…第1縦吸着路、11D…第1横吸着路、11E…側面、11F…第1外部孔、11S…第1面、12…第1収容部、12U…第1接続開口、13…第1外周端部、14…温度センサ、20…第2チャンバ、21…第2膜、21A…第2内部孔、21B…第2吸着路、21C…第2縦吸着路、21D…第2横吸着路、21E…側面、21F…第2外部孔、21S…第2面、22…第2収容部、22L…第2接続開口、23…第2外周端部、24…内側排気口、25…内部排気路、26…外側排気口、30…流路構造体、30B…流路分岐部、30M…主流路部、31…第1流路部、32…第2流路部、40…流体圧力調整部、50…温度調整部、60…移動部、70…シール部、71…第1シール部、72…第2シール部、75…第1減圧部、76…空間、77…空間、80…基板吸着構造、81…内部孔、82…吸着路、82A…縦吸着路、82B…横吸着路、83…外部孔、85…第2減圧部、100…基板積層体、110…第1基板、111…第1基板面、112…第1接続端子、113…セル、120…第2基板、121…第2基板面、122…第2接続端子、123…セル、201…処理前基板、202…処理後基板、D…方向、L…非圧縮性流体、P…中心、U1、U2、U3、U4…処理ユニット

Claims (10)

  1. 変形可能な第1膜と、前記第1膜を変形させる非圧縮性流体を収容する第1収容部とを有した第1チャンバと、
    前記第1膜に向い合う変形可能な第2膜と、前記第2膜を変形させる非圧縮性流体を収容する第2収容部とを有した第2チャンバと、
    前記第1膜と前記第2膜との間に複数の基板が配置された状態で前記複数の基板を貼り合わせるように、前記第1チャンバ及び前記第2チャンバの各々の前記非圧縮性流体に圧力を加えて前記第1膜及び前記第2膜を変形させる流体圧力調整部と、
    を備える、半導体製造装置。
  2. 前記第1チャンバ及び前記第2チャンバの各々と前記流体圧力調整部との間に設けられ、前記流体圧力調整部が前記第1チャンバ及び前記第2チャンバの各々の前記非圧縮性流体に加えた圧力を前記第1膜及び前記第2膜に伝達させる流路構造体、
    を備える、
    請求項1に記載の半導体製造装置。
  3. 前記第1膜及び前記第2膜のうち少なくとも一方の温度を測定する温度センサと、
    前記流体圧力調整部により前記第1膜及び前記第2膜を変形させて前記複数の基板を貼り合わせる場合に、前記温度センサによって得られた測定結果に基づいて、前記第1チャンバ及び前記第2チャンバの各々の前記非圧縮性流体の温度を調整する温度調整部と、
    を備える、請求項1又は請求項2に記載の半導体製造装置。
  4. 前記第1チャンバと前記第2チャンバとの間に設けられ、前記第1膜及び前記第2膜の周囲を囲むシール部と、
    前記第1膜、前記第2膜、及び前記シール部で囲まれた空間の内部を減圧する第1減圧部と、
    を備える、請求項1から請求項3のいずれか一項に記載の半導体製造装置。
  5. 前記第1膜及び前記第2膜の少なくとも一方は、
    前記第1膜と前記第2膜との間の空間に配置される前記複数の基板の一部を吸着して保持する基板吸着構造を有し、
    前記基板吸着構造は、
    前記第1膜と前記第2膜との間の前記空間に連通する内部孔と、
    前記内部孔に連通するとともに径方向に向けて延在する吸着路と、
    前記吸着路に連通する外部孔と、
    を備え、
    前記半導体製造装置は、前記外部孔に接続される第2減圧部を備える、
    請求項1から請求項4のいずれか一項に記載の半導体製造装置。
  6. 前記第1膜と前記第2膜との間の距離を調整する移動部を有する、
    請求項1から請求項5のいずれか一項に記載の半導体製造装置。
  7. 変形可能な第1膜を有する第1チャンバと、変形可能な第2膜を有する第2チャンバとの間に複数の基板を配置し、
    前記複数の基板を貼り合わせるように、前記第1チャンバ及び前記第2チャンバの各々に非圧縮性流体を供給して前記第1膜および前記第2膜を変形させる、
    半導体製造方法。
  8. 前記第1膜及び前記第2膜のうち少なくとも一方の温度を測定して得られた測定結果に基づいて、前記第1チャンバ及び前記第2チャンバの前記非圧縮性流体の温度を調整する、
    請求項7に記載の半導体製造方法。
  9. 前記第1チャンバと前記第2チャンバとの間に設けられたシール部と、前記第1膜と、前記第2膜とで囲まれた空間の内部に前記複数の基板を配置した状態で、前記空間を減圧する、
    請求項7又は請求項8に記載の半導体製造方法。
  10. 前記第1膜及び前記第2膜の少なくとも一方に設けられた基板吸着構造を通じて、前記複数の基板の一部を吸着する、
    請求項7から請求項9のいずれか一項に記載の半導体製造方法。
JP2021034700A 2021-03-04 2021-03-04 半導体製造装置及び半導体製造方法 Pending JP2022135105A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021034700A JP2022135105A (ja) 2021-03-04 2021-03-04 半導体製造装置及び半導体製造方法
TW110127592A TWI809459B (zh) 2021-03-04 2021-07-27 半導體製造裝置以及半導體製造方法
CN202110953870.0A CN115020271A (zh) 2021-03-04 2021-08-19 半导体制造装置及半导体制造方法
US17/468,187 US11984328B2 (en) 2021-03-04 2021-09-07 Semiconductor manufacturing apparatus and semiconductor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021034700A JP2022135105A (ja) 2021-03-04 2021-03-04 半導体製造装置及び半導体製造方法

Publications (1)

Publication Number Publication Date
JP2022135105A true JP2022135105A (ja) 2022-09-15

Family

ID=83064270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021034700A Pending JP2022135105A (ja) 2021-03-04 2021-03-04 半導体製造装置及び半導体製造方法

Country Status (4)

Country Link
US (1) US11984328B2 (ja)
JP (1) JP2022135105A (ja)
CN (1) CN115020271A (ja)
TW (1) TWI809459B (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3318776B2 (ja) 1992-08-31 2002-08-26 ソニー株式会社 張り合わせ基板の製造方法と張り合わせ装置
JP2005197269A (ja) 2003-12-26 2005-07-21 Mitsubishi Materials Techno Corp ウェーハの製造方法及びウェーハの貼付装置
EP2053635A4 (en) * 2006-06-29 2010-09-22 Nikon Corp METALLIZING APPARATUS OF WAFER
JP2009070896A (ja) 2007-09-11 2009-04-02 Bon Koatsu Kogyo Kk 薄板材貼付装置および薄板材貼付方法
JP5062897B2 (ja) * 2008-06-06 2012-10-31 クライムプロダクツ株式会社 ワーク貼合装置
KR20100043478A (ko) 2008-10-20 2010-04-29 삼성전기주식회사 정전 척 및 이를 구비한 기판 접합 장치
US9233452B2 (en) * 2012-10-29 2016-01-12 Wayne O. Duescher Vacuum-grooved membrane abrasive polishing wafer workholder
JP2014150201A (ja) 2013-02-04 2014-08-21 Okamoto Machine Tool Works Ltd 基板と半導体基板との貼り合わせ方法およびその方法に用いる風船膨張型基板押圧装置
JP2020061388A (ja) * 2016-09-07 2020-04-16 株式会社Mirai 電子装置の製造装置及びその制御方法、並びに電子装置及びその製造方法
JP6420415B2 (ja) * 2017-03-16 2018-11-07 株式会社荏原製作所 基板処理装置
JP6925160B2 (ja) 2017-05-02 2021-08-25 東京エレクトロン株式会社 接合装置

Also Published As

Publication number Publication date
TW202249140A (zh) 2022-12-16
CN115020271A (zh) 2022-09-06
US20220285176A1 (en) 2022-09-08
TWI809459B (zh) 2023-07-21
US11984328B2 (en) 2024-05-14

Similar Documents

Publication Publication Date Title
JP5183659B2 (ja) 基板処理装置、基板処理方法、プログラム及びコンピュータ記憶媒体
JPWO2014057769A1 (ja) 減圧治具及び減圧治具を用いた被加圧物の加圧方法
TWI636843B (zh) 接合裝置、接合系統、接合方法及電腦記憶媒體
JP6415328B2 (ja) 接合方法、プログラム、コンピュータ記憶媒体、接合装置及び接合システム
CN115483138A (zh) 压膜结构、压膜系统及压膜方法
EP3020683B1 (en) Apparatus for manufacturing micro-channel and method for manufacturing micro-channel using same
JP5299837B2 (ja) 支持装置、加熱加圧装置及び加熱加圧方法
JP2022135105A (ja) 半導体製造装置及び半導体製造方法
TW200408529A (en) Press device and method
JP2023184648A (ja) 接合システム
JP6176115B2 (ja) 加圧装置および基板貼り合わせ装置
JP2016134419A (ja) 接合方法および接合システム
TWI630048B (zh) Bonding device, bonding system, bonding method, and computer memory medium
JP2013225706A (ja) ウェハを処理するためのデバイスおよび方法
JP2011222633A (ja) 基板貼り合わせ装置、積層半導体の製造方法および積層半導体
JP6453081B2 (ja) 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP6770832B2 (ja) 接合方法、プログラム、コンピュータ記憶媒体、接合装置及び接合システム
KR20040013295A (ko) 반도체 제조설비
JP2016129197A (ja) 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
US20170016954A1 (en) Systems and methods for generating and preserving vacuum between semiconductor wafer and wafer translator
JP2011044504A (ja) 接着剤注入装置
CN117650062A (zh) 封装方法,以及半导体器件
JP5569169B2 (ja) 基板貼り合せ装置の制御方法、基板貼り合せ装置、積層半導体装置製造方法及び積層半導体装置
JP6333184B2 (ja) 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP2016129196A (ja) 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体