JP2022133488A - Electric element mounting package and electronic device - Google Patents

Electric element mounting package and electronic device Download PDF

Info

Publication number
JP2022133488A
JP2022133488A JP2019141305A JP2019141305A JP2022133488A JP 2022133488 A JP2022133488 A JP 2022133488A JP 2019141305 A JP2019141305 A JP 2019141305A JP 2019141305 A JP2019141305 A JP 2019141305A JP 2022133488 A JP2022133488 A JP 2022133488A
Authority
JP
Japan
Prior art keywords
width
electronic device
signal line
opening
mounting package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019141305A
Other languages
Japanese (ja)
Inventor
隆二 森
Ryuji Mori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2019141305A priority Critical patent/JP2022133488A/en
Priority to PCT/JP2020/029321 priority patent/WO2021020530A1/en
Publication of JP2022133488A publication Critical patent/JP2022133488A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

To provide an electric element mounting package and electric device capable of mitigating power loss of signals.SOLUTION: An electric element mounting package comprises a wiring board having a first face and a wiring pattern located over the first face, a substrate having a second face and a through hole opening in the second face, an insulation member located inside of the through hole and having a first end portion located on the opening side, a signal line penetrating the insulation member and having a second end portion located on the opening side, and a conductive joint material to join the wiring pattern and the second end portion of the signal line. A portion of the signal line located inside of the through hole includes a first part located on the opening side and a second part located further apart from the opening than the first part, and in a cross section though the first part and the second part and perpendicular to the second face, a first width of the first part in the width direction parallel to the second face is greater than a second width of the second portion in the width direction.SELECTED DRAWING: Figure 3

Description

本開示は、電子素子搭載用パッケージ及び電子装置に関する。 The present disclosure relates to an electronic device mounting package and an electronic device.

従来、電子素子と接合される配線パターンと、当該配線パターンに接合される信号線とを有する電子素子搭載用のパッケージがある。このようなパッケージには、信号線を含む同軸線路構造と、マイクロストリップ線路構造等の配線パターンとを、導電性接合材により接合させたものがある（例えば、特許文献１）。上記の同軸線路構造は、金属の基体に貫通孔を設け、当該貫通孔の内部に位置する絶縁部材を貫通するように信号線を配置したものとすることができる。 2. Description of the Related Art Conventionally, there is a package for mounting an electronic element, which has a wiring pattern joined to an electronic element and a signal line joined to the wiring pattern. Among such packages, there is a package in which a coaxial line structure including signal lines and a wiring pattern such as a microstrip line structure are joined with a conductive joining material (for example, Patent Document 1). The above-described coaxial line structure can be such that a through hole is provided in a metal substrate, and a signal line is arranged so as to pass through an insulating member positioned inside the through hole.

特開２０００－３５３８４６号公報JP-A-2000-353846

しかしながら、上記の構成では、信号線と配線パターンとの接合箇所において、同軸線路構造からマイクロストリップ線路構造等への変換がなされて信号の伝播モードが不連続となる。そのため、前記接合箇所において、電界が弱くなること等に起因して特性インピーダンスが大きくなりやすい。その結果、前記接合箇所における特性インピーダンスの不整合によって信号の電力損失が生じやすいという課題がある。 However, in the above configuration, the coaxial line structure is converted to a microstrip line structure or the like at the junction between the signal line and the wiring pattern, and the signal propagation mode becomes discontinuous. Therefore, the characteristic impedance tends to increase due to the weakening of the electric field or the like at the joint. As a result, there is a problem that the power loss of the signal tends to occur due to the mismatch of the characteristic impedance at the junction.

本開示の目的は、信号の電力損失を低減することができる電子素子搭載用パッケージ及び電子装置を提供することにある。 An object of the present disclosure is to provide an electronic device mounting package and an electronic device capable of reducing signal power loss.

本開示の一態様は、
第１面と、前記第１面上に位置する配線パターンと、を有する配線基板と、
第２面と、前記第２面に開口を有する貫通孔と、を有する基体と、
前記貫通孔の内部に位置するとともに、前記開口側に位置する第１端部を有する絶縁部材と、
前記絶縁部材を貫通するとともに、前記開口側に位置する第２端部を有する信号線と、
前記配線パターンと前記信号線の前記第２端部とを接合する導電性接合材と、
を備え、
前記信号線のうち前記貫通孔の内部に位置する部分は、前記開口側に位置する第１部分と、前記第１部分よりも前記開口から離れて位置する第２部分と、を有し、
前記第１部分及び第２部分を通り前記第２面に垂直な断面において、前記第２面に平行な幅方向についての前記第１部分の第１の幅が、前記幅方向についての前記第２部分の第２の幅より大きい、
電子素子搭載用パッケージである。 One aspect of the present disclosure is
a wiring board having a first surface and a wiring pattern located on the first surface;
a base having a second surface and a through hole having an opening in the second surface;
an insulating member positioned inside the through hole and having a first end positioned on the opening side;
a signal line passing through the insulating member and having a second end located on the opening side;
a conductive bonding material that bonds the wiring pattern and the second end of the signal line;
with
a portion of the signal line located inside the through hole has a first portion located on the opening side and a second portion located farther from the opening than the first portion;
In a cross section passing through the first portion and the second portion and perpendicular to the second surface, the first width of the first portion in the width direction parallel to the second surface is equal to the second width in the width direction. greater than the second width of the portion;
It is a package for mounting an electronic element.

また、本開示の他の一の態様は、
上記の電子素子搭載用パッケージと、
前記配線パターンと接合する電子素子と、
を備える、電子装置である。 In addition, another aspect of the present disclosure is
the electronic device mounting package;
an electronic element bonded to the wiring pattern;
An electronic device comprising:

本開示の内容によれば、電子素子搭載用パッケージにおいて、信号の電力損失を低減することができるという効果がある。 According to the contents of the present disclosure, it is possible to reduce signal power loss in a package for mounting an electronic device.

電子装置の全体斜視図である。1 is an overall perspective view of an electronic device; FIG. 導電性接合材による接合位置付近を拡大して示した図である。It is the figure which expanded and showed the bonding position vicinity by a conductive bonding material. 信号線を通る位置での電子素子搭載用パッケージの断面を示す図である。It is a figure which shows the cross section of the electronic element mounting package in the position which passes along a signal line. 図３における信号線及び絶縁部材の拡大図である。4 is an enlarged view of a signal line and an insulating member in FIG. 3; FIG. 比較例における特性インピーダンスの不整合に係る問題を説明する図である。It is a figure explaining the problem regarding the mismatch of the characteristic impedance in a comparative example. 実施例における特性インピーダンス整合を説明する図である。It is a figure explaining the characteristic impedance matching in an Example. 電子素子搭載用パッケージにおける損失を信号の周波数に対して計算したシミュレーションの結果を示す図である。FIG. 4 is a diagram showing the result of a simulation in which the loss in the electronic device mounting package is calculated with respect to the frequency of the signal; 変形例に係る電子素子搭載用パッケージの断面を示す図である。It is a figure which shows the cross section of the electronic device mounting package which concerns on a modification. 図８における信号線及び絶縁部材の拡大図である。9 is an enlarged view of a signal line and an insulating member in FIG. 8; FIG. 実施例における特性インピーダンス不整合の低減効果を説明する図である。It is a figure explaining the reduction effect of the characteristic impedance mismatch in an Example. 変形例２に係る電子素子搭載用パッケージの断面を示す図である。FIG. 10 is a diagram showing a cross section of an electronic device mounting package according to Modification 2; 変形例２に係る他の例の電子素子搭載用パッケージの断面を示す図である。FIG. 11 is a diagram showing a cross section of another example of an electronic device mounting package according to Modification 2; 変形例３に係る電子素子搭載用パッケージの断面を示す図である。FIG. 11 is a diagram showing a cross section of an electronic device mounting package according to Modification 3; 変形例３に係る他の例の電子素子搭載用パッケージの断面を示す図である。FIG. 11 is a diagram showing a cross section of another example of an electronic device mounting package according to Modification 3; 変形例４に係る電子素子搭載用パッケージの断面を示す図である。FIG. 11 is a diagram showing a cross section of an electronic device mounting package according to Modification 4; 変形例４に係る他の例の電子素子搭載用パッケージの断面を示す図である。FIG. 11 is a diagram showing a cross section of another example of an electronic device mounting package according to Modification 4; 変形例５に係る電子素子搭載用パッケージの断面を示す図である。FIG. 11 is a diagram showing a cross section of an electronic device mounting package according to Modification 5; 変形例６に係る電子素子搭載用パッケージの断面を示す図である。FIG. 11 is a diagram showing a cross section of an electronic device mounting package according to Modification 6;

以下、実施の形態を図面に基づいて説明する。但し、以下で参照する各図は、説明の便宜上、実施形態を説明する上で必要な主要部材のみを簡略化して示したものである。したがって、本開示の電子装置及び電子素子搭載用パッケージは、参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法及び寸法比率などを忠実に表したものではない。 Embodiments will be described below with reference to the drawings. However, for convenience of explanation, each drawing referred to below shows only the main members necessary for explaining the embodiment in a simplified manner. Therefore, the electronic device and the electronic device mounting package of the present disclosure can include arbitrary constituent members that are not shown in the referenced figures. Also, the dimensions of the members in each drawing do not faithfully represent the actual dimensions and dimensional ratios of the constituent members.

（電子装置及び電子素子搭載用パッケージの構成）
まず、図１～図４を参照して電子装置１及び電子素子搭載用パッケージ１００の構成について説明する。
図１は、本実施形態の電子装置１の全体斜視図である。
図２は、電子装置１に含まれる電子素子搭載用パッケージ１００のうち、導電性接合材１６による接合位置付近を拡大して示した図である。
図３は、信号線１２を通る位置での電子素子搭載用パッケージ１００の断面を示す図である。
図４は、図３における信号線１２及び絶縁部材１５の拡大図である。 (Structure of Electronic Device and Package for Mounting Electronic Element)
First, configurations of an electronic device 1 and an electronic device mounting package 100 will be described with reference to FIGS. 1 to 4. FIG.
FIG. 1 is an overall perspective view of an electronic device 1 of this embodiment.
FIG. 2 is an enlarged view of the vicinity of the joint position by the conductive joint material 16 in the electronic device mounting package 100 included in the electronic device 1. As shown in FIG.
FIG. 3 is a diagram showing a cross section of the electronic device mounting package 100 at a position passing through the signal line 12. As shown in FIG.
4 is an enlarged view of the signal line 12 and the insulating member 15 in FIG. 3. FIG.

電子装置１は、電子素子搭載用パッケージ１００と、電子素子２００とを備える。
電子素子搭載用パッケージ１００は、基体１１と、信号線１２と、配線基板１４と、絶縁部材１５と、導電性接合材１６などを備える。 The electronic device 1 includes an electronic element mounting package 100 and an electronic element 200 .
The electronic device mounting package 100 includes a base 11, a signal line 12, a wiring board 14, an insulating member 15, a conductive bonding material 16, and the like.

基体１１は、導電性の金属であり、接地面として機能する。これに加えて、基体１１には、熱伝導性（放熱性）の高いものが用いられてよい。図１及び図２に示すように、基体１１は、基部１１１と、突起部１１２とを有する。基部１１１は、ここでは、例えば、直径が３～１０ｍｍ、厚さが０．５～２ｍｍの円板状形状を有するが、これには限られない。基部１１１のうち突起部１１２が突出している面を、以下では第２面１１ａと記す。基部１１１と突起部１１２は一体的であってよい。 The substrate 11 is a conductive metal and functions as a ground plane. In addition to this, the substrate 11 may have high thermal conductivity (heat dissipation). As shown in FIGS. 1 and 2, the base 11 has a base 111 and projections 112 . The base 111 here has, for example, a disk-like shape with a diameter of 3 to 10 mm and a thickness of 0.5 to 2 mm, but is not limited to this. A surface of the base portion 111 from which the projection portion 112 protrudes is hereinafter referred to as a second surface 11a. Base 111 and projection 112 may be integral.

基部１１１には、第２面１１ａに開口１１１ｂを有する貫通孔１１１ａが設けられている。貫通孔１１１ａは、内壁面の第２面１１ａに平行な断面が円形となる形状とすることができるが、これに限られず、内壁面の断面が円形以外となる形状であってもよい。貫通孔１１１ａは、基部１１１の第２面１１ａから第２面１１ａとは反対の面まで貫通して設けられている。
絶縁部材１５は、貫通孔１１１ａ内に位置するとともに、第２面１１ａ側に位置する第１端部１５ａ（図３参照）を有している。図１では、貫通孔１１１ａの内部は絶縁部材１５により占められている。絶縁部材１５の材質及び貫通孔１１１ａの大きさは、所望の特性インピーダンスに応じて定められればよい。絶縁部材１５としては、例えば所定の比誘電率を有するガラスを用いることができる。 The base portion 111 is provided with a through hole 111a having an opening 111b on the second surface 11a. The through hole 111a may have a circular cross section parallel to the second surface 11a of the inner wall surface, but is not limited to this, and the inner wall surface may have a cross section other than circular. The through hole 111a is provided so as to penetrate from the second surface 11a of the base portion 111 to the surface opposite to the second surface 11a.
The insulating member 15 has a first end portion 15a (see FIG. 3) located in the through hole 111a and located on the second surface 11a side. In FIG. 1, the inside of the through hole 111a is occupied by the insulating member 15. As shown in FIG. The material of the insulating member 15 and the size of the through hole 111a may be determined according to the desired characteristic impedance. As the insulating member 15, for example, glass having a predetermined dielectric constant can be used.

信号線１２は、棒状の導体である。信号線１２は、基部１１１の貫通孔１１１ａ内の絶縁部材１５を貫通しており、第２面１１ａ側に位置する第２端部１２ａ（図３）を有している。すなわち、第２端部１２ａは、第２面１１ａにおける貫通孔１１１ａの開口１１１ｂから露出している。換言すれば、信号線１２は、開口１１１ｂにおける絶縁部材１５の第１端部１５ａから露出している。信号線１２のうち少なくとも１本は、基体１１の接地端子であり、基部１１１に直接接合している。その他の信号線１２は、基部１１１の第２面１１ａとは反対の面の側で突出しており、外部配線などと電気的に接続されて、リード電極として用いられる。図１及び図２では、第２面１１ａの側において、２本の信号線１２が導電性接合材１６を介して配線パターン１４１と接合している状態が示されている。信号線１２は、第２面１１ａに平行な断面が円形であるものを用いることができるが、これに限られず、断面が円形以外の形状であるものを用いてもよい。 The signal line 12 is a rod-shaped conductor. The signal line 12 passes through the insulating member 15 in the through hole 111a of the base portion 111, and has a second end portion 12a (FIG. 3) positioned on the second surface 11a side. That is, the second end portion 12a is exposed from the opening 111b of the through hole 111a in the second surface 11a. In other words, the signal line 12 is exposed from the first end 15a of the insulating member 15 at the opening 111b. At least one of the signal lines 12 is a ground terminal of the base 11 and directly connected to the base 111 . Other signal lines 12 protrude from the side of the base portion 111 opposite to the second surface 11a, are electrically connected to external wiring and the like, and are used as lead electrodes. 1 and 2 show a state in which two signal lines 12 are joined to a wiring pattern 141 via a conductive joint material 16 on the second surface 11a side. The signal line 12 may have a circular cross section parallel to the second surface 11a, but is not limited to this, and may have a non-circular cross section.

信号線１２の先端（第２端部１２ａ）は、基部１１１の第２面１１ａにおいて、貫通孔１１１ａの円形の開口１１１ｂにおけるほぼ中央で、絶縁部材１５の第１端部１５ａから露出している。信号線１２は、絶縁部材１５の内部では、当該絶縁部材１５により外側の基部１１１と電気的に隔てられている。そして、貫通孔１１１ａ、絶縁部材１５及び信号線１２は、貫通孔１１１ａの中心軸を中心に、回転対称に配置されている。このような構成の基部１１１（貫通孔１１１ａ）、絶縁部材１５及び信号線１２により、同軸線路２０が形成されている。基部１１１内では、この同軸線路２０により信号が伝送される。 The tip (second end portion 12a) of the signal line 12 is exposed from the first end portion 15a of the insulating member 15 on the second surface 11a of the base portion 111 at approximately the center of the circular opening 111b of the through hole 111a. . The signal line 12 is electrically separated from the outer base portion 111 by the insulating member 15 inside the insulating member 15 . The through hole 111a, the insulating member 15, and the signal line 12 are arranged rotationally symmetrically about the central axis of the through hole 111a. A coaxial line 20 is formed by the base portion 111 (through hole 111a), the insulating member 15 and the signal line 12 having such a configuration. A signal is transmitted through the coaxial line 20 in the base portion 111 .

図３に示すように、信号線１２のうち貫通孔１１１ａの内部に位置する部分は、第１部分１２１と第２部分１２２とを有する。第１部分１２１は、第２端部１２ａ側に位置する部分である。言い換えれば、第１部分１２１は、開口１１１ｂから第１の範囲ｒ１内に位置する部分である。第２部分１２２は、第１部分１２１よりも第２面１１ａから離れて位置する部分である。言い換えれば、第２部分１２２は、第１部分１２１の開口１１１ｂ側とは反対側に位置する部分である。ここで、第１の範囲ｒ１は、第２面１１ａに垂直な方向（以下では「長さ方向」とも記す）について開口１１１ｂから所定距離以内の範囲である。第１の範囲ｒ１の開口１１１ｂからの長さは、貫通孔１１１ａの長さの１／２未満の範囲内で定められる。したがって、図４に示すように、長さ方向についての第１部分１２１の第１の長さ（ここでは、長さＬ１に等しい）は、第２部分１２２の第２の長さＬ２未満であってもよい。さらには、長さ方向についての第１部分１２１の第１の長さＬ１は、第２部分１２２の第２の長さＬ２の１／１０以下であってもよい。図３及び図４の例では、第１部分１２１の第１の長さＬ１は、貫通孔１１１ａの長さの約１／２０とされており、例えば、約５０μｍである。ただし、これに限られず、第１部分１２１の第１の長さＬ１は、後述する特性インピーダンス整合が効果的に行われるように適宜調整することができる。 As shown in FIG. 3 , the portion of the signal line 12 located inside the through hole 111 a has a first portion 121 and a second portion 122 . The first portion 121 is a portion located on the second end portion 12a side. In other words, the first portion 121 is a portion located within the first range r1 from the opening 111b. The second portion 122 is located farther from the second surface 11 a than the first portion 121 . In other words, the second portion 122 is a portion located on the side opposite to the opening 111b side of the first portion 121 . Here, the first range r1 is a range within a predetermined distance from the opening 111b in the direction perpendicular to the second surface 11a (hereinafter also referred to as the "longitudinal direction"). The length of the first range r1 from the opening 111b is determined within a range less than half the length of the through hole 111a. Therefore, as shown in FIG. 4, the first length of the first portion 121 in the longitudinal direction (here equal to the length L1) is less than the second length L2 of the second portion 122. may Furthermore, the first length L1 of the first portion 121 in the longitudinal direction may be 1/10 or less of the second length L2 of the second portion 122 . In the examples of FIGS. 3 and 4, the first length L1 of the first portion 121 is approximately 1/20 of the length of the through hole 111a, for example approximately 50 μm. However, it is not limited to this, and the first length L1 of the first portion 121 can be appropriately adjusted so that characteristic impedance matching, which will be described later, is effectively performed.

また、図４の断面図に示すように、当該断面における第２面１１ａに平行な方向（以下では「幅方向」とも記す）についての第１部分１２１の第１の幅Ｗ１が、第２部分１２２の第２の幅Ｗ２より大きくなっている。また、第１部分１２１は、長さ方向から見て第２部分１２２と重なる重複部１２１１と、重複部１２１１から幅方向に突出する突出部１２１２とを有している。図４に示すように、より具体的には、第１部分１２１は、重複部１２１１から幅方向における一方に向かって突出する第１の突出部１２１２と、幅方向における他方に向かって突出する第２の突出部１２１２と、の２つの突出部１２１２を有している。そして、幅方向についての各突出部１２１２の第５の幅Ｗ５は、第２部分１２２の第２の幅Ｗ２より大きくなっている。本実施形態においては、第１部分１２１の第１の幅Ｗ１は、長さ方向において一定であり、第２部分１２２の第２の幅Ｗ２も、長さ方向において一定である。したがって、信号線１２のうち貫通孔１１１ａの内部に位置する部分は、直径が第１の幅Ｗ１である円筒形状の第１部分１２１と、直径が第２の幅Ｗ２である円筒形状の第２部分１２２と、が長さ方向に繋ぎ合わされた形状を有する。 Further, as shown in the cross-sectional view of FIG. 4, the first width W1 of the first portion 121 in the direction parallel to the second surface 11a in the cross section (hereinafter also referred to as "width direction") It is larger than the 122 second width W2. The first portion 121 also has an overlapping portion 1211 that overlaps the second portion 122 when viewed in the length direction, and a protruding portion 1212 that protrudes from the overlapping portion 1211 in the width direction. As shown in FIG. 4, more specifically, the first portion 121 includes a first projecting portion 1212 projecting from the overlapping portion 1211 toward one side in the width direction, and a first projecting portion 1212 projecting toward the other side in the width direction. 2 protrusions 1212 and two protrusions 1212 . A fifth width W5 of each protrusion 1212 in the width direction is larger than the second width W2 of the second portion 122 . In this embodiment, the first width W1 of the first portion 121 is constant in the length direction, and the second width W2 of the second portion 122 is also constant in the length direction. Therefore, the portion of the signal line 12 positioned inside the through hole 111a consists of a cylindrical first portion 121 whose diameter has a first width W1 and a cylindrical second portion 121 whose diameter has a second width W2. It has a shape in which the portions 122 and 122 are joined together in the length direction.

第２の幅Ｗ２は、第１の幅Ｗ１から第２の幅Ｗ２を差し引いた長さの１／２未満の範囲内となるようにしてもよい。すなわち、第２の幅Ｗ２が、第１の幅Ｗ１の１／３未満となるように第１の幅Ｗ１及び第２の幅Ｗ２を定めてもよい。後述する特性インピーダンス整合が効果的に行われる場合には、第２の幅Ｗ２を、第１の幅Ｗ１の１／３以上、かつ第１の幅Ｗ１未満としてもよい。
第１の幅Ｗ１は、例えば１００～５００μｍ程度とすることができ、図４では約３００μｍである。第２の幅Ｗ２は、例えば１０～３００μｍ程度とすることができ、図４では約８０μｍである。したがって、図４における第５の幅Ｗ５は、約１１０μｍとなっている。
なお、本実施形態においては、上述したように、第１部分１２１及び第２部分１２２は、第１部分１２１の第１の幅Ｗ１及び第２部分１２２の第２の幅Ｗ２がいずれも長さ方向において一定となる形状であるが、第１部分１２１及び第２部分１２２の形状はこれに限らない。すなわち、後述するように、第１部分１２１や第２部分１２２は、第１の幅Ｗ１や第２の幅Ｗ２が長さ方向において変化する形状であってもよい。 The second width W2 may be less than half the length of the first width W1 minus the second width W2. That is, the first width W1 and the second width W2 may be determined such that the second width W2 is less than ⅓ of the first width W1. The second width W2 may be ⅓ or more of the first width W1 and less than the first width W1 if characteristic impedance matching, which will be described later, is effectively performed.
The first width W1 can be, for example, approximately 100 to 500 μm, and is approximately 300 μm in FIG. The second width W2 can be, for example, approximately 10 to 300 μm, and is approximately 80 μm in FIG. Therefore, the fifth width W5 in FIG. 4 is approximately 110 μm.
In the present embodiment, as described above, both the first width W1 of the first portion 121 and the second width W2 of the second portion 122 are equal to the length of the first portion 121 and the second portion 122. Although the shape is constant in the direction, the shapes of the first portion 121 and the second portion 122 are not limited to this. That is, as will be described later, the first portion 121 and the second portion 122 may have a shape in which the first width W1 and the second width W2 change in the length direction.

また、本実施形態においては、図３に示す断面において、信号線１２の第１部分１２１の先端（第２端部１２ａ）は、絶縁部材１５の第１端部１５ａから突出しない状態で露出している。したがって、第１部分１２１の先端（第２端部１２ａ）は、基部１１１の第２面１１ａ、及び絶縁部材１５の第１端部１５ａと同一面内にある。換言すれば、第２面１１ａ、第１部分１２１の開口１１１ｂ側の第２端部１２ａ、及び絶縁部材１５の開口１１１ｂ側の第１端部１５ａが一直線上にある。さらに、図３の断面において、配線基板１４は、第１部分１２１のうち突出部１２１２にのみ接している。すなわち、配線基板１４は、第１部分１２１のうち重複部１２１１には接していない。さらに換言すれば、配線基板１４の第１面１４ａは、第１部分１２１のうち基体１１の突起部１１２に近い側の突出部１２１２の範囲内で第１部分１２１の第２端部１２ａに接している。 In the present embodiment, in the cross section shown in FIG. 3, the tip (second end 12a) of the first portion 121 of the signal line 12 is exposed without protruding from the first end 15a of the insulating member 15. ing. Therefore, the tip (second end 12 a ) of the first portion 121 is in the same plane as the second surface 11 a of the base 111 and the first end 15 a of the insulating member 15 . In other words, the second surface 11a, the second end 12a of the first portion 121 on the side of the opening 111b, and the first end 15a of the insulating member 15 on the side of the opening 111b are aligned. Furthermore, in the cross section of FIG. 3 , the wiring board 14 is in contact only with the projecting portion 1212 of the first portion 121 . That is, the wiring board 14 is not in contact with the overlapping portion 1211 of the first portion 121 . In other words, the first surface 14a of the wiring board 14 is in contact with the second end 12a of the first portion 121 within the range of the protruding portion 1212 of the first portion 121 on the side closer to the protruding portion 112 of the base 11. ing.

図３及び図４に示すように、絶縁部材１５は、第３部分１５３と第４部分１５４とを有している。第３部分１５３は、第１端部１５ａを含む部分であり、開口１１１ｂ側から第２の範囲ｒ２内に位置している。第４部分１５４は、第３部分１５３よりも第２面１１ａから離れて位置する部分であり、第３部分１５３の開口１１１ｂ側とは反対側に位置している。第２の範囲ｒ２は、長さ方向について開口１１１ｂから所定距離以内の範囲である。 As shown in FIGS. 3 and 4, the insulating member 15 has a third portion 153 and a fourth portion 154. As shown in FIGS. The third portion 153 is a portion including the first end portion 15a and is located within the second range r2 from the opening 111b side. The fourth portion 154 is located farther from the second surface 11a than the third portion 153, and is located on the opposite side of the third portion 153 to the opening 111b side. The second range r2 is a range within a predetermined distance from the opening 111b in the length direction.

ここで、図４の断面において、絶縁部材１５の第３部分１５３の第３の幅Ｗ３が、第４部分１５４の第４の幅Ｗ４より大きくなっている。ここで、図４の断面における幅方向についての貫通孔１１１ａの内壁面の間隔を、幅方向についての絶縁部材１５の幅（第３の幅Ｗ３、第４の幅Ｗ４）と定義することもできる。すなわち、絶縁部材１５は、直径が第３の幅Ｗ３である円筒形状である第３部分１５３と、直径が第４の幅Ｗ４である円筒形状を有する第４部分１５４と、が繋ぎ合わされた形状を有する。換言すれば、貫通孔１１１ａの内径は、第２の範囲ｒ２内における内径より、第２の範囲ｒ２の開口１１１ｂ側とは反対側の領域における内径の方が小さくなるように段差を有している。第３の幅Ｗ３、すなわち貫通孔１１１ａの開口１１１ｂの直径は、例えば１５０μｍ～１ｍｍ程度とすることができ、第４の幅Ｗ４は、例えば１４０～８００μｍ程度とすることができる。そして、貫通孔１１１ａの段差の幅方向についての幅、すなわち（Ｗ３－Ｗ４）／２の大きさは、例えば１０～２００μｍ程度とすることができる。例えば、図４では、第３の幅Ｗ３は約９００μｍであり、第４の幅Ｗ４は約７００μｍであり、（Ｗ３－Ｗ４）／２の大きさは約１００μｍである。 Here, in the cross section of FIG. 4 , the third width W3 of the third portion 153 of the insulating member 15 is larger than the fourth width W4 of the fourth portion 154 . Here, the interval between the inner wall surfaces of the through holes 111a in the width direction in the cross section of FIG. 4 can also be defined as the width of the insulating member 15 in the width direction (the third width W3 and the fourth width W4). . That is, the insulating member 15 has a shape in which a cylindrical third portion 153 having a diameter of the third width W3 and a cylindrical fourth portion 154 having a diameter of the fourth width W4 are joined together. have In other words, the inner diameter of the through-hole 111a has a step so that the inner diameter in the region of the second range r2 opposite to the opening 111b side is smaller than the inner diameter in the second range r2. there is The third width W3, that is, the diameter of the opening 111b of the through hole 111a can be, for example, about 150 μm to 1 mm, and the fourth width W4 can be, for example, about 140 to 800 μm. The width of the stepped portion of the through hole 111a in the width direction, that is, the size of (W3-W4)/2 can be, for example, about 10 to 200 μm. For example, in FIG. 4, the third width W3 is approximately 900 μm, the fourth width W4 is approximately 700 μm, and the magnitude of (W3−W4)/2 is approximately 100 μm.

また、図４の断面における幅方向についての貫通孔１１１ａの内壁面と信号線１２との距離を、幅方向についての絶縁部材１５の厚さと定義した場合に、第３部分１５３の厚さの最小値Ｔ３が、第４部分１５４の厚さの最小値Ｔ４未満となっている。 Further, when the distance between the inner wall surface of through hole 111a and signal line 12 in the width direction in the cross section of FIG. 4 is defined as the thickness of insulating member 15 in the width direction, the minimum thickness of third portion 153 is The value T3 is less than the minimum thickness T4 of the fourth portion 154 .

また、図４に示すように、第１の範囲ｒ１の長さＬ１が第２の範囲ｒ２の長さＬ３未満となっている。換言すれば、絶縁部材１５の第３部分１５３は、第４部分１５４側に位置する第３端部１５３ａを有しており、信号線１２の第１部分１２１は、第２部分１２２側に位置する第４端部１２１ａを有しており、長さ方向についての開口１１１ｂから第４端部１２１ａまでの長さが、長さ方向についての開口１１１ｂから第３端部１５３ａまでの長さ未満である。このようにすることで、信号線１２の第１部分１２１と貫通孔１１１ａの内壁面との短絡を低減することができる。 Also, as shown in FIG. 4, the length L1 of the first range r1 is less than the length L3 of the second range r2. In other words, the third portion 153 of the insulating member 15 has a third end portion 153a positioned on the fourth portion 154 side, and the first portion 121 of the signal line 12 is positioned on the second portion 122 side. and the length from the opening 111b to the fourth end 121a in the longitudinal direction is less than the length from the opening 111b to the third end 153a in the longitudinal direction. be. By doing so, it is possible to reduce a short circuit between the first portion 121 of the signal line 12 and the inner wall surface of the through hole 111a.

図１に戻り、基体１１のうち突起部１１２は、基部１１１の第２面１１ａから垂直に延びる平面１１２ａ（図３参照）を有しており、当該平面１１２ａ上に配線基板１４が位置している。配線基板１４は、第１面１４ａを有する。この第１面１４ａは、配線基板１４の面のうち突起部１１２との接続面とは反対側の面である。配線基板１４は、第１面１４ａ上に配線パターン１４１を有し、また、第１面１４ａとは反対側の面（突起部１１２側の面）に接地層１４２（図３参照）を有する。接地層１４２と突起部１１２とは、接地用導電部材１７（図３参照）により接合されている。ここでは、配線基板１４は、例えば、高周波線路基板として用いられる。配線基板１４は、絶縁基板であり、例えば、樹脂である。配線基板１４の厚さ及び材質（比誘電率）は、所望の特性インピーダンスに応じて適宜決定されればよい。 Returning to FIG. 1, the protrusion 112 of the base 11 has a plane 112a (see FIG. 3) extending vertically from the second surface 11a of the base 111, and the wiring board 14 is positioned on the plane 112a. there is The wiring board 14 has a first surface 14a. The first surface 14 a is the surface of the wiring board 14 opposite to the connection surface with the protrusion 112 . The wiring board 14 has a wiring pattern 141 on the first surface 14a, and a ground layer 142 (see FIG. 3) on the surface opposite to the first surface 14a (the surface on the projection 112 side). The ground layer 142 and the protrusion 112 are joined by a grounding conductive member 17 (see FIG. 3). Here, the wiring board 14 is used, for example, as a high-frequency line board. The wiring substrate 14 is an insulating substrate, for example, made of resin. The thickness and material (relative dielectric constant) of the wiring board 14 may be appropriately determined according to the desired characteristic impedance.

配線基板１４上に形成された配線パターン１４１は、電子素子２００と電気的に接続されて、当該電子素子２００に電力及び信号を供給する。配線パターン１４１は、端部（ここでは２箇所）が導電性接合材１６を介して信号線１２と接合している。配線パターン１４１の形状、長さ及び位置は、接続される電子素子２００のサイズ及び端子位置に応じて適宜定められる。また、接地層１４２は、配線基板１４の突起部１１２側の面の全面に形成されており、接地用導電部材１７と接合して接地電位とされる。配線パターン１４１及び接地層１４２は、抵抗の小さい導体金属膜、ここでは、金（Ａｕ）薄膜である。 The wiring pattern 141 formed on the wiring board 14 is electrically connected to the electronic element 200 to supply power and signals to the electronic element 200 . The wiring pattern 141 is joined to the signal line 12 at its ends (here, two places) via the conductive joining material 16 . The shape, length and position of the wiring pattern 141 are appropriately determined according to the size and terminal position of the electronic element 200 to be connected. The ground layer 142 is formed on the entire surface of the wiring board 14 on the side of the protrusion 112, and is connected to the conductive member 17 for grounding so as to have a ground potential. The wiring pattern 141 and the ground layer 142 are conductive metal films with low resistance, here gold (Au) thin films.

図２及び図３に示すように、配線パターン１４１のうち信号線１２と接続される配線部分は、配線基板１４上を第２面１１ａに対してほぼ垂直に、絶縁部材１５の直近まで伸びている。配線パターン１４１は、配線基板１４により接地層１４２と電気的に隔てられている。このような構成の配線パターン１４１及び接地層１４２により、配線基板１４ではマイクロストリップ線路３０が形成されており、このマイクロストリップ線路３０により信号が伝送される。 As shown in FIGS. 2 and 3, the wiring portion of the wiring pattern 141 that is connected to the signal line 12 extends on the wiring substrate 14 substantially perpendicularly to the second surface 11a to the immediate vicinity of the insulating member 15. there is The wiring pattern 141 is electrically separated from the ground layer 142 by the wiring board 14 . The wiring pattern 141 and the ground layer 142 having such a configuration form the microstrip line 30 on the wiring board 14, and the microstrip line 30 transmits signals.

導電性接合材１６は、信号線１２及び絶縁部材１５と、配線パターン１４１及び第１面１４ａとの間に亘って位置している。これにより、導電性接合材１６は、第２面１１ａで露出している信号線１２と、第１面１４ａの配線パターン１４１とを電気的に接合する。また、導電性接合材１６は、信号線１２の第２端部１２ａ、すなわち、本実施形態においては、信号線１２の第１部分１２１のうち開口１１１ｂから露出している部分を覆っている。 The conductive bonding material 16 is positioned between the signal line 12 and the insulating member 15, the wiring pattern 141 and the first surface 14a. Thereby, the conductive bonding material 16 electrically bonds the signal line 12 exposed on the second surface 11a and the wiring pattern 141 on the first surface 14a. Also, the conductive bonding material 16 covers the second end portion 12a of the signal line 12, that is, the portion of the first portion 121 of the signal line 12 exposed from the opening 111b in this embodiment.

導電性接合材１６としては、例えば銀シンタリングペースト又は銅シンタリングペースト（ナノ粒子焼結型接合材ペースト）を用いることができる。シンタリングペーストは、銀又は銅といった導体金属の粒子が樹脂又は溶剤などの基材中に分散された流動性部材を所望の接合箇所に塗布した後に、例えば２００℃～２５０℃の温度に加熱することで得られる導電性部材である。上記流動性部材を加熱することで、導体金属粒子同士が焼結して固着し、相互に安定した電気伝導性を有した状態となる。流動性部材に含まれる基材は、加熱により除去されてもよいし、加熱後に一部残存していてもよい。基材（樹脂成分等）が残存する導電性接合材１６では、残存する基材が絶縁面とも接合するため、信号線１２及び配線パターン１４１だけではなく、絶縁部材１５及び配線基板１４の絶縁面とも接合する。シンタリングペーストに含まれる導体金属の粒子径は、例えば１μｍ未満とすることができる。このような、粒子径がナノメートルオーダーである粒子（ナノ粒子）に加えて、粒子径が１μｍを超える銀又は銅といった導体金属の粒子（マイクロ粒子）を混在させてもよい。 As the conductive bonding material 16, for example, silver sintering paste or copper sintering paste (nanoparticle sintering bonding material paste) can be used. The sintering paste is obtained by applying a fluid member in which particles of a conductive metal such as silver or copper are dispersed in a base material such as a resin or solvent to desired joints, followed by heating to a temperature of, for example, 200° C. to 250° C. It is a conductive member obtained by By heating the fluid member, the conductive metal particles are sintered and adhered to each other, resulting in a state of stable electrical conductivity with each other. The base material contained in the fluid member may be removed by heating, or may partially remain after heating. In the conductive bonding material 16 in which the base material (resin component or the like) remains, since the remaining base material is also bonded to the insulating surface, not only the signal line 12 and the wiring pattern 141 but also the insulating member 15 and the insulating surface of the wiring board 14 are bonded. Also join. The particle size of the conductor metal contained in the sintering paste can be, for example, less than 1 μm. In addition to such particles (nanoparticles) having a particle size on the order of nanometers, conductive metal particles (microparticles) such as silver or copper having a particle size exceeding 1 μm may be mixed.

接地用導電部材１７の材質は、特には限られないが、導電性接合材１６と同様、銀シンタリングペースト又は銅シンタリングペーストを用いることができる。 Although the material of the grounding conductive member 17 is not particularly limited, silver sintering paste or copper sintering paste can be used like the conductive bonding material 16 .

図１において破線で示されている電子素子２００は、第１面１４ａ上に位置しており、直接及び／又はワイヤボンディングなどにより配線パターン１４１と電気的に接続されて（接合して）いる。電子素子２００は、半導体素子であってよい。電子素子２００は、例えば、レーザーダイオードである。あるいは、電子素子２００としては、フォトダイオード、ＬＥＤ（Light Emitting Diode）又はペルチェ素子、各種センサ素子など種々のものが用いられてよい。電子素子２００の動作に伴って生じた熱は、基体１１を介して排出される。 An electronic element 200 indicated by a dashed line in FIG. 1 is located on the first surface 14a and is electrically connected (bonded) to the wiring pattern 141 directly and/or by wire bonding or the like. Electronic device 200 may be a semiconductor device. Electronic device 200 is, for example, a laser diode. Alternatively, as the electronic element 200, various elements such as a photodiode, an LED (Light Emitting Diode), a Peltier element, and various sensor elements may be used. Heat generated by the operation of the electronic device 200 is discharged through the substrate 11 .

突起部１１２、配線基板１４（配線パターン１４１、接地層１４２）及び電子素子２００は、図示略のカバー部材（蓋体）によって覆われて外部と隔離されてもよい。電子素子２００が外部に光を出射したりする場合には、カバー部材が当該出射光の波長を透過させる材質の窓部を有していてもよい。 The protrusion 112, the wiring board 14 (the wiring pattern 141, the ground layer 142), and the electronic element 200 may be covered with a cover member (lid) (not shown) to be isolated from the outside. When the electronic device 200 emits light to the outside, the cover member may have a window made of a material that transmits the wavelength of the emitted light.

図３及び図４に示す信号線１２及び絶縁部材１５を有する電子素子搭載用パッケージ１００は、特には限られないが、例えば以下のような製造方法により製造することができる。まず、信号線１２としてヘッダー加工した端子を準備する。より具体的には、信号線１２となる棒状の導電部材の先端を、所定の治具を用いて平板状となるように潰して（圧力を加え塑性変形させて）第１部分１２１を形成する。これにより、図３及び図４に示すヘッダーピン形状を有する信号線１２が得られる。また、基部１１１に、内径が２段階で変化する貫通孔１１１ａを形成する。次に、貫通孔１１１ａの開口１１１ｂに信号線１２の第１部分１２１の第２端部１２ａが位置するように、貫通孔１１１ａの内部に信号線１２を配置して、貫通孔１１１ａの内周面と信号線１２との間にガラスからなる絶縁部材１５を充填する。絶縁部材１５を充填する方法としては、例えば、貫通孔１１１ａの内周面と信号線１２との間に円筒形状に成形されたプリフォームガラスを配置し、溶融温度以上の温度に加熱してプリフォームガラスを溶融させた後に溶融温度未満に冷却して固化させる方法を用いることができる。 The electronic device mounting package 100 having the signal line 12 and the insulating member 15 shown in FIGS. 3 and 4 is not particularly limited, but can be manufactured, for example, by the following manufacturing method. First, a header-processed terminal is prepared as the signal line 12 . More specifically, the first portion 121 is formed by flattening (applying pressure and plastically deforming) the tip of a rod-shaped conductive member that becomes the signal line 12 using a predetermined jig so as to form a flat plate. . Thereby, the signal line 12 having the header pin shape shown in FIGS. 3 and 4 is obtained. In addition, a through hole 111a is formed in the base portion 111, and the inner diameter of the through hole 111a changes in two steps. Next, the signal line 12 is arranged inside the through-hole 111a so that the second end 12a of the first portion 121 of the signal line 12 is positioned in the opening 111b of the through-hole 111a, and the inner periphery of the through-hole 111a is An insulating member 15 made of glass is filled between the surface and the signal line 12 . As a method of filling the insulating member 15, for example, a preformed glass molded into a cylindrical shape is placed between the inner peripheral surface of the through hole 111a and the signal line 12, heated to a temperature equal to or higher than the melting temperature, and then processed. A method can be used in which the reformed glass is melted and then cooled below the melting temperature to solidify.

（同軸線路２０とマイクロストリップ線路３０との特性インピーダンス整合）
次に、本実施形態の構成による、同軸線路２０とマイクロストリップ線路３０との特性インピーダンス整合に係る効果について、比較例と対比しつつ説明する。 (Characteristic impedance matching between coaxial line 20 and microstrip line 30)
Next, the effect of matching the characteristic impedance between the coaxial line 20 and the microstrip line 30 by the configuration of this embodiment will be described in comparison with a comparative example.

まず、図５を参照して、比較例における特性インピーダンスの不整合に係る問題を説明する。図５の比較例は、貫通孔１１１ａの内部で幅方向についての信号線１２及び絶縁部材１５の幅が全体に亘って一定である点で、図３に示した本実施形態の構成と異なる。また、図５では、同軸線路２０及びマイクロストリップ線路３０の長さ方向の各位置における特性インピーダンスが、下部のグラフに示されている。 First, with reference to FIG. 5, the problem of characteristic impedance mismatch in the comparative example will be described. The comparative example of FIG. 5 differs from the configuration of the present embodiment shown in FIG. 3 in that the widths of the signal line 12 and the insulating member 15 in the width direction are constant throughout the through hole 111a. In FIG. 5, the characteristic impedance at each position in the length direction of the coaxial line 20 and the microstrip line 30 is shown in the lower graph.

同軸線路２０とマイクロストリップ線路３０は、特性インピーダンスが所定の基準値（ここでは、２５Ω）となるように特性インピーダンス整合が図られる。そして、同軸線路２０とマイクロストリップ線路３０との境界位置の近傍では、局所的にインピーダンスが変化、特に上昇しやすい。その要因の一つは、同軸線路２０のうち、マイクロストリップ線路３０との境界からの近傍領域（図５において破線の楕円で模式的に示されている領域。以下では、「境界領域Ｒ」と記す）にある。具体的には、境界領域Ｒにおいて、信号線１２と基部１１１との電界結合が弱くなり、信号線１２と基部１１１との間に生じる電界Ｅが弱くなるためである。すなわち、境界領域Ｒの電界Ｅが弱くなることで、境界領域Ｒにおける容量Ｃが低下し、その結果、特性インピーダンスの増大につながる。 The coaxial line 20 and the microstrip line 30 are matched in characteristic impedance so that the characteristic impedance becomes a predetermined reference value (here, 25Ω). In addition, in the vicinity of the boundary position between the coaxial line 20 and the microstrip line 30, the impedance is likely to change locally, particularly to increase. One of the factors is the vicinity of the boundary with the microstrip line 30 in the coaxial line 20 (the region schematically shown by the dashed ellipse in FIG. described). Specifically, in the boundary region R, the electric field coupling between the signal line 12 and the base 111 is weakened, and the electric field E generated between the signal line 12 and the base 111 is weakened. That is, the weakening of the electric field E in the boundary region R reduces the capacitance C in the boundary region R, resulting in an increase in the characteristic impedance.

より詳しくは、同軸線路２０の単位長さ当たりの容量Ｃは、同軸線路２０における絶縁部材１５の比誘電率をε、電極面積をＳ、電極間電位差をＶとして、
Ｃ＝εＳＥ／Ｖ …（１）
で表されるところ、マイクロストリップ線路３０との境界領域Ｒでは、式（１）における電界Ｅが小さくなることで、容量Ｃが小さくなる。 More specifically, the capacitance C per unit length of the coaxial line 20 is given by:
C=εSE/V (1)
, in the boundary region R with the microstrip line 30, the electric field E in the equation (1) becomes smaller, so the capacitance C becomes smaller.

一方で、同軸線路２０の特性インピーダンスＺ0は、単位長さ当たりのインダクタンスをＬとして
Ｚ0＝（Ｌ／Ｃ）1/2 …（２）
で表されるため、マイクロストリップ線路３０との境界領域Ｒでは、上記のように式（１）の容量Ｃが小さくなることで、式（２）の特性インピーダンスＺ0が増大する。この結果、図５の下部のグラフにおいて矢印Ａで示されているように、同軸線路２０のうちマイクロストリップ線路３０との境界近傍において、局所的に特性インピーダンスが基準値から増大する。これにより、同軸線路２０とマイクロストリップ線路３０との間で特性インピーダンスの不整合が生じる。 On the other hand, the characteristic impedance Z 0 of the coaxial line 20 is Z 0 =(L/C) 1/2 (2) where L is the inductance per unit length.
Therefore, in the boundary region R with the microstrip line 30, the characteristic impedance Z0 of the equation (2) increases as the capacitance C of the equation (1) decreases as described above. As a result, as indicated by arrow A in the lower graph of FIG. 5, the characteristic impedance locally increases from the reference value in the vicinity of the boundary between coaxial line 20 and microstrip line 30 . This causes a characteristic impedance mismatch between the coaxial line 20 and the microstrip line 30 .

これに対し、本実施形態の構成では、図６の実施例に示すように、上記境界領域Ｒにおいて、信号線１２が幅の大きい第１部分１２１を有している。このため、開口１１１ｂの近傍（第１の範囲ｒ１）において、容量Ｃの電極となる第１部分１２１の外周面の面積が大きくなっている。同様に、開口１１１ｂの近傍（第２の範囲ｒ２）で貫通孔１１１ａの内径が大きくなっている。このため、開口１１１ｂの近傍において、容量Ｃの電極となる貫通孔１１１ａの内周面の面積が大きくなっている。また、絶縁部材１５のうち開口１１１ｂ側の第３部分１５３の厚さの最小値Ｔ３が、第４部分１５４の厚さの最小値Ｔ４より小さくなっている。このため、開口１１１ｂの近傍における容量Ｃの電極間距離が小さくなっている。これらにより、開口１１１ｂの近傍における容量Ｃが増大する。したがって、式（２）における容量Ｃが増大する結果、特性インピーダンスＺ0が小さくなる。これにより、図６の下部のグラフに示されているように、同軸線路２０のうちマイクロストリップ線路３０との境界近傍では、上述した特性インピーダンスの増大（矢印Ａ）と、信号線１２の第１部分１２１及び絶縁部材１５の第３部分１５３による特性インピーダンスの減少（矢印Ｂ）とが相殺される。これにより、前記境界近傍における特性インピーダンスの変化が低減される。この結果、同軸線路２０とマイクロストリップ線路３０との間での特性インピーダンスの不整合が低減される。これにより、特に高周波数の信号の電力損失を効果的に低減して、良好な伝送特性を得ることができる。 On the other hand, in the configuration of this embodiment, the signal line 12 has a wide first portion 121 in the boundary region R, as shown in the example of FIG. Therefore, in the vicinity of the opening 111b (first range r1), the area of the outer peripheral surface of the first portion 121, which serves as the electrode of the capacitor C, is large. Similarly, the inner diameter of the through-hole 111a is large in the vicinity of the opening 111b (second range r2). Therefore, the area of the inner peripheral surface of the through hole 111a serving as the electrode of the capacitor C is increased near the opening 111b. In addition, the minimum thickness T3 of the third portion 153 of the insulating member 15 on the opening 111b side is smaller than the minimum thickness T4 of the fourth portion 154 . Therefore, the inter-electrode distance of the capacitance C is reduced in the vicinity of the opening 111b. These increase the capacitance C in the vicinity of the opening 111b. Therefore, an increase in capacitance C in equation (2) results in a decrease in characteristic impedance Z0 . As a result, as shown in the lower graph of FIG. 6, in the vicinity of the boundary between the coaxial line 20 and the microstrip line 30, the characteristic impedance increases (arrow A) and the first The reduction in characteristic impedance (arrow B) due to the portion 121 and the third portion 153 of the insulating member 15 is offset. This reduces the change in characteristic impedance in the vicinity of the boundary. As a result, the characteristic impedance mismatch between the coaxial line 20 and the microstrip line 30 is reduced. As a result, the power loss of especially high-frequency signals can be effectively reduced, and good transmission characteristics can be obtained.

また、絶縁部材１５が、幅の異なる第３部分１５３及び第４部分１５４を有していることで、信号損失の低減だけでなく、同軸線路２０の特性インピーダンスに関わる設計の自由度が高くなっている。すなわち、第３部分１５３の第３の幅Ｗ３及び第４部分１５４の第４の幅Ｗ４を調整することで、同軸線路２０の各部における特性インピーダンスを柔軟に調整することができる。さらには、絶縁部材１５における、第１部分１２１及び第２部分１２２を有する信号線１２の位置決めが容易となる。 In addition, since the insulating member 15 has the third portion 153 and the fourth portion 154 having different widths, not only the signal loss is reduced but also the degree of freedom in designing the characteristic impedance of the coaxial line 20 is increased. ing. That is, by adjusting the third width W3 of the third portion 153 and the fourth width W4 of the fourth portion 154, the characteristic impedance at each portion of the coaxial line 20 can be flexibly adjusted. Furthermore, positioning of the signal line 12 having the first portion 121 and the second portion 122 on the insulating member 15 is facilitated.

図７は、図６の実施例の電子素子搭載用パッケージ１００、及び図５の比較例の電子素子搭載用パッケージにおける損失を、信号の周波数に対して計算したシミュレーションの結果を示す図である。図７では、実施例において信号線１２の突出部１２１２の第５の幅Ｗ５を１００μｍ、１５０μｍとした実施例のシミュレーション結果と、比較例のシミュレーション結果とが重ねられて示されている。 FIG. 7 is a diagram showing the results of a simulation in which the losses in the electronic device mounting package 100 of the example of FIG. 6 and the electronic device mounting package of the comparative example of FIG. 5 are calculated with respect to the signal frequency. In FIG. 7, the simulation results of the example in which the fifth width W5 of the projecting portion 1212 of the signal line 12 is set to 100 μm and 150 μm and the simulation results of the comparative example are superimposed.

図７（ａ）に示すように、破線の楕円で示した５０ＧＨｚ付近の高周波帯域において、実施例の反射損失（０に近いほど入射に対して反射が大きくなる）は、比較例の反射損失より低い結果となった。また、実施例のうち、突出部１２１２の第５の幅Ｗ５を１５０μｍとした場合において、より効果的に損失を低減できる結果となった。 As shown in FIG. 7A, in the high frequency band near 50 GHz indicated by the dashed ellipse, the reflection loss of the example (the closer to 0, the greater the reflection with respect to incident light) is greater than the reflection loss of the comparative example. gave a low result. Further, among the examples, when the fifth width W5 of the protruding portion 1212 was set to 150 μm, it was possible to reduce the loss more effectively.

また、図７（ｂ）に示すように、破線の楕円で示した５０ＧＨｚ付近の高周波帯域において、実施例の挿入損失（損失は値の絶対値が大きいほど大きい）は、比較例の挿入損失より低い結果となった。また、実施例のうち、突出部１２１２の第５の幅Ｗ５を１５０μｍとした場合において、より効果的に損失を低減できる結果となった。 Further, as shown in FIG. 7B, in the high-frequency band near 50 GHz indicated by the dashed ellipse, the insertion loss of the example (loss increases as the absolute value increases) is higher than the insertion loss of the comparative example. gave a low result. Further, among the examples, when the fifth width W5 of the protruding portion 1212 was set to 150 μm, it was possible to reduce the loss more effectively.

次に、電子素子搭載用パッケージ１００の構成の各種変形例について説明する。各変形例では、上記実施形態の構成との相違点について説明し、上記実施形態と共通する特徴については説明を省略する。 Next, various modifications of the configuration of the electronic device mounting package 100 will be described. In each modified example, differences from the configuration of the above-described embodiment will be described, and descriptions of features common to the above-described embodiment will be omitted.

（変形例１）
図８は、変形例１に係る電子素子搭載用パッケージ１００の断面を示す図である。
図９は、図８における信号線１２及び絶縁部材１５の拡大図である。
変形例１では、信号線１２の第１部分１２１の第１の幅Ｗ１は、長さ方向についての開口１１１ｂからの距離が大きいほど小さくなっている。第１部分１２１は、ここではテーパー形状を有している。変形例１では、図９に示すように、幅方向についての第１部分１２１の幅は、開口１１１ｂの位置において最大となる。同様に、幅方向についての突出部１２１２の幅は、開口１１１ｂの位置において最大となる。 (Modification 1)
FIG. 8 is a diagram showing a cross section of the electronic device mounting package 100 according to Modification 1. As shown in FIG.
9 is an enlarged view of the signal line 12 and the insulating member 15 in FIG. 8. FIG.
In Modification 1, the first width W1 of the first portion 121 of the signal line 12 decreases as the distance from the opening 111b in the length direction increases. The first portion 121 has a tapered shape here. In Modification 1, as shown in FIG. 9, the width of the first portion 121 in the width direction is maximized at the position of the opening 111b. Similarly, the width of the protrusion 1212 in the width direction is maximized at the position of the opening 111b.

また、絶縁部材１５の第３部分１５３の第３の幅Ｗ３は、長さ方向についての開口１１１ｂからの距離が大きいほど小さくなっている。第３部分１５３は、ここではテーパー形状を有している。したがって、第３部分１５３は、第１部分１２１に接する内周面、及び貫通孔１１１ａに接する外周面がいずれもテーパー形状を有している。図８及び図９の例では、第１部分１２１のテーパー角度と第３部分１５３の外周面のテーパー角度とが等しくなっている。この場合、信号線１２の第１部分１２１が貫通孔１１１ａの内壁面と接触して短絡する可能性を低減する効果が高まる。ただし、これに限られず、第１部分１２１のテーパー角度を第３部分１５３の外周面のテーパー角度より急にして、第３部分１５３の厚さが、開口１１１ｂに近づくにつれて小さくなるようにしてもよい。この場合には、開口１１１ｂの近傍における容量Ｃが増大する効果がより一層高まる。 Also, the third width W3 of the third portion 153 of the insulating member 15 decreases as the distance from the opening 111b in the length direction increases. The third portion 153 has a tapered shape here. Therefore, both the inner peripheral surface of the third portion 153 in contact with the first portion 121 and the outer peripheral surface thereof in contact with the through hole 111a have a tapered shape. 8 and 9, the taper angle of the first portion 121 and the taper angle of the outer peripheral surface of the third portion 153 are equal. In this case, the effect of reducing the possibility that the first portion 121 of the signal line 12 comes into contact with the inner wall surface of the through hole 111a and causes a short circuit is enhanced. However, it is not limited to this, and the taper angle of the first portion 121 may be steeper than the taper angle of the outer peripheral surface of the third portion 153 so that the thickness of the third portion 153 becomes smaller as it approaches the opening 111b. good. In this case, the effect of increasing the capacitance C in the vicinity of the opening 111b is further enhanced.

また、変形例１では、長さ方向についての第１の範囲ｒ１の長さＬ１と第２の範囲ｒ２の長さＬ３とが等しくなっている。ただし、これに限られず、長さＬ３を長さＬ１より大きくして、第３部分１５３を第１部分より長くしてもよいし、長さＬ３を長さＬ１より小さくして、第３部分１５３を第１部分より短くしてもよい。 Further, in Modification 1, the length L1 of the first range r1 and the length L3 of the second range r2 in the length direction are equal. However, the present invention is not limited to this, and the length L3 may be larger than the length L1 so that the third portion 153 is longer than the first portion, or the length L3 may be smaller than the length L1 so that the third portion 153 may be longer than the first portion. 153 may be shorter than the first portion.

なお、第１部分１２１、第３部分１５３の形状は、テーパー形状に限られず、開口１１１ｂからの距離に応じて段階的に幅（Ｗ１、Ｗ３）が小さくなるような、段差を有した形状であってもよい。 The shape of the first portion 121 and the third portion 153 is not limited to a tapered shape, and may be a stepped shape such that the widths (W1, W3) gradually decrease according to the distance from the opening 111b. There may be.

図８及び図９に示すこのような変形例１の構成によっても、信号線１２が第１の範囲ｒ１において幅の大きい第１部分１２１を有し、また第２の範囲ｒ２で貫通孔１１１ａの内径が大きくなっている。このため、開口１１１ｂの近傍における容量Ｃの電極面積が大きくなっている。その結果、同軸線路２０とマイクロストリップ線路３０との間での特性インピーダンスの不整合によって生じる信号の電力損失を、より容易かつ効率的に低減することができる。
また、変形例１の構成によっても、絶縁部材１５の第３部分１５３の厚さの最小値Ｔ３が、第４部分１５４の厚さの最小値Ｔ４より小さくなっていることで、開口１１１ｂの近傍における容量Ｃの電極間距離が小さくなっている。これにより、開口１１１ｂの近傍における容量Ｃが更に増大し、特性インピーダンスＺ0がより小さくなる。その結果、同軸線路２０とマイクロストリップ線路３０との間での特性インピーダンスの不整合を低減する効果が高まる。
なお、変形例１の構成においては、信号線１２の第１部分１２１が、上述したようなテーパー形状を有している。このため、図３及び図４に示す形態と比べると、製造時において、第１部分１２１と第２部分１２２との接続部分における絶縁部材１５の充填が容易である。 8 and 9, the signal line 12 also has the wide first portion 121 in the first range r1, and the width of the through hole 111a in the second range r2. The inner diameter is large. Therefore, the electrode area of the capacitance C is increased near the opening 111b. As a result, it is possible to more easily and efficiently reduce the signal power loss caused by the characteristic impedance mismatch between the coaxial line 20 and the microstrip line 30 .
Further, according to the configuration of Modification 1, the minimum thickness T3 of the third portion 153 of the insulating member 15 is smaller than the minimum thickness T4 of the fourth portion 154, so that the vicinity of the opening 111b , the distance between the electrodes of the capacitor C is small. This further increases the capacitance C in the vicinity of the opening 111b and further reduces the characteristic impedance Z0 . As a result, the effect of reducing the characteristic impedance mismatch between the coaxial line 20 and the microstrip line 30 is enhanced.
In addition, in the configuration of Modification 1, the first portion 121 of the signal line 12 has a tapered shape as described above. 3 and 4, it is easier to fill the connecting portion between the first portion 121 and the second portion 122 with the insulating member 15 during manufacturing.

図１０は、図８の構成の実施例の電子素子搭載用パッケージ１００、及び図５の比較例の電子素子搭載用パッケージにおける損失を、信号の周波数に対して計算したシミュレーションの結果を示す図である。図１０では、実施例において信号線１２の突出部１２１２の第５の幅Ｗ５を１００μｍ、１５０μｍとした実施例のシミュレーション結果と、比較例のシミュレーション結果とが重ねられて示されている。 FIG. 10 is a diagram showing the results of a simulation in which the losses in the electronic device mounting package 100 of the embodiment having the configuration of FIG. 8 and the electronic device mounting package of the comparative example of FIG. 5 are calculated with respect to the signal frequency. be. FIG. 10 shows the simulation results of the example in which the fifth width W5 of the projecting portion 1212 of the signal line 12 is set to 100 μm and 150 μm, and the simulation results of the comparative example.

図１０（ａ）に示すように、破線の楕円で示した５０ＧＨｚ付近の高周波帯域において、実施例の反射損失（０に近いほど入射に対して反射が大きくなる）は、比較例の反射損失より低い結果となった。また、実施例のうち、突出部１２１２の第５の幅Ｗ５を１５０μｍとした場合において、より効果的に損失を低減する結果となった。 As shown in FIG. 10(a), in the high-frequency band near 50 GHz indicated by the dashed ellipse, the reflection loss of the example (the closer to 0, the greater the reflection with respect to the incident light) is higher than the reflection loss of the comparative example. gave a low result. Further, among the examples, when the fifth width W5 of the protruding portion 1212 was set to 150 μm, the loss was more effectively reduced.

また、図１０（ｂ）に示すように、破線の楕円で示した５０ＧＨｚ付近の高周波帯域において、実施例の挿入損失（損失は値の絶対値が大きいほど大きい）は、比較例の挿入損失より低い結果となった。また、実施例のうち、突出部１２１２の第５の幅Ｗ５を１５０μｍとした場合において、より効果的に損失を低減する結果となった。 Further, as shown in FIG. 10B, in the high frequency band near 50 GHz indicated by the dashed ellipse, the insertion loss of the example (loss increases as the absolute value increases) is higher than the insertion loss of the comparative example. gave a low result. Further, among the examples, when the fifth width W5 of the protruding portion 1212 was set to 150 μm, the loss was more effectively reduced.

（変形例２）
図１１は、変形例２に係る電子素子搭載用パッケージ１００の断面を示す図である。
図１１に示す電子素子搭載用パッケージ１００は、図３に示す電子素子搭載用パッケージ１００における絶縁部材１５の幅を長さ方向において一定にしたものである。すなわち、図１１に示す電子素子搭載用パッケージ１００では、貫通孔１１１ａの内径が一定である。なお、図１１においては、第１の幅Ｗ１は約３００μｍであり、第２の幅Ｗ２は約２５０μｍであり、第５の幅Ｗ５は、約２５μｍとなっている（不図示）。 (Modification 2)
FIG. 11 is a diagram showing a cross section of an electronic device mounting package 100 according to Modification 2. As shown in FIG.
In the electronic device mounting package 100 shown in FIG. 11, the width of the insulating member 15 in the electronic device mounting package 100 shown in FIG. 3 is made constant in the longitudinal direction. That is, in the electronic device mounting package 100 shown in FIG. 11, the inner diameter of the through hole 111a is constant. In FIG. 11, the first width W1 is approximately 300 μm, the second width W2 is approximately 250 μm, and the fifth width W5 is approximately 25 μm (not shown).

図１２は、変形例２に係る他の例の電子素子搭載用パッケージ１００の断面を示す図である。
図１２に示す電子素子搭載用パッケージ１００は、図８に示す電子素子搭載用パッケージ１００における絶縁部材１５の幅を長さ方向において一定にしたものである。すなわち、図１１に示す電子素子搭載用パッケージ１００では、貫通孔１１１ａの内径が一定である。 FIG. 12 is a diagram showing a cross section of another example of the electronic device mounting package 100 according to Modification 2. As shown in FIG.
In the electronic device mounting package 100 shown in FIG. 12, the width of the insulating member 15 in the electronic device mounting package 100 shown in FIG. 8 is made constant in the longitudinal direction. That is, in the electronic device mounting package 100 shown in FIG. 11, the inner diameter of the through hole 111a is constant.

図１１及び図１２に示すような変形例２の構成によっても、信号線１２が第１の範囲ｒ１において幅の大きい第１部分１２１を有していることで、開口１１１ｂの近傍における容量Ｃの電極面積が大きくなっている。また、第１の範囲ｒ１において、絶縁部材１５の厚さ、すなわち容量Ｃの電極間距離が、第１の範囲ｒ１の範囲外より小さくなっている。これらにより、開口１１１ｂの近傍における容量Ｃが増大し、特性インピーダンスＺ0が小さくなるため、同軸線路２０とマイクロストリップ線路３０との間での特性インピーダンスの不整合を低減することができる。また、貫通孔１１１ａの内径が一定であるため、容易に貫通孔１１１ａを形成することができる。 11 and 12, the signal line 12 has the wide first portion 121 in the first range r1, so that the capacitance C in the vicinity of the opening 111b The electrode area is large. Moreover, in the first range r1, the thickness of the insulating member 15, that is, the distance between the electrodes of the capacitance C is smaller than outside the first range r1. As a result, the capacitance C in the vicinity of the opening 111b increases and the characteristic impedance Z0 decreases, so that the characteristic impedance mismatch between the coaxial line 20 and the microstrip line 30 can be reduced. Moreover, since the inner diameter of the through-hole 111a is constant, the through-hole 111a can be easily formed.

（変形例３）
図１３は、変形例３に係る電子素子搭載用パッケージ１００の断面を示す図である。
図１３に示す電子素子搭載用パッケージ１００は、図１１又は図１２に示す電子素子搭載用パッケージ１００における信号線１２の形状を変更したものである。詳しくは、図１３の信号線１２は、貫通孔１１１ａの内部の全体に亘ってテーパー形状を有している。具体的には、信号線１２の第１部分１２１及び第２部分１２２は、いずれも、長さ方向についての開口１１１ｂからの距離が大きいほど断面における幅方向についての幅が小さくなるテーパー形状を有している。したがって、信号線１２の第１部分１２１の第１の幅Ｗ１は、長さ方向についての開口１１１ｂからの距離が大きいほど小さくなっており、信号線１２の第２部分１２２の第２の幅Ｗ２は、長さ方向についての開口１１１ｂからの距離が大きいほど小さくなっている。変形例３では、変形例１と同様に、幅方向についての第１部分１２１の幅は、開口１１１ｂの位置において最大となる。また、幅方向についての第２部分１２１の幅は、第１部分１２１との接続位置において最大となる。図１３の例では、第１部分１２１及び第２部分１２２のテーパー角度が同一であり、断面における第１部分１２１及び第２部分１２２の外周面が１つの直線を形成している。ただし、これに限られず、例えば第２部分１２２のテーパー角度を第１部分１２１のテーパー角度より緩やかにしてもよい。また、同一のテーパー角度を有した第１部分１２１と第２部分１２２との間に、幅が一定となる部分が位置していても良い。 (Modification 3)
FIG. 13 is a diagram showing a cross section of an electronic device mounting package 100 according to Modification 3. As shown in FIG.
The electronic device mounting package 100 shown in FIG. 13 is obtained by changing the shape of the signal line 12 in the electronic device mounting package 100 shown in FIG. 11 or 12 . Specifically, the signal line 12 in FIG. 13 has a tapered shape over the entire interior of the through hole 111a. Specifically, both the first portion 121 and the second portion 122 of the signal line 12 have a tapered shape in which the width in the cross section decreases as the distance from the opening 111b in the length direction increases. is doing. Therefore, the first width W1 of the first portion 121 of the signal line 12 decreases as the distance from the opening 111b in the length direction increases, and the second width W2 of the second portion 122 of the signal line 12 increases. becomes smaller as the distance from the opening 111b in the length direction increases. In Modification 3, as in Modification 1, the width of the first portion 121 in the width direction is maximized at the position of the opening 111b. Also, the width of the second portion 121 in the width direction is maximized at the connection position with the first portion 121 . In the example of FIG. 13, the taper angles of the first portion 121 and the second portion 122 are the same, and the outer peripheral surfaces of the first portion 121 and the second portion 122 in cross section form one straight line. However, it is not limited to this, and for example, the taper angle of the second portion 122 may be made gentler than the taper angle of the first portion 121 . A portion having a constant width may be positioned between the first portion 121 and the second portion 122 having the same taper angle.

図１４は、変形例３に係る他の例の電子素子搭載用パッケージ１００の断面を示す図である。
図１４に示す電子素子搭載用パッケージ１００では、信号線１２の第１部分１２１及び第２部分１２２のうち、図１４の断面において、一方側（上方側）の外周面のみがテーパー形状を有し、他方側（下方側）の外周面はテーパー形状を有していない。このような断面を有する第１部分１２１及び第２部分１２２の構造としては、例えば、開口１１１ｂの中心を通り配線基板１４の第１面１４ａと平行な面より上側の部分のみがテーパー形状を有し、下側の部分はテーパー形状を有していない（すなわち、円柱面の半分の形状を有する）構造が挙げられる。 FIG. 14 is a diagram showing a cross section of another example of the electronic device mounting package 100 according to Modification 3. As shown in FIG.
In the electronic device mounting package 100 shown in FIG. 14, of the first portion 121 and the second portion 122 of the signal line 12, only the outer peripheral surface on one side (upper side) in the cross section of FIG. 14 has a tapered shape. , the outer peripheral surface on the other side (lower side) does not have a tapered shape. As for the structure of the first portion 121 and the second portion 122 having such cross sections, for example, only the portion above the plane passing through the center of the opening 111b and parallel to the first surface 14a of the wiring board 14 has a tapered shape. However, the lower portion does not have a tapered shape (that is, has a half cylindrical shape).

図１３及び図１４に示すような変形例３の構成によっても、信号線１２が第１の範囲ｒ１において幅の大きい第１部分１２１を有していることで、開口１１１ｂの近傍における容量Ｃの電極面積が大きくなっている。また、第１の範囲ｒ１において、絶縁部材１５の厚さ、すなわち容量Ｃの電極間距離が、第１の範囲ｒ１の範囲外より小さくなっている。これらにより、開口１１１ｂの近傍における容量Ｃが増大し、特性インピーダンスＺ0が小さくなるため、同軸線路２０とマイクロストリップ線路３０との間での特性インピーダンスの不整合を低減することができる。 13 and 14, the signal line 12 has the wide first portion 121 in the first range r1, so that the capacitance C near the opening 111b is reduced. The electrode area is large. Moreover, in the first range r1, the thickness of the insulating member 15, that is, the distance between the electrodes of the capacitance C is smaller than outside the first range r1. As a result, the capacitance C in the vicinity of the opening 111b increases and the characteristic impedance Z0 decreases, so that the characteristic impedance mismatch between the coaxial line 20 and the microstrip line 30 can be reduced.

（変形例４）
図１５は、変形例４に係る電子素子搭載用パッケージ１００の断面を示す図である。
図１５に示す電子素子搭載用パッケージ１００は、図３に示す電子素子搭載用パッケージ１００における絶縁部材１５の第３部分１５３を、突起部１１２が有する平面１１２ａに達するまで拡大したものである。より具体的には、図１５に示すように、第３部分１５３の下端が平面１１２ａよりも下方に位置している。この結果、基部１１１は、第３部分１５３の下端に相当する部分が平面１１２ａに対して下方に窪んだ窪みＤを有している。 (Modification 4)
FIG. 15 is a diagram showing a cross section of an electronic device mounting package 100 according to Modification 4. As shown in FIG.
The electronic device mounting package 100 shown in FIG. 15 is obtained by enlarging the third portion 153 of the insulating member 15 in the electronic device mounting package 100 shown in FIG. More specifically, as shown in FIG. 15, the lower end of the third portion 153 is located below the plane 112a. As a result, the base portion 111 has a recess D in which a portion corresponding to the lower end of the third portion 153 is recessed downward with respect to the plane 112a.

図１６は、変形例４に係る他の例の電子素子搭載用パッケージ１００の断面を示す図である。
図１６に示す電子素子搭載用パッケージ１００は、図８に示す電子素子搭載用パッケージ１００における絶縁部材１５の第３部分１５３を、突起部１１２が有する平面１１２ａに達するまで拡大したものである。この結果、図１５と同様に、基部１１１は、第３部分１５３の下端に相当する部分に窪みＤを有している。 FIG. 16 is a diagram showing a cross section of another example of the electronic device mounting package 100 according to Modification 4. As shown in FIG.
The electronic device mounting package 100 shown in FIG. 16 is obtained by enlarging the third portion 153 of the insulating member 15 in the electronic device mounting package 100 shown in FIG. As a result, similarly to FIG. 15, the base 111 has a recess D in a portion corresponding to the lower end of the third portion 153. As shown in FIG.

図１５及び図１６に示すような変形例４の構成によれば、第３部分１５３の第３の幅Ｗ３を大きくすることで、第１部分１２１の第１の幅Ｗ１をさらに大きくすることができるため、特性インピーダンスの不整合を低減する効果を得ることができる。 According to the configuration of Modified Example 4 as shown in FIGS. 15 and 16, by increasing the third width W3 of the third portion 153, the first width W1 of the first portion 121 can be further increased. Therefore, it is possible to obtain the effect of reducing the mismatch of the characteristic impedance.

（変形例５）
図１７は、変形例５に係る電子素子搭載用パッケージ１００の断面を示す図である。
図１７に示す電子素子搭載用パッケージ１００は、信号線１２の開口１１１ｂ側の第２端部１２ａが開口１１１ｂから突起部１１２側に突出している点で、図１１に示す電子素子搭載用パッケージ１００と異なる。このように、信号線１２の第２端部１２ａは、第２面１１ａ及び絶縁部材１５の第１端部１５ａと同一平面内になくてもよい。また、図３、図８及び図１２～図１６に示す電子素子搭載用パッケージ１００においても信号線１２の第２端部１２ａが開口１１１ｂから突出していてもよい。
また、信号線１２の第２端部１２ａが開口１１１ｂから基部１１１の内部側に窪んでいてもよい。すなわち、信号線１２の第２端部１２ａが、貫通孔１１１ａ内に位置していてもよい。 (Modification 5)
FIG. 17 is a diagram showing a cross section of an electronic device mounting package 100 according to Modification 5. As shown in FIG.
The electronic device mounting package 100 shown in FIG. 17 is similar to the electronic device mounting package 100 shown in FIG. different from Thus, the second end 12a of the signal line 12 does not have to be in the same plane as the second surface 11a and the first end 15a of the insulating member 15 . Also, in the electronic device mounting package 100 shown in FIGS. 3, 8, and 12 to 16, the second end 12a of the signal line 12 may protrude from the opening 111b.
Also, the second end portion 12a of the signal line 12 may be recessed toward the inside of the base portion 111 from the opening 111b. That is, the second end 12a of the signal line 12 may be located inside the through hole 111a.

これらのように、信号線１２の第２端部１２ａが第２面１１ａと同一面内にない構成であっても、信号線１２が第１の範囲ｒ１において幅の大きい第１部分１２１を有していること等により、開口１１１ｂの近傍における容量Ｃが増大し、特性インピーダンスＺ0が小さくなるため、同軸線路２０とマイクロストリップ線路３０との間での特性インピーダンスの不整合を低減することができる。 As described above, even if the second end 12a of the signal line 12 is not in the same plane as the second surface 11a, the signal line 12 has the wide first portion 121 in the first range r1. As a result, the capacitance C in the vicinity of the opening 111b increases and the characteristic impedance Z0 decreases, so that the characteristic impedance mismatch between the coaxial line 20 and the microstrip line 30 can be reduced. can.

（変形例６）
図１８は、変形例６に係る電子素子搭載用パッケージ１００の断面を示す図である。
図１８に示す電子素子搭載用パッケージ１００は、絶縁部材１５の第３部分１５３の第１端部１５ａが開口１１１ｂから基部１１１の内部側に窪んでいる点で、図１１に示す電子素子搭載用パッケージ１００と異なる。このように、絶縁部材１５の第１端部１５ａは、第２面１１ａと同一平面内になくてもよい。また、図３、図８、図１２～図１７に示す電子素子搭載用パッケージ１００においても絶縁部材１５の第１端部１５ａが窪んでいてもよい。すなわち、絶縁部材１５の第１端部１５ａは、貫通孔１１１ａ内に位置していてもよい。
また、絶縁部材１５の第１端部１５ａが開口１１１ｂから突起部１１２側に突出していてもよい。 (Modification 6)
FIG. 18 is a diagram showing a cross section of an electronic device mounting package 100 according to Modification 6. As shown in FIG.
The electronic device mounting package 100 shown in FIG. 18 has the electronic device mounting package shown in FIG. Different from package 100 . Thus, the first end 15a of the insulating member 15 does not have to be in the same plane as the second surface 11a. Also, in the electronic device mounting package 100 shown in FIGS. 3, 8, and 12 to 17, the first end 15a of the insulating member 15 may be recessed. That is, the first end portion 15a of the insulating member 15 may be positioned within the through hole 111a.
Also, the first end portion 15a of the insulating member 15 may protrude from the opening 111b toward the projecting portion 112 side.

これらのように絶縁部材１５の第１端部１５ａが第２面１１ａと同一面内にない構成であっても、信号線１２が第１の範囲ｒ１において幅の大きい第１部分１２１を有していること等により、開口１１１ｂの近傍における容量Ｃが増大し、特性インピーダンスＺ0が小さくなるため、同軸線路２０とマイクロストリップ線路３０との間での特性インピーダンスの不整合を低減することができる。 Even if the first end 15a of the insulating member 15 is not in the same plane as the second surface 11a as described above, the signal line 12 has the wide first portion 121 in the first range r1. As a result, the capacitance C in the vicinity of the opening 111b increases and the characteristic impedance Z0 decreases, so that the characteristic impedance mismatch between the coaxial line 20 and the microstrip line 30 can be reduced. .

以上のように、本実施形態の電子素子搭載用パッケージ１００は、信号線１２のうち貫通孔１１１ａの内部に位置する部分は、第１部分１２１と第２部分１２２とを有し、第１部分１２１の第１の幅Ｗ１が、第２部分１２２の第２の幅Ｗ２より大きい。
このような構成によれば、上記境界近傍に信号線１２が幅の大きい第１部分１２１を有していることで、開口１１１ｂの近傍（第１の範囲ｒ１）において、容量Ｃの電極となる第１部分１２１の外周面の面積が大きくなる。また、これに応じて、第１の範囲ｒ１において、絶縁部材１５の厚さ、すなわち容量Ｃの電極間距離が、第１の範囲ｒ１の範囲外より小さくなる。これらにより、同軸線路２０のうちマイクロストリップ線路３０との境界近傍における容量Ｃを増大させ、特性インピーダンスを小さくすることができる。よって、上記境界近傍において電界が小さくなることによる特性インピーダンスの増大と、容量Ｃの電極面積Ｓを大きくしたことによる特性インピーダンスの減少とを相殺させて、特性インピーダンスの変化を小さくすることができる。この結果、同軸線路２０とマイクロストリップ線路３０との間の伝送モード変換部における特性インピーダンスの不整合を低減することができる。これにより、特に高周波数の信号の電力損失を効果的に低減して、良好な信号の伝送特性を得ることができる。
また、貫通孔１１１ａの開口１１１ｂ側に、信号線１２のうち幅の大きい第１部分１２１が位置するため、信号線１２と導電性接合材１６との接触面積を大きくすることができる。これにより、信号線１２と導電性接合材１６との接合強度、及び電気的な接続の信頼性を高めることができる。 As described above, in the electronic device mounting package 100 of the present embodiment, the portion of the signal line 12 located inside the through hole 111a has the first portion 121 and the second portion 122, and the first portion A first width W1 of 121 is greater than a second width W2 of the second portion 122 .
According to such a configuration, since the signal line 12 has the wide first portion 121 in the vicinity of the boundary, the electrode of the capacitance C is formed in the vicinity of the opening 111b (the first range r1). The area of the outer peripheral surface of the first portion 121 is increased. Accordingly, in the first range r1, the thickness of the insulating member 15, that is, the distance between the electrodes of the capacitor C becomes smaller than outside the first range r1. As a result, the capacitance C of the coaxial line 20 near the boundary with the microstrip line 30 can be increased, and the characteristic impedance can be reduced. Therefore, the change in the characteristic impedance can be reduced by canceling out the increase in the characteristic impedance due to the decrease in the electric field in the vicinity of the boundary and the decrease in the characteristic impedance due to the increase in the electrode area S of the capacitor C. As a result, the characteristic impedance mismatch in the transmission mode converter between the coaxial line 20 and the microstrip line 30 can be reduced. As a result, the power loss of especially high-frequency signals can be effectively reduced, and excellent signal transmission characteristics can be obtained.
In addition, since the wide first portion 121 of the signal line 12 is positioned on the opening 111b side of the through hole 111a, the contact area between the signal line 12 and the conductive bonding material 16 can be increased. Thereby, the bonding strength between the signal line 12 and the conductive bonding material 16 and the reliability of electrical connection can be increased.

また、上記断面において、第２面１１ａに垂直な長さ方向についての第１部分１２１の第１の長さＬ１が、長さ方向についての第２部分１２２の第２の長さＬ２未満である。これによれば、第１部分１２１を設けることにより特性インピーダンスを効果的に整合させつつ、第２部分１２２を長く確保することで、所望の特性インピーダンスを得るための信号線１２及び絶縁部材１５の設計の自由度を高めることができる。なお、所望の特性インピーダンスを得るための信号線１２及び絶縁部材１５の設計の自由度を高める観点において、第１部分１２１の第１の長さＬ１は、第２部分１２２の第２の長さＬ２の約１／１０、さらには、約１／２０とすることができる。 In the cross section, the first length L1 of the first portion 121 in the length direction perpendicular to the second surface 11a is less than the second length L2 of the second portion 122 in the length direction. . According to this, the characteristic impedance is effectively matched by providing the first portion 121, and the signal line 12 and the insulating member 15 for obtaining the desired characteristic impedance are secured by securing the long second portion 122. The degree of freedom in design can be increased. From the viewpoint of increasing the degree of freedom in designing the signal line 12 and the insulating member 15 for obtaining a desired characteristic impedance, the first length L1 of the first portion 121 is equal to the second length L1 of the second portion 122. It can be about 1/10, or even about 1/20 of L2.

また、図３、図８、図１１、図１２及び図１５～図１８に示す電子素子搭載用パッケージ１００では、第１部分１２１は、重複部１２１１と突出部１２１２とを有しており、突出部１２１２の第５の幅Ｗ５は、第２の幅Ｗ２より大きい。これによれば、第２の幅Ｗ２に対して第１の幅Ｗ１を十分に大きくすることができるため、所望の特性インピーダンスを得るための信号線１２及び絶縁部材１５の設計の自由度をさらに高めることができ、また、より効果的に特性インピーダンスを整合させることができる。また、導電性接合材１６との接合強度、及び接続の信頼性をより高めることができる。 3, 8, 11, 12, and 15 to 18, the first portion 121 has an overlapping portion 1211 and a protruding portion 1212, A fifth width W5 of the portion 1212 is greater than the second width W2. According to this, since the first width W1 can be made sufficiently large with respect to the second width W2, the degree of freedom in designing the signal line 12 and the insulating member 15 for obtaining a desired characteristic impedance is further increased. can be increased and the characteristic impedance can be matched more effectively. In addition, the bonding strength with the conductive bonding material 16 and the reliability of connection can be further enhanced.

また、図３、図８、図１１、図１２、図１５、図１６、図１８に示す電子素子搭載用パッケージ１００では、上記断面は、第１面１４ａに対して垂直であり、当該断面において、第２面１１ａ、信号線１２の第１部分１２１の開口１１１ｂ側の第２端部１２ａ、及び絶縁部材１５の開口１１１ｂ側の第１端部１５ａが一直線上にある。そして、配線基板１４は、第１部分１２１のうち突出部１２１２にのみ接している。これによれば、配線基板１４と信号線１２の第１部分１２１（突出部１２１２）とが接触するため、配線基板１４と信号線１２との間に間隙（空気層）が介在することによって特性インピーダンスの不整合が生じる不具合の発生を低減することができる。また、配線基板１４と信号線１２との間の間隙に導電性接合材１６が流入して、導電性接合材１６が基部１１１、突起部１１２、接地層１４２又は接地用導電部材１７と短絡する不具合の発生を低減することができる。また、配線基板１４が第１部分１２１のうち突出部１２１２にのみ接し、重複部１２１１には接しないため、信号線１２の第２端部１２ａのうち重複部１２１１の全体を含む広い範囲を露出させることができる。これにより、信号線１２と導電性接合材１６との接合強度、及び接続の信頼性をより高めることができる。 3, 8, 11, 12, 15, 16, and 18, the cross section is perpendicular to the first surface 14a, and the cross section , the second surface 11a, the second end 12a of the first portion 121 of the signal line 12 on the side of the opening 111b, and the first end 15a of the insulating member 15 on the side of the opening 111b are aligned. Wiring board 14 is in contact only with protrusion 1212 of first portion 121 . According to this, since the wiring board 14 and the first portion 121 (protruding portion 1212) of the signal line 12 are in contact with each other, a gap (air layer) is interposed between the wiring board 14 and the signal line 12, resulting in a characteristic change. It is possible to reduce the occurrence of problems caused by impedance mismatching. Also, the conductive bonding material 16 flows into the gap between the wiring board 14 and the signal line 12 , and the conductive bonding material 16 short-circuits with the base 111 , the protrusion 112 , the ground layer 142 , or the grounding conductive member 17 . It is possible to reduce the occurrence of defects. In addition, since the wiring board 14 is in contact only with the projecting portion 1212 of the first portion 121 and is not in contact with the overlapping portion 1211, a wide range including the entire overlapping portion 1211 of the second end portion 12a of the signal line 12 is exposed. can be made As a result, the bonding strength and connection reliability between the signal line 12 and the conductive bonding material 16 can be further increased.

また、図８、図１２～図１４、及び図１６に示す電子素子搭載用パッケージ１００では、第１部分１２１の第１の幅Ｗ１は、開口１１１ｂからの距離が大きいほど小さくなっており、第１の幅Ｗ１は、第２端部１２ａ側において最大値である。これによれば、開口１１１ｂに近い部分ほど容量Ｃを大きくすることができる。よって、開口１１１ｂに近い部分ほど小さくなる電界の影響による特性インピーダンスの増大を、より正確に相殺することができる。その結果、特性インピーダンスの不整合を低減させる効果がより一層高まる。 In the electronic device mounting package 100 shown in FIGS. 8, 12 to 14, and 16, the first width W1 of the first portion 121 decreases as the distance from the opening 111b increases. The width W1 of 1 is the maximum value on the second end 12a side. According to this, the capacitance C can be increased closer to the opening 111b. Therefore, it is possible to more accurately cancel out the increase in the characteristic impedance due to the influence of the electric field which becomes smaller in the portion closer to the opening 111b. As a result, the effect of reducing the characteristic impedance mismatch is further enhanced.

また、図１３及び図１４に示す電子素子搭載用パッケージ１００では、第２部分１２２の第２の幅Ｗ２は、開口１１１ｂからの距離が大きいほど小さくなっており、第２の幅Ｗ２は、第１部分１２１側に位置する端部において最大値である。これによれば、所望の特性インピーダンスを得るための信号線１２及び絶縁部材１５の設計の自由度をさらに高めることができる。なお、このように信号線１２が、貫通孔１１１ａの内部の全体に亘ってテーパー形状である場合には、同軸線路２０における所望の特性インピーダンスの設定の容易性の観点から、信号線１２のテーパー角度は緩やかにしてもよい。 In addition, in the electronic device mounting package 100 shown in FIGS. 13 and 14, the second width W2 of the second portion 122 decreases as the distance from the opening 111b increases. It is the maximum value at the end located on the 1 part 121 side. According to this, it is possible to further increase the degree of freedom in designing the signal line 12 and the insulating member 15 for obtaining a desired characteristic impedance. In the case where the signal line 12 has a tapered shape throughout the inside of the through hole 111a as described above, the tapered shape of the signal line 12 is considered to facilitate the setting of the desired characteristic impedance in the coaxial line 20. The angle may be gentle.

また、図３、図８、図１５及び図１６に示す電子素子搭載用パッケージ１００では、絶縁部材１５は、第３部分１５３と第４部分１５４とを有し、第３部分１５３の第３の幅Ｗ３が、第４部分１５４の第４の幅Ｗ４より大きい。これによれば、信号線１２のうち第１部分１２１の幅を増大させたことに対応して、絶縁部材１５のうち当該第１部分１２１に対応する第３部分１５３の幅を増大させることができる。そのため、第１部分１２１が貫通孔１１１ａの内壁面に接触して短絡する不具合の発生を低減することができる。すなわち、信号線１２の配置位置がずれた場合であっても、信号線１２と貫通孔１１１ａの内壁面との短絡を生じにくくすることができる。よって、特性インピーダンスを好適に整合させる効果、並びに所望の特性インピーダンスを得るための信号線１２及び絶縁部材１５の設計の自由度を高める効果を維持しつつ、貫通孔１１１ａ（絶縁部材１５）における信号線１２の位置決めを容易にすることができる。 3, 8, 15 and 16, the insulating member 15 has a third portion 153 and a fourth portion 154, and the third portion of the third portion 153 Width W3 is greater than fourth width W4 of fourth portion 154 . According to this, in response to increasing the width of the first portion 121 of the signal line 12, the width of the third portion 153 corresponding to the first portion 121 of the insulating member 15 can be increased. can. Therefore, it is possible to reduce the occurrence of a short circuit due to contact of the first portion 121 with the inner wall surface of the through hole 111a. In other words, even if the position of the signal line 12 is displaced, short-circuiting between the signal line 12 and the inner wall surface of the through hole 111a can be prevented. Therefore, while maintaining the effect of suitably matching the characteristic impedance and the effect of increasing the degree of freedom in designing the signal line 12 and the insulating member 15 for obtaining a desired characteristic impedance, the signal in the through-hole 111a (insulating member 15) Positioning of line 12 can be facilitated.

また、図３及び図１５に示す電子素子搭載用パッケージ１００では、絶縁部材１５の第３部分１５３は、第４部分１５４側に位置する第３端部１５３ａを有しており、信号線１２の第１部分１２１は、第２部分１２２側に位置する第４端部１２１ａを有している。長さ方向についての開口１１１ｂから第４端部１２１ａまでの長さが、長さ方向についての開口１１１ｂから第３端部１５３ａまでの長さ未満である。これによれば、信号線１２の配置位置が幅方向にずれても、貫通孔１１１ａのうち内径が小さい部分（第２の範囲ｒ２の範囲外の部分）に接触しにくい。よって、信号線１２と貫通孔１１１ａの内壁面との短絡の発生をより低減することができる。 In the electronic device mounting package 100 shown in FIGS. 3 and 15, the third portion 153 of the insulating member 15 has a third end portion 153a located on the fourth portion 154 side. The first portion 121 has a fourth end portion 121a located on the second portion 122 side. The length from the opening 111b to the fourth end 121a in the longitudinal direction is less than the length from the opening 111b to the third end 153a in the longitudinal direction. According to this, even if the arrangement position of the signal line 12 shifts in the width direction, it is unlikely to come into contact with the portion of the through hole 111a having a small inner diameter (the portion outside the second range r2). Therefore, it is possible to further reduce the occurrence of a short circuit between the signal line 12 and the inner wall surface of the through hole 111a.

また、図３、図８、図１５及び図１６に示す電子素子搭載用パッケージ１００では、第３部分１５３の厚さの最小値Ｔ３が、第４部分１５４の厚さの最小値Ｔ４未満である。これによれば、開口１１１ｂの近傍における容量Ｃをより小さくすることができるため、より効果的に特性インピーダンスを整合させて、信号の電力損失をより小さくすることができる。 3, 8, 15 and 16, the minimum thickness T3 of the third portion 153 is less than the minimum thickness T4 of the fourth portion 154. . According to this, since the capacitance C in the vicinity of the opening 111b can be made smaller, the characteristic impedance can be matched more effectively, and the power loss of the signal can be made smaller.

また、図８及び図１６に示す電子素子搭載用パッケージ１００では、第３部分１５３の第３の幅Ｗ３は、長さ方向についての開口１１１ｂからの距離が大きいほど小さくなっており、第３の幅Ｗ３は、第１端部１５ａ側において最大値である。これによれば、所望の特性インピーダンスを得るための信号線１２及び絶縁部材１５の設計の自由度をさらに高めることができる。 In the electronic device mounting package 100 shown in FIGS. 8 and 16, the third width W3 of the third portion 153 decreases as the distance from the opening 111b in the length direction increases. The width W3 is the maximum value on the first end portion 15a side. According to this, it is possible to further increase the degree of freedom in designing the signal line 12 and the insulating member 15 for obtaining a desired characteristic impedance.

また、導電性接合材１６は、信号線１２の第１部分１２１の第２端部１２１ａを覆っている。これによれば、信号線１２と導電性接合材１６との接合強度、及び接続の信頼性をより高めることができる。また、導電性接合材１６が、絶縁部材１５の第１端部１５ａのうち、信号線１２の第２端部１２ａに隣接する部分を覆うようにすることができる。導電性接合材１６のうちこの絶縁部材１５の第１端部１５ａを覆う部分は、同軸線路２０のうちマイクロストリップ線路３０との境界近傍における容量Ｃを形成する電極として機能する。これにより、当該境界近傍における容量Ｃを増大させ、特性インピーダンスを小さくすることができる。すなわち、第１部分１２１のみでは不足する容量成分を、導電性接合材１６によって補充することができる。よって、より効果的に特性インピーダンスを整合させて、信号の電力損失をより小さくすることができる。 Also, the conductive bonding material 16 covers the second end portion 121 a of the first portion 121 of the signal line 12 . According to this, the bonding strength and connection reliability between the signal line 12 and the conductive bonding material 16 can be further increased. Also, the conductive bonding material 16 may cover the portion of the first end 15 a of the insulating member 15 adjacent to the second end 12 a of the signal line 12 . A portion of the conductive bonding material 16 that covers the first end 15 a of the insulating member 15 functions as an electrode that forms a capacitance C near the boundary with the microstrip line 30 of the coaxial line 20 . As a result, the capacitance C in the vicinity of the boundary can be increased and the characteristic impedance can be reduced. That is, the conductive bonding material 16 can replenish the capacitive component that is insufficient in the first portion 121 alone. Therefore, it is possible to more effectively match the characteristic impedance and reduce the power loss of the signal.

また、導電性接合材１６として、銀又は銅の粒子を含むものを用いることで、導電性接合材１６の導電性及び熱伝導性を適切な範囲で得ることができる。 Moreover, by using a material containing silver or copper particles as the conductive bonding material 16, the electrical conductivity and thermal conductivity of the conductive bonding material 16 can be obtained within an appropriate range.

また、導電性接合材１６は、ナノ粒子焼結型接合材ペーストである。これによれば、他の合金系接合材などと比較して低い温度で導電性接合材１６を固着させて、信号線１２と配線パターン１４１とを接続するための構造を得ることができる。また、固着時（実装工程）の加熱温度を低くすることができるため、電子素子搭載用パッケージ１００の他の部分への熱の影響を低減することができる。また、エポキシ系の接着剤を用いた導電性接合材、並びに合金系の導電性接合材である半田ペースト及びＡｕＳｎペーストとの比較では、以下の効果が得られる。すなわち、エポキシ系の接着剤を用いた導電性接合材では有機物から、また半田ペースト及びＡｕＳｎペーストではフラックス（洗浄後も残渣が生じやすい）から、加熱時にガスが発生して種々の不具合に繋がるところ、ナノ粒子焼結型接合材ペーストを用いることで、加熱時におけるこのようなガスの発生を低減することができる。さらに、ナノ粒子焼結型接合材ペーストを硬化させた後に行われる実装工程において、通常の実装加熱条件（ＡｕＳｎ付け、半田付けなどのリフロー条件）では、ナノ粒子焼結型接合材ペーストは再溶融しないため、該実装工程の自由度が高まる。 Also, the conductive bonding material 16 is a nanoparticle sintered bonding material paste. According to this, a structure for connecting the signal line 12 and the wiring pattern 141 can be obtained by fixing the conductive bonding material 16 at a lower temperature than other alloy bonding materials. In addition, since the heating temperature at the time of fixing (mounting process) can be lowered, the influence of heat on other parts of the electronic device mounting package 100 can be reduced. Moreover, the following effects can be obtained in comparison with a conductive bonding material using an epoxy-based adhesive, and solder paste and AuSn paste, which are alloy-based conductive bonding materials. That is, a conductive bonding material using an epoxy-based adhesive generates gas from organic substances, and solder paste and AuSn paste from flux (residues are likely to be generated even after cleaning), and gas is generated during heating, leading to various problems. The generation of such gas during heating can be reduced by using the nanoparticle sintered bonding material paste. Furthermore, in the mounting process performed after curing the nanoparticle sintered bonding material paste, under normal mounting heating conditions (reflow conditions such as AuSn attachment and soldering), the nanoparticle sintered bonding material paste is remelted. Therefore, the degree of freedom of the mounting process increases.

また、本実施形態の電子装置１は、上述の電子素子搭載用パッケージ１００と、配線パターン１４１と接合する電子素子２００と、を備える。このような電子装置１によれば、より適切に特性インピーダンス整合が行われるため、信号の電力損失を低減させることができ、電子素子２００を有効に動作させることができる。 Further, the electronic device 1 of the present embodiment includes the electronic element mounting package 100 described above and the electronic element 200 joined to the wiring pattern 141 . According to such an electronic device 1, since characteristic impedance matching is performed more appropriately, power loss of signals can be reduced, and the electronic element 200 can be effectively operated.

なお、上記実施の形態は例示であり、様々な変更が可能である。
例えば、突出部１２１２の第５の幅Ｗ５は、特性インピーダンスを適切に整合させることができる場合等においては、第２部分１２２の第２の幅Ｗ２より小さくしてもよい。 Note that the above-described embodiment is an example, and various modifications are possible.
For example, the fifth width W5 of the protrusion 1212 may be smaller than the second width W2 of the second portion 122, such as when the characteristic impedance can be properly matched.

また、配線基板１４の第１面１４ａが信号線１２の第２端部１２ａと接触する位置（高さ）は、突出部１２１２の範囲内に限られず、重複部１２１１に掛かる位置であってもよい。また、配線基板１４の第１面１４ａが、信号線１２の第２端部１２ａと接触しない位置で基部１１１と接触していてもよい。すなわち、配線基板１４の第１面１４ａが信号線１２の第２端部１２ａと接触する位置（高さ）は、第１部分１２１と配線パターン１４１とが、導電性接合材１６によって接合される範囲において、適宜設定することができる。 Further, the position (height) at which the first surface 14a of the wiring board 14 contacts the second end 12a of the signal line 12 is not limited to within the range of the projecting portion 1212. good. Also, the first surface 14 a of the wiring board 14 may be in contact with the base portion 111 at a position where it is not in contact with the second end portion 12 a of the signal line 12 . That is, the position (height) where the first surface 14a of the wiring board 14 contacts the second end 12a of the signal line 12 is such that the first portion 121 and the wiring pattern 141 are joined by the conductive joining material 16. The range can be set as appropriate.

また、配線基板１４は、基部１１１との間に隙間が形成される位置に配置されていてもよい。 Moreover, the wiring board 14 may be arranged at a position where a gap is formed between the wiring board 14 and the base portion 111 .

また、図３及び図１５において、長さ方向についての第１の範囲ｒ１の長さＬ１が、長さ方向についての第２の範囲ｒ２の長さＬ３未満である例を用いて説明したが、これに限られず、第１部分１２１と貫通孔１１１ａの内壁面との短絡が生じない場合には、第１の範囲ｒ１の長さＬ１と第２の範囲ｒ２の長さＬ３とを等しくしてもよい。 3 and 15, the length L1 of the first range r1 in the length direction is less than the length L3 of the second range r2 in the length direction. Without being limited to this, when a short circuit between the first portion 121 and the inner wall surface of the through hole 111a does not occur, the length L1 of the first range r1 and the length L3 of the second range r2 are made equal. good too.

また、図３、図８、図１５及び図１６に示す電子素子搭載用パッケージ１００では、第３部分１５３の厚さの最小値Ｔ３が、第４部分１５４の厚さの最小値Ｔ４未満である例を用いて説明したが、これに限られず、第３部分１５３の厚さの最小値Ｔ３と、第４部分１５４の厚さの最小値Ｔ４とを等しくしてもよい。 3, 8, 15 and 16, the minimum thickness T3 of the third portion 153 is less than the minimum thickness T4 of the fourth portion 154. Although described using an example, it is not limited to this, and the minimum value T3 of the thickness of the third portion 153 and the minimum value T4 of the thickness of the fourth portion 154 may be equal.

また、信号線１２及び絶縁部材１５は、信号線１２の中心線を軸とする回転対称の形状を有していなくてもよい。 Moreover, the signal line 12 and the insulating member 15 do not have to have a rotationally symmetrical shape about the center line of the signal line 12 .

また、導電性接合材１６は、信号線１２の第２端部１２ａの一部を露出させた状態で信号線１２に接合されていてもよい。 Also, the conductive bonding material 16 may be bonded to the signal line 12 with a portion of the second end 12a of the signal line 12 exposed.

また、上記実施形態では、導電性接合材１６として銀シンタリングペースト又は銅シンタリングペーストを用いることとして説明したが、配線基板１４に接合する導電性の接合材であればその他のもの、例えばエポキシ樹脂等に導電性金属粒子を分散させたものであってもよい。 Further, in the above embodiment, silver sintering paste or copper sintering paste is used as the conductive bonding material 16, but other conductive bonding materials such as epoxy can be used as the conductive bonding material to be bonded to the wiring board 14. It may be one in which conductive metal particles are dispersed in a resin or the like.

また、第１面１４ａと第２面１１ａとの位置関係は、直交していなくてもよく、各面の形状などは電子素子２００などに応じて適宜定められてよい。また、信号線１２と接合する配線パターン１４１の配線部分は、第２面１１ａに直交する向きに伸びていなくてもよく、電子素子２００や信号線１２の形状などに応じて適宜決定することができる。 Further, the positional relationship between the first surface 14a and the second surface 11a may not be orthogonal, and the shape of each surface may be appropriately determined according to the electronic device 200 and the like. Also, the wiring portion of the wiring pattern 141 that is connected to the signal line 12 does not have to extend in the direction perpendicular to the second surface 11a, and can be appropriately determined according to the shape of the electronic element 200 and the signal line 12. can.

また、配線基板１４の第１面１４ａの配線パターン１４１、及び金属の突起部１１２によってマイクロストリップ線路３０が構成できる場合には、接地層１４２は省略してもよい。 Further, if the wiring pattern 141 on the first surface 14a of the wiring board 14 and the metal protrusions 112 can constitute the microstrip line 30, the ground layer 142 may be omitted.

その他、上記実施の形態で示した構成、構造、位置関係及び形状などの具体的な細部は、本開示の趣旨を逸脱しない範囲において適宜変更可能である。また、本開示の趣旨を逸脱しない範囲において、上記実施の形態で示した構成、構造、位置関係及び形状を適宜組み合わせ可能である。 In addition, specific details such as configurations, structures, positional relationships, and shapes shown in the above embodiments can be changed as appropriate without departing from the scope of the present disclosure. Moreover, the configurations, structures, positional relationships, and shapes shown in the above embodiments can be appropriately combined without departing from the gist of the present disclosure.

１ 電子装置
１１ 基体
１１ａ 第２面
１１１ 基部
１１１ａ 貫通孔
１１１ｂ 開口
１１２ 突起部
１２ 信号線
１２１ 第１部分
１２１ａ 第４端部
１２２ 第２部分
１２１１ 重複部
１２１２ 突出部
１２ａ 第２端部
１４ 配線基板
１４ａ 第１面
１４１ 配線パターン
１４２ 接地層
１５ 絶縁部材
１５ａ 第１端部
１５３ 第３部分
１５３ａ 第３端部
１５４ 第４部分
１６ 導電性接合材
１７ 接地用導電部材
２０ 同軸線路
３０ マイクロストリップ線路
１００ 電子素子搭載用パッケージ
２００ 電子素子
Ｄ 窪み
Ｌ１ 第１の長さ
Ｌ２ 第２の長さ
Ｗ１ 第１の幅
Ｗ２ 第２の幅
Ｗ３ 第３の幅
Ｗ４ 第４の幅
Ｗ５ 第５の幅
ｒ１ 第１の範囲
ｒ２ 第２の範囲 1 electronic device 11 substrate 11a second surface 111 base 111a through hole 111b opening 112 protrusion 12 signal line 121 first portion 121a fourth end 122 second portion 1211 overlapping portion 1212 protrusion 12a second end 14 wiring board 14a First surface 141 Wiring pattern 142 Ground layer 15 Insulating member 15a First end 153 Third part 153a Third end 154 Fourth part 16 Conductive bonding material 17 Grounding conductive member 20 Coaxial line 30 Microstrip line 100 Electronic element Mounting package 200 Electronic element D Recess L1 First length L2 Second length W1 First width W2 Second width W3 Third width W4 Fourth width W5 Fifth width r1 First range r2 second range

Claims (14)

第１面と、前記第１面上に位置する配線パターンと、を有する配線基板と、
第２面と、前記第２面に開口を有する貫通孔と、を有する基体と、
前記貫通孔の内部に位置するとともに、前記開口側に位置する第１端部を有する絶縁部材と、
前記絶縁部材を貫通するとともに、前記開口側に位置する第２端部を有する信号線と、
前記配線パターンと前記信号線の前記第２端部とを接合する導電性接合材と、
を備え、
前記信号線のうち前記貫通孔の内部に位置する部分は、前記開口側に位置する第１部分と、前記第１部分よりも前記開口から離れて位置する第２部分と、を有し、
前記第１部分及び第２部分を通り前記第２面に垂直な断面において、前記第２面に平行な幅方向についての前記第１部分の第１の幅が、前記幅方向についての前記第２部分の第２の幅より大きい、
電子素子搭載用パッケージ。 a wiring board having a first surface and a wiring pattern located on the first surface;
a base having a second surface and a through hole having an opening in the second surface;
an insulating member positioned inside the through hole and having a first end positioned on the opening side;
a signal line passing through the insulating member and having a second end located on the opening side;
a conductive bonding material that bonds the wiring pattern and the second end of the signal line;
with
a portion of the signal line located inside the through hole has a first portion located on the opening side and a second portion located farther from the opening than the first portion;
In a cross section passing through the first portion and the second portion and perpendicular to the second surface, the first width of the first portion in the width direction parallel to the second surface is equal to the second width in the width direction. greater than the second width of the portion;
Package for mounting electronic elements. 前記断面において、前記第２面に垂直な長さ方向についての前記第１部分の第１の長さが、前記長さ方向についての前記第２部分の第２の長さ未満である、請求項１に記載の電子素子搭載用パッケージ。 3. In said cross section, a first length of said first portion in a length direction perpendicular to said second plane is less than a second length of said second portion in said length direction. 2. The electronic device mounting package according to 1. 前記第１部分は、前記長さ方向から見て前記第２部分と重なる重複部と、前記重複部から前記幅方向に突出する突出部と、を有しており、
前記断面において、前記幅方向についての前記突出部の幅は、前記第２の幅より大きい、請求項２に記載の電子素子搭載用パッケージ。 The first portion has an overlapping portion that overlaps the second portion when viewed from the length direction, and a protruding portion that protrudes from the overlapping portion in the width direction,
3. The electronic element mounting package according to claim 2, wherein the width of said projecting portion in said width direction in said cross section is greater than said second width. 前記断面は、前記第１面に対して垂直であり、
前記配線基板は、前記第１部分のうち前記突出部にのみ接している、請求項３に記載の電子素子搭載用パッケージ。 The cross section is perpendicular to the first plane,
4. The electronic device mounting package according to claim 3, wherein said wiring substrate is in contact only with said projecting portion of said first portion. 前記第１部分の前記第１の幅は、前記長さ方向についての前記開口からの距離が大きいほど小さくなっている、請求項２～４のいずれか一項に記載の電子素子搭載用パッケージ。 5. The electronic device mounting package according to claim 2, wherein said first width of said first portion decreases as the distance from said opening in said length direction increases. 前記第２部分の前記第２の幅は、前記長さ方向についての前記開口からの距離が大きいほど小さくなっている、請求項２～５のいずれか一項に記載の電子素子搭載用パッケージ。 6. The electronic device mounting package according to claim 2, wherein said second width of said second portion decreases as the distance from said opening in said length direction increases. 前記絶縁部材は、前記第１端部を含む第３部分と、前記第３部分よりも前記開口から離れて位置する第４部分とを有し、
前記断面において、前記幅方向についての前記第３部分の第３の幅が、前記幅方向についての前記第４部分の第４の幅より大きい、請求項２～６のいずれか一項に記載の電子素子搭載用パッケージ。 The insulating member has a third portion including the first end, and a fourth portion located farther from the opening than the third portion,
7. The cross section according to any one of claims 2 to 6, wherein a third width of said third portion in said width direction is greater than a fourth width of said fourth portion in said width direction. Package for mounting electronic elements. 前記絶縁部材の前記第３部分は、前記第４部分側に位置する第３端部を有しており、
前記信号線の前記第１部分は、前記第２部分側に位置する第４端部を有しており、
前記長さ方向についての前記開口から前記第４端部までの長さが、前記長さ方向についての前記開口から前記第３端部までの長さ未満である、請求項７に記載の電子素子搭載用パッケージ。 the third portion of the insulating member has a third end located on the fourth portion side;
the first portion of the signal line has a fourth end located on the second portion side;
8. The electronic device according to claim 7, wherein the length from said opening to said fourth end in said length direction is less than the length from said opening to said third end in said length direction. mounting package. 前記断面において、前記幅方向についての前記貫通孔の内壁面と前記信号線との距離で表される前記絶縁部材の厚さのうち、前記第３部分の厚さの最小値が、前記第４部分の厚さの最小値未満である、請求項７又は８に記載の電子素子搭載用パッケージ。 In the cross section, among the thicknesses of the insulating member represented by the distance between the inner wall surface of the through hole and the signal line in the width direction, the minimum value of the thickness of the third portion is the fourth 9. The electronic device mounting package according to claim 7, wherein the thickness of the portion is less than the minimum value. 前記第３部分の前記第３の幅は、前記長さ方向についての前記開口からの距離が大きいほど小さくなっている、請求項７～９のいずれか一項に記載の電子素子搭載用パッケージ。 10. The electronic device mounting package according to claim 7, wherein said third width of said third portion decreases as the distance from said opening in said length direction increases. 前記導電性接合材は、前記第２端部を覆っている、請求項１～１０のいずれか一項に記載の電子素子搭載用パッケージ。 11. The electronic device mounting package according to claim 1, wherein said conductive bonding material covers said second end. 前記導電性接合材は、銀又は銅の粒子を含む、請求項１～１１のいずれか一項に記載の電子素子搭載用パッケージ。 The electronic device mounting package according to any one of claims 1 to 11, wherein the conductive bonding material contains particles of silver or copper. 前記導電性接合材は、ナノ粒子焼結型接合材ペーストである、請求項１～１２のいずれか一項に記載の電子素子搭載用パッケージ。 The electronic device mounting package according to any one of claims 1 to 12, wherein the conductive bonding material is a nanoparticle sintered bonding material paste. 請求項１～１３のいずれか一項に記載の電子素子搭載用パッケージと、
前記配線パターンと接合する電子素子と、
を備える、電子装置。 An electronic device mounting package according to any one of claims 1 to 13;
an electronic element bonded to the wiring pattern;
An electronic device comprising:
JP2019141305A 2019-07-31 2019-07-31 Electric element mounting package and electronic device Pending JP2022133488A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019141305A JP2022133488A (en) 2019-07-31 2019-07-31 Electric element mounting package and electronic device
PCT/JP2020/029321 WO2021020530A1 (en) 2019-07-31 2020-07-30 Electronic component mounting package, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019141305A JP2022133488A (en) 2019-07-31 2019-07-31 Electric element mounting package and electronic device

Publications (1)

Publication Number Publication Date
JP2022133488A true JP2022133488A (en) 2022-09-14

Family

ID=74230757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019141305A Pending JP2022133488A (en) 2019-07-31 2019-07-31 Electric element mounting package and electronic device

Country Status (2)

Country Link
JP (1) JP2022133488A (en)
WO (1) WO2021020530A1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5473583B2 (en) * 2009-12-22 2014-04-16 京セラ株式会社 Electronic component mounting package and electronic device using the same
JP6929113B2 (en) * 2017-04-24 2021-09-01 日本ルメンタム株式会社 Optical assemblies, optical modules, and optical transmission equipment

Also Published As

Publication number Publication date
WO2021020530A1 (en) 2021-02-04

Similar Documents

Publication Publication Date Title
WO2021020480A1 (en) Electronic component mounting package, and electronic device
JP2007005636A (en) Input/output terminal, package for storing electronic component, and electronic apparatus
JP7170832B2 (en) Electronic device mounting package and electronic device
TW201436667A (en) Circuit board
CN111834885A (en) Semiconductor device header and semiconductor device
WO2021020530A1 (en) Electronic component mounting package, and electronic device
JP7036646B2 (en) Packages for semiconductor devices and semiconductor devices
WO2020158928A1 (en) Electronic component mounting package, and electronic device
JP7475176B2 (en) Electronic element mounting package and electronic device
JP2020167255A (en) Package for mounting electronic component and electronic apparatus
TWI840545B (en) Semiconductor device stem and semiconductor device
WO2020218608A1 (en) Wiring board, electronic member package, and electronic device
WO2020158944A1 (en) Electronic component mounting package, electronic device, and substrate for electronic component mounting package
JP2017079258A (en) Electronic part-mounting board and electronic device
JP3726718B2 (en) Semiconductor device
WO2020138196A1 (en) Electronic component mounting package, and electronic device
JP4045110B2 (en) Package for storing semiconductor elements
JP3686854B2 (en) Semiconductor element storage package and semiconductor device
JP6314704B2 (en) Lead-type electronic components
JP3682010B2 (en) Semiconductor element storage package and semiconductor device
JPH0992955A (en) Electronic device
JP4164011B2 (en) Semiconductor element storage package and semiconductor device
JP4206321B2 (en) Semiconductor element storage package and semiconductor device
JP6140432B2 (en) Semiconductor device inspection equipment
JP2004146407A (en) Package for housing semiconductor element