JP3726718B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP3726718B2
JP3726718B2 JP2001190317A JP2001190317A JP3726718B2 JP 3726718 B2 JP3726718 B2 JP 3726718B2 JP 2001190317 A JP2001190317 A JP 2001190317A JP 2001190317 A JP2001190317 A JP 2001190317A JP 3726718 B2 JP3726718 B2 JP 3726718B2
Authority
JP
Japan
Prior art keywords
package
substrate
lead
semiconductor element
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001190317A
Other languages
Japanese (ja)
Other versions
JP2002043452A (en
Inventor
晋一 高木
昭伸 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001190317A priority Critical patent/JP3726718B2/en
Publication of JP2002043452A publication Critical patent/JP2002043452A/en
Application granted granted Critical
Publication of JP3726718B2 publication Critical patent/JP3726718B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体素子モジュールおよび半導体装置に関するものである。
【０００２】
【従来の技術】
以下、半導体素子が光素子（発光素子、受光素子）の場合について説明する。図７（ａ）は従来の半導体素子モジュールの側面図であり、図７（ｂ）は図７（ａ）の断面図であり、図７（ｃ）は図７（ａ）のＡ−Ａ’線断面正面図である。図において、１は電気信号と光信号の変換を行うための光素子、２は光信号を伝送するための光ファイバ、３は上記光素子１と上記光ファイバ２を光軸調整し固定するためのマウント、４は上記光素子１を気密封止するためのパッケージ、５は上記光素子１と上記パッケージ４を電気的に接合するためのワイヤ、６は開放端がパッケージ取り付け面側の方向に向くように上記パッケージ４の側面に設けられ、上記光素子を外部回路と接続するためのリード、７は上記パッケージと上記リード６を接合するためのロウ材である。ここで上記ワイヤ５と上記リード６は上記パッケージ４を介して電気的に接合されている。図８（ａ）は従来の半導体素子モジュールを基板に設けたスルーホールを介して基板に実装した半導体装置を示す側面図であり、図８（ｂ）は図８（ａ）の正面図である。図において、８は半導体素子モジュールを実装する基板、９は実装に用いる半田、１０は基板８に設けたスルーホールである。図９（ａ）は従来の半導体素子モジュールを基板の実装面上に設けた導体パターンを介して基板に実装した半導体装置を示す側面図であり、図９（ｂ）は図９（ａ）の正面図である。図において、１１は基板８の実装面上に設けた導体パターンである。
【０００３】
【発明が解決しようとする課題】
従来の半導体素子モジュールおよび半導体装置は以上のように構成されているため、半導体素子モジュールを基板８に設けたスルーホール１０を介して基板８に実装する際、実装に用いる半田（リード６がスルーホール１０を介して半田付けされる半田）が、加熱により溶融し、その溶融した半田の一部が毛細管現象により、パッケージ底面と基板８の間に形成されるわずかな隙間を流れ込んでリード６同士がショートするという問題があった。また、基板８の実装面上に設けた導体パターン１１を介して基板に実装する際、パッケージ４とリード６の接合強度を劣化させないようロウ材７から離れた部分でリード６を成形する必要があるが、ロウ材７がパッケージ底面に近い部分にあるため、パッケージ底面から離れた部分でリード６を成形（外方向への折り曲げ）することになり、実装後の高さが高くなるという問題があった。
【０００４】
この発明は上記のような問題点を解決するためになされたもので、半導体素子モジュールを基板に設けたスルーホールを介して基板に実装する際、実装に用いる半田が、毛細管現象により、パッケージ底面と基板の間に形成されるわずかな隙間に流れ込んでリード同士がショートすることを防ぐことができる半導体素子モジュールおよび半導体装置を提供することを目的とする。
【０００５】
またこの発明は半導体素子モジュールを基板の実装面上に設けた導体パターンを介して基板に実装する際、パッケージとリードの接合強度を劣化させないようロウ材から離れた部分でリードを成形する必要があるが、ロウ材がパッケージ底面から離れた部分にあるため、パッケージ底面に近い部分でリードを成形することができ、これにより実装後の高さを低くすることができる半導体素子モジュールおよび半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
第１の発明による半導体装置は、半導体素子モジュールと上記半導体素子モジュールが実装される基板とを有する半導体装置であって、上記基板は、スルーホールと、上記スルーホール周辺に設けられた導体パターンとを有し、上記半導体素子モジュールは、パッケージと、上記パッケージに配置される半導体素子と、一端が上記パッケージの側面にロウ材を用いて接合され、他端が上記スルーホールに挿入され半田によって固定される複数のリードと、上記パッケージ側面のパッケージにおける底面側に設けられ上記リードとの空間を形成する段差とを有し、上記リードを上記パッケージの側面に接合するためのロウ材が上記段差内に収容され、上記底面が上記基板の上記半田と接触しないように上記基板の実装面に接しているものである。
【０００７】
また、第２の発明による半導体装置は、第１の発明において、上記半導体素子を光素子としたものである。
【０００８】
また、第３の発明による半導体装置は、第１あるいは第２のいずれかの発明において、上記リードの一端におけるリードと上記パッケージの接合部分が太く、当該リードの他端側が細くなるように、当該リードに段差を設けたものである。
【００１７】
【発明の実施の形態】
実施の形態１．
図１（ａ）はこの発明の実施の形態１を示す側面図であり、図１（ｂ）は図１（ａ）の断面図であり、図１（ｃ）は図１（ａ）のＡ−Ａ’線断面正面図である。図において、１〜７は従来の半導体素子モジュールおよび半導体装置と同様の構成になっており、１２は上記パッケージ側面の上記パッケージ取り付け面側に上記リード６との空間を形成するように設けた凹み段差を示す。図２（ａ）はこの発明による半導体素子モジュールを基板に設けたスルーホールを介して基板に実装した半導体装置を示す側面図であり、図２（ｂ）はその正面図である。図において、１〜１０は図８に示した従来の半導体素子モジュールおよび半導体装置と同様の構成になっている。ここで上記パッケージ４は当該パッケージ４の底面が実装面に接するように上記スルーホール１０を介して半田付けされるが、上記凹み段差１２が、パッケージ４の底面が上記スルーホール周辺に設けた導体パターンおよび実装に用いた半田と接触しないように形成されているため、リード６をスルーホール１０を介して半田付けする際、溶融半田の一部が、毛細管現象により、パッケージ底面と基板の間に形成されるわずかな隙間に流れ込んでリード同士がショートすることを防ぐことができる。
【００１８】
実施の形態２．
図３（ａ）はこの発明による半導体素子モジュールを基板の実装面上に設けた導体パターンを介して基板に実装した半導体装置を示す側面図であり、図３（ｂ）はその正面図である。図において、１〜９、１１は図９に示した従来の半導体素子モジュールおよび半導体装置と同様の構成になっている。また、１２は図１、図２に示した凹み段差と同様のものである。ここで上記パッケージ４は当該パッケージ４の底面が実装面に対し所定の空間を形成するように上記導体パターン１１を介して半田付けされるが、上記凹み段差１２が、パッケージ４の底面とロウ材７との間に隙間を設けるように形成されているためロウ材７がパッケージ底面から離れた部分となり、パッケージ底面に近い部分でリードを外方向へ折り曲げることができる。また実装の際に上記リード６を上記パッケージ４の底面に近い部分で外方向へ曲げても上記パッケージ４と上記リード６の接合強化を劣化させることなく実装することができる、これにより実装後の高さを従来よりも低くすることができる。
【００１９】
実施の形態３．
図４（ａ）はこの発明の実施の形態３を示す側面図であり、図４（ｂ）は図４（ａ）の断面図であり、図４（ｃ）は図４（ａ）のＡ−Ａ’線断面正面図である。図において、１〜７は従来の半導体素子モジュールおよび半導体装置と同様の構成になっており、１３は上記リード６の上記パッケージ４に接合しない部分に、上記リード６と上記パッケージ４の接合部側が太く開放端側が細くなるように設けたリード段差を示す。図５（ａ）はこの発明による半導体素子モジュールを基板に設けたスルーホールを介して基板に実装した半導体装置を示す側面図であり、図５（ｂ）はその正面図である。図において、１〜１０は図７、図８に示した従来の半導体素子モジュールおよび半導体装置と同様の構成になっている。なお、この場合上記リード段差１３は上記リード６と上記パッケージ４の接合部側の幅が上記スルーホール１０の穴径より太く、開放端側の幅が上記スルーホール１０の穴径より細くなるように形成されている。ここで上記パッケージ４は上記リード６が当該リードの上記段差１３が実装面上に接するように上記スルーホール１０を介して半田付けされるが、上記リード段差１３は、パッケージ４の底面が上記スルーホール周辺に設けた導体パターンおよび実装に用いたリードとスルーホールとの半田と接触しないように、上記リード６の上記パッケージ４に接合しない部分に形成されているため、上記半田の溶融部が、毛細管現象により、パッケージ底面と基板８の間に形成されるわずかな隙間に流れ込んでリード同士がショートすることを防ぐことができる。
【００２０】
実施の形態４．
図６（ａ）はこの発明による半導体素子モジュールを基板の実装面上に設けた導体パターンを介して基板に実装した半導体装置を示す側面図であり、図６（ｂ）はその正面図である。図において、１〜９、１１は図９に示した従来の半導体素子モジュールおよび半導体装置と同様の構成になっている。また、１３は図４、５と同様のリード段差である。ここで上記パッケージ４は当該パッケージの底面が実装面（基板８の上面）に対し所定の空間を形成するように上記導体パターン１１を介して半田付けされるが、上記リード段差１３が、当該リードの太さの差異による機械的強度の差異を設けるように形成されているため、実装の際に上記リード６の細い部分を上記リード段差１３に近い部分で急峻に曲げても、上記リード６の太い部分は大きく曲がらないため、上記パッケージ４と上記リード６の接合強度を劣化させることなく実装することができ、これにより実装後の高さを従来に比べて低くすることができる。
【００２１】
実施の形態５．
なお、上記実施の形態１〜４では、基板８に設けた上記スルーホールを介して半田付けする場合（実施の形態１，３）と、上記基板８の実装面上に設けた導体パターン１１を介して半田付けされる場合（実施の形態２，４）とについて分けて説明したが、これらの組み合わせの場合、たとえば、基板の実装面上に設けた導体パターンを介して半田付けしたほうが一般に高周波特性に優れるため、高周波特性の必要なリードについては基板の実装面上に設けた導体パターンを介して半田付けし、残りのリードについては半導体素子モジュールを基板に位置決めするために基板に設けた上記スルーホールを介して半田付けするという場合においても同様の効果が期待できる。
【００２２】
実施の形態６．
なお、上記実施の形態１〜５では、半導体素子が光素子の場合について説明したが、たとえば半導体素子をＩＣとした場合においても同等の効果が期待できる。
【００２３】
【発明の効果】
この発明によれば、半導体素子モジュールを基板に設けたスルーホールを介して基板に実装する際、実装に用いる半田がパッケージ底面と基板の間に流れ込むことを防ぐことができる半導体素子モジュールおよび半導体装置を提供できる効果がある。
【００２４】
またこの発明は半導体素子モジュールを基板の実装面上に設けた導体パターンを介して基板に実装する際、実装後の高さを低くできる半導体素子モジュールおよび半導体装置を提供できる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体素子モジュールの側面図、側面図の断面図、およびＡ−Ａ’線断面正面図である。
【図２】 この発明の実施の形態１による半導体素子モジュールを基板に設けたスルーホールを介して基板に実装した半導体装置を示す側面図、および正面図である。
【図３】 この発明の実施の形態２による半導体素子モジュールを基板の実装面上に設けた導体パターンを介して基板に実装した半導体装置を示す側面図、および正面図である。
【図４】 この発明の実施の形態３による半導体素子モジュールの側面図、側面図の断面図、およびＡ−Ａ’線断面正面図である。
【図５】 この発明の実施の形態３による半導体素子モジュールを基板に設けたスルーホールを介して基板に実装した半導体装置を示す側面図、および正面図である。
【図６】 この発明の実施の形態４による半導体素子モジュールを基板の実装面上に設けた導体パターンを介して基板に実装した半導体装置を示す側面図、および正面図である。
【図７】 従来の半導体素子モジュールの側面図、側面図の断面図、およびＡ−Ａ’線断面正面図である。
【図８】 従来の半導体素子モジュールを基板に設けたスルーホールを介して基板に実装した半導体装置を示す側面図、および正面図である。
【図９】 従来の半導体素子モジュールを基板の実装面上に設けた導体パターンを介して基板に実装した半導体装置を示す側面図、および正面図である。
【符号の説明】
１ 光素子、２ 光ファイバ、３ マウント、４ パッケージ、５ ワイヤ、６ リード、７ ロウ材、８ 基板、９ 半田、１０ スルーホール、１１ 導体パターン、１２ 凹み段差、１３ リード段差。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor element module and a semiconductor device.
[0002]
[Prior art]
Hereinafter, a case where the semiconductor element is an optical element (light emitting element, light receiving element) will be described. 7A is a side view of a conventional semiconductor element module, FIG. 7B is a cross-sectional view of FIG. 7A, and FIG. 7C is AA ′ of FIG. 7A. It is a line sectional front view. In the figure, 1 is an optical element for converting an electrical signal and an optical signal, 2 is an optical fiber for transmitting an optical signal, and 3 is an optical axis for adjusting and fixing the optical element 1 and the optical fiber 2. , 4 is a package for hermetically sealing the optical element 1, 5 is a wire for electrically joining the optical element 1 and the package 4, and 6 is an open end in the direction of the package mounting surface. A lead 7 is provided on the side surface of the package 4 so as to face and connects the optical element to an external circuit, and 7 is a brazing material for joining the package and the lead 6 together. Here, the wire 5 and the lead 6 are electrically joined via the package 4. FIG. 8A is a side view showing a semiconductor device in which a conventional semiconductor element module is mounted on a substrate through a through hole provided in the substrate, and FIG. 8B is a front view of FIG. 8A. . In the figure, 8 is a substrate on which a semiconductor element module is mounted, 9 is solder used for mounting, and 10 is a through hole provided in the substrate 8. 9A is a side view showing a semiconductor device in which a conventional semiconductor element module is mounted on a substrate through a conductor pattern provided on the mounting surface of the substrate, and FIG. 9B is a side view of FIG. 9A. It is a front view. In the figure, reference numeral 11 denotes a conductor pattern provided on the mounting surface of the substrate 8.
[0003]
[Problems to be solved by the invention]
Since the conventional semiconductor element module and semiconductor device are configured as described above, when the semiconductor element module is mounted on the substrate 8 through the through hole 10 provided in the substrate 8, the solder used for mounting (the lead 6 is the through hole). The solder that is soldered through the hole 10 is melted by heating, and a part of the melted solder flows into a slight gap formed between the bottom surface of the package and the substrate 8 due to a capillary phenomenon. There was a problem of short circuit. Further, when mounting on the substrate via the conductor pattern 11 provided on the mounting surface of the substrate 8, it is necessary to form the lead 6 at a portion away from the brazing material 7 so as not to deteriorate the bonding strength between the package 4 and the lead 6. However, since the brazing material 7 is close to the bottom surface of the package, the lead 6 is formed (bent outward) at a portion away from the bottom surface of the package, and the height after mounting becomes high. there were.
[0004]
The present invention has been made to solve the above-described problems. When a semiconductor element module is mounted on a substrate through a through hole provided in the substrate, the solder used for mounting is caused by a capillary phenomenon, and the bottom surface of the package. An object of the present invention is to provide a semiconductor element module and a semiconductor device that can prevent a lead from being short-circuited by flowing into a slight gap formed between the substrate and the substrate.
[0005]
Further, according to the present invention, when the semiconductor element module is mounted on the substrate via the conductor pattern provided on the mounting surface of the substrate, it is necessary to mold the lead at a portion away from the brazing material so as not to deteriorate the bonding strength between the package and the lead. However, since the brazing material is in a portion away from the bottom surface of the package, a lead can be formed in a portion near the bottom surface of the package, and thereby a semiconductor element module and a semiconductor device that can reduce the height after mounting. The purpose is to provide.
[0006]
[Means for Solving the Problems]
A semiconductor device according to a first aspect of the present invention is a semiconductor device having a semiconductor element module and a substrate on which the semiconductor element module is mounted, the substrate including a through hole and a conductor pattern provided around the through hole. The semiconductor element module includes a package, a semiconductor element disposed in the package, one end joined to a side surface of the package using a brazing material, and the other end inserted into the through hole and fixed by soldering. A plurality of leads formed on the bottom side of the package on the side surface of the package and forming a space with the lead, and a brazing material for joining the lead to the side surface of the package is within the step. And the bottom surface is in contact with the mounting surface of the substrate so as not to contact the solder of the substrate.
[0007]
A semiconductor device according to a second invention is the semiconductor device according to the first invention, wherein the semiconductor element is an optical element.
[0008]
The semiconductor device according to a third aspect of the present invention is the semiconductor device according to the first or second aspect, wherein the lead and the package are joined at one end of the lead so that the joint is thick and the other end of the lead is thin. A step is provided on the lead.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1 FIG.
1 (a) is a side view showing Embodiment 1 of the present invention, FIG. 1 (b) is a cross-sectional view of FIG. 1 (a), and FIG. 1 (c) is A in FIG. 1 (a). FIG. In the figure, reference numerals 1 to 7 have the same configuration as the conventional semiconductor element module and semiconductor device, and reference numeral 12 denotes a recess provided so as to form a space with the lead 6 on the package mounting surface side of the package side surface. Indicates a step. 2A is a side view showing a semiconductor device in which a semiconductor element module according to the present invention is mounted on a substrate through a through hole provided in the substrate, and FIG. 2B is a front view thereof. In the figure, reference numerals 1 to 10 have the same configurations as those of the conventional semiconductor element module and semiconductor device shown in FIG. Here, the package 4 is soldered through the through hole 10 so that the bottom surface of the package 4 is in contact with the mounting surface. The recessed step 12 is a conductor provided with the bottom surface of the package 4 around the through hole. Since it is formed so as not to come into contact with the solder used for the pattern and the mounting, when the lead 6 is soldered through the through hole 10, a part of the molten solder is caused between the bottom surface of the package and the substrate due to a capillary phenomenon. It is possible to prevent the leads from being short-circuited by flowing into a slight gap formed.
[0018]
Embodiment 2. FIG.
3A is a side view showing a semiconductor device in which a semiconductor element module according to the present invention is mounted on a substrate through a conductor pattern provided on the mounting surface of the substrate, and FIG. 3B is a front view thereof. . In the figure, reference numerals 1 to 9 and 11 have the same configurations as those of the conventional semiconductor element module and semiconductor device shown in FIG. Reference numeral 12 is the same as the recessed step shown in FIGS. Here, the package 4 is soldered via the conductor pattern 11 so that the bottom surface of the package 4 forms a predetermined space with respect to the mounting surface, but the concave step 12 is formed between the bottom surface of the package 4 and the brazing material. The brazing material 7 is a part away from the bottom surface of the package since the gap is formed between the lead 7 and the lead can be bent outward at a part near the bottom surface of the package. Further, even when the lead 6 is bent outwardly at a portion close to the bottom surface of the package 4 at the time of mounting, it can be mounted without deteriorating the bonding strengthening of the package 4 and the lead 6. The height can be made lower than before.
[0019]
Embodiment 3 FIG.
4 (a) is a side view showing Embodiment 3 of the present invention, FIG. 4 (b) is a sectional view of FIG. 4 (a), and FIG. 4 (c) is A in FIG. 4 (a). FIG. In the figure, reference numerals 1 to 7 have the same configurations as those of a conventional semiconductor element module and semiconductor device. Reference numeral 13 denotes a portion of the lead 6 that is not joined to the package 4, and a joint portion side of the lead 6 and the package 4. A lead step provided so as to be thick and thin on the open end side is shown. FIG. 5A is a side view showing a semiconductor device in which a semiconductor element module according to the present invention is mounted on a substrate through a through hole provided in the substrate, and FIG. 5B is a front view thereof. In the figure, reference numerals 1 to 10 have the same configurations as those of the conventional semiconductor element module and semiconductor device shown in FIGS. In this case, the lead step 13 is such that the width of the joint between the lead 6 and the package 4 is larger than the diameter of the through hole 10 and the width of the open end side is smaller than the diameter of the through hole 10. Is formed. Here, the package 4 is soldered to the lead 6 through the through hole 10 so that the step 13 of the lead is in contact with the mounting surface. Since the lead 6 is formed in a portion not joined to the package 4 so as not to come into contact with the solder between the conductor pattern provided in the periphery of the hole and the lead used for mounting and the through hole, the melting portion of the solder is Capillary action can prevent the leads from shorting into the slight gap formed between the bottom of the package and the substrate 8.
[0020]
Embodiment 4 FIG.
6A is a side view showing a semiconductor device in which a semiconductor element module according to the present invention is mounted on a substrate through a conductor pattern provided on the mounting surface of the substrate, and FIG. 6B is a front view thereof. . In the figure, reference numerals 1 to 9 and 11 have the same configurations as those of the conventional semiconductor element module and semiconductor device shown in FIG. Reference numeral 13 denotes a lead step similar to that shown in FIGS. Here, the package 4 is soldered via the conductor pattern 11 so that the bottom surface of the package forms a predetermined space with respect to the mounting surface (the upper surface of the substrate 8). Therefore, even if the thin portion of the lead 6 is sharply bent at a portion close to the lead step 13 during mounting, the lead 6 has a difference in mechanical strength due to the difference in thickness. Since the thick portion does not bend greatly, it can be mounted without deteriorating the bonding strength between the package 4 and the lead 6, and thus the height after mounting can be reduced as compared with the conventional case.
[0021]
Embodiment 5 FIG.
In the first to fourth embodiments, the case where soldering is performed through the through holes provided in the substrate 8 (first and third embodiments) and the conductor pattern 11 provided on the mounting surface of the substrate 8 are provided. However, in the case of a combination of these, for example, soldering via a conductor pattern provided on the mounting surface of the board is generally high frequency. Because of the excellent characteristics, the leads that require high-frequency characteristics are soldered through a conductor pattern provided on the mounting surface of the board, and the remaining leads are provided on the board to position the semiconductor element module on the board. The same effect can be expected when soldering through a through hole.
[0022]
Embodiment 6 FIG.
In the first to fifth embodiments, the case where the semiconductor element is an optical element has been described. However, for example, the same effect can be expected when the semiconductor element is an IC.
[0023]
【The invention's effect】
According to the present invention, when a semiconductor element module is mounted on a substrate through a through-hole provided in the substrate, a semiconductor element module and a semiconductor device that can prevent solder used for mounting from flowing between the package bottom surface and the substrate There is an effect that can provide.
[0024]
Further, the present invention has an effect of providing a semiconductor element module and a semiconductor device capable of reducing the height after mounting when the semiconductor element module is mounted on the substrate through the conductor pattern provided on the mounting surface of the substrate.
[Brief description of the drawings]
FIG. 1 is a side view of a semiconductor element module according to a first embodiment of the present invention, a sectional view of the side view, and a sectional front view taken along the line AA ′.
FIGS. 2A and 2B are a side view and a front view showing a semiconductor device in which a semiconductor element module according to Embodiment 1 of the present invention is mounted on a substrate through a through hole provided in the substrate. FIGS.
FIGS. 3A and 3B are a side view and a front view showing a semiconductor device in which a semiconductor element module according to Embodiment 2 of the present invention is mounted on a substrate via a conductor pattern provided on the mounting surface of the substrate. FIGS.
4 is a side view of a semiconductor element module according to a third embodiment of the present invention, a sectional view of the side view, and a sectional front view taken along line AA ′. FIG.
FIGS. 5A and 5B are a side view and a front view showing a semiconductor device in which a semiconductor element module according to Embodiment 3 of the present invention is mounted on a substrate through a through hole provided in the substrate. FIGS.
FIGS. 6A and 6B are a side view and a front view showing a semiconductor device in which a semiconductor element module according to Embodiment 4 of the present invention is mounted on a substrate through a conductor pattern provided on the mounting surface of the substrate. FIGS.
FIG. 7 is a side view of a conventional semiconductor element module, a cross-sectional view of the side view, and a cross-sectional front view taken along line AA ′.
8A and 8B are a side view and a front view showing a semiconductor device in which a conventional semiconductor element module is mounted on a substrate through a through hole provided in the substrate.
FIGS. 9A and 9B are a side view and a front view showing a semiconductor device in which a conventional semiconductor element module is mounted on a substrate via a conductor pattern provided on the mounting surface of the substrate. FIGS.
[Explanation of symbols]
1 optical element, 2 optical fiber, 3 mount, 4 package, 5 wire, 6 lead, 7 brazing material, 8 substrate, 9 solder, 10 through hole, 11 conductor pattern, 12 recessed step, 13 lead step.

Claims (3)

半導体素子モジュールと上記半導体素子モジュールが実装される基板とを有する半導体装置であって、
上記基板は、
スルーホールと、
上記スルーホール周辺に設けられた導体パターンとを有し、
上記半導体素子モジュールは、
パッケージと、
上記パッケージに配置される半導体素子と、
一端が上記パッケージの側面にロウ材を用いて接合され、他端が上記スルーホールに挿入され半田によって固定される複数のリードと、
上記パッケージ側面のパッケージにおける底面側に設けられ上記リードとの空間を形成する段差とを有し、
上記リードを上記パッケージの側面に接合するためのロウ材が上記段差内に収容され、
上記底面が上記基板の上記半田と接触しないように上記基板の実装面に接していることを特徴とする半導体装置。A semiconductor device having a semiconductor element module and a substrate on which the semiconductor element module is mounted,
The substrate is
Through holes,
A conductor pattern provided around the through hole,
The semiconductor element module is
Package and
A semiconductor element disposed in the package;
A plurality of leads having one end bonded to the side surface of the package using a brazing material and the other end inserted into the through hole and fixed by solder;
A step provided on the bottom surface side of the package on the side surface of the package and forming a space with the lead;
A brazing material for joining the lead to the side surface of the package is accommodated in the step,
A semiconductor device, wherein the bottom surface is in contact with the mounting surface of the substrate so as not to contact the solder of the substrate. 上記半導体素子は光素子であることを特徴とする請求項１に記載の半導体装置。The semiconductor device according to claim 1 , wherein the semiconductor element is an optical element. 上記リードの一端におけるリードと上記パッケージの接合部分が太く、当該リードの他端側が細くなるように、当該リードに段差を設けたことを特徴とする請求項１あるいは２のいずれかに記載の半導体装置。 3. The semiconductor according to claim 1, wherein a step is provided in the lead so that a joint between the lead at one end of the lead and the package is thick and the other end of the lead is thin. apparatus.
JP2001190317A 2001-06-22 2001-06-22 Semiconductor device Expired - Fee Related JP3726718B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001190317A JP3726718B2 (en) 2001-06-22 2001-06-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001190317A JP3726718B2 (en) 2001-06-22 2001-06-22 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP31526097A Division JP3374732B2 (en) 1997-11-17 1997-11-17 Semiconductor element module and semiconductor device

Publications (2)

Publication Number Publication Date
JP2002043452A JP2002043452A (en) 2002-02-08
JP3726718B2 true JP3726718B2 (en) 2005-12-14

Family

ID=19029103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001190317A Expired - Fee Related JP3726718B2 (en) 2001-06-22 2001-06-22 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3726718B2 (en)

Also Published As

Publication number Publication date
JP2002043452A (en) 2002-02-08

Similar Documents

Publication Publication Date Title
CN106680959B (en) Optical element package and optical element device
JP4923542B2 (en) Optical element stem and optical semiconductor device using the same
US9588313B2 (en) Optical device package and optical device apparatus
US20100201453A1 (en) Crystal oscillator with pedestal
US8242587B2 (en) Electronic device and pressure sensor
CN111834885A (en) Semiconductor device header and semiconductor device
JP3726718B2 (en) Semiconductor device
US7345244B2 (en) Flexible substrate and a connection method thereof that can achieve reliable connection
JP2004335584A (en) Semiconductor package
JP6496622B2 (en) Ceramic wiring board and electronic component storage package
JP2015106663A (en) Wiring board connection method and wiring board mounting structure
JPS62124780A (en) Optical semiconductor module
JP3374732B2 (en) Semiconductor element module and semiconductor device
JP2001326291A (en) Semiconductor element module and semiconductor device
JP2001319986A (en) Semiconductor device module and semiconductor device
JP3555304B2 (en) Electronic equipment
JP2002359336A (en) Semiconductor device
WO2021020530A1 (en) Electronic component mounting package, and electronic device
JP3554640B2 (en) Package for mounting semiconductor chip, semiconductor device and method of manufacturing the same
JP2003068903A (en) Package for semiconductor element storage and semiconductor device
JP2009283898A (en) Electronic part container, package for storing electronic part using the same and electronic device
JP2017079258A (en) Electronic part-mounting board and electronic device
JP2008010922A (en) Piezoelectric oscillator
JP2004031653A (en) Package and optical semiconductor element fixed module
JP2004111408A (en) Optical semiconductor module

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050513

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050919

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101007

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111007

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121007

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131007

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees