JP2022128270A - 基板処理方法及び基板処理装置 - Google Patents

基板処理方法及び基板処理装置 Download PDF

Info

Publication number
JP2022128270A
JP2022128270A JP2021026704A JP2021026704A JP2022128270A JP 2022128270 A JP2022128270 A JP 2022128270A JP 2021026704 A JP2021026704 A JP 2021026704A JP 2021026704 A JP2021026704 A JP 2021026704A JP 2022128270 A JP2022128270 A JP 2022128270A
Authority
JP
Japan
Prior art keywords
film
stress
carbon
substrate processing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021026704A
Other languages
English (en)
Inventor
都 金子
Miyako Kaneko
奈央子 鈴木
Naoko Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2021026704A priority Critical patent/JP2022128270A/ja
Priority to PCT/JP2022/005752 priority patent/WO2022176815A1/ja
Priority to KR1020237031624A priority patent/KR20230146613A/ko
Publication of JP2022128270A publication Critical patent/JP2022128270A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】エッチング耐性を向上し、膜応力を抑制する基板処理方法及び基板処理装置を提供する。【解決手段】基板にカーボン系膜を形成する基板処理方法であって、前記基板を載置台に載置する工程と、第１の応力を有する第１のカーボン系膜を形成する第１成膜工程と、第２の応力を有する第２のカーボン系膜を形成する第２成膜工程と、前記第１成膜工程と前記第２成膜工程とを繰り返して、前記第１のカーボン系膜及び前記第２のカーボン系膜の積層体を形成する第３成膜工程と、を有し、前記第１の応力と前記第２の応力とは同じ向きであり、かつ、前記第１の応力と前記第２の応力とは強さが異なる、基板処理方法。【選択図】図３

Description

本開示は、基板処理方法及び基板処理装置に関する。
例えば、エッチングマスクとしてカーボンを含むハードマスクを用いることが知られている。
特許文献１には、アモルファスカーボン層を形成する方法であって、下層上にアモルファスカーボン層を堆積させること、前記アモルファスカーボン層をパターニングすること、前記アモルファスカーボン層の少なくとも一部分をエッチングすること、チルト処理によって、前記アモルファスカーボン層の中へドーパントを注入すること、及び前記下層をエッチングすることを含む、方法が開示されている。
特表２０１７－５０７４７７号公報
一の側面では、本開示は、エッチング耐性を向上し、膜応力を抑制する基板処理方法及び基板処理装置を提供する。
上記課題を解決するために、一の態様によれば、基板にカーボン系膜を形成する基板処理方法であって、前記基板を載置台に載置する工程と、第１の応力を有する第１のカーボン系膜を形成する第１成膜工程と、第２の応力を有する第２のカーボン系膜を形成する第２成膜工程と、前記第１成膜工程と前記第２成膜工程とを繰り返して、前記第１のカーボン系膜及び前記第２のカーボン系膜の積層体を形成する第３成膜工程と、を有し、前記第１の応力と前記第２の応力とは同じ向きであり、かつ、前記第１の応力と前記第２の応力とは強さが異なる、基板処理方法が提供される。
一の側面によれば、エッチング耐性を向上し、膜応力を抑制する基板処理方法及び基板処理装置を提供することができる。
本実機形態に係る処理装置の一例を示す概略断面図。 本実施形態に係る処理装置の動作の一例を示すフローチャート。 本実施形態に係る処理装置によって積層体が形成されたウエハの断面模式図。 炭素の結合状態を説明する模式図。 積層体形成時のタイムチャートの一例。 ラマンスペクトルの一例を示すグラフ。 積層体の応力とエッチング耐性の一例を示すグラフ。 積層体形成時のタイムチャートの他の一例。
以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〔処理装置〕
本実機形態に係る基板処理装置１について、図１を用いて説明する。図１は、本実機形態に係る基板処理装置１の一例を示す概略断面図である。基板処理装置１は、減圧状態の処理容器２内でＣＶＤ（Chemical Vapor Deposition）法によりウエハ等の基板Ｗにカーボン系膜（図３で後述するカーボン系膜の積層体２２０）を成膜する装置である。
基板処理装置１は、略円筒状の気密な処理容器２を備える。処理容器２の底壁の中央部分には、排気室２１が設けられている。
排気室２１は、下方に向けて突出する例えば略円筒状の形状を備える。排気室２１には、例えば排気室２１の側面において、排気流路２２が接続されている。排気流路２２には、圧力調整部２３を介して排気部２４が接続されている。圧力調整部２３は、例えばバタフライバルブ等の圧力調整バルブを備える。排気流路２２は、排気部２４によって処理容器２内を減圧できるように構成されている。処理容器２の側面には、搬送口２５が設けられている。搬送口２５は、ゲートバルブ２６によって開閉自在に構成されている。処理容器２内と搬送室（図示せず）との間における基板Ｗの搬入出は、搬送口２５を介して行われる。
処理容器２内には、基板Ｗを略水平に保持するための載置台３が設けられている。載置台３は、平面視で略円形状に形成されており、支持部材３１によって支持されている。載置台３の表面には、例えば直径が３００ｍｍの基板Ｗを載置するための略円形状の凹部３２が形成されている。凹部３２は、基板Ｗの直径よりも僅かに（例えば１ｍｍ～４ｍｍ程度）大きい内径を有する。凹部３２の深さは、例えば基板Ｗの厚さと略同一に構成される。載置台３は、例えば窒化アルミニウム（ＡｌＮ）等のセラミックス材料により形成されている。また、載置台３は、ニッケル（Ｎｉ）等の金属材料により形成されていてもよい。なお、凹部３２の代わりに載置台３の表面の周縁部に基板Ｗをガイドするガイドリングを設けてもよい。
載置台３には、下部電極３３が埋設される。下部電極３３の下方には、温調機構３４が埋設される。温調機構３４は、制御部９からの制御信号に基づいて、載置台３に載置された基板Ｗを設定温度に調整する。載置台３の全体が金属によって構成されている場合には、載置台３の全体が下部電極として機能するので、下部電極３３を載置台３に埋設しなくてよい。
下部電極３３には、整合器３５１を介してＲＦ電源３５が接続されている。ＲＦ電源３５は、後述するＲＦ電源５１の周波数よりも低い周波数の低周波電力（ＬＦ；Low Frequency）を下部電極３３に印加する。ＲＦ電源３５が発生する高周波電力は、基板Ｗにイオンを引き込むためのバイアス用の高周波電力として用いられる。ＲＦ電源３５の周波数は、例えば、１３．５６ＭＨｚである。
載置台３には、載置台３に載置された基板Ｗを保持して昇降するための複数本（例えば３本）の昇降ピン４１が設けられている。昇降ピン４１の材料は、例えばアルミナ（Ａｌ２Ｏ３）等のセラミックスや石英等であってよい。昇降ピン４１の下端は、支持板４２に取り付けられている。支持板４２は、昇降軸４３を介して処理容器２の外部に設けられた昇降機構４４に接続されている。
昇降機構４４は、例えば排気室２１の下部に設置されている。ベローズ４５は、排気室２１の下面に形成された昇降軸４３用の開口部２１１と昇降機構４４との間に設けられている。支持板４２の形状は、載置台３の支持部材３１と干渉せずに昇降できる形状であってもよい。昇降ピン４１は、昇降機構４４によって、載置台３の表面の上方の側と、載置台３の表面の下方の側との間で、昇降自在に構成される。言い換えると、昇降ピン４１は、載置台３の上面から突出可能に構成される。
また、支持部材３１の下端部は、排気室２１の開口部２１２を貫通し、処理容器２の下方に配置された昇降板４７を介して、昇降機構４６に支持される。排気室２１の底部と昇降板４７との間には、ベローズ４８が設けられており、昇降板４７の上下動によっても処理容器２内の気密性は保たれる。
昇降機構４６が昇降板４７を昇降させることにより、載置台３を昇降することができる。これにより、載置台３とガス供給部５とのギャップを調整することができる。
処理容器２の天壁２７には、絶縁部材２８を介してガス供給部５が設けられている。ガス供給部５は、上部電極を成しており、下部電極３３に対向している。ガス供給部５には、整合器５１１を介してＲＦ電源５１が接続されている。ＲＦ電源５１は、ＲＦ電源３５の周波数よりも高い周波数の高周波電力を上部電極（ガス供給部５）に印加する。ＲＦ電源５１が発生する高周波電力は、基板Ｗの成膜に必要なプラズマ生成用の高周波電力として用いられる。ＲＦ電源５１の周波数は、例えば、１００ＭＨｚ～３００ＭＨｚのＶＨＦ帯（Very High Frequency）である。ＲＦ電源５１から上部電極（ガス供給部５）にＲＦ電力を供給することによって、上部電極（ガス供給部５）と下部電極３３との間にＲＦ電界が生じるように構成されている。ガス供給部５は、中空状のガス拡散室５２を備える。ガス拡散室５２の下面には、処理容器２内へ処理ガスを分散供給するための多数の孔５３が例えば均等に配置されている。ガス供給部５における例えばガス拡散室５２の上方には、加熱機構５４が埋設されている。加熱機構５４は、制御部９からの制御信号に基づいて図示しない電源部から給電されることによって、設定温度に加熱される。
ガス拡散室５２には、ガス供給路６が設けられている。ガス供給路６は、ガス拡散室５２に連通している。ガス供給路６の上流側には、ガスライン６２を介してガス源６１が接続されている。ガス源６１は、例えば各種の処理ガスの供給源、マスフローコントローラ、バルブ（いずれも図示せず）を含む。各種の処理ガスは、前述のカーボン系膜の形成方法において用いられる炭素原子を含む成膜ガス（例えば、ＣＨ４、Ｃ２Ｈ２、Ｃ３Ｈ６、Ｃ２Ｈ４）を含む。また、各種の処理ガスは、キャリアガス（例えば、Ｈ２、Ａｒ、Ｈｅ、Ｏ２、Ｎ２）を含んでいてもよい。各種の処理ガスは、ガス源６１からガスライン６２を介してガス拡散室５２に導入される。
基板処理装置１は、制御部９を備える。制御部９は、例えばコンピュータであり、ＣＰＵ（Central Processing Unit）、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、補助記憶装置等を備える。ＣＰＵは、ＲＯＭ又は補助記憶装置に格納されたプログラムに基づいて動作し、基板処理装置１の動作を制御する。制御部９は、基板処理装置１の内部に設けられていてもよく、外部に設けられていてもよい。制御部９が基板処理装置１の外部に設けられている場合、制御部９は、有線又は無線等の通信手段によって、基板処理装置１を制御できる。
＜基板処理装置１の動作＞
次に、本実施形態に係る基板処理装置１の動作の一例について、図２及び図３を用いて説明する。図２は、本実施形態に係る基板処理装置１の動作の一例を示すフローチャートである。図３は、本実施形態に係る基板処理装置１によってカーボン系膜の積層体（例えば、ハードマスク）２２０が形成された基板Ｗの断面模式図である。
ステップＳ１０１において、制御部９は、基板Ｗを準備する。制御部９は、図示しない搬送装置を制御して、基板処理装置１の載置台３に基板Ｗを載置する。ここで、載置台３に載置される基板Ｗは、Ｓｉ基板２００の上に対象膜２１０が形成されている（図３参照）。なお、基板処理装置１は、基板Ｗの対象膜２１０の上にカーボン系膜の積層体２２０を形成する。カーボン系膜の積層体２２０は、例えばハードマスクとして用いられる。対象膜２１０は、積層体２２０に形成されたパターンを介してドライエッチングされることにより、トレンチ、チャネル、ホール等の構造が形成される膜である。搬送装置が搬送口２５から退避すると、制御部９は、ゲートバルブ２６を閉じる。
ステップＳ１０２において、制御部９は、基板Ｗの上に第１の応力を有する第１膜（第１のカーボン系膜）２２１を成膜する。また、第１膜２２１の応力の向き（第１の応力の向き）は、例えば、圧縮応力（compressive stress）である。ここで、第１膜２２１は、カーボン膜であり、例えば、後述するＰＬＣ（Polymer Like Carbon）膜である。
ここでは、制御部９は、温調機構３４を制御して、基板Ｗの温度を所定の温度とする。また、温調機構３４は、圧力調整部２３及び排気部２４を制御して、処理容器２内を所定の圧力とする。また、制御部９は、ガス源６１を制御して処理容器２内にガスを供給する。また、制御部９は、ＲＦ電源５１を制御して、上部電極（ガス供給部５）に高周波電力（ＶＨＦ）を印加する。一方、第１膜２２１の成膜時において、ＲＦ電源３５は、下部電極３３に低周波電力（ＬＦ）を印加しないようになっている。
なお、ステップＳ１０２におけるレシピの一例を示す。
載置台とガス供給部とのギャップ：１０ｍｍ～８０ｍｍ
ＣＨ４ガス供給量：１０ｓｃｃｍ～５００ｓｃｃｍ
処理容器内圧力：５ｍＴｏｒｒ～１００ｍＴｏｒｒ
高周波電力（ＶＨＦ）：２２０ＭＨｚ、１００Ｗ～３０００Ｗ
低周波電力（ＬＦ）：１３．５６ＭＨｚ、０Ｗ
載置台温度：２０℃～２００℃
ステップＳ１０３において、制御部９は、基板Ｗの上に第２の応力を有する第２膜（第２のカーボン系膜）２２２を成膜する。また、第２膜２２２の応力の向き（第２の応力の向き）は、例えば、圧縮応力（compressive stress）であり、第１膜２２１の応力の向き（第１の応力の向き）と同じ向きである。また、第１膜２２１の応力（第１の応力）と第２膜２２２の応力（第２の応力）とは、強さが異なる。ここで、第２膜２２２は、カーボン膜であり、例えば、後述するＤＬＣ（Diamond Like Carbon）膜である。
ここでは、制御部９は、温調機構３４を制御して、基板Ｗの温度を所定の温度とする。また、温調機構３４は、圧力調整部２３及び排気部２４を制御して、処理容器２内を所定の圧力とする。また、制御部９は、ガス源６１を制御して処理容器２内にガスを供給する。また、制御部９は、ＲＦ電源５１を制御して、上部電極に高周波電力（ＶＨＦ）を印加する。また、制御部９は、ＲＦ電源３５を制御して、下部電極に低周波電力（ＬＦ）を印加する。
なお、ステップＳ１０３におけるレシピの一例を示す。
載置台とガス供給部とのギャップ：１０ｍｍ～８０ｍｍ
ＣＨ４ガス供給量：１０ｓｃｃｍ～５００ｓｃｃｍ
処理容器内圧力：５ｍＴｏｒｒ～１００ｍＴｏｒｒ
高周波電力（ＶＨＦ）：２２０ＭＨｚ、１００Ｗ～３０００Ｗ
低周波電力（ＬＦ）：１３．５６ＭＨｚ、１００Ｗ～３０００Ｗ
載置台温度：２０℃～２００℃
ステップＳ１０４において、制御部９は、基板Ｗに第１膜２２１と第２膜２２２の成膜を所定回数繰り返したか否かを判定する。所定回数繰り返されていない場合（Ｓ１０４・Ｎｏ）、制御部９の処理はステップＳ１０２に戻り、第１膜２２１の成膜（Ｓ１０２）と、第２膜２２２の成膜（Ｓ１０３）を繰り返す。所定回数繰り返された場合（Ｓ１０４・Ｙｅｓ）、制御部９の処理を終了する。これにより、基板Ｗの対象膜２１０の上に第１膜２２１と第２膜２２２とが交互に成膜された積層体２２０が成膜される。
次に、第１膜２２１であるＰＬＣ膜及び第２膜２２２であるＤＬＣ膜について、図３及び図４を用いて更に説明する。図４は、炭素の結合状態を説明する模式図である。図４（ａ）は、ｓｐ３結合で形成された炭素の骨格構造の一例である。図４（ｂ）は、ｓｐ２結合で形成された炭素の骨格構造の一例である。なお、図４において、黒丸及び白丸は、炭素を示す。また、１つの結合構造を白丸で明示する。
ＤＬＣ膜は、短距離秩序として図４（ａ）に示すｓｐ３結合及び図４（ｂ）に示すｓｐ２結合の両方が混在し、長距離秩序を持たない不規則なアモルファス構造のカーボン系膜である。また、ＤＬＣ膜は、ＰＬＣ膜と比較して、ｓｐ３結合が多く含まれる。また、ＤＬＣ膜は、ＰＬＣ膜と比較して、水素（Ｈ）が少ない。また、ＤＬＣ膜は、ドライエッチング耐性を有している。また、ＤＬＣ膜は、強い圧縮応力（compressive stress）を有している。
ＰＬＣ膜は、短距離秩序として図４（ａ）に示すｓｐ３結合及び図４（ｂ）に示すｓｐ２結合の両方が混在し、長距離秩序を持たない不規則なアモルファス構造のカーボン系膜である。また、ＰＬＣ膜は、ＤＬＣ膜と比較して、ｓｐ３結合が少ない。また、ＰＬＣ膜は、ＤＬＣ膜と比較して、水素（Ｈ）が多く含まれる。また、ＰＬＣ膜は、ＤＬＣ膜よりも弱い圧縮応力を有している。
図３に示すように、本実施形態に係る基板処理装置１によって形成される積層体２２０は、ＰＬＣ膜（第１膜２２１）とＤＬＣ膜（第２膜２２２）とを交互に成膜して形成される。ここで、第１膜２２１及び第２膜２２２における膜の応力を白抜き矢印で示す。なお、矢印の向きは、膜の応力の向きを示し、矢印の長さは応力の強さを示す。
弱い圧縮応力を有するＰＬＣ膜（第１膜２２１）と強い圧縮応力を有するＤＬＣ膜（第２膜２２２）とを交互に成膜して積層体２２０を成膜することにより、ＤＬＣ膜のみでカーボン系膜の積層体（ハードマスク）を形成する場合と比較して、積層体２２０の応力を緩和することができる。
また、積層体２２０は、ドライエッチング耐性の高いＤＬＣ膜（第２膜２２２）を含むことにより、積層体２２０のドライエッチング耐性を向上させることができる。
また、積層体２２０の最下層の膜は、弱い圧縮応力を有するＰＬＣ膜（第１膜２２１）とすることが好ましい。対象膜２１０と直接接触する第１膜２２１が弱い圧縮応力を有することにより、対象膜２１０と第１膜２２１との密着性を高めることができる。これにより、積層体２２０の膜剥がれを防止することができる。
なお、積層体２２０は、対象膜２１０の表面から、ＰＬＣ膜、ＤＬＣ膜の順番で交互に積層されるものとして説明したが、これに限られるものではない。積層体２２０は、対象膜２１０の表面から、ＤＬＣ膜、ＰＬＣ膜の順番で交互に積層してもよい。なお、対象膜２１０の表面と接する最初のＤＬＣ膜は、膜厚を薄くしてもよい。これにより、対象膜２１０と直接接触する第１膜２２１がＤＬＣ膜であっても、膜厚を薄くすることで圧縮応力を抑制し、対象膜２１０と第１膜２２１との密着性を高めることができる。これにより、積層体２２０の膜剥がれを防止することができる。
図５は、積層体２２０形成時のタイムチャートの一例である。ここでは、ＲＦ電源５１による上部電極（ガス供給部５）への高周波電力（ＶＨＦ）の印加と、ＲＦ電源３５による下部電極３３への低周波電力（ＬＦ）の印加と、の動作について説明する。
図５（ａ）では、全成膜時間にわたって高周波電力（ＶＨＦ）のみを印加する。即ち、全成膜時間に対する高周波電力（ＶＨＦ）の印加時間の割合は、１００％となる。この場合、積層体２２０としてＰＬＣ膜が成膜される。一方、図５（ｄ）では、全成膜時間にわたって高周波電力及び低周波電力（ＶＨＦ＋ＬＦ）を印加する。即ち、全成膜時間に対する高周波電力（ＶＨＦ）のみの印加時間の割合は、０％となる。この場合、積層体２２０としてＤＬＣ膜が成膜される。
図５（ｂ）及び図５（ｃ）では、高周波電力（ＶＨＦ）のみ印加と、高周波電力及び低周波電力（ＶＨＦ＋ＬＦ）印加と、を繰り返す。なお、図５（ｂ）は、全成膜時間に対する高周波電力（ＶＨＦ）の印加時間の割合は、４０％となる。図５（ｃ）は、全成膜時間に対する高周波電力（ＶＨＦ）の印加時間の割合は、１３％となる。これにより、ＰＬＣ膜とＤＬＣ膜を交互に成膜した積層体２２０が成膜される。
図６は、ラマンスペクトルの一例を示すグラフである。ここでは、図５（ａ）から図５（ｃ）に示すタイムチャートで成膜された積層体２２０におけるラマン分光法の計測結果を示す。図６の横軸はラマンシフトを示し、縦軸は散乱強度を示す。また、実線は、図５（ｃ）のタイムチャートで成膜された積層体２２０のラマンスペクトルを示し、破線は、図５（ｂ）のタイムチャートで成膜された積層体２２０のラマンスペクトルを示し、一点鎖線は、図５（ａ）のタイムチャートで成膜された積層体２２０のラマンスペクトルを示す。
なお、計測した積層体２２０の成膜時におけるレシピの一例を示す。
載置台とガス供給部とのギャップ：６０ｍｍ
ＣＨ４ガス供給量：２００ｓｃｃｍ
処理容器内圧力：２０ｍＴｏｒｒ
高周波電力（ＶＨＦ）：２２０ＭＨｚ、１０００Ｗ
低周波電力（ＬＦ）：１３．５ＭＨｚ、１０００Ｗ
載置台温度：１００℃
図６に示すように、一点鎖線で示す図５（ａ）の積層体２２０のスペクトルでは、ＤＬＣのピークは見られなかった。一方、破線で示す図５（ｂ）の積層体２２０のスペクトルでは、１５４０ｃｍ－１～１５４３ｃｍ－１の位置に弱いＤＬＣのピークが見られた。また、実線で示す図５（ｃ）の積層体２２０のスペクトルでは、１５４０ｃｍ－１～１５４３ｃｍ－１の位置に強いＤＬＣのピークが見られた。
このように、全成膜時間に対する高周波電力及び低周波電力（ＶＨＦ＋ＬＦ）の印加時間を制御することにより、積層体２２０中のＤＬＣの割合を調整することができる。即ち、高周波電力及び低周波電力（ＶＨＦ＋ＬＦ）の印加時間の割合を増やすことにより、積層体２２０中のＤＬＣの割合を増やすことができる。
次に、図５（ａ）から図５（ｃ）に示すタイムチャートで成膜された積層体２２０における圧縮応力と積層体２２０のドライエッチング耐性について、図７を用いて更に説明する。図７は、積層体２２０の応力とエッチング耐性の一例を示すグラフである。
左側の第１縦軸は応力（Ｓｔｒｅｓｓ）を示す。また、応力は、圧縮応力の向きをマイナスとしている。また、図５（ａ）から図５（ｃ）に示すタイムチャートで成膜された積層体２２０における応力の結果を白抜き丸印で示し、各点を通る曲線を実線で示す。
右側の第２縦軸はドライエッチングに対するエッチングレート（ＤＥＲ）を示す。また、図５（ａ）から図５（ｃ）に示すタイムチャートで成膜された積層体２２０におけるドライエッチングレートの結果を黒塗り四角印で示し、各点を通る曲線を破線で示す。
横軸は、全成膜時間に対する高周波電力及び低周波電力（ＶＨＦ＋ＬＦ）の印加時間の割合を示す。なお、図５（ｃ）に示すタイムチャートで成膜された積層体２２０は横軸が１３％の点に対応し、図５（ｂ）に示すタイムチャートで成膜された積層体２２０は横軸が４０％の点に対応し、図５（ａ）に示すタイムチャートで成膜された積層体２２０は横軸が１００％の点に対応する。
図７に示すように、全成膜時間に対する高周波電力及び低周波電力（ＶＨＦ＋ＬＦ）の印加時間を制御することにより、積層体２２０の圧縮応力を調整することができる。即ち、全成膜時間に対する高周波電力及び低周波電力（ＶＨＦ＋ＬＦ）の印加時間の割合が多いほど、積層体２２０中にＤＬＣが多く形成され、圧縮応力が大きくなる。また、全成膜時間に対する高周波電力（ＶＨＦ）の印加時間の割合が多いほど、積層体２２０中にＰＬＣが多く形成され、圧縮応力が小さくなる。
また、全成膜時間に対する高周波電力及び低周波電力（ＶＨＦ＋ＬＦ）の印加時間の割合が多いほど、積層体２２０中にＤＬＣが多く形成され、ドライエッチングレートが低減する、換言すれば、積層体２２０のドライエッチング耐性が向上する。
以上のように、本実施形態に係る基板処理装置１で成膜された積層体２２０によれば、従来よりもドライエッチング耐性を向上しつつ、ＤＬＣ膜（図５（ｄ）参照）よりも圧縮応力を緩和することができる。また、バイアス電力（低周波電力（ＬＦ））を制御することで、ＤＬＣ膜とＰＬＣ膜との割合を制御し、成膜される積層体２２０の圧縮応力の強さを制御することができる。
例えば、全成膜時間に対する高周波電力（ＶＨＦ）の印加時間の割合を１３％～８０％とすることにより、積層体２２０のドライエッチング耐性と積層体２２０の圧縮応力の緩和を両立することができる。
なお、積層体２２０形成時のタイムチャートは、図５に限られるものではない。図８は、積層体２２０形成時のタイムチャートの他の一例である。
図８（ａ）に示す例では、全成膜時間に対する高周波電力（ＶＨＦ）の印加時間の割合を５０％とし、高周波電力（ＶＨＦ）を印加した後に、高周波電力及び低周波電力（ＶＨＦ＋ＬＦ）を印加する。図８（ｂ）に示す例では全成膜時間に対する高周波電力（ＶＨＦ）の印加時間の割合を５０％とし、高周波電力及び低周波電力（ＶＨＦ＋ＬＦ）を印加した後に、高周波電力（ＶＨＦ）を印加する。図８（ｃ）に示す例では、全成膜時間に対する高周波電力（ＶＨＦ）の印加時間の割合を３０％とし、高周波電力（ＶＨＦ）を印加した後に、高周波電力及び低周波電力（ＶＨＦ＋ＬＦ）を印加する。図８（ｄ）に示す例では全成膜時間に対する高周波電力（ＶＨＦ）の印加時間の割合を３０％とし、高周波電力及び低周波電力（ＶＨＦ＋ＬＦ）を印加した後に、高周波電力（ＶＨＦ）を印加する。
以上、基板処理装置１による基板処理方法について説明したが、本開示は上記実施形態等に限定されるものではなく、特許請求の範囲に記載された本開示の要旨の範囲内において、種々の変形、改良が可能である。
また、図５において、印加電圧を切り替える周期は一定であるものとして説明したが、これに限られるものではない。積層体２２０の成膜プロセスの途中で高周波電力（ＶＨＦ）の印加時間の割合を変化させてもよい。これにより、例えば、積層体２２０の下層側をＤＬＣが少ない膜とし、上層側をＤＬＣが多い膜とすることができる。これにより、ドライエッチング時にエッチングガスに曝される積層体２２０の上層側のドライエッチング耐性を向上させるとともに、積層体２２０全体の圧縮応力を緩和することができる。
本実施形態では、バイアス電力（低周波電力（ＬＦ））を制御することで、成膜されるカーボン系膜の応力の強さを制御するものとして説明したが、これに限られるものではない。
例えば、第１膜２２１と第２膜２２２との成膜時において、昇降機構４６を制御して、載置台３とガス供給部５とのギャップを変更してもよい。載置台３とガス供給部５とのギャップを変更することにより、成膜されるカーボン系膜中のｓｐ３結合及びｓｐ２結合の割合が変化する。これにより、載置台３を昇降させることで、ＤＬＣ膜とＰＬＣ膜を交互に積層することができる。
Ｗ 基板
１ 基板処理装置
２ 処理容器
３ 載置台
５ ガス供給部（上部電極）
６ ガス供給路
９ 制御部
３３ 下部電極
３５ ＲＦ電源
５１ ＲＦ電源
２００ Ｓｉ基板
２１０ 対象膜
２２０ 積層体（ハードマスク）
２２１ 第１膜
２２２ 第２膜

Claims (13)

  1. 基板にカーボン系膜を形成する基板処理方法であって、
    前記基板を載置台に載置する工程と、
    第１の応力を有する第１のカーボン系膜を形成する第１成膜工程と、
    第２の応力を有する第２のカーボン系膜を形成する第２成膜工程と、
    前記第１成膜工程と前記第２成膜工程とを繰り返して、前記第１のカーボン系膜及び前記第２のカーボン系膜の積層体を形成する第３成膜工程と、を有し、
    前記第１の応力と前記第２の応力とは同じ向きであり、かつ、前記第１の応力と前記第２の応力とは強さが異なる、
    基板処理方法。
  2. 前記第１の応力及び前記第２の応力は、圧縮応力を有する、
    請求項１に記載の基板処理方法。
  3. 前記第１のカーボン系膜の応力の強さは、前記第２のカーボン系膜の応力の強さより小さい、
    請求項１または請求項２に記載の基板処理方法。
  4. 前記第１の応力及び前記第２の応力の強さは、前記載置台の下部電極に印加するバイアス電力の印加で制御する、
    請求項１乃至請求項３のいずれか１項に記載の基板処理方法。
  5. 前記第１成膜工程では前記バイアス電力を印加せず、
    前記第２成膜工程では前記バイアス電力を印加する、
    請求項４に記載の基板処理方法。
  6. 前記基板と接する膜は、前記第１のカーボン系膜である、
    請求項１乃至請求項５のいずれか１項に記載の基板処理方法。
  7. 前記基板と接する膜は、前記第２のカーボン系膜であり、
    前記基板と接する前記第２のカーボン系膜の膜厚は、前記積層体の他の第２のカーボン系膜より薄い、
    請求項１乃至請求項５のいずれか１項に記載の基板処理方法。
  8. 前記積層体の応力の強さは、前記第１のカーボン系膜と前記第２のカーボン系膜の比率で制御する、
    請求項１乃至請求項７のいずれか１項に記載の基板処理方法。
  9. 前記第３成膜工程は、前記第１成膜工程と前記第２成膜工程とを交互に繰り返す、
    請求項１乃至請求項８のいずれか１項に記載の基板処理方法。
  10. 前記カーボン系膜は、カーボン膜である、
    請求項１乃至請求項９のいずれか１項に記載の基板処理方法。
  11. 前記積層体は、ハードマスクである、
    請求項１乃至請求項１０のいずれか１項に記載の基板処理方法。
  12. 処理容器と、
    前記処理容器内に配置され、基板を載置する載置台と、
    前記処理容器内に成膜ガスを供給するガス供給部と、
    制御部と、を備え、
    前記制御部は、
    前記ガス供給部から前記処理容器内に前記成膜ガスを供給して、第１の応力を有する第１のカーボン系膜を形成する第１成膜工程と、
    前記ガス供給部から前記処理容器内に前記成膜ガスを供給して、第２の応力を有する第２のカーボン系膜を形成する第２成膜工程と、
    前記第１成膜工程と前記第２成膜工程とを繰り返して、前記第１のカーボン系膜及び前記第２のカーボン系膜の積層体を形成する第３成膜工程と、を実行し、
    前記第１の応力と前記第２の応力とは同じ向きであり、かつ、前記第１の応力と前記第２の応力とは強さが異なるように制御する、
    基板処理装置。
  13. 前記載置台にバイアス電力を印加する電源を更に備え、
    前記制御部は、
    前記第１成膜工程では前記バイアス電力を印加せず、
    前記第２成膜工程では前記バイアス電力を印加する、
    請求項１２に記載の基板処理装置。
JP2021026704A 2021-02-22 2021-02-22 基板処理方法及び基板処理装置 Pending JP2022128270A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021026704A JP2022128270A (ja) 2021-02-22 2021-02-22 基板処理方法及び基板処理装置
PCT/JP2022/005752 WO2022176815A1 (ja) 2021-02-22 2022-02-14 基板処理方法及び基板処理装置
KR1020237031624A KR20230146613A (ko) 2021-02-22 2022-02-14 기판 처리 방법 및 기판 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021026704A JP2022128270A (ja) 2021-02-22 2021-02-22 基板処理方法及び基板処理装置

Publications (1)

Publication Number Publication Date
JP2022128270A true JP2022128270A (ja) 2022-09-01

Family

ID=82931710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021026704A Pending JP2022128270A (ja) 2021-02-22 2021-02-22 基板処理方法及び基板処理装置

Country Status (3)

Country Link
JP (1) JP2022128270A (ja)
KR (1) KR20230146613A (ja)
WO (1) WO2022176815A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017507477A (ja) 2014-01-08 2017-03-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ アモルファスカーボンフィルムの中へのイオン注入による高エッチング選択性ハードマスク材料の開発
US20150200094A1 (en) * 2014-01-10 2015-07-16 Applied Materials, Inc. Carbon film stress relaxation
US10705273B2 (en) * 2018-03-26 2020-07-07 Raytheon Company Multispectral interference coating with diamond-like carbon (DLC) film
KR20210132731A (ko) * 2019-03-25 2021-11-04 램 리써치 코포레이션 고 에칭 선택도, 저 응력 애시 가능 탄소 하드 마스크
JP2020191427A (ja) * 2019-05-23 2020-11-26 東京エレクトロン株式会社 ハードマスク、基板処理方法及び基板処理装置

Also Published As

Publication number Publication date
KR20230146613A (ko) 2023-10-19
WO2022176815A1 (ja) 2022-08-25

Similar Documents

Publication Publication Date Title
CN107452616B (zh) 使用电不对称效应控制等离子体处理空间的系统和方法
TWI705154B (zh) 調控一或更多圖案化膜的局部應力與覆蓋誤差的方法及用於沉積該一或更多圖案化膜的腔室
JP4540742B2 (ja) 原子層成長装置および薄膜形成方法
CN108165954B (zh) 成膜装置和成膜方法
TWI733838B (zh) 電漿成膜裝置及基板載置台
JP6426893B2 (ja) コンタクト層の形成方法
CN112708865B (zh) 用于改善薄膜均匀性的镀膜设备
TW201001620A (en) Method and apparatus for UV curing with water vapor
JP2018024927A (ja) 成膜装置、およびそれに用いるガス吐出部材
WO2007040110A1 (ja) プラズマ処理装置と方法
KR20210087084A (ko) 3d nand 애플리케이션을 위한 막 스택 오버레이 개선
WO2013103076A1 (ja) ＴｉＮ膜の成膜方法および記憶媒体
KR101941232B1 (ko) 반도체 제조용 부품, 복합체 코팅층을 포함하는 반도체 제조용 부품 및 그 제조방법
US20190301019A1 (en) Boron-based film forming method and apparatus
KR20230120676A (ko) 웨이퍼 보우 (bow) 보상을 위한 배면 증착 및 국부응력 조절
WO2022176815A1 (ja) 基板処理方法及び基板処理装置
US11270881B2 (en) Plasma deposition method, plasma deposition apparatus and method of manufacturing semiconductor device
CN109314033B (zh) 由碳化钨块构成的等离子体设备用部件
US20230257871A1 (en) Film forming method and film forming apparatus
WO2023286673A1 (ja) 成膜方法及びプラズマ処理装置
KR102426960B1 (ko) 플라즈마를 이용하여 실리콘 산화막을 형성하는 방법
JP2019135739A (ja) ボロン系膜の成膜方法および成膜装置
WO2023048019A1 (ja) 半導体装置の製造方法
WO2022107611A1 (ja) 成膜方法及び成膜装置
WO2022158331A1 (ja) シリコン含有膜の形成方法及び処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231017