JP2022121444A - 撮像素子、積層型撮像素子及び固体撮像装置 - Google Patents

撮像素子、積層型撮像素子及び固体撮像装置 Download PDF

Info

Publication number
JP2022121444A
JP2022121444A JP2022090526A JP2022090526A JP2022121444A JP 2022121444 A JP2022121444 A JP 2022121444A JP 2022090526 A JP2022090526 A JP 2022090526A JP 2022090526 A JP2022090526 A JP 2022090526A JP 2022121444 A JP2022121444 A JP 2022121444A
Authority
JP
Japan
Prior art keywords
electrode
photoelectric conversion
imaging device
charge
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022090526A
Other languages
English (en)
Other versions
JP7392767B2 (ja
Inventor
友策 杉森
Yusaku SUGIMORI
泰一郎 渡部
Yasuichiro Watabe
史彦 古閑
Fumihiko Koga
恭佑 伊東
Kyosuke Ito
秀晃 富樫
Hideaki Togashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Group Corp
Original Assignee
Sony Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018115847A external-priority patent/JP7099073B2/ja
Application filed by Sony Group Corp filed Critical Sony Group Corp
Publication of JP2022121444A publication Critical patent/JP2022121444A/ja
Application granted granted Critical
Publication of JP7392767B2 publication Critical patent/JP7392767B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14667—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/17—Colour separation based on photon absorption depth, e.g. full colour resolution obtained simultaneously at each pixel location
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14672—Blooming suppression
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

Figure 2022121444000001
【課題】撮影された映像に品質劣化が生じ難い構成、構造を有する撮像素子を提供する。
【解決手段】この撮像素子は、第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えている。光電変換部は、更に、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えている。 複数の撮像素子において、複数の撮像素子のそれぞれの電荷蓄積用電極に対応して共通の１つの第１電極が設けられ、複数の撮像素子の間に位置する光電変換層の領域に絶縁層を介して対向する領域には、電荷移動制御電極が形成されている。
【選択図】図７

Description

本開示は、撮像素子、積層型撮像素子及び固体撮像装置に関する。
光電変換層に有機半導体材料を用いる撮像素子は、特定の色（波長帯）を光電変換することが可能である。そして、このような特徴を有するが故に、固体撮像装置における撮像素子として用いる場合、オンチップ・カラーフィルタ（ＯＣＣＦ）と撮像素子との組合せから副画素が成り、副画素が２次元配列されている、従来の固体撮像装置では不可能な、副画素を積層した構造（積層型撮像素子）を得ることが可能である（例えば、特開２０１１－１３８９２７参照）。また、デモザイク処理を必要としないことから、偽色が発生しないといった利点がある。尚、以下の説明において、半導体基板の上あるいは上方に設けられた光電変換部を備えた撮像素子を、便宜上、『第１タイプの撮像素子』と呼び、第１タイプの撮像素子を構成する光電変換部を、便宜上、『第１タイプの光電変換部』と呼び、半導体基板内に設けられた撮像素子を、便宜上、『第２タイプの撮像素子』と呼び、第２タイプの撮像素子を構成する光電変換部を、便宜上、『第２タイプの光電変換部』と呼ぶ場合がある。
図１０２に従来の積層型撮像素子（積層型固体撮像装置）の構造例を示す。図１０２に示す例では、半導体基板３７０内に、第２タイプの撮像素子である第３撮像素子３３０及び第２撮像素子３２０を構成する第２タイプの光電変換部である第３光電変換部３３１及び第２光電変換部３２１が積層され、形成されている。また、半導体基板３７０の上方（具体的には、第２撮像素子３２０の上方）には、第１タイプの光電変換部である第１光電変換部３１１が配置されている。ここで、第１光電変換部３１１は、第１電極３１１、有機材料から成る光電変換層３１３、第２電極３１２を備えており、第１タイプの撮像素子である第１撮像素子３１０を構成する。第２光電変換部３２１及び第３光電変換部３３１においては、吸収係数の違いにより、それぞれ、例えば、青色光及び赤色光が光電変換される。また、第１光電変換部３１１においては、例えば、緑色光が光電変換される。
第２光電変換部３２１及び第３光電変換部３３１において光電変換によって生成した電荷は、これらの第２光電変換部３２１及び第３光電変換部３３１に一旦蓄積された後、それぞれ、縦型トランジスタ（ゲート部３２２を図示する）と転送トランジスタ（ゲート部３３２を図示する）によって第２浮遊拡散層（Floating Diffusion）ＦＤ2及び第３浮遊拡散層ＦＤ3に転送され、更に、外部の読み出し回路（図示せず）に出力される。これらのトランジスタ及び浮遊拡散層ＦＤ２，ＦＤ３も半導体基板３７０に形成されている。
第１光電変換部３１１において光電変換によって生成した電荷は、コンタクトホール部３６１、配線層３６２を介して、半導体基板３７０に形成された第１浮遊拡散層ＦＤ１に蓄積される。また、第１光電変換部３１１は、コンタクトホール部３６１、配線層３６２を介して、電荷量を電圧に変換する増幅トランジスタのゲート部３１８にも接続されている。そして、第１浮遊拡散層ＦＤ１は、リセット・トランジスタ（ゲート部３１７を図示する）の一部を構成している。尚、参照番号３７１は素子分離領域であり、参照番号３７２は半導体基板３７０の表面に形成された酸化膜であり、参照番号３７６，３８１は層間絶縁層であり、参照番号３８３は保護層であり、参照番号３９０はオンチップ・マイクロ・レンズである。
特開２０１１－１３８９２７
ところで、このような構成、構造の撮像素子にあっては、光電変換によって生成した電荷が隣接する撮像素子に流れ込み、所謂ブルーミングが発生し、撮影された映像（画像）に品質劣化が生じる虞がある。
従って、本開示の目的は、撮影された映像（画像）に品質劣化が生じ難い構成、構造を有する撮像素子、斯かる撮像素子から構成された積層型撮像素子、斯かる撮像素子あるいは積層型撮像素子を備えた固体撮像装置を提供することにある。
上記の目的を達成するための本開示の第１の態様～第９の態様に係る撮像素子は、 第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、光電変換部は、更に、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えている。
そして、第１の態様に係る撮像素子において、光電変換層に光が入射して光電変換層において光電変換が生じるとき、電荷蓄積用電極に対向する光電変換層の部分に加えられる電位の絶対値は、隣接する撮像素子の間に位置する光電変換層の領域に加えられる電位の絶対値よりも大きな値である。
また、本開示の第２の態様に係る撮像素子において、第１電極と電荷蓄積用電極との間に位置する光電変換層の領域の幅は、隣接する撮像素子の間に位置する光電変換層の領域の幅よりも狭い。
更には、本開示の第３の態様に係る撮像素子において、隣接する撮像素子の間に位置する光電変換層の領域に絶縁層を介して対向する領域には、電荷移動制御電極が形成されている。
また、本開示の第４の態様に係る撮像素子において、隣接する撮像素子の間に位置する光電変換層の領域の上には、第２電極が形成される代わりに、電荷移動制御電極が形成されている。
更には、本開示の第５の態様に係る撮像素子において、第１電極と電荷蓄積用電極との間の領域を構成する絶縁材料の比誘電率の値は、隣接する撮像素子の間の領域を構成する絶縁材料の比誘電率の値よりも高い。
また、本開示の第６の態様に係る撮像素子において、第１電極と電荷蓄積用電極との間に位置する絶縁層の領域の厚さは、隣接する撮像素子の間に位置する絶縁層の領域の厚さよりも薄い。
更には、本開示の第７の態様に係る撮像素子において、第１電極と電荷蓄積用電極との間に位置する光電変換層の領域の厚さは、隣接する撮像素子の間に位置する光電変換層の領域の厚さよりも厚い。
また、本開示の第８の態様に係る撮像素子において、第１電極と電荷蓄積用電極との間に位置する光電変換層と絶縁層との界面の領域における固定電荷量は、隣接する撮像素子の間に位置する光電変換層と絶縁層との界面の領域における固定電荷量よりも少ない。
更には、本開示の第９の態様に係る撮像素子において、第１電極と電荷蓄積用電極との間に位置する光電変換層の領域における電荷移動度の値は、隣接する撮像素子の間に位置する光電変換層の領域における電荷移動度の値よりも大きい。
上記の目的を達成するための本開示の積層型撮像素子は、本開示の第１の態様～第９の態様に係る撮像素子を少なくとも１つ有する。
上記の目的を達成するための本開示の第１の態様に係る固体撮像装置は、本開示の第１の態様～第９の態様に係る撮像素子を、複数、備えている。また、上記の目的を達成するための本開示の第２の態様に係る固体撮像装置は、本開示の積層型撮像素子を、複数、備えている。
本開示の第１の態様～第９の態様に係る撮像素子、積層型撮像素子を構成する本開示の第１の態様～第９の態様に係る撮像素子、本開示の第１の態様～第２の態様に係る固体撮像装置を構成する本開示の第１の態様～第９の態様に係る撮像素子（以下、これらの撮像素子を総称して、『本開示の撮像素子等』と呼ぶ場合がある）にあっては、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極が備えられているので、光電変換部に光が照射され、光電変換部において光電変換されるとき、光電変換層に電荷を蓄えることができる。それ故、露光開始時、電荷蓄積部を完全空乏化し、電荷を消去することが可能となる。その結果、ｋＴＣノイズが大きくなり、ランダムノイズが悪化し、撮像画質の低下をもたらすといった現象の発生を抑制することができる。
そして、本開示の第１の態様に係る撮像素子、積層型撮像素子を構成する本開示の第１の態様に係る撮像素子、本開示の第１の態様～第２の態様に係る固体撮像装置を構成する本開示の第１の態様に係る撮像素子（以下、これらの撮像素子を総称して、『本開示の第１の態様に係る撮像素子等』と呼ぶ場合がある）にあっては、光電変換層に光が入射して光電変換層において光電変換が生じるとき、電荷蓄積用電極に対向する光電変換層の部分に加えられる電位の絶対値は、隣接する撮像素子の間に位置する光電変換層の領域に加えられる電位の絶対値よりも大きな値であるが故に、光電変換によって生成した電荷は電荷蓄積用電極に対向する光電変換層の部分に強く引き付けられる。その結果、光電変換によって生成した電荷が隣接する撮像素子に流れ込むことを抑制することができるので、撮影された映像（画像）に品質劣化が生じることが無い。
また、本開示の第２の態様に係る撮像素子、積層型撮像素子を構成する本開示の第２の態様に係る撮像素子、本開示の第１の態様～第２の態様に係る固体撮像装置を構成する本開示の第２の態様に係る撮像素子（以下、これらの撮像素子を総称して、『本開示の第２の態様に係る撮像素子等』と呼ぶ場合がある）にあっては、第１電極と電荷蓄積用電極との間に位置する光電変換層の領域の幅は、隣接する撮像素子の間に位置する光電変換層の領域の幅よりも狭い。そして、この場合、第１電極と電荷蓄積用電極との間の領域は、隣接する撮像素子の間に位置する部分に比べて、第２電極（上部電極）の電圧の影響を受け難いため、電位が大きくなり、光電変換によって生成した電荷が隣接する撮像素子に流れ込むことを抑制することができるので、撮影された映像（画像）に品質劣化が生じることが無い。
更には、本開示の第３の態様に係る撮像素子、積層型撮像素子を構成する本開示の第３の態様に係る撮像素子、本開示の第１の態様～第２の態様に係る固体撮像装置を構成する本開示の第３の態様に係る撮像素子（以下、これらの撮像素子を総称して、『本開示の第３の態様に係る撮像素子等』と呼ぶ場合がある）にあっては、隣接する撮像素子の間に位置する光電変換層の領域に絶縁層を介して対向する領域には電荷移動制御電極が形成されているが故に、電荷移動制御電極の上方に位置する光電変換層の領域の電界や電位を制御することができる。その結果、光電変換によって生成した電荷が隣接する撮像素子に流れ込むことを電荷移動制御電極によって抑制することができるので、撮影された映像（画像）に品質劣化が生じることが無い。
また、本開示の第４の態様に係る撮像素子、積層型撮像素子を構成する本開示の第４の態様に係る撮像素子、本開示の第１の態様～第２の態様に係る固体撮像装置を構成する本開示の第４の態様に係る撮像素子（以下、これらの撮像素子を総称して、『本開示の第４の態様に係る撮像素子等』と呼ぶ場合がある）にあっては、隣接する撮像素子の間に位置する光電変換層の領域の上には、第２電極が形成される代わりに、電荷移動制御電極が形成されている。従って、光電変換によって生成した電荷が隣接する撮像素子に流れ込むことを電荷移動制御電極によって抑制することができるので、撮影された映像（画像）に品質劣化が生じることが無い。
更には、本開示の第５の態様に係る撮像素子、積層型撮像素子を構成する本開示の第５の態様に係る撮像素子、本開示の第１の態様～第２の態様に係る固体撮像装置を構成する本開示の第５の態様に係る撮像素子（以下、これらの撮像素子を総称して、『本開示の第５の態様に係る撮像素子等』と呼ぶ場合がある）にあっては、第１電極と電荷蓄積用電極との間の領域を構成する絶縁材料の比誘電率の値は、隣接する撮像素子の間の領域を構成する絶縁材料の比誘電率の値よりも高いが故に、第１電極と電荷蓄積用電極との間に位置する電荷蓄積用電極の領域によって形成される一種のコンデンサ（便宜上、『コンデンサ－Ａ』と呼ぶ）の容量は、隣接する撮像素子の間に位置する電荷蓄積用電極の領域によって形成される一種のコンデンサ（便宜上、『コンデンサ－Ｂ』と呼ぶ）の容量よりも大きく、隣接する撮像素子の間の領域側よりも、第１電極と電荷蓄積用電極との間の領域側に電荷がより多く引き付けられる。その結果、光電変換によって生成した電荷が隣接する撮像素子に流れ込むことを抑制することができるので、撮影された映像（画像）に品質劣化が生じることが無い。
また、本開示の第６の態様に係る撮像素子、積層型撮像素子を構成する本開示の第６の態様に係る撮像素子、本開示の第１の態様～第２の態様に係る固体撮像装置を構成する本開示の第６の態様に係る撮像素子（以下、これらの撮像素子を総称して、『本開示の第６の態様に係る撮像素子等』と呼ぶ場合がある）にあっては、第１電極と電荷蓄積用電極との間に位置する絶縁層の領域の厚さは、隣接する撮像素子の間に位置する絶縁層の領域の厚さよりも薄いが故に、コンデンサ－Ａの容量は、コンデンサ－Ｂの容量よりも大きく、隣接する撮像素子の間に位置する絶縁層の領域側よりも、第１電極と電荷蓄積用電極との間に位置する絶縁層の領域側に電荷がより多く引き付けられる。その結果、光電変換によって生成した電荷が隣接する撮像素子に流れ込むことを抑制することができるので、撮影された映像（画像）に品質劣化が生じることが無い。
更には、本開示の第７の態様に係る撮像素子、積層型撮像素子を構成する本開示の第７の態様に係る撮像素子、本開示の第１の態様～第２の態様に係る固体撮像装置を構成する本開示の第７の態様に係る撮像素子（以下、これらの撮像素子を総称して、『本開示の第７の態様に係る撮像素子等』と呼ぶ場合がある）にあっては、第１電極と電荷蓄積用電極との間に位置する光電変換層の領域の厚さは、隣接する撮像素子の間に位置する光電変換層の領域の厚さよりも厚い。そして、この場合、隣接する撮像素子の間に位置する光電変換層の領域の方が、第２電極（上部電極）の電圧の影響を大きく受けるため、電位が小さくなり、光電変換によって生成した電荷が隣接する撮像素子に流れ込むことを抑制することができるので、撮影された映像（画像）に品質劣化が生じることが無い。
また、本開示の第８の態様に係る撮像素子、積層型撮像素子を構成する本開示の第８の態様に係る撮像素子、本開示の第１の態様～第２の態様に係る固体撮像装置を構成する本開示の第８の態様に係る撮像素子（以下、これらの撮像素子を総称して、『本開示の第８の態様に係る撮像素子等』と呼ぶ場合がある）にあっては、第１電極と電荷蓄積用電極との間に位置する光電変換層と絶縁層との界面の領域における固定電荷量は、隣接する撮像素子の間に位置する光電変換層と絶縁層との界面の領域における固定電荷量よりも少ない。そして、そして、この場合、隣接する撮像素子の間に位置する光電変換層の領域の方が、固定電荷の量だけ電位が変動することにより、光電変換によって生成した電荷が隣接する撮像素子に流れ込むことを抑制することができるので、撮影された映像（画像）に品質劣化が生じることが無い。
更には、本開示の第９の態様に係る撮像素子、積層型撮像素子を構成する本開示の第９の態様に係る撮像素子、本開示の第１の態様～第２の態様に係る固体撮像装置を構成する本開示の第９の態様に係る撮像素子（以下、これらの撮像素子を総称して、『本開示の第９の態様に係る撮像素子等』と呼ぶ場合がある）にあっては、第１電極と電荷蓄積用電極との間に位置する光電変換層の領域における電荷移動度の値は、隣接する撮像素子の間に位置する光電変換層の領域における電荷移動度の値よりも大きい。この場合、隣接する撮像素子の方向よりも、第１電極の方に電荷が流れ易くなるため、光電変換によって生成した電荷が隣接する撮像素子に流れ込むことを抑制することができるので、撮影された映像（画像）に品質劣化が生じることが無い。
尚、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また、付加的な効果があってもよい。
図１Ａ及び図１Ｂは、それぞれ、実施例１の撮像素子（並置された２つの撮像素子）の一部分の模式的な断面図、及び、実施例１の撮像素子（並置された２つの撮像素子）の変形例（実施例１の変形例６）の模式的な断面図である。 図２は、実施例１の撮像素子、積層型撮像素子の１つの模式的な一部断面図である。 図３は、実施例１の撮像素子、積層型撮像素子の等価回路図である。 図４は、実施例１の撮像素子、積層型撮像素子の等価回路図である。 図５は、実施例１の撮像素子を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。 図６は、実施例１の撮像素子を構成する第１電極及び電荷蓄積用電極の模式的な配置図である。 図７は、実施例１の撮像素子を構成する第１電極及び電荷蓄積用電極の変形例（実施例１の変形例１）の模式的な配置図である。 図８は、実施例１の撮像素子の動作時の各部位における電位の状態を模式的に示す図である。 図９Ａ、図９Ｂ及び図９Ｃは、図８（実施例１）、図５１（実施例１１）及び図５８（実施例１２）の各部位を説明するための実施例１、実施例１１及び実施例１２の撮像素子、積層型撮像素子の等価回路図である。 図１０は、実施例１の固体撮像装置の概念図である。 図１１は、実施例１の撮像素子、積層型撮像素子の変形例（実施例１の変形例２）の等価回路図である。 図１２は、図１１に示した実施例１の撮像素子の変形例（実施例１の変形例２）を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。 図１３は、実施例１の撮像素子を構成する第１電極及び電荷蓄積用電極の変形例（実施例１の変形例３）の模式的な配置図である。 図１４Ａ及び図１４Ｂは、実施例１の撮像素子を構成する第１電極及び電荷蓄積用電極の変形例（実施例１の変形例４）の模式的な配置図である。 図１５Ａ及び図１５Ｂは、実施例１の撮像素子を構成する第１電極及び電荷蓄積用電極の変形例（実施例１の変形例５）の模式的な配置図である。 図１６Ａは、図１５Ｂに示した実施例１の変形例５の図１５Ｂの一点鎖線Ｂ－Ｂに沿った模式的な断面図であり、図１６Ｂは、図１５Ａに示した実施例１の変形例５において、電荷移動制御電極を電荷排出電極に置き換えたと想定したときの図１５Ａの一点鎖線Ａ－Ａに沿った模式的な断面図である。 図１７Ａ及び図１７Ｂは、実施例２の撮像素子（並置された２つの撮像素子）の一部分の模式的な断面図である。 図１８Ａ及び図１８Ｂは、実施例３の撮像素子（並置された２つの撮像素子）の一部分の模式的な断面図である。 図１９は、実施例３の撮像素子（並置された２×２の撮像素子）の一部分の模式的な平面図である。 図２０は、実施例３の撮像素子（並置された２×２の撮像素子）の変形例（実施例３の変形例１）の一部分の模式的な平面図である。 図２１Ａ及び図２１Ｂは、それぞれ、電荷蓄積用電極が光電変換層の下方に形成された実施例１の撮像素子における光電変換層の内部の電位の変化、及び、電荷蓄積用電極が光電変換層の上方に形成された実施例３の撮像素子における光電変換層の内部の電位の変化を模式的に示す図である。 図２２Ａ及び図２２Ｂは、実施例３の撮像素子の変形例（実施例３の変形例２）の一部分の模式的な平面図である。 図２３Ａ、図２３Ｂ及び図２３Ｃは、実施例３の撮像素子の変形例（実施例３の変形例３）の一部分の模式的な平面図である。 図２４Ａ及び図２４Ｂは、実施例３の撮像素子（並置された２つの撮像素子）の変形例（実施例３の変形例４Ａ及び変形例４Ｂ）の一部分の模式的な断面図である。 図２５Ａ及び図２５Ｂは、実施例３の撮像素子の変形例（実施例３の変形例４Ａ）の一部分の模式的な平面図である。 図２６Ａ及び図２６Ｂは、実施例３の撮像素子の変形例（実施例３の変形例４Ｂ）の一部分の模式的な平面図である。 図２７Ａ及び図２７Ｂは、実施例３の撮像素子の変形例（実施例３の変形例４Ｃ）の一部分の模式的な平面図である。 図２８Ａ及び図２８Ｂは、実施例３の撮像素子の変形例（実施例３の変形例４Ｄ）の一部分の模式的な平面図である。 図２９Ａ、図２９Ｂ及び図２９Ｃは、それぞれ、実施例３の変形例４Ｂ、実施例３の変形例４Ｃ及び実施例３の変形例４Ｄにおける（電荷転送時）の各部位における電位の状態を模式的に示す図である。 図３０は、実施例４の撮像素子（並置された２つの撮像素子）の一部分の模式的な断面図である。 図３１は、実施例４の撮像素子（並置された２つの撮像素子）の変形例の一部分の模式的な断面図である。 図３２は、実施例４の撮像素子（並置された２つの撮像素子）の別の変形例の一部分の模式的な断面図である。 図３３は、実施例４の撮像素子（並置された２つの撮像素子）の更に別の変形例の一部分の模式的な断面図である。 図３４は、実施例５の撮像素子（並置された２つの撮像素子）の一部分の模式的な断面図である。 図３５は、実施例５の撮像素子（並置された２つの撮像素子）の変形例の一部分の模式的な断面図である。 図３６は、実施例５の撮像素子（並置された２つの撮像素子）の別の変形例の一部分の模式的な断面図である。 図３７は、実施例６の撮像素子（並置された２つの撮像素子）の一部分の模式的な断面図である。 図３８は、実施例６の撮像素子（並置された２つの撮像素子）の変形例の一部分の模式的な断面図である。 図３９は、実施例７の撮像素子（並置された２つの撮像素子）の一部分の模式的な断面図である。 図４０は、実施例８の撮像素子（並置された２つの撮像素子）の一部分の模式的な断面図である。 図４１は、実施例８の撮像素子（並置された２つの撮像素子）の変形例の一部分の模式的な断面図である。 図４２は、実施例９の撮像素子、積層型撮像素子の模式的な一部断面図である。 図４３は、実施例１０の撮像素子、積層型撮像素子の模式的な一部断面図である。 図４４は、実施例１０の撮像素子、積層型撮像素子の変形例の模式的な一部断面図である。 図４５は、実施例１０の撮像素子の別の変形例の模式的な一部断面図である。 図４６は、実施例１０の撮像素子の更に別の変形例の模式的な一部断面図である。 図４７は、実施例１１の撮像素子、積層型撮像素子の一部分の模式的な一部断面図である。 図４８は、実施例１１の撮像素子、積層型撮像素子の等価回路図である。 図４９は、実施例１１の撮像素子、積層型撮像素子の等価回路図である。 図５０は、実施例１１の撮像素子を構成する第１電極、転送制御用電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。 図５１は、実施例１１の撮像素子の動作時の各部位における電位の状態を模式的に示す図である。 図５２は、実施例１１の撮像素子の別の動作時の各部位における電位の状態を模式的に示す図である。 図５３は、実施例１１の撮像素子の変形例を構成する第１電極、転送制御用電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。 図５４は、実施例１２の撮像素子、積層型撮像素子の一部分の模式的な一部断面図である。 図５５は、実施例１２の撮像素子、積層型撮像素子の等価回路図である。 図５６は、実施例１２の撮像素子、積層型撮像素子の等価回路図である。 図５７は、実施例１２の撮像素子を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。 図５８は、実施例１２の撮像素子の動作時の各部位における電位の状態を模式的に示す図である。 図５９は、実施例１２の撮像素子の別の動作時（電荷転送時）の各部位における電位の状態を模式的に示す図である。 図６０は、実施例１２の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極の模式的な配置図である。 図６１は、実施例１３の撮像素子、積層型撮像素子の模式的な一部断面図である。 図６２は、実施例１３の撮像素子における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図である。 図６３は、実施例１３の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。 図６４は、実施例１４の撮像素子における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図である。 図６５は、実施例１５の撮像素子、積層型撮像素子の模式的な一部断面図である。 図６６は、実施例１６及び実施例１７の撮像素子、積層型撮像素子の模式的な一部断面図である。 図６７Ａ及び図６７Ｂは、実施例１７における電荷蓄積用電極セグメントの模式的な平面図である。 図６８Ａ及び図６８Ｂは、実施例１７における電荷蓄積用電極セグメントの模式的な平面図である。 図６９は、実施例１７の撮像素子を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図である。 図７０は、実施例１７の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極の模式的な配置図である。 図７１は、実施例１８及び実施例１７の撮像素子、積層型撮像素子の模式的な一部断面図である。 図７２Ａ及び図７２Ｂは、実施例１８における電荷蓄積用電極セグメントの模式的な平面図である。 図７３は、実施例１９の固体撮像装置における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図７４は、実施例１９の固体撮像装置の第１変形例における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図７５は、実施例１９の固体撮像装置の第２変形例における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図７６は、実施例１９の固体撮像装置の第３変形例における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図７７は、実施例１９の固体撮像装置の第４変形例における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図７８は、実施例１９の固体撮像装置の第５変形例における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図７９は、実施例１９の固体撮像装置の第６変形例における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図８０は、実施例１９の固体撮像装置の第７変形例における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図８１は、実施例１９の固体撮像装置の第８変形例における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図８２は、実施例１９の固体撮像装置の第９変形例における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図８３Ａ、図８３Ｂ及び図８３Ｃは、実施例１９の撮像素子ブロックにおける読み出し駆動例を示すチャートである。 図８４は、実施例２０の固体撮像装置における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図８５は、実施例２０の固体撮像装置の変形例における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図８６は、実施例２０の固体撮像装置の変形例における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図８７は、実施例２０の固体撮像装置の変形例における第１電極及び電荷蓄積用電極セグメントの模式的な平面図である。 図８８は、実施例１の撮像素子、積層型撮像素子の別の変形例の模式的な一部断面図である。 図８９は、実施例１の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図９０Ａ、図９０Ｂ及び図９０Ｃは、実施例１の撮像素子、積層型撮像素子の更に別の変形例の第１電極の部分等の拡大された模式的な一部断面図である。 図９１は、実施例１の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図９２は、実施例１の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図９３は、実施例１の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図９４は、実施例１１の撮像素子、積層型撮像素子の別の変形例の模式的な一部断面図である。 図９５は、実施例１の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図９６は、実施例１の撮像素子、積層型撮像素子の更に別の変形例の模式的な一部断面図である。 図９７は、実施例１３の撮像素子の変形例における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図である。 図９８は、実施例１４の撮像素子の変形例における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図である。 図９９Ａ及び図９９Ｂは、電荷蓄積用電極を駆動するトランジスタの変形例の等価回路図である。 図１００Ａ及び図１００Ｂは、図９９Ａ及び図９９Ｂに示した等価回路におけるトランジスタを駆動するパルスの波形を模式的に示す図である。 図１０１は、本開示の撮像素子、積層型撮像素子から構成された固体撮像装置を電子機器（カメラ）を用いた例の概念図である。 図１０２は、従来の積層型撮像素子（積層型固体撮像装置）の概念図である。
以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本開示の第１の態様～第９の態様に係る撮像素子、積層型撮像素子、及び、本開示の第１の態様～第２の態様に係る固体撮像装置、全般に関する説明
２．実施例１（本開示の第１の態様及び第３の態様に係る撮像素子、本開示の積層型撮像素子、及び、本開示の第２の態様に係る固体撮像装置）
３．実施例２（本開示の第２の態様に係る撮像素子）
４．実施例３（本開示の第４の態様に係る撮像素子）
５．実施例４（本開示の第５の態様に係る撮像素子）
６．実施例５（本開示の第６の態様に係る撮像素子）
７．実施例６（本開示の第７の態様に係る撮像素子）
８．実施例７（本開示の第８の態様に係る撮像素子）
９．実施例８（本開示の第９の態様に係る撮像素子）
１０．実施例９（実施例１～実施例８の撮像素子の変形）
１１．実施例１０（実施例１～実施例９の変形、本開示の第１の態様に係る固体撮像装置）
１２．実施例１１（実施例１～実施例１０の変形、転送制御用電極を備えた撮像素子）
１３．実施例１２（実施例１～実施例１１の変形、複数の電荷蓄積用電極セグメントを備えた撮像素子）
１４．実施例１３（第１構成及び第６構成の撮像素子）
１５．実施例１４（本開示の第２構成及び第６構成の撮像素子）
１６．実施例１５（第３構成の撮像素子）
１７．実施例１６（第４構成の撮像素子）
１８．実施例１７（第５構成の撮像素子）
１９．実施例１８（第６構成の撮像素子）
２０．実施例１９（第１構成～第２構成の固体撮像装置）
２１．実施例２０（実施例１９の変形）
２２．その他
〈本開示の第１の態様～第９の態様に係る撮像素子、積層型撮像素子、及び、本開示の第１の態様～第２の態様に係る固体撮像装置、全般に関する説明〉
以下の説明において、「第１電極と電荷蓄積用電極との間に位置する光電変換層の領域」を、便宜上、『光電変換層の領域－Ａ』と呼び、「隣接する撮像素子の間に位置する光電変換層の領域」を、便宜上、『光電変換層の領域－Ｂ』と呼ぶ。また、「第１電極と電荷蓄積用電極との間に位置する絶縁層の領域」を、便宜上、『絶縁層の領域－Ａ』と呼び、「隣接する撮像素子の間に位置する絶縁層の領域」を、便宜上、『絶縁層の領域－Ｂ』と呼ぶ。光電変換層の領域－Ｂは絶縁層の領域－Ｂと対応している。更には、「第１電極と電荷蓄積用電極との間の領域」を、便宜上、『領域－ａ』と呼び、「隣接する撮像素子の間の領域」を、便宜上、『領域－ｂ』と呼ぶ。領域－ａは、光電変換層の領域－Ａは絶縁層の領域－Ａと対応しており、領域－ｂは、光電変換層の領域－Ｂは絶縁層の領域－Ｂと対応している。
本開示の第１の態様、第２の態様に係る撮像素子等において、光電変換層の領域－Ｂとは、云い換えれば、隣接する撮像素子のそれぞれを構成する電荷蓄積用電極と電荷蓄積用電極とによって挟まれた領域（領域－ｂ）における絶縁層の部分（絶縁層の領域－Ｂ）の上に位置する光電変換層の部分を指す。
本開示の第３の態様に係る撮像素子等にあっては、光電変換層の領域－Ｂに絶縁層を介して対向する領域には電荷移動制御電極が形成されているが、云い換えれば、隣接する撮像素子のそれぞれを構成する電荷蓄積用電極と電荷蓄積用電極とによって挟まれた領域（領域－ｂ）における絶縁層の部分（絶縁層の領域－Ｂ）の下に、電荷移動制御電極が形成されている。電荷移動制御電極は、電荷蓄積用電極と離間して設けられている。あるいは又、云い換えれば、電荷移動制御電極は、電荷蓄積用電極を取り囲んで、電荷蓄積用電極と離間して設けられており、電荷移動制御電極は絶縁層を介して、光電変換層の領域－Ｂと対向して配置されている。
本開示の第４の態様に係る撮像素子等にあっては、隣接する撮像素子の間に位置する光電変換層の領域の上には、第２電極が形成される代わりに、電荷移動制御電極が形成されているが、電荷移動制御電極は、第２電極と離間して設けられている。云い換えれば、
［Ａ］第２電極は撮像素子毎に設けられており、電荷移動制御電極は、第２電極の少なくとも一部を取り囲んで、第２電極と離間して、光電変換層の領域－Ｂの上に設けられている形態とすることができるし、あるいは又、
［Ｂ］第２電極は撮像素子毎に設けられており、電荷移動制御電極は、第２電極の少なくとも一部を取り囲んで、第２電極と離間して設けられており、電荷移動制御電極の下方には、電荷蓄積用電極の一部が存在する形態を挙げることもできるし、あるいは又、
［Ｃ］第２電極は撮像素子毎に設けられており、電荷移動制御電極は、第２電極の少なくとも一部を取り囲んで、第２電極と離間して設けられており、電荷移動制御電極の下方には、電荷蓄積用電極の一部が存在し、しかも、電荷移動制御電極の下方には、第３の態様に係る撮像素子等における電荷移動制御電極が形成されている形態を挙げることもできる。電荷移動制御電極と第２電極との間の領域の下に位置する光電変換層の領域には、電荷移動制御電極と第２電極とのカップリングによって生成した電位が加わる場合がある。
本開示の第５の態様に係る撮像素子等にあっては、領域－ａを構成する絶縁材料（便宜上、『絶縁材料－Ａ』と呼ぶ）は、平面形状的に、領域－ａの全てを占めていてもよいし、領域－ａの一部を占めていてもよいし、領域－ａから電荷蓄積用電極の縁部（領域－ａに対向する縁部）の上まで形成されていてもよいし、電荷蓄積用電極の一部の上又は全ての上にまで形成されていてもよい。あるいは又、絶縁層の厚さ方向に、領域－ａの全てを占めていてもよいし、領域－ａの一部を占めていてもよい。絶縁層の領域－Ｂ（領域－ｂ）を構成する絶縁材料（便宜上、『絶縁材料－Ｂ』と呼ぶ）は、平面形状的に、絶縁層の領域－Ｂ（領域－ｂ）の全てを占めていてもよいし、絶縁層の領域－Ｂ（領域－ｂ）の一部を占めていてもよいし、絶縁層の領域－Ｂ（領域－ｂ）から電荷蓄積用電極の縁部（絶縁層の領域－Ｂ（領域－ｂ）に対向する縁部）の上まで形成されていてもよい。あるいは又、絶縁層の厚さ方向に、絶縁層の領域－Ｂ（領域－ｂ）の全てを占めていてもよいし、絶縁層の領域－Ｂ（領域－ｂ）の一部を占めていてもよい。
本開示の第６の態様に係る撮像素子等にあっては、絶縁層の領域－Ａの厚さは絶縁層の領域－Ｂの厚さよりも薄いが、絶縁層の領域－Ａ及び絶縁層の領域－Ｂの全ての領域がこの要件を満足していてもよいし、一部の領域がこの要件を満足していてもよい。
本開示の第７の態様に係る撮像素子等にあっては、光電変換層の領域－Ａの厚さは光電変換層の領域－Ｂの厚さよりも厚いが、光電変換層の領域－Ａ及び光電変換層の領域－Ｂの全ての領域がこの要件を満足していてもよいし、一部の領域がこの要件を満足していてもよい。光電変換層の領域－Ｂの厚さは「０」であってもよい。即ち、場合によっては、隣接する撮像素子の間に位置する光電変換層の領域は存在しなくともよい。
本開示の第８の態様に係る撮像素子等にあっては、光電変換層の領域－Ａと絶縁層の領域－Ａとの界面の領域における固定電荷量は、光電変換層の領域－Ｂと絶縁層の領域－Ｂとの界面の領域における固定電荷量よりも少ないが、光電変換層の領域－Ａと絶縁層の領域－Ａとの界面の領域、及び、光電変換層の領域－Ｂと絶縁層の領域－Ｂとの界面の領域の全てがこの要件を満足していてもよいし、一部がこの要件を満足していてもよい。
本開示の第９の態様に係る撮像素子等にあっては、光電変換層の領域－Ａにおける電荷移動度の値（便宜上、『電荷移動度－Ａ』と呼ぶ）は、光電変換層の領域－Ｂにおける電荷移動度の値（便宜上、『電荷移動度－Ｂ』と呼ぶ）よりも大きいが、光電変換層の領域－Ａ及び光電変換層の領域－Ｂの全ての領域がこの要件を満足していてもよいし、一部の領域がこの要件を満足していてもよい。あるいは又、電荷移動度－Ａを有する光電変換層の領域は、電荷蓄積用電極の一部の上又は全ての上にまで延びていてもよい。
本開示の第３の態様に係る撮像素子等は、半導体基板に設けられ、駆動回路を有する制
御部を更に備えており、
第１電極、第２電極、電荷蓄積用電極及び電荷移動制御電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ11が印加され、電荷蓄積用電極に電位Ｖ12が印加され、電荷移動制御電極に電位Ｖ13が印加され、光電変換層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第１電極に電位Ｖ21が印加され、電荷蓄積用電極に電位Ｖ22が印加され、電荷移動制御電極に電位Ｖ23が印加され、光電変換層に蓄積された電荷が第１電極を経由して制御部に読み出される形態とすることができる。但し、第１電極の電位が第２電極の電位よりも高い場合、
Ｖ12≧Ｖ11、Ｖ12＞Ｖ13、且つ、Ｖ21＞Ｖ22＞Ｖ23
であり、第１電極の電位が第２電極の電位よりも低い場合、
Ｖ12≦Ｖ11、Ｖ12＜Ｖ13、且つ、Ｖ21＜Ｖ22＜Ｖ23
である。電荷移動制御電極は、第１電極あるいは電荷蓄積用電極と同じレベルに形成されていてもよいし、異なるレベルに形成されていてもよい。
本開示の第４の態様に係る撮像素子等は、半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
第１電極、第２電極、電荷蓄積用電極及び電荷移動制御電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第２電極に電位Ｖ2'が印加され、電荷移動制御電極に電位Ｖ13'が印加され、光電変換層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第２電極に電位Ｖ2"が印加され、電荷移動制御電極に電位Ｖ23"が印加され、光電変換層に蓄積された電荷が第１電極を経由して制御部に読み出される形態とすることができる。但し、第１電極の電位が第２電極の電位よりも高い場合、
Ｖ2'≧Ｖ13'、且つ、Ｖ2"≧Ｖ23"
であり、第１電極の電位が第２電極の電位よりも低い場合、
Ｖ2'≦Ｖ13'、且つ、Ｖ2"≦Ｖ23"
である。電荷移動制御電極は、第２電極と同じレベルに形成されている。
以上に説明した好ましい形態を含む本開示の撮像素子等は、半導体基板を更に備えており、光電変換部は、半導体基板の上方に配置されている形態とすることができる。尚、第１電極、電荷蓄積用電極、第２電極及び各種電極は、後述する駆動回路に接続されている。
更には、以上に説明した各種の好ましい形態を含む本開示の撮像素子等は、第１電極と電荷蓄積用電極との間に、第１電極及び電荷蓄積用電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された転送制御用電極（電荷転送電極）を更に備えている形態とすることができる。尚、このような形態の本開示の撮像素子等を、便宜上、『転送制御用電極を備えた本開示の撮像素子等』と呼ぶ場合がある。そして、転送制御用電極を備えた本開示の撮像素子等にあっては、
半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
第１電極、電荷蓄積用電極及び転送制御用電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ11が印加され、電荷蓄積用電極に電位Ｖ12が印加され、転送制御用電極に電位Ｖ14が印加され、光電変換層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第１電極に電位Ｖ21が印加され、電荷蓄積用電極に電位Ｖ22が印加され、転送制御用電極に電位Ｖ24が印加され、光電変換層に蓄積された電荷が第１電極を介して制御部に読み出される形態とすることができる。但し、第１電極の電位が第２電極の電位よりも高い場合、
Ｖ12＞Ｖ14、且つ、Ｖ22≦Ｖ24≦Ｖ21
であり、第１電極の電位が第２電極の電位よりも低い場合、
Ｖ12＜Ｖ14、且つ、Ｖ22≧Ｖ24≧Ｖ21
である。
更には、以上に説明した各種の好ましい形態を含む本開示の撮像素子等において、電荷蓄積用電極は、複数の電荷蓄積用電極セグメントから構成されている形態とすることができる。尚、このような形態の本開示の撮像素子等を、便宜上、『複数の電荷蓄積用電極セグメントを備えた本開示の撮像素子等』と呼ぶ場合がある。電荷蓄積用電極セグメントの数は、２以上であればよい。そして、複数の電荷蓄積用電極セグメントを備えた本開示の撮像素子等にあっては、Ｎ個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加える場合、
第１電極の電位が第２電極の電位よりも高い場合、電荷転送期間において、第１電極に最も近い所に位置する電荷蓄積用電極セグメント（第１番目の光電変換部セグメント）に印加される電位は、第１電極に最も遠い所に位置する電荷蓄積用電極セグメント（第Ｎ番目の光電変換部セグメント）に印加される電位よりも高く、
第１電極の電位が第２電極の電位よりも低い場合、電荷転送期間において、第１電極に最も近い所に位置する電荷蓄積用電極セグメント（第１番目の光電変換部セグメント）に印加される電位は、第１電極に最も遠い所に位置する電荷蓄積用電極セグメント（第Ｎ番目の光電変換部セグメント）に印加される電位よりも低い形態とすることができる。
更には、以上に説明した各種の好ましい形態を含む本開示の撮像素子等において、電荷蓄積用電極の大きさは第１電極よりも大きい形態とすることができる。電荷蓄積用電極の面積をＳ1'、第１電極の面積をＳ1としたとき、限定するものではないが、
４≦Ｓ1'／Ｓ1
を満足することが好ましい。
本開示の第２の態様に係る撮像素子において、光電変換層の領域－Ａの幅ＷAは、光電変換層の領域－Ｂの幅ＷBよりも狭いが、（ＷA／ＷB）の値として、
１／２≦（ＷA／ＷB）＜１
を例示することができる。
本開示の第５の態様に係る撮像素子において、絶縁材料－Ａとして、具体的には、ＳｉＮを例示することができるし、絶縁材料－Ｂとして、具体的には、ＳｉＯ2を例示することができる。
本開示の第６の態様に係る撮像素子において、絶縁層の領域－Ａの厚さｔIn-Aは、絶縁層の領域－Ｂの厚さｔIn-Bよりも薄いが、（ｔIn-A／ｔIn-B）の値として、
１／２≦（ｔIn-A／ｔIn-B）＜１
を例示することができる。
本開示の第７の態様に係る撮像素子において、光電変換層の領域－Ａの厚さｔPc-Aは、光電変換層の領域－Ｂの厚さｔPc-Bよりも厚いが、（ｔPc-A／ｔPc-B）の値として、
１＜（ｔPc-A／ｔPc-B）≦２
を例示することができる。
本開示の第８の態様に係る撮像素子において、光電変換層の領域－Ａと絶縁層と領域－Ａとの界面の領域における固定電荷量ＦＣAは、光電変換層の領域－Ｂと絶縁層の領域－Ｂとの界面の領域における固定電荷量ＦＣBよりも少ないが、（ＦＣA／ＦＣB）の値として、
１／１０≦（ＦＣA／ＦＣB）＜１
を例示することができる。ここで、光電変換層と絶縁層との界面の領域における固定電荷量の制御は、固定電荷を有する薄膜を堆積させるといった方法に基づき行うことができる。
本開示の第９の態様に係る撮像素子において、光電変換層の領域－Ａにおける電荷移動度の値ＣＴAは、光電変換層の領域－Ｂにおける電荷移動度の値ＣＴBよりも大きいが、（ＣＴA／ＣＴB）の値として、
１＜（ＣＴA／ＣＴB）≦１×１０2
を例示することができる。光電変換層の領域－Ａを構成する材料や光電変換層の領域－Ｂを構成する材料は、光電変換層を構成する材料から、適宜、選択すればよい。あるいは又、光電変換層を部分的に上層／下層の２層構成とし、光電変換層の領域－Ａの上層、光電変換層の領域－Ｂ、及び、電荷蓄積用電極の上方に位置する光電変換層の部分の上層を、同じ材料（便宜上、『上層構成材料』と呼ぶ）から構成し、光電変換層の領域－Ａの下層、及び、電荷蓄積用電極の上方に位置する光電変換層の部分の下層を構成する材料とを、同じ材料（便宜上、『下層構成材料』と呼ぶ）から構成し、上層構成材料と下層構成材料を異ならせる形態とすることもできる。
このように、光電変換層の下層（『下層半導体層』と呼ぶ場合がある）を設けることで、例えば、電荷蓄積時の再結合を防止することができる。また、光電変換層に蓄積した電荷の第１電極への電荷転送効率を増加させることができる。更には、光電変換層で生成された電荷を一時的に保持し、転送のタイミング等を制御することができる。また、暗電流の生成を抑制することができる。尚、光電変換層の上層を『上層光電変換層』と呼ぶ場合がある。
光入射側に位置する第２電極は、本開示の第４の態様に係る撮像素子等を除き、複数の撮像素子において共通化されていてもよい。即ち、第２電極を所謂ベタ電極とすることができる。本開示の撮像素子等において、光電変換層は、複数の撮像素子において共通化されている。即ち、複数の撮像素子において１層の光電変換層が形成されている。
更には、以上に説明した各種の好ましい形態を含む本開示の撮像素子等において、第１電極は、絶縁層に設けられた開口部内を延在し、光電変換層と接続されている形態とすることができる。あるいは又、光電変換層は、絶縁層に設けられた開口部内を延在し、第１電極と接続されている形態とすることができ、この場合、
第１電極の頂面の縁部は絶縁層で覆われており、
開口部の底面には第１電極が露出しており、
第１電極の頂面と接する絶縁層の面を第１面、電荷蓄積用電極と対向する光電変換層の部分と接する絶縁層の面を第２面としたとき、開口部の側面は、第１面から第２面に向かって広がる傾斜を有する形態とすることができ、更には、第１面から第２面に向かって広がる傾斜を有する開口部の側面は、電荷蓄積用電極側に位置する形態とすることができる。尚、光電変換層と第１電極との間に他の層が形成されている形態（例えば、光電変換層と第１電極との間に電荷蓄積に適した材料層が形成されている形態）を包含する。
更には、以上に説明した各種の好ましい形態を含む本開示の撮像素子等において、
半導体基板には、制御部を構成する少なくとも浮遊拡散層及び増幅トランジスタが設けられており、
第１電極は、浮遊拡散層及び増幅トランジスタのゲート部に接続されている形態とすることができる。そして、この場合、更には、
半導体基板には、更に、制御部を構成するリセット・トランジスタ及び選択トランジス
タが設けられており、
浮遊拡散層は、リセット・トランジスタの一方のソース／ドレイン領域に接続されており、
増幅トランジスタの一方のソース／ドレイン領域は、選択トランジスタの一方のソース／ドレイン領域に接続されており、選択トランジスタの他方のソース／ドレイン領域は信号線に接続されている形態とすることができる。
あるいは又、以上に説明した各種の好ましい形態を含む本開示の撮像素子等の変形例として、以下に説明する第１構成～第６構成の撮像素子を挙げることができる。即ち、以上に説明した各種の好ましい形態を含む本開示の撮像素子等における第１構成～第６構成の撮像素子において、
光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
第１構成～第３構成の撮像素子にあっては、電荷蓄積用電極は、Ｎ個の電荷蓄積用電極セグメントから構成されており、
第４構成～第５構成の撮像素子にあっては、電荷蓄積用電極は、相互に離間されて配置された、Ｎ個の電荷蓄積用電極セグメントから構成されており、
第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメントから構成されており、
ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置する。
そして、第１構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントの厚さが、漸次、変化している。また、第２構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、光電変換層セグメントの厚さが、漸次、変化している。更には、第３構成の撮像素子にあっては、隣接する光電変換部セグメントにおいて、絶縁層セグメントを構成する材料が異なる。また、第４構成の撮像素子にあっては、隣接する光電変換部セグメントにおいて、電荷蓄積用電極セグメントを構成する材料が異なる。更には、第５構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっている。尚、面積は、連続的に小さくなっていてもよいし、階段状に小さくなっていてもよい。
あるいは又、以上に説明した各種の好ましい形態を含む本開示の撮像素子等における第６構成の撮像素子において、電荷蓄積用電極と絶縁層と光電変換層の積層方向をＺ方向、第１電極から離れる方向をＸ方向としたとき、ＹＺ仮想平面で電荷蓄積用電極と絶縁層と光電変換層が積層された積層部分を切断したときの積層部分の断面積は、第１電極からの距離に依存して変化する。尚、断面積の変化は、連続的な変化であってもよいし、階段状の変化であってもよい。
第１構成～第２構成の撮像素子において、Ｎ個の光電変換層セグメントは連続して設けられており、Ｎ個の絶縁層セグメントも連続して設けられており、Ｎ個の電荷蓄積用電極セグメントも連続して設けられている。第３構成～第５構成の撮像素子において、Ｎ個の光電変換層セグメントは連続して設けられている。また、第４構成、第５構成の撮像素子において、Ｎ個の絶縁層セグメントは連続して設けられている一方、第３構成の撮像素子において、Ｎ個の絶縁層セグメントは、光電変換部セグメントのそれぞれに対応して設けられている。更には、第４構成～第５構成の撮像素子において、場合によっては、第３構成の撮像素子において、Ｎ個の電荷蓄積用電極セグメントは、光電変換部セグメントのそれぞれに対応して設けられている。そして第１構成～第６構成の撮像素子にあっては、電
荷蓄積用電極セグメントの全てに同じ電位が加えられる。あるいは又、第４構成～第５構成の撮像素子において、場合によっては、第３構成の撮像素子において、Ｎ個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加えてもよい。
第１構成～第６構成の撮像素子、係る撮像素子を適用した本開示の積層型撮像素子や固体撮像装置にあっては、絶縁層セグメントの厚さが規定され、あるいは又、光電変換層セグメントの厚さが規定され、あるいは又、絶縁層セグメントを構成する材料が異なり、あるいは又、電荷蓄積用電極セグメントを構成する材料が異なり、あるいは又、電荷蓄積用電極セグメントの面積が規定され、あるいは又、積層部分の断面積が規定されているので、一種の電荷転送勾配が形成され、光電変換によって生成した電荷を、一層容易に、且つ、確実に、第１電極へ転送することが可能となる。そして、その結果、残像の発生や電荷転送残しの発生を防止することができる。
本開示の積層型撮像素子の変形例として、上述した第１構成～第６構成の撮像素子を少なくとも１つ有する積層型撮像素子とすることができる。また、本開示の第１の態様に係る固体撮像装置の変形例として、上述した第１構成～第６構成の撮像素子を、複数、備えている固体撮像装置とすることができるし、本開示の第２の態様に係る固体撮像装置の変形例として、上述した第１構成～第６構成の撮像素子を少なくとも１つ有する積層型撮像素子を、複数、備えている固体撮像装置とすることができる。
第１構成～第５構成の撮像素子にあっては、ｎの値が大きい光電変換部セグメントほど第１電極から離れて位置するが、第１電極から離れて位置するか否かは、Ｘ方向を基準として判断する。また、第６構成の撮像素子にあっては、第１電極から離れる方向をＸ方向としているが、『Ｘ方向』を以下のとおり、定義する。即ち、撮像素子あるいは積層型撮像素子が複数配列された画素領域は、２次元アレイ状に、即ち、Ｘ方向及びＹ方向に規則的に複数配列された画素から構成される。画素の平面形状を矩形とした場合、第１電極に最も近い辺が延びる方向をＹ方向とし、Ｙ方向と直交する方向をＸ方向とする。あるいは又、画素の平面形状を任意の形状とした場合、第１電極に最も近い線分や曲線が含まれる全体的な方向をＹ方向とし、Ｙ方向と直交する方向をＸ方向とする。
以下、第１構成～第６構成の撮像素子に関して、第１電極の電位が第２電極の電位よりも高い場合についての説明を行うが、第１電極の電位が第２電極の電位よりも低い場合は、電位の高低を逆にすればよい。
第１構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントの厚さが、漸次、変化しているが、絶縁層セグメントの厚さは、漸次、厚くなっていってもよいし、薄くなっていってもよく、これによって、一種の電荷転送勾配が形成される。
蓄積すべき電荷を電子とする場合、絶縁層セグメントの厚さが、漸次、厚くなる構成を採用すればよいし、蓄積すべき電荷を正孔とする場合、絶縁層セグメントの厚さが、漸次、薄くなる構成を採用すればよい。そして、これらの場合、電荷蓄積期間において、｜Ｖ12｜≧｜Ｖ11｜といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも、多くの電荷を蓄積することができるし、強い電界が加わり、第１番目の光電変換部セグメントから第１電極への電荷の流れを確実に防止することができる。そして、電荷転送期間において、｜Ｖ22｜＜｜Ｖ21｜といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
第２構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、光電変換層セグメントの厚さが、漸次、変化しているが、光電変換層セグメントの厚さは、漸次、厚くなっていってもよいし、薄くなっていってもよく、これによって、一種の電荷転送勾配が形成される。
蓄積すべき電荷を電子とする場合、光電変換層セグメントの厚さが、漸次、厚くなる構成を採用すればよいし、蓄積すべき電荷を正孔とする場合、光電変換層セグメントの厚さが、漸次、薄くなる構成を採用すればよい。そして、光電変換層セグメントの厚さが、漸次、厚くなる場合、電荷蓄積期間においてＶ12≧Ｖ11といった状態になると、また、光電変換層セグメントの厚さが、漸次、薄くなる場合、電荷蓄積期間においてＶ12≦Ｖ11といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも強い電界が加わり、第１番目の光電変換部セグメントから第１電極への電荷の流れを確実に防止することができる。そして、電荷転送期間において、光電変換層セグメントの厚さが、漸次、厚くなる場合、Ｖ22＜Ｖ21といった状態になると、また、光電変換層セグメントの厚さが、漸次、薄くなる場合、Ｖ22＞Ｖ21といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
第３構成の撮像素子にあっては、隣接する光電変換部セグメントにおいて、絶縁層セグメントを構成する材料が異なり、これによって、一種の電荷転送勾配が形成されるが、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントを構成する材料の比誘電率の値が、漸次、小さくなることが好ましい。そして、このような構成を採用することで、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメントの方、が第（ｎ＋１）番目の光電変換部セグメントよりも多くの電荷を蓄積することができる。そして、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
第４構成の撮像素子にあっては、隣接する光電変換部セグメントにおいて、電荷蓄積用電極セグメントを構成する材料が異なり、これによって、一種の電荷転送勾配が形成されるが、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントを構成する材料の仕事関数の値が、漸次、大きくなることが好ましい。そして、このような構成を採用することで、電圧の正負に依存すること無く、信号電荷転送に有利な電位勾配を形成することができる。
第５構成の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっており、これによって、一種の電荷転送勾配が形成されるので、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも多くの電荷を蓄積することができる。そして、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
第６構成の撮像素子において、積層部分の断面積は第１電極からの距離に依存して変化し、これによって、一種の電荷転送勾配が形成される。具体的には、積層部分の断面の厚さを一定とし、積層部分の断面の幅を第１電極から離れるほど狭くする構成を採用すれば、第５構成の撮像素子において説明したと同様に、電荷蓄積期間において、Ｖ12≧Ｖ11と
いった状態になると、第１電極に近い領域の方が、遠い領域よりも多くの電荷を蓄積することができる。従って、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１電極に近い領域から第１電極への電荷の流れ、遠い領域から近い領域への電荷の流れを、確実に確保することができる。一方、積層部分の断面の幅を一定とし、積層部分の断面の厚さ、具体的には、絶縁層セグメントの厚さを、漸次、厚くする構成を採用すれば、第１構成の撮像素子において説明したと同様に、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第１電極に近い領域の方が、遠い領域よりも、多くの電荷を蓄積することができるし、強い電界が加わり、第１電極に近い領域から第１電極への電荷の流れを確実に防止することができる。そして、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１電極に近い領域から第１電極への電荷の流れ、遠い領域から近い領域への電荷の流れを、確実に確保することができる。また、光電変換層セグメントの厚さを、漸次、厚くする構成を採用すれば、第２構成の撮像素子において説明したと同様に、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第１電極に近い領域の方が、遠い領域よりも強い電界が加わり、第１電極に近い領域から第１電極への電荷の流れを確実に防止することができる。そして、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１電極に近い領域から第１電極への電荷の流れ、遠い領域から近い領域への電荷の流れを、確実に確保することができる。
本開示の第１の態様に係る固体撮像装置の別の変形例として、
本開示の第１の態様～第９の態様に係る撮像素子あるいは第１構成～第６構成の撮像素子を、複数、有しており、
複数の撮像素子から撮像素子ブロックが構成されており、
撮像素子ブロックを構成する複数の撮像素子において第１電極が共有されている固体撮像装置とすることができる。尚、このような構成の固体撮像装置を、便宜上、『第１構成の固体撮像装置』と呼ぶ。あるいは又、本開示の第２の態様に係る固体撮像装置の別の変形例として、
本開示の第１の態様～第９の態様に係る撮像素子あるいは第１構成～第６構成の撮像素子を少なくとも１つ有する積層型撮像素子を、複数、有しており、
複数の積層型撮像素子から撮像素子ブロックが構成されており、
撮像素子ブロックを構成する複数の積層型撮像素子において第１電極が共有されている固体撮像装置とすることができる。尚、このような構成の固体撮像装置を、便宜上、『第２構成の固体撮像装置』と呼ぶ。そして、このように撮像素子ブロックを構成する複数の撮像素子において第１電極を共有化すれば、撮像素子が複数配列された画素領域における構成、構造を簡素化、微細化することができる。
第１構成～第２構成の固体撮像装置にあっては、複数の撮像素子（１つの撮像素子ブロック）に対して１つの浮遊拡散層が設けられる。ここで、１つの浮遊拡散層に対して設けられる複数の撮像素子は、後述する第１タイプの撮像素子の複数から構成されていてもよいし、少なくとも１つの第１タイプの撮像素子と、１又は２以上の後述する第２タイプの撮像素子とから構成されていてもよい。そして、電荷転送期間のタイミングを適切に制御することで、複数の撮像素子が１つの浮遊拡散層を共有することが可能となる。複数の撮像素子は連係して動作させられ、後述する駆動回路には撮像素子ブロックとして接続されている。即ち、撮像素子ブロックを構成する複数の撮像素子が１つの駆動回路に接続されている。但し、電荷蓄積用電極の制御は、撮像素子毎に行われる。また、複数の撮像素子が１つのコンタクトホール部を共有することが可能である。複数の撮像素子で共有された第１電極と、各撮像素子の電荷蓄積用電極の配置関係は、第１電極が、各撮像素子の電荷蓄積用電極に隣接して配置されている場合もある。あるいは又、第１電極が、複数の撮像素子の一部の電荷蓄積用電極に隣接して配置されており、複数の撮像素子の残りの電荷蓄積用電極とは隣接して配置されてはいない場合もあり、この場合には、複数の撮像素子の残りから第１電極への電荷の移動は、複数の撮像素子の一部を経由した移動となる。撮像
素子を構成する電荷蓄積用電極と撮像素子を構成する電荷蓄積用電極との間の距離（便宜上、『距離Ａ』と呼ぶ）は、第１電極に隣接した撮像素子における第１電極と電荷蓄積用電極との間の距離（便宜上、『距離Ｂ』と呼ぶ）よりも長いことが、各撮像素子から第１電極への電荷の移動を確実なものとするために好ましい。また、第１電極から離れて位置する撮像素子ほど、距離Ａの値を大きくすることが好ましい。
更には、以上に説明した各種の好ましい形態を含む本開示の撮像素子等において、第２電極側から光が入射し、第２電極よりの光入射側には遮光層が形成されている形態とすることができる。あるいは又、第２電極側から光が入射し、第１電極（場合によっては、第１電極及び転送制御用電極）には光が入射しない形態とすることができる。そして、この場合、第２電極よりの光入射側であって、第１電極（場合によっては、第１電極及び転送制御用電極）の上方には遮光層が形成されている形態とすることができるし、あるいは又、電荷蓄積用電極及び第２電極の上方にはオンチップ・マイクロ・レンズが設けられており、オンチップ・マイクロ・レンズに入射する光は、電荷蓄積用電極に集光される形態とすることができる。ここで、遮光層は、第２電極の光入射側の面よりも上方に配設されてもよいし、第２電極の光入射側の面の上に配設されてもよい。場合によっては、第２電極に遮光層が形成されていてもよい。遮光層を構成する材料として、クロム（Ｃｒ）や銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、光を通さない樹脂（例えば、ポリイミド樹脂）を例示することができる。
本開示の撮像素子として、具体的には、青色光（４２５ｎｍ乃至４９５ｎｍの光）を吸収する光電変換層（便宜上、『第１タイプの青色光電変換層』と呼ぶ）を備えた青色光に感度を有する撮像素子（便宜上、『第１タイプの青色光用撮像素子』と呼ぶ）、緑色光（４９５ｎｍ乃至５７０ｎｍの光）を吸収する光電変換層（便宜上、『第１タイプの緑色光電変換層』と呼ぶ）を備えた緑色光に感度を有する撮像素子（便宜上、『第１タイプの緑色光用撮像素子』と呼ぶ）、赤色光（６２０ｎｍ乃至７５０ｎｍの光）を吸収する光電変換層（便宜上、『第１タイプの赤色光電変換層』と呼ぶ）を備えた赤色光に感度を有する撮像素子（便宜上、『第１タイプの赤色光用撮像素子』と呼ぶ）を挙げることができる。また、電荷蓄積用電極を備えていない従来の撮像素子であって、青色光に感度を有する撮像素子を、便宜上、『第２タイプの青色光用撮像素子』と呼び、緑色光に感度を有する撮像素子を、便宜上、『第２タイプの緑色光用撮像素子』と呼び、赤色光に感度を有する撮像素子を、便宜上、『第２タイプの赤色光用撮像素子』と呼び、第２タイプの青色光用撮像素子を構成する光電変換層を、便宜上、『第２タイプの青色光電変換層』と呼び、第２タイプの緑色光用撮像素子を構成する光電変換層を、便宜上、『第２タイプの緑色光電変換層』と呼び、第２タイプの赤色光用撮像素子を構成する光電変換層を、便宜上、『第２タイプの赤色光電変換層』と呼ぶ。
本開示の積層型撮像素子は、少なくとも本開示の撮像素子（光電変換素子）を１つ有するが、具体的には、例えば、
［Ａ］第１タイプの青色光用光電変換部、第１タイプの緑色光用光電変換部及び第１タイプの赤色光用光電変換部が、垂直方向に積層され、
第１タイプの青色光用撮像素子、第１タイプの緑色光用撮像素子及び第１タイプの赤色光用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
［Ｂ］第１タイプの青色光用光電変換部及び第１タイプの緑色光用光電変換部が、垂直方向に積層され、
これらの２層の第１タイプの光電変換部の下方に、第２タイプの赤色光用光電変換部が配置され、
第１タイプの青色光用撮像素子、第１タイプの緑色光用撮像素子及び第２タイプの赤色光用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
［Ｃ］第１タイプの緑色光用光電変換部の下方に、第２タイプの青色光用光電変換部及び
第２タイプの赤色光用光電変換部が配置され、
第１タイプの緑色光用撮像素子、第２タイプの青色光用撮像素子及び第２タイプの赤色光用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
［Ｄ］第１タイプの青色光用光電変換部の下方に、第２タイプの緑色光用光電変換部及び第２タイプの赤色光用光電変換部が配置され、
第１タイプの青色光用撮像素子、第２タイプの緑色光用撮像素子及び第２タイプの赤色光用撮像素子の制御部のそれぞれが、半導体基板に設けられた構成、構造
を挙げることができる。尚、これらの撮像素子の光電変換部の垂直方向における配置順は、光入射方向から青色光用光電変換部、緑色光用光電変換部、赤色光用光電変換部の順、あるいは、光入射方向から緑色光用光電変換部、青色光用光電変換部、赤色光用光電変換部の順であることが好ましい。これは、より短い波長の光がより入射表面側において効率良く吸収されるからである。赤色は３色の中では最も長い波長であるので、光入射面から見て赤色光用光電変換部を最下層に位置させることが好ましい。これらの撮像素子の積層構造によって、１つの画素が構成される。また、第１タイプの赤外線用光電変換部を備えていてもよい。ここで、第１タイプの赤外線用光電変換部の光電変換層は、例えば、有機系材料から構成され、第１タイプの撮像素子の積層構造の最下層であって、第２タイプの撮像素子よりも上に配置することが好ましい。あるいは又、第１タイプの光電変換部の下方に、第２タイプの赤外線用光電変換部を備えていてもよい。
第１タイプの撮像素子にあっては、例えば、第１電極が、半導体基板の上に設けられた層間絶縁層上に形成されている。半導体基板に形成された撮像素子は、裏面照射型とすることもできるし、表面照射型とすることもできる。
光電変換層を有機系材料から構成する場合、光電変換層を、
（１）ｐ型有機半導体から構成する。
（２）ｎ型有機半導体から構成する。
（３）ｐ型有機半導体層／ｎ型有機半導体層の積層構造から構成する。ｐ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）／ｎ型有機半導体層の積層構造から構成する。ｐ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）の積層構造から構成する。ｎ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）の積層構造から構成する。
（４）ｐ型有機半導体とｎ型有機半導体の混合（バルクヘテロ構造）から構成する。
の４態様のいずれかとすることができる。但し、積層順は任意に入れ替えた構成とすることができる。
ｐ型有機半導体として、ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、ピレン誘導体、ペリレン誘導体、テトラセン誘導体、ペンタセン誘導体、キナクリドン誘導体、チオフェン誘導体、チエノチオフェン誘導体、ベンゾチオフェン誘導体、ベンゾチエノベンゾチオフェン誘導体、トリアリルアミン誘導体、カルバゾール誘導体、ペリレン誘導体、ピセン誘導体、クリセン誘導体、フルオランテン誘導体、フタロシアニン誘導体、サブフタロシアニン誘導体、サブポルフィラジン誘導体、複素環化合物を配位子とする金属錯体、ポリチオフェン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を挙げることができる。ｎ型有機半導体として、フラーレン及びフラーレン誘導体〈例えば、Ｃ６０や、Ｃ７０，Ｃ７４等のフラーレン（高次フラーレン）、内包フラーレン等）又はフラーレン誘導体（例えば、フラーレンフッ化物やＰＣＢＭフラーレン化合物、フラーレン多量体等）〉、ｐ型有機半導体よりもＨＯＭＯ及びＬＵＭＯが大きい（深い）有機半導体、透明な無機金属酸化物を挙げることができる。ｎ型有機半導体として、具体的には、窒素原子、酸素原子、硫黄原子を含有する複素環化合物、例えば、ピリジン誘導体、ピラジン誘導体、ピリミジン誘導体、トリアジン誘導体、キノリン誘導体、キノキサリン誘導体、イソキノリン誘導体、アクリジン誘導体、フェナジン誘導体、フェナ
ントロリン誘導体、テトラゾール誘導体、ピラゾール誘導体、イミダゾール誘導体、チアゾール誘導体、オキサゾール誘導体、イミダゾール誘導体、ベンゾイミダゾール誘導体、ベンゾトリアゾール誘導体、ベンゾオキサゾール誘導体、ベンゾオキサゾール誘導体、カルバゾール誘導体、ベンゾフラン誘導体、ジベンゾフラン誘導体、サブポルフィラジン誘導体、ポリフェニレンビニレン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を分子骨格の一部に有する有機分子、有機金属錯体やサブフタロシアニン誘導体を挙げることができる。フラーレン誘導体に含まれる基等として、ハロゲン原子；直鎖、分岐若しくは環状のアルキル基若しくはフェニル基；直鎖若しくは縮環した芳香族化合物を有する基；ハロゲン化物を有する基；パーシャルフルオロアルキル基；パーフルオロアルキル基；シリルアルキル基；シリルアルコキシ基；アリールシリル基；アリールスルファニル基；アルキルスルファニル基；アリールスルホニル基；アルキルスルホニル基；アリールスルフィド基；アルキルスルフィド基；アミノ基；アルキルアミノ基；アリールアミノ基；ヒドロキシ基；アルコキシ基；アシルアミノ基；アシルオキシ基；カルボニル基；カルボキシ基；カルボキソアミド基；カルボアルコキシ基；アシル基；スルホニル基；シアノ基；ニトロ基；カルコゲン化物を有する基；ホスフィン基；ホスホン基；これらの誘導体を挙げることができる。有機系材料から構成された光電変換層（『有機光電変換層』と呼ぶ場合がある）の厚さは、限定するものではないが、例えば、１×１０-8ｍ乃至５×１０-7ｍ、好ましくは２．５×１０-8ｍ乃至３×１０-7ｍ、より好ましくは２．５×１０-8ｍ乃至２×１０-7ｍ、一層好ましくは１×１０-7ｍ乃至１．８×１０-7ｍを例示することができる。尚、有機半導体は、ｐ型、ｎ型と分類されることが多いが、ｐ型とは正孔を輸送し易いという意味であり、ｎ型とは電子を輸送し易いという意味であり、無機半導体のように熱励起の多数キャリアとして正孔又は電子を有しているという解釈に限定されない。
あるいは又、緑色光を光電変換する有機光電変換層を構成する材料として、例えば、ローダミン系色素、メラシアニン系色素、キナクリドン誘導体、サブフタロシアニン系色素（サブフタロシアニン誘導体）等を挙げることができるし、青色光を光電変換する有機光電変換層を構成する材料として、例えば、クマリン酸色素、トリス－８－ヒドリキシキノリアルミニウム（Ａｌｑ３）、メラシアニン系色素等を挙げることができるし、赤色光を光電変換する有機光電変換層を構成する材料として、例えば、フタロシアニン系色素、サブフタロシアニン系色素（サブフタロシアニン誘導体）を挙げることができる。
あるいは又、光電変換層を構成する無機系材料として、結晶シリコン、アモルファスシリコン、微結晶シリコン、結晶セレン、アモルファスセレン、及び、カルコパライト系化合物であるＣＩＧＳ（ＣｕＩｎＧａＳｅ）、ＣＩＳ（ＣｕＩｎＳｅ2）、ＣｕＩｎＳ2、ＣｕＡｌＳ2、ＣｕＡｌＳｅ2、ＣｕＧａＳ2、ＣｕＧａＳｅ2、ＡｇＡｌＳ2、ＡｇＡｌＳｅ2、ＡｇＩｎＳ2、ＡｇＩｎＳｅ2、あるいは又、ＩＩＩ－Ｖ族化合物であるＧａＡｓ、ＩｎＰ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＡｌＧａＩｎＰ、ＩｎＧａＡｓＰ、更には、ＣｄＳｅ、ＣｄＳ、Ｉｎ2Ｓｅ3、Ｉｎ2Ｓ3、Ｂｉ2Ｓｅ3、Ｂｉ2Ｓ3、ＺｎＳｅ、ＺｎＳ、ＰｂＳｅ、ＰｂＳ等の化合物半導体を挙げることができる。加えて、これらの材料から成る量子ドットを光電変換層に使用することも可能である。
あるいは又、前述したとおり、光電変換層を、下層半導体層と、上層光電変換層の積層構造とすることができる。このように下層半導体層を設けることで、例えば、電荷蓄積時の再結合を防止することができる。また、光電変換層に蓄積した電荷の第１電極への電荷転送効率を増加させることができる。更には、光電変換層で生成された電荷を一時的に保持し、転送のタイミング等を制御することができる。また、暗電流の生成を抑制することができる。上層光電変換層を構成する材料は、上記の光電変換層を構成する各種材料から、適宜、選択すればよい。一方、下層半導体層を構成する材料として、バンドギャップエネルギーの値が大きく（例えば、３．０ｅＶ以上のバンドギャップエネルギーの値）、し
かも、光電変換層を構成する材料よりも高い移動度を有する材料を用いることが好ましい。具体的には、ＩＧＺＯ等の酸化物半導体材料；遷移金属ダイカルコゲナイド；シリコンカーバイド；ダイヤモンド；グラフェン；カーボンナノチューブ；縮合多環炭化水素化合物や縮合複素環化合物等の有機半導体材料を挙げることができる。あるいは又、下層半導体層を構成する材料として、蓄積すべき電荷が電子である場合、光電変換層を構成する材料のイオン化ポテンシャルよりも大きなイオン化ポテンシャルを有する材料を挙げることができるし、蓄積すべき電荷が正孔である場合、光電変換層を構成する材料の電子親和力よりも小さな電子親和力を有する材料を挙げることができる。あるいは又、下層半導体層を構成する材料における不純物濃度は１×１０18ｃｍ-3以下であることが好ましい。下層半導体層は、単層構成であってもよいし、多層構成であってもよい。また、電荷蓄積用電極の上方に位置する下層半導体層を構成する材料と、第１電極の上方に位置する下層半導体層を構成する材料とを、異ならせてもよい。
本開示の第１の態様～第２の態様に係る固体撮像装置、第１構成～第２構成の固体撮像装置によって、単板式カラー固体撮像装置を構成することができる。
積層型撮像素子を備えた本開示の第２の態様に係る固体撮像装置あるいは第２構成の固体撮像装置にあっては、ベイヤ配列の撮像素子を備えた固体撮像装置と異なり（即ち、カラーフィルタを用いて青色、緑色、赤色の分光を行うのではなく）、同一画素内で光の入射方向において、複数種の波長の光に対して感度を有する撮像素子を積層して１つの画素を構成するので、感度の向上及び単位体積当たりの画素密度の向上を図ることができる。また、有機系材料は吸収係数が高いため、有機光電変換層の膜厚を従来のＳｉ系光電変換層と比較して薄くすることができ、隣接画素からの光漏れや、光の入射角の制限が緩和される。更には、従来のＳｉ系撮像素子では３色の画素間で補間処理を行って色信号を作成するために偽色が生じるが、積層型撮像素子を備えた本開示の第２の態様に係る固体撮像装置あるいは第２構成の固体撮像装置にあっては、偽色の発生が抑えられる。有機光電変換層それ自体がカラーフィルタとしても機能するので、カラーフィルタを配設しなくとも色分離が可能である。
一方、本開示の第１の態様に係る固体撮像装置あるいは第１構成の固体撮像装置にあっては、カラーフィルタを用いることで、青色、緑色、赤色の分光特性への要求を緩和することができるし、また、高い量産性を有する。本開示の第１の態様に係る固体撮像装置あるいは第１構成の固体撮像装置における撮像素子の配列として、ベイヤ配列の他、インターライン配列、ＧストライプＲＢ市松配列、ＧストライプＲＢ完全市松配列、市松補色配列、ストライプ配列、斜めストライプ配列、原色色差配列、フィールド色差順次配列、フレーム色差順次配列、ＭＯＳ型配列、改良ＭＯＳ型配列、フレームインターリーブ配列、フィールドインターリーブ配列を挙げることができる。ここで、１つの撮像素子によって１つの画素（あるいは副画素）が構成される。
本開示の撮像素子あるいは本開示の積層型撮像素子が複数配列された画素領域は、２次元アレイ状に規則的に複数配列された画素から構成される。画素領域は、通常、実際に光を受光し光電変換によって生成された信号電荷を増幅して駆動回路に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に配置されている。
以上に説明した各種の好ましい形態、構成を含む本開示の撮像素子等において、光が照射され、光電変換層で光電変換が生じ、正孔（ホール）と電子がキャリア分離される。そして、正孔が取り出される電極を陽極、電子が取り出される電極を陰極とする。第１電極が陽極を構成し、第２電極が陰極を構成する形態もあるし、逆に、第１電極が陰極を構成し、第２電極が陽極を構成する形態もある。
積層型撮像素子を構成する場合、第１電極、電荷蓄積用電極、電荷移動制御電極、転送制御用電極及び第２電極は透明導電材料から成る構成とすることができる。尚、第１電極、電荷蓄積用電極、電荷移動制御電極及び転送制御用電極を総称して、『第１電極等』と呼ぶ場合がある。あるいは又、本開示の撮像素子等が、例えばベイヤ配列のように平面に配される場合には、第２電極は透明導電材料から成り、第１電極等は金属材料から成る構成とすることができ、この場合、具体的には、光入射側に位置する第２電極は透明導電材料から成り、第１電極等は、例えば、Ａｌ－Ｎｄ（アルミニウム及びネオジウムの合金）又はＡＳＣ（アルミニウム、サマリウム及び銅の合金）から成る構成とすることができる。尚、透明導電材料から成る電極を『透明電極』と呼ぶ場合がある。ここで、透明導電材料のバンドギャップエネルギーは、２．５ｅＶ以上、好ましくは３．１ｅＶ以上であることが望ましい。透明電極を構成する透明導電材料として、導電性のある金属酸化物を挙げることができ、具体的には、酸化インジウム、インジウム－錫酸化物（ＩＴＯ，Indium Tin Oxide，ＳｎドープのＩｎ2Ｏ3、結晶性ＩＴＯ及びアモルファスＩＴＯを含む）、酸化亜鉛にドーパントとしてインジウムを添加したインジウム－亜鉛酸化物（ＩＺＯ，Indium Zinc Oxide）、酸化ガリウムにドーパントとしてインジウムを添加したインジウム－ガリウム酸化物（ＩＧＯ）、酸化亜鉛にドーパントとしてインジウムとガリウムを添加したインジウム－ガリウム－亜鉛酸化物（ＩＧＺＯ，Ｉｎ－ＧａＺｎＯ4）、酸化亜鉛にドーパントとしてインジウムと錫を添加したインジウム－錫－亜鉛酸化物（ＩＴＺＯ）、ＩＦＯ（ＦドープのＩｎ2Ｏ3）、酸化錫（ＳｎＯ2）、ＡＴＯ（ＳｂドープのＳｎＯ2）、ＦＴＯ（ＦドープのＳｎＯ2）、酸化亜鉛（他元素をドープしたＺｎＯを含む）、酸化亜鉛にドーパントとしてアルミニウムを添加したアルミニウム－亜鉛酸化物（ＡＺＯ）、酸化亜鉛にドーパントとしてガリウムを添加したガリウム－亜鉛酸化物（ＧＺＯ）、酸化チタン（ＴｉＯ2）、酸化チタンにドーパントとしてニオブを添加したニオブ－チタン酸化物(ＴＮＯ)、酸化アンチモン、スピネル型酸化物、ＹｂＦｅ2Ｏ4構造を有する酸化物を例示することができる。あるいは又、ガリウム酸化物、チタン酸化物、ニオブ酸化物、ニッケル酸化物等を母層とする透明電極を挙げることができる。透明電極の厚さとして、２×１０-8ｍ乃至２×１０-7ｍ、好ましくは３×１０-8ｍ乃至１×１０-7ｍを挙げることができる。第１電極が透明性を要求される場合、製造プロセスの簡素化といった観点から、他の電極も透明導電材料から構成することが好ましい。
あるいは又、透明性が不要である場合、正孔を取り出す電極としての機能を有する陽極を構成する導電材料として、高仕事関数（例えば、φ＝４．５ｅＶ～５．５ｅＶ）を有する導電材料から構成することが好ましく、具体的には、金（Ａｕ）、銀（Ａｇ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、鉄（Ｆｅ）、イリジウム（Ｉｒ）、ゲルマニウム（Ｇｅ）、オスミウム（Ｏｓ）、レニウム（Ｒｅ）、テルル（Ｔｅ）を例示することができる。一方、電子を取り出す電極としての機能を有する陰極を構成する導電材料として、低仕事関数（例えば、φ＝３．５ｅＶ～４．５ｅＶ）を有する導電材料から構成することが好ましく、具体的には、アルカリ金属（例えばＬｉ、Ｎａ、Ｋ等）及びそのフッ化物又は酸化物、アルカリ土類金属（例えばＭｇ、Ｃａ等）及びそのフッ化物又は酸化物、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、タリウム（Ｔｌ）、ナトリウム－カリウム合金、アルミニウム－リチウム合金、マグネシウム－銀合金、インジウム、イッテリビウム等の希土類金属、あるいは、これらの合金を挙げることができる。あるいは又、陽極や陰極を構成する材料として、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）、インジウム（Ｉｎ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）等の金属、あるいは、これらの金属元素を含む合金、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子、不純物を含有したポリシリコン、炭素系材料、酸化物半導体、カーボン・ナノ・チューブ、グラフェン等の導電性材料を挙げることができるし、
これらの元素を含む層の積層構造とすることもできる。更には、陽極や陰極を構成する材料として、ポリ（３，４－エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］といった有機材料（導電性高分子）を挙げることもできる。また、これらの導電性材料をバインダー（高分子）に混合してペースト又はインクとしたものを硬化させ、電極として用いてもよい。
第１電極等や第２電極（陽極や陰極）の成膜方法として、乾式法あるいは湿式法を用いることが可能である。乾式法として、物理的気相成長法（ＰＶＤ法）及び化学的気相成長法（ＣＶＤ法）を挙げることができる。ＰＶＤ法の原理を用いた成膜方法として、抵抗加熱あるいは高周波加熱を用いた真空蒸着法、ＥＢ（電子ビーム）蒸着法、各種スパッタリング法（マグネトロンスパッタリング法、ＲＦ－ＤＣ結合形バイアススパッタリング法、ＥＣＲスパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法）、イオンプレーティング法、レーザーアブレーション法、分子線エピタキシー法、レーザー転写法を挙げることができる。また、ＣＶＤ法として、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属（ＭＯ）ＣＶＤ法、光ＣＶＤ法を挙げることができる。一方、湿式法として、電解メッキ法や無電解メッキ法、スピンコート法、インクジェット法、スプレーコート法、スタンプ法、マイクロコンタクトプリント法、フレキソ印刷法、オフセット印刷法、グラビア印刷法、ディップ法等の方法を挙げることができる。パターニング法として、シャドーマスク、レーザー転写、フォトリソグラフィー等の化学的エッチング、紫外線やレーザー等による物理的エッチング等を挙げることができる。第１電極等や第２電極の平坦化技術として、レーザー平坦化法、リフロー法、ＣＭＰ（Chemical Mechanical Polishing）法等を用いることができる。
本開示の第５の態様に係る撮像素子等における絶縁層を除き、絶縁層を構成する材料として、酸化ケイ素系材料；窒化ケイ素（ＳｉＮY）；酸化アルミニウム（Ａｌ2Ｏ3）等の金属酸化物高誘電絶縁材料に例示される無機系絶縁材料だけでなく、ポリメチルメタクリレート（ＰＭＭＡ）；ポリビニルフェノール（ＰＶＰ）；ポリビニルアルコール（ＰＶＡ）；ポリイミド；ポリカーボネート（ＰＣ）；ポリエチレンテレフタレート（ＰＥＴ）；ポリスチレン；Ｎ－２（アミノエチル）３－アミノプロピルトリメトキシシラン（ＡＥＡＰＴＭＳ）、３－メルカプトプロピルトリメトキシシラン（ＭＰＴＭＳ）、オクタデシルトリクロロシラン（ＯＴＳ）等のシラノール誘導体（シランカップリング剤）；ノボラック型フェノール樹脂；フッ素系樹脂；オクタデカンチオール、ドデシルイソシアネイト等の一端に制御電極と結合可能な官能基を有する直鎖炭化水素類にて例示される有機系絶縁材料（有機ポリマー）を挙げることができるし、これらの組み合わせを用いることもできる。尚、酸化ケイ素系材料として、酸化シリコン（ＳｉＯX）、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、酸化窒化シリコン（ＳｉＯＮ）、ＳＯＧ（スピンオングラス）、低誘電率材料（例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機ＳＯＧ）を例示することができる。各種層間絶縁層や絶縁膜を構成する材料も、これらの材料から適宜選択すればよい。
制御部を構成する浮遊拡散層、増幅トランジスタ、リセット・トランジスタ及び選択トランジスタの構成、構造は、従来の浮遊拡散層、増幅トランジスタ、リセット・トランジスタ及び選択トランジスタの構成、構造と同様とすることができる。駆動回路も周知の構成、構造とすることができる。
第１電極は、浮遊拡散層及び増幅トランジスタのゲート部に接続されているが、第１電極と浮遊拡散層及び増幅トランジスタのゲート部との接続のためにコンタクトホール部を形成すればよい。コンタクトホール部を構成する材料として、不純物がドーピングされたポリシリコンや、タングステン、Ｔｉ、Ｐｔ、Ｐｄ、Ｃｕ、ＴｉＷ、ＴｉＮ、ＴｉＮＷ、ＷＳｉ2、ＭｏＳｉ2等の高融点金属や金属シリサイド、これらの材料から成る層の積層構造（例えば、Ｔｉ／ＴｉＮ／Ｗ）を例示することができる。
有機光電変換層と第１電極との間に、第１キャリアブロッキング層を設けてもよいし、有機光電変換層と第２電極との間に、第２キャリアブロッキング層を設けてもよい。また、第１キャリアブロッキング層と第１電極との間に第１電荷注入層を設けてもよいし、第２キャリアブロッキング層と第２電極との間に第２電荷注入層を設けてもよい。例えば、電子注入層を構成する材料として、例えば、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、カリウム（Ｋ）といったアルカリ金属及びそのフッ化物や酸化物、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）といったアルカリ土類金属及びそのフッ化物や酸化物を挙げることができる。
各種有機層の成膜方法として、乾式成膜法及び湿式成膜法を挙げることができる。乾式成膜法として、抵抗加熱あるいは高周波加熱、電子ビーム加熱を用いた真空蒸着法、フラッシュ蒸着法、プラズマ蒸着法、ＥＢ蒸着法、各種スパッタリング法（２極スパッタリング法、直流スパッタリング法、直流マグネトロンスパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法、ＲＦ－ＤＣ結合形バイアススパッタリング法、ＥＣＲスパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法、イオンビームスパッタリング法）、ＤＣ（Direct Current）法、ＲＦ法、多陰極法、活性化反応法、電界蒸着法、高周波イオンプレーティング法や反応性イオンプレーティング法等の各種イオンプレーティング法、レーザーアブレーション法、分子線エピタキシー法、レーザー転写法、分子線エピタキシー法（ＭＢＥ法）を挙げることができる。また、ＣＶＤ法として、プラズマＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法、光ＣＶＤ法を挙げることができる。一方、湿式法として、具体的には、スピンコート法；浸漬法；キャスト法；マイクロコンタクトプリント法；ドロップキャスト法；スクリーン印刷法やインクジェット印刷法、オフセット印刷法、グラビア印刷法、フレキソ印刷法といった各種印刷法；スタンプ法；スプレー法；エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法といった各種コーティング法を例示することができる。尚、塗布法においては、溶媒として、トルエン、クロロホルム、ヘキサン、エタノールといった無極性又は極性の低い有機溶媒を例示することができる。パターニング法として、シャドーマスク、レーザー転写、フォトリソグラフィー等の化学的エッチング、紫外線やレーザー等による物理的エッチング等を挙げることができる。各種有機層の平坦化技術として、レーザー平坦化法、リフロー法等を用いることができる。
以上に説明した好ましい形態、構成を含む本開示の第１の態様～第９の態様に係る撮像素子等、第１構成～第６構成の撮像素子の２種類あるいはそれ以上を、所望に応じて、適宜、組み合わせることができる。
撮像素子あるいは固体撮像装置には、前述したとおり、必要に応じて、オンチップ・マイクロ・レンズや遮光層を設けてもよいし、撮像素子を駆動するための駆動回路や配線が設けられている。必要に応じて、撮像素子への光の入射を制御するためのシャッターを配設してもよいし、固体撮像装置の目的に応じて光学カットフィルタを具備してもよい。
また、第１構成～第２構成の固体撮像装置にあっては、１つの撮像素子の上方に１つのオンチップ・マイクロ・レンズが配設されている形態とすることができるし、あるいは又、２つの撮像素子から撮像素子ブロックが構成されており、撮像素子ブロックの上方に１
つのオンチップ・マイクロ・レンズが配設されている形態とすることができる。
例えば、固体撮像装置を読出し用集積回路（ＲＯＩＣ）と積層する場合、読出し用集積回路及び銅（Ｃｕ）から成る接続部が形成された駆動用基板と、接続部が形成された撮像素子とを、接続部同士が接するように重ね合わせ、接続部同士を接合することで、積層することができるし、接続部同士をハンダバンプ等を用いて接合することもできる。
また、本開示の第１の態様～第２の態様に係る固体撮像装置を駆動するための駆動方法にあっては、全ての撮像素子において、一斉に、光電変換層に電荷を蓄積しながら、第１電極における電荷を系外に排出し、その後、全ての撮像素子において、一斉に、光電変換層に蓄積された電荷を第１電極に転送し、転送完了後、順次、各撮像素子において第１電極に転送された電荷を読み出す、各工程を繰り返す固体撮像装置の駆動方法とすることができる。
このような固体撮像装置の駆動方法にあっては、各撮像素子は、第２電極側から入射した光が第１電極には入射しない構造を有し、全ての撮像素子において、一斉に、光電変換層に電荷を蓄積しながら、第１電極における電荷を系外に排出するので、全撮像素子において同時に第１電極のリセットを確実に行うことができる。そして、その後、全ての撮像素子において、一斉に、光電変換層に蓄積された電荷を第１電極に転送し、転送完了後、順次、各撮像素子において第１電極に転送された電荷を読み出す。それ故、所謂グローバルシャッター機能を容易に実現することができる。
実施例１は、本開示の第１の態様に係る撮像素子等及び本開示の第３の態様に係る撮像素子等、本開示の積層型撮像素子、及び、本開示の第２の態様に係る固体撮像装置に関する。
実施例１の撮像素子（並置された２つの撮像素子）の一部分の模式的な断面図を図１Ａに示す。尚、図１Ａあるいは後述する図１Ｂの模式的な断面図は、例えば、図１５Ａの一点鎖線Ａ－Ａに沿ったと同様の模式的な断面図である。また、実施例１の撮像素子、積層型撮像素子の１つの模式的な一部断面図を図２に示し、実施例１の撮像素子、積層型撮像素子の等価回路図を図３及び図４に示し、実施例１の撮像素子を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図５に示す。更には、実施例１の撮像素子を構成する第１電極及び電荷蓄積用電極の模式的な配置図を図６及び図７に示し、実施例１の撮像素子の動作時の各部位における電位の状態を模式的に図８に示し、図８の各部位を説明するための実施例１の撮像素子、積層型撮像素子の等価回路図を図９Ａに示し、実施例１の固体撮像装置の概念図を図１０に示す。尚、層間絶縁層８１より下方に位置する各種の撮像素子構成要素を、図面を簡素化するために、便宜上、纏めて、参照番号９１で示す場合がある。
実施例１の撮像素子（例えば、後述する緑色光用撮像素子）、あるいは、後述する実施例２～実施例８の撮像素子は、第１電極１１、光電変換層１３及び第２電極１２が積層されて成る光電変換部を備えており、光電変換部は、更に、第１電極１１と離間して配置され、且つ、絶縁層８２を介して光電変換層１３と対向して配置された電荷蓄積用電極１４を備えている。
尚、図６に示す例にあっては、１つの撮像素子において、１つの第１電極１１に対応して１つの電荷蓄積用電極１４が設けられている。一方、図７に示す例（実施例１の変形例１）にあっては、２つの撮像素子において、２つの電荷蓄積用電極１４に対応して共通の１つの第１電極１１が設けられている。図１Ａに示す実施例１の撮像素子（並置された２つの撮像素子）の一部分の模式的な断面図は、図７に対応する。
光入射側に位置する第２電極１２は、後述する実施例３の撮像素子等を除き、複数の撮像素子において共通化されている。即ち、第２電極１２は所謂ベタ電極とされている。光電変換層１３は、複数の撮像素子において共通化されている。即ち、複数の撮像素子において１層の光電変換層１３が形成されている。
実施例１の積層型撮像素子は、実施例１の撮像素子あるいは後述する実施例２～実施例８の撮像素子を少なくとも１つ、実施例１にあっては実施例１の撮像素子あるいは後述する実施例２～実施例８の撮像素子を１つ、有する。
更には、実施例１の固体撮像装置は、実施例１あるいは後述する実施例２～実施例８の撮像素子の積層型撮像素子を、複数、備えている。
そして、実施例１の撮像素子において、光電変換層１３に光が入射して光電変換層１３において光電変換が生じるとき、電荷蓄積用電極１４に対向する光電変換層１３の部分１３Cに加えられる電位の絶対値は、隣接する撮像素子の間に位置する光電変換層１３の領域（光電変換層の領域－Ｂ）１３Bに加えられる電位の絶対値よりも大きな値である。
あるいは又、実施例１の撮像素子において、隣接する撮像素子の間に位置する光電変換層１３の領域（光電変換層の領域－Ｂ）１３Bに絶縁層８２を介して対向する領域には、電荷移動制御電極２１が形成されている。云い換えれば、隣接する撮像素子のそれぞれを構成する電荷蓄積用電極１４と電荷蓄積用電極１４とによって挟まれた領域（領域－ｂ）における絶縁層８２の部分（絶縁層８２の領域－Ｂ）８２Bの下に、電荷移動制御電極２１が形成されている。電荷移動制御電極２１は、電荷蓄積用電極１４と離間して設けられている。あるいは又、云い換えれば、電荷移動制御電極２１は、電荷蓄積用電極１４を取り囲んで、電荷蓄積用電極１４と離間して設けられており、電荷移動制御電極２１は絶縁層８２を介して、光電変換層の領域－Ｂ（１３B）と対向して配置されている。尚、図２においては、電荷移動制御電極２１の図示を省略したが、矢印「Ａ」の方向に電荷移動制御電極２１が形成されている。電荷移動制御電極２１は、図５の紙面、左右方向に配列された撮像素子において共通化されているし、図５の紙面、上下方向に配列された一対の撮像素子において共通化されている。
電荷移動制御電極２１、並びに、後述する接続孔２３、パッド部２２及び配線ＶOBを図示していない撮像素子を、便宜上、『本開示の基礎構造を有する撮像素子』と呼ぶ。図２は、本開示の基礎構造を有する撮像素子の模式的な一部断面図であり、図４２、図４３、図４４、図４５、図４６、図４７、図５４、図６１、図６２、図６４、図６５、図６６、図７１、図８８、図８９、図９１、図９２、図９３、図９４、図９５、図９６、図９７、図９８は、図２に示す本開示の基礎構造を有する撮像素子の各種変形例の模式的な一部断面図であり、電荷移動制御電極２１等の図示は省略している。
そして、半導体基板（より具体的には、シリコン半導体層）７０を更に備えており、光電変換部は、半導体基板７０の上方に配置されている。また、半導体基板７０に設けられ、第１電極１１及び第２電極１２が接続された駆動回路を有する制御部を更に備えている。ここで、半導体基板７０における光入射面を上方とし、半導体基板７０の反対側を下方とする。半導体基板７０の下方には複数の配線から成る配線層６２が設けられている。
半導体基板７０には、制御部を構成する少なくとも浮遊拡散層ＦＤ1及び増幅トランジスタＴＲ１ampが設けられており、第１電極１１は、浮遊拡散層ＦＤ1及び増幅トランジスタＴＲ１ampのゲート部に接続されている。半導体基板７０には、更に、制御部を構成するリセット・トランジスタＴＲ１rst及び選択トランジスタＴＲ１selが設けられている。浮遊拡散層ＦＤ1は、リセット・トランジスタＴＲ１rstの一方のソース／ドレイン領域に接続されており、増幅トランジスタＴＲ１ampの他方のソース／ドレイン領域は、選択トランジスタＴＲ１selの一方のソース／ドレイン領域に接続されており、選択トランジスタＴＲ１selの他方のソース／ドレイン領域は信号線ＶＳＬ1に接続されている。これらの増幅トランジスタＴＲ１amp、リセット・トランジスタＴＲ１rst及び選択トランジスタＴＲ１selは、駆動回路を構成する。
具体的には、実施例１の撮像素子、積層型撮像素子は、裏面照射型の撮像素子、積層型撮像素子であり、緑色光を吸収する第１タイプの緑色光電変換層を備えた緑色光に感度を有する第１タイプの実施例１の緑色光用撮像素子（以下、『第１撮像素子』と呼ぶ）、青色光を吸収する第２タイプの青色光電変換層を備えた青色光に感度を有する第２タイプの従来の青色光用撮像素子（以下、『第２撮像素子』と呼ぶ）、赤色光を吸収する第２タイプの赤色光電変換層を備えた赤色光に感度を有する第２タイプの従来の赤色光用撮像素子（以下、『第３撮像素子』と呼ぶ）の３つの撮像素子が積層された構造を有する。ここで赤色光用撮像素子（第３撮像素子）及び青色光用撮像素子（第２撮像素子）は、半導体基板７０内に設けられており、第２撮像素子の方が、第３撮像素子よりも光入射側に位置する。また、緑色光用撮像素子（第１撮像素子）は、青色光用撮像素子（第２撮像素子）の上方に設けられている。第１撮像素子、第２撮像素子及び第３撮像素子の積層構造によって、１画素が構成される。カラーフィルタは設けられていない。
第１撮像素子にあっては、層間絶縁層８１上に、第１電極１１及び電荷蓄積用電極１４が、離間して形成されている。また、層間絶縁層８１上に、電荷移動制御電極２１が、電荷蓄積用電極１４と離間して形成されている。層間絶縁層８１、電荷蓄積用電極１４及び電荷移動制御電極２１は、絶縁層８２によって覆われている。絶縁層８２上には光電変換層１３が形成され、光電変換層１３上には第２電極１２が形成されている。第２電極１２を含む全面には、保護層８３が形成されており、保護層８３上にオンチップ・マイクロ・レンズ９０が設けられている。第１電極１１、電荷蓄積用電極１４、電荷移動制御電極２１及び第２電極１２は、例えば、ＩＴＯ（仕事関数：約４．４ｅＶ）から成る透明電極から構成されている。光電変換層１３は、少なくとも緑色光に感度を有する周知の有機光電変換材料（例えば、ローダミン系色素、メラシアニン系色素、キナクリドン等の有機系材料）を含む層から構成されている。また、光電変換層１３は、更に、電荷蓄積に適した材料層を含む構成であってもよい。即ち、光電変換層１３と第１電極１１との間に（例えば、接続部６７内に）、更に、電荷蓄積に適した材料層が形成されていてもよい。層間絶縁層８１や絶縁層８２、保護層８３は、周知の絶縁材料（例えば、ＳｉＯ2やＳｉＮ）から構成されている。光電変換層１３と第１電極１１とは、絶縁層８２に設けられた接続部６７によって接続されている。接続部６７内には、光電変換層１３が延在している。即ち、光電変換層１３は、絶縁層８２に設けられた開口部８４内を延在し、第１電極１１と接続されている。
電荷蓄積用電極１４は駆動回路に接続されている。具体的には、電荷蓄積用電極１４は、層間絶縁層８１内に設けられた接続孔６６、パッド部６４及び配線ＶOAを介して、駆動回路を構成する垂直駆動回路１１２に接続されている。
電荷移動制御電極２１も駆動回路に接続されている。具体的には、電荷移動制御電極２１は、層間絶縁層８１内に設けられた接続孔２３、パッド部２２及び配線ＶOBを介して、駆動回路を構成する垂直駆動回路１１２に接続されている。より具体的には、電荷移動制御電極２１は、光電変換層１３の領域－Ｂ（１３B）に絶縁層８２を介して対向する領域（絶縁層の領域－Ｂ（８２B））に形成されている。云い換えれば、隣接する撮像素子のそれぞれを構成する電荷蓄積用電極１４と電荷蓄積用電極１４とによって挟まれた領域（領域－ｂ）における絶縁層８２の部分８２Bの下に、電荷移動制御電極２１が形成されている。電荷移動制御電極２１は、電荷蓄積用電極１４と離間して設けられている。あるいは又、云い換えれば、電荷移動制御電極２１は、電荷蓄積用電極１４を取り囲んで、電荷蓄積用電極１４と離間して設けられており、電荷移動制御電極２１は絶縁層８２を介して、光電変換層１３の領域－Ｂ（１３B）と対向して配置されている。
電荷蓄積用電極１４の大きさは第１電極１１よりも大きい。電荷蓄積用電極１４の面積をＳ1'、第１電極１１の面積をＳ1としたとき、限定するものではないが、
４≦Ｓ1'／Ｓ1
を満足することが好ましく、実施例１あるいは後述する実施例２～実施例８の撮像素子にあっては、限定するものではないが、例えば、
Ｓ1'／Ｓ1＝８
とした。尚、後述する実施例１３～実施例１６にあっては、３つの光電変換部セグメント１０1，１０2，１０3）の大きさを同じ大きさとし、平面形状も同じとした。
半導体基板７０の第１面（おもて面）７０Ａの側には素子分離領域７１が形成され、また、半導体基板７０の第１面７０Ａには酸化膜７２が形成されている。更には、半導体基板７０の第１面側には、第１撮像素子の制御部を構成するリセット・トランジスタＴＲ１rst、増幅トランジスタＴＲ１amp及び選択トランジスタＴＲ１selが設けられ、更に、第１浮遊拡散層ＦＤ1が設けられている。
リセット・トランジスタＴＲ１rstは、ゲート部５１、チャネル形成領域５１Ａ、及び、ソース／ドレイン領域５１Ｂ，５１Ｃから構成されている。リセット・トランジスタＴＲ１rstのゲート部５１はリセット線ＲＳＴ1に接続され、リセット・トランジスタＴＲ１rstの一方のソース／ドレイン領域５１Ｃは、第１浮遊拡散層ＦＤ1を兼ねており、他方のソース／ドレイン領域５１Ｂは、電源ＶDDに接続されている。
第１電極１１は、層間絶縁層８１内に設けられた接続孔６５、パッド部６３、半導体基板７０及び層間絶縁層７６に形成されたコンタクトホール部６１、層間絶縁層７６に形成された配線層６２を介して、リセット・トランジスタＴＲ１rstの一方のソース／ドレイン領域５１Ｃ（第１浮遊拡散層ＦＤ1）に接続されている。
増幅トランジスタＴＲ１ampは、ゲート部５２、チャネル形成領域５２Ａ、及び、ソース／ドレイン領域５２Ｂ，５２Ｃから構成されている。ゲート部５２は配線層６２を介して、第１電極１１及びリセット・トランジスタＴＲ１rstの一方のソース／ドレイン領域５１Ｃ（第１浮遊拡散層ＦＤ1）に接続されている。また、一方のソース／ドレイン領域５２Ｂは、電源ＶDDに接続されている。
選択トランジスタＴＲ１selは、ゲート部５３、チャネル形成領域５３Ａ、及び、ソース／ドレイン領域５３Ｂ，５３Ｃから構成されている。ゲート部５３は、選択線ＳＥＬ1に接続されている。また、一方のソース／ドレイン領域５３Ｂは、増幅トランジスタＴＲ１ampを構成する他方のソース／ドレイン領域５２Ｃと、領域を共有しており、他方のソース／ドレイン領域５３Ｃは、信号線（データ出力線）ＶＳＬ1（１１７）に接続されている。
第２撮像素子は、半導体基板７０に設けられたｎ型半導体領域４１を光電変換層として備えている。縦型トランジスタから成る転送トランジスタＴＲ２trsのゲート部４５が、ｎ型半導体領域４１まで延びており、且つ、転送ゲート線ＴＧ2に接続されている。また、転送トランジスタＴＲ２trsのゲート部４５の近傍の半導体基板７０の領域４５Ｃには、第２浮遊拡散層ＦＤ2が設けられている。ｎ型半導体領域４１に蓄積された電荷は、ゲート部４５に沿って形成される転送チャネルを介して第２浮遊拡散層ＦＤ2に読み出される。
第２撮像素子にあっては、更に、半導体基板７０の第１面側に、第２撮像素子の制御部を構成するリセット・トランジスタＴＲ２rst、増幅トランジスタＴＲ２amp及び選択トランジスタＴＲ２selが設けられている。
リセット・トランジスタＴＲ２rstは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。リセット・トランジスタＴＲ２rstのゲート部はリセット線ＲＳＴ2に接続され、リセット・トランジスタＴＲ２rstの一方のソース／ドレイン領域は電源ＶDDに接続され、他方のソース／ドレイン領域は、第２浮遊拡散層ＦＤ2を兼ねている。
増幅トランジスタＴＲ２ampは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。ゲート部は、リセット・トランジスタＴＲ２rstの他方のソース／ドレイン領域（第２浮遊拡散層ＦＤ2）に接続されている。また、一方のソース／ドレイン領域は、電源ＶDDに接続されている。
選択トランジスタＴＲ２selは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。ゲート部は、選択線ＳＥＬ2に接続されている。また、一方のソース／ドレイン領域は、増幅トランジスタＴＲ２ampを構成する他方のソース／ドレイン領域と、領域を共有しており、他方のソース／ドレイン領域は、信号線（データ出力線）ＶＳＬ2に接続されている。
第３撮像素子は、半導体基板７０に設けられたｎ型半導体領域４３を光電変換層として備えている。転送トランジスタＴＲ３trsのゲート部４６は転送ゲート線ＴＧ3に接続されている。また、転送トランジスタＴＲ３trsのゲート部４６の近傍の半導体基板７０の領域４６Ｃには、第３浮遊拡散層ＦＤ3が設けられている。ｎ型半導体領域４３に蓄積された電荷は、ゲート部４６に沿って形成される転送チャネル４６Ａを介して第３浮遊拡散層ＦＤ3に読み出される。
第３撮像素子にあっては、更に、半導体基板７０の第１面側に、第３撮像素子の制御部を構成するリセット・トランジスタＴＲ３rst、増幅トランジスタＴＲ３amp及び選択トランジスタＴＲ３selが設けられている。
リセット・トランジスタＴＲ３rstは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。リセット・トランジスタＴＲ３rstのゲート部はリセット線ＲＳＴ3に接続され、リセット・トランジスタＴＲ３rstの一方のソース／ドレイン領域は電源ＶDDに接続され、他方のソース／ドレイン領域は、第３浮遊拡散層ＦＤ3を兼ねている。
増幅トランジスタＴＲ３ampは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。ゲート部は、リセット・トランジスタＴＲ３rstの他方のソース／ドレイン領域（第３浮遊拡散層ＦＤ3）に接続されている。また、一方のソース／ドレイン領域は、電源ＶDDに接続されている。
選択トランジスタＴＲ３selは、ゲート部、チャネル形成領域、及び、ソース／ドレイン領域から構成されている。ゲート部は、選択線ＳＥＬ3に接続されている。また、一方のソース／ドレイン領域は、増幅トランジスタＴＲ３ampを構成する他方のソース／ドレイン領域と、領域を共有しており、他方のソース／ドレイン領域は、信号線（データ出力線）ＶＳＬ3に接続されている。
リセット線ＲＳＴ1，ＲＳＴ2，ＲＳＴ3、選択線ＳＥＬ1，ＳＥＬ2，ＳＥＬ3、転送ゲート線ＴＧ2，ＴＧ3は、駆動回路を構成する垂直駆動回路１１２に接続され、信号線（データ出力線）ＶＳＬ1，ＶＳＬ2，ＶＳＬ3は、駆動回路を構成するカラム信号処理回路１１３に接続されている。
ｎ型半導体領域４３と半導体基板７０の表面７０Ａとの間にはｐ+層４４が設けられており、暗電流発生を抑制している。ｎ型半導体領域４１とｎ型半導体領域４３との間には、ｐ+層４２が形成されており、更には、ｎ型半導体領域４３の側面の一部はｐ+層４２によって囲まれている。半導体基板７０の裏面７０Ｂの側には、ｐ+層７３が形成されており、ｐ+層７３から半導体基板７０の内部のコンタクトホール部６１を形成すべき部分には、ＨｆＯ2膜７４及び絶縁膜７５が形成されている。層間絶縁層７６には、複数の層に亙り配線が形成されているが、図示は省略した。
ＨｆＯ2膜７４は、負の固定電荷を有する膜であり、このような膜を設けることによって、暗電流の発生を抑制することができる。尚、ＨｆＯ2膜の代わりに、酸化アルミニウム（Ａｌ2Ｏ3）膜、酸化ジルコニウム（ＺｒＯ2）膜、酸化タンタル（Ｔａ2Ｏ5）膜、酸化チタン（ＴｉＯ2）膜、酸化ランタン（Ｌａ2Ｏ3）膜、酸化プラセオジム（Ｐｒ2Ｏ3）膜、酸化セリウム（ＣｅＯ2）膜、酸化ネオジム（Ｎｄ2Ｏ3）膜、酸化プロメチウム（Ｐｍ2Ｏ3）膜、酸化サマリウム（Ｓｍ2Ｏ3）膜、酸化ユウロピウム（Ｅｕ2Ｏ3）膜、酸化ガドリニウム（（Ｇｄ2Ｏ3）膜、酸化テルビウム（Ｔｂ2Ｏ3）膜、酸化ジスプロシウム（Ｄｙ2Ｏ3）膜、酸化ホルミウム（Ｈｏ2Ｏ3）膜、酸化ツリウム（Ｔｍ2Ｏ3）膜、酸化イッテルビウム（Ｙｂ2Ｏ3）膜、酸化ルテチウム（Ｌｕ2Ｏ3）膜、酸化イットリウム（Ｙ2Ｏ3）膜、窒化ハフニウム膜、窒化アルミニウム膜、酸窒化ハフニウム膜、酸窒化アルミニウム膜を用いることもできる。これらの膜の成膜方法として、例えば、ＣＶＤ法、ＰＶＤ法、ＡＬＤ法が挙げることができる。
以下、図８及び図９Ａを参照して、実施例１の撮像素子（第１撮像素子）の動作を説明する。実施例１の撮像素子は、半導体基板７０に設けられ、駆動回路を有する制御部を更に備えており、第１電極１１、第２電極１２、電荷蓄積用電極１４及び電荷移動制御電極２１は、駆動回路に接続されている。ここで、第１電極１１の電位を第２電極１２の電位よりも高くした。即ち、例えば、第１電極１１を正の電位とし、第２電極１２を負の電位とし、光電変換層１３において光電変換によって生成した電子が浮遊拡散層に読み出される。他の実施例においても同様とする。尚、第１電極１１を負の電位とし、第２電極１２を正の電位とし、光電変換層１３において光電変換に基づき生成した正孔が浮遊拡散層に読み出される形態にあっては、以下の述べる電位の高低を逆にすればよい。
図８、後述する実施例１１における図５１、図５２、実施例１２における図５８、図５９中で使用している符号は、以下のとおりである。尚、図９Ａ、図９Ｂ及び図９Ｃは、図８（実施例１）、図５１（実施例１１）及び図５８（実施例１２）の各部位を説明するための実施例１、実施例１１及び実施例１２の撮像素子、積層型撮像素子の等価回路図である。
ＰA・・・・・電荷蓄積用電極１４あるいは転送制御用電極（電荷転送電極）１５と第１電極１１の中間に位置する領域と対向した光電変換層１３の領域の点ＰAにおける電位
ＰB・・・・・電荷移動制御電極２１と対向した光電変換層１３の領域の点ＰBにおける電位
ＰC・・・・・電荷蓄積用電極１４と対向した光電変換層１３の領域の点ＰCにおける電
位
ＰC1・・・・・電荷蓄積用電極セグメント１４Ａと対向した光電変換層１３の領域の点ＰC1における電位
ＰC2・・・・・電荷蓄積用電極セグメント１４Ｂと対向した光電変換層１３の領域の点ＰC2における電位
ＰC3・・・・・電荷蓄積用電極セグメント１４Ｃと対向した光電変換層１３の領域の点ＰC3における電位
ＰD・・・・・転送制御用電極（電荷転送電極）１５と対向した光電変換層１３の領域の点ＰDにおける電位
ＦＤ・・・・・第１浮遊拡散層ＦＤ1における電位
ＶOA・・・・・電荷蓄積用電極１４における電位
ＶOA-A・・・・電荷蓄積用電極セグメント１４Ａにおける電位
ＶOA-B・・・・電荷蓄積用電極セグメント１４Ｂにおける電位
ＶOA-C・・・・電荷蓄積用電極セグメント１４Ｃにおける電位
ＶOT・・・・・転送制御用電極（電荷転送電極）１５における電位
ＲＳＴ・・・・リセット・トランジスタＴＲ１rstのゲート部５１における電位
ＶDD・・・・・電源の電位
ＶＳＬ1・・・信号線（データ出力線）ＶＳＬ1
ＴＲ１rst・・リセット・トランジスタＴＲ１rst
ＴＲ１amp・・増幅トランジスタＴＲ１amp
ＴＲ１sel・・選択トランジスタＴＲ１sel
電荷蓄積期間においては、駆動回路から、第１電極１１に電位Ｖ11が印加され、電荷蓄積用電極１４に電位Ｖ12が印加され、電荷移動制御電極２１に電位Ｖ13が印加される。光電変換層１３に入射された光によって光電変換層１３において光電変換が生じる。光電変換によって生成した正孔は、第２電極１２から配線ＶOUを介して駆動回路へと送出される。一方、第１電極１１の電位を第２電極１２の電位よりも高くしたので、即ち、例えば、第１電極１１に正の電位が印加され、第２電極１２に負の電位が印加されるとしたので、Ｖ12≧Ｖ11、好ましくは、Ｖ12＞Ｖ11とし、Ｖ12＞Ｖ13とする。これによって、光電変換によって生成した電子は、電荷蓄積用電極１４に引き付けられ、電荷蓄積用電極１４と対向した光電変換層１３の領域１３Cに止まる。即ち、光電変換層１３に電荷が蓄積される。Ｖ12＞Ｖ11であるが故に、光電変換層１３の内部に生成した電子が、第１電極１１に向かって移動することはない。また、Ｖ12＞Ｖ13であるが故に、光電変換層１３の内部に生成した電子が、電荷移動制御電極２１に向かって移動することもない。即ち、光電変換によって生成した電荷が隣接する撮像素子に流れ込むことを抑制することができる。光電変換の時間経過に伴い、電荷蓄積用電極１４と対向した光電変換層１３の領域における電位は、より負側の値となる。
電荷蓄積期間の後期において、リセット動作がなされる。これによって、第１浮遊拡散層ＦＤ1の電位がリセットされ、第１浮遊拡散層ＦＤ1の電位は電源の電位ＶDDとなる。
リセット動作の完了後、電荷の読み出しを行う。即ち、電荷転送期間において、駆動回路から、第１電極１１に電位Ｖ21が印加され、電荷蓄積用電極１４に電位Ｖ22が印加され、電荷移動制御電極２１に電位Ｖ23が印加される。ここで、Ｖ21＞Ｖ22＞Ｖ23とする。これによって、電荷蓄積用電極１４と対向した光電変換層１３の領域に止まっていた電子は、第１電極１１、更には、第１浮遊拡散層ＦＤ1へと読み出される。即ち、光電変換層１３に蓄積された電荷が制御部に読み出される。また、Ｖ22＞Ｖ23であるが故に、光電変換層１３の内部に生成した電子が、電荷移動制御電極２１に向かって移動することはない。即ち、光電変換によって生成した電荷が隣接する撮像素子に流れ込むことを抑制することができる。
以上で、電荷蓄積、リセット動作、電荷転送といった一連の動作が完了する。
第１浮遊拡散層ＦＤ1へ電子が読み出された後の増幅トランジスタＴＲ１amp、選択トランジスタＴＲ１selの動作は、従来のこれらのトランジスタの動作と同じである。また、第２撮像素子、第３撮像素子の電荷蓄積、リセット動作、電荷転送といった一連の動作は、従来の電荷蓄積、リセット動作、電荷転送といった一連の動作と同様である。また、第１浮遊拡散層ＦＤ1のリセットノイズは、従来と同様に、相関２重サンプリング（ＣＤＳ，Correlated Double Sampling）処理によって除去することができる。
以上のとおり、実施例１あるいは後述する実施例２～実施例８の撮像素子にあっては、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極が備えられているので、光電変換部に光が照射され、光電変換部において光電変換されるとき、光電変換層と絶縁層と電荷蓄積用電極とによって一種のキャパシタが形成され、光電変換層に電荷を蓄えることができる。それ故、露光開始時、電荷蓄積部を完全空乏化し、電荷を消去することが可能となる。その結果、ｋＴＣノイズが大きくなり、ランダムノイズが悪化し、撮像画質の低下をもたらすといった現象の発生を抑制することができる。また、全画素を一斉にリセットすることができるので、所謂グローバルシャッター機能を実現することができる。
しかも、実施例１の撮像素子にあっては、光電変換層に光が入射して光電変換層において光電変換が生じるとき、電荷蓄積用電極に対向する光電変換層の部分に加えられる電位の絶対値は、光電変換層の領域－Ｂに加えられる電位の絶対値よりも大きな値であるが故に、光電変換によって生成した電荷は電荷蓄積用電極に対向する光電変換層の部分に強く引き付けられる。その結果、光電変換によって生成した電荷が隣接する撮像素子に流れ込むことを抑制することができるので、撮影された映像（画像）に品質劣化が生じることが無い。あるいは又、光電変換層の領域－Ｂに絶縁層を介して対向する領域には電荷移動制御電極が形成されているが故に、電荷移動制御電極の上方に位置する光電変換層の領域－Ｂの電界や電位を制御することができる。その結果、光電変換によって生成した電荷が隣接する撮像素子に流れ込むことを電荷移動制御電極によって抑制することができるので、撮影された映像（画像）に品質劣化が生じることが無い。
図１０に、実施例１の固体撮像装置の概念図を示す。実施例１の固体撮像装置１００は、積層型撮像素子１０１が２次元アレイ状に配列された撮像領域１１１、並びに、その駆動回路（周辺回路）としての垂直駆動回路１１２、カラム信号処理回路１１３、水平駆動回路１１４、出力回路１１５及び駆動制御回路１１６等から構成されている。尚、これらの回路は周知の回路から構成することができるし、また、他の回路構成（例えば、従来のＣＣＤ型固体撮像装置やＣＭＯＳ型固体撮像装置にて用いられる各種の回路）を用いて構成することができることは云うまでもない。尚、図１０において、積層型撮像素子１０１における参照番号「１０１」の表示は、１行のみとした。
駆動制御回路１１６は、垂直同期信号、水平同期信号及びマスター・クロックに基づいて、垂直駆動回路１１２、カラム信号処理回路１１３及び水平駆動回路１１４の動作の基準となるクロック信号や制御信号を生成する。そして、生成されたクロック信号や制御信号は、垂直駆動回路１１２、カラム信号処理回路１１３及び水平駆動回路１１４に入力される。
垂直駆動回路１１２は、例えば、シフトレジスタによって構成され、撮像領域１１１の各積層型撮像素子１０１を行単位で順次垂直方向に選択走査する。そして、各積層型撮像素子１０１における受光量に応じて生成した電流（信号）に基づく画素信号（画像信号）
は、信号線（データ出力線）１１７，ＶＳＬを介してカラム信号処理回路１１３に送られる。
カラム信号処理回路１１３は、例えば、積層型撮像素子１０１の列毎に配置されており、１行分の積層型撮像素子１０１から出力される画像信号を撮像素子毎に黒基準画素（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅の信号処理を行う。カラム信号処理回路１１３の出力段には、水平選択スイッチ（図示せず）が水平信号線１１８との間に接続されて設けられる。
水平駆動回路１１４は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路１１３の各々を順次選択し、カラム信号処理回路１１３の各々から信号を水平信号線１１８に出力する。
出力回路１１５は、カラム信号処理回路１１３の各々から水平信号線１１８を介して順次供給される信号に対して、信号処理を行って出力する。
実施例１の撮像素子、積層型撮像素子の変形例（実施例１の変形例２）の等価回路図を図１１に示し、実施例１の撮像素子の変形例（実施例１の変形例２）を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図１２に示すように、リセット・トランジスタＴＲ１rstの他方のソース／ドレイン領域５１Ｂを、電源ＶDDに接続する代わりに、接地してもよい。
実施例１の撮像素子、積層型撮像素子は、例えば、以下の方法で作製することができる。即ち、先ず、ＳＯＩ基板を準備する。そして、ＳＯＩ基板の表面に第１シリコン層をエピタキシャル成長法に基づき形成し、この第１シリコン層に、ｐ+層７３、ｎ型半導体領域４１を形成する。次いで、第１シリコン層上に第２シリコン層をエピタキシャル成長法に基づき形成し、この第２シリコン層に、素子分離領域７１、酸化膜７２、ｐ+層４２、ｎ型半導体領域４３、ｐ+層４４を形成する。また、第２シリコン層に、撮像素子の制御部を構成する各種トランジスタ等を形成し、更にその上に、配線層６２や層間絶縁層７６、各種配線を形成した後、層間絶縁層７６と支持基板（図示せず）とを貼り合わせる。その後、ＳＯＩ基板を除去して第１シリコン層を露出させる。尚、第２シリコン層の表面が半導体基板７０の表面７０Ａに該当し、第１シリコン層の表面が半導体基板７０の裏面７０Ｂに該当する。また、第１シリコン層と第２シリコン層を纏めて半導体基板７０と表現している。次いで、半導体基板７０の裏面７０Ｂの側に、コンタクトホール部６１を形成するための開口部を形成し、ＨｆＯ2膜７４、絶縁膜７５及びコンタクトホール部６１を形成し、更に、パッド部６３，６４，２２、層間絶縁層８１、接続孔６５，６６，２３、第１電極１１、電荷蓄積用電極１４、電荷移動制御電極２１、絶縁層８２を形成する。次に、接続部６７を開口し、光電変換層１３、第２電極１２、保護層８３及びオンチップ・マイクロ・レンズ９０を形成する。以上によって、実施例１の撮像素子、積層型撮像素子を得ることができる。
実施例１の撮像素子を構成する第１電極及び電荷蓄積用電極の別の変形例の模式的な配置図を、図１３（実施例１の変形例３）、図１４Ａ（実施例１の変形例４）、図１４Ｂ、図１５Ａ（実施例１の変形例５）及び図１５Ｂに示すが、これらの図面に示す例にあっては、４つの撮像素子において、４つの電荷蓄積用電極１４に対応して共通の１つの第１電極１１が設けられている。そして、図１３に示す例にあっては、電荷蓄積用電極１４と電荷蓄積用電極１４とによって挟まれた領域（領域－ｂ）における絶縁層８２の部分８２Bの下に、電荷移動制御電極２１が形成されている。一方、図１４Ａに示す例にあっては、４つの電荷蓄積用電極１４によって囲まれた領域における絶縁層８２の部分の下に、電荷移動制御電極２１が形成されている。図１５Ａに示す例は、図１３及び図１４Ａに示す例
の組合せであり、図１５Ｂに示す例は、図１４Ｂ及び図１５Ａに示す例の組合せである。尚、図１３、図１４Ａ、図１４Ｂ、図１５Ａ及び図１５Ｂに示す例は、第１構成及び第２構成の固体撮像装置でもある。
図１４Ｂに示す例では、４つの撮像素子において、４つの電荷蓄積用電極１４に対応して共通の１つの第１電極１１が設けられており、４つの電荷蓄積用電極１４によって囲まれた領域における絶縁層８２の部分の下に、電荷移動制御電極２１が形成されており、更には、４つの電荷蓄積用電極１４によって囲まれた領域における絶縁層８２の部分の下に電荷排出電極２５が形成されている。電荷排出電極２５は、例えば、光電変換層１３のフローティングディフュージョンやオーバーフロードレインとして用いることができる。電荷排出電極２５と光電変換層１３とは、絶縁層８２に設けられた開口部を介して接続されている。即ち、光電変換層１３と第１電極１１との関係と同様に、絶縁層８２に設けられた開口部内を光電変換層１３が延在し、この光電変換層１３の延在部が電荷排出電極２５と接している。電荷排出電極２５は、層間絶縁層８１内に設けられた接続孔２５Ａ、パッド部２５Ｂ及び配線（図示せず）を介して、駆動回路を構成する垂直駆動回路１１２に接続されている。このような電荷排出電極２５は他の実施例にも適用することができる。尚、参考のため、図１５Ａに示した実施例１の変形例５において、電荷移動制御電極２１を電荷排出電極２５に置き換えたと想定したときの図１５Ａの一点鎖線Ａ－Ａに沿った模式的な断面図を図１６Ｂに示す。
あるいは又、図１５Ｂに示す例では、４つの撮像素子において、４つの電荷蓄積用電極１４に対応して共通の１つの第１電極１１が設けられており、電荷蓄積用電極１４の間に位置する領域における絶縁層８２の部分の下に、電荷移動制御電極２１が形成されており、更には、４つの電荷蓄積用電極１４によって囲まれた領域における絶縁層８２の部分の下に電荷排出電極２５が形成されている。電荷排出電極２５と光電変換層１３とは、絶縁層８２に設けられた開口部を介して接続されている。即ち、光電変換層１３と第１電極１１との関係と同様に、絶縁層８２に設けられた開口部内を光電変換層１３が延在し、この光電変換層１３の延在部が電荷排出電極２５と接している。図１５Ｂに示した実施例１の変形例５の図１５Ｂの一点鎖線Ｂ－Ｂに沿った模式的な断面図を図１６Ａに示す。
あるいは又、実施例１の撮像素子（並置された２つの撮像素子）の変形例（実施例１の変形例６）の一部分の模式的な断面図を図１Ｂに示すが、光電変換層を、下層半導体層１３DNと、上層光電変換層１３UPの積層構造とすることができる。上層光電変換層１３UP及び下層半導体層１３DNは、複数の撮像素子において共通化されている。即ち、複数の撮像素子において１層の上層光電変換層１３UP及び下層半導体層１３DNが形成されている。このように下層半導体層１３DNを設けることで、例えば、電荷蓄積時の再結合を防止することができる。また、光電変換層１３に蓄積した電荷の第１電極１１への電荷転送効率を増加させることができる。更には、光電変換層１３で生成された電荷を一時的に保持し、転送のタイミング等を制御することができる。また、暗電流の生成を抑制することができる。上層光電変換層１３UPを構成する材料は、光電変換層１３を構成する各種材料から、適宜、選択すればよい。一方、下層半導体層１３DNを構成する材料として、バンドギャップエネルギーの値が大きく（例えば、３．０ｅＶ以上のバンドギャップエネルギーの値）、しかも、光電変換層を構成する材料よりも高い移動度を有する材料を用いることが好ましく、具体的には、例えば、ＩＧＺＯ等の酸化物半導体材料を挙げることができる。あるいは又、下層半導体層１３DNを構成する材料として、蓄積すべき電荷が電子である場合、光電変換層を構成する材料のイオン化ポテンシャルよりも大きなイオン化ポテンシャルを有する材料を挙げることができる。あるいは又、下層半導体層を構成する材料における不純物濃度は１×１０18ｃｍ-3以下であることが好ましい。尚、この実施例１の変形例６の構成、構造は、他の実施例に適用することができる。
実施例２は、本開示の第２の態様に係る撮像素子等に関する。実施例２の撮像素子（並置された２つの撮像素子）の一部分の模式的な断面図を図１７Ａに示す。実施例２の撮像素子において、第１電極１１と電荷蓄積用電極１４との間に位置する光電変換層１３の領域（光電変換層の領域－Ａ）１３Aの幅ＷAは、隣接する撮像素子の間に位置する光電変換層１３の領域（光電変換層の領域－Ｂ）１３Bの幅ＷBよりも狭い。（ＷA／ＷB）の値として、
１／２≦（ＷA／ＷB）＜１
を例示することができ、実施例２において、具体的には、
（ＷA／ＷB）＝２／３
とした。
以上の点を除き、実施例２の撮像素子における構成、構造は、本開示の基礎構造を有する撮像素子と同様とすることができるので、詳細な説明は省略する。
このように、実施例２の撮像素子にあっては、第１電極と電荷蓄積用電極との間に位置する光電変換層の領域の幅が、隣接する撮像素子の間に位置する光電変換層の領域の幅ＷBよりも狭いが故に、光電変換によって生成した電荷が隣接する撮像素子に流れ込むことを抑制することができるので、撮影された映像（画像）に品質劣化が生じることが無い。
実施例３は、本開示の第４の態様に係る撮像素子等に関する。実施例３の撮像素子（並置された２つの撮像素子）の一部分の模式的な断面図を図１７Ｂに示し、実施例３の撮像素子（並置された２×２の撮像素子）の一部分の模式的な平面図を図１９及び図２０に示す。実施例３の撮像素子において、隣接する撮像素子の間に位置する光電変換層１３の領域１３Bの上には、第２電極１２が形成される代わりに、電荷移動制御電極２４が形成されている。電荷移動制御電極２４は、第２電極１２と離間して設けられている。云い換えれば、第２電極１２は撮像素子毎に設けられており、電荷移動制御電極２４は、第２電極１２の少なくとも一部を取り囲んで、第２電極１２と離間して、光電変換層１３の領域－Ｂの上に設けられている。電荷移動制御電極２４は、第２電極１２と同じレベルに形成されている。
また、実施例３の撮像素子（並置された２つの撮像素子）の一部分の模式的な断面図を図１８Ａに示すように、第２電極１２が複数に分割され、各分割された第２電極１２に個別に異なる電位を印加してもよい。更には、図１８Ｂに示すように、分割された第２電極１２と第２電極１２との間に電荷移動制御電極２４が設けられていてもよい。
尚、図１９に示す例にあっては、１つの撮像素子において、１つの第１電極１１に対応して１つの電荷蓄積用電極１４が設けられている。一方、図２０に示す例（実施例３の変形例１）にあっては、２つの撮像素子において、２つの電荷蓄積用電極１４に対応して共通の１つの第１電極１１が設けられている。図１７Ｂに示す実施例３の撮像素子（並置された２つの撮像素子）の一部分の模式的な断面図は、図２０に対応する。
実施例３にあっては、光入射側に位置する第２電極１２は、図１９の紙面、左右方向に配列された撮像素子において共通化されているし、図１９の紙面、上下方向に配列された一対の撮像素子において共通化されている。また、電荷移動制御電極２４も、図１９の紙面、左右方向に配列された撮像素子において共通化されているし、図１９の紙面、上下方向に配列された一対の撮像素子において共通化されている。第２電極１２及び電荷移動制御電極２４は、光電変換層１３の上に第２電極１２及び電荷移動制御電極２４を構成する材料層を成膜した後、この材料層をパターニングすることで得ることができる。第２電極
１２、電荷移動制御電極２４のそれぞれは、別々に配線（図示せず）に接続されており、これらの配線は駆動回路に接続されている。第２電極１２に接続された配線は、複数の撮像素子において共通化されている。電荷移動制御電極２４に接続された配線も、複数の撮像素子において共通化されている。
実施例３の撮像素子にあっては、電荷蓄積期間において、駆動回路から、第２電極１２に電位Ｖ2'が印加され、電荷移動制御電極２４に電位Ｖ13'が印加され、光電変換層１３に電荷が蓄積され、電荷転送期間において、駆動回路から、第２電極１２に電位Ｖ2"が印加され、電荷移動制御電極２４に電位Ｖ23"が印加され、光電変換層１３に蓄積された電荷が第１電極１１を経由して制御部に読み出される。ここで、第１電極１１の電位が第２電極１２の電位よりも高いとしたので、
Ｖ2'≧Ｖ13'、且つ、Ｖ2"≧Ｖ23"
である。
ところで、図１に示したような第１電極１１に隣接して電荷移動制御電極２１が設けられている構造にあっては、以下のような問題が生じる場合がある。即ち、電荷蓄積期間においては、駆動回路から、第１電極１１に電位Ｖ11が印加され、電荷蓄積用電極１４に電位Ｖ12が印加され、電荷移動制御電極２１に電位Ｖ13が印加され、第２電極１２に電位Ｖ2が印加される。ここで、例えば、Ｖ12＞Ｖ11＞Ｖ2、Ｖ12＞Ｖ13＞Ｖ2とされる。第１電極１１の上方に位置する光電変換層１３の内部における電位を図２１Ａ及び図２１Ｂにおいて、「Ａ」で示す。一方、電荷移動制御電極２１の上方に位置する光電変換層１３の内部における電位は、電荷移動制御電極２１に電位Ｖ13が印加され、電荷蓄積用電極１４に電位が加えられていない場合には、図２１Ａにおいて「Ｂ」で示すように、単調に変化するはずである。然るに、電荷蓄積用電極１４に電位Ｖ12が印加されているので、電荷蓄積用電極１４の影響を受け、図２１Ａにおいて「Ｃ」で示すように変化する。即ち、絶縁層８２の内部において、電位は電荷移動制御電極２１に向かって低下する。その結果、電荷蓄積期間において、電荷蓄積用電極１４の上方の絶縁層８２の領域に正孔が蓄積され、光電変換によって生成した電荷が、電荷蓄積用電極に対向する光電変換層の部分に引き付けられる状態が弱くなる虞がある。
一方、実施例３にあっては、第２電極１２と同じレベルに電荷移動制御電極２４が形成されており、電荷移動制御電極２４に電位Ｖ13'が印加されるので、電荷移動制御電極２４の下方に位置する光電変換層１３の内部における電位は、図２１Ｂにおいて「Ｂ」で示すように、単調に増加する。そして、電荷移動制御電極２４の下方に位置する光電変換層１３の下方には電荷移動制御電極２１が存在しないので、絶縁層８２の内部において、電位は更に単調に増加する。その結果、電荷蓄積期間において、電荷移動制御電極２４の下方の絶縁層８２の領域に正孔が蓄積されることがなく、光電変換によって生成した電荷が、電荷蓄積用電極に対向する光電変換層の部分に引き付けられる状態が弱くなるといった現象の発生を抑制することができるので、撮影された映像（画像）に品質劣化が生じることを一層確実に防止することができる。
以上のとおり、実施例３の撮像素子にあっては、隣接する撮像素子の間に位置する光電変換層の領域の上には、第２電極が形成される代わりに、電荷移動制御電極が形成されているが故に、光電変換によって生成した電荷が隣接する撮像素子に流れ込むことを電荷移動制御電極によって抑制することができるので、撮影された映像（画像）に品質劣化が生じることが無い。
実施例３の撮像素子の変形例（実施例３の変形例２）の一部分の模式的な平面図を、図２２Ａ及び図２２Ｂに示す。尚、図２２Ａ、図２３Ａ、図２５Ａ、図２６Ａ、図２７Ａ及び図２８Ａにあっては、４つの撮像素子において、４つの電荷蓄積用電極１４に対応して共通の１つの第１電極１１が設けられている例を示している。そして、図２２Ｂに示すように、第２電極１２は、電荷蓄積用電極１４の上方に、電荷蓄積用電極１４と概ね同じ大きさで設けられている。第２電極１２は電荷移動制御電極２４に囲まれている。電荷移動制御電極２４は各撮像素子において共通に設けられている。第２電極１２及び電荷移動制御電極２４を含む光電変換層１３上には絶縁膜（図示せず）が形成されており、第２電極１２の上方の絶縁膜には、第２電極１２と接続されたコンタクトホール（図示せず）が形成されており、絶縁膜上には、コンタクトホールと接続された配線ＶOU（図示せず）が設けられている。尚、第２電極１２、絶縁膜、コンタクトホール、配線ＶOUの構成、構造に関しては、以下の変形例においても同様である。また、図２２Ａ、図２２Ｂ、図２３Ａ、図２３Ｂ、図２３Ｃ、図２５Ａ、図２５Ｂ、図２６Ａ、図２６Ｂ、図２７Ａ、図２７Ｂ、図２８Ａ、図２８に示す例は、第１構成及び第２構成の固体撮像装置でもある。
実施例３の変形例３の一部分の模式的な平面図を、図２３Ａ、図２３Ｂ及び図２３Ｃに示す。図２３Ｂ及び図２３Ｃに示すように、第２電極１２は、電荷蓄積用電極１４の上方に、電荷蓄積用電極１４と概ね同じ大きさで設けられている。第２電極１２は電荷移動制御電極２４に囲まれている。電荷移動制御電極２４は４つの撮像素子において共通に設けられている。共通部分は、光電変換層１３上に形成されている。尚、図２３Ｃに示す例では、第２電極１２は、隣接する撮像素子の第２電極へと延びている。
実施例３の撮像素子（並置された２つの撮像素子）の変形例（実施例３の変形例４Ａ）の一部分の模式的な断面図を図２４Ａに示し、一部分の模式的な平面図を図２５Ａ及び図２５Ｂに示す。実施例３の変形例４Ａにおいて、第２電極１２は撮像素子毎に設けられており、電荷移動制御電極２４は、第２電極１２の少なくとも一部を取り囲んで、第２電極１２と離間して設けられており、電荷移動制御電極２４の下方には、電荷蓄積用電極１４の一部が存在する。第２電極１２は、電荷蓄積用電極１４の上方に、電荷蓄積用電極１４より小さい大きさで設けられている。
実施例３の撮像素子（並置された２つの撮像素子）の変形例（実施例３の変形例４Ｂ）の一部分の模式的な断面図を図２４Ｂに示し、一部分の模式的な平面図を、図２６Ａ及び図２６Ｂに示す。変形例４Ｂにおいて、第２電極１２は撮像素子毎に設けられており、電荷移動制御電極２４は、第２電極１２の少なくとも一部を取り囲んで、第２電極１２と離間して設けられており、電荷移動制御電極２４の下方には、電荷蓄積用電極１４の一部が存在し、しかも、電荷移動制御電極（上部電荷移動制御電極）２４の下方には、電荷移動制御電極（下部電荷移動制御電極）２１が設けられている。第２電極１２の大きさは、変形例４Ａよりも小さい。即ち、電荷移動制御電極２４と対向する第２電極１２の領域は、変形例４Ａにおける電荷移動制御電極２４と対向する第２電極１２の領域よりも、第１電極１１側に位置する。電荷蓄積用電極１４は、電荷移動制御電極２１によって囲まれている。
実施例３の撮像素子の変形例（実施例３の変形例４Ｃ）の一部分の模式的な平面図を、図２７Ａ及び図２７Ｂに示す。変形例４Ｃにあっては、実施例３の変形例４Ｂと同様に、電荷移動制御電極２４の下方に電荷蓄積用電極１４の一部が存在している。第２電極１２の大きさは、変形例４Ａよりも小さい。即ち、電荷移動制御電極２４と対向する第２電極１２の領域は、変形例４Ａにおける電荷移動制御電極２４と対向する第２電極１２の領域よりも、第１電極１１側に位置する。また、電荷移動制御電極２４は、外側電荷移動制御電極２４1、及び、外側電荷移動制御電極２４1と第２電極１２との間に設けられた内側電荷移動制御電極２４2から構成されている。電荷蓄積用電極１４は、電荷移動制御電極２１によって囲まれている。電荷転送期間において、（外側電荷移動制御電極２４1に印加される電位）＜（内側電荷移動制御電極２４2に印加される電位）＜（第２電極１１に印加される電位）の関係を満たすことで、電荷の転送を一層効果的に行うことができる。
実施例３の撮像素子の変形例（実施例３の変形例４Ｄ）の一部分の模式的な平面図を、図２８Ａ及び図２８Ｂに示す。変形例４Ｄにあっては、実施例３の変形例４Ｂと同様に、電荷移動制御電極（上部電荷移動制御電極）２４の下方に、電荷移動制御電極（下部電荷移動制御電極）２１が設けられている。第２電極１２の大きさは、変形例４Ｂよりも小さい。即ち、電荷移動制御電極２４と対向する第２電極１２の領域は、変形例４Ｂにおける電荷移動制御電極２４と対向する第２電極１２の領域よりも、第１電極１１側に位置する。また、電荷移動制御電極２４と第２電極１２との間の間隔は、変形例４Ｂよりも広い。電荷蓄積用電極１４は、電荷移動制御電極２１によって囲まれている。電荷移動制御電極２４と第２電極１２との間の領域の下に位置する光電変換層１３の領域には、電荷移動制御電極２４と第２電極１２とのカップリングによって生成した電位が加わる。
図２９Ａ、図２９Ｂ及び図２９Ｃには、それぞれ、実施例３の変形例４Ｂ、実施例３の変形例４Ｃ及び実施例３の変形例４Ｄにおける（電荷転送時）の各部位における電位の状態を模式的に示す。
実施例４は、本開示の第５の態様に係る撮像素子等に関する。実施例４の撮像素子（並置された２つの撮像素子）の一部分の模式的な断面図を図３０に示す。実施例４の撮像素子において、第１電極１１と電荷蓄積用電極１４との間の領域（領域－ａ）８２A［具体的には、第１電極１１と電荷蓄積用電極１４との間に位置する絶縁層８２の領域８２A］を構成する絶縁材料（絶縁材料－Ａ）８２A'の比誘電率の値εAは、隣接する撮像素子の間の領域（領域－ｂ）８２B［具体的には、隣接する撮像素子の間に位置する絶縁層８２の領域８２B］を構成する絶縁材料（絶縁材料－Ｂ）８２B'の比誘電率の値εBよりも高い。絶縁材料－Ａ（８２A'）及び絶縁材料－Ｂ（８２B'）は、電荷蓄積用電極１４を覆う絶縁層８２のレベルに形成されている。即ち、絶縁層８２を、電荷蓄積用電極１４と電荷蓄積用電極１４との間を埋める下層絶縁層と、電荷蓄積用電極１４を覆い、且つ、下層絶縁層の上に形成された上層絶縁層の２層で表現したとき、絶縁材料－Ａ（８２A'）及び絶縁材料－Ｂ（８２B'）は、上層絶縁層の一部［具体的には、第１電極１１と電荷蓄積用電極１４との間に位置する絶縁層８２の領域８２Aにおける上層絶縁層の部分、及び、隣接する撮像素子の間の領域（領域－ｂ）８２Bにおける上層絶縁層の部分］を占めている。
実施例４の撮像素子、積層型撮像素子は、実施例１の撮像素子、積層型撮像素子の製造工程において、絶縁層８２を形成する際、絶縁材料－Ａ（８２A'）及び絶縁材料－Ｂ（８２B'）から構成された絶縁層８２の領域８２A，８２Bを併せて形成すればよい。
実施例４の撮像素子にあっては、第１電極と電荷蓄積用電極との間の領域を構成する絶縁材料の比誘電率の値は、隣接する撮像素子の間の領域を構成する絶縁材料の比誘電率の値よりも高いが故に、コンデンサ－Ａの容量は、コンデンサ－Ｂの容量よりも大きく、隣接する撮像素子の間の領域側よりも、第１電極と電荷蓄積用電極との間の領域側に電荷がより多く引き付けられる。その結果、光電変換によって生成した電荷が隣接する撮像素子に流れ込むことを抑制することができるので、撮影された映像（画像）に品質劣化が生じることが無い。
実施例４の撮像素子（並置された２つの撮像素子）の変形例の一部分の模式的な断面図を図３１に示し、別の変形例の一部分の模式的な断面図を図３２及び図３３に示す。尚、図３０、図３１、図３２、図３３に示す絶縁材料－Ａ（８２A'）及び絶縁材料－Ｂ（８２B'）の形成位置を、適宜、組み合わせることができる。
図３１に示す例においては、絶縁材料－Ａ（８２A'）は、第１電極１１と電荷蓄積用電極１４との間に位置する絶縁層８２の領域８２Aから電荷蓄積用電極１４の上における上層絶縁層の部分を占めており、絶縁材料－Ｂ（８２B'）は、隣接する撮像素子の間の領域（領域－ｂ）８２Bにおける上層絶縁層の部分を占めている。
図３２に示す例においては、絶縁材料－Ａ（８２A'）は、第１電極１１と電荷蓄積用電極１４との間に位置する絶縁層８２の領域８２Aの下層絶縁層の部分を占めており、絶縁材料－Ｂ（８２B'）は、隣接する撮像素子の間の領域（領域－ｂ）８２Bにおける下層絶縁層の部分を占めている。
図３３に示す例においては、絶縁材料－Ａ（８２A'）は、第１電極１１と電荷蓄積用電極１４との間に位置する絶縁層８２の領域８２Aの下に位置する層間絶縁層８１の部分を占めており、絶縁材料－Ｂ（８２B'）は、隣接する撮像素子の間の領域（領域－ｂ）８２Bの下に位置する層間絶縁層８１の部分を占めている。
実施例５は、本開示の第６の態様に係る撮像素子等に関する。実施例５の撮像素子（並置された２つの撮像素子）の一部分の模式的な断面図を図３４に示す。実施例５の撮像素子において、第１電極１１と電荷蓄積用電極１４との間に位置する絶縁層８２の領域（絶縁層の領域－Ａ）８２Aの厚さｔIn-Aは、隣接する撮像素子の間に位置する絶縁層８２の領域（絶縁層の領域－Ｂ）８２Bの厚さｔIn-Bよりも薄い。（ｔIn-A／ｔIn-B）の値として、
１／２≦（ｔIn-A／ｔIn-B）＜１
を例示することができ、具体的には、
（ｔIn-A／ｔIn-B）＝０．９
である。
実施例５の撮像素子、積層型撮像素子は、実施例１の撮像素子、積層型撮像素子の製造工程において、絶縁層８２を形成する際、絶縁層８２の領域８２A，８２Bにおける厚さの制御（例えば、エッチングに基づく厚さ制御）を行えばよい。
実施例５の撮像素子にあっては、第１電極と電荷蓄積用電極との間に位置する絶縁層の領域の厚さは、隣接する撮像素子の間に位置する絶縁層の領域の厚さよりも薄いが故に、コンデンサ－Ａの容量は、コンデンサ－Ｂの容量よりも大きく、隣接する撮像素子の間に位置する絶縁層の領域側よりも、第１電極と電荷蓄積用電極との間に位置する絶縁層の領域側に電荷がより多く引き付けられる。その結果、光電変換によって生成した電荷が隣接する撮像素子に流れ込むことを抑制することができるので、撮影された映像（画像）に品質劣化が生じることが無い。
実施例５の撮像素子（並置された２つの撮像素子）の変形例の一部分の模式的な断面図を図３５に示し、別の変形例の一部分の模式的な断面図を図３６に示す。
図３５に示す変形例にあっては、第１電極１１と電荷蓄積用電極１４との間に位置する絶縁層８２の領域（絶縁層の領域－Ａ）８２Aの厚さｔIn-Aは、隣接する撮像素子の間に位置する絶縁層８２の領域（絶縁層の領域－Ｂ）８２Bの厚さｔIn-Bより薄いが、電荷蓄積用電極１４の上の絶縁層８２の頂面のレベルは、絶縁層の領域－Ｂにおける絶縁層８２の頂面のレベルと同じレベルにある。
図３６に示す変形例にあっては、絶縁層の領域－Ｂにおける絶縁層８２の頂面のレベルは、一方の撮像素子（図３６においては、右側に位置する撮像素子）を構成する電荷蓄積用電極１４の上の絶縁層８２の頂面のレベルと同じレベルであるが、他方の撮像素子（図３６においては、左側に位置する撮像素子）を構成する電荷蓄積用電極１４の上の絶縁層８２の頂面のレベルよりは高いレベルにある。また、絶縁層の領域－Ａにおける絶縁層８２の頂面のレベルは、他方の撮像素子を構成する電荷蓄積用電極１４の上の絶縁層８２の頂面のレベルと同じレベルであるが、一方の撮像素子を構成する電荷蓄積用電極１４の上の絶縁層８２の頂面のレベルよりは低いレベルにある。
実施例６は、本開示の第７の態様に係る撮像素子等に関する。実施例６の撮像素子（並置された２つの撮像素子）の一部分の模式的な断面図を図３７に示す。実施例６の撮像素子において、第１電極１１と電荷蓄積用電極１４との間に位置する光電変換層１３の領域（光電変換層１３の領域－Ａ）１３Aの厚さｔPc-Aは、隣接する撮像素子の間に位置する光電変換層１３の領域（光電変換層１３の領域－Ｂ）１３Bの厚さｔPc-Bよりも厚い。（ｔPc-A／ｔPc-B）の値として、
１＜（ｔPc-A／ｔPc-B）≦２
を例示することができ、具体的には、
（ｔPc-A／ｔPc-B）＝１．２５
である。
実施例６の撮像素子、積層型撮像素子は、実施例１の撮像素子、積層型撮像素子の製造工程において、光電変換層１３を形成する際、光電変換層１３の領域１３A，１３Bにおける厚さの制御（例えば、エッチングに基づく厚さ制御）を行えばよい。
実施例６の撮像素子にあっては、第１電極と電荷蓄積用電極との間に位置する光電変換層の領域の厚さは、隣接する撮像素子の間に位置する光電変換層の領域の厚さよりも厚いが故に、光電変換によって生成した電荷が隣接する撮像素子に流れ込むことを抑制することができるので、撮影された映像（画像）に品質劣化が生じることが無い。
実施例６の撮像素子（並置された２つの撮像素子）の変形例の一部分の模式的な断面図を図３８に示すが、場合によっては、ｔPc-Bの値は０であってもよい。即ち、場合によっては、隣接する撮像素子の間に位置する光電変換層１３の領域は存在しなくともよい。
実施例７は、本開示の第８の態様に係る撮像素子等に関する。実施例７の撮像素子（並置された２つの撮像素子）の一部分の模式的な断面図を図３９に示す。実施例７の撮像素子において、第１電極１１と電荷蓄積用電極１４との間に位置する光電変換層１３A（光電変換層１３の領域－Ａ）と絶縁層８２A（絶縁層８２の領域－Ａ）との界面の領域における固定電荷量ＦＣAは、隣接する撮像素子の間に位置する光電変換層１３B（光電変換層１３の領域－Ｂ）と絶縁層８２B（絶縁層８２の領域－Ｂ）との界面の領域における固定電荷量ＦＣBよりも少ない。（ＦＣA／ＦＣB）の値として、
１／１０≦（ＦＣA／ＦＣB）＜１
を例示することができる。図３９において、黒丸印は、絶縁層の界面に発生した電荷（正孔）を示す。光電変換層１３と絶縁層８２との界面の領域における固定電荷量の制御は、固定電荷を有する薄膜を堆積させるといった方法に基づき行うことができる。
実施例７の撮像素子にあっては、第１電極と電荷蓄積用電極との間に位置する光電変換層と絶縁層との界面の領域における固定電荷量が、隣接する撮像素子の間に位置する光電変換層と絶縁層との界面の領域における固定電荷量よりも少ないが故に、光電変換によって生成した電荷が隣接する撮像素子に流れ込むことを抑制することができるので、撮影された映像（画像）に品質劣化が生じることが無い。
実施例８は、本開示の第９の態様に係る撮像素子等に関する。実施例８の撮像素子（並置された２つの撮像素子）の一部分の模式的な断面図を図４０に示す。実施例８の撮像素子において、第１電極１１と電荷蓄積用電極１４との間に位置する光電変換層（光電変換層１３の領域－Ａ）１３Aの領域における電荷移動度ＣＴAの値は、隣接する撮像素子の間に位置する光電変換層１３の領域（光電変換層１３の領域－Ｂ）１３Bにおける電荷移動度ＣＴBの値よりも大きい。（ＣＴA／ＣＴB）の値として、
１＜（ＣＴA／ＣＴB）≦１×１０2
を例示することができ、具体的には、
（ＣＴA／ＣＴB）＝２
である。
実施例８の撮像素子、積層型撮像素子は、実施例１の撮像素子、積層型撮像素子の製造工程において、光電変換層１３を形成する際、光電変換層１３の領域１３A，１３Bを構成する材料として、上記の電荷移動度ＣＴA及び電荷移動度ＣＴBの関係を有する材料を使用して光電変換層１３の領域１３A，１３Bを形成すればよい。
実施例８の撮像素子にあっては、第１電極と電荷蓄積用電極との間に位置する光電変換層の領域における電荷移動度の値は、隣接する撮像素子の間に位置する光電変換層の領域における電荷移動度の値よりも大きいが故に、光電変換によって生成した電荷が隣接する撮像素子に流れ込むことを抑制することができるので、撮影された映像（画像）に品質劣化が生じることが無い。
実施例８の撮像素子（並置された２つの撮像素子）の変形例の一部分の模式的な断面図を図４１に示す。図４１に示す変形例では、光電変換層１３を部分的に上層（上層光電変換層）１３UP'／下層（下層半導体層）１３DN'の２層構成とし、光電変換層１３の領域－Ａ（１３A）の上層、光電変換層の領域－Ｂ（１３B）、及び、電荷蓄積用電極１４の上方に位置する光電変換層１３の部分の上層１３UP'を、同じ材料（上層構成材料）から構成する。また、光電変換層の領域－Ａ（１３A）の下層１３DN'、及び、電荷蓄積用電極１４の上方に位置する光電変換層１３の部分の下層１３DN'を構成する材料とを、同じ材料（下層構成材料）から構成する。但し、上層構成材料と下層構成材料を異ならせる。このように下層１３DN'を設けることで、例えば、電荷蓄積時の再結合を防止することができる。また、光電変換層１３に蓄積した電荷の第１電極１１への電荷転送効率を増加させることができる。更には、光電変換層１３で生成された電荷を一時的に保持し、転送のタイミング等を制御することができる。また、暗電流の生成を抑制することができる。
実施例９は、実施例１～実施例８の変形である。図４２に模式的な一部断面図を示す実施例９の撮像素子、積層型撮像素子は、表面照射型の撮像素子、積層型撮像素子であり、緑色光を吸収する第１タイプの緑色光電変換層を備えた緑色光に感度を有する第１タイプの実施例１の緑色光用撮像素子（第１撮像素子）、青色光を吸収する第２タイプの青色光電変換層を備えた青色光に感度を有する第２タイプの従来の青色光用撮像素子（第２撮像素子）、赤色光を吸収する第２タイプの赤色光電変換層を備えた赤色光に感度を有する第２タイプの従来の赤色光用撮像素子（第３撮像素子）の３つの撮像素子が積層された構造を有する。ここで赤色光用撮像素子（第３撮像素子）及び青色光用撮像素子（第２撮像素子）は、半導体基板７０内に設けられており、第２撮像素子の方が、第３撮像素子よりも光入射側に位置する。また、緑色光用撮像素子（第１撮像素子）は、青色光用撮像素子（第２撮像素子）の上方に設けられている。
半導体基板７０の表面７０Ａ側には、実施例１と同様に制御部を構成する各種トランジスタが設けられている。これらのトランジスタは、実質的に実施例１において説明したトランジスタと同様の構成、構造とすることができる。また、半導体基板７０には、第２撮像素子、第３撮像素子が設けられているが、これらの撮像素子も、実質的に実施例１において説明した第２撮像素子、第３撮像素子と同様の構成、構造とすることができる。
半導体基板７０の表面７０Ａの上には、層間絶縁層７７，７８が形成されており、層間絶縁層７８の上に、実施例１の撮像素子を構成する光電変換部（第１電極１１、光電変換層１３及び第２電極１２）、並びに、電荷蓄積用電極１４等が設けられている。
このように、表面照射型である点を除き、実施例９の撮像素子、積層型撮像素子の構成、構造は、実施例１の撮像素子、積層型撮像素子の構成、構造と同様とすることができるので、詳細な説明は省略する。
実施例１０は、実施例１～実施例９の変形である。
図４３に模式的な一部断面図を示す実施例１０の撮像素子、積層型撮像素子は、裏面照射型の撮像素子、積層型撮像素子であり、第１タイプの実施例１の第１撮像素子、及び、第２タイプの第２撮像素子の２つの撮像素子が積層された構造を有する。また、図４４に模式的な一部断面図を示す実施例１０の撮像素子、積層型撮像素子の変形例は、表面照射型の撮像素子、積層型撮像素子であり、第１タイプの実施例１の第１撮像素子、及び、第２タイプの第２撮像素子の２つの撮像素子が積層された構造を有する。ここで、第１撮像素子は原色の光を吸収し、第２撮像素子は補色の光を吸収する。あるいは又、第１撮像素子は白色の光を吸収し、第２撮像素子は赤外線を吸収する。
図４５に模式的な一部断面図を示す実施例１０の撮像素子の変形例は、裏面照射型の撮像素子であり、第１タイプの実施例１の第１撮像素子から構成されている。また、図４６に模式的な一部断面図を示す実施例１０の撮像素子の変形例は、表面照射型の撮像素子であり、第１タイプの実施例１の第１撮像素子から構成されている。ここで、第１撮像素子は、赤色光を吸収する撮像素子、緑色光を吸収する撮像素子、青色光を吸収する撮像素子の３種類の撮像素子から構成されている。
更には、これらの撮像素子の複数から、本開示の第１の態様に係る固体撮像装置が構成される。複数のこれらの撮像素子の配置として、ベイヤ配列を挙げることができる。各撮像素子の光入射側には、必要に応じて、青色、緑色、赤色の分光を行うためのカラーフィルタが配設されている。
尚、第１タイプの実施例１の撮像素子を１つ、設ける代わりに、２つ、積層する形態（即ち、光電変換部を２つ、積層し、半導体基板に２つの撮像素子の制御部を設ける形態）、あるいは又、３つ、積層する形態（即ち、光電変換部を３つ、積層し、半導体基板に３つの撮像素子の制御部を設ける形態）とすることもできる。第１タイプの撮像素子と第２タイプの撮像素子の積層構造例を、以下の表に例示する。
Figure 2022121444000002
実施例１１は、実施例１～実施例１０の変形であり、転送制御用電極（電荷転送電極）を備えた本開示の撮像素子等に関する。実施例１１の撮像素子、積層型撮像素子の一部分の模式的な一部断面図を図４７に示し、実施例１１の撮像素子、積層型撮像素子の等価回路図を図４８及び図４９に示し、実施例１１の撮像素子を構成する第１電極、転送制御用電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図５０に示し、実施例１１の撮像素子の動作時の各部位における電位の状態を模式的に図５１及び図５２に示す。また、実施例１１の撮像素子を構成する第１電極、転送制御用電極及び電荷蓄積用電極の模式的な配置図を図５３に示すし、図５１、図５２の各部位を説明するための実施例１１の撮像素子、積層型撮像素子の等価回路図を図９Ｂに示す。
実施例１１の撮像素子、積層型撮像素子にあっては、第１電極１１と電荷蓄積用電極１４との間に、第１電極１１及び電荷蓄積用電極１４と離間して配置され、且つ、絶縁層８２を介して光電変換層１３と対向して配置された転送制御用電極（電荷転送電極）１５を更に備えている。転送制御用電極１５は、層間絶縁層８１内に設けられた接続孔６８Ｂ、パッド部６８Ａ及び配線ＶOTを介して、駆動回路を構成する画素駆動回路に接続されている。
以下、図５１、図５２を参照して、実施例１１の撮像素子（第１撮像素子）の動作を説明する。尚、図５１と図５２とでは、特に、電荷蓄積用電極１４に印加される電位及び点ＰDにおける電位の値が相違している。
電荷蓄積期間において、駆動回路から、第１電極１１に電位Ｖ11が印加され、電荷蓄積用電極１４に電位Ｖ12が印加され、転送制御用電極１５に電位Ｖ14が印加される。光電変換層１３に入射された光によって光電変換層１３において光電変換が生じる。光電変換によって生成した正孔は、第２電極１２から配線ＶOUを介して駆動回路へと送出される。一方、第１電極１１の電位を第２電極１２の電位よりも高くしたので、即ち、例えば、第１電極１１に正の電位が印加され、第２電極１２に負の電位が印加されるとしたので、Ｖ12＞Ｖ14（例えば、Ｖ12＞Ｖ11＞Ｖ14、又は、Ｖ11＞Ｖ12＞Ｖ14）とする。これによって、光電変換によって生成した電子は、電荷蓄積用電極１４に引き付けられ、電荷蓄積用電極１４と対向した光電変換層１３の領域に止まる。即ち、光電変換層１３に電荷が蓄積される。Ｖ12＞Ｖ14であるが故に、光電変換層１３の内部に生成した電子が、第１電極１１に向かって移動することを確実に防止することができる。光電変換の時間経過に伴い、電荷蓄積用電極１４と対向した光電変換層１３の領域における電位は、より負側の値となる。
電荷蓄積期間の後期において、リセット動作がなされる。これによって、第１浮遊拡散層ＦＤ1の電位がリセットされ、第１浮遊拡散層ＦＤ1の電位は電源の電位ＶDDとなる。
リセット動作の完了後、電荷の読み出しを行う。即ち、電荷転送期間において、駆動回路から、第１電極１１に電位Ｖ21が印加され、電荷蓄積用電極１４に電位Ｖ22が印加され、転送制御用電極１５に電位Ｖ24が印加される。ここで、Ｖ22≦Ｖ24≦Ｖ21とする。これによって、電荷蓄積用電極１４と対向した光電変換層１３の領域に止まっていた電子は、第１電極１１、更には、第１浮遊拡散層ＦＤ1へと確実に読み出される。即ち、光電変換層１３に蓄積された電荷が制御部に読み出される。
以上で、電荷蓄積、リセット動作、電荷転送といった一連の動作が完了する。
第１浮遊拡散層ＦＤ1へ電子が読み出された後の増幅トランジスタＴＲ１amp、選択トランジスタＴＲ１selの動作は、従来のこれらのトランジスタの動作と同じである。また、例えば、第２撮像素子、第３撮像素子の電荷蓄積、リセット動作、電荷転送といった一連の動作は、従来の電荷蓄積、リセット動作、電荷転送といった一連の動作と同様である。
実施例１１の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図５３に示すように、リセット・トランジスタＴＲ１rstの他方のソース／ドレイン領域５１Ｂを、電源ＶDDに接続する代わりに、接地してもよい。
実施例１２は、実施例１～実施例１１の変形であり、複数の電荷蓄積用電極セグメントを備えた本開示の撮像素子等に関する。
実施例１２の撮像素子の一部分の模式的な一部断面図を図５４に示し、実施例１２の撮像素子、積層型撮像素子の等価回路図を図５５及び図５６に示し、実施例１２の撮像素子を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図５７に示し、実施例１２の撮像素子の動作時の各部位における電位の状態を模式的に図５８、図５９に示す。また、図５８の各部位を説明するための実施例１２の撮像素子、積層型撮像素子の等価回路図を図９Ｃに示す。
実施例１２において、電荷蓄積用電極１４は、複数の電荷蓄積用電極セグメント１４Ａ，１４Ｂ，１４Ｃから構成されている。電荷蓄積用電極セグメントの数は、２以上であればよく、実施例１２においては「３」とした。そして、実施例１２の撮像素子、積層型撮像素子にあっては、Ｎ個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加えるが、第１電極１１の電位が第２電極１２の電位よりも高いので、即ち、例えば、第１電極１１に正の電位が印加され、第２電極１２に負の電位が印加されるので、電荷転送期間において、第１電極１１に最も近い所に位置する電荷蓄積用電極セグメント（第１番目の光電変換部セグメント）１４Ａに印加される電位は、第１電極１１に最も遠い所に位置する電荷蓄積用電極セグメント（第Ｎ番目の光電変換部セグメント）１４Ｃに印加される電位よりも高い。このように、電荷蓄積用電極１４に電位勾配を付与することで、電荷蓄積用電極１４と対向した光電変換層１３の領域に止まっていた電子は、第１電極１１、更には、第１浮遊拡散層ＦＤ1へと一層確実に読み出される。即ち、光電変換層１３に蓄積された電荷が制御部に読み出される。
図５８に示す例では、電荷転送期間において、電荷蓄積用電極セグメント１４Ｃの電位＜電荷蓄積用電極セグメント１４Ｂの電位＜電荷蓄積用電極セグメント１４Ａの電位とすることで、光電変換層１３の領域に止まっていた電子を、一斉に、第１浮遊拡散層ＦＤ1へと読み出す。一方、図５９に示す例では、電荷転送期間において、電荷蓄積用電極セグメント１４Ｃの電位、電荷蓄積用電極セグメント１４Ｂの電位、電荷蓄積用電極セグメント１４Ａの電位を段々と変化させることで（即ち、階段状あるいはスロープ状に変化させることで）、電荷蓄積用電極セグメント１４Ｃと対向する光電変換層１３の領域に止まっていた電子を、電荷蓄積用電極セグメント１４Ｂと対向する光電変換層１３の領域に移動させ、次いで、電荷蓄積用電極セグメント１４Ｂと対向する光電変換層１３の領域に止まっていた電子を、電荷蓄積用電極セグメント１４Ａと対向する光電変換層１３の領域に移動させ、次いで、電荷蓄積用電極セグメント１４Ａと対向する光電変換層１３の領域に止まっていた電子を、第１浮遊拡散層ＦＤ1へと確実に読み出す。
実施例１２の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図６０に示すように、リセット・トランジスタＴＲ１rstの他方のソース／ドレイン領域５１Ｂを、電源ＶDDに接続する代わりに、接地してもよい。
実施例１３は、実施例１～実施例１２の変形であり、第１構成及び第６構成の撮像素子に関する。
実施例１３の撮像素子、積層型撮像素子の模式的な一部断面図を図６１に示し、電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図を図６２に示す。実施例１３の撮像素子、積層型撮像素子の等価回路図は、図３及び図４において説明した実施例１の撮像素子の等価回路図と同様であるし、実施例１３の撮像素子を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図は、図５において説明した実施例１の撮像素子と同様である。更には、実施例１３の撮像素子（第１撮像素子）の動作は、実質的に、実施例１の撮像素子の動作と同様である。
ここで、実施例１３の撮像素子あるいは後述する実施例１４～実施例１８の撮像素子において、
光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメント（具体的には、３つの光電変換部セグメント１０1，１０2，１０3）から構成されており、
光電変換層１３は、Ｎ個の光電変換層セグメント（具体的には、３つの光電変換層セグ
メント１３1，１３2，１３3）から構成されており、
絶縁層８２は、Ｎ個の絶縁層セグメント（具体的には、３つの絶縁層セグメント８２1，８２2，８２3）から構成されており、
実施例１３～実施例１５において、電荷蓄積用電極１４は、Ｎ個の電荷蓄積用電極セグメント（具体的には、各実施例にあっては、３つの電荷蓄積用電極セグメント１４1，１４2，１４3）から構成されており、
実施例１６～実施例１７において、場合によっては、実施例１５において、電荷蓄積用電極１４は、相互に離間されて配置された、Ｎ個の電荷蓄積用電極セグメント（具体的には、３つの電荷蓄積用電極セグメント１４1，１４2，１４3）から構成されており、
第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメント１０nは、第ｎ番目の電荷蓄積用電極セグメント１４n、第ｎ番目の絶縁層セグメント８２n及び第ｎ番目の光電変換層セグメント１３nから構成されており、
ｎの値が大きい光電変換部セグメントほど、第１電極１１から離れて位置する。
あるいは又、実施例１３の撮像素子あるいは後述する実施例１４、実施例１７の撮像素子は、
第１電極１１、光電変換層１３及び第２電極１２が積層されて成る光電変換部を備えており、
光電変換部は、更に、第１電極１１と離間して配置され、且つ、絶縁層８２を介して光電変換層１３と対向して配置された電荷蓄積用電極１４を備えており、
電荷蓄積用電極１４と絶縁層８２と光電変換層１３の積層方向をＺ方向、第１電極１１から離れる方向をＸ方向としたとき、ＹＺ仮想平面で電荷蓄積用電極１４と絶縁層８２と光電変換層１３が積層された積層部分を切断したときの積層部分の断面積は、第１電極からの距離に依存して変化する。
更に、実施例１３の撮像素子にあっては、第１番目の光電変換部セグメント１０1から第Ｎ番目の光電変換部セグメント１０Nに亙り、絶縁層セグメントの厚さが、漸次、変化している。具体的には、絶縁層セグメントの厚さは、漸次、厚くなっている。あるいは又、実施例１３の撮像素子にあっては、積層部分の断面の幅は一定であり、積層部分の断面の厚さ、具体的には、絶縁層セグメントの厚さは、第１電極１１からの距離に依存して、漸次、厚くなっている。尚、絶縁層セグメントの厚さは、階段状に厚くなっている。第ｎ番目の光電変換部セグメント１０n内における絶縁層セグメント８２nの厚さは一定とした。第ｎ番目の光電変換部セグメント１０nにおける絶縁層セグメント８２nの厚さを「１」としたとき、第（ｎ＋１）番目の光電変換部セグメント１０(n+1)における絶縁層セグメント８２(n+1)の厚さとして、２乃至１０を例示することができるが、このような値に限定するものではない。実施例１３にあっては、電荷蓄積用電極セグメント１４1，１４2，１４3の厚さを漸次薄くすることで、絶縁層セグメント８２1，８２2，８２3の厚さを漸次厚くしている。光電変換層セグメント１３1，１３2，１３3の厚さは一定である。
以下、実施例１３の撮像素子の動作を説明する。
電荷蓄積期間においては、駆動回路から、第１電極１１に電位Ｖ11が印加され、電荷蓄積用電極１４に電位Ｖ12が印加される。光電変換層１３に入射された光によって光電変換層１３において光電変換が生じる。光電変換によって生成した正孔は、第２電極１２から配線ＶOUを介して駆動回路へと送出される。一方、第１電極１１の電位を第２電極１２の電位よりも高くしたので、即ち、例えば、第１電極１１に正の電位が印加され、第２電極１２に負の電位が印加されるとしたので、Ｖ12≧Ｖ11、好ましくは、Ｖ12＞Ｖ11とする。これによって、光電変換によって生成した電子は、電荷蓄積用電極１４に引き付けられ、電荷蓄積用電極１４と対向した光電変換層１３の領域に止まる。即ち、光電変換層１３に電荷が蓄積される。Ｖ12＞Ｖ11であるが故に、光電変換層１３の内部に生成した電子が、
第１電極１１に向かって移動することはない。光電変換の時間経過に伴い、電荷蓄積用電極１４と対向した光電変換層１３の領域における電位は、より負側の値となる。
実施例１３の撮像素子にあっては、絶縁層セグメントの厚さが、漸次、厚くなる構成を採用しているので、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメント１０nの方が、第（ｎ＋１）番目の光電変換部セグメント１０(n+1)よりも、多くの電荷を蓄積することができるし、強い電界が加わり、第１番目の光電変換部セグメント１０1から第１電極１１への電荷の流れを確実に防止することができる。
電荷蓄積期間の後期において、リセット動作がなされる。これによって、第１浮遊拡散層ＦＤ1の電位がリセットされ、第１浮遊拡散層ＦＤ1の電位は電源の電位ＶDDとなる。
リセット動作の完了後、電荷の読み出しを行う。即ち、電荷転送期間において、駆動回路から、第１電極１１に電位Ｖ21が印加され、電荷蓄積用電極１４に電位Ｖ22が印加される。ここで、Ｖ21＞Ｖ22とする。これによって、電荷蓄積用電極１４と対向した光電変換層１３の領域に止まっていた電子は、第１電極１１、更には、第１浮遊拡散層ＦＤ1へと読み出される。即ち、光電変換層１３に蓄積された電荷が制御部に読み出される。
より具体的には、電荷転送期間において、Ｖ21＞Ｖ22といった状態になると、第１番目の光電変換部セグメント１０1から第１電極１１への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメント１０(n+1)から第ｎ番目の光電変換部セグメント１０nへの電荷の流れを、確実に確保することができる。
以上で、電荷蓄積、リセット動作、電荷転送といった一連の動作が完了する。
実施例１３の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光変換部セグメントに亙り、絶縁層セグメントの厚さが、漸次、変化しているので、あるいは又、ＹＺ仮想平面で電荷蓄積用電極と絶縁層と光電変換層が積層された積層部分を切断したときの積層部分の断面積は、第１電極からの距離に依存して変化するので、一種の電荷転送勾配が形成され、光電変換によって生成した電荷を、一層容易に、且つ、確実に転送することが可能となる。
実施例１３の撮像素子、積層型撮像素子は、実質的に、実施例１の撮像素子と同様の方法で作製することができるので、詳細な説明は省略する。
尚、実施例１３の撮像素子にあっては、第１電極１１、電荷蓄積用電極１４及び絶縁層８２の形成において、先ず、層間絶縁層８１上に、電荷蓄積用電極１４3を形成するための導電材料層を成膜し、導電材料層をパターニングして光電変換部セグメント１０1，１０2，１０3及び第１電極１１を形成すべき領域に導電材料層を残すことで、第１電極１１の一部及び電荷蓄積用電極１４3を得ることができる。次に、全面に、絶縁層セグメント８２3を形成するための絶縁層を成膜し、絶縁層をパターニングし、平坦化処理を行うことで、絶縁層セグメント８２3を得ることができる。次に、全面に、電荷蓄積用電極１４2を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント１０1，１０2及び第１電極１１を形成すべき領域に導電材料層を残すことで、第１電極１１の一部及び電荷蓄積用電極１４2を得ることができる。次に、全面に絶縁層セグメント８２2を形成するための絶縁層を成膜し、絶縁層をパターニングし、平坦化処理を行うことで、絶縁層セグメント８２2を得ることができる。次に、全面に、電荷蓄積用電極１４1を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント１０1及び第１電極１１を形成すべき領域に導電材料層を残すことで、第１電極１１及び電荷蓄積用電極１４1を得ることができる。次に、全面に絶縁層を成膜し、平坦化処理を行うことで、絶縁層セグメント８２1（絶縁層８２）を得ることができる。そして、絶縁層８２上に光電変換層１３を形成する。こうして、光電変換部セグメント１０1，１０2，１０3を得ることができる。
実施例１３の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図６３に示すように、リセット・トランジスタＴＲ１rstの他方のソース／ドレイン領域５１Ｂを、電源ＶDDに接続する代わりに、接地してもよい。
実施例１４の撮像素子は、本開示の第２構成及び第６構成の撮像素子に関する。電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図を図６４に示すように、実施例１４の撮像素子にあっては、第１番目の光電変換部セグメント１０1から第Ｎ番目の光電変換部セグメント１０Nに亙り、光電変換層セグメントの厚さが、漸次、変化している。あるいは又、実施例１４の撮像素子にあっては、積層部分の断面の幅は一定であり、積層部分の断面の厚さ、具体的には、光電変換層セグメントの厚さを、第１電極１１からの距離に依存して漸次、厚くする。より具体的には、光電変換層セグメントの厚さは、漸次、厚くなっている。尚、光電変換層セグメントの厚さは、階段状に厚くなっている。第ｎ番目の光電変換部セグメント１０n内における光電変換層セグメント１３nの厚さは一定とした。第ｎ番目の光電変換部セグメント１０nにおける光電変換層セグメント１３nの厚さを「１」としたとき、第（ｎ＋１）番目の光電変換部セグメント１０(n+1)における光電変換層セグメント１３(n+1)の厚さとして、２乃至１０を例示することができるが、このような値に限定するものではない。実施例１４にあっては、電荷蓄積用電極セグメント１４1，１４2，１４3の厚さを漸次薄くすることで、光電変換層セグメント１３1，１３2，１３3の厚さを漸次厚くしている。絶縁層セグメント８２1，８２2，８２3の厚さは一定である。
実施例１４の撮像素子にあっては、光電変換層セグメントの厚さが、漸次、厚くなるので、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメント１０nの方が、第（ｎ＋１）番目の光電変換部セグメント１０(n+1)よりも強い電界が加わり、第１番目の光電変換部セグメント１０1から第１電極１１への電荷の流れを確実に防止することができる。そして、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１番目の光電変換部セグメント１０1から第１電極１１への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメント１０(n+1)から第ｎ番目の光電変換部セグメント１０nへの電荷の流れを、確実に確保することができる。
このように、実施例１４の撮像素子にあっては、第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、光電変換層セグメントの厚さが、漸次、変化しているので、あるいは又、ＹＺ仮想平面で電荷蓄積用電極と絶縁層と光電変換層が積層された積層部分を切断したときの積層部分の断面積は、第１電極からの距離に依存して変化するので、一種の電荷転送勾配が形成され、光電変換によって生成した電荷を、一層容易に、且つ、確実に転送することが可能となる。
実施例１４の撮像素子にあっては、第１電極１１、電荷蓄積用電極１４、絶縁層８２及び光電変換層１３の形成において、先ず、層間絶縁層８１上に、電荷蓄積用電極１４3を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント１０1，１０2，１０3及び第１電極１１を形成すべき領域に導電材料層を残すことで、第１電極１１の一部及び電荷蓄積用電極１４3を得ることができる。次いで、全面に、電荷蓄積用電極１４2を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント１０1，１０2及び第１電極１１を形成すべき領域に導電材料層を残すことで、第１電極１１の一部及び電荷蓄積用電極１４2を得ることができる。次いで、全面に、電荷蓄積用電極１４1を形成するための導電材料層を成膜し、導電材料層をパターニングして、光電変換部セグメント１０1及び第１電極１１を形成すべき領域に導電材料層を残すことで、第１電極１１及び電荷蓄積用電極１４1を得ることができる。次に、全面に絶縁層８２をコンフォーマルに成膜する。そして、絶縁層８２の上に光電変換層１３を形成し、光電変換層１３に平坦化処理を施す。こうして、光電変換部セグメント１０1，１０2，１０3を得ることができる。
実施例１５は、第３構成の撮像素子に関する。実施例１５の撮像素子、積層型撮像素子の模式的な一部断面図を図６５に示す。実施例１５の撮像素子にあっては、隣接する光電変換部セグメントにおいて、絶縁層セグメントを構成する材料が異なる。ここで、第１番目の光電変換部セグメント１０1から第Ｎ番目の光電変換部セグメント１０Nに亙り、絶縁層セグメントを構成する材料の比誘電率の値を、漸次、小さくしている。実施例１５の撮像素子にあっては、Ｎ個の電荷蓄積用電極セグメントの全てに同じ電位を加えてもよいし、Ｎ個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加えてもよい。後者の場合、実施例１６において説明すると同様に、相互に離間されて配置された電荷蓄積用電極セグメント１４1，１４2，１４3を、パッド部６４1，６４2，６４3を介して、駆動回路を構成する垂直駆動回路１１２に接続すればよい。
そして、このような構成を採用することで、一種の電荷転送勾配が形成され、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも多くの電荷を蓄積することができる。そして、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
実施例１６は、第４構成の撮像素子に関する。実施例１６の撮像素子、積層型撮像素子の模式的な一部断面図を図６６に示す。実施例１６の撮像素子にあっては、隣接する光電変換部セグメントにおいて、電荷蓄積用電極セグメントを構成する材料が異なる。ここで、第１番目の光電変換部セグメント１０1から第Ｎ番目の光電変換部セグメント１０Nに亙り、絶縁層セグメントを構成する材料の仕事関数の値を、漸次、大きくしている。実施例１６の撮像素子にあっては、Ｎ個の電荷蓄積用電極セグメントの全てに同じ電位を加えてもよいし、Ｎ個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加えてもよい。後者の場合、電荷蓄積用電極セグメント１４1，１４2，１４3は、パッド部６４1，６４2，６４3を介して、駆動回路を構成する垂直駆動回路１１２に接続されている。
実施例１７の撮像素子は、第５構成の撮像素子に関する。実施例１７における電荷蓄積用電極セグメントの模式的な平面図を図６７Ａ、図６７Ｂ、図６８Ａ及び図６８Ｂに示し、実施例１７の撮像素子を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図６９に示す。実施例１７の撮像素子、積層型撮像素子の模式的な一部断面図は、図６６あるいは図７１に示すと同様である。実施例１７の撮像素子にあっては、第１番目の光電変換部セグメント１０1から第Ｎ番目の光電変換部セグメント１０Nに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっている。実施例１７の撮像素子にあっては、Ｎ個の電荷蓄積用電極セグメントの全てに同じ電位を加えてもよいし、Ｎ個の電荷蓄積用電極セグメントのそれぞれに、異なる電位を加えてもよい。具体的には、実施例１６において説明したと同様に、相互に離間されて配置された電荷蓄積用電極セグメント１４1，１４2，１４3を、パッド部６４1，６４2，６４3を介して、駆動回路を構成する垂直駆動回路１１２に接続すればよい。
実施例１７において、電荷蓄積用電極１４は、複数の電荷蓄積用電極セグメント１４1，１４2，１４3から構成されている。電荷蓄積用電極セグメントの数は、２以上であればよく、実施例１７においては「３」とした。そして、実施例１７の撮像素子、積層型撮像素子にあっては、第１電極１１の電位が第２電極１２の電位よりも高いので、即ち、例えば、第１電極１１に正の電位が印加され、第２電極１２に負の電位が印加されるので、電荷転送期間において、第１電極１１に最も近い所に位置する電荷蓄積用電極セグメント１４1に印加される電位は、第１電極１１に最も遠い所に位置する電荷蓄積用電極セグメント１４3に印加される電位よりも高い。このように、電荷蓄積用電極１４に電位勾配を付与することで、電荷蓄積用電極１４と対向した光電変換層１３の領域に止まっていた電子は、第１電極１１、更には、第１浮遊拡散層ＦＤ1へと一層確実に読み出される。即ち、光電変換層１３に蓄積された電荷が制御部に読み出される。
そして、電荷転送期間において、電荷蓄積用電極セグメント１４3の電位＜電荷蓄積用電極セグメント１４2の電位＜電荷蓄積用電極セグメント１４1の電位とすることで、光電変換層１３の領域に止まっていた電子を、一斉に、第１浮遊拡散層ＦＤ1へと読み出すことができる。あるいは又、電荷転送期間において、電荷蓄積用電極セグメント１４3の電位、電荷蓄積用電極セグメント１４2の電位、電荷蓄積用電極セグメント１４1の電位を段々と変化させることで（即ち、階段状あるいはスロープ状に変化させることで）、電荷蓄積用電極セグメント１４3と対向する光電変換層１３の領域に止まっていた電子を、電荷蓄積用電極セグメント１４2と対向する光電変換層１３の領域に移動させ、次いで、電荷蓄積用電極セグメント１４2と対向する光電変換層１３の領域に止まっていた電子を、電荷蓄積用電極セグメント１４1と対向する光電変換層１３の領域に移動させ、次いで、電荷蓄積用電極セグメント１４1と対向する光電変換層１３の領域に止まっていた電子を、第１浮遊拡散層ＦＤ1へと確実に読み出すことができる。
実施例１７の撮像素子の変形例を構成する第１電極及び電荷蓄積用電極並びに制御部を構成するトランジスタの模式的な配置図を図７０に示すように、リセット・トランジスタＴＲ３rstの他方のソース／ドレイン領域５１Ｂを、電源ＶDDに接続する代わりに、接地してもよい。
実施例１７の撮像素子にあっても、このような構成を採用することで、一種の電荷転送勾配が形成される。即ち、第１番目の光電変換部セグメント１０1から第Ｎ番目の光電変換部セグメント１０Nに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっているので、電荷蓄積期間において、Ｖ12≧Ｖ11といった状態になると、第ｎ番目の光電変換部セグメントの方が、第（ｎ＋１）番目の光電変換部セグメントよりも多くの電荷を蓄積することができる。そして、電荷転送期間において、Ｖ22＜Ｖ21といった状態になると、第１番目の光電変換部セグメントから第１電極への電荷の流れ、第（ｎ＋１）番目の光電変換部セグメントから第ｎ番目の光電変換部セグメントへの電荷の流れを、確実に確保することができる。
実施例１８は、第６構成の撮像素子に関する。実施例１８の撮像素子、積層型撮像素子の模式的な一部断面図を、図７１に示す。また、実施例１８における電荷蓄積用電極セグメントの模式的な平面図を図７２Ａ及び図７２Ｂに示す。実施例１８の撮像素子は、第１電極１１、光電変換層１３及び第２電極１２が積層されて成る光電変換部を備えており、光電変換部は、更に、第１電極１１と離間して配置され、且つ、絶縁層８２を介して光電変換層１３と対向して配置された電荷蓄積用電極１４を備えている。そして、電荷蓄積用電極１４と絶縁層８２と光電変換層１３の積層方向をＺ方向、第１電極１１から離れる方
向をＸ方向としたとき、ＹＺ仮想平面で電荷蓄積用電極１４と絶縁層８２と光電変換層１３が積層された積層部分を切断したときの積層部分の断面積は、第１電極１１からの距離に依存して変化する。
具体的には、実施例１８の撮像素子にあっては、積層部分の断面の厚さは一定であり、積層部分の断面の幅は、第１電極１１から離れるほど狭くなっている。尚、幅は、連続的に狭くなっていてもよいし（図７２Ａ参照）、階段状に狭くなっていてもよい（図７２Ｂ参照）。
このように、実施例１７の撮像素子にあっては、ＹＺ仮想平面で電荷蓄積用電極１４と絶縁層８２と光電変換層１３が積層された積層部分を切断したときの積層部分の断面積は、第１電極からの距離に依存して変化するので、一種の電荷転送勾配が形成され、光電変換によって生成した電荷を、一層容易に、且つ、確実に転送することが可能となる。
実施例１９は、第１構成及び第２構成の固体撮像装置に関する。
実施例１９の固体撮像装置は、
第１電極１１、光電変換層１３及び第２電極１２が積層されて成る光電変換部を備えており、
光電変換部は、更に、第１電極１１と離間して配置され、且つ、絶縁層８２を介して光電変換層１３と対向して配置された電荷蓄積用電極１４を備えた撮像素子を、複数、有しており、
複数の撮像素子から撮像素子ブロックが構成されており、
撮像素子ブロックを構成する複数の撮像素子において第１電極１１が共有されている。
あるいは又、実施例１９の固体撮像装置は、実施例１～実施例１８において説明した撮像素子を、複数、備えている。
実施例１９にあっては、複数の撮像素子に対して１つの浮遊拡散層が設けられる。そして、電荷転送期間のタイミングを適切に制御することで、複数の撮像素子が１つの浮遊拡散層を共有することが可能となる。そして、この場合、複数の撮像素子が１つのコンタクトホール部を共有することが可能である。
尚、撮像素子ブロックを構成する複数の撮像素子において第１電極１１が共有されている点を除き、実施例１９の固体撮像装置は、実質的に、実施例１～実施例１８において説明した固体撮像装置と同様の構成、構造を有する。
実施例１９の固体撮像装置における第１電極１１及び電荷蓄積用電極１４の配置状態を、模式的に図７３（実施例１９）、図７４（実施例１９の第１変形例）、図７５（実施例１９の第２変形例）、図７６（実施例１９の第３変形例）及び図７７（実施例１９の第４変形例）に示す。図７３、図７４、図７７及び図７８には、１６個の撮像素子を図示しており、図７５及び図７６には、１２個の撮像素子を図示している。そして、２個の撮像素子から撮像素子ブロックが構成されている。撮像素子ブロックを点線で囲んで示している。第１電極１１、電荷蓄積用電極１４に付した添え字は、第１電極１１、電荷蓄積用電極１４を区別するためのものである。以下の説明においても同様である。また、１つの撮像素子の上方に１つのオンチップ・マイクロ・レンズ（図７３～図８２には図示せず）が配設されている。そして、１つの撮像素子ブロックにおいては、第１電極１１を挟んで、２つの電荷蓄積用電極１４が配置されている（図７３、図７４参照）。あるいは又、並置された２つの電荷蓄積用電極１４に対向して１つの第１電極１１が配置されている（図７７
、図７８参照）。即ち、第１電極は、各撮像素子の電荷蓄積用電極に隣接して配置されている。あるいは又、第１電極が、複数の撮像素子の一部の電荷蓄積用電極に隣接して配置されており、複数の撮像素子の残りの電荷蓄積用電極とは隣接して配置されてはおらず（図７５、図７６参照）、この場合には、複数の撮像素子の残りから第１電極への電荷の移動は、複数の撮像素子の一部を経由した移動となる。撮像素子を構成する電荷蓄積用電極と撮像素子を構成する電荷蓄積用電極との間の距離Ａは、第１電極に隣接した撮像素子における第１電極と電荷蓄積用電極との間の距離Ｂよりも長いことが、各撮像素子から第１電極への電荷の移動を確実なものとするために好ましい。また、第１電極から離れて位置する撮像素子ほど、距離Ａの値を大きくすることが好ましい。また、図７４、図７６及び図７８に示す例では、撮像素子ブロックを構成する複数の撮像素子の間には電荷移動制御電極２１が配設されている。電荷移動制御電極２１を配設することで、電荷移動制御電極２１を挟んで位置する撮像素子ブロックにおける電荷の移動を確実に抑制することができる。尚、電荷移動制御電極２１に印加される電位をＶ13としたとき、Ｖ12＞Ｖ13（例えば、Ｖ12-2＞Ｖ13）とすればよい。
電荷移動制御電極２１は、第１電極側に、第１電極１１あるいは電荷蓄積用電極１４と同じレベルに形成されていてもよいし、異なるレベル（具体的には、第１電極１１あるいは電荷蓄積用電極１４よりも下方のレベル）に形成されていてもよい。前者の場合、電荷移動制御電極２１と光電変換層との間の距離を短くできるので、ポテンシャルを制御し易い。一方、後者の場合、電荷移動制御電極２１と電荷蓄積用電極１４との間の距離を短くすることができるため、微細化に有利である。
以下、第１電極１１2及び２個の２つの電荷蓄積用電極１４21，１４22によって構成される撮像素子ブロックの動作を説明する。
電荷蓄積期間においては、駆動回路から、第１電極１１2に電位Ｖaが印加され、電荷蓄積用電極１４21，１４22に電位ＶAが印加される。光電変換層１３に入射された光によって光電変換層１３において光電変換が生じる。光電変換によって生成した正孔は、第２電極１２から配線ＶOUを介して駆動回路へと送出される。一方、第１電極１１2の電位を第２電極１２の電位よりも高くしたので、即ち、例えば、第１電極１１2に正の電位が印加され、第２電極１２に負の電位が印加されるとしたので、ＶA≧Ｖa、好ましくは、ＶA＞Ｖaとする。これによって、光電変換によって生成した電子は、電荷蓄積用電極１４21，１４22に引き付けられ、電荷蓄積用電極１４21，１４22と対向した光電変換層１３の領域に止まる。即ち、光電変換層１３に電荷が蓄積される。ＶA≧Ｖaであるが故に、光電変換層１３の内部に生成した電子が、第１電極１１2に向かって移動することはない。光電変換の時間経過に伴い、電荷蓄積用電極１４21，１４22と対向した光電変換層１３の領域における電位は、より負側の値となる。
電荷蓄積期間の後期において、リセット動作がなされる。これによって、第１浮遊拡散層の電位がリセットされ、第１浮遊拡散層の電位は電源の電位ＶDDとなる。
リセット動作の完了後、電荷の読み出しを行う。即ち、電荷転送期間において、駆動回路から、第１電極１１2に電位Ｖbが印加され、電荷蓄積用電極１４21に電位Ｖ21-Bが印加され、電荷蓄積用電極１４22に電位Ｖ22-Bが印加される。ここで、Ｖ21-B＜Ｖb＜Ｖ22-Bとする。これによって、電荷蓄積用電極１４21と対向した光電変換層１３の領域に止まっていた電子は、第１電極１１2、更には、第１浮遊拡散層へと読み出される。即ち、電荷蓄積用電極１４21に対向した光電変換層１３の領域に蓄積された電荷が制御部に読み出される。読み出しが完了したならば、Ｖ22-B≦Ｖ21-B＜Ｖbとする。尚、図７７、図７８に示した例にあっては、Ｖ22-B＜Ｖb＜Ｖ21-Bとしてもよい。これによって、電荷蓄積用電極１４22と対向した光電変換層１３の領域に止まっていた電子は、第１電極１１2、更には、第１浮遊拡散層へと読み出される。また、図７５、図７６に示した例にあっては、電荷蓄積用電極１４22と対向した光電変換層１３の領域に止まっていた電子を、電荷蓄積用電極１４22が隣接している第１電極１１3を経由して、第１浮遊拡散層へと読み出してもよい。このように、電荷蓄積用電極１４22に対向した光電変換層１３の領域に蓄積された電荷が制御部に読み出される。尚、電荷蓄積用電極１４21に対向した光電変換層１３の領域に蓄積された電荷の制御部への読み出しが完了したならば、第１浮遊拡散層の電位をリセットしてもよい。
図８３Ａに、実施例１９の撮像素子ブロックにおける読み出し駆動例を示すが、
［ステップ－Ａ］
コンパレータへのオートゼロ信号入力
［ステップ－Ｂ］
共有された１つの浮遊拡散層のリセット動作
［ステップ－Ｃ］
電荷蓄積用電極１４21に対応した撮像素子におけるＰ相読み出し及び第１電極１１2への電荷の移動
［ステップ－Ｄ］
電荷蓄積用電極１４21に対応した撮像素子におけるＤ相読み出し及び第１電極１１2への電荷の移動
［ステップ－Ｅ］
共有された１つの浮遊拡散層のリセット動作
［ステップ－Ｆ］
コンパレータへのオートゼロ信号入力
［ステップ－Ｇ］
電荷蓄積用電極１４22に対応した撮像素子におけるＰ相読み出し及び第１電極１１2への電荷の移動
［ステップ－Ｈ］
電荷蓄積用電極１４22に対応した撮像素子におけるＤ相読み出し及び第１電極１１2への電荷の移動
という流れで、電荷蓄積用電極１４21及び電荷蓄積用電極１４22に対応した２つの撮像素子からの信号を読み出す。相関２重サンプリング（ＣＤＳ）処理に基づき、［ステップ－Ｃ］におけるＰ相読み出しと［ステップ－Ｄ］におけるＤ相読み出しとの差分が、電荷蓄積用電極１４21に対応した撮像素子からの信号であり、［ステップ－Ｇ］におけるＰ相読み出しと［ステップ－Ｈ］におけるＤ相読み出しとの差分が、電荷蓄積用電極１４22に対応した撮像素子からの信号である。
尚、［ステップ－Ｅ］の動作を省略してもよい（図８３Ｂ参照）。また、［ステップ－Ｆ］の動作を省略してもよく、この場合、更には、［ステップ－Ｇ］を省略することができ（図８３Ｃ参照）、［ステップ－Ｃ］におけるＰ相読み出しと［ステップ－Ｄ］におけるＤ相読み出しとの差分が、電荷蓄積用電極１４21に対応した撮像素子からの信号であり、［ステップ－Ｄ］におけるＤ相読み出しと［ステップ－Ｈ］におけるＤ相読み出しとの差分が、電荷蓄積用電極１４22に対応した撮像素子からの信号となる。
第１電極１１及び電荷蓄積用電極１４の配置状態を模式的に図７９（実施例１９の第６変形例）及び図８０（実施例１９の第７変形例）に示す変形例では、４個の撮像素子から撮像素子ブロックが構成されている。これらの固体撮像装置の動作は、実質的に、図７３～図７８に示す固体撮像装置の動作と同様とすることができる。
第１電極１１及び電荷蓄積用電極１４の配置状態を模式的に図８１及び図８２に示す第８変形例及び第９変形例では、１６個の撮像素子から撮像素子ブロックが構成されている。図８１及び図８２に示すように、電荷蓄積用電極１４11と電荷蓄積用電極１４12との間、電荷蓄積用電極１４12と電荷蓄積用電極１４13との間、電荷蓄積用電極１４13と電荷蓄積用電極１４14との間には、電荷移動制御電極２１Ａ1，２１Ａ2，２１Ａ3が配設されている。また、図８２に示すように、電荷蓄積用電極１４21，１４31，１４41と電荷蓄積用電極１４22，１４32，１４42との間、電荷蓄積用電極１４22，１４32，１４42と電荷蓄積用電極１４23，１４33，１４43との間、電荷蓄積用電極１４23，１４33，１４43と電荷蓄積用電極１４24，１４34，１４44との間には、電荷移動制御電極２１Ｂ1，２１Ｂ2，２１Ｂ3が配設されている。更には、撮像素子ブロックと撮像素子ブロックとの間には、電荷移動制御電極２１Ｃが配設されている。そして、これらの固体撮像装置においては、１６個の電荷蓄積用電極１４を制御することで、光電変換層１３に蓄積された電荷を第１電極１１から読み出すことができる。
［ステップ－１０］
具体的には、先ず、電荷蓄積用電極１４11に対向する光電変換層１３の領域に蓄積された電荷を第１電極１１から読み出す。次に、電荷蓄積用電極１４12に対向する光電変換層１３の領域に蓄積された電荷を、電荷蓄積用電極１４11に対向する光電変換層１３の領域を経由して、第１電極１１から読み出す。次に、電荷蓄積用電極１４13に対向する光電変換層１３の領域に蓄積された電荷を、電荷蓄積用電極１４12及び電荷蓄積用電極１４11に対向する光電変換層１３の領域を経由して、第１電極１１から読み出す。
［ステップ－２０］
その後、電荷蓄積用電極１４21に対向する光電変換層１３の領域に蓄積された電荷を電荷蓄積用電極１４11に対向する光電変換層１３の領域に移動させる。電荷蓄積用電極１４22に対向する光電変換層１３の領域に蓄積された電荷を電荷蓄積用電極１４12に対向する光電変換層１３の領域に移動させる。電荷蓄積用電極１４23に対向する光電変換層１３の領域に蓄積された電荷を電荷蓄積用電極１４13に対向する光電変換層１３の領域に移動させる。電荷蓄積用電極１４24に対向する光電変換層１３の領域に蓄積された電荷を電荷蓄積用電極１４14に対向する光電変換層１３の領域に移動させる。
［ステップ－２１］
電荷蓄積用電極１４31に対向する光電変換層１３の領域に蓄積された電荷を電荷蓄積用電極１４21に対向する光電変換層１３の領域に移動させる。電荷蓄積用電極１４32に対向する光電変換層１３の領域に蓄積された電荷を電荷蓄積用電極１４22に対向する光電変換層１３の領域に移動させる。電荷蓄積用電極１４33に対向する光電変換層１３の領域に蓄積された電荷を電荷蓄積用電極１４23に対向する光電変換層１３の領域に移動させる。電荷蓄積用電極１４34に対向する光電変換層１３の領域に蓄積された電荷を電荷蓄積用電極１４24に対向する光電変換層１３の領域に移動させる。
［ステップ－２２］
電荷蓄積用電極１４41に対向する光電変換層１３の領域に蓄積された電荷を電荷蓄積用電極１４31に対向する光電変換層１３の領域に移動させる。電荷蓄積用電極１４42に対向する光電変換層１３の領域に蓄積された電荷を電荷蓄積用電極１４32に対向する光電変換層１３の領域に移動させる。電荷蓄積用電極１４43に対向する光電変換層１３の領域に蓄積された電荷を電荷蓄積用電極１４33に対向する光電変換層１３の領域に移動させる。電荷蓄積用電極１４44に対向する光電変換層１３の領域に蓄積された電荷を電荷蓄積用電極１４34に対向する光電変換層１３の領域に移動させる。
［ステップ－３０］
そして、［ステップ－１０］を再び実行することで、電荷蓄積用電極１４21に対向する光電変換層１３の領域に蓄積された電荷、電荷蓄積用電極１４22に対向する光電変換層１
３の領域に蓄積された電荷、電荷蓄積用電極１４23に対向する光電変換層１３の領域に蓄積された電荷、及び、電荷蓄積用電極１４24に対向する光電変換層１３の領域に蓄積された電荷を、第１電極１１を経由して読み出すことができる。
［ステップ－４０］
その後、電荷蓄積用電極１４21に対向する光電変換層１３の領域に蓄積された電荷を電荷蓄積用電極１４11に対向する光電変換層１３の領域に移動させる。電荷蓄積用電極１４22に対向する光電変換層１３の領域に蓄積された電荷を電荷蓄積用電極１４12に対向する光電変換層１３の領域に移動させる。電荷蓄積用電極１４23に対向する光電変換層１３の領域に蓄積された電荷を電荷蓄積用電極１４13に対向する光電変換層１３の領域に移動させる。電荷蓄積用電極１４24に対向する光電変換層１３の領域に蓄積された電荷を電荷蓄積用電極１４14に対向する光電変換層１３の領域に移動させる。
［ステップ－４１］
電荷蓄積用電極１４31に対向する光電変換層１３の領域に蓄積された電荷を電荷蓄積用電極１４21に対向する光電変換層１３の領域に移動させる。電荷蓄積用電極１４32に対向する光電変換層１３の領域に蓄積された電荷を電荷蓄積用電極１４22に対向する光電変換層１３の領域に移動させる。電荷蓄積用電極１４33に対向する光電変換層１３の領域に蓄積された電荷を電荷蓄積用電極１４23に対向する光電変換層１３の領域に移動させる。電荷蓄積用電極１４34に対向する光電変換層１３の領域に蓄積された電荷を電荷蓄積用電極１４24に対向する光電変換層１３の領域に移動させる。
［ステップ－５０］
そして、［ステップ－１０］を再び実行することで、電荷蓄積用電極１４31に対向する光電変換層１３の領域に蓄積された電荷、電荷蓄積用電極１４32に対向する光電変換層１３の領域に蓄積された電荷、電荷蓄積用電極１４33に対向する光電変換層１３の領域に蓄積された電荷、及び、電荷蓄積用電極１４34に対向する光電変換層１３の領域に蓄積された電荷を、第１電極１１を経由して読み出すことができる。
［ステップ－６０］
その後、電荷蓄積用電極１４21に対向する光電変換層１３の領域に蓄積された電荷を電荷蓄積用電極１４11に対向する光電変換層１３の領域に移動させる。電荷蓄積用電極１４22に対向する光電変換層１３の領域に蓄積された電荷を電荷蓄積用電極１４12に対向する光電変換層１３の領域に移動させる。電荷蓄積用電極１４23に対向する光電変換層１３の領域に蓄積された電荷を電荷蓄積用電極１４13に対向する光電変換層１３の領域に移動させる。電荷蓄積用電極１４24に対向する光電変換層１３の領域に蓄積された電荷を電荷蓄積用電極１４14に対向する光電変換層１３の領域に移動させる。
［ステップ－７０］
そして、［ステップ－１０］を再び実行することで、電荷蓄積用電極１４41に対向する光電変換層１３の領域に蓄積された電荷、電荷蓄積用電極１４42に対向する光電変換層１３の領域に蓄積された電荷、電荷蓄積用電極１４43に対向する光電変換層１３の領域に蓄積された電荷、及び、電荷蓄積用電極１４44に対向する光電変換層１３の領域に蓄積された電荷を、第１電極１１を経由して読み出すことができる。
実施例１９の固体撮像装置にあっては、撮像素子ブロックを構成する複数の撮像素子において第１電極が共有されているので、撮像素子が複数配列された画素領域における構成、構造を簡素化、微細化することができる。尚、１つの浮遊拡散層に対して設けられる複数の撮像素子は、第１タイプの撮像素子の複数から構成されていてもよいし、少なくとも１つの第１タイプの撮像素子と、１又は２以上の第２タイプの撮像素子とから構成されて
いてもよい。
実施例２０は、実施例１９の変形である。第１電極１１及び電荷蓄積用電極１４の配置状態を模式的に図８４、図８５、図８６及び図８７に示す実施例２０の固体撮像装置にあっては、２個の撮像素子から撮像素子ブロックが構成されている。そして、撮像素子ブロックの上方に１つのオンチップ・マイクロ・レンズ９０が配設されている。尚、図８５及び図８７に示した例では、撮像素子ブロックを構成する複数の撮像素子の間に電荷移動制御電極２１が配設されている。
例えば、撮像素子ブロックを構成する電荷蓄積用電極１４11，１４21，１４31，１４41に対応する光電変換層は、図面、右斜め上からの入射光に対して高い感度を有する。また、撮像素子ブロックを構成する電荷蓄積用電極１４12，１４22，１４32，１４42に対応する光電変換層は、図面、左斜め上からの入射光に対して高い感度を有する。従って、例えば、電荷蓄積用電極１４11を有する撮像素子と電荷蓄積用電極１４12を有する撮像素子と組み合わせることで、像面位相差信号の取得が可能となる。また、電荷蓄積用電極１４11を有する撮像素子からの信号と電荷蓄積用電極１４12を有する撮像素子からの信号を加算すれば、これらの撮像素子との組合せによって、１つの撮像素子を構成することができる。図８４に示した例では、電荷蓄積用電極１４11と電荷蓄積用電極１４12との間に第１電極１１1を配置しているが、図８６に示した例のように、並置された２つの電荷蓄積用電極１４11，１４12に対向して１つの第１電極１１1を配置することで、感度の一層の向上を図ることができる。
以上、本開示を好ましい実施例に基づき説明したが、本開示はこれらの実施例に限定されるものではない。実施例にて説明した撮像素子、積層型撮像素子、固体撮像装置の構造や構成、製造条件、製造方法、使用した材料は例示であり、適宜変更することができる。各実施例の撮像素子を、適宜、組み合わせることができる。例えば、実施例１３の撮像素子と実施例１４の撮像素子と実施例１５の撮像素子と実施例１６の撮像素子と実施例１７の撮像素子を任意に組み合わせることができるし、実施例１３の撮像素子と実施例１４の撮像素子と実施例１５の撮像素子と実施例１６の撮像素子と実施例１８の撮像素子を任意に組み合わせることができる。
場合によっては、浮遊拡散層ＦＤ1，ＦＤ21，ＦＤ3，５１Ｃ，４５Ｃ，４６Ｃを共有化することもできる。
図８８に、例えば、実施例１において説明した撮像素子、積層型撮像素子の変形例を示すように、第１電極１１は、絶縁層８２に設けられた開口部８４Ａ内を延在し、光電変換層１３と接続されている構成とすることもできる。
あるいは又、図８９に、例えば、実施例１において説明した撮像素子、積層型撮像素子の変形例を示し、図９０Ａに第１電極の部分等の拡大された模式的な一部断面図を示すように、第１電極１１の頂面の縁部は絶縁層８２で覆われており、開口部８４Ｂの底面には第１電極１１が露出しており、第１電極１１の頂面と接する絶縁層８２の面を第１面８２ａ、電荷蓄積用電極１４と対向する光電変換層１３の部分と接する絶縁層８２の面を第２面８２ｂとしたとき、開口部８４Ｂの側面は、第１面８２ａから第２面８２ｂに向かって広がる傾斜を有する。このように、開口部８４Ｂの側面に傾斜を付けることで、光電変換層１３から第１電極１１への電荷の移動がより滑らかとなる。尚、図９０Ａに示した例では、開口部８４Ｂの軸線を中心として、開口部８４Ｂの側面は回転対称であるが、図９０Ｂに示すように、第１面８２ａから第２面８２ｂに向かって広がる傾斜を有する開口部８４Ｃの側面が電荷蓄積用電極１４側に位置するように、開口部８４Ｃを設けてもよい。こ
れによって、開口部８４Ｃを挟んで電荷蓄積用電極１４とは反対側の光電変換層１３の部分からの電荷の移動が行われ難くなる。また、開口部８４Ｂの側面は、第１面８２ａから第２面８２ｂに向かって広がる傾斜を有するが、第２面８２ｂにおける開口部８４Ｂの側面の縁部は、図９０Ａに示したように、第１電極１１の縁部よりも外側に位置してもよいし、図９０Ｃに示すように、第１電極１１の縁部よりも内側に位置してもよい。前者の構成を採用することで、電荷の転送が一層容易になるし、後者の構成を採用することで、開口部の形成時の形状バラツキを小さくすることができる。
これらの開口部８４Ｂ，８４Ｃは、絶縁層に開口部をエッチング法に基づき形成するときに形成するレジスト材料から成るエッチング用マスクをリフローすることで、エッチング用マスクの開口側面に傾斜を付け、このエッチング用マスクを用いて絶縁層８２をエッチングすることで、形成することができる。
また、図９１に、例えば、実施例１において説明した撮像素子、積層型撮像素子の変形例を示すように、第２電極１２の側から光が入射し、第２電極１２よりの光入射側には遮光層９２が形成されている構成とすることもできる。尚、光電変換層よりも光入射側に設けられた各種配線を遮光層として機能させることもできる。
尚、図９１に示した例では、遮光層９２は、第２電極１２の上方に形成されているが、即ち、第２電極１２よりの光入射側であって、第１電極１１の上方に遮光層９２が形成されているが、図９２に示すように、第２電極１２の光入射側の面の上に配設されてもよい。また、場合によっては、図９３に示すように、第２電極１２に遮光層９２が形成されていてもよい。
あるいは又、第２電極１２側から光が入射し、第１電極１１には光が入射しない構造とすることもできる。具体的には、図９１に示したように、第２電極１２よりの光入射側であって、第１電極１１の上方には遮光層９２が形成されている。あるいは又、図９５に示すように、電荷蓄積用電極１４及び第２電極１２の上方にはオンチップ・マイクロ・レンズ９０が設けられており、オンチップ・マイクロ・レンズ９０に入射する光は、電荷蓄積用電極１４に集光され、第１電極１１には到達しない構造とすることもできる。尚、実施例１１において説明したように、転送制御用電極１５が設けられている場合、第１電極１１及び転送制御用電極１５には光が入射しない形態とすることができ、具体的には、図９４に図示するように、第１電極１１及び転送制御用電極１５の上方には遮光層９２が形成されている構造とすることもできる。あるいは又、オンチップ・マイクロ・レンズ９０に入射する光は、第１電極１１あるいは第１電極１１及び転送制御用電極１５には到達しない構造とすることもできる。
これらの構成、構造を採用することで、あるいは又、電荷蓄積用電極１４の上方に位置する光電変換層１３の部分のみに光が入射するように遮光層９２を設け、あるいは又、オンチップ・マイクロ・レンズ９０を設計することで、第１電極１１の上方（あるいは、第１電極１１及び転送制御用電極１５の上方）に位置する光電変換層１３の部分は光電変換に寄与しなくなるので、全画素をより確実に一斉にリセットすることができ、グローバルシャッター機能を一層容易に実現することができる。即ち、これらの構成、構造を有する撮像素子を、複数、備えた固体撮像装置の駆動方法にあっては、
全ての撮像素子において、一斉に、光電変換層１３に電荷を蓄積しながら、第１電極１１における電荷を系外に排出し、その後、
全ての撮像素子において、一斉に、光電変換層１３に蓄積された電荷を第１電極１１に転送し、転送完了後、順次、各撮像素子において第１電極１１に転送された電荷を読み出す、
各工程を繰り返す。
このような固体撮像装置の駆動方法にあっては、各撮像素子は、第２電極側から入射した光が第１電極には入射しない構造を有し、全ての撮像素子において、一斉に、光電変換層に電荷を蓄積しながら、第１電極における電荷を系外に排出するので、全撮像素子において同時に第１電極のリセットを確実に行うことができる。そして、その後、全ての撮像素子において、一斉に、光電変換層に蓄積された電荷を第１電極に転送し、転送完了後、順次、各撮像素子において第１電極に転送された電荷を読み出す。それ故、所謂グローバルシャッター機能を容易に実現することができる。
また、実施例１１の変形例として、図９５に示すように、第１電極１１に最も近い位置から電荷蓄積用電極１４に向けて、複数の転送制御用電極を設けてもよい。尚、図９６には、２つの転送制御用電極１５Ａ，１５Ｂを設けた例を示した。そして、電荷蓄積用電極１４及び第２電極１２上方にはオンチップ・マイクロ・レンズ９０が設けられており、オンチップ・マイクロ・レンズ９０に入射する光は、電荷蓄積用電極１４に集光され、第１電極１１及び転送制御用電極１５Ａ，１５Ｂには到達しない構造とすることもできる。
図６１及び図６２に示した実施例１３にあっては、電荷蓄積用電極セグメント１４1，１４2，１４3の厚さを漸次薄くすることで、絶縁層セグメント８２1，８２2，８２3の厚さを漸次厚くしている。一方、実施例１３の変形例における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図を図９７に示すように、電荷蓄積用電極セグメント１４1，１４2，１４3の厚さを一定とし、絶縁層セグメント８２1，８２2，８２3の厚さを漸次厚くしてもよい。尚、光電変換層セグメント１３1，１３2，１３3の厚さは一定である。
また、図６４に示した実施例１４にあっては、電荷蓄積用電極セグメント１４1，１４2，１４3の厚さを漸次薄くすることで、光電変換層セグメント１３1，１３2，１３3の厚さを漸次厚くしている。一方、実施例１４の変形例における電荷蓄積用電極、光電変換層及び第２電極が積層された部分を拡大した模式的な一部断面図を図９８に示すように、電荷蓄積用電極セグメント１４1，１４2，１４3の厚さを一定とし、絶縁層セグメント８２1，８２2，８２3の厚さを漸次薄くすることで、光電変換層セグメント１３1，１３2，１３3の厚さを漸次厚くしてもよい。
以上に説明した各種の変形例は、実施例１以外の実施例に対しても適用することができることは云うまでもない。
実施例においては、電子を信号電荷としており、半導体基板に形成された光電変換層の導電型をｎ型としたが、正孔を信号電荷とする固体撮像装置にも適用できる。この場合には、各半導体領域を逆の導電型の半導体領域で構成すればよく、半導体基板に形成された光電変換層の導電型はｐ型とすればよい。
また、実施例にあっては、入射光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されて成るＣＭＯＳ型固体撮像装置に適用した場合を例に挙げて説明したが、ＣＭＯＳ型固体撮像装置への適用に限られるものではなく、ＣＣＤ型固体撮像装置に適用することもできる。後者の場合、信号電荷は、ＣＣＤ型構造の垂直転送レジスタによって垂直方向に転送され、水平転送レジスタによって水平方向に転送され、増幅されることにより画素信号（画像信号）が出力される。また、画素が２次元マトリクス状に形成され、画素列毎にカラム信号処理回路を配置して成るカラム方式の固体撮像装置全般に限定するものでもない。更には、場合によっては、選択トランジスタを省略することもできる。
更には、本開示の撮像素子、積層型撮像素子は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは、粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義には、圧力や静電容量等、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
更には、撮像領域の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、選択画素から画素単位で画素信号を読み出すＸ－Ｙアドレス型の固体撮像装置に対しても適用可能である。固体撮像装置はワンチップとして形成された形態であってもよいし、撮像領域と、駆動回路又は光学系とを纏めてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
また、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機等の撮像機能を有する電子機器を指す。電子機器に搭載されるモジュール状の形態、即ち、カメラモジュールを撮像装置とする場合もある。
電荷蓄積用電極を駆動するトランジスタの変形例の等価回路図を図９９Ａ及び図９９Ｂに示し、図９９Ａ及び図９９Ｂに示した等価回路におけるトランジスタを駆動するパルスの波形を模式的に図１００Ａ及び図１００Ｂに示す。図１００Ａ及び図１００Ｂの横軸は時間を表し、縦軸は電荷蓄積用電極１４の電位を表す。通常、電荷蓄積用電極１４には１つのトランジスタから電位が印加される。尚、このような電荷蓄積用電極１４にトランジスタから電位が印加される動作を、以下、『電荷蓄積用電極１４はトランジスタによって駆動される』と表現する。一方、図９９Ａ及び図１００Ａに示す例では、電荷蓄積用電極１４は２つのトランジスタ（ＦＥＴ－１，ＦＥＴ－２）によって駆動される。そして、電荷転送期間の初期にあっては、電荷蓄積用電極１４は１つのトランジスタ（ＦＥＴ－１）によって駆動され、電荷転送期間の後期にあっては、電荷蓄積用電極１４は２つのトランジスタ（ＦＥＴ－１，ＦＥＴ－２）によって同時に駆動される。尚、参照符号「ＦＥＴ－０」は、制御用のトランジスタである。図９９Ｂ及び図１００Ｂに示す例では、電荷蓄積用電極１４は、駆動能力の大きなトランジスタ（ＦＥＴ－５）及び駆動能力の小さなトランジスタに（ＦＥＴ－３）によって駆動される。具体的には、電荷転送期間の初期にあっては、電荷蓄積用電極１４は駆動能力の小さなトランジスタ（ＦＥＴ－３）によって駆動され、電荷転送期間の後期にあっては、電荷蓄積用電極１４は駆動能力の大きなトランジスタ（ＦＥＴ－５）によって駆動される。尚、参照符号「ＦＥＴ－４」は、ＭＯＳダイオードである。トランジスタの駆動能力の大小は、例えば、トランジスタのチャネル幅によって規定される。以上の構成によって、転送すべき電荷が多量に存在するときには、電荷蓄積用電極１４を１つのトランジスタあるいは駆動能力の小さなトランジスタによって駆動することで、ブルーミングの発生を抑制し、ブルーミングが発生する懸念が無くなった後、電荷蓄積用電極１４を、２つのトランジスタあるいは駆動能力の大きなトランジスタ（あるいは、駆動能力の大きなトランジスタと駆動能力の小さなトランジスタ）によって駆動することで、電荷転送速度を増加させる（電荷転送時間を短縮する）ことができる。
本開示の撮像素子、積層型撮像素子から構成された固体撮像装置２０１を電子機器（カメラ）２００に用いた例を、図１０１に概念図として示す。電子機器２００は、固体撮像装置２０１、光学レンズ２１０、シャッタ装置２１１、駆動回路２１２、及び、信号処理回路２１３を有する。光学レンズ２１０は、被写体からの像光（入射光）を固体撮像装置２０１の撮像面上に結像させる。これにより固体撮像装置２０１内に、一定期間、信号電荷が蓄積される。シャッタ装置２１１は、固体撮像装置２０１への光照射期間及び遮光期間を制御する。駆動回路２１２は、固体撮像装置２０１の転送動作等及びシャッタ装置２
１１のシャッタ動作を制御する駆動信号を供給する。駆動回路２１２から供給される駆動信号（タイミング信号）により、固体撮像装置２０１の信号転送を行う。信号処理回路２１３は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、あるいは、モニタに出力される。このような電子機器２００では、固体撮像装置２０１における画素サイズの微細化及び転送効率の向上を達成することができるので、画素特性の向上が図られた電子機器２００を得ることができる。固体撮像装置２０１を適用できる電子機器２００としては、カメラに限られるものではなく、デジタルスチルカメラ、携帯電話機等のモバイル機器向けカメラモジュール等の撮像装置に適用可能である。
尚、本開示は、以下のような構成を取ることもできる。
［Ａ０１］《撮像素子：第１の態様》
第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
光電変換部は、更に、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えており、
光電変換層に光が入射して光電変換層において光電変換が生じるとき、電荷蓄積用電極に対向する光電変換層の部分に加えられる電位の絶対値は、隣接する撮像素子の間に位置する光電変換層の領域に加えられる電位の絶対値よりも大きな値である撮像素子。
［Ａ０２］《撮像素子：第２の態様》
第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
光電変換部は、更に、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えており、
第１電極と電荷蓄積用電極との間に位置する光電変換層の領域の幅は、隣接する撮像素子の間に位置する光電変換層の領域の幅よりも狭い撮像素子。
［Ａ０３］《撮像素子：第３の態様》
第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
光電変換部は、更に、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えており、
隣接する撮像素子の間に位置する光電変換層の領域に絶縁層を介して対向する領域には、電荷移動制御電極が形成されている撮像素子。
［Ａ０４］《撮像素子：第４の態様》
第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
光電変換部は、更に、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えており、
隣接する撮像素子の間に位置する光電変換層の領域の上には、第２電極が形成される代わりに、電荷移動制御電極が形成されている撮像素子。
［Ａ０５］《撮像素子：第５の態様》
第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
光電変換部は、更に、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えており、
第１電極と電荷蓄積用電極との間の領域を構成する絶縁材料の比誘電率の値は、隣接する撮像素子の間の領域を構成する絶縁材料の比誘電率の値よりも高い撮像素子。
［Ａ０６］《撮像素子：第６の態様》
第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
光電変換部は、更に、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えており、
第１電極と電荷蓄積用電極との間に位置する絶縁層の領域の厚さは、隣接する撮像素子の間に位置する絶縁層の領域の厚さよりも薄い撮像素子。
［Ａ０７］《撮像素子：第７の態様》
第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
光電変換部は、更に、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層
と対向して配置された電荷蓄積用電極を備えており、
第１電極と電荷蓄積用電極との間に位置する光電変換層の領域の厚さは、隣接する撮像素子の間に位置する光電変換層の領域の厚さよりも厚い撮像素子。
［Ａ０８］《撮像素子：第８の態様》
第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
光電変換部は、更に、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えており、
第１電極と電荷蓄積用電極との間に位置する光電変換層と絶縁層との界面の領域における固定電荷量は、隣接する撮像素子の間に位置する光電変換層と絶縁層との界面の領域における固定電荷量よりも少ない撮像素子。
［Ａ０９］《撮像素子：第９の態様》
第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
光電変換部は、更に、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えており、
第１電極と電荷蓄積用電極との間に位置する光電変換層の領域における電荷移動度の値は、隣接する撮像素子の間に位置する光電変換層の領域における電荷移動度の値よりも大きい撮像素子。
［Ａ１０］半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
第１電極、第２電極、電荷蓄積用電極及び電荷移動制御電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ11が印加され、電荷蓄積用電極に電位Ｖ12が印加され、電荷移動制御電極に電位Ｖ13が印加され、光電変換層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第１電極に電位Ｖ21が印加され、電荷蓄積用電極に電位Ｖ22が印加され、電荷移動制御電極に電位Ｖ23が印加され、光電変換層に蓄積された電荷が第１電極を経由して制御部に読み出される［Ａ０３］に記載の撮像素子。
但し、第１電極の電位が第２電極の電位よりも高い場合、
Ｖ12≧Ｖ11、Ｖ12＞Ｖ13、且つ、Ｖ21＞Ｖ22＞Ｖ23
であり、第１電極の電位が第２電極の電位よりも低い場合、
Ｖ12≦Ｖ11、Ｖ12＜Ｖ13、且つ、Ｖ21＜Ｖ22＜Ｖ23
である。
［Ａ１１］半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
第１電極、第２電極、電荷蓄積用電極及び電荷移動制御電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第２電極に電位Ｖ2'が印加され、電荷移動制御電極に電位Ｖ13'が印加され、光電変換層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第２電極に電位Ｖ2"が印加され、電荷移動制御電極に電位Ｖ23"が印加され、光電変換層に蓄積された電荷が第１電極を経由して制御部に読み出される［Ａ０４］に記載の撮像素子。
但し、第１電極の電位が第２電極の電位よりも高い場合、
Ｖ2'≧Ｖ13'、且つ、Ｖ2"≧Ｖ23"
であり、第１電極の電位が第２電極の電位よりも低い場合、
Ｖ2'≦Ｖ13'、且つ、Ｖ2"≦Ｖ23"
である。
［Ａ１２］半導体基板を更に備えており、
光電変換部は、半導体基板の上方に配置されている［Ａ０１］乃至［Ａ１１］のいずれか１項に記載の撮像素子。
［Ａ１３］第１電極と電荷蓄積用電極との間に、第１電極及び電荷蓄積用電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された転送制御用電極を更に備えている［Ａ０１］乃至［Ａ１２］のいずれか１項に記載の撮像素子。
［Ａ１４］電荷蓄積用電極は、複数の電荷蓄積用電極セグメントから構成されている［Ａ０１］乃至［Ａ１３］のいずれか１項に記載の撮像素子。
［Ａ１５］電荷蓄積用電極の大きさは第１電極よりも大きい［Ａ０１］乃至［Ａ１４］のいずれか１項に記載の撮像素子。
［Ａ１６］第１電極は、絶縁層に設けられた開口部内を延在し、光電変換層と接続されている［Ａ０１］乃至［Ａ１５］のいずれか１項に記載の撮像素子。
［Ａ１７］光電変換層は、絶縁層に設けられた開口部内を延在し、第１電極と接続されている［Ａ０１］乃至［Ａ１５］のいずれか１項に記載の撮像素子。
［Ａ１８］第１電極の頂面の縁部は絶縁層で覆われており、
開口部の底面には第１電極が露出しており、
第１電極の頂面と接する絶縁層の面を第１面、電荷蓄積用電極と対向する光電変換層の部分と接する絶縁層の面を第２面としたとき、開口部の側面は、第１面から第２面に向かって広がる傾斜を有する［Ａ１７］に記載の撮像素子。
［Ａ１９］第１面から第２面に向かって広がる傾斜を有する開口部の側面は、電荷蓄積用電極側に位置する［Ａ１８］に記載の撮像素子。
［Ａ２０］《第１電極及び電荷蓄積用電極の電位の制御》
半導体基板に設けられ、駆動回路を有する制御部を更に備えており、
第１電極及び電荷蓄積用電極は、駆動回路に接続されており、
電荷蓄積期間において、駆動回路から、第１電極に電位Ｖ11が印加され、電荷蓄積用電極に電位Ｖ12が印加され、光電変換層に電荷が蓄積され、
電荷転送期間において、駆動回路から、第１電極に電位Ｖ21が印加され、電荷蓄積用電極に電位Ｖ22が印加され、光電変換層に蓄積された電荷が第１電極を経由して制御部に読み出される［Ａ０１］乃至［Ａ１９］のいずれか１項に記載の撮像素子。
但し、第１電極の電位が第２電極より高い場合、
Ｖ12≧Ｖ11、且つ、Ｖ22＜Ｖ21
であり、第１電極の電位が第２電極より低い場合、
Ｖ12≦Ｖ11、且つ、Ｖ22＞Ｖ21
である。
［Ａ２１］《電荷蓄積用電極セグメント》
電荷蓄積用電極は、複数の電荷蓄積用電極セグメントから構成されている［Ａ０１］乃至［Ａ１３］のいずれか１項に記載の撮像素子。
［Ａ２２］第１電極の電位が第２電極より高い場合、電荷転送期間において、第１電極に最も近い所に位置する電荷蓄積用電極セグメントに印加される電位は、第１電極に最も遠い所に位置する電荷蓄積用電極セグメントに印加される電位よりも高く、
第１電極の電位が第２電極より低い場合、電荷転送期間において、第１電極に最も近い所に位置する電荷蓄積用電極セグメントに印加される電位は、第１電極に最も遠い所に位置する電荷蓄積用電極セグメントに印加される電位よりも低い［Ａ２１］に記載の撮像素子。
［Ａ２３］半導体基板には、制御部を構成する少なくとも浮遊拡散層及び増幅トランジスタが設けられており、
第１電極は、浮遊拡散層及び増幅トランジスタのゲート部に接続されている［Ａ０１］乃至［Ａ２２］のいずれか１項に記載の撮像素子。
［Ａ２４］半導体基板には、更に、制御部を構成するリセット・トランジスタ及び選択トランジスタが設けられており、
浮遊拡散層は、リセット・トランジスタの一方のソース／ドレイン領域に接続されており、
増幅トランジスタの一方のソース／ドレイン領域は、選択トランジスタの一方のソース／ドレイン領域に接続されており、選択トランジスタの他方のソース／ドレイン領域は信号線に接続されている［Ａ２３］に記載の撮像素子。
［Ａ２５］第２電極側から光が入射し、第２電極よりの光入射側には遮光層が形成されて
いる［Ａ０１］乃至［Ａ２４］のいずれか１項に記載の撮像素子。
［Ａ２６］第２電極側から光が入射し、第１電極には光が入射しない［Ａ０１］乃至［Ａ２４］のいずれか１項に記載の撮像素子。
［Ａ２７］第２電極よりの光入射側であって、第１電極の上方には遮光層が形成されている［Ａ２６］に記載の撮像素子。
［Ａ２８］電荷蓄積用電極及び第２電極の上方にはオンチップ・マイクロ・レンズが設けられており、
オンチップ・マイクロ・レンズに入射する光は、電荷蓄積用電極に集光される［Ａ２６］に記載の撮像素子。
［Ａ２９］電荷蓄積用電極は、２つのトランジスタによって駆動され、
電荷転送期間の初期にあっては、電荷蓄積用電極は１つのトランジスタによって駆動され、電荷転送期間の後期にあっては、電荷蓄積用電極は２つのトランジスタによって同時に駆動される［Ａ０１］乃至［Ａ２８］のいずれか１項に記載の撮像素子。
［Ａ３０］電荷蓄積用電極は、駆動能力の大きなトランジスタ及び駆動能力の小さなトランジスタによって駆動され、
電荷転送期間の初期にあっては、電荷蓄積用電極は駆動能力の小さなトランジスタによって駆動され、電荷転送期間の後期にあっては、電荷蓄積用電極は駆動能力の大きなトランジスタによって駆動される［Ａ０１］乃至［Ａ２８］のいずれか１項に記載の撮像素子。
［Ｂ０１］《撮像素子：第１構成》
光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
電荷蓄積用電極は、Ｎ個の電荷蓄積用電極セグメントから構成されており、
第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメントから構成されており、
ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置し、
第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、絶縁層セグメントの厚さが、漸次、変化している［Ａ０１］乃至［Ａ３０］のいずれか１項に記載の撮像素子。
［Ｂ０２］《撮像素子：第２構成》
光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
電荷蓄積用電極は、Ｎ個の電荷蓄積用電極セグメントから構成されており、
第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメントから構成されており、
ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置し、
第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、光電変換層セグメントの厚さが、漸次、変化している［Ａ０１］乃至［Ａ３０］のいずれか１項に記載の撮像素子。
［Ｂ０３］《撮像素子：第３構成》
光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
電荷蓄積用電極は、Ｎ個の電荷蓄積用電極セグメントから構成されており、
第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメ
ントから構成されており、
ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置し、
隣接する光電変換部セグメントにおいて、絶縁層セグメントを構成する材料が異なる［Ａ０１］乃至［Ａ３０］のいずれか１項に記載の撮像素子。
［Ｂ０４］《撮像素子：第４構成》
光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
電荷蓄積用電極は、相互に離間されて配置された、Ｎ個の電荷蓄積用電極セグメントから構成されており、
第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメントから構成されており、
ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置し、
隣接する光電変換部セグメントにおいて、電荷蓄積用電極セグメントを構成する材料が異なる［Ａ０１］乃至［Ａ３０］のいずれか１項に記載の撮像素子。
［Ｂ０５］《撮像素子：第５構成》
光電変換部は、Ｎ個（但し、Ｎ≧２）の光電変換部セグメントから構成されており、
光電変換層は、Ｎ個の光電変換層セグメントから構成されており、
絶縁層は、Ｎ個の絶縁層セグメントから構成されており、
電荷蓄積用電極は、相互に離間されて配置された、Ｎ個の電荷蓄積用電極セグメントから構成されており、
第ｎ番目（但し、ｎ＝１，２，３・・・Ｎ）の光電変換部セグメントは、第ｎ番目の電荷蓄積用電極セグメント、第ｎ番目の絶縁層セグメント及び第ｎ番目の光電変換層セグメントから構成されており、
ｎの値が大きい光電変換部セグメントほど、第１電極から離れて位置し、
第１番目の光電変換部セグメントから第Ｎ番目の光電変換部セグメントに亙り、電荷蓄積用電極セグメントの面積が、漸次、小さくなっている［Ａ０１］乃至［Ａ３０］のいずれか１項に記載の撮像素子。
［Ｂ０６］《撮像素子：第６構成》
電荷蓄積用電極と絶縁層と光電変換層の積層方向をＺ方向、第１電極から離れる方向をＸ方向としたとき、ＹＺ仮想平面で電荷蓄積用電極と絶縁層と光電変換層が積層された積層部分を切断したときの積層部分の断面積は、第１電極からの距離に依存して変化する［Ａ０１］乃至［Ａ３０］のいずれか１項に記載の撮像素子。
［Ｃ０１］《積層型撮像素子》
［Ａ０１］乃至［Ｂ０６］のいずれか１項に記載の撮像素子を少なくとも１つ有する積層型撮像素子。
［Ｄ０１］《固体撮像装置：第１の態様》
［Ａ０１］乃至［Ｂ０６］のいずれか１項に記載の撮像素子を、複数、備えた固体撮像装置。
［Ｄ０２］《固体撮像装置：第２の態様》
［Ｄ０１］に記載の積層型撮像素子を、複数、備えた固体撮像装置。
［Ｄ０３］《固体撮像装置：第１構成》
［Ａ０１］乃至「Ｂ０６］のいずれか１項に記載の撮像素子を、複数、有しており、
複数の撮像素子から撮像素子ブロックが構成されており、
撮像素子ブロックを構成する複数の撮像素子において第１電極が共有されている固体撮像装置。
［Ｄ０４］《固体撮像装置：第２構成》
［Ａ０１］乃至［Ｂ０６］のいずれか１項に記載の撮像素子を少なくとも１つ有する積層型撮像素子を、複数、有しており、
複数の積層型撮像素子から撮像素子ブロックが構成されており、
撮像素子ブロックを構成する複数の積層型撮像素子において第１電極が共有されている固体撮像装置。
［Ｄ０５］１つの撮像素子の上方に１つのオンチップ・マイクロ・レンズが配設されている［Ｄ０１］乃至［Ｄ０４］のいずれか１項に記載の固体撮像装置。
［Ｄ０６］２つの撮像素子から撮像素子ブロックが構成されており、
撮像素子ブロックの上方に１つのオンチップ・マイクロ・レンズが配設されている［Ｄ０１］乃至［Ｄ０４］のいずれか１項に記載の固体撮像装置。
［Ｄ０７］複数の撮像素子に対して１つの浮遊拡散層が設けられている［Ｄ０１］乃至［Ｄ０６］のいずれか１項に記載の固体撮像装置。
［Ｄ０８］第１電極は、各撮像素子の電荷蓄積用電極に隣接して配置されている［Ｄ０１］乃至［Ｄ０７］のいずれか１項に記載の固体撮像装置。
［Ｄ０９］第１電極が、複数の撮像素子の一部の電荷蓄積用電極に隣接して配置されており、複数の撮像素子の残りの電荷蓄積用電極とは隣接して配置されてはいない［Ｄ０１］乃至［Ｄ０８］のいずれか１項に記載の固体撮像装置。
［Ｄ１０］撮像素子を構成する電荷蓄積用電極と撮像素子を構成する電荷蓄積用電極との間の距離は、第１電極に隣接した撮像素子における第１電極と電荷蓄積用電極との間の距離よりも長い［Ｄ０９］に記載の固体撮像装置。
［Ｅ０１］《固体撮像装置の駆動方法》
第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
光電変換部は、更に、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えており、
第２電極側から光が入射し、第１電極には光が入射しない構造を有する撮像素子を、複数、備えた固体撮像装置の駆動方法であって、
全ての撮像素子において、一斉に、光電変換層に電荷を蓄積しながら、第１電極における電荷を系外に排出し、その後、
全ての撮像素子において、一斉に、光電変換層に蓄積された電荷を第１電極に転送し、転送完了後、順次、各撮像素子において第１電極に転送された電荷を読み出す、
各工程を繰り返す固体撮像装置の駆動方法。
１０1，１０2，１０3・・・光電変換部セグメント、１１・・・第１電極、１２・・・第２電極、１３・・・光電変換層、１３A・・・第１電極と電荷蓄積用電極との間に位置する光電変換層の領域（光電変換層の領域－Ａ）、１３B・・・隣接する撮像素子の間に位置する光電変換層の領域（光電変換層の領域－Ｂ）、１３C・・・電荷蓄積用電極に対向する光電変換層の部分、１３DN，１３DN'・・・光電変換層の下層、１３UP，１３UP'・・・光電変換層の上層、１４・・・電荷蓄積用電極、１４Ａ，１４Ｂ，１４Ｃ・・・電荷蓄積用電極セグメント、１５，１５Ａ，１５Ｂ・・・転送制御用電極（電荷転送電極）、２１・・・電荷移動制御電極、２２・・・パッド部、２３・・・接続孔、２４，２４1，２４2・・・電荷移動制御電極、２５・・・電荷排出電極、４１・・・第２撮像素子を構成するｎ型半導体領域、４３・・・第３撮像素子を構成するｎ型半導体領域、４２，４４，７３・・・ｐ+層、ＦＤ1，ＦＤ2，ＦＤ3，４５Ｃ，４６Ｃ・・・浮遊拡散層、ＴＲ１amp・・・増幅トランジスタ、ＴＲ１rst・・・リセット・トランジスタ、ＴＲ１sel・・・選択トランジスタ、５１・・・リセット・トランジスタＴＲ１rstのゲート部、５１Ａ・・・リセット・トランジスタＴＲ１rstのチャネル形成領域、５１Ｂ，５１Ｃ・・・リセット・トランジスタＴＲ１rstのソース／ドレイン領域、５２・・・増幅トランジスタＴＲ１ampのゲート部、５２Ａ・・・増幅トランジスタＴＲ１ampチャネル形成領域、５２Ｂ，５２Ｃ・・・増幅トランジスタＴＲ１ampのソース／ドレイン領域、５３・・・選択トランジスタＴＲ１selのゲート部、５３Ａ・・・選択トランジスタＴＲ１selのチャネル形成領域、５３Ｂ，５３Ｃ・・・選択トランジスタＴＲ１selのソース／ドレイン領域、Ｔ
Ｒ２trs・・・転送トランジスタ、４５・・・転送トランジスタのゲート部、ＴＲ２rst・・・リセット・トランジスタ、ＴＲ２amp・・・増幅トランジスタ、ＴＲ２sel・・・選択トランジスタ、ＴＲ３trs・・・転送トランジスタ、４６・・・転送トランジスタのゲート部、ＴＲ３rst・・・リセット・トランジスタ、ＴＲ３amp・・・増幅トランジスタ、ＴＲ３sel・・・選択トランジスタ、ＶDD・・・電源、ＲＳＴ1，ＲＳＴ2，ＲＳＴ3・・・リセット線、ＳＥＬ1，ＳＥＬ2，ＳＥＬ3・・・選択線、１１７，ＶＳＬ1，ＶＳＬ2，ＶＳＬ3・・・信号線、ＴＧ2，ＴＧ3・・・転送ゲート線、ＶOA，ＶOB，ＶOT，ＶOU・・・配線、６１・・・コンタクトホール部、６２・・・配線層、６３，６４，６８Ａ・・・パッド部、６５，６８Ｂ・・・接続孔、６６，６７，６９・・・接続部、７０・・・半導体基板、７０Ａ・・・半導体基板の第１面（おもて面）、７０Ｂ・・・半導体基板の第２面（裏面）、７１・・・素子分離領域、７２・・・酸化膜、７４・・・ＨｆＯ2膜、７５・・・絶縁膜、７６・・・層間絶縁層、７７，７８，８１・・・層間絶縁層、８２・・・絶縁層、８２A・・・第１電極と電荷蓄積用電極の領域（領域－ａ）、８２B・・・隣接する撮像素子の間の領域（領域－ｂ）、８２A'・・・絶縁材料－Ａ、８２B'・・・絶縁材料－Ｂ、８２ａ・・・絶縁層の第１面、８２ｂ・・・絶縁層の第２面、８２ｃ・・・絶縁層の第３面、８３・・・保護層、８４，８４Ａ，８４Ｂ，８４Ｃ・・・開口部、８５，８５Ａ・・・第２開口部、９０・・・オンチップ・マイクロ・レンズ、９１・・・層間絶縁層より下方に位置する各種の撮像素子構成要素、９２・・・遮光層、１００・・・固体撮像装置、１０１・・・積層型撮像素子、１１１・・・撮像領域、１１２・・・垂直駆動回路、１１３・・・カラム信号処理回路、１１４・・・水平駆動回路、１１５・・・出力回路、１１６・・・駆動制御回路、１１８・・・水平信号線、２００・・・電子機器（カメラ）、２０１・・・固体撮像装置、２１０・・・光学レンズ、２１１・・・シャッタ装置、２１２・・・駆動回路、２１３・・・信号処理回路

Claims (10)

  1. 第１電極、光電変換層及び第２電極が積層されて成る光電変換部を備えており、
    光電変換部は、更に、第１電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された電荷蓄積用電極を備えており、
    複数の撮像素子において、複数の撮像素子のそれぞれの電荷蓄積用電極に対応して共通の１つの第１電極が設けられ、
    複数の撮像素子の間に位置する光電変換層の領域に絶縁層を介して対向する領域には、電荷移動制御電極が形成されている撮像素子。
  2. 平面視において、電荷移動制御電極は、複数の撮像素子のそれぞれの電荷蓄積用電極の間に設けられる、請求項１に記載の撮像素子。
  3. ４つの撮像素子において、４つの撮像素子のそれぞれの電荷蓄積用電極に対応して共通の１つの第１電極が設けられる、請求項１または請求項２に記載の撮像素子。
  4. 半導体基板を更に備えており、
    光電変換部は、半導体基板の上方に配置されている請求項１乃至請求項３のいずれか１項に記載の撮像素子。
  5. 第１電極と電荷蓄積用電極との間に、第１電極及び電荷蓄積用電極と離間して配置され、且つ、絶縁層を介して光電変換層と対向して配置された転送制御用電極を更に備えている請求項１乃至請求項３のいずれか１項に記載の撮像素子。
  6. 電荷蓄積用電極は、複数の電荷蓄積用電極セグメントから構成されている請求項１乃至請求項３のいずれか１項に記載の撮像素子。
  7. 電荷蓄積用電極の大きさは第１電極よりも大きい請求項１乃至請求項３のいずれか１項に記載の撮像素子。
  8. 請求項１乃至請求項６のいずれか１項に記載の撮像素子を少なくとも１つ有する積層型撮像素子。
  9. 請求項１乃至請求項６のいずれか１項に記載の撮像素子を、複数、備えた固体撮像装置。
  10. 請求項８に記載の積層型撮像素子を、複数、備えた固体撮像装置。
JP2022090526A 2017-06-21 2022-06-02 撮像素子、積層型撮像素子及び固体撮像装置 Active JP7392767B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017121200 2017-06-21
JP2017121200 2017-06-21
JP2018115847A JP7099073B2 (ja) 2017-06-21 2018-06-19 撮像素子、積層型撮像素子及び固体撮像装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018115847A Division JP7099073B2 (ja) 2017-06-21 2018-06-19 撮像素子、積層型撮像素子及び固体撮像装置

Publications (2)

Publication Number Publication Date
JP2022121444A true JP2022121444A (ja) 2022-08-19
JP7392767B2 JP7392767B2 (ja) 2023-12-06

Family

ID=64735990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022090526A Active JP7392767B2 (ja) 2017-06-21 2022-06-02 撮像素子、積層型撮像素子及び固体撮像装置

Country Status (6)

Country Link
US (1) US20230317750A1 (ja)
EP (1) EP4280284A3 (ja)
JP (1) JP7392767B2 (ja)
KR (1) KR20230136688A (ja)
CN (8) CN115332277A (ja)
WO (1) WO2018235895A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4312106A1 (en) 2022-07-29 2024-01-31 Sony Interactive Entertainment Inc. Information processing apparatus and image generating method

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019235130A1 (ja) * 2018-06-08 2019-12-12 ソニーセミコンダクタソリューションズ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
KR20210124224A (ko) 2019-02-15 2021-10-14 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자 및 촬상 장치
JP7277248B2 (ja) 2019-04-26 2023-05-18 キヤノン株式会社 半導体装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011244010A (ja) * 2011-08-08 2011-12-01 Fujifilm Corp 固体撮像素子
JP2017055085A (ja) * 2015-09-11 2017-03-16 株式会社東芝 固体撮像装置
JP2017108101A (ja) * 2015-12-04 2017-06-15 キヤノン株式会社 撮像装置、および、撮像システム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5509846B2 (ja) 2009-12-28 2014-06-04 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
KR101774491B1 (ko) * 2011-10-14 2017-09-13 삼성전자주식회사 유기 포토다이오드를 포함하는 유기 픽셀, 이의 제조 방법, 및 상기 유기 픽셀을 포함하는 장치들
JP6186205B2 (ja) * 2013-08-15 2017-08-23 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
JP6429525B2 (ja) * 2014-07-31 2018-11-28 キヤノン株式会社 撮像装置、撮像システムおよび撮像装置の製造方法
KR102355558B1 (ko) * 2014-07-31 2022-01-27 삼성전자주식회사 이미지 센서
JP2016063165A (ja) * 2014-09-19 2016-04-25 株式会社東芝 撮像素子及び固体撮像装置
JP2016127264A (ja) * 2014-12-26 2016-07-11 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP2016201449A (ja) * 2015-04-09 2016-12-01 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP7099073B2 (ja) * 2017-06-21 2022-07-12 ソニーグループ株式会社 撮像素子、積層型撮像素子及び固体撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011244010A (ja) * 2011-08-08 2011-12-01 Fujifilm Corp 固体撮像素子
JP2017055085A (ja) * 2015-09-11 2017-03-16 株式会社東芝 固体撮像装置
JP2017108101A (ja) * 2015-12-04 2017-06-15 キヤノン株式会社 撮像装置、および、撮像システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4312106A1 (en) 2022-07-29 2024-01-31 Sony Interactive Entertainment Inc. Information processing apparatus and image generating method

Also Published As

Publication number Publication date
CN115332280A (zh) 2022-11-11
CN115332277A (zh) 2022-11-11
WO2018235895A1 (ja) 2018-12-27
EP4280284A2 (en) 2023-11-22
CN115360208A (zh) 2022-11-18
CN115332278A (zh) 2022-11-11
CN115360207A (zh) 2022-11-18
EP4280284A3 (en) 2024-01-24
US20230317750A1 (en) 2023-10-05
CN115332276A (zh) 2022-11-11
CN115332281A (zh) 2022-11-11
KR20230136688A (ko) 2023-09-26
CN115332279A (zh) 2022-11-11
JP7392767B2 (ja) 2023-12-06

Similar Documents

Publication Publication Date Title
KR102628546B1 (ko) 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치
US11101303B2 (en) Imaging element, laminated imaging element, and solid-state imaging device
JP7132210B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
JP7099073B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
US11430833B2 (en) Imaging element, laminated imaging element, and solid-state imaging device
JP7347487B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法
US20200295219A1 (en) Imaging element, laminated imaging element, and solid-state imaging device
JP7392767B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
JP7164532B2 (ja) 撮像素子、積層型撮像素子及び固体撮像装置
JP2019041018A (ja) 撮像素子、積層型撮像素子及び固体撮像装置
JP2023063537A (ja) 撮像素子、積層型撮像素子及び固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231106

R151 Written notification of patent or utility model registration

Ref document number: 7392767

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151