JP2022119445A - 配線基板、電子部品、および配線基板の製造方法 - Google Patents
配線基板、電子部品、および配線基板の製造方法 Download PDFInfo
- Publication number
- JP2022119445A JP2022119445A JP2021016567A JP2021016567A JP2022119445A JP 2022119445 A JP2022119445 A JP 2022119445A JP 2021016567 A JP2021016567 A JP 2021016567A JP 2021016567 A JP2021016567 A JP 2021016567A JP 2022119445 A JP2022119445 A JP 2022119445A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- wiring
- wiring layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 239000010410 layer Substances 0.000 claims abstract description 231
- 239000011229 interlayer Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims description 87
- 238000000034 method Methods 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 9
- 239000011347 resin Substances 0.000 claims description 9
- 229920005989 resin Polymers 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 238000005245 sintering Methods 0.000 claims description 3
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 238000007789 sealing Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
第2の態様によると、電子部品は、第1の態様の配線基板と、前記配線基板の前記端子部に電気的に接続された電子素子と、を備える。
第3の態様によると、配線基板の製造方法は、支持基板を用意すること、前記支持基板上の第1領域に下層配線層を形成すること、前記支持基板上の第2領域に支持層を形成すること、前記下層配線層の上部および前記支持層の上部に、上層配線層を形成すること、を備え、前記支持層は直上の前記上層配線層とは電気的に接続されないとともに、前記支持層の厚さを、前記支持基板から前記下層配線層の上部における前記上層配線層の上面まで距離と、前記支持基板から前記支持層の上部における前記上層配線層の上面まで距離とが略等しくなるように設定する。
以下、図1から図4を参照して、第1実施形態の配線基板1の製造方法を説明する。図1(a)から図4(b)までの各図、ならびに後述する図6(a)および図6(b)に矢印で示したX方向、Y方向、およびZ方向は、それぞれ同一の方向を示し、その矢印の指し示す方向を+方向とする。また、X方向、Y方向、およびZ方向は、相互に直交する方向である。以下では、+Z方向を「上方」とも呼ぶ。
図1に示した支持基板10を用意する。図1(a)は、支持基板10を、そのおもて面10aに対して垂直上方(+Z方向)から見た上面図であり、図1(b)は、支持基板10の図1(a)に示したAA線における断面図である。支持基板10は、例えばエポキシ樹脂またはフェノール樹脂等の樹脂、あるいはガラスを含むリジッド基板であっても良く、フレキシブル基板であっても良い。支持基板10のZ方向の厚さは、例えば、0.1mm程度から3mm程度である。
図1に示したとおり、支持基板10のおもて面10aの第1領域11に下層配線層13を形成する。下層配線層13を形成する領域は、第1領域11と一致しているので、上面図である図1(a)では、下層配線層13と第1領域11とが一致するように図示している。
下層配線層13の-Z側の面である下面は、支持基板10のおもて面10aと一致して形成される。本明細書では、下層配線層13の下面を含む平面のことを「基準面」13aと呼ぶ。
図2(a)および図2(b)に示したように、第1領域11に下層配線層13を形成した支持基板10のおもて面10aの、第1領域11とは異なる第2領域12に支持層14を形成する。図2(a)は、支持基板10を+Z方向から見た上面図であり、図2(b)は、図2(a)に示したAA線における断面図である。支持層14を形成する領域は、第2領域12と一致しているので、上面図である図2(a)では、支持層14と第2領域12とが一致するように図示している。
図3(a)に示したように、支持基板10のおもて面10aに、下層配線層13の少なくとも一部および支持層14を覆う層間絶縁膜15を形成する。層間絶縁膜15は、例えばエポキシ樹脂等で形成する。層間絶縁膜15は、例えばスピンコートまたはスプレイコート等の塗布により、あるいは樹脂等のフィルムを支持基板10のおもて面10aにラミネートすることにより形成する。なお、下層配線層13の一部を層間絶縁膜15で覆わずに露出させることで、完成後の配線基板1の外部との電気的な接点として用いることができる。
図3(b)に示したように、下層配線層13の上方(+Z方向)に位置する層間絶縁膜15の一部に、開口部15hを形成する。開口部15hは、例えばレーザーアブレーションにより、またはリソグラフィーにより形成する。これにより、下層配線層13の上面(+Z側面)が開口部15hを介して露出する。
そして、図3(c)に示したように、めっきによる製法やペーストの塗付により開口部15h内に金属等の導電材料を埋め込み、VIAプラグ16を形成する。VIAプラグ16は、例えば下層配線層13を電極とする電解めっきにより形成する。
なお、開口部15hを設ける箇所にレジストを形成しておき、層間絶縁膜15を形成した後にレジストを除去することにより、開口部15hを形成しても良い。
図4(a)および図4(b)に示したように、層間絶縁膜15およびVIAプラグ16上の一部に上層配線層17a、17bを形成する。図4(a)は、支持基板10を+Z方向から見た上面図であり、図4(b)は、図4(a)に示したAA線における断面図である。なお、図4(a)では、上層配線層17a、17bの、下層配線層13および支持層14との位置関係を示すために、層間絶縁膜15の表示を省略している。また、図4(a)では、上方から見ると上層配線層17bにより遮蔽されて見えない支持層14を破線で示している。
端子部18a、18bは、上層配線層17a、17bの上面に後述する電子素子19を取り付ける際に、電子素子19の端子20a、20bがそれぞれ電気的に接続される領域であり、図4(a)において実線で示す部分である。端子部18a、18bは、上層配線層17a、17bの上面の少なくとも一部に相当し、下層配線層13または支持層14の上方に位置する。なお、端子部18a、18bの数は、図4(a)および図4(b)に示した4箇所に限られるわけではなく、より多くの端子部を有していても良い。
一方、支持層14を絶縁部材で形成する場合には、支持層14は、下層配線層13の一部に代えて配置されているということができる。
なお、下層配線層13に含まれる配線層の数は、3層以上の任意の総数であっても良い。
(1)以上で説明した第1実施形態の配線基板の製造方法は、支持基板10を用意すること、支持基板10上の第1領域11に下層配線層13を形成すること、支持基板10上の第2領域12に支持層14を形成すること、下層配線層13の上部および支持層14の上部に、上層配線層17a、17bを形成すること、を備えている。そして、支持層14は直上の上層配線層17bとは電気的に接続されないとともに、支持層14の厚さh2を、支持基板10から下層配線層13の上部における上層配線層17aにおける端子部18aまでの距離h3と、支持基板10から支持層14の上部における上層配線層17bにおける端子部18bまでの距離h4とが略等しくなるように設定する。
この構成により、多層配線(下層配線層13、上層配線層17a、17b)を有し、支持基板10から複数の端子部18a、18bまでのそれぞれの距離が略等しい配線基板を製造することができる。これにより、端子部18a、18b上に、電子素子19を傾きを抑えて接続することができる配線基板1を製造することができる。
図4(c)を参照して、変形例の配線基板の製造方法を説明する。
変形例の配線基板の製造方法においては、上述の第1実施形態の配線基板の製造方法で製造された配線基板1から、支持基板10を除去することをさらに備えている。配線基板1から支持基板10を除去したものが配線基板1bである。
以上で説明した変形例の配線基板の製造方法においても、上述した第1実施形態の配線基板の製造方法と同様の効果が得られる。
以下、第2実施形態の配線基板について説明する。ただし、第2実施形態の配線基板は、上述した第1実施形態の配線基板の製造方法により製造された配線基板1であるため、その詳細な説明は省略する。なお、上述した第1実施形態の配線基板の製造方法で説明した各部材の構造および材料、あるいはZ方向の厚さに関する事項は、第2実施形態の配線基板1についても同様に適用される。
なお、第2実施形態の配線基板1においても、第1実施形態の配線基板の製造方法の説明で述べたように、下層配線層13は多層の配線層が積層されたものであっても良い。
(2)以上で説明した第2実施形態の配線基板1は、基準面13aに沿って形成されている下層配線層13と、複数の端子部18a、18bを有し、下層配線層13よりも基準面13aから上方に離れた位置に形成されている上層配線層17a、17bとを有している。さらに、上層配線層17a、17bと下層配線層13との間の少なくとも一部を電気的に絶縁する層間絶縁膜15と、複数の端子部18a、18bの少なくとも1つと基準面13aとの間に配置され、前記少なくとも1つの端子部18bと電気的に接続されていない支持層14と、を有している。そして、基準面13aから複数の端子部18a、18bまでのそれぞれの距離が略等しい。
この構成により、多層配線(下層配線層13、上層配線層17a、17b)を有し、支持基板10から複数の端子部18a、18bまでのそれぞれの距離が略等しい配線基板1を実現することができる。これにより、端子部18a、18b上に、電子素子19を傾きを抑えて接続することができるため、接続不良の生じにくい配線基板1を実現することができる。
以下、図4(c)を参照して、変形例の配線基板1bについて説明する。ただし、変形例の配線基板1bは、上述した変形例の配線基板1bの製造方法により製造された配線基板1bであるため、その詳細な説明は省略する。なお、上述した第1実施形態の配線基板1の製造方法および変形例の配線基板1bの製造方法で説明した各部材の構造および材料、あるいはZ方向の厚さに関する事項は、変形例の配線基板1bについても同様に適用される。
以下、図6(a)および図6(b)を参照して、第3実施形態の電子部品2について説明する。第3実施形態の電子部品2は、上述した図4(a)および図4(b)、または図5に示した多層の下層配線層13をもつ配線基板1aを用いて製造することができる。以下、第3実施形態の電子部品2の製造方法について説明する。
図6(a)に示したように、半導体素子等の電子素子19を、その端子20a、20bを配線基板1の端子部18a、18bにそれぞれ電気的に接続させて配置して、配線基板1に接合する。電子素子19は、一例としてCPU等のロジック回路IC、DRAM等のメモリーIC、LED等の発光素子、RF集積回路等の半導体素子である。電子素子19の端子20a、20bには、配線基板1への接合に先立って、はんだ、またはピラー(不図示)を形成しておく。電子素子19の接合は、各種のフリップチップボンダーを用いて行うことができる。
図6(b)に示したように、電子素子19、上層配線層17a、17b、層間絶縁膜15を封止部材21により封止する。封止部材21として、例えばエポキシベースの樹脂にシリカなどのフィラーを充填した樹脂を使用しても良い。封止は、コンプレッションモールド法によって、液状の樹脂を金型で加圧して形成しても良い。あるいは、トランスファモールド法によって形成しても良い。電子素子19がLED等の発光素子であれば、封止部材21の材料として透光性の材料を用いると良い。
1つの電子素子19に形成されている端子20a、20bの数は、図示した2個に限られるわけではなく、より多くの端子が形成されていても良い。
なお、図6(b)に破線で示した切断線Cに沿って、電子部品2を複数の電子部品に切断(分離)しても良い。換言すれば、支持基板10および配線基板1上に電子部品2を複数並べて形成し、それらを分離することにより複数の電子部品2を製造しても良い。
(3)以上で説明した第3実施形態の電子部品2は、上述した第2実施形態の配線基板1と、配線基板1の端子部18a、18bに電気的に接続された電子素子19とを有している。この構成においては、配線基板1の端子部18aの支持基板10のおもて面10aからの距離と、端子部18bの支持基板10のおもて面10aからの距離、すなわちそれぞれの高さが略等しいため、電子素子19の端子20a、20bを傾きを抑えて接続することができる。
なお、電子素子19がLED等の発光素子である場合、光の照射方向を制御する必要性があり、傾きを抑えて接続されることによる恩恵が特に大きい。さらに、LED等の発光素子を複数接続する場合には、それぞれの発光素子の傾きを抑えられることにより、複数の発光素子による面状発光における発光ムラを小さくできるという効果も発揮する。
以下、図6(c)を参照して、変形例の電子部品2aについて説明する。変形例の電子部品2aは、上述した第3実施形態の電子部品2から、支持基板10を除去することにより構成として備えないものであるため、その詳細についての説明は省略する。変形例の電子部品2aにおいても、上述した第3実施形態の電子部品2と同様の効果が得られる。また、支持基板10を備えないことにより、変形例の電子部品2aはより薄型であり、かつ軽量な電子部品となる。
なお、支持基板10を除去した後に、図6(c)に破線で示した切断線Cに沿って切断することにより、任意の数の電子素子を搭載した電子部品2aを得ることが出来る。
Claims (18)
- 基準面に沿って形成されている下層配線層と、
複数の端子部を有し、前記下層配線層よりも前記基準面から上方に離れた位置に形成されている上層配線層と、
前記上層配線層と前記下層配線層との間の少なくとも一部を電気的に絶縁する層間絶縁膜と、
複数の前記端子部の少なくとも1つと前記基準面との間に配置され、前記少なくとも1つの端子部と電気的に接続されていない支持層と、
を備え、
前記基準面から複数の前記端子部の上面までのそれぞれの距離が略等しい、配線基板。 - 請求項1に記載の配線基板において、
前記基準面から複数の前記端子部の上面までのそれぞれの距離の差は、前記上層配線層の厚さの1/4以下である、配線基板。 - 請求項1または請求項2に記載の配線基板において、
前記支持層は、前記下層配線層の一部である、配線基板。 - 請求項1または請求項2に記載の配線基板において、
前記支持層は、前記下層配線層の一部に代えて配置されている、配線基板。 - 請求項4に記載の配線基板において、
前記支持層は絶縁部材により形成されている、配線基板。 - 請求項5に記載の配線基板において、
前記絶縁部材は樹脂である、配線基板。 - 請求項1から請求項6までのいずれか一項に記載の配線基板において、
前記下層配線層は複数の配線層を含む、配線基板。 - 請求項1から請求項7までのいずれか一項に記載の配線基板において、
前記下層配線層または前記上層配線層の少なくとも一方は、焼結された金属である、配線基板。 - 請求項1から請求項8までのいずれか一項に記載の配線基板において、
少なくとも前記下層配線層を支持する支持基板をさらに備え、
前記基準面は、前記支持基板の一面と一致している、配線基板。 - 請求項1から請求項9までのいずれか一項に記載の配線基板と、
前記配線基板の前記端子部に電気的に接続された電子素子と、
を備える、電子部品。 - 請求項10に記載の電子部品において、
前記電子素子が、前記配線基板上に複数配置されている、電子部品。 - 支持基板を用意すること、
前記支持基板上の第1領域に下層配線層を形成すること、
前記支持基板上の第2領域に支持層を形成すること、
前記下層配線層の上部および前記支持層の上部に、上層配線層を形成すること、
を備え、
前記支持層は直上の前記上層配線層とは電気的に接続されないとともに、
前記支持層の厚さを、前記支持基板から前記下層配線層の上部における前記上層配線層の上面までの距離と、前記支持基板から前記支持層の上部における前記上層配線層の上面までの距離とが略等しくなるように設定する、配線基板の製造方法。 - 請求項12に記載の配線基板の製造方法において、
前記支持基板から前記下層配線層の上部における前記上層配線層の上面までの距離と、前記支持基板から前記支持層の上部における前記上層配線層の上面までの距離との差を、前記上層配線層の厚さの1/4以下に設定する、配線基板の製造方法。 - 請求項12または請求項13に記載の配線基板の製造方法において、
前記支持層を、前記下層配線層と同一の材料で形成する、配線基板の製造方法。 - 請求項12または請求項13に記載の配線基板の製造方法において、
前記支持層を絶縁部材により形成する、配線基板の製造方法。 - 請求項15に記載の配線基板の製造方法において、
前記絶縁部材を樹脂により形成する、配線基板の製造方法。 - 請求項12から請求項15までのいずれか一項に記載の配線基板の製造方法において、
前記下層配線層または前記上層配線層の少なくとも一方を、金属ペーストを焼結することにより形成する、配線基板の製造方法。 - 請求項12から請求項17までのいずれか一項に記載の配線基板の製造方法において、
前記上層配線層を形成した後に、前記支持基板を少なくとも前記下層配線層から除去する、配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021016567A JP2022119445A (ja) | 2021-02-04 | 2021-02-04 | 配線基板、電子部品、および配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021016567A JP2022119445A (ja) | 2021-02-04 | 2021-02-04 | 配線基板、電子部品、および配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022119445A true JP2022119445A (ja) | 2022-08-17 |
Family
ID=82848341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021016567A Pending JP2022119445A (ja) | 2021-02-04 | 2021-02-04 | 配線基板、電子部品、および配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022119445A (ja) |
-
2021
- 2021-02-04 JP JP2021016567A patent/JP2022119445A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI508196B (zh) | 具有內建加強層之凹穴基板之製造方法 | |
CN101499445B (zh) | 半导体器件及其制造方法 | |
TWI443791B (zh) | 佈線基板之製造方法、半導體裝置之製造方法及佈線基板 | |
JP5188426B2 (ja) | 半導体装置及びその製造方法、電子装置 | |
TWI517322B (zh) | 半導體元件及其製作方法 | |
KR20130014379A (ko) | 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법 | |
KR20090034081A (ko) | 적층형 반도체 패키지 장치 및 이의 제작 방법 | |
JP4730426B2 (ja) | 実装基板及び半導体モジュール | |
JP2008227348A (ja) | 半導体装置及びその製造方法 | |
JP7072644B2 (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
TW201325343A (zh) | 用於嵌入式晶粒封裝的高精密度自我對準晶粒 | |
CN109509727B (zh) | 一种半导体芯片封装方法及封装结构 | |
JP6600573B2 (ja) | 配線基板及び半導体パッケージ | |
TW201517224A (zh) | 半導體裝置以及其製備方法 | |
US10062649B2 (en) | Package substrate | |
US10510638B2 (en) | Electronic component-embedded board | |
CN105304580B (zh) | 半导体装置及其制造方法 | |
TWI591739B (zh) | 封裝堆疊結構之製法 | |
JP2022014121A (ja) | 半導体装置およびその製造方法 | |
JP2022119445A (ja) | 配線基板、電子部品、および配線基板の製造方法 | |
US20140048955A1 (en) | Semiconductor assembly board with back-to-back embedded semiconductor devices and built-in stoppers | |
TWI381500B (zh) | 嵌埋半導體晶片之封裝基板及其製法 | |
JP7210191B2 (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
JP5257518B2 (ja) | 基板製造方法および樹脂基板 | |
JP6989292B2 (ja) | 電子素子実装用基板、電子装置および電子モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20210514 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210514 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210713 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210812 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240105 |