JP2022119445A - 配線基板、電子部品、および配線基板の製造方法 - Google Patents

配線基板、電子部品、および配線基板の製造方法 Download PDF

Info

Publication number
JP2022119445A
JP2022119445A JP2021016567A JP2021016567A JP2022119445A JP 2022119445 A JP2022119445 A JP 2022119445A JP 2021016567 A JP2021016567 A JP 2021016567A JP 2021016567 A JP2021016567 A JP 2021016567A JP 2022119445 A JP2022119445 A JP 2022119445A
Authority
JP
Japan
Prior art keywords
layer
wiring board
wiring
wiring layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021016567A
Other languages
English (en)
Inventor
貴章 加藤
Takaaki Kato
良平 山下
Ryohei Yamashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Aoi Electronics Co Ltd
Original Assignee
Nichia Chemical Industries Ltd
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd, Aoi Electronics Co Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2021016567A priority Critical patent/JP2022119445A/ja
Publication of JP2022119445A publication Critical patent/JP2022119445A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】電子素子を安定して接続できる配線基板を提供する。【解決手段】配線基板は、基準面に沿って形成されている下層配線層と、複数の端子部を有し、下層配線層よりも基準面から上方に離れた位置に形成されている上層配線層と、上層配線層と下層配線層との間の少なくとも一部を電気的に絶縁する層間絶縁膜と、複数の端子部の少なくとも1つと基準面との間に配置され、少なくとも1つの端子部と電気的に接続されていない支持層と、を備え、基準面から複数の端子部の上面までのそれぞれの距離が略等しい。【選択図】図1

Description

本発明は、配線基板、電子部品、および配線基板の製造方法に関する。
保持基板上に複数層に渡って配線層を形成した配線基板が提案されている。また、配線基板において、電子素子と電気的に接続される電極以外に、その電極と概ね同じ高さのダミー電極を設けることで、電子素子の安定性を向上させた配線基板も提案されている(特許文献1参照)。
特開2005-328099号公報
配線基板においては、半導体チップ等の電子素子と接続される複数の端子部の支持基板からの高さに差がない事が望ましい。しかしながら、多層配線を備える配線基板においては、最上層の配線層に形成されている複数の端子部のそれぞれと支持基板との間に下層配線層が形成されているか否かにより、複数の端子部の基板からの高さが異なり、電子素子の接続時に傾きが生じるという課題がある。
特許文献1の配線基板は、電子素子である半導体チップと接合される配線基板の表面の一部にダミー電極を設けるものである。従って、多層配線を有する配線基板に特許文献1に記載されているダミー電極を用いても、保持基板から最上層の配線層の中の複数の端子部までの高さを均一にすることはできない。
第1の態様によると、配線基板は、基準面に沿って形成されている下層配線層と、複数の端子部を有し、前記下層配線層よりも前記基準面から上方に離れた位置に形成されている上層配線層と、前記上層配線層と前記下層配線層との間の少なくとも一部を電気的に絶縁する層間絶縁膜と、複数の前記端子部の少なくとも1つと前記基準面との間に配置され、前記少なくとも1つの端子部と電気的に接続されていない支持層と、を備え、前記基準面から複数の前記端子部の上面までのそれぞれの距離が略等しい。
第2の態様によると、電子部品は、第1の態様の配線基板と、前記配線基板の前記端子部に電気的に接続された電子素子と、を備える。
第3の態様によると、配線基板の製造方法は、支持基板を用意すること、前記支持基板上の第1領域に下層配線層を形成すること、前記支持基板上の第2領域に支持層を形成すること、前記下層配線層の上部および前記支持層の上部に、上層配線層を形成すること、を備え、前記支持層は直上の前記上層配線層とは電気的に接続されないとともに、前記支持層の厚さを、前記支持基板から前記下層配線層の上部における前記上層配線層の上面まで距離と、前記支持基板から前記支持層の上部における前記上層配線層の上面まで距離とが略等しくなるように設定する。
本発明によれば、多層配線を有し、支持基板から複数の端子部までのそれぞれの距離が略等しい配線基板を実現することができる。
第1実施形態の配線基板の製造方法を説明する図。 第1実施形態の配線基板の製造方法を説明する図であり、図1に続く工程を示す図。 第1実施形態の配線基板の製造方法を説明する図であり、図2に続く工程を示す図。 図4(a)および図4(b)は、第1実施形態の配線基板の製造方法を説明する図であり、図3に続く工程を示す図。図4(c)は、変形例の配線基板の製造方法を説明する図。 下層配線が多層配線により形成されている配線基板の断面図。 図6(a)および図6(b)は、第3実施形態の電子部品の製造方法を説明する図であり、図6(c)は、変形例の電子部品を表す図。
(第1実施形態の配線基板の製造方法)
以下、図1から図4を参照して、第1実施形態の配線基板1の製造方法を説明する。図1(a)から図4(b)までの各図、ならびに後述する図6(a)および図6(b)に矢印で示したX方向、Y方向、およびZ方向は、それぞれ同一の方向を示し、その矢印の指し示す方向を+方向とする。また、X方向、Y方向、およびZ方向は、相互に直交する方向である。以下では、+Z方向を「上方」とも呼ぶ。
(支持基板の用意)
図1に示した支持基板10を用意する。図1(a)は、支持基板10を、そのおもて面10aに対して垂直上方(+Z方向)から見た上面図であり、図1(b)は、支持基板10の図1(a)に示したAA線における断面図である。支持基板10は、例えばエポキシ樹脂またはフェノール樹脂等の樹脂、あるいはガラスを含むリジッド基板であっても良く、フレキシブル基板であっても良い。支持基板10のZ方向の厚さは、例えば、0.1mm程度から3mm程度である。
(下層配線層の形成)
図1に示したとおり、支持基板10のおもて面10aの第1領域11に下層配線層13を形成する。下層配線層13を形成する領域は、第1領域11と一致しているので、上面図である図1(a)では、下層配線層13と第1領域11とが一致するように図示している。
下層配線層13の-Z側の面である下面は、支持基板10のおもて面10aと一致して形成される。本明細書では、下層配線層13の下面を含む平面のことを「基準面」13aと呼ぶ。
下層配線層13は、例えば、金属ペースト材料をスクリーン印刷等の印刷により、あるいはインクジェットプリンターまたはディスペンサーにより第1領域11に形成し、形成した金属ペースト材料を焼結することにより形成する。あるいは、支持基板10のおもて面10aのほぼ全面にめっき等により金属膜を形成し、エッチングにより第1領域11以外の金属膜を除去することにより形成しても良い。
下層配線層13は電解めっきにより形成しても良い。この場合、始めに支持基板10のおもて面10aのほぼ全面にめっきやスパッタリング等によりシード層を形成した後、シード層の上にレジストを塗布する。そしてレジストをパターニングして、シード層の一部を露出させ、露出したシード層を電極として、シード層の上に下層配線層13を電解めっきにより形成する。その後、レジストを除去し、下層配線層13に覆われていないシード層をエッチングにより除去する。シード層のうち、下層配線層13に覆われている部分は、そのまま下層配線層13の一部となる。なお、後述するように、後の工程で支持基板10を下層配線層13から除去する場合には、上述した電解めっき用の電極としたシード層を、下層配線層13から除去しても良い。
(支持層の形成)
図2(a)および図2(b)に示したように、第1領域11に下層配線層13を形成した支持基板10のおもて面10aの、第1領域11とは異なる第2領域12に支持層14を形成する。図2(a)は、支持基板10を+Z方向から見た上面図であり、図2(b)は、図2(a)に示したAA線における断面図である。支持層14を形成する領域は、第2領域12と一致しているので、上面図である図2(a)では、支持層14と第2領域12とが一致するように図示している。
支持層14は、例えばエポキシ樹脂等で形成する。支持層14についても、一例として、スクリーン印刷等の印刷により、あるいはインクジェットプリンターまたはディスペンサーにより、第2領域12に形成する。一例として、支持層14のZ方向の厚さh2は、下層配線層13のZ方向の厚さh1と概ね等しく設定する。
(層間絶縁膜の形成)
図3(a)に示したように、支持基板10のおもて面10aに、下層配線層13の少なくとも一部および支持層14を覆う層間絶縁膜15を形成する。層間絶縁膜15は、例えばエポキシ樹脂等で形成する。層間絶縁膜15は、例えばスピンコートまたはスプレイコート等の塗布により、あるいは樹脂等のフィルムを支持基板10のおもて面10aにラミネートすることにより形成する。なお、下層配線層13の一部を層間絶縁膜15で覆わずに露出させることで、完成後の配線基板1の外部との電気的な接点として用いることができる。
(VIAプラグの形成)
図3(b)に示したように、下層配線層13の上方(+Z方向)に位置する層間絶縁膜15の一部に、開口部15hを形成する。開口部15hは、例えばレーザーアブレーションにより、またはリソグラフィーにより形成する。これにより、下層配線層13の上面(+Z側面)が開口部15hを介して露出する。
そして、図3(c)に示したように、めっきによる製法やペーストの塗付により開口部15h内に金属等の導電材料を埋め込み、VIAプラグ16を形成する。VIAプラグ16は、例えば下層配線層13を電極とする電解めっきにより形成する。
なお、開口部15hを設ける箇所にレジストを形成しておき、層間絶縁膜15を形成した後にレジストを除去することにより、開口部15hを形成しても良い。
(上層配線層の形成)
図4(a)および図4(b)に示したように、層間絶縁膜15およびVIAプラグ16上の一部に上層配線層17a、17bを形成する。図4(a)は、支持基板10を+Z方向から見た上面図であり、図4(b)は、図4(a)に示したAA線における断面図である。なお、図4(a)では、上層配線層17a、17bの、下層配線層13および支持層14との位置関係を示すために、層間絶縁膜15の表示を省略している。また、図4(a)では、上方から見ると上層配線層17bにより遮蔽されて見えない支持層14を破線で示している。
図4(b)に示したように、上層配線層17aは下層配線層13の上方に形成され、VIAプラグ16を介して下層配線層13と電気的に接続されている。一方の上層配線層17bは支持層14の上方に形成され、層間絶縁膜15により下層配線層13とは電気的に絶縁されている。
以上の工程により、第1実施形態の配線基板1が完成する。
端子部18a、18bは、上層配線層17a、17bの上面に後述する電子素子19を取り付ける際に、電子素子19の端子20a、20bがそれぞれ電気的に接続される領域であり、図4(a)において実線で示す部分である。端子部18a、18bは、上層配線層17a、17bの上面の少なくとも一部に相当し、下層配線層13または支持層14の上方に位置する。なお、端子部18a、18bの数は、図4(a)および図4(b)に示した4箇所に限られるわけではなく、より多くの端子部を有していても良い。
後述する電子素子19の傾きを抑えて取り付けるためには、端子部18a、18bのそれぞれの高さ、すなわち支持基板10のおもて面10aから端子部18aまでの距離h3と、おもて面10aから端子部18bまでの距離h4との差が小さいほど好ましく、±5μmの範囲内であることが望ましい。このために、形成する支持層14の厚さh2(図2(b)参照)を、おもて面10aから端子部18aの距離h3と、おもて面10aから端子部18bの距離h4とが略等しくなるような厚さに設定する。
一例として、形成する支持層14の厚さを、支持基板10のおもて面10aから複数の端子部18a、18bまでのそれぞれの距離(h3、h4)の差が、上層配線層17a、17bの厚さの1/4以下にするように設定しても良い。
以上の説明では、図4(a)に示したように、下層配線層13と上層配線層17a、17bとは、支持基板10のおもて面10a内で重なり合わないものとして説明したが、下層配線層13と上層配線層17a、17bとの少なくとも一部は、支持基板10のおもて面10a内で重なり合っていても良い。この場合であっても、層間絶縁膜15により、下層配線層13と上層配線層17a、17bとの絶縁性が確保される。
なお、支持層14を上述したように樹脂等の絶縁部材により形成する場合には、上層配線層17bと支持層14の間には、層間絶縁膜15を設けなくても良い。この場合には、支持層14の厚さを、下層配線層13と層間絶縁膜15との厚さの合計と等しくなるように設定すると良い。
以上の説明では、支持層14は樹脂等の絶縁部材により形成するものとしたが、支持層14を導電部材で形成しても良い。この場合には、導電部材である支持層14と下層配線層13または上層配線層17bとの間に層間絶縁膜15等の絶縁部材を設け、支持層14と下層配線層13または上層配線層17bとを直接接触させないようにすると良い。
支持層14と下層配線層13とを、同一の工程で、一度に形成しても良い。この場合、支持層14のみを形成する工程を省略することができる。また、この場合、支持層14は、下層配線層13を構成する金属層の一部であるということができる。
一方、支持層14を絶縁部材で形成する場合には、支持層14は、下層配線層13の一部に代えて配置されているということができる。
支持層14を導電部材で形成する場合、絶縁部材で形成する場合のいずれにおいても、支持層14は直上の上層配線層17bとは電気的に接続されない。ここで、電気的に接続されないとは、支持層14と上層配線層17bとの間に層間絶縁膜15が形成されていること、または支持層14自体が絶縁材料で形成されていることの、少なくとも一方であることを言う。
以上の説明で述べたとおり、下層配線層13または上層配線層17a、17bの少なくとも一方を、形成した金属ペースト材料を焼結することにより形成しても良い。この場合、おもて面10aのほぼ全面に導電膜を形成して、導電膜を部分的にエッチングすることで配線層を形成する方法に比べ、金属材料の使用量を削減でき、かつ工程も簡略化できるため、より安価に配線層を形成することができる。
なお、図4(a)および図4(b)に破線で示した切断線Bに沿って、配線基板1を複数の配線基板に切断(分離)しても良い。換言すれば、支持基板10上に配線基板1を複数並べて形成し、それらを分離することにより複数の配線基板1を製造しても良い。この場合、分離された1つの配線基板1に含まれる端子部18a、18bの数は、図4(a)および図4(b)に示した2箇所に限られるわけではなく、より多くの端子部を有していても良い。
以上の説明においては、下層配線層13として1層の配線層を形成するものとしたが、複数の下層配線層と層間絶縁膜とをZ方向に積層し、多層の下層配線層13として形成しても良い。図5は、下層配線層13が2層の多層配線層(131、132)により形成されている配線基板1aの断面図である。
端子部18cは上層配線層17cの一部であり、その下に2層の下層配線層131、132、およびVIAプラグ161、162が形成されている。端子部18dは上層配線層17dの一部であり、その下に2層の支持層141、142、および層間絶縁膜15が形成されている。
端子部18eは上層配線層17eの上面の一部であり、その直下にVIAプラグ162を介して1層の下層配線層132が形成されており、下層配線層132の下には、層間絶縁膜15および1層の支持層141が形成されている。端子部18fは上層配線層17fの上面の一部であり、その直下には層間絶縁膜15および1層の支持層142が形成されており、支持層142の下には、層間絶縁膜15および1層の下層配線層131が形成されている。
従って、この場合には、上層配線層17c~17fと支持基板10との間に、複数層の支持層141、142を配置することにより、支持基板10のおもて面10aから端子部18c~18fまでの各距離h5~h8を略等しくする。
支持層141、142の厚さは、下層配線層13の中の複数の配線層131、132のうちの1層と略同じ厚さであっても良い。
なお、下層配線層13に含まれる配線層の数は、3層以上の任意の総数であっても良い。
(第1実施形態の配線基板の製造方法の効果)
(1)以上で説明した第1実施形態の配線基板の製造方法は、支持基板10を用意すること、支持基板10上の第1領域11に下層配線層13を形成すること、支持基板10上の第2領域12に支持層14を形成すること、下層配線層13の上部および支持層14の上部に、上層配線層17a、17bを形成すること、を備えている。そして、支持層14は直上の上層配線層17bとは電気的に接続されないとともに、支持層14の厚さh2を、支持基板10から下層配線層13の上部における上層配線層17aにおける端子部18aまでの距離h3と、支持基板10から支持層14の上部における上層配線層17bにおける端子部18bまでの距離h4とが略等しくなるように設定する。
この構成により、多層配線(下層配線層13、上層配線層17a、17b)を有し、支持基板10から複数の端子部18a、18bまでのそれぞれの距離が略等しい配線基板を製造することができる。これにより、端子部18a、18b上に、電子素子19を傾きを抑えて接続することができる配線基板1を製造することができる。
(変形例の配線基板の製造方法)
図4(c)を参照して、変形例の配線基板の製造方法を説明する。
変形例の配線基板の製造方法においては、上述の第1実施形態の配線基板の製造方法で製造された配線基板1から、支持基板10を除去することをさらに備えている。配線基板1から支持基板10を除去したものが配線基板1bである。
支持基板10の除去は、上層配線層17a、17bを形成した後に、少なくとも下層配線層13から支持基板10を除去することにより行う。支持基板10の除去は、機械的な剥離、支持基板10を研削または研磨することによる除去、あるいは化学的なエッチングにより支持基板10を溶解することにより行っても良い。
支持基板10の除去後に、図4(c)に破線で示した切断線Bに沿って、配線基板1bを複数の配線基板1bに切断(分離)しても良い。
以上で説明した変形例の配線基板の製造方法においても、上述した第1実施形態の配線基板の製造方法と同様の効果が得られる。
(第2実施形態の配線基板)
以下、第2実施形態の配線基板について説明する。ただし、第2実施形態の配線基板は、上述した第1実施形態の配線基板の製造方法により製造された配線基板1であるため、その詳細な説明は省略する。なお、上述した第1実施形態の配線基板の製造方法で説明した各部材の構造および材料、あるいはZ方向の厚さに関する事項は、第2実施形態の配線基板1についても同様に適用される。
図4(a)および図4(b)に示したように、第2実施形態の配線基板1は、支持基板10のおもて面10aに沿って形成されている下層配線層13を有している。換言すれば、下層配線層13の-Z側の面である下面を含む平面であり、おもて面10aと一致する基準面13aに沿って、下層配線層13は形成されている。そして、複数の端子部18a、18bを有し、下層配線層13よりも基準面13aから上方に離れた位置に形成されている上層配線層17a、17bを有している。また、上層配線層17a、17bと下層配線層13との間の少なくとも一部を電気的に絶縁する層間絶縁膜15を有している。
第2実施形態の配線基板1は、さらに、複数の端子部18a、18bの少なくとも1つと基準面13aとの間に配置され、少なくとも1つの端子部18bと電気的に接続されていない支持層14を有している。そして、基準面13aから下層配線層13の上部に配置されている端子部18aまでの距離h3と、基準面13aから支持層14の上部に配置されている端子部18bまでの距離h4とが、略等しい。
第2実施形態の配線基板1は、少なくとも下層配線層13を保持する支持基板10を有し、基準面13aが、支持基板10の一面であるおもて面10aと一致している配線基板であるということもできる。
なお、第2実施形態の配線基板1においても、第1実施形態の配線基板の製造方法の説明で述べたように、下層配線層13は多層の配線層が積層されたものであっても良い。
(第2実施形態の配線基板の効果)
(2)以上で説明した第2実施形態の配線基板1は、基準面13aに沿って形成されている下層配線層13と、複数の端子部18a、18bを有し、下層配線層13よりも基準面13aから上方に離れた位置に形成されている上層配線層17a、17bとを有している。さらに、上層配線層17a、17bと下層配線層13との間の少なくとも一部を電気的に絶縁する層間絶縁膜15と、複数の端子部18a、18bの少なくとも1つと基準面13aとの間に配置され、前記少なくとも1つの端子部18bと電気的に接続されていない支持層14と、を有している。そして、基準面13aから複数の端子部18a、18bまでのそれぞれの距離が略等しい。
この構成により、多層配線(下層配線層13、上層配線層17a、17b)を有し、支持基板10から複数の端子部18a、18bまでのそれぞれの距離が略等しい配線基板1を実現することができる。これにより、端子部18a、18b上に、電子素子19を傾きを抑えて接続することができるため、接続不良の生じにくい配線基板1を実現することができる。
(変形例の配線基板)
以下、図4(c)を参照して、変形例の配線基板1bについて説明する。ただし、変形例の配線基板1bは、上述した変形例の配線基板1bの製造方法により製造された配線基板1bであるため、その詳細な説明は省略する。なお、上述した第1実施形態の配線基板1の製造方法および変形例の配線基板1bの製造方法で説明した各部材の構造および材料、あるいはZ方向の厚さに関する事項は、変形例の配線基板1bについても同様に適用される。
変形例の配線基板1bは、上述した第1実施形態の配線基板1から、支持基板10を除去することにより構成として備えないものである。変形例の配線基板1bにおいても、上述した第1実施形態の配線基板1と同様の効果が得られる。また、支持基板10を備えないことにより、変形例の配線基板1bはよりフレキシブル(可撓)であり、かつ軽量な配線基板となる。
(第3実施形態の電子部品)
以下、図6(a)および図6(b)を参照して、第3実施形態の電子部品2について説明する。第3実施形態の電子部品2は、上述した図4(a)および図4(b)、または図5に示した多層の下層配線層13をもつ配線基板1aを用いて製造することができる。以下、第3実施形態の電子部品2の製造方法について説明する。
(半導体素子の配置)
図6(a)に示したように、半導体素子等の電子素子19を、その端子20a、20bを配線基板1の端子部18a、18bにそれぞれ電気的に接続させて配置して、配線基板1に接合する。電子素子19は、一例としてCPU等のロジック回路IC、DRAM等のメモリーIC、LED等の発光素子、RF集積回路等の半導体素子である。電子素子19の端子20a、20bには、配線基板1への接合に先立って、はんだ、またはピラー(不図示)を形成しておく。電子素子19の接合は、各種のフリップチップボンダーを用いて行うことができる。
(封止部材による封止)
図6(b)に示したように、電子素子19、上層配線層17a、17b、層間絶縁膜15を封止部材21により封止する。封止部材21として、例えばエポキシベースの樹脂にシリカなどのフィラーを充填した樹脂を使用しても良い。封止は、コンプレッションモールド法によって、液状の樹脂を金型で加圧して形成しても良い。あるいは、トランスファモールド法によって形成しても良い。電子素子19がLED等の発光素子であれば、封止部材21の材料として透光性の材料を用いると良い。
以上の工程により、電子部品2が完成する。
1つの電子素子19に形成されている端子20a、20bの数は、図示した2個に限られるわけではなく、より多くの端子が形成されていても良い。
なお、図6(b)に破線で示した切断線Cに沿って、電子部品2を複数の電子部品に切断(分離)しても良い。換言すれば、支持基板10および配線基板1上に電子部品2を複数並べて形成し、それらを分離することにより複数の電子部品2を製造しても良い。
(第3実施形態の電子部品の効果)
(3)以上で説明した第3実施形態の電子部品2は、上述した第2実施形態の配線基板1と、配線基板1の端子部18a、18bに電気的に接続された電子素子19とを有している。この構成においては、配線基板1の端子部18aの支持基板10のおもて面10aからの距離と、端子部18bの支持基板10のおもて面10aからの距離、すなわちそれぞれの高さが略等しいため、電子素子19の端子20a、20bを傾きを抑えて接続することができる。
電子部品2に含まれる電子素子19は、上述した各種の半導体素子であって良い。
なお、電子素子19がLED等の発光素子である場合、光の照射方向を制御する必要性があり、傾きを抑えて接続されることによる恩恵が特に大きい。さらに、LED等の発光素子を複数接続する場合には、それぞれの発光素子の傾きを抑えられることにより、複数の発光素子による面状発光における発光ムラを小さくできるという効果も発揮する。
(変形例の電子部品)
以下、図6(c)を参照して、変形例の電子部品2aについて説明する。変形例の電子部品2aは、上述した第3実施形態の電子部品2から、支持基板10を除去することにより構成として備えないものであるため、その詳細についての説明は省略する。変形例の電子部品2aにおいても、上述した第3実施形態の電子部品2と同様の効果が得られる。また、支持基板10を備えないことにより、変形例の電子部品2aはより薄型であり、かつ軽量な電子部品となる。
なお、支持基板10を除去した後に、図6(c)に破線で示した切断線Cに沿って切断することにより、任意の数の電子素子を搭載した電子部品2aを得ることが出来る。
本発明は以上の内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
1,1a,1b:配線基板、2,2a:電子部品、10:支持基板、10a:おもて面、11:第1領域、12:第2領域、13,131,132:下層配線層、13a:基準面、14,141,142:支持層、15:層間絶縁膜15、16,161,162:VIAプラグ、17a~17f:上層配線層、18a~18f:端子部、19:電子素子、21:封止部材

Claims (18)

  1. 基準面に沿って形成されている下層配線層と、
    複数の端子部を有し、前記下層配線層よりも前記基準面から上方に離れた位置に形成されている上層配線層と、
    前記上層配線層と前記下層配線層との間の少なくとも一部を電気的に絶縁する層間絶縁膜と、
    複数の前記端子部の少なくとも1つと前記基準面との間に配置され、前記少なくとも1つの端子部と電気的に接続されていない支持層と、
    を備え、
    前記基準面から複数の前記端子部の上面までのそれぞれの距離が略等しい、配線基板。
  2. 請求項1に記載の配線基板において、
    前記基準面から複数の前記端子部の上面までのそれぞれの距離の差は、前記上層配線層の厚さの1/4以下である、配線基板。
  3. 請求項1または請求項2に記載の配線基板において、
    前記支持層は、前記下層配線層の一部である、配線基板。
  4. 請求項1または請求項2に記載の配線基板において、
    前記支持層は、前記下層配線層の一部に代えて配置されている、配線基板。
  5. 請求項4に記載の配線基板において、
    前記支持層は絶縁部材により形成されている、配線基板。
  6. 請求項5に記載の配線基板において、
    前記絶縁部材は樹脂である、配線基板。
  7. 請求項1から請求項6までのいずれか一項に記載の配線基板において、
    前記下層配線層は複数の配線層を含む、配線基板。
  8. 請求項1から請求項7までのいずれか一項に記載の配線基板において、
    前記下層配線層または前記上層配線層の少なくとも一方は、焼結された金属である、配線基板。
  9. 請求項1から請求項8までのいずれか一項に記載の配線基板において、
    少なくとも前記下層配線層を支持する支持基板をさらに備え、
    前記基準面は、前記支持基板の一面と一致している、配線基板。
  10. 請求項1から請求項9までのいずれか一項に記載の配線基板と、
    前記配線基板の前記端子部に電気的に接続された電子素子と、
    を備える、電子部品。
  11. 請求項10に記載の電子部品において、
    前記電子素子が、前記配線基板上に複数配置されている、電子部品。
  12. 支持基板を用意すること、
    前記支持基板上の第1領域に下層配線層を形成すること、
    前記支持基板上の第2領域に支持層を形成すること、
    前記下層配線層の上部および前記支持層の上部に、上層配線層を形成すること、
    を備え、
    前記支持層は直上の前記上層配線層とは電気的に接続されないとともに、
    前記支持層の厚さを、前記支持基板から前記下層配線層の上部における前記上層配線層の上面までの距離と、前記支持基板から前記支持層の上部における前記上層配線層の上面までの距離とが略等しくなるように設定する、配線基板の製造方法。
  13. 請求項12に記載の配線基板の製造方法において、
    前記支持基板から前記下層配線層の上部における前記上層配線層の上面までの距離と、前記支持基板から前記支持層の上部における前記上層配線層の上面までの距離との差を、前記上層配線層の厚さの1/4以下に設定する、配線基板の製造方法。
  14. 請求項12または請求項13に記載の配線基板の製造方法において、
    前記支持層を、前記下層配線層と同一の材料で形成する、配線基板の製造方法。
  15. 請求項12または請求項13に記載の配線基板の製造方法において、
    前記支持層を絶縁部材により形成する、配線基板の製造方法。
  16. 請求項15に記載の配線基板の製造方法において、
    前記絶縁部材を樹脂により形成する、配線基板の製造方法。
  17. 請求項12から請求項15までのいずれか一項に記載の配線基板の製造方法において、
    前記下層配線層または前記上層配線層の少なくとも一方を、金属ペーストを焼結することにより形成する、配線基板の製造方法。
  18. 請求項12から請求項17までのいずれか一項に記載の配線基板の製造方法において、
    前記上層配線層を形成した後に、前記支持基板を少なくとも前記下層配線層から除去する、配線基板の製造方法。
JP2021016567A 2021-02-04 2021-02-04 配線基板、電子部品、および配線基板の製造方法 Pending JP2022119445A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021016567A JP2022119445A (ja) 2021-02-04 2021-02-04 配線基板、電子部品、および配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021016567A JP2022119445A (ja) 2021-02-04 2021-02-04 配線基板、電子部品、および配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2022119445A true JP2022119445A (ja) 2022-08-17

Family

ID=82848341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021016567A Pending JP2022119445A (ja) 2021-02-04 2021-02-04 配線基板、電子部品、および配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2022119445A (ja)

Similar Documents

Publication Publication Date Title
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
CN101499445B (zh) 半导体器件及其制造方法
TWI443791B (zh) 佈線基板之製造方法、半導體裝置之製造方法及佈線基板
JP5188426B2 (ja) 半導体装置及びその製造方法、電子装置
TWI517322B (zh) 半導體元件及其製作方法
KR20130014379A (ko) 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법
KR20090034081A (ko) 적층형 반도체 패키지 장치 및 이의 제작 방법
JP4730426B2 (ja) 実装基板及び半導体モジュール
JP2008227348A (ja) 半導体装置及びその製造方法
JP7072644B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
TW201325343A (zh) 用於嵌入式晶粒封裝的高精密度自我對準晶粒
CN109509727B (zh) 一种半导体芯片封装方法及封装结构
JP6600573B2 (ja) 配線基板及び半導体パッケージ
TW201517224A (zh) 半導體裝置以及其製備方法
US10062649B2 (en) Package substrate
US10510638B2 (en) Electronic component-embedded board
CN105304580B (zh) 半导体装置及其制造方法
TWI591739B (zh) 封裝堆疊結構之製法
JP2022014121A (ja) 半導体装置およびその製造方法
JP2022119445A (ja) 配線基板、電子部品、および配線基板の製造方法
US20140048955A1 (en) Semiconductor assembly board with back-to-back embedded semiconductor devices and built-in stoppers
TWI381500B (zh) 嵌埋半導體晶片之封裝基板及其製法
JP7210191B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP5257518B2 (ja) 基板製造方法および樹脂基板
JP6989292B2 (ja) 電子素子実装用基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210514

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210514

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210713

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210812

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240105