JP2022118877A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2022118877A
JP2022118877A JP2021015672A JP2021015672A JP2022118877A JP 2022118877 A JP2022118877 A JP 2022118877A JP 2021015672 A JP2021015672 A JP 2021015672A JP 2021015672 A JP2021015672 A JP 2021015672A JP 2022118877 A JP2022118877 A JP 2022118877A
Authority
JP
Japan
Prior art keywords
metal layer
semiconductor device
metal
film
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021015672A
Other languages
English (en)
Inventor
昭仁 澤登
Akihito Sawanobori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021015672A priority Critical patent/JP2022118877A/ja
Priority to TW110120937A priority patent/TWI847040B/zh
Priority to CN202110839941.4A priority patent/CN114864552A/zh
Priority to US17/462,981 priority patent/US11804449B2/en
Publication of JP2022118877A publication Critical patent/JP2022118877A/ja
Priority to US18/473,420 priority patent/US20240014146A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】傷がつきにくくシールド性のよい半導体装置および半導体装置の製造方法を提供する。【解決手段】半導体装置は、基板と、基板に設けられた半導体チップと、半導体チップを被覆する樹脂と、樹脂に設けられた金属膜を備える。金属膜は第１金属層と、第１金属層に設けられた第２金属層と第２金属層に設けられた第３金属層と、を備える。第１金属層と第２金属層とは同一の材料を含む。第２金属層の粒径は第１金属層の粒径よりも小さい、または/及び第２金属層の比抵抗は第１金属層の比抵抗よりも大きい。【選択図】図５

Description

本発明の実施形態は、半導体装置及び半導体装置の製造方法に関する。
半導体装置から発生するＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）を抑制するため、半導体装置の表面に電磁シールドとして複数の金属膜が形成されることがある。半導体装置の特性検査等において複数の金属膜のうち外側の金属膜が削られて、内側の金属膜が露出してしまうことがある。
特開２０１８－１７０４１６号公報（米国特許公開第２０１８／０２８６８１７号） 特開２００７－２４３１２２号公報 米国特許第７９８９９２８号
本実施形態は、傷がつきにくくシールド性のよい半導体装置および半導体装置の製造方法を提供する。
本実施形態による半導体装置は、基板と、基板に設けられた半導体チップと、半導体チップを被覆する樹脂と、樹脂に設けられた金属膜を備える。金属膜は第１金属層と、第１金属層に設けられた第２金属層と第２金属層に設けられた第３金属層と、を備える。第１金属層と第２金属層とは同一の材料を含む。第２金属層の粒径は第１金属層の粒径よりも小さい、または/及び、第２金属層の比抵抗は第１金属層の比抵抗よりも大きい。
第１実施形態に係る半導体装置の模式的上面図。 第１実施形態に係る半導体装置の模式的断面図。 第１実施形態に係る半導体装置の一部拡大断面図。 第１実施形態に係る半導体装置の一部拡大断面図。 第１実施形態に係る半導体装置の一部拡大断面図。 第１実施形態に係る半導体装置の特性図。 第１実施形態に係る半導体装置の特性図。 第１実施形態に係る半導体装置の製造方法のフローチャート 第１実施形態に係る半導体装置の製造方法のフローチャート 第１実施形態に係る半導体装置の他の製造方法のフローチャート その他の実施形態に係る半導体装置の一部拡大断面図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、上下方向は、配線基板において半導体チップを搭載する面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。金属層の断面をＸ線、光学顕微鏡等で撮影し、断面に表れたある結晶粒の断面積を求めたとき、その断面積を円の面積と仮定し、その円の直径を結晶粒の粒径としてもよい。ここで、断面に複数の結晶粒があるとき、測定範囲の全結晶粒の平均値を粒径としてもよい。
（第１実施形態）
図１は、第１実施形態による半導体装置の構成の一例を示す上面図である。図２は、図１におけるＩＩ―ＩＩ線における断面図である。
半導体装置１は、配線基板１０、半導体チップ５０、５２、ボンディングワイヤ３０、樹脂層７０及び金属膜９０を備える。配線基板１０は、第１面１０Ａと、第１面１０Ａに対して反対側にある第２面１０Ｂと、第１面１０Ａと第２面１０Ｂとの間にある側面１０Ｃとを有する。配線基板１０の内部には、配線層１３～１６（図３参照）および配線層間を絶縁する層間絶縁膜１７（図３参照）が設けられている。層間絶縁膜１７は、ガラスエポキシ樹脂またはセラミックス等でよい。配線基板１０は、例えば、ガラスエポキシ樹脂を用いたプリント基板やインタポーザ等でよい。配線基板１０は、その内部配線のいずれかに電気的に接続されたパッド１２を有する。配線基板１０のパッド１２以外の第１面１０Ａは、図示しないソルダレジスト等の絶縁膜で被覆されていてもよい。パッド１２はアルミ、金、銅またはこれらの複合材料を含む。
半導体チップ５０は、配線基板１０の第１面１０Ａ上に設けられる。半導体チップ５０は、接着層４０によって配線基板１０の第１面１０Ａ上に接着されている。半導体チップ５２は、接着層４０によって半導体チップ５０上に接着されている。接着層４０は、例えば、ＮＣＰ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔ）、ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）のようにペースト状またはフィルム状の樹脂でよい。尚、積層される半導体チップの数は２よりも多くてもよい。積層せずに、半導体チップ５０のみでもよい。他半導体チップ５０、５２を制御するコントローラチップが積層されてもよい。コントローラチップが第１面１０Ａの上に別に設けられてもよい。
半導体チップ５０は、その表面に形成された半導体素子のいずれかに電気的に接続されたパッド５４を有する。半導体チップ５２は、その表面に形成された半導体素子のいずれかに電気的に接続されたパッド５６を有する。パッド５４、５６は、アルミ、金、銅またはこれらの複合材料を含む。
ボンディングワイヤ３０は、パッド１２と５４との間を接続する。ボンディングワイヤ３０は、パッド５４と５６との間を接続する。ボンディングワイヤ３０は例えば、Ａｕワイヤ、Ｃｕワイヤ、Ａｇワイヤ、ＰｄコートしたＣｕワイヤ等を含む金属ワイヤである。
樹脂層７０は、配線基板１０上において半導体チップ５０、５２およびボンディングワイヤ３０を封止し、保護する。また、樹脂層７０は、配線基板１０の側面１０Ｃには設けられていなくてもよい。樹脂層７０は、熱硬化樹脂であり、例えば、エポキシ樹脂またはアクリル樹脂でよい。樹脂層７０は、図示しない無機フィラーを含有する樹脂材料であってもよい。無機フィラーは、例えば、シリカ、つまり酸化シリコンである。無機フィラーは、シリカに加えて、例えば、水酸化アルミニウム、炭酸カルシウム、酸化アルミニウム、窒化ホウ素、酸化チタン、チタン酸バリウムなどを添加してもよい。
金属膜９０は、樹脂層７０の表面および側面を被覆する。金属膜９０は、配線基板１０の側面１０Ｃまで被覆し、側面１０Ｃにおいて配線基板１０の配線の一部と電気的に接続される。
図３は、図２の枠ＩＩＩの構成をより詳細に示す断面図である。配線基板１０は、配線層の一部として、配線層１３～１６を含む。配線層１６が第２面１０Ｂ側に設けられている。配線層１６の上方に配線層１５が設けられている。配線層１５の上方に配線層１３、１４が設けられている。配線基板１０は、さらに他の配線層を含んでよい。配線層１３～１６の間には、層間絶縁膜１７が設けられている。尚、配線層１３は、パッド１２に接続され、あるいは、パッド１２として機能してもよい。配線層１６も第２面１０Ｂ側においてパッドとして機能してもよいし、さらに配線層１６にＣｕピラー等を設けて、図示しない外部端子と接続してもよい。
配線基板１０の側面１０Ｃでは一部の配線層１４、１５が層間絶縁膜１７から露出されている。層間絶縁膜１７から露出された配線層１４、１５は、例えば、所定電圧（例えば、接地電圧）に接続されている。金属膜９０は、配線基板１０の側面１０Ｃを被覆しており、配線層１４、１５に電気的に接続されている。よって、金属膜９０は、配線層１４、１５を介して接地される。これにより、金属膜９０は、電磁シールドとしての機能を果たすことができる。
図４は、図２の枠ＩＶの構成をより詳細に示す断面図である。尚、図４には、半導体装置１の上部のみ示す。樹脂層７０の表面および側面に被覆された金属膜９０は、金属層９１、金属層９２、金属層９３、金属層９４の積層膜を含む。
金属層９１は、樹脂層７０の表面、側面、及び配線基板１０の側面１０Ｃを被覆している。金属層９１には、例えば、ステンレス、ニッケルまたはチタンを含む金属材料が用いられる。金属層９１の膜厚は、例えば、約１００ｎｍ～３００ｎｍである。
金属層９２は、金属層９１上に設けられており、金属層９１を介して樹脂層７０の表面、側面及び配線基板１０の側面１０Ｃを被覆している。金属層９２は、金属層９１および金属層９４とは異なる材料であり、金属層９１、金属層９３および金属層９４よりも低抵抗である。金属層９２には、例えば、銅または銅を含む化合物等の金属材料が用いられる。金属層９２の膜厚は、例えば、約１．５μｍ～２．５μｍである。その平均粒径は約０．１５μｍ～０．５μｍである。金属層９２は、比抵抗は２．０μΩ・ｃｍ未満である。
金属層９３は、金属層９２上に設けられており、金属層９１、金属層９２を介して樹脂層７０の表面、側面及び配線基板１０の側面１０Ｃを被覆している。金属層９３は、例えば、銅または銅を含む化合物等の金属材料が用いられ、金属層９２を構成する材料と同一である。図５に示すように金属層９３の粒径は金属層９２の粒径よりも小さい。金属層９３の膜厚は、例えば、約０．３μｍ～１．５μｍである。その平均粒径は０．１５μｍ未満である。金属層９３は、比抵抗は２．０μΩ・ｃｍ以上である。尚、金属層９２、９３の総膜厚は、例えば、１．７μｍ～４．０μｍである。１．７μｍから３．０μｍがより好ましい。
金属層９４は、金属層９３上に設けられており、金属層９１、金属層９２、金属層９３を介して樹脂層７０の表面、側面及び配線基板１０の側面１０Ｃを被覆している。金属層９４は、金属層９３上を被覆しており、半導体装置１の最外層になる。金属層９４には、例えば、ステンレス、ニッケルまたはチタンを含む金属材料が用いられる。金属層９４は、金属層９１と同一材料でよい。金属層９４の膜厚は、例えば、約３００ｎｍ～９００ｎｍである。
（効果）
図６Ａに金属層９３の粒径の大きさと金属層９４との密着力との説明図を示す。図６Ａの縦軸はどの程度の力を加えると金属層９４から金属層９３が露出するかを示す。横軸は金属層９３の粒径を示す。図６Ａより、例えば剥離しないための力の規格値がＣｍＮだったとした場合、粒径が小さいＡの場合は規格を満たすが、粒径が大きいＢの場合は規格を満たすことができなくなる。これより、金属層９３の粒径を小さくするこすることによって、金属層９３と金属層９４との密着性が向上し、金属層９４が金属層９３から剥がれ難くなる。即ち、金属層９４が金属層９３をより確実に保護することができる。
図６Ｂに金属層９３の抵抗値と粒径の依存性を示す。図６Ｂの線Ｂで粒径が大きいＢの場合、同一膜厚であれば抵抗率を下げることができ、十分な電磁シールド効果を得ることができる。一方、図６Ｂの線Ａで粒径が小さいＡの場合、抵抗率が高くなってしまう。この場合、十分な電磁シールド効果を得ることができない。たとえば、抵抗率の規格値がＣｍΩ／Ｓｑの場合、粒径が大きい場合Ｘ１μｍでよいが、粒径が小さい場合Ｘ１μｍよりも大きいＸ２μｍが必要である。したがって、金属層９２を挟まずに、金属層９１、金属層９３、金属層９４のみで金属膜９０を形成し、密着力と抵抗率とを満足しようとすると、金属層９３の膜厚を十分厚くする必要がある。しかしながら、金属層９３の膜厚を十分に厚くすると成膜に時間を要するためコストが高くなってしまう。
（ａ）そこで、金属層９１と金属層９３との間に粒径の大きい金属層９２を挟む。金属層９２は膜厚が薄くても抵抗率を下げることができる。このため、金属層９３を十分に厚くするよりも低コストで、十分な密着力と電磁シールド効果とを得ることができる。
（ｂ）また金属層９２と金属層９３とに同一の材料を使用することで、金属層９２と金属層９３との間の密着力も異種材料同士を使用するよりも強くすることができる。
（第１実施形態の半導体装置の製造方法）
次に、第１実施形態による半導体パッケージ１の製造方法について説明する。図７および図８は、第１実施形態による半導体パッケージの製造方法の一例を示すフロー図である。
図７のステップ１を行う前の半導体装置の製造方法について説明する。配線基板１０の第１面１０Ａ上に接着層４０を介して半導体チップ５０が設けられる。半導体チップ５０上に、接着層４０を介して半導体チップ５２が設けられる。このとき、複数の配線基板１０は、まだ連結された状態であり、各半導体パッケージごとに個片化されていない。
次に、配線基板１０をプラズマ洗浄した後、配線基板１０のパッド１２、半導体チップ５０のパッド５４、および、半導体チップ５２のパッド５６をボンディングワイヤ３０で接続する。
尚、半導体チップ５０、５２は、第１面１０Ａに対して略垂直方向に積層しているが、半導体チップは、第１面１０Ａ上に横並びに配置してもよい。
次に、ステップＳ１において、樹脂層７０を配線基板１０上に設け、半導体チップ５０、５２、ボンディングワイヤ３０を封止する。
ステップＳ２において、ブレードを用いて各半導体装置単位に配線基板１０を個片化し、半導体装置１を形成する。
ステップＳ３において、個片化された半導体装置１の樹脂層７０の上面にマーキングを行う。マーキングは、製品名や製造者、ロット番号等を、レーザマーカを用いて刻印（ｅｎｇｒａｖｉｎｇ）する。
ステップＳ４において、半導体装置１は、オーブンに入れられ、ベーク処理される。ベーク処理は、例えば、１００度から２６０度の間の温度で処理される。ベーク処理により、樹脂層７０に含まれる水分を蒸発させ、後述する金属膜９０の密着性を向上させることができる。また、はんだの融点温度以下、例えば、２６０度以下のベーク処理により、ボンディング部分、配線、トランジスタ等の信頼性の劣化を抑制する。さらに、真空にすることで、樹脂層７０や配線基板１０が含むガスを放出させてもよい。
ステップＳ５において、複数の半導体装置１を、図示しない金属または耐熱プラスチック等、２００℃以上の温度に耐性のあるトレイ上に積載する。
ステップＳ６において、複数の半導体装置１は、トレイに載置された状態で、大気圧より圧力が低い減圧チャンバへ搬入される。
ステップＳ７において、半導体装置１は、エッチングチャンバへ搬送され、樹脂層７０は、エッチングチャンバにおいてエッチングされる。樹脂層７０は、例えば、アルゴン（Ａｒ）と窒素（Ｎ）を含んだプラズマを用いて、エッチング（スパッタエッチング）される。アルゴンと窒素の流量の比は、例えば３：７～７：３とすることができる。この範囲から外れると、樹脂層７０と金属膜９０との密着性が低下する場合がある。このエッチングにより、無機フィラーに対して樹脂層７５が選択的に１～１００ｎｍ程度エッチングされる。無機フィラーは金属膜９０との密着性が高いので、無機フィラーを露出させることによって樹脂層７０と金属膜９０との密着性が向上する。
ステップＳ８において半導体装置１は、成膜チャンバへ導入され、金属膜９０が、樹脂層７０の上面および側面と、半導体装置１の側面１０Ｃとに形成される。金属膜９０は、例えば、スパッタ法を用いて、複数の半導体装置１をトレイに載置した状態で形成される。ここでエッチングチャンバと成膜チャンバは同一のチャンバであってもよい。
上述のとおり、金属膜９０は、金属層９１～９４の積層膜である。金属層９１～９４は、同一の減圧チャンバ内において、スパッタの材料ソースを変更しながら連続して成膜する。図５に示すように、まず、金属層９１を樹脂層７０上に成膜する（Ｓ８１）。例えば、金属層９１としてステンレスを用いる場合には、ステンレスのソースを用いてスパッタにより成膜する。ステンレス膜の膜厚は、例えば、１００ｎｍ～３００ｎｍである。
次に、約２００℃で金属層９２を金属層９１上に成膜する（Ｓ８２）。このときヒーター等によりトレイと半導体装置１とを加熱してもよい。金属層９２として銅または銅を含む合金をソースに用いてスパッタにより成膜する。成膜時の半導体装置１の温度は、約２００℃である。図６Ｂで示すように、金属層９２の粒径は、１５０℃で成膜された銅の粒径よりも大きくなり、金属層９２は比較的低抵抗となる。金属層９２の膜厚は、例えば、約１．５μｍ～２．５μｍである。その平均粒径は約０．２０μｍ～０．５μｍである。
次に、約１５０℃で金属層９３を金属層９２上に成膜する（Ｓ８３）。このときヒーター等の加熱を止め半導体装置１の温度が下がるのを待ってもよい。金属層９３として金属層９２と同一の材料をソースに用いてスパッタにより成膜する。このとき図６Ａで示すように、金属層９３の銅合金の粒径は比較的小さくなる。図６Ｂで示すように金属層９３は金属層９２よりも高抵抗となる。金属層９３の膜厚は、例えば、約０．３μｍ～１．５μｍである。その平均粒径は０．１５μｍ以下である。
次に、金属層９４を金属層９３上に成膜する（Ｓ８４）。例えば、金属層９４としてステンレスを用いる場合には、ステンレスのソースを用いてスパッタにより成膜する。ステンレス膜の膜厚は、例えば、３００ｎｍ～９００ｎｍである。このとき、下地の金属層９３に従って、金属層９４も、比較的平坦かつ粒径の小さな膜となる。なお、金属層９１、金属層９３、金属層９４の成膜時の温度は略同一でもよい。
尚、金属層９１～９４は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、イオンプレーティング法により形成されても構わない。
以上の製造方法により、半導体装置１が完成する。
（効果）
（ａ）もし、１５０℃以上の温度に対して耐性を有しない、例えば樹脂テープ上に半導体装置１を載せてスパッタを行う場合、当然、１５０℃未満の温度で金属膜９２、９３を成膜する必要がある。従って、金属膜９２、９３の粒径は小さくなり、抵抗値が比較的高くなってしまう。これに対し、本実施形態では、樹脂テープよりも高温に耐性を有するトレイに配線基板１０を搭載してスパッタ処理を行っている。従って、金属層９２を１５０℃以上の温度である２００℃で成膜することができ、その粒径を大きくすることができる。その結果、金属層９２は、比較的低抵抗となる。このように、金属層９２を約２００℃の高温、金属層９３を１５０℃の低温で成膜することで、低抵抗だが金属層９４との密着力が低い金属層９２と、高抵抗だが金属層９４との密着力が高い金属層９３とを組み合わせ、電磁シールド性と密着力とを両立させることができる。
（ｂ）金属層９２と金属層９３とが同一の材料であるので、同一ソースを使用して成膜することができるのでコストを低くすることができる。
（ｃ）金属層９２と金属層９３とを同一のチャンバで成膜するので、成膜チャンバの数を減らすことができるのでコストを低くすることができる。
（他の製造方法）
図９は、半導体装置１の他の製造方法である。金属膜９０は、金属層９１～９４の積層膜である。なお、金属層９１～９４の膜厚、成膜方法、成膜温度等は第１実施形態における半導体装置１の製造方法と略同一とする。金属層９１～９４は、異なった減圧チャンバ内において、成膜する。
金属層９１を樹脂層７０上に成膜する（Ｓ１８１）。
半導体装置１を金属層９１を成膜した成膜装置から搬出する（Ｓ１８２）。
半導体装置１を第１チャンバとは異なる高温用成膜装置に搬入する（Ｓ１８３）。
高温成膜装置のステージ等は既に予熱され目標の成膜温度になっている。そのため、高温成膜装置に搬入された半導体装置１は、温度が上昇するまでの待機時間が少なく金属層９２が成膜される（Ｓ１８４）。
高温成膜装置から、半導体装置１を搬出する（Ｓ１８５）。
半導体装置１を成膜装置に搬入する（Ｓ１８６）。このとき、成膜装置は他の金属層９１を成膜した装置でもよいし、第１チャンバ、第２チャンバとも異なった「第３チャンバ」としての成膜装置でもよい。
成膜装置のステージ等は目標の成膜温度になっている。そのため、成膜装置に搬入された半導体装置１は、温度が低下するまでの待機時間が少なく金属層９３が成膜される（Ｓ１８７）。
金属層９３が成膜後、金属層９４を成膜する（Ｓ１８８）。
以上の製造方法により、他の製造方法にて半導体装置１が完成する。
（効果）
（ｄ）金属層９２と金属層９３とを、異なったチャンバで成膜する。したがって、チャンバの昇温、降温の待機時間が少なくなる。そのため、第１実施形態の半導体装置の製造方法の（ａ）、（ｂ）の効果に加え、より少ない時間で半導体装置１を処理することができる。
（他の実施形態）
（ａ）上記実施形態では、金属層９２と金属層９３の成膜には同一のソースを使用した。しかし、金属層９２にのみ純度は４Ｎ（９９．９９％）以上の金属銅のソースを使用し、金属層９３に４Ｎより純度が低い銅のソースを使用してもよい。これにより、金属層９２の純度も銅９９．９９％以上になるため、より低抵抗にできる。さらに、低抵抗にする必要性が薄い金属層９３には純度が低いソースを使用して、コストも下げることができる。たとえばスパッタで成膜する際は金属層９２には４Ｎ以上の銅のスパッタターゲットを用いる。金属層９３には４Ｎ以下の銅のスパッタターゲットを用いる。
また、このとき、金属層９３の銅の純度が多少低くなったとしても、主たる構成材料は銅であるので、金属層９２と金属層９３との間の密着力は維持できる。
（ｂ）上記実施形態では金属層９３の成膜温度は１５０℃であるが、１５０℃以下であってもよく、好ましくは１２０℃以下、さらに好ましくは１００℃以下である。この場合、さらに第３金属層９３の粒径を小さくできるので、第４金属層との密着力が向上する。
（ｃ）上記実施形態では金属層９２の成膜温度は２００℃であるが、１５０℃よりも高い温度であれば２００℃以下でも粒径を大きくする効果は得られる。成膜温度は２００℃以上であってもよく、好ましくは２００℃～２３０℃、さらに好ましくは２３０℃～２５０℃である。この場合、さらに金属層９２の粒径を大きくできるので、金属層９２の比抵抗を小さくできる。
（ｄ）図１０に示すように、金属層９１と金属層９２との間にさらに金属層９２と同一の材料を含み、金属層９２よりも粒径の小さい金属層９５を設けてもよい。金属層９５の膜厚は金属層９３より薄くてもよい。金属層９１と金属層９５との密着力は強化される。さらに、金属層９２と金属層９５とは同一材料を含むため、金属層９２と金属層９５との密着性も強くすることができる。このとき、金属層９５は金属層９３と同様に１５０℃以下で成膜してもよい。
（ｅ）上記実施形態では成膜温度は成膜装置のステージ等の設定温度である。しかし、半導体装置に例えば温度センサ等を取り付けて成膜しつつ温度を測定し、そのときの半導体装置の実測した温度を成膜温度としてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１ 半導体パッケージ、１０ 配線基板、４０ 接着層、５０、５２ 半導体チップ、１２、５４、５６ パッド、６０ ボンディングワイヤ、７０ 樹脂層、９０ 金属膜、９１～９４ 金属層、１３～１６ 配線層、１７ 絶縁層

Claims (15)

  1. 基板と、
    前記基板に設けられた半導体チップと、
    前記半導体チップを被覆する樹脂と、
    前記樹脂に設けられた金属膜と、を備え、
    前記金属膜は、前記樹脂に設けられた第１金属層、前記第１金属層に設けられた第２金属層、及び前記第２金属層に設けられた第３金属層を有し、
    前記第１金属層と前記第２金属層とは同一の材料を含み、前記第２金属層の粒径は前記第１金属層の粒径よりも小さい、半導体装置。
  2. 基板と、
    前記基板に設けられた半導体チップと、
    前記半導体チップを被覆する樹脂と、
    前記樹脂に設けられた金属膜と、を備え、
    前記金属膜は、前記樹脂に設けられた第１金属層、前記第１金属層に設けられた第２金属層、及び前記第２金属層に設けられた第３金属層を有し、
    前記第１金属層と前記第２金属層とは同一の材料を含み、前記第２金属層の比抵抗は前記第１金属層の比抵抗よりも大きい、半導体装置。
  3. 基板と、
    前記基板に設けられた半導体チップと、
    前記半導体チップを被覆する樹脂と、
    前記樹脂に設けられた金属膜と、を備え、
    前記金属膜は、前記樹脂に設けられた第１金属層、前記第１金属層に設けられた第２金属層、及び前記第２金属層に設けられた第３金属層を有し、
    前記第１金属層と前記第２金属層とは同一の材料を含み、前記第２金属層の粒径は前記第１金属層の粒径よりも小さく、前記第２金属層の比抵抗は前記第１金属層の比抵抗よりも大きい、半導体装置。
  4. 前記金属膜は、前記第１金属層と前記樹脂との間に前記１金属層と同一の材料を含み、前記１金属層よりも粒径の小さい第４金属層を有する請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記第１金属層と、前記第２金属層は銅を含む、請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記第１金属層の比抵抗は比抵抗は２．０μΩ・ｃｍ未満である、請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記第１金属層の粒径は０．２０μｍ～０．５μｍであり、前記第２金属層の粒径は０．１５μｍ以下である、請求項１～６のいずれか一項に記載の半導体装置。
  8. 前記第１金属層の膜厚は１．５μｍ～２．５μｍであり、前記第２金属層の膜厚は０．３μｍ～１．５μｍである、請求項１～７のいずれか一項に記載の半導体装置。
  9. 前記第１金属層は純度９９．９９％以上の銅を含み、前記第２金属層には純度９９．９９％未満の銅を含む請求項１～８のいずれか一項に記載の半導体装置。
  10. 基板に半導体チップを設け、
    前記半導体チップを覆う樹脂を設け、
    前記樹脂層に第１金属層を２００℃以上で設け、
    前記第１金属層に前記第１金属層と同一の材料を含む第２金属層を１５０℃以下で設け、
    前記第２金属層に第３金属層を設けることを含む、半導体装置の製造方法。
  11. 前記樹脂と第１金属層との間に第４金属層を１５０℃以下で設けることを含む請求項１０に記載の半導体装置の製造方法。
  12. 前記第１金属層と前記第２金属層とを異なったチャンバで設ける、請求項１０または１１に記載の半導体装置の製造方法。
  13. 前記第１金属層と前記第２金属層とは銅を含む請求項１０～１２のいずれか一項に記載の半導体装置の製造方法。。
  14. 前記第１金属層と前記第２金属層と前記第３金属層とはスパッタにより形成される請求項１０～１３のいずれか一項に記載の半導体装置の製造方法。。
  15. 前記第１金属層の成膜には純度９９．９９％以上の銅を使用し、第２金属層には純度９９．９９％未満の銅を使用する請求項１０～１４のいずれか一項に記載の半導体装置の製造方法。。
JP2021015672A 2021-02-03 2021-02-03 半導体装置及び半導体装置の製造方法 Pending JP2022118877A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021015672A JP2022118877A (ja) 2021-02-03 2021-02-03 半導体装置及び半導体装置の製造方法
TW110120937A TWI847040B (zh) 2021-02-03 2021-06-09 半導體裝置及半導體裝置之製造方法
CN202110839941.4A CN114864552A (zh) 2021-02-03 2021-07-22 半导体装置及半导体装置的制造方法
US17/462,981 US11804449B2 (en) 2021-02-03 2021-08-31 Semiconductor device and manufacturing method thereof
US18/473,420 US20240014146A1 (en) 2021-02-03 2023-09-25 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021015672A JP2022118877A (ja) 2021-02-03 2021-02-03 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2022118877A true JP2022118877A (ja) 2022-08-16

Family

ID=82612729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021015672A Pending JP2022118877A (ja) 2021-02-03 2021-02-03 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (2) US11804449B2 (ja)
JP (1) JP2022118877A (ja)
CN (1) CN114864552A (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387256B1 (ko) * 2000-06-29 2003-06-12 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
JP3878839B2 (ja) * 2001-05-31 2007-02-07 チ メイ オプトエレクトロニクス コーポレーション ヒロックのないアルミニウム配線層およびその形成方法
JP2007243122A (ja) 2006-03-06 2007-09-20 Be-Spputer Co Ltd スパッタリング法によるシールド膜の成膜方法及び成膜されたシールド膜
US7989928B2 (en) 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
CN207800582U (zh) 2015-06-19 2018-08-31 株式会社村田制作所 模块
JP6418605B2 (ja) 2015-07-31 2018-11-07 東芝メモリ株式会社 半導体装置および半導体装置の製造方法
CN107507823B (zh) 2016-06-14 2022-12-20 三星电子株式会社 半导体封装和用于制造半导体封装的方法
JP6571124B2 (ja) 2017-03-30 2019-09-04 太陽誘電株式会社 電子部品モジュールの製造方法
CN111165083B (zh) 2017-10-13 2022-05-03 拓自达电线株式会社 屏蔽封装体
JP6770050B2 (ja) 2017-12-29 2020-10-14 エヌトリウム インコーポレイテッド 電磁波保護層を有する電子装置及びその製造方法

Also Published As

Publication number Publication date
US11804449B2 (en) 2023-10-31
CN114864552A (zh) 2022-08-05
US20220246539A1 (en) 2022-08-04
TW202233039A (zh) 2022-08-16
US20240014146A1 (en) 2024-01-11

Similar Documents

Publication Publication Date Title
US20230207502A1 (en) Semiconductor device with redistribution layers formed utilizing dummy substrates
JP6418605B2 (ja) 半導体装置および半導体装置の製造方法
TWI660467B (zh) 半導體裝置及形成其之方法
US7535104B2 (en) Structure and method for bond pads of copper-metallized integrated circuits
US20230361084A1 (en) Semiconductor package and manufacturing method thereof
CN108370244B (zh) 密封环、电子元件收纳用封装体、电子设备及它们的制造方法
US9646908B2 (en) Method for manufacturing semiconductor device and semiconductor device
TW201622080A (zh) 半導體封裝及其製造方法
US20050093121A1 (en) Chip package and substrate
JPWO2009088069A1 (ja) コンデンサ内蔵装置の製造方法及びコンデンサ内蔵パッケージの製造方法
JP2022118877A (ja) 半導体装置及び半導体装置の製造方法
TWI847040B (zh) 半導體裝置及半導體裝置之製造方法
CN116190324A (zh) 基于涂层技术的应力消减层
TWI780576B (zh) 具有包覆層之導線的半導體元件及其製作方法
US20210183805A1 (en) Back side metallization
KR102298329B1 (ko) 반도체 패키지 스퍼터링용 프리테이프 및 이를 이용한 반도체 패키지 스퍼터링 방법
US5512780A (en) Inorganic chip-to-package interconnection circuit
JPS59184586A (ja) 半導体素子搭載用回路基板
JPS63261862A (ja) 半導体装置
TWM506372U (zh) 晶粒封裝所使用的引線
JPH06132662A (ja) 金属薄膜積層セラミックス基板及びその製造方法
JPH06219871A (ja) 薄膜積層セラミックス基板
JPH07193171A (ja) 樹脂封止半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240822