JP2022113931A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2022113931A JP2022113931A JP2021009959A JP2021009959A JP2022113931A JP 2022113931 A JP2022113931 A JP 2022113931A JP 2021009959 A JP2021009959 A JP 2021009959A JP 2021009959 A JP2021009959 A JP 2021009959A JP 2022113931 A JP2022113931 A JP 2022113931A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- region
- transistor
- drain region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 238000002955 isolation Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000005611 electricity Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
本発明は、半導体装置に関する。
半導体装置には、静電気放電(Electro-Static Discharge:ESD)を代表とする様々なサージやノイズから内部素子を保護するためにESD保護素子が設けられている場合がある。
ESD保護素子の例としては、独立して、あるいは、寄生的に形成されているダイオード素子、バイポーラ素子、サイリスタ素子などが挙げられる。これらの中でも、N型のMOS(Metal-Oxide-Semiconductor)トランジスタのドレインを外部端子に接続するとともにゲート及びソースを接地してオフ状態で使用する、いわゆる「オフトランジスタ」が良く知られている。このオフトランジスタは、静電気のサージが内部素子へ伝播することを防止し、サージを基板などへ逃がす機能を有する。
このようなオフトランジスタにおいて、様々な提案がされている。たとえば、ESD保護特性の改善を図ることを目的として、抵抗素子と容量素子が直列接続されたRCタイマーが接続されているオフトランジスタが提案されている(例えば、特許文献1参照)。
また、半導体装置の破壊に関わる静電気放電のモデルとして、サージの波形、エネルギー、時間などの観点で分類した、人体モデル(Human Body Model:HBM)及びデバイス帯電モデル(Charged Device Model:CDM)が良く知られている。
HBMは、帯電した人間から半導体装置に放電するモデルであり、比較的大きなエネルギーを数10nsec~数100nsecで半導体装置に放電する。
一方、CDMは、近年の製造工程の自動化により人間が半導体装置に触れる作業が減っていることからHBMよりも注目されている。このCDMは、帯電した半導体装置の端子から装置や治工具類などの金属部に接触して放電するモデルであり、比較的小さいエネルギー量ではあるが数10psec~数100psecという極めて短い時間で半導体装置から放電する。
一方、CDMは、近年の製造工程の自動化により人間が半導体装置に触れる作業が減っていることからHBMよりも注目されている。このCDMは、帯電した半導体装置の端子から装置や治工具類などの金属部に接触して放電するモデルであり、比較的小さいエネルギー量ではあるが数10psec~数100psecという極めて短い時間で半導体装置から放電する。
このため、CDMでは厳しい過渡現象が発生してしまい、オフトランジスタにおいてはゲート電極とドレイン領域との間に大きい電位差が生じると破壊に至る可能性がある。
そこで、本発明の一つの側面では、オフトランジスタのゲート絶縁膜が静電破壊されにくい半導体装置を提供することを目的とする。
本発明の一実施形態における半導体装置は、
MOSトランジスタのゲート電極及びソース領域が第1の電源端子又は第2の電源端子に接続され、ドレイン領域が外部信号端子に接続されているオフトランジスタを有する半導体装置において、
前記オフトランジスタは、ゲート電極がチャネル領域に加えてドレイン領域の一部又は全部の上方に延設され、前記ドレイン領域と前記ドレイン領域の上方に延設されている前記ゲート電極との間に容量形成領域を備える。
MOSトランジスタのゲート電極及びソース領域が第1の電源端子又は第2の電源端子に接続され、ドレイン領域が外部信号端子に接続されているオフトランジスタを有する半導体装置において、
前記オフトランジスタは、ゲート電極がチャネル領域に加えてドレイン領域の一部又は全部の上方に延設され、前記ドレイン領域と前記ドレイン領域の上方に延設されている前記ゲート電極との間に容量形成領域を備える。
本発明の一つの側面によれば、オフトランジスタのゲート絶縁膜が静電破壊されにくい半導体装置を提供することができる。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
(第1の実施形態)
図1は、第1の実施形態に係る半導体装置が有するオフトランジスタを示す回路図である。
図1に示すように、半導体装置100は、電源電位である第1の電源端子100aと、半導体装置100をオンオフする制御信号が入力される外部信号端子100bと、接地電位である第2の電源端子100cと、オフトランジスタ10と、を有する。
なお、本実施形態では、外部信号端子100bに半導体装置100をオンオフする制御信号が入力されるとしたが、これに限ることなく、他の信号でもよい。
図1は、第1の実施形態に係る半導体装置が有するオフトランジスタを示す回路図である。
図1に示すように、半導体装置100は、電源電位である第1の電源端子100aと、半導体装置100をオンオフする制御信号が入力される外部信号端子100bと、接地電位である第2の電源端子100cと、オフトランジスタ10と、を有する。
なお、本実施形態では、外部信号端子100bに半導体装置100をオンオフする制御信号が入力されるとしたが、これに限ることなく、他の信号でもよい。
オフトランジスタ10は、本実施形態ではN型MOSトランジスタであり、ドレイン端子Dが外部信号端子100bに接続され、ゲート端子G及びソース端子Sが接地電位である第2の電源端子100cに接続されている。
図2は、第1の実施形態に係るオフトランジスタを示す概略平面図である。図3は、図2で示したオフトランジスタにおいてゲート電極を除いた際の概略平面図である。図4は、図2で示したI-I線における概略断面図である。
なお、半導体装置としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、レギュレータ、センサ、メモリ、バッテリ制御等の機能を有する半導体装置などが挙げられる。
なお、半導体装置としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、レギュレータ、センサ、メモリ、バッテリ制御等の機能を有する半導体装置などが挙げられる。
図4に示すように、オフトランジスタ10は、シリコン半導体基板の表面のアクティブ領域Aに形成されており、ウェル領域1と、分離用酸化膜2と、ゲート電極3と、ゲート絶縁膜4と、ドレイン領域5と、ソース領域6と、層間絶縁膜7と、を構造的に組み合わせることにより形成されている。
なお、アクティブ領域Aは、素子分離領域Bで他の素子から電気的に分離されている。
なお、アクティブ領域Aは、素子分離領域Bで他の素子から電気的に分離されている。
ウェル領域1は、シリコン半導体基板の表面に、P型の不純物が注入されている領域である。
分離用酸化膜2は、LOCOS(LOCal Oxidation of Silicon)膜であり、オフトランジスタ10の周囲のシリコン半導体基板の表面に形成されている。素子分離領域Bは、この分離用酸化膜2により形成されている。
なお、素子分離領域Bは、本実施形態のように分離用酸化膜2としてLOCOS膜を用いたもので形成してもよく、トレンチ分離(Shallow Trench Isolation:STI)により形成してもよい。
なお、素子分離領域Bは、本実施形態のように分離用酸化膜2としてLOCOS膜を用いたもので形成してもよく、トレンチ分離(Shallow Trench Isolation:STI)により形成してもよい。
ゲート電極3は、ウェル領域1の上に形成されたゲート絶縁膜4の更にその上にポリシリコン膜を形成し、そのポリシリコン膜にN型の不純物を注入して形成された電極である。このゲート電極3は、ゲート絶縁膜4を介して、ドレイン領域5とソース領域6との間のウェル領域1(いわゆるチャネル領域)のみならず、ドレイン領域5の一部及びソース領域6の一部を覆うように配置されている。また、ゲート電極3は、ドレイン領域5が半導体装置の表面に配置されている端子部に対しコンタクトホールを介してアルミニウムなどの導電体で電気的に接続可能なように、ドレイン領域5の上方に開口部3aが設けられている。ゲート電極3の上層には、層間絶縁膜7が形成されている。
ドレイン領域5及びソース領域6は、ウェル領域1の表面にN型の不純物を高濃度に注入した領域である。
ドレイン領域5及びソース領域6のN型の不純物は、イオン注入法などによりシリコン半導体基板面の略法線方向からゲート電極3の周囲に注入され、続く半導体装置の製造工程における熱処理によってゲート電極3の下面にも拡散する。このため、シリコン半導体基板をその法線方向から平面視した際に、ドレイン領域5及びソース領域6には、ゲート電極3の外周部の直下に位置する部分が存在する。
ドレイン領域5及びソース領域6のN型の不純物は、イオン注入法などによりシリコン半導体基板面の略法線方向からゲート電極3の周囲に注入され、続く半導体装置の製造工程における熱処理によってゲート電極3の下面にも拡散する。このため、シリコン半導体基板をその法線方向から平面視した際に、ドレイン領域5及びソース領域6には、ゲート電極3の外周部の直下に位置する部分が存在する。
また、ドレイン領域5は、ドレイン端子Dを介して外部信号端子100bに接続されている。ソース領域6は、ソース端子Sを介して第2の電源端子100cに接続され、接地電位とされている。また、ウェル領域1においても接地電位とされている。
これにより、ゲート電極3の直下には、ゲート絶縁膜4を介して、ウェル領域1、ドレイン領域5及びソース領域6が存在することから、それぞれ容量が形成される。
これにより、ゲート電極3の直下には、ゲート絶縁膜4を介して、ウェル領域1、ドレイン領域5及びソース領域6が存在することから、それぞれ容量が形成される。
ここで、ウェル領域1及びソース領域6が接地電位であるため、ゲート電極3との間に形成されている容量は共通したものとなる。このため、図2及び図3に示すように、ゲート電極3とウェル領域1及びソース領域6との間には、平面視すると矩形状である容量形成領域Ca1が形成される。また、ゲート電極3とドレイン領域5との間には、平面視すると矩形状であり、その中央付近に開口部3aが配置されている容量形成領域Ca2が形成される。
このように、オフトランジスタ10では、ゲート電極3とドレイン領域5との間に容量形成領域Ca2が形成されていることにより、たとえCDMでの静電気放電によりゲート-ドレイン間に高速の電位変化が発生しても、ゲート電極3の電位がドレイン領域5の電位に追従しやすくなる。このため、オフトランジスタ10は、ゲート電極3とドレイン領域5との間に電位差が生じにくくなり、ゲート絶縁膜4を破壊されにくい。
また、容量形成領域Ca2による容量C2が容量形成領域Ca1による容量C1よりも大きいと、即ち次式、C2>C1を満たすと、ゲート電極3の電位は接地電位よりもドレイン領域5の電位に追従しやすくなる。これにより、オフトランジスタ10は、ゲート電極3とドレイン領域5との間に電位差がより生じにくくなり、ゲート絶縁膜4の破壊を更に抑制することができる。
具体的には、一般的なトランジスタの場合では、ゲート電極3の長さ(L1+L1+L1)を3μm、ゲート電極3の幅Wを100μm、ドレイン領域5及びソース領域6のゲート電極3下への拡散長をそれぞれL1(即ち1μm)とし、ゲート電極3を延伸させない場合を考える。この場合には、容量形成領域Ca1と容量形成領域Ca2との面積比は、(2μm×100μm×ゲート絶縁膜4の膜厚):(1μm×100μm×ゲート絶縁膜4の膜厚)となり、2:1であることが分かる。このようにすると、ゲート電極3の電位は、ドレイン領域5の電位よりも、接地電位に追従しやすくなってしまう。
そこで、本実施形態のオフトランジスタ10では、図2に示すように、容量形成領域Ca2の面積を容量形成領域Ca1の2倍以上となることから、ゲート電極3の電位がドレイン領域5の電位に追従しやすくなるため、ゲート電極3とドレイン領域5との間に電位差がより生じにくくなり、ゲート絶縁膜4の破壊を更に抑制することができる。
なお、素子分離領域Bと接する部分までドレイン領域5を延設する必要がない場合は、ゲート電極3の幅を広くし、素子分離領域Bとドレイン領域5とを離間させてもよい。
また、素子分離領域B下に形成されているチャネルストッパーの役目を果たすウェル領域1よりもP型の不純物濃度の高い領域とドレイン領域5との接触を避けるように故意に離間させて高耐圧構造としてもよい。これにより、ゲート電極3とドレイン領域5との間の容量形成領域Ca2を大きく増大させることが可能となる。
また、素子分離領域B下に形成されているチャネルストッパーの役目を果たすウェル領域1よりもP型の不純物濃度の高い領域とドレイン領域5との接触を避けるように故意に離間させて高耐圧構造としてもよい。これにより、ゲート電極3とドレイン領域5との間の容量形成領域Ca2を大きく増大させることが可能となる。
(第2の実施形態)
図5は、第2の実施形態に係る半導体装置が有するオフトランジスタを示す概略平面図である。図6は、図5のII-II線における概略断面図である。
図5及び図6に示すように、第2の実施形態は、第1の実施形態において開口部3aを平面視した際の形状を矩形状から櫛状とした開口部8aに変更した以外は、第1の実施形態と同様である。したがって、図2~図4で説明した第1の実施形態と同じ構成については、同じ符号を記すことで説明に代える。
図5は、第2の実施形態に係る半導体装置が有するオフトランジスタを示す概略平面図である。図6は、図5のII-II線における概略断面図である。
図5及び図6に示すように、第2の実施形態は、第1の実施形態において開口部3aを平面視した際の形状を矩形状から櫛状とした開口部8aに変更した以外は、第1の実施形態と同様である。したがって、図2~図4で説明した第1の実施形態と同じ構成については、同じ符号を記すことで説明に代える。
第2の実施形態では、開口部8aを櫛状にしたことにより、第1の実施形態と比較して、ゲート電極8とドレイン領域5との間に形成される容量形成領域Ca3の面積を容量形成領域Ca1の面積よりも大きくすることができる。これにより、ゲート電極8の電位がドレイン領域5の電位に第1の実施形態よりも追従しやすくなるため、ゲート電極3とドレイン領域5との間に電位差がより生じにくくなり、ゲート絶縁膜4の破壊を更に抑制することができる。
また、開口部8aが櫛状であると、ドレイン領域5及びソース領域6を形成する際に、ウェル領域1の表面に不純物を注入しやすくなる点で有利である。
また、開口部8aが櫛状であると、ドレイン領域5及びソース領域6を形成する際に、ウェル領域1の表面に不純物を注入しやすくなる点で有利である。
なお、第2の実施形態では、開口部にゲート電極の2つの凹部がX方向に設けられているとしたが、これに限ることなく、凹部の数、向き、幅などは任意に設けることができる。すなわち、開口部を平面視した際の形状は、容量形成領域Ca3の面積を大きくする観点から、矩形状の一部に凹部を有することが好ましい。この凹部は、矩形状の開口部の角部が欠けるように設けてもよい。
以上説明したように、N型MOSトランジスタのゲート及びソースが接地されているオフトランジスタを有する半導体装置において、オフトランジスタは、ゲート電極がチャネル領域に加えてドレイン領域の一部又は全部の上方に延設されている。これにより、オフトランジスタは、ゲート電極の電位がドレイン領域5の電位に追従しやすくなるため、ゲート電極とドレイン領域との間に電位差が生じにくくなり、ゲート絶縁膜の破壊を抑制することができる。
以上、この発明の実施形態について詳述したが、本発明はこれらの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
なお、第1及び第2の実施形態では、ドレイン領域から半導体装置の表面に配置されている端子部に対してコンタクトホールを介して電気的に接続可能とするためにゲート電極に開口部を設けたが、他の経路から接続可能であれば開口部は設けなくてもよい。
また、第1及び第2の実施形態では、オフトランジスタをN型とし、ウェル領域をP型としたが、これに限ることなく、オフトランジスタをP型とし、ウェル領域をN型としてもよい。この場合、オフトランジスタは、P型MOSトランジスタのゲート電極及びソース領域が第1の電源端子に接続され、ゲート電極がチャネル領域に加えてソース領域の一部又は全部の上方に延設される。
そして、これまで述べた外部信号端子は、外部信号が入力される端子としてきたが、静電気が印加されるどの端子においても同様であることはいうまでもない。例えば、静電気が印加される端子として、第1の電源や第2の電源といった電源電圧が入力される電源端子であっても構わない。
1 ウェル領域
2 分離用酸化膜
3,8 ゲート電極
3a,8a 開口部
4 ゲート絶縁膜
5 ドレイン領域
6 ソース領域
10 オフトランジスタ
100 半導体装置
100a 第1の電源端子
100b 外部信号端子
100c 第2の電源端子
A アクティブ領域
B 素子分離領域
Ca1 (ゲート電極とウェル領域及びソース領域との間の)容量形成領域
Ca2 (ゲート電極とドレイン領域との間の)容量形成領域
2 分離用酸化膜
3,8 ゲート電極
3a,8a 開口部
4 ゲート絶縁膜
5 ドレイン領域
6 ソース領域
10 オフトランジスタ
100 半導体装置
100a 第1の電源端子
100b 外部信号端子
100c 第2の電源端子
A アクティブ領域
B 素子分離領域
Ca1 (ゲート電極とウェル領域及びソース領域との間の)容量形成領域
Ca2 (ゲート電極とドレイン領域との間の)容量形成領域
Claims (5)
- MOSトランジスタのゲート電極及びソース領域が第1の電源端子又は第2の電源端子に接続され、ドレイン領域が外部信号端子に接続されているオフトランジスタを有する半導体装置において、
前記オフトランジスタは、前記ゲート電極がチャネル領域に加えて前記ドレイン領域の一部又は全部の上方に延設されていることを特徴とする半導体装置。 - 前記ゲート電極と前記ドレイン領域との間で形成される容量は、前記ゲート電極と接地電位との間に生じる容量よりも大きい請求項1に記載の半導体装置。
- 前記ゲート電極は、前記ドレイン領域を覆う箇所に開口部が設けられている請求項1又は2に記載の半導体装置。
- 前記開口部を平面視した際の形状は、矩形状である請求項3に記載の半導体装置。
- 前記開口部を平面視した際の形状は、矩形状の一部に凹部を有する請求項4に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021009959A JP2022113931A (ja) | 2021-01-26 | 2021-01-26 | 半導体装置 |
US17/572,653 US11894364B2 (en) | 2021-01-26 | 2022-01-11 | Semiconductor device |
CN202210036402.1A CN114792725A (zh) | 2021-01-26 | 2022-01-13 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021009959A JP2022113931A (ja) | 2021-01-26 | 2021-01-26 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022113931A true JP2022113931A (ja) | 2022-08-05 |
Family
ID=82459618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021009959A Pending JP2022113931A (ja) | 2021-01-26 | 2021-01-26 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11894364B2 (ja) |
JP (1) | JP2022113931A (ja) |
CN (1) | CN114792725A (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5028819A (en) * | 1990-06-08 | 1991-07-02 | Zilog, Inc. | High CMOS open-drain output buffer |
JP5656658B2 (ja) | 2011-01-14 | 2015-01-21 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置 |
ES2862138T3 (es) * | 2014-10-22 | 2021-10-07 | Erico Int Corp | Conjunto de riostra y elemento de fijación para rigidizar una barra de suspensión |
JP6624912B2 (ja) | 2015-02-05 | 2019-12-25 | エイブリック株式会社 | 半導体装置 |
CN105870117B (zh) | 2015-02-05 | 2020-09-25 | 艾普凌科有限公司 | 半导体装置 |
US11579645B2 (en) * | 2019-06-21 | 2023-02-14 | Wolfspeed, Inc. | Device design for short-circuitry protection circuitry within transistors |
-
2021
- 2021-01-26 JP JP2021009959A patent/JP2022113931A/ja active Pending
-
2022
- 2022-01-11 US US17/572,653 patent/US11894364B2/en active Active
- 2022-01-13 CN CN202210036402.1A patent/CN114792725A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN114792725A (zh) | 2022-07-26 |
US20220238510A1 (en) | 2022-07-28 |
US11894364B2 (en) | 2024-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7615826B2 (en) | Electrostatic discharge protection semiconductor structure | |
US5903420A (en) | Electrostatic discharge protecting circuit having a plurality of current paths in both directions | |
US20040178454A1 (en) | Semiconductor device with improved protection from electrostatic discharge | |
EP0703621B1 (en) | Electrostatic discharge protection device for MOS integrated circuits | |
KR102361141B1 (ko) | 정전기 방전 보호용 반도체 소자 | |
US20150129977A1 (en) | Semiconductor electrostatic discharge protection apparatus | |
US5898193A (en) | Electrostatic discharge protecting circuit formed in a minimized area | |
EP0415255B1 (en) | Protection circuit for use in semiconductor integrated circuit device | |
US4819046A (en) | Integrated circuit with improved protective device | |
US10163888B2 (en) | Self-biased bidirectional ESD protection circuit | |
JP3590207B2 (ja) | Mosキャパシタ | |
JP3472911B2 (ja) | 半導体装置 | |
US5637887A (en) | Silicon controller rectifier (SCR) with capacitive trigger | |
JP2022113931A (ja) | 半導体装置 | |
US6479871B2 (en) | Electrostatic discharge (ESD) latch-up protective circuit for an integrated circuit | |
JP4795613B2 (ja) | 半導体装置 | |
JP2023092171A (ja) | 半導体装置 | |
US20010038126A1 (en) | Structure for esd protection with single crystal silicon sided junction diode | |
US5521413A (en) | Semiconductor device having a solid metal wiring with a contact portion for improved protection | |
US7075156B1 (en) | Collector structure for electrostatic discharge protection circuits | |
KR100792387B1 (ko) | 저 동작전압 및 고스냅백 전류 특성을 갖는 정전기방전보호 소자 | |
CN110690210B (zh) | 栅极接地n型金属氧化物半导体晶体管 | |
JPH11135734A (ja) | 半導体装置 | |
KR200308025Y1 (ko) | 반도체장치의 정전방전입력보호회로의 레이아웃 | |
JP2023152286A (ja) | Esd保護回路及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231205 |