JP2022112270A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2022112270A
JP2022112270A JP2021008036A JP2021008036A JP2022112270A JP 2022112270 A JP2022112270 A JP 2022112270A JP 2021008036 A JP2021008036 A JP 2021008036A JP 2021008036 A JP2021008036 A JP 2021008036A JP 2022112270 A JP2022112270 A JP 2022112270A
Authority
JP
Japan
Prior art keywords
layer
trench
opening
insulating layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021008036A
Other languages
English (en)
Inventor
賢治 原田
Kenji Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2021008036A priority Critical patent/JP2022112270A/ja
Priority to US17/578,536 priority patent/US12035571B2/en
Priority to DE102022200626.7A priority patent/DE102022200626A1/de
Priority to CN202210071051.8A priority patent/CN114784201A/zh
Publication of JP2022112270A publication Critical patent/JP2022112270A/ja
Priority to US18/734,053 priority patent/US20240324319A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】表示品位の低下を抑制することが可能な表示装置を提供する。【解決手段】基材１０と、基材の上に配置された第１絶縁層１１と、第１絶縁層の上に配置された第１下部電極Ｅ１１及び第２下部電極Ｅ１２と、第１絶縁層の上に配置され、第１下部電極に重畳する第１開口部と、第２下部電極に重畳する第２開口部と、第１開口部と第２開口部との間に位置する第１トレンチＴ１２と、を有する第２絶縁層１２と、発光層を含む有機層ＯＲと、有機層を覆う上部電極Ｅ２と、を備え、第１トレンチは、底面と、底面から立ち上がった第１側面及び第２側面と、を有し、第１トレンチの上部における第１側面と第２側面との間隔は、第１トレンチの底面における第１側面と第２側面との間隔より小さい、表示装置。【選択図】図３

Description

本発明の実施形態は、表示装置に関する。
近年、表示素子として有機発光ダイオード（ＯＬＥＤ）を適用した表示装置が実用化されている。表示素子は、画素電極と共通電極との間に有機層を備えている。有機層は、発光層の他に、正孔輸送層や電子輸送層などの機能層を含んでいる。このような有機層は、例えば真空蒸着法によって形成される。
有機層は、例えば、隣接する画素間でのクロストークを抑制するために画素ごとに分割して配置されるのが望ましい。例えばマスクを用いない蒸着法によって、有機層を画素ごとに分割して形成する方法が検討されている。
特開２００８－１３５３２５号公報 特開２００９－２４４５２７号公報
本実施形態の目的は、表示品位の低下を抑制することが可能な表示装置を提供することにある。
本実施形態によれば、基材と、前記基材の上に配置された第１絶縁層と、前記第１絶縁層の上に配置された第１下部電極及び第２下部電極と、前記第１絶縁層の上に配置され、前記第１下部電極に重畳する第１開口部と、前記第２下部電極に重畳する第２開口部と、前記第１開口部と前記第２開口部との間に位置する第１トレンチと、を有する第２絶縁層と、発光層を含む有機層と、前記有機層を覆う上部電極と、を備え、前記第１トレンチは、底面と、前記底面から立ち上がった第１側面及び第２側面と、を有し、前記第１トレンチの上部における前記第１側面と前記第２側面との間隔は、前記第１トレンチの前記底面における前記第１側面と前記第２側面との間隔より小さく、前記有機層は、前記第１開口部に位置する前記第１下部電極を覆い、前記第１トレンチと前記第１開口部との間に位置する前記第２絶縁層の第１面を覆う第１部分と、前記第２開口部に位置する前記第２下部電極を覆い、前記第１トレンチと前記第２開口部との間に位置する前記第２絶縁層の第２面を覆う第２部分と、前記第１トレンチの前記底面に配置され、前記第１部分及び前記第２部分から離間した第３部分と、を有する、表示装置が提供される。
図１は、本実施形態に係る表示装置の一構成例を示す平面図である。 図２は、画素を示す平面図である。 図３は、図２に示したＡ－Ａ’線に沿った表示装置の断面図である。 図４は、トレンチ、有機層などを示す断面図である。 図５は、有機層を示す平面図である。 図６は、図１に示したＢ－Ｂ’線に沿った表示装置の断面図である。 図７は、本実施形態の第１変形例を示す断面図である。 図８は、本実施形態の第２変形例を示す平面図である。 図９は、本実施形態の第３変形例を示す平面図である。
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
本実施形態に係る表示装置ＤＳＰは、表示素子として有機発光ダイオード（ＯＬＥＤ）を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パソコン、携帯端末、携帯電話等に搭載される。
図１は、本実施形態に係る表示装置ＤＳＰの一構成例を示す平面図である。
図に示す第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交している。なお、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、９０度以外の角度で交差していてもよい。本明細書において、第３方向Ｚを示す矢印の先端に向かう方向を「上」と称し、矢印の先端から逆に向かう方向を「下」と称する。また、第３方向Ｚを示す矢印の先端側に表示装置ＤＳＰを観察する観察位置があるものとし、この観察位置から、第１方向Ｘ及び第２方向Ｙで規定されるＸ－Ｙ平面に向かって見ることを平面視という。
表示装置ＤＳＰは、絶縁性の基材１０を備えている。基材１０は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。また、表示装置ＤＳＰは、画像を表示する表示領域ＤＡ、及び、表示領域ＤＡの周辺の非表示領域ＮＤＡを有している。
表示装置ＤＳＰは、表示領域ＤＡにおいて、第１方向Ｘ及び第２方向Ｙにマトリクス状に配列された複数の画素ＰＸを備えている。画素ＰＸは、複数の副画素ＳＰ１、ＳＰ２、ＳＰ３を備えている。一例では、画素ＰＸは、赤色の副画素ＳＰ１、緑色の副画素ＳＰ２、及び、青色の副画素ＳＰ３を備えている。なお、画素ＰＸは、上記の３色の副画素の他に、白色などの他の色の副画素を加えた４個以上の副画素を備えていてもよい。
画素ＰＸに含まれる１つの副画素ＳＰの一構成例について簡単に説明する。
すなわち、副画素ＳＰは、画素回路１と、画素回路１によって駆動制御される表示素子２０と、を備えている。画素回路１は、画素スイッチ２と、駆動トランジスタ３と、キャパシタ４と、を備えている。画素スイッチ２及び駆動トランジスタ３は、例えば薄膜トランジスタにより構成されたスイッチ素子である。
画素スイッチ２について、ゲート電極は走査線ＧＬに接続され、ソース電極は信号線ＳＬに接続され、ドレイン電極はキャパシタ４を構成する一方の電極及び駆動トランジスタ３のゲート電極に接続されている。駆動トランジスタ３について、ソース電極はキャパシタ４を構成する他方の電極及び電源線ＰＬに接続され、ドレイン電極は表示素子２０のアノードに接続されている。表示素子２０のカソードは、給電線ＦＬに接続されている。なお、画素回路１の構成は、図示した例に限らない。
表示素子２０は、発光素子である有機発光ダイオード（ＯＬＥＤ）である。例えば、副画素ＳＰ１は赤波長に対応した光を出射する表示素子を備え、副画素ＳＰ２は緑波長に対応した光を出射する表示素子を備え、副画素ＳＰ３は青波長に対応した光を出射する表示素子を備えている。表示素子２０の構成については、後述する。
表示装置ＤＳＰは、非表示領域ＮＤＡに位置する電源線５１及び５２と、複数の周辺電極６と、パッドＰＤ１及びＰＤ２と、を備えている。また、非表示領域ＮＤＡは、第２方向Ｙに延出した第１領域Ｎ１及び第２領域Ｎ２と、第１方向Ｘに延出した第３領域Ｎ３と、を有している。第１領域Ｎ１、表示領域ＤＡ、第２領域Ｎ２は、この順に第１方向Ｘに並んでいる。第３領域Ｎ３には、図示しないフレキシブル配線基板が実装される。
電源線５１は第１領域Ｎ１に位置し、電源線５２は第２領域Ｎ２に位置している。複数の周辺電極６は、第１領域Ｎ１及び第２領域Ｎ２のそれぞれにおいて第２方向Ｙに並んでいる。パッドＰＤ１及びＰＤ２は、第３領域Ｎ３に位置している。
電源線５１は、第１領域Ｎ１に位置する複数の周辺電極６と電気的に接続されている。また、電源線５１は、パッドＰＤ１と電気的に接続されている。電源線５２は、第２領域Ｎ２に位置する複数の周辺電極６と電気的に接続されている。また、電源線５２は、パッドＰＤ２と電気的に接続されている。
図２は、画素ＰＸを示す平面図である。
図２においては、表示装置ＤＳＰが備える下部電極Ｅ１１、Ｅ１２、Ｅ１３と、絶縁層１２と、を図示している。
下部電極（第１下部電極）Ｅ１１は、副画素ＳＰ１に配置されている。下部電極（第２下部電極）Ｅ１２は、副画素ＳＰ２に配置されている。下部電極Ｅ１３は、副画素ＳＰ３に配置されている。下部電極Ｅ１１乃至Ｅ１３は、第１方向Ｘに並んでいる。下部電極Ｅ１１乃至Ｅ１３を含む下部電極は、副画素毎あるいは表示素子毎に配置された電極であり、画素電極、アノードなどと称される場合がある。
絶縁層１２は、平面視で格子状に形成されている。絶縁層１２は、表示素子あるいは副画素を区画するように形成されており、リブ、隔壁などと称される場合がある。絶縁層１２は、下部電極Ｅ１１に重畳する第１開口部ＯＰ１と、下部電極Ｅ１２に重畳する第２開口部ＯＰ２と、下部電極Ｅ１３に重畳する第３開口部ＯＰ３と、を有している。絶縁層１２は、下部電極Ｅ１１乃至Ｅ１３のそれぞれの周縁部を覆っており、下部電極Ｅ１１乃至Ｅ１３のそれぞれの中央部は第１開口部ＯＰ１、第２開口部ＯＰ２、第３開口部ＯＰ３において絶縁層１２から露出している。
また、絶縁層１２は、第２方向Ｙに延出し第１方向Ｘに並んだトレンチＴ１１、Ｔ１２、Ｔ１３、Ｔ１４と、第１方向Ｘに延出し第２方向Ｙに並んだトレンチＴ２１、Ｔ２２と、を有している。トレンチ（第１トレンチ）Ｔ１２は、第１開口部ＯＰ１と第２開口部ＯＰ２との間に位置している。トレンチＴ１３は、第２開口部ＯＰ２と第３開口部ＯＰ３との間に位置している。トレンチＴ１１は、第１開口部ＯＰ１を挟んでトレンチＴ１２の反対側に位置している。トレンチＴ１４は、第３開口部ＯＰ３を挟んでトレンチＴ１３の反対側に位置している。トレンチＴ２１は、トレンチＴ１１乃至Ｔ１４に繋がっている。また、トレンチＴ２２は、トレンチＴ１１乃至Ｔ１４に繋がっている。トレンチＴ２１は、第１開口部ＯＰ１、第２開口部ＯＰ２、第３開口部ＯＰ３を挟んでトレンチＴ２２の反対側に位置している。
それぞれのトレンチは、平面視で隣り合う下部電極に重畳していない。下部電極Ｅ１１はトレンチＴ１１とＴ１２との間に位置し、下部電極Ｅ１２はトレンチＴ１２とＴ１３との間に位置し、下部電極Ｅ１３はトレンチＴ１３とＴ１４との間に位置している。また、下部電極Ｅ１１乃至Ｅ１３は、トレンチＴ２１とＴ２２との間に位置している。
ここで、副画素の外形は、例えば、下部電極の外形に相当する。すなわち、１個の画素ＰＸを構成する副画素ＳＰ１、副画素ＳＰ２、及び、副画素ＳＰ３は、それぞれ第２方向Ｙに延びた略長方形状に形成され、第１方向Ｘに並んでいる。第１方向Ｘに並んだ隣接する副画素の発光色は互いに異なる。なお、副画素ＳＰ１、副画素ＳＰ２、及び、副画素ＳＰ３の各々の面積は、同一であってもよいし、後述するように互いに異なっていてもよい。また、副画素の外形は、表示素子の発光領域の外形で規定されてもよい。
図３は、図２に示したＡ－Ａ’線に沿った表示装置ＤＳＰの断面図である。
表示装置ＤＳＰは、基材１０と、スイッチング素子ＳＷ１及びＳＷ２と、絶縁層１１と、下部電極Ｅ１１及びＥ１２と、絶縁層１２と、有機層ＯＲと、上部電極Ｅ２と、を備えている。また、表示素子２０Ａは、下部電極Ｅ１１と、有機層ＯＲの第１部分ＯＲ１と、上部電極Ｅ２とによって構成されている。表示素子２０Ｂは、下部電極Ｅ１２と、有機層ＯＲの第２部分ＯＲ２と、上部電極Ｅ２とによって構成されている。
スイッチング素子ＳＷ１及びＳＷ２は、基材１０の上に配置されている。スイッチング素子ＳＷ１及びＳＷ２は、例えば、図１に示した駆動トランジスタ３に相当する。絶縁層（第１絶縁層）１１は、基材１０の上に配置され、スイッチング素子ＳＷ１及びＳＷ２を覆っている。絶縁層１１は、表示素子２０Ａ及び２０Ｂの下地層に相当し、例えば、有機絶縁層である。なお、図１に示した画素回路１の画素スイッチ２などは、基材１０の上に配置され、絶縁層１１によって覆われているが、ここでは図示を省略する。
下部電極Ｅ１１及びＥ１２は、絶縁層１１の上に配置されている。下部電極Ｅ１１は、絶縁層１１に形成されたコンタクトホールＣＨ１を介してスイッチング素子ＳＷ１と電気的に接続されている。下部電極Ｅ１２は、絶縁層１１に形成されたコンタクトホールＣＨ２を介してスイッチング素子ＳＷ２と電気的に接続されている。
下部電極Ｅ１１及びＥ１２は、例えば、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明導電材料によって形成された透明電極である。なお、下部電極Ｅ１１及びＥ１２は、銀、アルミニウムなどの金属材料によって形成された金属電極であってもよい。また、下部電極Ｅ１１及びＥ１２は、透明電極及び金属電極の積層体であってもよい。例えば、下部電極Ｅ１１及びＥ１２は、透明電極、金属電極、及び、透明電極の順に積層された積層体として構成されてもよいし、３層以上の積層体として構成されてもよい。
絶縁層（第２絶縁層）１２は、絶縁層１１の上に配置されるとともに、下部電極Ｅ１１及びＥ１２のそれぞれの周縁部を覆っている。絶縁層１２は、例えば、有機絶縁層である。絶縁層１２は、上記した第１開口部ＯＰ１、第２開口部ＯＰ２、及び、トレンチＴ１２と、第１面ＳＦ１と、第２面ＳＦ２と、を有している。第１開口部ＯＰ１は、絶縁層１２を下部電極Ｅ１１まで貫通している。第２開口部ＯＰ２は、絶縁層１２を下部電極Ｅ１２まで貫通している。第１面ＳＦ１は、トレンチＴ１２と第１開口部ＯＰ１との間に位置している。第２面ＳＦ２は、トレンチＴ１２と第２開口部ＯＰ２との間に位置している。また、絶縁層１２は、厚さＴＨを有している。厚さＴＨは、図示した例では、絶縁層１２の最も高い位置と絶縁層１１との間の間隔に相当し、例えば、１．５～２．０μｍである。
トレンチＴ１２は、底面ＢＳと、底面ＢＳから立ち上がった第１側面ＳＳ１及び第２側面ＳＳ２と、を有している。第１側面ＳＳ１及び第２側面ＳＳ２は、第１方向Ｘにおいて間隔を置いて対向している。第１側面ＳＳ１は、第１面ＳＦ１に繋がっている。第２側面ＳＳ２は、第２面ＳＦ２に繋がっている。トレンチＴ１２は、第１側面ＳＳ１、第２側面ＳＳ２、及び、底面ＢＳによって囲まれた空間に相当する。トレンチＴ１２は、深さＤを有している。深さＤは、例えば、０．５～１．０μｍである。
トレンチＴ１２は、その上部ＵＰにおいて、第１側面ＳＳ１と第２側面ＳＳ２との間の間隔ＧＰ１を有し、底面ＢＳにおいて、第１側面ＳＳ１と第２側面ＳＳ２との間の間隔ＧＰ２を有している。間隔ＧＰ１は、間隔ＧＰ２より小さい。つまり、トレンチＴ１２は、底面ＢＳから上部ＵＰに向かうほど、第１方向Ｘに沿った幅が小さくなるように形成されている。換言すると、第１側面ＳＳ１は、底面ＢＳと重なるように底面ＢＳの法線方向に対して傾斜している。同様に、第２側面ＳＳ２は、底面ＢＳと重なるように底面ＢＳの法線方向に対して傾斜している。
有機層ＯＲは、第１部分ＯＲ１、第２部分ＯＲ２、及び、第３部分ＯＲ３を有している。第１部分ＯＲ１は、第１開口部ＯＰ１に位置する下部電極Ｅ１１と、第１面ＳＦ１と、を覆っている。第２部分ＯＲ２は、第２開口部ＯＰ２に位置する下部電極Ｅ１２と、第２面ＳＦ２と、を覆っている。第３部分ＯＲ３は、トレンチＴ１２の底面ＢＳに位置している。第３部分ＯＲ３は、第１部分ＯＲ１及び第２部分ＯＲ２から離間している。有機層ＯＲは、後述するように発光層ＥＬを含んでおり、これらの第１部分ＯＲ１、第２部分ＯＲ２、及び、第３部分ＯＲ３は、同一色の発光層ＥＬを含んでいる。また、有機層ＯＲは、発光層ＥＬの他に、ホール注入層、ホール輸送層、電子注入層、及び、電子輸送層の少なくとも１つを含んでいる。
上部電極Ｅ２は、有機層ＯＲを覆っている。すなわち、上部電極Ｅ２は、第１部分ＯＲ１、第２部分ＯＲ２、及び、第３部分ＯＲ３のそれぞれを覆っている。上部電極Ｅ２は、トレンチＴ１２の内部において、第３部分ＯＲ３を覆い、底面ＢＳに接している。また、上部電極Ｅ２は、トレンチＴ１２の内部において、第１側面ＳＳ１及び第２側面ＳＳ２に接している。上部電極Ｅ２は、例えば、ＩＴＯやＩＺＯなどの透明導電材料によって形成された透明電極である。上部電極Ｅ２は、図１に示した表示領域ＤＡに位置する給電線ＦＬと電気的に接続されている。上部電極Ｅ２は、複数の副画素あるいは複数の表示素子に対して共通に配置された電極であり、共通電極、対向電極、カソードなどと称される場合がある。なお、上部電極Ｅ２は、透明な保護層（無機絶縁層及び有機絶縁層の少なくとも１つを含む）によって覆われる場合があり得る。
表示素子２０Ａにおいて、第１部分ＯＲ１は、下部電極Ｅ１１と上部電極Ｅ２との間に位置するため発光領域を形成することができる。表示素子２０Ｂにおいて、第２部分ＯＲ２は、下部電極Ｅ１２と上部電極Ｅ２との間に位置するため発光領域を形成することができる。なお、第３部分ＯＲ３は、絶縁層１２と上部電極Ｅ２との間に位置し、しかも、第１部分ＯＲ１及び第２部分ＯＲ２から完全に分離されているため、発光しない。また、第１部分ＯＲ１のうち、第１面ＳＦ１を覆う領域は、絶縁層１２と上部電極Ｅ２との間に位置しているため、ほとんど発光しない。同様に、第２部分ＯＲ２のうち、第２面ＳＦ２を覆う領域は、絶縁層１２と上部電極Ｅ２との間に位置しているため、ほとんど発光しない。
上述した有機層ＯＲは、例えば真空蒸着法によって形成される。有機層ＯＲを形成するための有機材料が蒸着源から放出される様子を図中に一点鎖線で示している。
第１開口部ＯＰ１、第２開口部ＯＰ２、及び、トレンチＴ１２を有する絶縁層１２を形成した後に、有機層ＯＲを形成するための有機材料を蒸着する。第１側面ＳＳ１が底面ＢＳと重なるように傾斜しているため、第１側面ＳＳ１には有機層ＯＲがほとんど形成されない。これにより、有機層ＯＲは、第１部分ＯＲ１と第３部分ＯＲ３とが分離して形成される。同様に、第２側面ＳＳ２が底面ＢＳと重なるように傾斜しているため、第２側面ＳＳ２には有機層ＯＲがほとんど形成されない。これにより、有機層ＯＲは、第２部分ＯＲ２と第３部分ＯＲ３とが分離して形成される。また、底面ＢＳのうち、第１側面ＳＳ１及び第２側面ＳＳ２と第３方向Ｚに重なる領域には、有機層ＯＲがほとんど形成されない。なお、上部電極Ｅ２は、スパッタによって形成されるため、有機層ＯＲの上、底面ＢＳ、第１側面ＳＳ１及び第２側面ＳＳ２に連続して形成される。
本実施形態によれば、絶縁層１２はトレンチＴ１２を有している。また、トレンチＴ１２は、底面ＢＳから上部ＵＰに向かうほど、第１方向Ｘに沿った幅が小さくなるように形成されている。そのため、有機層ＯＲを、トレンチＴ１２において、副画素ＳＰ１に位置する第１部分ＯＲ１と、副画素ＳＰ２に位置する第２部分ＯＲ２とに分離して形成することができる。つまり、マスクを用いない全面蒸着によって、有機層ＯＲを副画素ごとに分離して形成することができる。これにより、隣接する副画素の間でのクロストークが抑制される。また、有機層ＯＲを分離するための別途部材が不要であるため、製造コストを抑えることができる。
なお、第１側面ＳＳ１と第２側面ＳＳ２との間の間隔は、トレンチＴ１２の幅と言い換えることもできる。また、図３に示した例では、第１側面ＳＳ１、第２側面ＳＳ２、及び、底面ＢＳは、それぞれ平面であったが、曲面であってもよい。第１側面ＳＳ１、第２側面ＳＳ２、及び、底面ＢＳが平面の場合、トレンチＴ１２の最大幅は、底面ＢＳの幅に相当する。但し、第１側面ＳＳ１、第２側面ＳＳ２、及び、底面ＢＳが曲面を含む場合には、必ずしもトレンチＴ１２の最大幅が底面ＢＳの幅に相当せず、底面ＢＳより上側でトレンチＴ１２の幅が最大となる場合がある。この場合、例えば、トレンチＴ１２の高さの１／２以下、さらには、１／３以下の位置で、トレンチＴ１２の幅が最大となる。
また、下部電極Ｅ１１及びＥ１２の電位が上部電極Ｅ２の電位よりも相対的に高い場合、下部電極Ｅ１１及びＥ１２がアノードに相当し、上部電極Ｅ２がカソードに相当する。上部電極Ｅ２の電位が下部電極Ｅ１１及びＥ１２の電位よりも相対的に高い場合、上部電極Ｅ２がアノードに相当し、下部電極Ｅ１１及びＥ１２がカソードに相当する。
また、例えば、表示領域ＤＡのすべての副画素ＳＰには、同一色の発光層ＥＬを含む有機層ＯＲが配置されている。各表示素子の発光色が白色である場合、表示素子に対向するカラーフィルタが配置されることで、多色表示を実現できる。また、各表示素子の発光色が紫外光である場合、表示素子に対向する光変換層が配置されることで、多色表示を実現できる。
図４は、トレンチＴ１２、有機層ＯＲなどを示す断面図である。
有機層ＯＲは、積層された第１層Ｌ１、第２層Ｌ２、及び、第３層Ｌ３を備えている。すなわち、第１部分ＯＲ１、第２部分ＯＲ２、及び、第３部分ＯＲ３は、それぞれ積層された第１層Ｌ１、第２層Ｌ２、及び、第３層Ｌ３を備えている。なお、上述したように有機層ＯＲは、発光層ＥＬを含んでおり、例えば、発光層ＥＬは、第１層Ｌ１、第２層Ｌ２、及び、第３層Ｌ３の何れかである。
第１部分ＯＲ１は、第１側面ＳＳ１に接している。第１側面ＳＳ１において、第１層Ｌ１の端部ＥＧ１１は第２層Ｌ２によって覆われ、第２層Ｌ２の端部ＥＧ２１は第３層Ｌ３によって覆われている。第２部分ＯＲ２は、第２側面ＳＳ２に接している。第２側面ＳＳ２において、第１層Ｌ１の端部ＥＧ１２は第２層Ｌ２によって覆われ、第２層Ｌ２の端部ＥＧ２２は第３層Ｌ３によって覆われている。
本実施形態においては、第１側面ＳＳ１及び第２側面ＳＳ２がそれぞれ底面ＢＳと重なるように傾斜しているため、第２層Ｌ２が第１層Ｌ１を覆い、第３層Ｌ３が第２層Ｌ２を覆うように蒸着される。このため、第１層Ｌ１及び第２層Ｌ２が第３層Ｌ３から露出するのを抑制することができ、上部電極Ｅ２が第１層Ｌ１及び第２層Ｌ２と接触するのを抑制することができる。よって、第１層Ｌ１及び第２層Ｌ２から上部電極Ｅ２への電流リークが抑制され、表示素子の性能劣化を抑制することができる。
なお、例えば、第１層Ｌ１及び第３層Ｌ３が機能層であり、第２層Ｌ２が発光層ＥＬであるとする。第１層Ｌ１及び第３層Ｌ３は、例えば、ホール注入層、ホール輸送層、ホールブロック層、電子注入層、電子輸送層、電子ブロック層であるが、その他の機能層であってもよい。また、第１層Ｌ１及び第３層Ｌ３の各々は、単層体に限らず、複数の機能層が積層された積層体であってもよい。また、第１層Ｌ１及び第３層Ｌ３の少なくとも一方が省略されてもよい。
一例として、下部電極がアノードに相当する場合、発光層ＥＬと下部電極との間の第１層Ｌ１は、ホール注入層及びホール輸送層の少なくとも１つを含み、発光層ＥＬと上部電極Ｅ２との間の第３層Ｌ３は、電子輸送層及び電子注入層の少なくとも１つを含んでいる。
図５は、有機層ＯＲを示す平面図である。図５において、有機層ＯＲが配置された領域は斜線で示されている。
第１部分ＯＲ１は、副画素ＳＰ１に配置されている。第２部分ＯＲ２は、副画素ＳＰ２に配置されている。第１部分ＯＲ１及び第２部分ＯＲ２は、第１方向Ｘに並んでいる。
第３部分ＯＲ３は、平面視で格子状に形成されている。第３部分ＯＲ３は、第２方向Ｙに延出し第１方向Ｘに並んだ部分ＯＲ３１、ＯＲ３２、ＯＲ３３と、第１方向Ｘに延出し第２方向Ｙに並んだ部分ＯＲ３４、ＯＲ３５と、を有している。部分ＯＲ３２は、第１部分ＯＲ１と第２部分ＯＲ２との間に位置している。部分ＯＲ３１は、第１部分ＯＲ１を挟んで部分ＯＲ３２の反対側に位置している。部分ＯＲ３３は、第２部分ＯＲ２を挟んで部分ＯＲ３２の反対側に位置している。部分ＯＲ３４は、部分ＯＲ３１乃至ＯＲ３３に繋がっている。部分ＯＲ３５は、部分ＯＲ３１乃至ＯＲ３３に繋がっている。部分ＯＲ３４は、第１部分ＯＲ１及び第２部分ＯＲ２を挟んで部分ＯＲ３５の反対側に位置している。
部分ＯＲ３１乃至ＯＲ３３は、それぞれトレンチＴ１１乃至Ｔ１３内に位置している。また、部分ＯＲ３４及びＯＲ３５は、それぞれトレンチＴ２１及びＴ２２内に位置している。
なお、第１部分ＯＲ１の外形は、平面視で下部電極Ｅ１１の外形より大きく形成されている。第２部分ＯＲ２の外形は、平面視で下部電極Ｅ１２の外形より大きく形成されている。
図６は、図１に示したＢ－Ｂ’線に沿った表示装置ＤＳＰの断面図である。
周辺電極６及び電源線５２は、絶縁層１１の上に位置している。絶縁層１２は、周辺電極６及び電源線５２を覆っている。有機層ＯＲは、非表示領域ＮＤＡに形成されていない。上部電極Ｅ２は、非表示領域ＮＤＡにおいて、絶縁層１２を覆い、絶縁層１２に形成されたコンタクトホールＣＨ３を介して周辺電極６に接続されている。なお、図示した例では、周辺電極６及び電源線５２は、下部電極Ｅ１０と同層に位置しているが、それぞれ下部電極Ｅ１０とは異なる層に位置していてもよい。
図７は、本実施形態の第１変形例を示す断面図である。図７に示す構成は、図３に示した構成と比較して、トレンチＴ１２が絶縁層１２を絶縁層１１まで貫通している点で相違している。
図示した例では、底面ＢＳは、絶縁層１１の上面に相当する。そのため、第３部分ＯＲ３及び上部電極Ｅ２は、トレンチＴ１２内で絶縁層１１に接している。
このような第１変形例においても上記したのと同様の効果を得ることができる。
図８は、本実施形態の第２変形例を示す平面図である。図８に示す構成は、図２に示した構成と比較して、副画素ＳＰ１、副画素ＳＰ２、及び、副画素ＳＰ３のレイアウトが異なっている。
下部電極Ｅ１１及びＥ１２は、第２方向Ｙに並んでいる。下部電極Ｅ１３は、下部電極Ｅ１１及びＥ１２の第１方向Ｘに並んでいる。
絶縁層１２は、第２方向Ｙに延出し第１方向Ｘに並んだトレンチＴ１５、Ｔ１６、Ｔ１７と、第１方向Ｘに延出し第２方向Ｙに並んだトレンチＴ２３、Ｔ２４、Ｔ２５と、を有している。トレンチＴ１６は、第１開口部ＯＰ１及び第２開口部ＯＰ２と、第３開口部ＯＰ３との間に位置している。トレンチＴ１５は、第１開口部ＯＰ１及び第２開口部ＯＰ２を挟んでトレンチＴ１６の反対側に位置している。トレンチＴ１７は、第３開口部ＯＰ３を挟んでトレンチＴ１６の反対側に位置している。トレンチＴ２３は、トレンチＴ１５乃至Ｔ１７に繋がっている。トレンチＴ２４は、トレンチＴ１５及びＴ１６に繋がっている。トレンチＴ２５は、トレンチＴ１５乃至Ｔ１７に繋がっている。トレンチＴ２３は、第１開口部ＯＰ１、第２開口部ＯＰ２、及び、第３開口部ＯＰ３を挟んでトレンチＴ２５の反対側に位置している。トレンチＴ２４は、第１開口部ＯＰ１と第２開口部ＯＰ２との間に位置している。
それぞれのトレンチは、平面視で隣り合う下部電極に重畳していない。第１方向Ｘにおいて、下部電極Ｅ１１及びＥ１２はトレンチＴ１５とＴ１６との間に位置し、下部電極Ｅ１３はトレンチＴ１６とＴ１７との間に位置している。また、第２方向Ｙにおいて、下部電極Ｅ１１はトレンチＴ２３とＴ２４との間に位置し、下部電極Ｅ１２はトレンチＴ２４とＴ２５との間に位置し、下部電極Ｅ１３はトレンチＴ２３とＴ２５との間に位置している。
副画素ＳＰ１及び副画素ＳＰ２は第２方向Ｙに並び、副画素ＳＰ１及び副画素ＳＰ３は第１方向Ｘに並び、副画素ＳＰ２及び副画素ＳＰ３は第１方向Ｘに並んでいる。副画素ＳＰ１は第１方向Ｘに延びた略長方形状に形成され、副画素ＳＰ２及び副画素ＳＰ３は第２方向Ｙに延びた略長方形状に形成されている。副画素ＳＰ１乃至ＳＰ３の発光色は互いに異なっている。また、副画素ＳＰ１乃至ＳＰ３の各々の面積は、互いに異なっている。副画素ＳＰ２の面積は副画素ＳＰ１の面積より大きく、副画素ＳＰ３の面積は副画素ＳＰ２の面積より大きい。なお、副画素ＳＰ１の面積は、副画素ＳＰ２の面積と同一であってもよい。
このような第２変形例においても上記したのと同様の効果を得ることができる。
図９は、本実施形態の第３変形例を示す平面図である。図９に示す構成は、図２に示した構成と比較して、副画素ＳＰ１、副画素ＳＰ２、及び、副画素ＳＰ３のレイアウトが異なっている。図９に示す方向ＤＲ１は、第２方向Ｙに対して反時計回りに角度θ１で傾斜しており、図９に示す方向ＤＲ２は、第２方向Ｙに対して時計回りに角度θ２で傾斜している。
絶縁層１２は、方向ＤＲ１に延出し方向ＤＲ２に並んだ複数のトレンチＴ１と、方向ＤＲ２に延出し方向ＤＲ１に並んだ複数のトレンチＴ２と、を有している。複数の下部電極Ｅ１１と複数の第１開口部ＯＰ１は、それぞれ複数の赤色の副画素ＳＰ１に位置している。複数の下部電極Ｅ１２と複数の第２開口部ＯＰ２は、それぞれ複数の緑色の副画素ＳＰ２に位置している。複数の下部電極Ｅ１３と複数の第３開口部ＯＰ３は、それぞれ複数の青色の副画素ＳＰ３に位置している。
複数の下部電極Ｅ１１及びＥ１２は、隣り合う２つのトレンチＴ１の間において方向ＤＲ１に交互に並んでいる。また、複数の下部電極Ｅ１２及びＥ１３は、隣り合う２つのトレンチＴ１の間において方向ＤＲ１に交互に並んでいる。複数の下部電極Ｅ１１及びＥ１２は、隣り合う２つのトレンチＴ２の間において方向ＤＲ２に交互に並んでいる。また、複数の下部電極Ｅ１２及びＥ１３は、隣り合う２つのトレンチＴ２の間において方向ＤＲ２に交互に並んでいる。それぞれのトレンチＴ１及びＴ２は、平面視で隣り合う下部電極に重畳していない。
副画素ＳＰ１及びＳＰ３は略正方形状に形成され、一部の副画素ＳＰ２は方向ＤＲ１に延びた略長方形状に形成され、他の副画素ＳＰ２は方向ＤＲ２に延びた略長方形状に形成されている。また、副画素ＳＰ１乃至ＳＰ３の各々の面積は、互いに異なっている。副画素ＳＰ３の面積は副画素ＳＰ１の面積より大きく、副画素ＳＰ１の面積は副画素ＳＰ２の面積より大きい。
このような第３変形例においても上記したのと同様の効果を得ることができる。
以上説明したように、本実施形態によれば、表示品位の低下を抑制することが可能な表示装置を得ることができる。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
ＤＳＰ…表示装置、１０…基材、１１、１２…絶縁層、
Ｅ１１、Ｅ１２、Ｅ１３…下部電極、
ＯＰ１…第１開口部、ＯＰ２…第２開口部、ＯＰ３…第３開口部、
Ｔ１１～Ｔ１７、Ｔ２１～Ｔ２５…トレンチ、
ＥＬ…発光層、Ｅ２…上部電極、ＢＳ…底面、ＳＳ１…第１側面、ＳＳ２…第２側面、
ＵＰ…上部、ＧＰ１、ＧＰ２…間隔、ＳＦ１…第１面、ＳＦ２…第２面、
ＯＲ…有機層、ＯＲ１…第１部分、ＯＲ２…第２部分、ＯＲ３…第３部分、
Ｌ１…第１層、Ｌ２…第２層、Ｌ３…第３層、
ＥＧ１１、ＥＧ１２、ＥＧ２１、ＥＧ２２…端部、
ＤＡ…表示領域、ＮＤＡ…非表示領域、５１、５２…電源線、６…周辺電極。

Claims (8)

  1. 基材と、
    前記基材の上に配置された第１絶縁層と、
    前記第１絶縁層の上に配置された第１下部電極及び第２下部電極と、
    前記第１絶縁層の上に配置され、前記第１下部電極に重畳する第１開口部と、前記第２下部電極に重畳する第２開口部と、前記第１開口部と前記第２開口部との間に位置する第１トレンチと、を有する第２絶縁層と、
    発光層を含む有機層と、
    前記有機層を覆う上部電極と、を備え、
    前記第１トレンチは、底面と、前記底面から立ち上がった第１側面及び第２側面と、を有し、
    前記第１トレンチの上部における前記第１側面と前記第２側面との間隔は、前記第１トレンチの前記底面における前記第１側面と前記第２側面との間隔より小さく、
    前記有機層は、
    前記第１開口部に位置する前記第１下部電極を覆い、前記第１トレンチと前記第１開口部との間に位置する前記第２絶縁層の第１面を覆う第１部分と、
    前記第２開口部に位置する前記第２下部電極を覆い、前記第１トレンチと前記第２開口部との間に位置する前記第２絶縁層の第２面を覆う第２部分と、
    前記第１トレンチの前記底面に配置され、前記第１部分及び前記第２部分から離間した第３部分と、を有する、表示装置。
  2. 前記第１部分、前記第２部分、及び、前記第３部分は、同一色の前記発光層を含んでいる、請求項１に記載の表示装置。
  3. 前記上部電極は、前記第１トレンチの内部で前記第３部分を覆い、前記第１側面及び前記第２側面に接している、請求項１又は２に記載の表示装置。
  4. 前記第１部分は、積層された第１層、第２層、及び、第３層を備え、前記第１側面に接し、
    前記第１層の端部は、前記第１側面において前記第２層によって覆われ、
    前記第２層の端部は、前記第１側面において前記第３層によって覆われ、
    前記発光層は、前記第１層、前記第２層、及び、前記第３層の何れかである、請求項１乃至３の何れか１項に記載の表示装置。
  5. 前記第２絶縁層は、さらに、
    前記第１開口部を挟んで前記第１トレンチの反対側に位置する第２トレンチと、
    それぞれ前記第１トレンチ及び前記第２トレンチの両方に繋がる第３トレンチ及び第４トレンチと、を有し、
    前記第３トレンチは、前記第１開口部を挟んで前記第４トレンチの反対側に位置する、請求項１乃至４の何れか１項に記載の表示装置。
  6. 画像を表示する表示領域、及び、前記表示領域の周辺の非表示領域を有し、
    前記非表示領域に位置する電源線と、
    前記非表示領域に位置し、前記電源線と電気的に接続された周辺電極と、を備え、
    前記第２絶縁層は、前記周辺電極を覆い、
    前記上部電極は、前記非表示領域において前記第２絶縁層に形成されたコンタクトホールを介して前記周辺電極に接続される、請求項１乃至５の何れか１項に記載の表示装置。
  7. 前記有機層は、さらに、ホール注入層、ホール輸送層、電子注入層、及び、電子輸送層の少なくとも１つを含んでいる、請求項１に記載の表示装置。
  8. 前記第１トレンチは、前記第２絶縁層を前記第１絶縁層まで貫通している、請求項１乃至７の何れか１項に記載の表示装置。
JP2021008036A 2021-01-21 2021-01-21 表示装置 Pending JP2022112270A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021008036A JP2022112270A (ja) 2021-01-21 2021-01-21 表示装置
US17/578,536 US12035571B2 (en) 2021-01-21 2022-01-19 Display device
DE102022200626.7A DE102022200626A1 (de) 2021-01-21 2022-01-20 Anzeigevorrichtung
CN202210071051.8A CN114784201A (zh) 2021-01-21 2022-01-21 显示装置
US18/734,053 US20240324319A1 (en) 2021-01-21 2024-06-05 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021008036A JP2022112270A (ja) 2021-01-21 2021-01-21 表示装置

Publications (1)

Publication Number Publication Date
JP2022112270A true JP2022112270A (ja) 2022-08-02

Family

ID=82218075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021008036A Pending JP2022112270A (ja) 2021-01-21 2021-01-21 表示装置

Country Status (4)

Country Link
US (2) US12035571B2 (ja)
JP (1) JP2022112270A (ja)
CN (1) CN114784201A (ja)
DE (1) DE102022200626A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135325A (ja) 2006-11-29 2008-06-12 Hitachi Displays Ltd 有機ｅｌ表示装置とその製造方法
JP2009244527A (ja) 2008-03-31 2009-10-22 Sony Corp 表示装置
KR102154070B1 (ko) * 2013-12-20 2020-09-09 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
JP6371094B2 (ja) 2014-03-31 2018-08-08 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
KR102447451B1 (ko) * 2016-01-20 2022-09-27 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6727844B2 (ja) 2016-02-25 2020-07-22 株式会社ジャパンディスプレイ 表示装置
JP2021008036A (ja) 2019-06-28 2021-01-28 ブラザー工業株式会社 画像記録装置、画像記録方法、および画像記録プログラム

Also Published As

Publication number Publication date
US20220231100A1 (en) 2022-07-21
US12035571B2 (en) 2024-07-09
CN114784201A (zh) 2022-07-22
DE102022200626A1 (de) 2022-07-21
US20240324319A1 (en) 2024-09-26

Similar Documents

Publication Publication Date Title
JP6371094B2 (ja) 有機ｅｌ表示装置
US10026922B2 (en) Display device
US12108631B2 (en) Display device
US20230422551A1 (en) Display device
US20240155877A1 (en) Display device
JP2019110271A (ja) 表示装置
TWI804018B (zh) 顯示裝置
US20220238840A1 (en) Display device
US20220199937A1 (en) Display device
JP7555798B2 (ja) 表示装置
JP2022112270A (ja) 表示装置
JP7570896B2 (ja) 表示装置
JP7574065B2 (ja) 表示装置
WO2022163310A1 (ja) 表示装置
WO2022191112A1 (ja) 表示装置
WO2022172670A1 (ja) 表示装置
WO2022168513A1 (ja) 表示装置及び表示装置の製造方法
WO2022181038A1 (ja) 表示装置
US20230217730A1 (en) Display device
JP2023003013A (ja) 電子機器
WO2022176395A1 (ja) 表示装置
JP2022115548A (ja) 表示装置
US20240114751A1 (en) Display device
JP2022160194A (ja) 表示装置
JP2022109620A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241009