JP2022107939A - 複数のサブモジュールを有する基板処理モジュールを備えた半導体製造装置においてサブモジュールの最適使用数を決定する方法、および半導体製造装置 - Google Patents

複数のサブモジュールを有する基板処理モジュールを備えた半導体製造装置においてサブモジュールの最適使用数を決定する方法、および半導体製造装置 Download PDF

Info

Publication number
JP2022107939A
JP2022107939A JP2021002657A JP2021002657A JP2022107939A JP 2022107939 A JP2022107939 A JP 2022107939A JP 2021002657 A JP2021002657 A JP 2021002657A JP 2021002657 A JP2021002657 A JP 2021002657A JP 2022107939 A JP2022107939 A JP 2022107939A
Authority
JP
Japan
Prior art keywords
plating
modules
module
substrate processing
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021002657A
Other languages
English (en)
Inventor
竜也 小泉
Tatsuya Koizumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Original Assignee
Ebara Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp filed Critical Ebara Corp
Priority to JP2021002657A priority Critical patent/JP2022107939A/ja
Priority to US17/552,835 priority patent/US20220222524A1/en
Priority to KR1020210182497A priority patent/KR20220102103A/ko
Priority to TW111100027A priority patent/TW202228193A/zh
Publication of JP2022107939A publication Critical patent/JP2022107939A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/004—Artificial life, i.e. computing arrangements simulating life
    • G06N3/006—Artificial life, i.e. computing arrangements simulating life based on simulated virtual individual or collective life forms, e.g. social simulations or particle swarm optimisation [PSO]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N7/00—Computing arrangements based on specific mathematical models
    • G06N7/01—Probabilistic graphical models, e.g. probabilistic networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/6723—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one plating chamber
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Automation & Control Theory (AREA)
  • Architecture (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Algebra (AREA)
  • Probability & Statistics with Applications (AREA)
  • General Factory Administration (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Feedback Control In General (AREA)

Abstract

【課題】半導体製造装置においてモジュールの最適使用数を正確に推定する。【解決手段】本方法は、各々が複数のサブモジュールを有する１または複数の基板処理モジュールを備えた半導体製造装置に適用される。本方法は、基板の目標生産量および予測生産量ならびに前記基板処理モジュールの使用率に基づいて、前記サブモジュールの最適使用数を推定するステップと、前記推定された最適使用数に基づいて、前記最適使用数のサブモジュールによって基板を処理するスケジュールを作成するステップと、前記作成されたスケジュールに基づいて、前記予測生産量および前記使用率を更新するステップと、前記更新された予測生産量と使用率を用いて前記推定するステップを繰り返すことにより、前記サブモジュールの最適使用数を更新するステップと、を含む。【選択図】図４

Description

本発明は、複数のサブモジュールを有する基板処理モジュールを備えた半導体製造装置においてサブモジュールの最適使用数を決定する方法、および半導体製造装置に関する。
半導体製造装置では、情勢によって基板の生産量が刻一刻と変化する。需要生産量が少ない閑散期には、使用モジュール数を減らして遊休モジュールをアイドル状態にすれば電力消費量を低減できる。逆に生産量が大きい繁忙期には、使用モジュールを増やす必要がある。また、算出した搬送スケジュールに基づき、所定時間以上にわたり基板処理を行わない場合にはモジュールを省電力モードにすることは知られている（例えば特許文献１参照）。
特開２０１４－１３５３８１号公報
しかし現状では、各時期での需要生産量に応じた必要な使用モジュール数が判らず、使用モジュール数を調整するには至っていない。結果的に全てのモジュールを使用待機状態にすると、常に大きな待機消費電力を消費する。
作成した基板搬送スケジュールに応じて遊休モジュールをアイドル状態にすることも可能ではあるが、前提として全モジュールを使用設定状態にして基板搬送スケジュールを立てるのであれば、需要生産量に対して実際の生産量が過剰になることがある。
また処理する基板のレシピが１種類しかなく同種基板を常時大量生産しているのであれば生産量に応じた必要モジュール数も比較的簡単に算出できる。しかし多様なレシピの基板を混在して生産する状況においては、使用モジュール数に対する実生産量の予測がつかない。
本発明は、上記の点に鑑みてなされたものであり、その目的の１つは、半導体製造装置においてモジュールの最適使用数を正確に推定することにある。
［形態１］形態１によれば、各々が複数のサブモジュールを有する１または複数の基板処理モジュールを備えた半導体製造装置において前記サブモジュールの最適使用数を決定する方法であって、基板の目標生産量および予測生産量ならびに前記基板処理モジュールの使用率に基づいて、前記サブモジュールの最適使用数を推定するステップと、前記推定された最適使用数に基づいて、前記最適使用数のサブモジュールによって基板を処理するスケジュールを作成するステップと、前記作成されたスケジュールに基づいて、前記予測生産量および前記使用率を更新するステップと、前記更新された予測生産量と使用率を用いて前記推定するステップを繰り返すことにより、前記サブモジュールの最適使用数を更新するステップと、を含む方法が提供される。
［形態２］形態２によれば、形態１の方法において、前記推定するステップは、前記基
板の目標生産量および予測生産量ならびに前記基板処理モジュールの使用率を状態ｓｔとし、前記基板を処理するために稼働する前記サブモジュールの数を行動ａｔとし、各状態ｓｔにおける各行動ａｔの行動価値をＱ（ｓｔ，ａｔ）とする強化学習を用いて、前記サブモジュールの最適使用数を推定することを含む。
［形態３］形態３によれば、形態２の方法において、前記基板の目標生産量および予測生産量は、生産すべき基板の種類毎の目標生産量および予測生産量である。
［形態４］形態４によれば、形態２の方法において、前記強化学習の即時報酬ｒｔは、前記目標生産量と前記予測生産量の差に基づいて設定される。
［形態５］形態５によれば、形態３の方法において、前記強化学習の即時報酬ｒｔは、前記基板の種類毎の前記目標生産量と前記予測生産量の差に基づいて設定される。
［形態６］形態６によれば、形態２から５のいずれか１つの方法において、前記強化学習の即時報酬ｒｔは、各基板処理モジュールの使用率の積に基づいて設定される。
［形態７］形態７によれば、形態２から６のいずれか１つの方法において、前記複数の基板処理モジュールは、基板に対してそれぞれ異なる処理をする複数の基板処理モジュールであり、前記基板処理モジュールの使用率は、処理がそれぞれ異なる基板処理モジュール毎の使用率である。
［形態８］形態８によれば、形態７の方法において、前記行動価値Ｑ（ｓｔ，ａｔ）は、処理がそれぞれ異なる基板処理モジュール毎の、稼働するサブモジュールの数に対応する行動価値である。
［形態９］形態９によれば、形態２から８のいずれか１つの方法において、前記強化学習は深層強化学習である。
［形態１０］形態１０によれば、形態１から９のいずれか１つの方法において、前記最適使用数に基づいて、各サブモジュールの使用または不使用を設定するステップを更に含む。
［形態１１］形態１１によれば、形態１０の方法において、前記設定するステップは、複数の使用するサブモジュールが同一の基板処理モジュールに含まれるように設定することを含む。
［形態１２］形態１２によれば、形態１から１１のいずれか１つの方法において、前記基板処理モジュールは、複数のめっき槽を有するめっきモジュールであり、前記サブモジュールは、前記めっき槽である。
［形態１３］形態１３によれば、各々が複数のサブモジュールを有する１または複数の基板処理モジュールを備えた半導体製造装置であって、基板の目標生産量および予測生産量ならびに前記基板処理モジュールの使用率に基づいて、前記サブモジュールの最適使用数を推定し、前記推定された最適使用数に基づいて、前記最適使用数のサブモジュールによって基板を処理するスケジュールを作成し、前記作成されたスケジュールに基づいて、前記予測生産量および前記使用率を更新し、前記更新された予測生産量と使用率を用いて前記推定するステップを繰り返すことにより、前記サブモジュールの最適使用数を更新する、ように構成された半導体製造装置が提供される。
本発明の一実施形態に係る方法を適用することが可能なめっき装置の全体配置図である。 めっき装置におけるめっきモジュールの他の構成例を示す。 本発明の一実施形態に係る方法を実施するシステムの構成図である。 本発明の一実施形態に係る方法を実施するシステムにおけるコンピュータの機能を表すブロック図である。 ＤＱＮを用いた機械学習部の構成図である。 本発明の一実施形態に係る方法の実施手順（学習フェーズ）を示すフローチャートである。 本発明の一実施形態に係る方法の実施手順（運用フェーズ）を示すフローチャートである。
以下、本発明の実施形態について図面を参照して説明する。以下で説明する図面において、同一の又は相当する構成要素には、同一の符号を付して重複した説明を省略する。
図１は、本発明の一実施形態に係る方法を適用することが可能なめっき装置１０の全体配置図である。めっき装置１０は、半導体製造装置の一例である。以下において、めっき装置１０を参照して本発明の実施形態が説明されるが、本発明の一実施形態に係る方法は、めっき装置以外の半導体製造装置にも適用することが可能である。
図１に示すように、めっき装置１０は、２台のカセットテーブル１０２と、基板のオリフラ（オリエンテーションフラット）やノッチなどの位置を所定の方向に合わせるアライナ１０４と、めっき処理後の基板を高速回転させて乾燥させるスピンリンスドライヤ１０６とを有する。カセットテーブル１０２は、半導体ウェハ等の基板を収納したカセット１００を搭載する。スピンリンスドライヤ１０６の近くには、基板ホルダ３０を載置して基板の着脱を行うロード／アンロードステーション１２０が設けられている。これらのユニット１００，１０４，１０６，１２０の中央には、これらのユニット間で基板を搬送する搬送ロボット１２２が配置されている。
ロード／アンロードステーション１２０は、レール１５０に沿って横方向にスライド自在な平板状の載置プレート１５２を備えている。２個の基板ホルダ３０は、この載置プレート１５２に水平状態で並列に載置され、一方の基板ホルダ３０と搬送ロボット１２２との間で基板の受渡しが行われた後、載置プレート１５２が横方向にスライドされ、他方の基板ホルダ３０と搬送ロボット１２２との間で基板の受渡しが行われる。
めっき装置１０は、さらに、ストッカ１２４と、プリウェットモジュール１２６と、プリソークモジュール１２８と、第１リンスモジュール１３０ａと、ブローモジュール１３２と、第２リンスモジュール１３０ｂと、めっきモジュール１１０と、を有する。ストッカ１２４では、基板ホルダ３０の保管及び一時仮置きが行われる。プリウェットモジュール１２６では、基板が純水に浸漬される。プリソークモジュール１２８では、基板の表面に形成したシード層等の導電層の表面の酸化膜がエッチング除去される。第１リンスモジュール１３０ａでは、プリソーク後の基板が基板ホルダ３０と共に洗浄液（純水等）で洗浄される。ブローモジュール１３２では、洗浄後の基板の液切りが行われる。第２リンスモジュール１３０ｂでは、めっき後の基板が基板ホルダ３０と共に洗浄液で洗浄される。ロード／アンロードステーション１２０、ストッカ１２４、プリウェットモジュール１２６、プリソークモジュール１２８、第１リンスモジュール１３０ａ、ブローモジュール１３２、第２リンスモジュール１３０ｂ、及びめっきモジュール１１０は、この順に配置されている。
めっきモジュール１１０は、例えば、オーバーフロー槽１３６の内部に複数のめっき槽１１４を収納して構成されている。図１の例では、めっきモジュール１１０は、８つのめっき槽１１４を有している。各めっき槽１１４は、内部に１つの基板を収納し、内部に保持しためっき液中に基板を浸漬させて基板表面に銅めっき等のめっきを施すように構成される。めっきモジュール１１０は「基板処理モジュール」の一例であり、めっき槽１１４は「サブモジュール」の一例である。めっきモジュール１１０（基板処理モジュール）は、複数のめっき槽１１４（サブモジュール）を備えている。
めっき装置１０は、これらの各機器の側方に位置して、これらの各機器の間で基板ホルダ３０を基板とともに搬送する、例えばリニアモータ方式を採用した搬送装置１４０を有する。この搬送装置１４０は、第１搬送装置１４２と、第２搬送装置１４４を有している。第１搬送装置１４２は、ロード／アンロードステーション１２０、ストッカ１２４、プリウェットモジュール１２６、プリソークモジュール１２８、第１リンスモジュール１３０ａ、及びブローモジュール１３２との間で基板を搬送するように構成される。第２搬送装置１４４は、第１リンスモジュール１３０ａ、第２リンスモジュール１３０ｂ、ブローモジュール１３２、及びめっきモジュール１１０との間で基板を搬送するように構成される。めっき装置１０は、第２搬送装置１４４を備えることなく、第１搬送装置１４２のみを備えるようにしてもよい。
オーバーフロー槽１３６の両側には、各めっき槽１１４の内部に位置してめっき槽１１４内のめっき液を攪拌する掻き混ぜ棒としてのパドルを駆動する、パドル駆動部１６０及びパドル従動部１６２が配置されている。
このめっき装置１０による一連のめっき処理の一例を説明する。まず、カセットテーブル１０２に搭載したカセット１００から、搬送ロボット１２２で基板を１つ取出し、アライナ１０４に基板を搬送する。アライナ１０４は、オリフラやノッチなどの位置を所定の方向に合わせる。このアライナ１０４で方向を合わせた基板を搬送ロボット１２２でロード／アンロードステーション１２０まで搬送する。
ロード／アンロードステーション１２０においては、ストッカ１２４内に収容されていた基板ホルダ３０を搬送装置１４０の第１搬送装置１４２で２基同時に把持して、ロード／アンロードステーション１２０まで搬送する。そして、２基の基板ホルダ３０をロード／アンロードステーション１２０の載置プレート１５２の上に同時に水平に載置する。この状態で、それぞれの基板ホルダ３０に搬送ロボット１２２が基板を搬送し、搬送した基板を基板ホルダ３０で保持する。
次に、基板を保持した基板ホルダ３０を搬送装置１４０の第１搬送装置１４２で２基同時に把持し、プリウェットモジュール１２６に収納する。次に、プリウェットモジュール１２６で処理された基板を保持した基板ホルダ３０を、第１搬送装置１４２でプリソークモジュール１２８に搬送し、プリソークモジュール１２８で基板上の酸化膜をエッチングする。続いて、この基板を保持した基板ホルダ３０を、第１リンスモジュール１３０ａに搬送し、この第１リンスモジュール１３０ａに収納された純水で基板の表面を水洗する。
水洗が終了した基板を保持した基板ホルダ３０は、第２搬送装置１４４により、第１リンスモジュール１３０ａからめっきモジュール１１０に搬送され、めっき液を満たしためっき槽１１４に収納される。第２搬送装置１４４は、上記の手順を順次繰り返し行って、基板を保持した基板ホルダ３０を順次めっきモジュール１１０の各々のめっき槽１１４に収納する。
各々のめっき槽１１４では、めっき槽１１４内のアノード（図示せず）と基板との間にめっき電圧を印加し、同時にパドル駆動部１６０及びパドル従動部１６２によりパドルを基板の表面と平行に往復移動させることで、基板の表面にめっきを行う。
めっきが終了した後、めっき後の基板を保持した基板ホルダ３０を第２搬送装置１４４で２基同時に把持し、第２リンスモジュール１３０ｂまで搬送し、第２リンスモジュール１３０ｂに収容された純水に浸漬させて基板の表面を純水洗浄する。次に、基板ホルダ３０を、第２搬送装置１４４によってブローモジュール１３２に搬送し、エアーの吹き付け等によって基板ホルダ３０に付着した水滴を除去する。その後、基板ホルダ３０を、第１搬送装置１４２によってロード／アンロードステーション１２０に搬送する。
ロード／アンロードステーション１２０では、搬送ロボット１２２によって基板ホルダ３０から処理後の基板が取り出され、スピンリンスドライヤ１０６に搬送される。スピンリンスドライヤ１０６は、高速回転によってめっき処理後の基板を高速回転させて乾燥させる。乾燥した基板は、搬送ロボット１２２によりカセット１００に戻される。
図２は、めっき装置１０におけるめっきモジュール１１０の他の構成例を示す。図２において、めっき装置１０は、第１めっきモジュール１１０Ａと、第２めっきモジュール１１０Ｂと、第３めっきモジュール１１０Ｃを備える。第１めっきモジュール１１０Ａ、第２めっきモジュール１１０Ｂ、および第３めっきモジュール１１０Ｃは、それぞれ、図１のめっき装置１０におけるめっきモジュール１１０と同様の構成を有する。すなわち、各めっきモジュール１１０Ａ、１１０Ｂ、１１０Ｃは、それぞれ、オーバーフロー槽１３６と、複数のめっき槽１１４とを備えている。図２の例では、各めっきモジュール１１０Ａ、１１０Ｂ、１１０Ｃ（基板処理モジュール）は、それぞれ４つのめっき槽１１４（サブモジュール）を有している。各めっきモジュール１１０Ａ、１１０Ｂ、１１０Ｃに、それぞれ第２リンスモジュール１３０ｂ（図２において不図示）が併設されてもよい。第１めっきモジュール１１０Ａ、第２めっきモジュール１１０Ｂ、および第３めっきモジュール１１０Ｃは、同種のめっき（例えば銅めっき）処理を行うものであってもよいし、または、異なるめっき（例えば、銅めっき、ニッケルめっき、はんだ（ＳｎＡｇ等）めっきの３種）処理を行うものであってもよい。また、めっき装置１０が備えるめっきモジュールの数、および１つのめっきモジュールに含まれるめっき槽１１４の数は、図２の例に限られず、任意の数であってよい。
図３は、本発明の一実施形態に係る方法を実施するシステム３００の構成図である。システム３００は、めっき装置１０およびコンピュータ３２０を備える。めっき装置１０は、図１または図２を参照して説明しためっき装置である。めっき装置１０とコンピュータ３２０は、例えば、ＬＡＮ（ローカルエリアネットワーク）またはインターネット等のネットワーク３３０を介して相互に通信可能に接続されている。あるいは、コンピュータ３２０は、めっき装置１０の構成の一部としてめっき装置１０に組み込まれてもよい。コンピュータ３２０は、プロセッサ３２２およびメモリ３２４を備える。メモリ３２４には、本発明の一実施形態に係る方法を実現するためのプログラム３２６が格納される。プロセッサ３２２は、メモリ３２４からプログラム３２６を読み出して実行する。これにより、システム３００は、本発明の一実施形態に係る方法を実施することができる。なお、図３には１つのコンピュータ３２０のみが示されているが、システム３００は、複数のコンピュータ３２０を備えてもよい。そのような構成において、各コンピュータ３２０のメモリ３２４には本発明の一実施形態に係る方法の一部に対応するプログラムがそれぞれ格納され、各コンピュータ３２０のプロセッサ３２２がそれらのプログラムを個々に実行することにより、複数のコンピュータ３２０が協働し全体として本発明の一実施形態に係る方法を実施するのであってよい。
図４は、本発明の一実施形態に係る方法を実施するシステム３００におけるコンピュータ３２０の機能を表すブロック図である。図４に示されるように、コンピュータ３２０の機能は、装置環境４１０とエージェント４２０に分かれる。装置環境４１０は、生産管理部４１２と、スケジューラ４１４と、装置コントローラ４１６と、メトリクス管理部４１８を含む。エージェント４２０は、行動決定部４２２と、機械学習部４２４を含む。上述したように、これらの機能は、１つのコンピュータ３２０上で実現されてもよいし、各機能（または全体のうちのいくつかの機能）が別個のコンピュータ３２０によって実現されるのであってもよい。
生産管理部４１２は、めっき装置１０における基板の生産に関連する情報を管理する。特に、生産管理部４１２は、めっきモジュール１１０（または、めっきモジュール１１０Ａ、１１０Ｂ、１１０Ｃ。以下、単にめっきモジュール１１０と記す）におけるめっき工程に関連する情報を管理する。これらの情報は、例えば、めっき装置１０が単位時間当りに生産する基板の目標枚数（以下、目標生産量という）、および、めっきモジュール１１０に含まれる複数のめっき槽１１４の各々の使用／不使用に関する設定（以下、モジュール使用設定という）を含む。
基板の目標生産量は、例えば、めっき装置１０の過去の生産履歴から直近の所定期間における平均的な生産量として算出することもできるし、あるいは、めっき装置１０のオペレータからユーザインターフェイスを介して与えられてもよい。モジュール使用設定は、複数のめっき槽１１４の１つ１つについて、当該めっき槽１１４を基板のめっき処理に使用するか、休止させるかを指定する情報であり、この設定は、行動決定部４２２によって決定されて、生産管理部４１２へ通知される。
スケジューラ４１４は、めっき装置１０の各モジュール（１２６、１２８、１３０ａ、１３０ｂ、１３２、１１０）、搬送装置１４０、およびその他各部（１２２、１２０、１０６等）の動作スケジュールを作成する。特に、スケジューラ４１４は、めっきモジュール１１０の各めっき槽１１４において基板をめっきするスケジュールを作成する。スケジューラ４１４は、生産管理部４１２から目標生産量とモジュール使用設定を通知され、これらの情報に基づいて、スケジュールを作成することができる。
装置コントローラ４１６は、スケジューラ４１４によって作成されたスケジュールに従って、めっき装置１０の各モジュール（１２６、１２８、１３０ａ、１３０ｂ、１３２、１１０）、搬送装置１４０、およびその他各部（１２２、１２０、１０６等）の動作を制御する。
メトリクス管理部４１８は、エージェント４２０に提供するための情報を作成し管理する。エージェント４２０に提供する情報は、例えば、基板の目標生産量、基板の予測生産量、めっきモジュール１１０の使用率、およびエージェント４２０の機械学習部４２４がめっきモジュール１１０におけるめっき槽１１４の最適使用数を学習する際に使用する報酬（後述）を含む。
基板の目標生産量は、生産管理部４１２から通知される。基板の予測生産量は、スケジューラ４１４から通知されるスケジュールに基づいて、めっき装置１０の各部（めっきモジュール１１０等）が当該スケジュールに従って動作した場合に単位時間当りに生産されると見込まれる基板の枚数として算出（予測）することができる。なお、めっきモジュール１１０に含まれる複数のめっき槽１１４のうち実際に基板のめっき処理に使用されるめっき槽１１４の数が最適でない（例えば、めっき槽１１４の実際の使用数が基板の目標生産量に対して過剰または過少である）場合には、この基板の予測生産量は基板の目標生産量と一致しない。基板の目標生産量および予測生産量は、生産する基板の種類毎の情報（
例えば、基板種１の目標生産量と予測生産量、基板種２の目標生産量と予測生産量、および基板種３の目標生産量と予測生産量）であってよい。ここで基板の「種類」は、基板に施すめっきの種類に基づく分類でもよいし、基板に施す同一種類のめっきの厚さに基づく分類であってもよい。
なお、基板の予測生産量は、めっき装置１０の各部がスケジューラ４１４の作成したスケジュールに従って動作している限りにおいて、めっき装置１０の実生産量（めっき装置１０が単位時間当りに実際に生産する基板の枚数）と等しいが、めっき装置１０がスケジュールどおりに動作しない場合（例えば、何らかの装置トラブル発生時）には、実生産量と異なってくる。予測生産量が実生産量と大きく異なると、機械学習部４２４での学習の妥当性が低下するので、基板の予測生産量と実生産量との誤差が所定の基準値の範囲内に収まっていることを常に監視し、収まっていない場合は、機械学習部４２４における学習を中断することとしてもよい。
めっきモジュール１１０の使用率は、スケジューラ４１４から通知されるスケジュールに基づいて、めっき装置１０の稼働時間に対する当該めっきモジュール１１０の実使用時間の割合として算出することができる。例えば、めっきモジュール１１０が２つのめっき槽１１４を有する構成において、めっき装置１０の稼働時間が１０時間であり、この１０時間の稼働時間のうち、第１のめっき槽１１４が基板にめっき処理を行っている時間の総計（＝実使用時間）が６時間、第２のめっき槽１１４のめっき処理時間の総計が８時間であったとすると、使用率は（６＋８）／（１０×２）＝０．７と算出される。めっき装置１０が異なるめっき処理を行う第１～第３めっきモジュール１１０Ａ、１１０Ｂ、および１１０Ｃを備える場合、第１めっきモジュール１１０Ａ、第２めっきモジュール１１０Ｂ、および第３めっきモジュール１１０Ｃのそれぞれについて別個に使用率を算出してもよい。
上述したように、スケジューラ４１４は基板の目標生産量とモジュール使用設定に基づいてスケジュールを作成するが、基板の目標生産量またはモジュール使用設定が変化することによりスケジュールが変更されると、メトリクス管理部４１８は、当該変更されたスケジュールに基づいて、基板の予測生産量とめっきモジュール１１０の使用率を算出し直す。これにより、めっき装置１０におけるスケジュールの変更に応じて、基板の予測生産量およびめっきモジュール１１０の使用率は逐次更新されていく。
機械学習部４２４は、めっきモジュール１１０に含まれる複数のめっき槽１１４のうちいくつのめっき槽１１４を使用して基板をめっきするのが最も効率的であるか（すなわちめっき槽１１４の最適使用数）を、機械学習によって推定する。より具体的に、機械学習部４２４は、行動決定部４２２を介してメトリクス管理部４１８から上述の目標生産量、予測生産量、使用率、および報酬を取得する。機械学習部４２４は、基板の目標生産量、予測生産量、およびめっきモジュール１１０の使用率に基づいて、めっき槽１１４の最適使用数を推定する。
機械学習部４２４は、機械学習の一方法である強化学習を用いることで、めっき槽１１４の最適使用数の推定を行うことができる。例えば、この強化学習における「状態ｓｔ」には、基板の目標生産量、基板の予測生産量、およびめっきモジュール１１０の使用率を採用することができ、強化学習における「行動ａｔ」には、基板のめっき処理に使用するめっき槽１１４の数としてとり得る全ての値を採用することができる（ただしｔは時刻を表す）。状態ｓｔとしての目標生産量、予測生産量、および使用率は、前述したように基板の種類毎、またはめっきの種類毎（すなわち第１めっきモジュール１１０Ａ、第２めっきモジュール１１０Ｂ、および第３めっきモジュール１１０Ｃ毎）のものであってもよい。また行動ａｔに関し、例えば、めっきモジュール１１０が４つのめっき槽１１４を有す
る構成の場合は、「０」「１」「２」「３」「４」という５個の行動を定義することができ、第１～第３めっきモジュール１１０Ａ、１１０Ｂ、および１１０Ｃがそれぞれ２つのめっき槽１１４を有する構成の場合には、第１めっきモジュール１１０Ａについて「０」「１」「２」、第２めっきモジュール１１０Ｂについて「０」「１」「２」、第３めっきモジュール１１０Ｃについて「０」「１」「２」の合わせて９個の行動を定義することができる。
機械学習部４２４は、上記のように時刻ｔの状態ｓｔおよび行動ａｔが規定された強化学習において、「報酬（即時報酬）ｒｔ」を用いて、各状態ｓｔにおいて選択することが可能な各行動ａｔの「行動価値Ｑ（ｓｔ，ａｔ）」を計算する。例えば、上記の例において、第１めっきモジュール１１０Ａのめっき槽１１４を「０」個使用する場合の行動価値、第１めっきモジュール１１０Ａのめっき槽１１４を「１」個使用する場合の行動価値、第１めっきモジュール１１０Ａのめっき槽１１４を「２」個使用する場合の行動価値、第２めっきモジュール１１０Ｂのめっき槽１１４を「０」個使用する場合の行動価値、第２めっきモジュール１１０Ｂのめっき槽１１４を「１」個使用する場合の行動価値、第２めっきモジュール１１０Ｂのめっき槽１１４を「２」個使用する場合の行動価値、第３めっきモジュール１１０Ｃのめっき槽１１４を「０」個使用する場合の行動価値、第３めっきモジュール１１０Ｃのめっき槽１１４を「１」個使用する場合の行動価値、および第３めっきモジュール１１０Ｃのめっき槽１１４を「２」個使用する場合の行動価値の９個の行動価値が計算される。行動価値Ｑ（ｓｔ，ａｔ）を計算するアルゴリズムとして、例えば、以下の式で表されるＱ学習を用いることができる。ただし、αは学習率、γは時間割引率を表す。また、Ｑ学習を深層強化学習に適用したＤＱＮ（Deep Q-Network）を用いるように機械学習部４２４を構成してもよい（図５参照）。
Figure 2022107939000002
機械学習部４２４は、メトリクス管理部４１８から与えられた状態ｓｔ（すなわち目標生産量、予測生産量、および使用率）に対して行動価値Ｑ（ｓｔ，ａｔ）を計算し、得られた行動価値Ｑ（ｓｔ，ａｔ）の中から最大のものを選択する。このように選択された行動価値は、当該状態ｓｔにおいてある行動ａｔ（すなわち使用するめっき槽１１４の数の選択）をとったときに得られる価値が最大となるような行動、つまり、めっき槽１１４の最適使用数を表す。こうして機械学習部４２４は、メトリクス管理部４１８からの状態ｓｔに応じた、めっき槽１１４の最適使用数を推定することができる。
行動決定部４２２は、機械学習部４２４によって推定された最新の時刻と直前の時刻におけるめっき槽１１４の最適使用数を比較し、最適使用数が変化した場合は、当該最新の時刻におけるめっき槽１１４の最適使用数に基づいて、モジュール使用設定（すなわち、各めっき槽１１４をめっき処理に使用するか、休止させるかを指定する設定情報）を変更する。例えば、最適使用数が増加したならより多くのめっき槽１１４を使用状態とし、最適使用数が減少したならより多くのめっき槽１１４を不使用（休止）状態とするように、モジュール使用設定が変更される。
この変更されたモジュール使用設定は生産管理部４１２へ送られ、これに応じてスケジューラ４１４においてスケジュールが変更され、さらにそれに応じて、メトリクス管理部４１８において基板の予測生産量およびめっきモジュール１１０の使用率（すなわち状態ｓｔ）が更新される。そしてこの更新された状態ｓｔが再び機械学習部４２４へ入力されることによって、機械学習部４２４において推定されるめっき槽１１４の最適使用数が、より適切な値へと近づく。したがって、このような更新が繰り返されることで、めっきモ
ジュール１１０に含まれるめっき槽１１４の最適使用数に対する推定の正確性を逐次向上させていくことができる。また、めっき槽１１４の正確な最適使用数が得られることで、めっき装置１０の複数のめっき槽１１４の使用／不使用の制御をより適切に行うことができ、またそれにより、最小限の数のめっきモジュール１１０のみを稼働させめっき装置１０の消費電力を低減することができる。
なお、めっき装置１０が同種のめっき処理を行う第１～第３めっきモジュール１１０Ａ、１１０Ｂ、および１１０Ｃを備える構成において、行動決定部４２２が作成するモジュール使用設定は、使用状態に設定される複数のめっき槽１１４が、複数のめっきモジュールに分散するのではなく、できるだけ同一のめっきモジュールにまとまるように、設定されるのが好ましい。例えば、第１～第３めっきモジュール１１０Ａ、１１０Ｂ、および１１０Ｃがそれぞれ４つのめっき槽１１４を有し、最適使用数が「３」である場合、第１めっきモジュール１１０Ａの３つのめっき槽１１４を使用状態に設定し、第１めっきモジュール１１０Ａの残りのめっき槽１１４と、第２および第３めっきモジュール１１０Ｂ、１１０Ｃの全てのめっき槽１１４を不使用状態に設定するのが好ましい。これにより、第２および第３めっきモジュール１１０Ｂ、１１０Ｃを完全に休止させることでめっき装置１０の消費電力をより効果的に低減することができる。
めっき装置１０の消費電力を確実に低減させる観点から、行動決定部４２２におけるモジュール使用設定の更新頻度が調整されてもよい。例えば、めっき槽１１４を使用状態と休止状態の間で頻繁に切り替えると、めっき槽１１４の内部のめっき液を繰り返し昇温・降温させるために必要な電力が増大するため、最適使用数のめっき槽１１４が常時使用されているにもかかわらず、全体としてはめっき装置１０の消費電力が低減されないということが起こり得る。そのようなことを避けるために、例えば、行動決定部４２２は、モジュール使用設定に従って各めっき槽１１４の使用／不使用を切り替えた場合のめっき装置１０の消費電力を事前に（モジュール使用設定を変更する前に）計算し、その切り替えによって消費電力が増加しないことが確認された場合にのみ、モジュール使用設定を実際に変更することとしてもよい。
次に、機械学習部４２４が使用する即時報酬ｒｔについて説明する。即時報酬ｒｔは、例えば次式のように定義することができる。ただし、ｒｗｐｈは基板の予測生産量に関連する即時報酬、ｒｕｓａｇｅはめっきモジュール１１０の使用率に関連する即時報酬、βは適宜の調整係数である。
Figure 2022107939000003
ｒｗｐｈおよびｒｕｓａｇｅはさらに次式のように定義することができる。ここで、ｆｘは基板種ｘについての報酬関数、ＷＰＨｔｘは基板種ｘの基板の目標生産量、ＷＰＨｍｘは基板種ｘの基板の予測生産量、Ｘは基板種の全集合（例えば基板種１、基板種２、基板種３）、Ｕｍはめっきモジュールｍの使用率、Ｍはめっきモジュールの全集合（例えば第１めっきモジュール１１０Ａ、第２めっきモジュール１１０Ｂ、および第３めっきモジュール１１０Ｃ）である。
Figure 2022107939000004
報酬関数ｆｘは、目標生産量ＷＰＨｔｘと予測生産量ＷＰＨｍｘの差が小さいほど値が大きくなるような関数であることが好ましい。一例として、報酬関数ｆｘは次式のように定義することができる。
Figure 2022107939000005
予測生産量の即時報酬ｒｗｐｈとして上記のような報酬関数ｆｘを設定することにより、システム３００への入力である基板の目標生産量と、めっき装置１０におけるモジュール使用設定を反映した基板の予測生産量とに応じて、予測生産量ができるだけ目標生産量に近くなるように機械学習部４２４の学習が進んでいく。したがって、めっき槽１１４の最適使用数の推定の正確性を、より一層向上させることができる。
図６および図７は、本発明の一実施形態に係る方法の実施手順を示すフローチャートである。まず図６を参照し、システム３００の学習フェーズにおける処理の手順を説明する。
ステップ６０２：システム３００に新規ジョブが入力され、スケジューラ４１４がスケジュールを作成する。新規ジョブは、目標生産量を含む。
ステップ６０４：メトリクス管理部４１８において状態ｓｔ（目標生産量、予測生産量、および使用率）が更新され、即時報酬ｒｔが計算される。
ステップ６０６：エージェント４２０へ状態ｓｔおよび即時報酬ｒｔが通知される。
ステップ６０８：エージェント４２０が状態ｓｔおよび即時報酬ｒｔを受信する。
ステップ６１０：状態ｓｔおよび即時報酬ｒｔを用いて機械学習部４２４（例えば図５のＤＱＮにおけるニューラルネットワーク）の行動価値Ｑ（ｓｔ，ａｔ）が更新される。
ステップ６１２：機械学習部４２４が最大の行動価値Ｑ（ｓｔ，ａｔ）（すなわちめっき槽１１４の最適使用数）を選択する。
ステップ６１４：行動決定部４２２が最適使用数に応じてモジュール使用設定を変更する。
ステップ６１６：モジュール使用設定に基づいてスケジューラ４１４がスケジュールを更新する。
ステップ６１８：スケジュールの更新を受け、メトリクス管理部４１８において再び状態ｓｔおよび即時報酬ｒｔが更新される。
ステップ６２０：更新された状態ｓｔおよび即時報酬ｒｔがエージェント４２０へ通知される。
ステップ６２２：エージェント４２０が更新された状態ｓｔおよび即時報酬ｒｔを受信
する。
ステップ６２４：更新された状態ｓｔおよび即時報酬ｒｔを用いて機械学習部４２４の行動価値Ｑ（ｓｔ，ａｔ）がさらに更新される。
ステップ６２６：行動価値Ｑ（ｓｔ，ａｔ）の変化量が十分に小さくなければ、ステップ６１２に戻り、以降のステップを繰り返す。変化量が十分小さければ、学習フェーズを終了する。
次に図７を参照し、システム３００の運用フェーズにおける処理の手順を説明する。
ステップ７０２：システム３００に新規ジョブが入力され、スケジューラ４１４がスケジュールを作成する。新規ジョブは、目標生産量を含む。
ステップ７０４：メトリクス管理部４１８において状態ｓｔ（目標生産量、予測生産量、および使用率）が更新される。
ステップ７０６：エージェント４２０へ状態ｓｔが通知される。
ステップ７０８：エージェント４２０が状態ｓｔを受信する。
ステップ７１０：機械学習部４２４が最大の行動価値Ｑ（ｓｔ，ａｔ）（すなわちめっき槽１１４の最適使用数）を選択する。
ステップ７１２：行動決定部４２２が最適使用数に応じてモジュール使用設定を変更する。
ステップ７１４：モジュール使用設定に基づいてスケジューラ４１４がスケジュールを更新する。
ステップ７１６：更新されたスケジュールに従って、装置コントローラ４１６がめっき装置１０の各部の動作を制御する。
以上、いくつかの例に基づいて本発明の実施形態について説明してきたが、上記した発明の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明には、その均等物が含まれることはもちろんである。また、上述した課題の少なくとも一部を解決できる範囲、または、効果の少なくとも一部を奏する範囲において、特許請求の範囲および明細書に記載された各構成要素の任意の組み合わせ、または、省略が可能である。
１０ めっき装置
３０ 基板ホルダ
１００ カセット
１０２ カセットテーブル
１０４ アライナ
１０６ スピンリンスドライヤ
１１０ めっきモジュール
１１０Ａ 第１めっきモジュール
１１０Ｂ 第２めっきモジュール
１１０Ｃ 第３めっきモジュール
１１４ めっき槽
１２０ ロード／アンロードステーション
１２２ 搬送ロボット
１２４ ストッカ
１２６ プリウェットモジュール
１２８ プリソークモジュール
１３０ａ 第１リンスモジュール
１３０ｂ 第２リンスモジュール
１３２ ブローモジュール
１３６ オーバーフロー槽
１４０ 搬送装置
１４２ 第１搬送装置
１４４ 第２搬送装置
１５０ レール
１５２ 載置プレート
１６０ パドル駆動部
１６２ パドル従動部
３００ システム
３２０ コンピュータ
３２２ プロセッサ
３２４ メモリ
３２６ プログラム
３３０ ネットワーク
４１０ 装置環境
４１２ 生産管理部
４１４ スケジューラ
４１６ 装置コントローラ
４１８ メトリクス管理部
４２０ エージェント
４２２ 行動決定部
４２４ 機械学習部

Claims (13)

  1. 各々が複数のサブモジュールを有する１または複数の基板処理モジュールを備えた半導体製造装置において前記サブモジュールの最適使用数を決定する方法であって、
    基板の目標生産量および予測生産量ならびに前記基板処理モジュールの使用率に基づいて、前記サブモジュールの最適使用数を推定するステップと、
    前記推定された最適使用数に基づいて、前記最適使用数のサブモジュールによって基板を処理するスケジュールを作成するステップと、
    前記作成されたスケジュールに基づいて、前記予測生産量および前記使用率を更新するステップと、
    前記更新された予測生産量と使用率を用いて前記推定するステップを繰り返すことにより、前記サブモジュールの最適使用数を更新するステップと、
    を含む方法。
  2. 前記推定するステップは、前記基板の目標生産量および予測生産量ならびに前記基板処理モジュールの使用率を状態ｓｔとし、前記基板を処理するために稼働する前記サブモジュールの数を行動ａｔとし、各状態ｓｔにおける各行動ａｔの行動価値をＱ（ｓｔ，ａｔ）とする強化学習を用いて、前記サブモジュールの最適使用数を推定することを含む、請求項１に記載の方法。
  3. 前記基板の目標生産量および予測生産量は、生産すべき基板の種類毎の目標生産量および予測生産量である、請求項２に記載の方法。
  4. 前記強化学習の即時報酬ｒｔは、前記目標生産量と前記予測生産量の差に基づいて設定される、請求項２に記載の方法。
  5. 前記強化学習の即時報酬ｒｔは、前記基板の種類毎の前記目標生産量と前記予測生産量の差に基づいて設定される、請求項３に記載の方法。
  6. 前記強化学習の即時報酬ｒｔは、各基板処理モジュールの使用率の積に基づいて設定される、請求項２から５のいずれか１項に記載の方法。
  7. 前記複数の基板処理モジュールは、基板に対してそれぞれ異なる処理をする複数の基板処理モジュールであり、
    前記基板処理モジュールの使用率は、処理がそれぞれ異なる基板処理モジュール毎の使用率である、
    請求項２から６のいずれか１項に記載の方法。
  8. 前記行動価値Ｑ（ｓｔ，ａｔ）は、処理がそれぞれ異なる基板処理モジュール毎の、稼働するサブモジュールの数に対応する行動価値である、請求項７に記載の方法。
  9. 前記強化学習は深層強化学習である、請求項２から８のいずれか１項に記載の方法。
  10. 前記最適使用数に基づいて、各サブモジュールの使用または不使用を設定するステップを更に含む、請求項１から９のいずれか１項に記載の方法。
  11. 前記設定するステップは、複数の使用するサブモジュールが同一の基板処理モジュールに含まれるように設定することを含む、請求項１０に記載の方法。
  12. 前記基板処理モジュールは、複数のめっき槽を有するめっきモジュールであり、
    前記サブモジュールは、前記めっき槽である、
    請求項１から１１のいずれか１項に記載の方法。
  13. 各々が複数のサブモジュールを有する１または複数の基板処理モジュールを備えた半導体製造装置であって、
    基板の目標生産量および予測生産量ならびに前記基板処理モジュールの使用率に基づいて、前記サブモジュールの最適使用数を推定し、
    前記推定された最適使用数に基づいて、前記最適使用数のサブモジュールによって基板を処理するスケジュールを作成し、
    前記作成されたスケジュールに基づいて、前記予測生産量および前記使用率を更新し、
    前記更新された予測生産量と使用率を用いて前記推定するステップを繰り返すことにより、前記サブモジュールの最適使用数を更新する、
    ように構成された半導体製造装置。
JP2021002657A 2021-01-12 2021-01-12 複数のサブモジュールを有する基板処理モジュールを備えた半導体製造装置においてサブモジュールの最適使用数を決定する方法、および半導体製造装置 Pending JP2022107939A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021002657A JP2022107939A (ja) 2021-01-12 2021-01-12 複数のサブモジュールを有する基板処理モジュールを備えた半導体製造装置においてサブモジュールの最適使用数を決定する方法、および半導体製造装置
US17/552,835 US20220222524A1 (en) 2021-01-12 2021-12-16 Method for determining optimal number of submodules for use in semiconductor manufacturing apparatus including substrate processing module including plurality of submodules, and semiconductor manufacturing apparatus
KR1020210182497A KR20220102103A (ko) 2021-01-12 2021-12-20 복수의 서브 모듈을 갖는 기판 처리 모듈을 구비한 반도체 제조 장치에 있어서 서브 모듈의 최적 사용수를 결정하는 방법 및 반도체 제조 장치
TW111100027A TW202228193A (zh) 2021-01-12 2022-01-03 在具備了具有複數個子模組的基板處理模組之半導體製造裝置中決定子模組之最佳使用數的方法、及半導體製造裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021002657A JP2022107939A (ja) 2021-01-12 2021-01-12 複数のサブモジュールを有する基板処理モジュールを備えた半導体製造装置においてサブモジュールの最適使用数を決定する方法、および半導体製造装置

Publications (1)

Publication Number Publication Date
JP2022107939A true JP2022107939A (ja) 2022-07-25

Family

ID=82321951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021002657A Pending JP2022107939A (ja) 2021-01-12 2021-01-12 複数のサブモジュールを有する基板処理モジュールを備えた半導体製造装置においてサブモジュールの最適使用数を決定する方法、および半導体製造装置

Country Status (4)

Country Link
US (1) US20220222524A1 (ja)
JP (1) JP2022107939A (ja)
KR (1) KR20220102103A (ja)
TW (1) TW202228193A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024063004A1 (ja) * 2022-09-22 2024-03-28 株式会社Ｓｃｒｅｅｎホールディングス 基板処理システム、スケジュール作成方法、記憶媒体、及び、スケジュール作成プログラム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135381A (ja) 2013-01-10 2014-07-24 Sokudo Co Ltd 基板処理装置および基板処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024063004A1 (ja) * 2022-09-22 2024-03-28 株式会社Ｓｃｒｅｅｎホールディングス 基板処理システム、スケジュール作成方法、記憶媒体、及び、スケジュール作成プログラム

Also Published As

Publication number Publication date
KR20220102103A (ko) 2022-07-19
US20220222524A1 (en) 2022-07-14
TW202228193A (zh) 2022-07-16

Similar Documents

Publication Publication Date Title
KR102605237B1 (ko) 반도체 제조 장치, 반도체 제조 장치의 고장 예지 방법 및 기억 매체
US10607849B2 (en) Substrate liquid processing apparatus, substrate liquid processing method, and computer-readable storage medium storing substrate liquid processing program
KR20160113007A (ko) 전기도금 장치에서의 전류 밀도 제어
US11177147B2 (en) Substrate treatment apparatus, controller of substrate treatment apparatus, method for controlling substrate treatment apparatus, and memory medium storing program
JP2022107939A (ja) 複数のサブモジュールを有する基板処理モジュールを備えた半導体製造装置においてサブモジュールの最適使用数を決定する方法、および半導体製造装置
CN110660705B (zh) 用于处理物体的设备、减少物体上的污染物的方法及系统
JP6859150B2 (ja) めっき装置及びめっき槽構成の決定方法
KR20230100602A (ko) 도금 장치 및 도금 방법
JP7357824B1 (ja) めっき装置およびめっき方法
CN110010459B (zh) 基片处理方法和基片处理装置
CN114981488A (zh) 镀敷装置、镀敷装置的控制方法
KR20190138579A (ko) 도금 방법, 도금 장치, 및 한계 전류 밀도를 추정하는 방법
US20220267921A1 (en) Plating apparatus and plating method
US11661669B2 (en) Substrate processing system, controller and method using test operation without substrate
JP7399365B1 (ja) めっき装置およびめっき装置の動作方法
WO2020250650A1 (ja) めっき方法、めっき装置、プログラムを記憶する不揮発性の記憶媒体
JP7174201B1 (ja) めっき装置
JP7097523B1 (ja) 基板ホルダの保管方法、めっき装置
JP7474915B1 (ja) めっき装置
JP2019203179A (ja) 無電解めっき装置および無電解めっき方法
JP2022111687A (ja) めっき装置における短絡検知方法、めっき装置の制御方法、およびめっき装置
JP2006156843A (ja) 基板処理装置および基板搬送方法
JP2023095044A (ja) めっき装置のスループットを制限する要素を識別するための方法およびコンピュータプログラム
JPH11277006A (ja) 基板浸漬処理装置および記録媒体
JPH10261604A (ja) 基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231012