JP2022100944A - 光電変換装置、光電変換システム、移動体、半導体基板 - Google Patents

光電変換装置、光電変換システム、移動体、半導体基板 Download PDF

Info

Publication number
JP2022100944A
JP2022100944A JP2020215239A JP2020215239A JP2022100944A JP 2022100944 A JP2022100944 A JP 2022100944A JP 2020215239 A JP2020215239 A JP 2020215239A JP 2020215239 A JP2020215239 A JP 2020215239A JP 2022100944 A JP2022100944 A JP 2022100944A
Authority
JP
Japan
Prior art keywords
pixel
processing circuit
signal processing
signal line
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020215239A
Other languages
English (en)
Other versions
JP7346376B2 (ja
Inventor
秀央 小林
Hidehisa Kobayashi
隆典 鈴木
Takanori Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2020215239A priority Critical patent/JP7346376B2/ja
Priority to US17/550,692 priority patent/US20220208810A1/en
Priority to CN202111567869.0A priority patent/CN114679552A/zh
Publication of JP2022100944A publication Critical patent/JP2022100944A/ja
Application granted granted Critical
Publication of JP7346376B2 publication Critical patent/JP7346376B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14621Colour filter arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14641Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/79Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Color Television Image Signal Generators (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】 2つの信号処理回路を用いて画素信号を読み出す固体撮像装置において、演算処理時の読み出し速度低下や信号処理の煩雑さを抑制する。【解決手段】 第1の画素、第2の画素、第3の画素を含む複数の画素が配された画素アレイを備え、第1の画素と第2の画素は、画素アレイの上面から見た平面視において第1方向に沿って配され、第1の画素は、第2の画素から第1方向の正の向きに離れて位置し、第1の画素と第3の画素は第2方向に沿って配され、第1の画素と前記第3の画素は第1の信号線に接続され、第2の画素は第2の信号線に接続され、第1の信号線は第1の信号処理回路に接続され、第2の信号線は第2の信号処理回路に接続され、第1の信号処理回路と第2の信号処理回路は第1方向に沿って配され、第1の信号処理回路は、第2の信号処理回路から第1方向の負の向きの成分を有する方向に離れて位置することを特徴とする光電変換装置。【選択図】 図3

Description

本発明は、光電変換装置、この光電変換装置を備えた光電変換システム、移動体、半導体基板に関する。
2つの信号処理回路を用いて画素信号を読み出す固体撮像装置が特許文献1に開示されている。
特開2017-183658号公報
特許文献1に記載の固体撮像装置では、画素信号の水平加算を行う際に、読み出し速度が低下する、もしくは信号処理が煩雑になるという課題があった。
本件は上記課題を鑑みてなされたものであり、2つの信号処理回路を用いて画素信号を読み出す光電変換装置において、アナログもしくはデジタル演算を好適に行うことができる光電変換装置における、読み出し速度の低下もしくは信号処理の煩雑さを抑制する。
本発明の一つの側面は、光電変換装置であって、第1の画素、第2の画素、第3の画素を含む複数の画素が配された画素アレイを備え、前記第1の画素と前記第2の画素は、前記画素アレイの上面から見た平面視において第1方向に沿って配され、前記第1の画素は、前記第2の画素から前記第1方向の正の向きに離れて位置し、第1の画素と第3の画素は第2方向に沿って配され、第1の画素と前記第3の画素は第1の信号線に接続され、第2の画素は第2の信号線に接続され、前記第1の信号線は第1の信号処理回路に接続され、
前記第2の信号線は第2の信号処理回路に接続され、前記第1の信号処理回路と前記第2の信号処理回路は前記第1方向に沿って配され、前記第1の信号処理回路は、前記第2の信号処理回路から前記第1方向の負の向きに離れて位置することを特徴とする。
本発明の別の側面は、他の半導体基板に積層するための半導体基板であって、第1の画素、第2の画素、第3の画素を含む複数の画素が配された画素アレイを備え、前記第1の画素と前記第2の画素は、前記画素アレイの上面から見た平面視において第1方向に沿って配され、前記第1の画素は、前記第2の画素から前記第1方向の正の向きに離れて位置し、第1の画素と第3の画素は第2方向に沿って配され、第1の画素と前記第3の画素は第1の信号線に接続され、第2の画素は第2の信号線に接続され、前記第1の信号線は第1の信号処理回路に接続され、前記第2の信号線は第2の信号処理回路に接続され、前記第1の信号処理回路と前記第2の信号処理回路は前記第1方向に沿って配され、前記第1の信号処理回路は、前記第2の信号処理回路から前記第1方向の負の向きに離れて位置することを特徴とする半導体基板。
本発明によれば、2つの信号処理回路を用いて画素信号を読み出し、アナログもしくはデジタル演算を好適に行うことができる光電変換装置において、読み出し速度低下もしくは信号処理の煩雑さを抑制できる。
第一の実施形態に係る光電変換装置の概略図である。 第一の実施形態に係る光電変換装置の概略図である。 第一の実施形態に係る光電変換装置の概略図である。 第一の実施形態に係る光電変換装置の概略図である。 第二の実施形態に係る光電変換装置の概略図である。 第三の実施形態に係る光電変換システムの構成を示す図である。 第四の実施形態に係る移動体の構成、動作を示す図である。
以下、図面を参照しながら各実施形態を説明する。
以下に述べる各実施形態では、光電変換装置の一例として、撮像装置を中心に説明する。ただし、各実施形態は、撮像装置に限られるものではなく、光電変換装置の他の例にも適用可能である。例えば、測距装置(焦点検出やTOF(Time Of Flight)を用いた距離測定等の装置)、測光装置(入射光量の測定等の装置)などがある。
(第一の実施形態)
図1、図2、図3は第一の実施形態に係る光電変換装置の概略図である。
図1に示す光電変換装置は、画素10、画素アレイ20、垂直線30、垂直線31、電流源40、電流源41、ランプ信号生成回路50、ランプ信号生成回路51、比較器60、比較器61を含む。さらに第一のメモリ70、第一のメモリ71、第二のメモリ80、第二のメモリ81、カウンタ90、カウンタ91を有する。
画素アレイ20には複数行及び複数列にわたって複数の画素10がアレイ状に配されている。
画素アレイ20の各列には、列方向(図1において縦方向)に延在して、垂直線が配されている。垂直線は、列方向に並ぶ画素10にそれぞれ接続され、これら画素10に共通の信号線をなしている。
画素アレイ20を構成する画素10の数は、特に限定されるものではない。例えば、一般的なデジタルカメラのように数千行×数千列の画素10で画素アレイ20を構成してもよく、1行に並べた複数の画素10で画素アレイ20を構成してもよい。
画素10から読み出された画素信号は、垂直線を介して信号処理回路に入力される。信号処理回路は画素10から読み出された画素信号をランプ信号生成回路から出力された参照信号と比較する比較器や、信号を保持するメモリ等を含む。画素信号は信号処理回路を介して列毎に順次出力される。
(画素の構成)
本実施形態に係る画素10の構成について説明する。
図2に画素10の等価回路の例を示す。画素10のそれぞれはフォトダイオード400、転送トランジスタ410、フローティングディフュージョン420、ソースフォロワトランジスタ430、選択トランジスタ440、GNDノード450、リセットトランジスタ455、電源ノード460を有する。
フォトダイオード400はGNDノード450で接地している。フォトダイオード400は転送トランジスタ410に接続される。転送トランジスタ410のゲートには制御信号線TXから制御信号が入力される。転送トランジスタ410はリセットトランジスタ455及びソースフォロワトランジスタ430のゲートと共通のノードを有し、該共通のノードがフローティングディフュージョン420となる。リセットトランジスタ455及びソースフォロワトランジスタ430は共に電源ノード460に接続される。リセットトランジスタ455のゲートにはリセット信号線RESからリセット信号が入力される。ソースフォロワトランジスタ430は選択トランジスタ440に接続され、選択トランジスタ440のゲートには選択信号線SELから選択信号が入力される。選択トランジスタ440は垂直線30に接続される。
(各要素の機能)
本実施形態に係る光電変換装置の各要素の機能について説明する。
フォトダイオード400は、入射した光を光電変換し、電荷を発生させる。
フォトダイオード400で光電変換された電荷は、転送トランジスタ410を介してフローティングディフュージョン420に転送され、フローティングディフュージョン420に付随する寄生容量で信号電圧に変換される。該信号電圧は、ソースフォロワトランジスタ430のゲートに入力され、選択トランジスタ440を介して垂直線30へ出力される。ソースフォロワトランジスタ430は、図1の電流源40とともにソースフォロワを構成し、フローティングディフュージョン420上の信号電圧は、該ソースフォロワを介して垂直線30に出力される。
比較器60は、垂直線30の信号をランプ信号生成回路50から出力されるランプ信号と比較する。比較器60が変化するタイミングで第一のメモリ70はカウンタ90からのカウント信号を取り込む。これにより、画素10の信号はAD変換される。第一のメモリ70に保持されたデジタル信号は、第二のメモリ80へ転送された後、チップ外へ出力される。本実施例では複数の回路で共通のカウンタ90、91を用いた例を示しているが、共通のカウントクロックを各信号処理回路に供給し、各垂直線に対応する回路ごとにカウンタを配する構成も一般的である。このような構成においても本発明の適用は可能である。
(本実施形態に係る光電変換装置の素子配置)
図3は本実施形態に係る光電変換装置の素子配置の一例を示す概略図である。
図3に画素基板100と回路基板110を有する積層構造の光電変換装置を示す。
この光電変換装置では、画素アレイ20を画素基板100に配置している。垂直線120~126は画素アレイの奇数列に対応する信号線であり、垂直線140~146は画素アレイの偶数列に対応する信号線である。以後、垂直線120~126を垂直線群1、垂直線140~146を垂直線群2と呼ぶ。
回路基板110は2つの信号処理回路200、210を有し、これらの信号処理回路により画素アレイ20に含まれる画素10の信号を読み出す。信号処理回路200、210は垂直線群1の信号を読み出す単位回路220~226と、垂直線群2の信号を読み出す単位回路240~246とを有する。以後、単位回路220~226を信号処理回路1、単位回路240~246を信号処理回路2と呼ぶ。
信号処理回路1及び信号処理回路2は、例えば、図1の電流源40、比較器60、第一のメモリ70、第二のメモリ80を含む。
図3に示す比較例では、画素基板100上の垂直線の並ぶ順と、対応する単位回路が回路基板110上に並ぶ順とが異なっている。
(素子配置の比較例)
図4に光電変換装置の素子配置の比較例を示す。
図3と図4は、垂直線群1(垂直線120~126)及び垂直線群2(垂直線140~146)と信号処理回路1(単位回路220~226)及び信号処理回路2(単位回路240~246)との結線の関係が異なる。
図4に示す比較例では、画素基板100上の垂直線の並ぶ順と、垂直線に対応する単位回路が回路基板110上に並ぶ順とが一致している。
ところで、一般的な光電変換装置においては、垂直線群1から読み出される画素信号と垂直線群2から読み出される画素信号とは異なる色に対応する。例えば、垂直線群1からレッド画素の信号を読み出す一方、垂直線群2からはグリーン画素の信号を読み出す。各画素は、例えば1画素毎にレッド、グリーン、ブルーの特定の一色の可視光の波長域に対応するカラーフィルターを配されることで色と対応付けられている。また、水平方向に並ぶ画素の信号を加算する場合、レッドとグリーンで加算画素を水平方向にずらすことがある。
例えば、図4において水平方向に並ぶ3行の画素で生じた電荷に基づく信号を加算する場合を考える。垂直線群1である垂直線120~122から信号を読み出す信号処理回路1である単位回路220~222の信号同士が加算の対象となるとする。このとき、垂直線群2である垂直線141~143から信号を読み出す信号処理回路1である単位回路241~243の信号同士が加算の対象となる。このとき、垂直線群2である垂直線140の信号は加算対象とならない。
図4のように、垂直線群1(垂直線120~126)と信号処理回路1(単位回路220~226)、垂直線群2(垂直線140~146)と信号処理回路2(単位回路240~246)を順次接続する場合、以下で説明するような問題が生じる。
図4においては、加算対象である垂直線群2の垂直線141~143の信号を処理する信号処理回路2の単位回路241~243が、2つの信号処理回路200と210に分散して配置される。垂直線群1の垂直線123~125の信号を処理する信号処理回路1の単位回路223~225も同様である。この時、単位回路間でデジタル信号の加算を行う際に、2つの信号処理回路200と210の間で信号のやりとりをする必要が生じ、信号処理が煩雑になる。また、ここで例えば、AD変換前にアナログ信号の加算を行うために、信号処理回路2の単位回路241~243を接続する横方向の配線を設ける場合は、該配線の配線長が長くなり、寄生容量により処理速度が低下する。
図3においては、垂直線群1(垂直線120~126)と信号処理回路1(単位回路220~226)との結線と、垂直線群2(垂直線140~146)と信号処理回路2(単位回路240~246)との結線と、が交差する関係になっている。別の言い方をすると、画素アレイの上面から見た平面視において、例えば垂直線群1に含まれる垂直線が垂直線群2に含まれる垂直線の右側にあるなら、信号処理回路1に含まれる単位回路は信号処理回路2に含まれる単位回路の左側にある。これにより、加算対象である垂直線群2の垂直線141~143の信号を処理する信号処理回路2の単位回路241~243が、2つの信号処理回路200と210に分散した配置とならない。また、例えば水平方向に3行の画素を加算する場合の加算対象である垂直線群1の垂直線123~125の信号を処理する信号処理回路1の単位回路223~225についても同様である。
よって、本実施例においては、2つの信号処理回路を用いて画素信号を読み出す固体撮像装置において、アナログもしくはデジタル水平加算を行う際に、読み出し速度低下もしくは信号処理の煩雑さを抑制することが可能となっている。
なお、図3と図4においては、垂直線と単位回路の間の結線の違いを明確に示すために、結線を模式的に表現している。また、図3と図4には明示されていないが、基板間を信号接続する結合部においては、基板間を貫通するTSV(through-silicon via)電極やハイブリッドボンディング等の公知技術が用いられる。例えば後者を用いた場合、接合面には画素基板100の絶縁体と回路基板110の絶縁体の接合部と、画素基板100の金属と回路基板110の金属の接合部とができる。
また、本実施例では積層の形態を例にとって説明したが、光電変換装置の構造はこれに限られない。単一基板の光電変換装置であっても本発明の適用は可能である。
図3に示す光電変換装置では信号処理回路200と210との接合部付近にはいずれの信号処理回路も配されていないが、例えば信号処理回路200及び210のそれぞれに配された信号処理回路を駆動させるための垂直走査回路を配してもよい。
以上の説明では画素信号のアナログ加算を行う場合を例に挙げたが、本実施形態に係る光電変換装置が行う演算処理は加算処理に限られない。例えば差分処理によるエッジ検出やAF信号間の演算、隣接画素を用いた補正処理など、垂直線から読み出される画素信号に対して演算処理を行う場合に適用可能である。以下の実施形態においても同様である。
(第二の実施形態)
図5に第二の実施形態に係る光電変換装置の模式図を示す。以下では、第一の実施形態と共通する説明は省略し、主に図3との相違点についてのみ、説明する。
図5に示す光電変換装置においては、図3と異なり、信号処理回路1と信号処理回路2とが混在するように隣接配置しない。信号処理回路1と信号処理回路2とがそれぞれ分離されるように配置している。これにより、垂直線群1である垂直線120~126と垂直線群2である垂直線140~146との間に生じる寄生容量を低減し、混色の抑制が可能となっている。
図5において、接合部320~326は、垂直線群1の垂直線120~126と信号処理回路1の単位回路220~226間の基板間接合である。接合部340~346は、垂直線群2の垂直線140~146と信号処理回路2の単位回路240~246間の基板間接合である。垂直線群1(垂直線120~126)と信号処理回路1(単位回路220~226)の結線420~426と、垂直線群2(垂直線140~146)と信号処理回路2(単位回路240~246)の結線440~446と、は左右に逆行する方向成分を有する。つまり、結線方向をx成分とy成分とに分解したときに一方の結線はx成分の正の方向に向かい、他方の結線は負の方向に向かう。言い換えれば、垂直線群1と信号処理回路1との接合部320~326が配される基板上の位置と、垂直線群2と信号処理回路2との接合部340~346が配される基板上の位置とが、垂直線の配線方向に離れるよう分離されている。あるいは、接合部320~326が並ぶ方向に対し、直交する方向に離れて接合部340~346が並んでいるとも言える。そのため、画素基板を上面から見た平面視において、画素基板上の第一の信号線である垂直線群1に接続された第三の信号線である結線420~426と、第二の信号線である垂直線群2とが交差する部分を有する。
このような交差部を有する配置により、例えば水平方向に3行の画素の信号を加算する際に、加算対象である垂直線141~143の信号を処理する単位回路241~243が2つの信号処理回路200と210にまたがることを防止している。また、加算対象である垂直線123~125の信号を処理する単位回路223~225についても同様である。
また、このように接合部320~326が配される基板上の位置と、接合部340~346が配される基板上の位置とが、垂直線の配線方向に離れるよう分離されるとき、信号処理回路1と信号処理回路2ともまた基板上で分離して配置され、混色を抑制している。
なお、このような接合部の配置を実現するため、必要に応じてダミー回路227、247を配することで接合部の位置をずらしている。
よって、本実施例においては、2つの信号処理回路を用いて画素信号を読み出す固体撮像装置において、アナログもしくはデジタル水平加算を行う際に、読み出し速度低下もしくは信号処理の煩雑さを抑制することが可能となっている。
また、本実施例においては、垂直線120~126と単位回路220~226の結線420~460と、垂直線140~146と単位回路240~246の結線440~446と、が交差しないようにしている。これにより、例えば、垂直線120~126の電位変動が、寄生容量を介して垂直線140~146へクロストークすることを抑制することが可能である。
さらに、信号処理回路1の単位回路220~226と信号処理回路2の単位回路240~246を分離した配置となっているため、単位回路220~226に含まれる比較器60と単位回路240~246に含まれる比較器60とが分離された配置となっている。これにより、比較器60の出力が変化する際の干渉による混色の発生を抑制することが可能である。
(第三の実施形態)
本実施形態による光電変換システムについて、図6を用いて説明する。図6は、本実施形態による光電変換システムの概略構成を示すブロック図である。
上記第一又は第二の実施形態で述べた光電変換装置は、種々の光電変換システムに適用可能である。適用可能な光電変換システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、光電変換システムに含まれる。図6には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
図6に例示した光電変換システムは、光電変換装置の一例である撮像装置1004、被写体の光学像を撮像装置1004に結像させるレンズ1002を有する。さらに、レンズ1002を通過する光量を可変にするための絞り1003、レンズ1002の保護のためのバリア1001を有する。レンズ1002及び絞り1003は、撮像装置1004に光を集光する光学系である。撮像装置1004は、上記のいずれかの実施形態の光電変換装置であって、レンズ1002により結像された光学像を電気信号に変換する。
光電変換システムは、また、撮像装置1004より出力される出力信号の処理を行うことで画像を生成する画像生成部である信号処理部1007を有する。信号処理部1007は、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部1007は、撮像装置1004が設けられた半導体基板に形成されていてもよいし、撮像装置1004とは別の半導体基板に形成されていてもよい。
光電変換システムは、更に、画像データを一時的に記憶するためのメモリ部1010、外部コンピュータ等と通信するための外部インターフェース部(外部I/F部)1013を有する。更に光電変換システムは、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体1012、記録媒体1012に記録又は読み出しを行うための記録媒体制御インターフェース部(記録媒体制御I/F部)1011を有する。なお、記録媒体1012は、光電変換システムに内蔵されていてもよく、着脱可能であってもよい。
更に光電変換システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部1009、撮像装置1004と信号処理部1007に各種タイミング信号を出力するタイミング発生部1008を有する。ここで、タイミング信号などは外部から入力されてもよく、光電変換システムは少なくとも撮像装置1004と、撮像装置1004から出力された出力信号を処理する信号処理部1007とを有すればよい。
撮像装置1004は、撮像信号を信号処理部1007に出力する。信号処理部1007は、撮像装置1004から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。光電変換システムは、この画像データを用いて、画像を生成する。
このように、本実施形態によれば、上記のいずれかの実施形態の光電変換装置(撮像装置)を適用した光電変換システムを実現することができる。
(第四の実施形態)
本実施形態の光電変換システム及び移動体について、図7を用いて説明する。図7は、本実施形態の光電変換システム及び移動体の構成を示す図である。
図7(a)は、車載カメラに関する光電変換システムの一例を示したものである。光電変換システム300は、撮像装置310を有する。撮像装置310は、上記のいずれかの実施形態に記載の光電変換装置(撮像装置)である。光電変換システム300は、撮像装置310により取得された複数の画像データに対し、画像処理を行う画像処理部312と、光電変換システム300により取得された複数の画像データから視差(視差画像の位相差)の算出を行う視差取得部314を有する。また、光電変換システム300は、算出された視差に基づいて対象物までの距離を算出する距離取得部316と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部318と、を有する。ここで、視差取得部314や距離取得部316は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部318はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、FPGA(Field Programmable Gate Array)やASIC(Application Specific Integrated Circuit)等によって実現されてもよいし、これらの組合せによって実現されてもよい。
光電変換システム300は車両情報取得装置360と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光電変換システム300は、衝突判定部318での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御部である制御ECU330が接続されている。また、光電変換システム300は、衝突判定部318での判定結果に基づいて、ドライバーへ警報を発する警報装置370とも接続されている。例えば、衝突判定部318の判定結果として衝突可能性が高い場合、制御ECU330はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置370は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
本実施形態では、車両の周囲、例えば前方又は後方を光電変換システム300で撮像する。図7(b)に、車両前方(撮像範囲350)を撮像する場合の光電変換システムを示した。車両情報取得装置360が、光電変換システム300ないしは撮像装置310に指示を送る。このような構成により、測距の精度をより向上させることができる。
上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、光電変換システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体(移動装置)に適用することができる。加えて、移動体に限らず、高度道路交通システム(ITS)等、広く物体認識を利用する機器に適用することができる。
[変形実施形態]
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態に含まれる。
また、上記第三の実施形態、第四の実施形態に示した光電変換システムは、光電変換装置を適用しうる光電変換システム例を示したものであって、本発明の光電変換装置を適用可能な光電変換システムは図6及び図7に示した構成に限定されるものではない。
なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
10 画素
30 垂直線
31 垂直線
60 比較器
61 比較器
本発明の一つの側面は、光電変換装置であって、第1の画素、第2の画素、第3の画素を含む複数の画素が配された画素アレイを備え、前記第1の画素と前記第2の画素は、前記画素アレイの上面から見た平面視において第1方向に沿って配され、前記第1の画素は、前記第2の画素から前記第1方向の正の向きに離れて位置し、第1の画素と第3の画素は第2方向に沿って配され、第1の画素と前記第3の画素は第1の信号線に接続され、第2の画素は第2の信号線に接続され、前記第1の信号線は第1の信号処理回路に接続され、
前記第2の信号線は第2の信号処理回路に接続され、前記第1の信号処理回路と前記第2の信号処理回路は前記第1方向に沿って配され、前記第1の信号処理回路は、前記第2の信号処理回路から前記第1方向の負の向きに離れて位置することを特徴とする。

Claims (18)

  1. 第1の画素、第2の画素、第3の画素を含む複数の画素が配された画素アレイを備え、
    前記第1の画素と前記第2の画素は、前記画素アレイの上面から見た平面視において第1方向に沿って配され、前記第1の画素は、前記第2の画素から前記第1方向の正の向きに離れて位置し、
    第1の画素と第3の画素は第2方向に沿って配され、
    第1の画素と前記第3の画素は第1の信号線に接続され、
    第2の画素は第2の信号線に接続され、
    前記第1の信号線は第1の信号処理回路に接続され、
    前記第2の信号線は第2の信号処理回路に接続され、
    前記第1の信号処理回路と前記第2の信号処理回路は前記第1方向に沿って配され、前記第1の信号処理回路は、前記第2の信号処理回路から前記第1方向の負の向きの成分を有する方向に離れて位置することを特徴とする光電変換装置。
  2. 前記第1の信号処理回路は第1の比較器を含み、
    前記第2の信号処理回路は第2の比較器を含み、
    前記第2の比較器から見て前記第1の比較器が前記第1方向の負の向きに離れて位置する
    ことを特徴とする請求項1に記載の光電変換装置。
  3. 第1の画素と、第2の画素とを含む複数の画素が配された画素アレイを備え、
    第1の画素は第1の信号線を介して第1の信号処理回路に接続され、
    第2の画素は第2の信号線を介して第2の信号処理回路に接続され、
    前記画素アレイを上面から見た平面視において、前記第1の信号線から前記第1の信号処理回路に至る第3の信号線が前記第2の信号線と交差する部分を備えることを特徴とする光電変換装置。
  4. 前記平面視において、前記第2の信号線から前記第2の信号処理回路に至る第4の信号線が前記第1の信号線と交差する部分を備えることを特徴とする請求項3に記載の光電変換装置。
  5. 前記画素アレイ、第1の信号線、第2の信号線が第1の半導体基板に設けられ、
    前記第1の信号処理回路と前記第2の信号処理回路が第2の半導体基板に設けられ、
    前記第1の信号線と前記第1の信号処理回路は、第1の接合部を介して接続され、
    前記第2の信号線と前記第2の信号処理回路は、第2の接合部を介して接続され、
    前記第1の接合部と前記第1の信号処理回路の間の第3の信号線が、前記平面視において前記第2の信号線と交差することを特徴とする請求項3または4に記載の光電変換装置。
  6. 前記画素アレイ、第1の信号線、第2の信号線が第1の半導体基板に設けられ、
    前記第1の信号処理回路と前記第2の信号処理回路が第2の半導体基板に設けられ、
    前記第1の信号線と前記第1の信号処理回路は、第1の接合部を介して接続され、
    前記第2の信号線と前記第2の信号処理回路は、第2の接合部を介して接続され、
    前記第1の接合部と前記第1の信号処理回路の間の第3の信号線が、前記平面視において前記第2の信号線と交差し、
    前記第2の接合部と前記第2の信号処理回路の間の第4の信号線が、前記平面視において前記第1の信号線と交差することを特徴とする請求項3または4に記載の光電変換装置。
  7. 前記第1の画素と、前記第2の画素とが並ぶ方向を第1方向の正の向きとしたとき
    前記第1の接合部の配される位置と、
    前記第2の接合部の配される位置は、一方から他方を見た方向が、前記第1方向の負の向きの成分を含むことを特徴とする請求項5または6に記載の光電変換装置。
  8. 前記第一の信号処理回路と、前記第二の信号処理回路とが並ぶ方向が、
    前記第1方向に直交する第2方向の成分を含むことを特徴とする請求項7に記載の光電変換装置。
  9. 前記第1の接合部と前記第2の接合部の各々は、前記第1の半導体基板と前記第2の半導体基板とを貫通する電極を含んで形成されることを特徴とする請求項5乃至請求項8のいずれか一項に記載の光電変換装置。
  10. 前記第1の半導体基板の絶縁体と前記第2の半導体基板の絶縁体とが接合面で接合され、
    前記第1の接合部と前記第2の接合部の各々は、前記第1の半導体基板の金属と前記第2の半導体基板の金属とが前記接合面で接合されることによって形成されていることを特徴とする請求項5乃至請求項9のいずれか一項に記載の光電変換装置。
  11. 前記第1の信号線から読み出される信号と、前記第2の信号線から読み出される信号と、を演算処理することを特徴とする請求項1乃至請求項10のいずれか一項に記載の光電変換装置。
  12. 前記演算処理は加算処理であることを特徴とする請求項11に記載の光電変換装置。
  13. 前記第一の画素を覆う第一のカラーフィルターと、第二の画素を覆う第二のカラーフィルターとが異なる色に対応していることを特徴とする請求項1乃至請求項12のいずれか一項に記載の光電変換装置。
  14. 請求項1乃至請求項13のいずれか1項に記載の光電変換装置と、
    前記光電変換装置が出力する信号を用いて画像を生成する信号処理部と、を有することを特徴とする光電変換システム。
  15. 請求項1乃至請求項13のいずれか1項に記載の光電変換装置を備える移動体であって、
    前記光電変換装置が出力する信号を用いて前記移動体の移動を制御する制御部を有することを特徴とする移動体。
  16. 第1の画素、第2の画素、第3の画素を含む複数の画素が配された画素アレイを備える半導体基板に積層される半導体基板であって、
    前記第1の画素と前記第2の画素は、前記画素アレイの上面から見た平面視において第1方向に沿って配され、前記第1の画素は、前記第2の画素から前記第1方向の正の向きに離れて位置し、
    第1の画素と第3の画素は第2方向に沿って配され、
    第1の画素と前記第3の画素は第1の信号線に接続され、
    第2の画素は第2の信号線に接続され、
    前記第1の信号線は第1の信号処理回路に接続され、
    前記第2の信号線は第2の信号処理回路に接続され、
    前記第1の信号処理回路と前記第2の信号処理回路は前記第1方向に沿って配され、前記第1の信号処理回路は、前記第2の信号処理回路から前記第1方向の負の向きに離れて位置することを特徴とする半導体基板。
  17. 第1の画素と、第2の画素とを含む複数の画素が配された画素アレイを備える半導体基板に積層される半導体基板であって、
    第1の信号処理回路と、第2の信号処理回路とを有し、
    第1の画素は第1の信号線を介して第1の信号処理回路に接続され、
    第2の画素は第2の信号線を介して第2の信号処理回路に接続され、
    前記第1の信号線と前記第2の信号線との交差部を有することを特徴とする半導体基板。
  18. 第1の画素を含む複数の画素が配された画素アレイと、第1の画素に接続された第1の信号線とを備える半導体基板に積層される半導体基板であって、
    第1の信号処理回路と、第2の信号線とを有し、
    第1の画素は第1の信号線と第2の信号線とを介して第1の信号処理回路に接続され、
    前記第1の信号線と前記第2の信号線とが前記画素アレイを上面から見た平面視において交差することを特徴とする半導体基板。
JP2020215239A 2020-12-24 2020-12-24 光電変換装置、光電変換システム、移動体、半導体基板 Active JP7346376B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020215239A JP7346376B2 (ja) 2020-12-24 2020-12-24 光電変換装置、光電変換システム、移動体、半導体基板
US17/550,692 US20220208810A1 (en) 2020-12-24 2021-12-14 Photoelectric conversion apparatus, photoelectric conversion system, moving body, and semiconductor substrate
CN202111567869.0A CN114679552A (zh) 2020-12-24 2021-12-21 光电转换装置、光电转换系统、移动体和半导体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020215239A JP7346376B2 (ja) 2020-12-24 2020-12-24 光電変換装置、光電変換システム、移動体、半導体基板

Publications (2)

Publication Number Publication Date
JP2022100944A true JP2022100944A (ja) 2022-07-06
JP7346376B2 JP7346376B2 (ja) 2023-09-19

Family

ID=82070484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020215239A Active JP7346376B2 (ja) 2020-12-24 2020-12-24 光電変換装置、光電変換システム、移動体、半導体基板

Country Status (3)

Country Link
US (1) US20220208810A1 (ja)
JP (1) JP7346376B2 (ja)
CN (1) CN114679552A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245951A (ja) * 2009-04-08 2010-10-28 Nikon Corp 撮像素子及び撮像装置
JP2013034179A (ja) * 2011-06-29 2013-02-14 Canon Inc 撮像素子及び撮像装置
JP2013182923A (ja) * 2012-02-29 2013-09-12 Canon Inc 光電変換装置、撮像システムおよび光電変換装置の製造方法
US20170257582A1 (en) * 2016-03-03 2017-09-07 Samsung Electronics Co., Ltd. Image sensors including shielding structures
WO2019069447A1 (ja) * 2017-10-06 2019-04-11 オリンパス株式会社 撮像装置および内視鏡装置
JP2020191543A (ja) * 2019-05-22 2020-11-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011048341A (ja) * 2009-07-27 2011-03-10 Panasonic Corp 撮像装置
JP5791571B2 (ja) * 2011-08-02 2015-10-07 キヤノン株式会社 撮像素子及び撮像装置
JP5797072B2 (ja) * 2011-09-22 2015-10-21 キヤノン株式会社 撮像装置及びその制御方法、並びにプログラム
JP6910009B2 (ja) * 2017-02-03 2021-07-28 パナソニックIpマネジメント株式会社 撮像装置およびカメラシステム
KR102467845B1 (ko) * 2017-10-24 2022-11-16 삼성전자주식회사 적층형 씨모스 이미지 센서
JP2020205507A (ja) * 2019-06-17 2020-12-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245951A (ja) * 2009-04-08 2010-10-28 Nikon Corp 撮像素子及び撮像装置
JP2013034179A (ja) * 2011-06-29 2013-02-14 Canon Inc 撮像素子及び撮像装置
JP2013182923A (ja) * 2012-02-29 2013-09-12 Canon Inc 光電変換装置、撮像システムおよび光電変換装置の製造方法
US20170257582A1 (en) * 2016-03-03 2017-09-07 Samsung Electronics Co., Ltd. Image sensors including shielding structures
WO2019069447A1 (ja) * 2017-10-06 2019-04-11 オリンパス株式会社 撮像装置および内視鏡装置
JP2020191543A (ja) * 2019-05-22 2020-11-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Also Published As

Publication number Publication date
US20220208810A1 (en) 2022-06-30
CN114679552A (zh) 2022-06-28
JP7346376B2 (ja) 2023-09-19

Similar Documents

Publication Publication Date Title
EP3745709B1 (en) Photoelectric conversion apparatus and equipment
US10652496B2 (en) Photoelectric conversion device, photoelectric conversion system, and movable body
EP3579549B1 (en) Imaging apparatus, imaging system, moving body, and semiconductor substrate for lamination
JP2021180435A (ja) 撮像装置および撮像システム
JP2019012905A (ja) 撮像装置、撮像システム、および、移動体
JP2019102967A (ja) 固体撮像装置及び信号処理装置
JP6815890B2 (ja) 撮像装置、撮像システム、および、移動体
JP6949557B2 (ja) 撮像装置、撮像システム、移動体
JP2019041352A (ja) 撮像装置及び撮像システム
JP2022120551A (ja) 光電変換装置、光電変換システム、移動体
JP2022046956A (ja) 光電変換装置及び撮像システム
JP7346376B2 (ja) 光電変換装置、光電変換システム、移動体、半導体基板
US20220157868A1 (en) Apparatus, system, moving body, and substrate
JP7458746B2 (ja) 光電変換装置、撮像システム及び移動体
WO2023131993A1 (ja) 光電変換装置、光電変換システム、移動体、半導体基板
JP7277429B2 (ja) 光電変換装置、光電変換システム、移動体、半導体基板
JP2022158017A (ja) 信号処理装置
JP7427646B2 (ja) 光電変換装置、光電変換システム、移動体
US11616925B2 (en) Photoelectric conversion apparatus and equipment
JP7419309B2 (ja) 固体撮像装置
JP7342077B2 (ja) 光電変換装置
US11778347B2 (en) Photoelectric conversion device
JP2023072535A (ja) 光電変換装置、光電変換システムおよび移動体
JP2020077771A (ja) 半導体装置及び撮像システム
US20190228534A1 (en) Image pickup device, image pickup system, and moving apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230906

R151 Written notification of patent or utility model registration

Ref document number: 7346376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151