JP2022093002A - 発振回路、時間デジタル変換器、及び電子装置 - Google Patents
発振回路、時間デジタル変換器、及び電子装置 Download PDFInfo
- Publication number
- JP2022093002A JP2022093002A JP2020206052A JP2020206052A JP2022093002A JP 2022093002 A JP2022093002 A JP 2022093002A JP 2020206052 A JP2020206052 A JP 2020206052A JP 2020206052 A JP2020206052 A JP 2020206052A JP 2022093002 A JP2022093002 A JP 2022093002A
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- oscillators
- output
- stages
- oscillation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 102
- 230000007704 transition Effects 0.000 claims description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 6
- 230000003071 parasitic effect Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- 101000663006 Homo sapiens Poly [ADP-ribose] polymerase tankyrase-1 Proteins 0.000 description 4
- 102100037664 Poly [ADP-ribose] polymerase tankyrase-1 Human genes 0.000 description 4
- 101000800312 Homo sapiens TERF1-interacting nuclear factor 2 Proteins 0.000 description 3
- 102100033085 TERF1-interacting nuclear factor 2 Human genes 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 101150010135 TDC2 gene Proteins 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/005—Time-to-digital converters [TDC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
しかしながら、複数の発振器の各出力を一つのノードに接続すると、このノードの寄生容量が大きくなり、各発振器の他の出力との対称性が悪くなり、発振信号の線形性が悪化してしまう。
n段の出力ノードを有する第2発振器と、
n段の出力ノードを有する第3発振器と、を備え、
前記第1発振器の第a(aは1以上n以下の整数)段目の出力ノードと前記第2発振器の第a段目の出力ノードとが接続され、
前記第2発振器の第b(bは、aとは異なる1以上n以下の整数)段目の出力ノードと前記第3発振器の第b段目の出力ノードとが接続される、発振回路が提供される。
図1は第1の実施形態による発振回路1を内蔵する時間デジタル変換器2の概略構成を示すブロック図である。本実施形態による時間デジタル変換器2は、多チャネル構成であり、複数チャネルの時間信号を並行してデジタル信号に変換する。図1の時間デジタル変換器2は、3チャネルの構成を示しているが、2チャネル以上の任意のチャネル数に適用可能である。図1の時間デジタル変換器2は、3つの時間信号TIN1、TIN2、TIN3の立ち上がりエッジのタイミングをデジタル信号DOUT1、DOUT2、DOUT3に変換する。
発振回路1内の発振器3の数が一つの発振器3内の遅延素子13の接続段数よりも多い場合、発振回路1内の複数の発振器3のうち、2つの発振器3の組合せごとに、それぞれ異なる段の遅延素子13の出力ノード同士を接続しようとしても、接続されるべき遅延素子13の段数が足りなくなる。そこで、第2の実施形態による発振回路1では、発振回路1内の発振器3の数が一つの発振器3内の遅延素子13の接続段数よりも多い場合には、複数の発振器3を、それぞれが2以上の発振器3を有する複数の発振器群14に分類して、発振器群14ごとに、2つの発振器3の出力ノード同士をずらしながら接続すればよい。
第2の実施形態とは逆に、発振器3の数が発振器3内の遅延素子13の接続段数よりも少ない場合、出力ノード同士を接続する遅延素子13を、複数段ごとにずらしてもよい。
図5は第3の実施形態による複数の発振器3を有する発振回路1bの回路図である。図5の発振回路1bは、図1の時間デジタル変換器2内の発振回路1bに適用することができる。図5の発振回路1bは、所定の方向Xに並べて配置された複数の発振器3を有する。図5は、発振回路1bが4つの発振器3を有する例を示すが、発振回路1b内の発振器3の数には特に制限はない。
上述した第1~第3の実施形態では、環状に接続された複数の遅延素子13で発振器3を構成する例を説明したが、遅延素子13としてインバータを用いる場合には、インバータの接続段数は奇数段でなければならない。一方、遅延素子13として、差動入力及び差動出力の差動アンプ15を用いる場合には、差動アンプ15の接続段数は、奇数段でも偶数段でもよくなる。これにより、発振器3内の遅延素子13の接続段数についての制約がなくなる。
上述した第1~第4の実施形態による発振回路1、1a、1c、1dを有する時間デジタル変換器2は、例えば、光信号の伝搬時間を用いて距離計測を行う電子装置に組み込むことができる。図8は電子装置20の概略構成を示すブロック図である。図8の電子装置20は、第1~第4の実施形態による発振回路1、1a、1c、1dを有する時間デジタル変換器(TDC)2を備えている。
Claims (16)
- n(nは3以上の整数)段の出力ノードを有する第1発振器と、
n段の出力ノードを有する第2発振器と、
n段の出力ノードを有する第3発振器と、を備え、
前記第1発振器の第a(aは1以上n以下の整数)段目の出力ノードと前記第2発振器の第a段目の出力ノードとが接続され、
前記第2発振器の第b(bは、aとは異なる1以上n以下の整数)段目の出力ノードと前記第3発振器の第b段目の出力ノードとが接続される、発振回路。 - 前記第1発振器、前記第2発振器、及び前記第3発振器を含むm(mは3以上の整数)個の発振器を備え、
前記m個の発振器のうち、2つの発振器の組合せごとに異なる前記出力ノード同士を接続する、請求項1に記載の発振回路。 - 前記m個の発振器は、所定の方向に並べて配置されており、
前記m個の発振器のうち、前記所定の方向に隣接する2つの前記発振器の組合せのすべてについて、それぞれ異なる前記出力ノード同士を接続する、請求項2に記載の発振回路。 - 前記発振器は、縦続接続される複数の遅延素子を有し、
最終段の前記遅延素子の出力信号は、初段の前記遅延素子の入力側に帰還され、
前記所定の方向に隣接する2つの前記発振器は、前記所定の方向に隣接する別の2つの前記発振器とは異なる段の前記遅延素子の出力ノード同士を接続する、請求項2又は3に記載の発振回路。 - 前記所定の方向への並び順に隣接する2つの前記発振器の出力ノード同士を接続する前記遅延素子は、前記所定の方向への配置順序に従って所定の段数ずつずらして配置される、請求項4に記載の発振回路。
- 前記所定の段数は、前記発振器内の前記複数の遅延素子の数と、前記m個の発振器の数とに応じて決定される、請求項5に記載の発振回路。
- 前記m個の発振器は、任意の2つの前記発振器内のそれぞれ異なる段の前記遅延素子の出力ノード同士を接続することにより、ループ状に接続される、請求項4乃至6のいずれか一項に記載の発振回路。
- 前記m個の発振器は、それぞれが2以上の発振器を有する複数の発振器群に分類されており、
前記発振器群ごとに、前記所定の方向への並び順に隣接する2つの前記発振器内の出力ノード同士を接続する前記遅延素子は、前記所定の方向への配置順序に従って所定の段数ずつずらして配置される、請求項4乃至6のいずれか一項に記載の発振回路。 - 前記複数の発振器群は、2つの前記発振器群ごとに前記2つの発振器群の出力ノードを接続する、請求項8に記載の発振回路。
- 前記複数の発振器群内のすべての前記発振器はループ状に接続される、請求項8又は9に記載の発振回路。
- 前記遅延素子は、論理反転素子であり、
前記発振器は、奇数段の前記論理反転素子を環状に接続して構成される、請求項4乃至10のいずれか一項に記載の発振回路。 - 前記遅延素子は、差動入力及び差動出力の差動アンプであり、
前記発振器は、偶数段又は奇数段の前記差動アンプを縦続接続して構成される、請求項4乃至10のいずれか一項に記載の発振回路。 - 前記m個の発振器のいずれか一つの出力ノードに接続される出力ノードを有し、発振動作を行わないダミー回路を備える、請求項3乃至12のいずれか一項に記載の発振回路。
- 前記所定の方向に配置された前記m個の発振器の両端側に2つの前記ダミー回路が配置され、
一方の前記ダミー回路の出力ノードは、前記所定の方向に並べて配置された前記m個の発振器のうち、一端側の前記発振器のいずれか一つの出力ノードに接続され、
他方の前記ダミー回路の出力ノードは、前記所定の方向に並べて配置された前記m個の発振器のうち、一端側の前記発振器のいずれか一つの出力ノードに接続される、請求項13に記載の発振回路。 - 同一の位相及び同一の周波数の発振信号を出力する複数の発振器と、
前記複数の発振器のいずれかから出力された発振信号の周期数を計測するカウンタと、
複数の時間信号の論理が遷移する際に、対応する発振器から出力される発振信号の位相を検出する複数の位相検出器と、
前記複数の時間信号の論理が遷移する際に前記カウンタのカウント値を保持する複数のカウント保持部と、
前記複数のカウント保持部に保持された前記カウント値と前記複数の位相検出器で検出された位相とに基づいて、前記複数の時間信号に応じた複数のデジタル信号を生成するデジタル信号生成部と、を備え、
前記複数の発振器は、
n(nは3以上の整数)段の出力ノードを有する第1発振器と、
n段の出力ノードを有する第2発振器と、
n段の出力ノードを有する第3発振器と、を備え、
前記第1発振器の第a(aは1以上n以下の整数)段目の出力ノードと前記第2発振器の第a段目の出力ノードとが接続され、
前記第2発振器の第b(bは、aとは異なる1以上n以下の整数)段目の出力ノードと前記第3発振器の第b段目の出力ノードとが接続される、時間デジタル変換器。 - 対象物の複数箇所で反射された複数の光信号を受光して、複数の時間信号を生成する受光部と、
前記複数の時間信号に基づいて複数のデジタル信号を生成する時間デジタル変換器と、
前記複数のデジタル信号に基づいて、前記対象物までの距離を計測する距離計測部と、を備え、
前記時間デジタル変換器は、
同一の位相及び同一の周波数の発振信号を出力する複数の発振器と、
前記複数の発振器のいずれかから出力された発振信号の周期数を計測するカウンタと、
前記複数の時間信号の論理が遷移する際に、前記複数の発振器から出力される複数の発振信号の位相を検出する位相検出器と、
前記複数の時間信号の論理が遷移する際に前記カウンタで計測された周期数と、前記位相検出器で検出された位相とに基づいて、前記複数の時間信号に応じたデジタル信号を出力するデジタル信号生成部と、を備え、
前記複数の発振器は、
n(nは3以上の整数)段の出力ノードを有する第1発振器と、
n段の出力ノードを有する第2発振器と、
n段の出力ノードを有する第3発振器と、を備え、
前記第1発振器の第a(aは1以上n以下の整数)段目の出力ノードと前記第2発振器の第a段目の出力ノードとが接続され、
前記第2発振器の第b(bは、aとは異なる1以上n以下の整数)段目の出力ノードと前記第3発振器の第b段目の出力ノードとが接続される、電子装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020206052A JP2022093002A (ja) | 2020-12-11 | 2020-12-11 | 発振回路、時間デジタル変換器、及び電子装置 |
US17/468,431 US11876519B2 (en) | 2020-12-11 | 2021-09-07 | Oscillation circuit, time-to-digital converter, and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020206052A JP2022093002A (ja) | 2020-12-11 | 2020-12-11 | 発振回路、時間デジタル変換器、及び電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022093002A true JP2022093002A (ja) | 2022-06-23 |
Family
ID=81941928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020206052A Pending JP2022093002A (ja) | 2020-12-11 | 2020-12-11 | 発振回路、時間デジタル変換器、及び電子装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11876519B2 (ja) |
JP (1) | JP2022093002A (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3619352B2 (ja) | 1997-08-28 | 2005-02-09 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
TW513852B (en) * | 2002-01-21 | 2002-12-11 | Nat Chung Cheng Univerity | Multiphase oscillator and multiphase oscillation signal generating method |
US7183864B1 (en) * | 2002-07-17 | 2007-02-27 | Silicon Laboratories Inc. | Ring oscillator for use in parallel sampling of high speed data |
JP2004096237A (ja) * | 2002-08-29 | 2004-03-25 | Nec Electronics Corp | 発振回路及び半導体集積回路 |
US10554199B2 (en) * | 2017-09-28 | 2020-02-04 | Hall Labs Llc | Multi-stage oscillator with current voltage converters |
US10520901B2 (en) * | 2018-02-23 | 2019-12-31 | Qualcomm Incorporated | Clock screening with programmable counter-based clock interface and time-to-digital converter with high resolution and wide range operation |
JP7169171B2 (ja) | 2018-11-19 | 2022-11-10 | 株式会社東芝 | 半導体装置及び距離計測装置 |
US10831159B2 (en) * | 2018-12-14 | 2020-11-10 | Silicon Laboratories Inc. | Apparatus for time-to-digital converters and associated methods |
US11545963B1 (en) * | 2021-12-02 | 2023-01-03 | Northrop Grumman Systems Corporation | Ring oscillator-based Ising machine system |
-
2020
- 2020-12-11 JP JP2020206052A patent/JP2022093002A/ja active Pending
-
2021
- 2021-09-07 US US17/468,431 patent/US11876519B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11876519B2 (en) | 2024-01-16 |
US20220190812A1 (en) | 2022-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5128624A (en) | Pulse phase difference encoding circuit | |
US8890738B2 (en) | Time-to-digital converter and conversion method | |
US6879278B2 (en) | A/D conversion method and apparatus | |
JP6594420B2 (ja) | 時間デジタル変換器およびデジタル位相同期ループ | |
KR930003004B1 (ko) | 신호발생기 | |
KR20060038354A (ko) | 등위상 다상 클록 신호 발생회로 및 그것을 이용한 직렬디지털 데이터 수신 회로 | |
KR100344082B1 (ko) | 펄스폭 변조 파형 발생 회로 | |
Acconcia et al. | High-efficiency integrated readout circuit for single photon avalanche diode arrays in fluorescence lifetime imaging | |
US8044833B2 (en) | High speed serializer | |
KR100272915B1 (ko) | 다중 동기 지연 회로 | |
KR20140146679A (ko) | 시간-디지털 변환기 | |
JP2022093002A (ja) | 発振回路、時間デジタル変換器、及び電子装置 | |
KR100337687B1 (ko) | 직병렬컨버터 | |
US10177747B2 (en) | High resolution capture | |
US5999586A (en) | Time counting circuit and pulse signal generating method | |
US8406370B2 (en) | Counter circuit and solid-state imaging device | |
JP5491454B2 (ja) | パラレル−シリアル変換回路 | |
KR100228592B1 (ko) | 반도체 시험 장치의 주기 발생 회로 | |
US20180017944A1 (en) | Heterogeneous sampling delay line-based time to digital converter | |
JP2013205092A (ja) | 時間測定装置 | |
RU2303803C2 (ru) | Преобразователь время-код | |
US7446693B1 (en) | Phase domain analog to digital converter | |
US20080290925A1 (en) | Clock generator | |
JP2004289540A (ja) | クロック抽出回路およびクロック抽出方法 | |
JP2016163156A (ja) | 電子回路およびカメラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240517 |