JP2022079323A

JP2022079323A - Ａｃ／ｄｃコンバータ

Info

Publication number: JP2022079323A
Application number: JP2020190448A
Authority: JP
Inventors: 洋明山田; Hiroaki Yamada
Original assignee: Yamaguchi University NUC
Current assignee: Yamaguchi University NUC
Priority date: 2020-11-16
Filing date: 2020-11-16
Publication date: 2022-05-26

Abstract

【課題】発電電力を最大化しながら定電圧を得ることが可能であるにもかかわらず、整流回路の後段に接続する回路における電力損失を抑える。【解決手段】ＡＣ／ＤＣコンバータは、機械的振動を与えることにより交流電圧を出力するピエゾ素子１と、ピエゾ素子１から出力された交流電圧を整流する整流回路２と、整流回路２の出力電圧を昇降圧し所望の負荷電圧ｖｏｕｔを出力する昇降圧回路３と、負荷電圧ｖｏｕｔ並びに整流回路２の出力電圧ｖｉｎ及び出力電流ｉＲに基づいて昇降圧回路３を制御するための制御電圧ｖｐｗｍを出力する制御回路４を備えていいる。制御回路４は、基準電圧ｖｏｕｔｒｅｆ及び負荷電圧ｖｏｕｔに基づいて定電圧制御用電圧ｖｏを生成する定電圧出力制御回路５と、定電圧制御用電圧vo並びに整流回路２の出力電圧ｖｉｎ及び出力電流ｉＬ１に基づいて制御電圧ｖｐｗｍを生成する制御電圧生成回路６を備えている。【選択図】図１

Description

本発明は、ピエゾ素子から出力された交流電力を高い効率で直流電力に変換するＡＣ／ＤＣコンバータに関するものである。

機械的振動を与えることにより交流電圧を出力するピエゾ素子は、発電量が少ないことから最大限に電力を取り出すこと及び電力を取り出す回路の電力損失を低減することが求められている。このピエゾ素子から電力を取り出す手法として、定電圧出力法や等価抵抗制御法が採用されている。

定電圧出力法は、ピエゾ素子から出力された交流電圧を整流回路で直流に変換した後に、定電圧出力回路に入力して一定の直流電圧に調整して出力する手法であり、例えば、インフィニオンテクノロジーズ社の定電圧出力ＩＣ「ＭＢ３９Ｃ８１１」等で採用されている。
この定電圧出力ＩＣにおいて、ピエゾ素子からの発電電力を最大化するためには、ピエゾ素子の出力インピーダンスと負荷側の入力インピーダンスをマッチングさせる必要があるが、この定電圧出力法では、定電圧出力回路の入力インピーダンスがその定電圧出力回路の負荷インピーダンスによって決まるので、定電圧出力回路の入力インピーダンスをピエゾ素子の出力インピーダンスとマッチングさせることができず、ピエゾ素子の発電電力を最大化することが困難であった。

そこで、本発明者は、特許文献１（特開２０１９－２８５７８号公報）及び特許文献２（特開２０１９－３００７２号公報）に開示されているように、等価抵抗制御法を採用したＡＣ／ＤＣコンバータ回路を開発した。
この等価抵抗制御法は、ピエゾ素子から出力された交流電圧を整流回路で直流に変換した後に、整流回路から出力する電圧を入力電圧として昇圧する昇圧回路の入力インピーダンスをピエゾ素子の発電電力が最大となる出力インピーダンスとなるようにスイッチングトランジスタを制御する方法である。
この方法によれば、ピエゾ素子の出力インピーダンスと負荷側の入力インピーダンスをマッチングさせ、発電電力を最大化できるが、昇圧回路の出力電圧を制御できないために昇圧回路の出力電圧を入力として降圧回路を接続し、所望の定電圧を得る必要がある。
そして、特許文献１及び２に記載されている実施例においては、整流回路の後段に第１制御回路を含む昇圧チョッパ回路及び第２制御回路を含む降圧チョッパ回路を接続しているが、これらの回路における電力損失が大きくなってしまうという問題がある。

特開２０１９－２８５７８号公報特開２０１９－３００７２号公報

この発明は、上記の問題を解決しようとするものであり、発電電力を最大化しながら定電圧を得ることが可能であるにもかかわらず、整流回路の後段に接続する回路における電力損失を抑えることのできるＡＣ／ＤＣコンバータを提供することを目的としてなされたものである。

請求項１に係る発明のＡＣ／ＤＣコンバータは、
機械的振動を与えることにより交流電圧を出力するピエゾ素子と、
前記ピエゾ素子から出力された交流電圧を整流する整流回路と、
前記整流回路の出力電圧を入力電圧として昇降圧し、所望の負荷電圧を出力する昇降圧回路と、
前記昇降圧回路から出力される負荷電圧並びに前記整流回路の出力電圧及び出力電流に基づいて前記昇降圧回路を制御するための制御電圧を出力する制御回路からなるＡＣ／ＤＣコンバータであって、
前記制御回路は、
基準電圧及び前記昇降圧回路から出力される負荷電圧に基づいて定電圧制御用電圧を生成する定電圧出力制御回路と、
前記定電圧制御用電圧並びに前記整流回路の出力電圧及び出力電流に基づいて前記制御電圧を出力する制御電圧生成回路を備えていることを特徴とする。

請求項２に係る発明は、請求項１に記載のＡＣ／ＤＣコンバータにおいて、
前記制御電圧生成回路は、
前記整流回路の出力電圧及び出力電流に基づいて等価抵抗制御用電圧を生成する等価抵抗制御回路と、
前記定電圧制御用電圧及び前記等価抵抗制御用電圧のいずれかに基づいて前記制御電圧を出力する切替回路を有していることを特徴とする。

請求項３に係る発明は、請求項２に記載のＡＣ／ＤＣコンバータにおいて、
前記定電圧出力制御回路は、
基準電圧から前記負荷電圧を減算し差電圧を出力する電圧減算器と、
前記差電圧に基づいて定電圧制御用電圧を生成する比例積分制御器を有し、
前記等価抵抗制御回路は、
前記整流回路の出力電圧を入力し脈流成分を除去する電圧用ローパスフィルタと、
前記電圧用ローパスフィルタの出力電圧に基づいて基準電流を生成する除算回路と、
前記整流回路の出力電流を入力し脈流成分を除去する電流用ローパスフィルタと、
前記基準電流から前記電流用ローパスフィルタの出力電流を減算する電流減算器と、
前記電流減算器の出力電流に基づいて等価抵抗制御用電圧を生成する比例積分演算器を有し、
前記切替回路は、
前記差電圧が下限値に達しているときに第１信号を出力し、前記差電圧が下限値に達していないときに第２信号を出力する切替用リミッタと、
前記第１信号を受信すると前記定電圧制御用電圧を出力し、前記第２信号を受信すると前記等価抵抗制御用電圧を出力する切替スイッチと、
鋸歯状波発生回路と、
前記切替スイッチから出力される前記定電圧制御用電圧及び前記等価抵抗制御用電圧のいずれかと前記鋸歯状波発生回路の出力電圧に基づいて前記制御電圧を生成する比較器を有することを特徴とする。

請求項４に係る発明は、請求項１に記載のＡＣ／ＤＣコンバータにおいて、
前記定電圧出力制御回路は、
基準電圧から前記負荷電圧を減算し差電圧を出力する電圧減算器と、
前記差電圧に基づいて定電圧制御用電圧を生成する比例積分制御器を有し、
前記制御電圧生成回路は、
前記定電圧制御用電圧に基づいて０超１以下の出力値を生成する除算用リミッタと、
前記整流回路の出力電圧を入力し脈流成分を除去する電圧用ローパスフィルタと、
前記電圧用ローパスフィルタの出力電圧を前記除算用リミッタの出力値で除算し参照電圧を出力する除算器と、
前記参照電圧を前記ピエゾ素子の出力インピーダンス値で除算し基準電流を生成する除算回路と、
前記整流回路の出力電流を入力し脈流成分を除去する電流用ローパスフィルタと、
前記基準電流から前記電流用ローパスフィルタの出力電流を減算する電流減算器と、
前記電流減算器の出力に基づいて制御用電圧を生成する比例積分演算器と、
鋸歯状波発生回路と、
前記制御用電圧と前記鋸歯状波発生回路の出力電圧に基づいて前記制御電圧を生成する比較器を有することを特徴とする。

請求項１に係る発明によれば、ピエゾ素子と、整流回路と、昇降圧回路と、昇降圧回路を制御するための制御電圧を出力する制御回路からなるＡＣ／ＤＣコンバータであって、
制御回路が、基準電圧及び昇降圧回路から出力される負荷電圧に基づいて定電圧制御用電圧を生成する定電圧出力制御回路と、定電圧制御用電圧並びに整流回路の出力電圧及び出力電流に基づいて制御電圧を出力する制御電圧生成回路を備えているので、負荷電圧に応じて適切な制御電圧で昇降圧回路を制御することができ、発電電力を最大化しながら定電圧を得ることが可能であるにもかかわらず、整流回路の後段に接続する回路における電力損失を抑えることができる。

請求項２に係る発明のＡＣ／ＤＣコンバータによれば、請求項１に係る発明の効果に加え、制御電圧生成回路が、整流回路の出力電圧及び出力電流に基づいて等価抵抗制御用電圧を生成する等価抵抗制御回路と、定電圧制御用電圧及び等価抵抗制御用電圧のいずれかに基づいて制御電圧を出力する切替回路を有しているので、単純な回路構成で昇降圧回路を適切に制御することができる。

請求項３に係る発明のＡＣ／ＤＣコンバータによれば、請求項２に係る発明の効果に加え、切替回路が、差電圧が下限値に達しているときに第１信号を出力し、差電圧が下限値に達していないときに第２信号を出力する切替用リミッタと、第１信号を受信すると定電圧制御用電圧を出力し、第２信号を受信すると等価抵抗制御用電圧を出力する切替スイッチと、鋸歯状波発生回路と、切替スイッチから出力される定電圧制御用電圧及び等価抵抗制御用電圧のいずれかと鋸歯状波発生回路の出力電圧に基づいて制御電圧を生成する比較器を有しているので、定電圧出力制御回路からの定電圧制御用電圧による昇降圧回路の制御と、等価抵抗制御回路からの等価抵抗制御用電圧による昇降圧回路の制御を、的確に切り替えることができる。

請求項４に係る発明のＡＣ／ＤＣコンバータによれば、請求項１に係る発明の効果に加え、定電圧出力制御回路が、基準電圧から負荷電圧を減算し差電圧を出力する電圧減算器と、差電圧に基づいて定電圧制御用電圧を生成する比例積分制御器を有し、
制御電圧生成回路が、定電圧制御用電圧に基づいて０超１以下の出力値を生成する除算用リミッタと、整流回路の出力電圧を入力し脈流成分を除去する電圧用ローパスフィルタと、電圧用ローパスフィルタの出力電圧を除算用リミッタの出力値で除算し参照電圧を出力する除算器と、参照電圧をピエゾ素子の出力インピーダンス値で除算し基準電流を生成する除算回路と、整流回路の出力電流を入力し脈流成分を除去する電流用ローパスフィルタと、基準電流から電流用ローパスフィルタの出力電流を減算する電流減算器と、電流減算器の出力に基づいて制御用電圧を生成する比例積分演算器と、鋸歯状波発生回路と、制御用電圧と鋸歯状波発生回路の出力電圧に基づいて制御電圧を生成する比較器を有しているので、請求項３に係る発明のように切替用リミッタから第１信号と第２信号を出力することなく、また、切替スイッチを用いて定電圧制御用電圧及び等価抵抗制御用電圧のいずれかを選択することなく、昇降圧回路を負荷電圧の状態に適した制御電圧によって制御することができるので、制御の複雑化を回避でき、かつ、制御の切り替えに伴う余剰電力により昇降圧回路内のコンデンサの電圧が上昇する問題を回避できる。

本発明の実施形態１に係るＡＣ／ＤＣコンバータのブロック図。本発明の実施形態２に係るＡＣ／ＤＣコンバータのブロック図。本発明のピエゾ素子、整流回路及び昇降圧回路の具体例を示す図。実施例１に係るＡＣ／ＤＣコンバータの制御回路を示す図。比較器における制御電圧vpwmの生成を説明する図。最大電力取り出し時における入力電圧vin、入力電流iL1及びインピーダンスRmaxの関係を示す図。実施例２に係るＡＣ／ＤＣコンバータの制御回路を示す図。実施例２に係るＡＣ／ＤＣコンバータのシミュレーション結果を示す図。等価抵抗制御法として動作している期間におけるＳＥＰＩＣ回路への入力電圧vinL及び入力電流iL1Lの拡大波形を示す図。

図１は本発明の実施形態１に係るＡＣ／ＤＣコンバータのブロック図である。
本発明の実施形態１に係るＡＣ／ＤＣコンバータは、図１に示すように、機械的振動を与えることにより交流電圧vrecを出力するピエゾ素子１と、ピエゾ素子１から出力された交流電圧vrecを整流する整流回路２と、整流回路２の出力電圧を入力電圧vinとして昇降圧し、所望の負荷電圧voutを出力する昇降圧回路３と、負荷Ｒと、基準電圧voutref及び昇降圧回路３から出力される負荷電圧vout並びに整流回路２の出力電圧vin及び出力電流iL1に基づいて昇降圧回路３を制御するための制御電圧vpwmを出力する制御回路４からなっている。
そして、制御回路４は、基準電圧voutref及び昇降圧回路３から出力される負荷電圧voutに基づいて定電圧制御用電圧voを生成する定電圧出力制御回路５と、定電圧制御用電圧vo、整流回路２の出力電圧vin及び出力電流iL1に基づいて制御電圧vpwmを出力する制御電圧生成回路６を備えている。
なお、負荷電圧voutは、昇降圧回路３と負荷Ｒとを接続するラインから定電圧出力制御回路５に入力し、定電圧制御用電圧voは、定電圧出力制御回路５から制御電圧生成回路６に入力し、整流回路２の出力電圧vinは、整流回路２と昇降圧回路３とを接続するラインから制御電圧生成回路６に入力し、出力電流iL1は、整流回路２と昇降圧回路３とを接続するラインの途中に設けた電流センサCSから制御電圧生成回路６に入力し、制御電圧生成回路６から出力された制御電圧vpwmは、昇降圧回路３の制御部に入力される。

図２は本発明の実施形態２に係るＡＣ／ＤＣコンバータのブロック図である。
本発明の実施形態２に係るＡＣ／ＤＣコンバータは、図２に示すように、ピエゾ素子１、整流回路２、昇降圧回路３と、負荷Ｒと、負荷電圧vout、出力電圧vin及び出力電流iL1に基づいて昇降圧回路３を制御するための制御電圧vpwmを出力する制御回路４からなっている点並びに制御回路４が定電圧出力制御回路５を備えている点では実施形態１と共通している。
そして、実施形態２では、実施形態１の制御回路４における制御電圧生成回路６が、整流回路２の出力電圧vin及び出力電流iL1に基づいて等価抵抗制御用電圧vmを生成する等価抵抗制御回路７と、定電圧制御用電圧vo及び等価抵抗制御用電圧vmのいずれかに基づいて制御電圧vpwmを出力する切替回路８に置き換わっている点で実施形態１と異なっている。
なお、定電圧制御用電圧voは、定電圧出力制御回路５から切替回路８に入力し、整流回路２の出力電圧vinは、整流回路２と昇降圧回路３とを接続するラインから等価抵抗制御回路７に入力し、出力電流iL1は、整流回路２と昇降圧回路３とを接続するラインの途中に設けた電流センサCSから等価抵抗制御回路７に入力する。
また、切替回路８は適宜の手段によって、負荷電圧voutが所望の電圧である基準電圧voutrefに近い電圧（例えば、基準電圧の９５％）に達したか否かを判別し、基準電圧voutrefに近い電圧に達していれば定電圧制御用電圧voを制御電圧vpwmとして出力し、達していなければ等価抵抗制御用電圧vmを制御電圧vpwmとして出力し、出力された制御電圧vpwmは、昇降圧回路３の制御部に入力される。

図３は本発明のピエゾ素子１、整流回路２、昇降圧回路３及び負荷Ｒの具体例を示す図である。
ピエゾ素子１は、等価キャパシタCp及び等価抵抗Rpを有しており、外部から機械的振動が加わることにより、交流電圧vpを発生し、交流電圧vrecとして出力する。
整流回路２は、ブリッジ接続のダイオードD1～D4と、平滑キャパシタCrecからなり、ピエゾ素子１から出力される交流電圧vrecを整流平滑して、平滑キャパシタCrecに整流された電圧vinを蓄積する。
昇降圧回路３は、ピエゾ素子１から最大電力を取り出すように制御又は所望の電圧（基準電圧）を負荷Ｒへ出力するように制御されるＳＥＰＩＣ回路（Single Ended Primary Inductor Converter）であり、インダクタL1、L2、ＮＭＯＳのスイッチングトランジスタM、整流用ダイオードD5、結合用キャパシタC1及び平滑用キャパシタCoutを備えている。
そして、制御回路４から出力され、昇降圧回路３に入力される制御電圧vpwmは、ＮＭＯＳのスイッチングトランジスタMをＰＷＭ制御する。
以下、実施例によって本発明の実施形態１及び２を説明する。

図４は、実施例１に係るＡＣ／ＤＣコンバータの制御回路を示す図であり、図２に示す本発明の実施形態２における制御回路４の具体例である。
なお、実施例１に係るＡＣ／ＤＣコンバータにおけるピエゾ素子１、整流回路２及び昇降圧回路３は、図３に示した具体例と同じ構成である。
図４に示すように、実施例１における制御回路は、図２に示す定電圧出力制御回路５として、基準電圧voutrefから負荷電圧voutを減算し差電圧vdを出力する電圧減算器１０と、差電圧vdを増幅し定電圧制御用電圧voを生成する比例積分制御器１１を有している。
また、実施例１における制御回路は、図２に示す等価抵抗制御回路７として、整流回路２の出力電圧vinを入力し脈流成分を除去する電圧用ローパスフィルタ１２と、電圧用ローパスフィルタ１２の出力電圧をインピーダンスRmaxで除算し基準電流iL1refを生成する除算回路１３と、整流回路２の出力電流iL1を入力し脈流成分を除去する電流用ローパスフィルタ１４と、基準電流iL1refから電流用ローパスフィルタ１４の出力電流iL1Lを減算する電流減算器１５と、電流減算器１５の出力電流を入力して比例制御の演算結果である等価抵抗制御用電圧vmを生成する比例積分演算器１６を有している。
なお、インピーダンスRmaxには、ピエゾ素子１の出力インピーダンス値Zpを用いるのが通常である。
さらに、実施例１における制御回路は、図２に示す切替回路８として、差電圧vdが下限値（例えば、５０ｍＶ以下）に達しているときに第１信号（例えば、Ｈレベル信号）を出力し、差電圧vdが下限値に達していないときに第２信号（例えば、Ｌレベル信号）を出力する切替用リミッタ１７と、第１信号を受信すると定電圧制御用電圧voを出力し、第２信号を受信すると等価抵抗制御用電圧vmを出力する切替スイッチ１８と、鋸歯状波発生回路１９と、切替スイッチ１８から出力される定電圧制御用電圧vo及び等価抵抗制御用電圧vmのいずれかと鋸歯状波発生回路１９の出力電圧vbに基づいて制御電圧vpwmを生成する比較器２０を有している。
そして、定電圧制御用電圧vo及び等価抵抗制御用電圧vmのいずれかを、制御用電圧vaとして比較器２０に入力すると、制御電圧vpwmのデューティ比が決定され、昇降圧回路３のスイッチングトランジスタMがＰＷＭ駆動される。

図５は、比較器２０における制御電圧vpwmの生成を説明する図である。
例えば、等価抵抗制御用電圧vmが制御用電圧vaとして比較器２０に入力されるときであって、出力電流iL1Lが基準電流iL1refより大きい場合（iL1L＞iL1ref）には、図５（ａ）に示すように制御電圧vpwmのデューティ比が小さくなって、出力電流iL1Lが減少するように昇降圧回路３が制御され、逆に、出力電流iL1Lが基準電流iL1refより小さい場合（iL1L＜iL1ref）には、図５（ｂ）に示すように制御電圧vpwmのデューティ比が大きくなって、出力電流iL1Lが増大するように昇降圧回路３が制御される。
そして、iL1L＝iL1refになったとき、昇降圧回路３の入力インピーダンスがRmaxに制御されることになり、ピエゾ素子１から昇降圧回路３に向けて取り出される電力が最大値を示すことになる。

iL1L＝iL1refになった時点における整流回路２の出力電流iL1は、iL1＝vinref／Rmaxとなる。つまり、整流回路２の出力電流iL1がこの値となるように昇降圧回路３が制御されることによって、ピエゾ素子１から最大電力が取り出される。
図６に最大電力取り出し時における昇降圧回路３への入力電圧vin、入力電流iL1及びインピーダンスRmaxの関係を示す。
図６から分かるように、最大電力取り出し時には、入力電流iL1と入力電圧vinは同相であり、それらの大きさの比率はiL1：vin＝１：Rmaxとなっている。
また、差電圧vdが安定的に０となった後においては、制御用電圧vaは差電圧vdが０となった時点の比例積分制御器１１の出力値となり、その出力値に対応する制御電圧vpwmによって負荷電圧vout及び負荷電流iRは一定の状態に保持されることとなる。

実施例１に係るＡＣ／ＤＣコンバータの制御回路は上記のように構成されているので、定電圧制御用電圧voが下限値に達していないとき（負荷電圧voutが基準電圧voutrefに近い電圧に達していないとき）には、インピーダンスRmaxをピエゾ素子１の特性から求めて基準電流iL1refを演算し、iL1＝iL1refになるようにスイッチングトランジスタMをＰＷＭ制御するので、昇降圧回路３の入力インピーダンス（vin／iL1）がRmaxになるように制御される。
このため、昇降圧回路３の入力インピーダンスをピエゾ素子１の出力インピーダンスにマッチングさせることができ、ピエゾ素子１から最大電力を取り出すことができる。
また、定電圧制御用電圧voが下限値に達しているとき（負荷電圧voutが基準電圧に近い電圧に達しているとき）には、制御電圧vpwmによって、スイッチングトランジスタMがＰＷＭ制御されるので、安定的に基準電圧（所望の電圧）に等しい負荷電圧voutが得られる。
そして、特許文献１及び２のように、２つの電圧調整回路（昇圧チョッパ回路と降圧チョッパ回路）及び２つの制御回路（第１制御回路と第２制御回路）によらず、１つの昇降圧回路及び１つの制御回路によって、負荷電圧vout及び負荷電流iRを適切に制御できるので、回路構成が簡素化されるとともに、消費電力も小さくなる。

図７は、実施例２に係るＡＣ／ＤＣコンバータの制御回路を示す図であり、図１に示す本発明の実施形態１における制御回路４の具体例である。
そして、実施例２に係るＡＣ／ＤＣコンバータにおけるピエゾ素子１、整流回路２及び昇降圧回路３も、実施例１と同じく図３に示した具体例と同じ構成である。
図７に示すように、実施例２における制御回路も、図１に示す定電圧出力制御回路５として、実施例１と同じく、基準電圧voutrefから負荷電圧voutを減算し差電圧vdを出力する電圧減算器２１と、差電圧vdを増幅し定電圧制御用電圧voを生成する比例積分制御器２２を有している。
また、実施例２における制御回路は、図１に示す制御電圧生成回路６として、比例積分制御器２２で生成された定電圧制御用電圧voに基づいて０超１以下の出力値voLを生成する除算用リミッタ２３と、整流回路２の出力電圧vinを入力し脈流成分を除去する電圧用ローパスフィルタ２４と、電圧用ローパスフィルタ２４の出力電圧vinLを除算用リミッタ２３の出力値voLで除算し参照電圧vinrefを出力する除算器２５と、参照電圧vinrefをインピーダンスRmax（ピエゾ素子１の出力インピーダンス値Zp）で除算し基準電流iL1refを生成する除算回路２６と、整流回路２の出力電流iL1を入力し脈流成分を除去する電流用ローパスフィルタ２７と、基準電流iL1refから電流用ローパスフィルタ２７の出力電流iL1Lを減算する電流減算器２８と、電流減算器２８の出力電流を入力して比例制御の演算結果である制御用電圧vaを生成する比例積分演算器２９と、鋸歯状波発生回路３０と、制御用電圧vaと鋸歯状波発生回路３０の出力電圧vbに基づいて制御電圧vpwmを生成する比較器３１を有している。

そして、制御用電圧vaを比較器３１に入力することで、制御電圧vpwmのデューティ比が決定され、昇降圧回路３のスイッチングトランジスタMがＰＷＭ駆動される。
ここで、負荷電圧voutが０から基準電圧voutrefに上昇していく過程では、除算用リミッタ２３の出力値voLは、１から０に向かって徐々に小さくなる。
そのため、除算回路２６で生成される参照電圧vinrefは、出力値voLの減少に反比例して大きくなり、除算回路２６で生成される基準電流iL1refも、それに伴って大きくなるので、整流回路２の出力電流iL1Lは基準電流iL1refより小さい状態（iL1L＜iL1ref）が続き、上述のとおり、図５（ｂ）に示すように制御電圧vpwmのデューティ比が大きくなって、出力電流iL1Lを増大させる制御が行われる。
その後、負荷電圧voutが基準電圧voutrefに近づくと、出力値voLは０に近づき基準電流iL1refが急激に大きくなるが、同時に出力電流iL1Lも基準電流iL1refと等しくなるように制御されるため、鋸歯状波vbより制御用電圧vaが十分大きく、制御電圧vpwmのデューティ比が１に近づき、ピエゾ素子を短絡した状態に近づくことから、負荷側へ伝送される電力が小さくなり、負荷電圧vout及び負荷電流iRは一定の状態に保持されることとなる。
なお、除算用リミッタ２３の出力値voLは０超１以下と説明したが、０に近づきすぎると参照電圧vinrefが大きくなりすぎるので、下限値を０より若干大きい値（例えば0.02）としても良い。

実施例２に係るＡＣ／ＤＣコンバータの制御回路は上記のように構成されているので、負荷電圧voutが０から基準電圧voutrefに上昇していく過程では、出力電圧vinLを出力値voLで除算して得た参照電圧vinrefと、ピエゾ素子１の特性から求めたインピーダンスRmaxに基づいて基準電流iL1refを演算し、iL1＝iL1refになるようにスイッチングトランジスタMをＰＷＭ制御する。
このため、実施例１に係るＡＣ／ＤＣコンバータの制御回路より迅速に、昇降圧回路３の入力インピーダンス（vin／iL1）がRmaxになるように制御でき、昇降圧回路３の入力インピーダンスをピエゾ素子１の出力インピーダンスにマッチングさせ、ピエゾ素子１から最大電力を取り出すことができる。
そして、実施例１の制御回路と同様に、１つの昇降圧回路及び１つの制御回路によって、負荷電圧vout及び負荷電流iRを適切に制御できるので、回路構成が簡素化されるとともに、消費電力も小さくなる。
さらに、実施例１（実施形態２）に係るＡＣ／ＤＣコンバータでは、負荷電圧voutに応じて制御電圧vpwmを出力する切替回路８を有していたため、制御の複雑化や制御の切り替えに伴う余剰電力による結合用キャパシタC1の電圧上昇といった問題があるが、実施例２に係るＡＣ／ＤＣコンバータでは切替回路８が不要であるため、迅速な制御と電力損失の低減を達成することができる。

図８は、実施例２に係るＡＣ／ＤＣコンバータのシミュレーション結果を示す図であり、負荷電圧vout及び負荷電流iRの変化を示している。
シミュレーションの前提条件は、ピエゾ素子１の振動周波数＝１７Ｈｚ、発電電圧＝１６Ｖrms、Zp＝３８ｋΩ、Ｒ＝５５ｋΩ、出力値voLの下限値＝０．０２とした。
図８によれば、定電圧に達する前（０．６秒以前）には、等価抵抗制御法で制御回路が動作し、ピエゾ素子１の発電電力が最大化されていることが分かり、負荷電圧voutが３．３Ｖに到達する前後でオーバーシュートなどは生じず、一定の電圧３．３Ｖが得られていることが確認できる。
図９は、等価抵抗制御法として動作している期間におけるＳＥＰＩＣ回路への入力電圧vinL及び入力電流iL1Lの拡大波形を示す図である。
図９によると、ＳＥＰＩＣ回路への入力電圧vinと入力電流iL1は同相であり、等価抵抗（vin/iL1）は約３８ｋΩとなっている。

実施例１及び２のＡＣ／ＤＣコンバータに関する変形例を列記する。
（１）実施例１及び２では、整流回路２としてブリッジ接続のダイオードD1～D4と、平滑キャパシタCrecからなる全波整流回路を用いたが、サイリスタやトライアックからなる全波整流回路やダイオードからなる半波整流回路等を用いても良い。
（２）実施例１及び２では、昇降圧回路３としてＳＥＰＩＣ回路を用いたが、ＰＷＭ制御によって入力電圧を昇圧又は降圧して出力することのできる回路であれば、どのような回路構成のものでも良い。
（３）実施例１では、切替スイッチ１８として機械的なスイッチを用いたが、トランジスタ等の電子的なスイッチを用いても良い。

１ピエゾ素子２整流回路３昇降圧回路
４制御回路５定電圧出力制御回路６等価抵抗制御回路
７等価抵抗制御回路８切替回路１０電圧減算器
１１比例積分制御器１２電圧用ローパスフィルタ１３除算回路
１４電流用ローパスフィルタ１５電流減算器１６比例積分演算器
１７切替用リミッタ１８切替スイッチ１９鋸歯状波発生回路
２０比較器２１電圧減算器２２比例積分制御器
２３除算用リミッタ２４電圧用ローパスフィルタ２５除算器
２６除算回路２７電流用ローパスフィルタ２８電流減算器
２９比例積分演算器３０鋸歯状波発生回路３１比較器
C1 結合用キャパシタ Cout 平滑用キャパシタ Cp ピエゾ素子１のキャパシタ
Crec 平滑キャパシタ CS 電流センサ D1～D4 ダイオード
D5 整流用ダイオード iL1 整流回路２の出力電流、ＳＥＰＩＣ回路の入力電流
iL1L 電流用ローパスフィルタ１４、２７の出力電流 iL1ref 基準電流
L1、L2 インダクタ M スイッチングトランジスタ
Ｒ負荷 Rmax インピーダンス Rp ピエゾ素子１の抵抗
va 制御用電圧 vb 鋸歯状波発生回路１９、３０の出力電圧 vd 差電圧
vin 整流回路２の出力電圧、昇降圧回路３の入力電圧 vm 等価抵抗制御用電圧
vo 定電圧制御用電圧 vout 負荷電圧 voutref 基準電圧
vp ピエゾ素子１から出力された交流電圧 vpwm 制御電圧
vrec ピエゾ素子１から出力される交流電圧
Zp ピエゾ素子１の出力インピーダンス値

Claims

機械的振動を与えることにより交流電圧を出力するピエゾ素子と、
前記ピエゾ素子から出力された交流電圧を整流する整流回路と、
前記整流回路の出力電圧を入力電圧として昇降圧し、所望の負荷電圧を出力する昇降圧回路と、
前記昇降圧回路から出力される負荷電圧並びに前記整流回路の出力電圧及び出力電流に基づいて前記昇降圧回路を制御するための制御電圧を出力する制御回路からなるＡＣ／ＤＣコンバータであって、
前記制御回路は、
基準電圧及び前記昇降圧回路から出力される負荷電圧に基づいて定電圧制御用を生成する定電圧出力制御回路と、
前記定電圧制御用電圧並びに前記整流回路の出力電圧及び出力電流に基づいて前記制御電圧を出力する制御電圧生成回路を備えている
ことを特徴とするＡＣ／ＤＣコンバータ。
前記制御電圧生成回路は、
前記整流回路の出力電圧及び出力電流に基づいて等価抵抗制御用電圧を生成する等価抵抗制御回路と、
前記定電圧制御用電圧及び前記等価抵抗制御用電圧のいずれかに基づいて前記制御電圧を出力する切替回路を有している
ことを特徴とする請求項１に記載のＡＣ／ＤＣコンバータ。
前記定電圧出力制御回路は、
基準電圧から前記負荷電圧を減算し差電圧を出力する電圧減算器と、
前記差電圧に基づいて定電圧制御用電圧を生成する比例積分制御器を有し、
前記等価抵抗制御回路は、
前記整流回路の出力電圧を入力し脈流成分を除去する電圧用ローパスフィルタと、
前記電圧用ローパスフィルタの出力電圧に基づいて基準電流を生成する除算回路と、
前記整流回路の出力電流を入力し脈流成分を除去する電流用ローパスフィルタと、
前記基準電流から前記電流用ローパスフィルタの出力電流を減算する電流減算器と、
前記電流減算器の出力電流に基づいて等価抵抗制御用電圧を生成する比例積分演算器を有し、
前記切替回路は、
前記差電圧が下限値に達しているときに第１信号を出力し、前記差電圧が下限値に達していないときに第２信号を出力する切替用リミッタと、
前記第１信号を受信すると前記定電圧制御用電圧を出力し、前記第２信号を受信すると前記等価抵抗制御用電圧を出力する切替スイッチと、
鋸歯状波発生回路と、
前記切替スイッチから出力される前記定電圧制御用電圧及び前記等価抵抗制御用電圧のいずれかと前記鋸歯状波発生回路の出力電圧に基づいて前記制御電圧を生成する比較器を有する
ことを特徴とする請求項２に記載のＡＣ／ＤＣコンバータ。
前記定電圧出力制御回路は、
基準電圧から前記負荷電圧を減算し差電圧を出力する電圧減算器と、
前記差電圧に基づいて定電圧制御用電圧を生成する比例積分制御器を有し、
前記制御電圧生成回路は、
前記定電圧制御用電圧に基づいて０超１以下の出力値を生成する除算用リミッタと、
前記整流回路の出力電圧を入力し脈流成分を除去する電圧用ローパスフィルタと、
前記電圧用ローパスフィルタの出力電圧を前記除算用リミッタの出力値で除算し参照電圧を出力する除算器と、
前記参照電圧を前記ピエゾ素子の出力インピーダンス値で除算し基準電流を生成する除算回路と、
前記整流回路の出力電流を入力し脈流成分を除去する電流用ローパスフィルタと、
前記基準電流から前記電流用ローパスフィルタの出力電流を減算する電流減算器と、
前記電流減算器の出力に基づいて制御用電圧を生成する比例積分演算器と、
鋸歯状波発生回路と、
前記制御用電圧と前記鋸歯状波発生回路の出力電圧に基づいて前記制御電圧を生成する比較器を有する
ことを特徴とする請求項１に記載のＡＣ／ＤＣコンバータ。