JP2022077990A - 材料構造を改良するための処理 - Google Patents

材料構造を改良するための処理 Download PDF

Info

Publication number
JP2022077990A
JP2022077990A JP2021181057A JP2021181057A JP2022077990A JP 2022077990 A JP2022077990 A JP 2022077990A JP 2021181057 A JP2021181057 A JP 2021181057A JP 2021181057 A JP2021181057 A JP 2021181057A JP 2022077990 A JP2022077990 A JP 2022077990A
Authority
JP
Japan
Prior art keywords
dielectric constant
high dielectric
dielectric layer
plasma
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021181057A
Other languages
English (en)
Other versions
JP7313414B2 (ja
Inventor
スティーブン シー．エイチ． ハング，
C H Hung Steven
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/092,039 external-priority patent/US20210057215A1/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022077990A publication Critical patent/JP2022077990A/ja
Priority to JP2023113451A priority Critical patent/JP2023164786A/ja
Application granted granted Critical
Publication of JP7313414B2 publication Critical patent/JP7313414B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/338—Changing chemical properties of treated surfaces
    • H01J2237/3387—Nitriding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】半導体構造において所望の構造的及び電気的特性を確保するように薄い高誘電率誘電体材料層を形成する方法を提供する。【解決手段】半導体構造を形成する方法は、基板の表面を前洗浄することと、基板の前洗浄された表面上に界面層を形成することと、界面層上に高誘電率誘電体層を堆積させることと、プラズマ窒化プロセスを実行して、堆積した高誘電率誘電体層内に窒素原子を挿入することと、窒化後アニールプロセスを実行して、プラズマ窒化された高誘電率誘電体層内の化学結合を不動態化することと、を含む。【選択図】図２

Description

［０００１］本明細書に記載の実施形態は、一般に、半導体デバイスの製造に関連し、より具体的には、半導体構造内に高品質の高誘電率誘電体材料層を形成するシステムおよび方法に関連する。
［０００２］高いデバイス性能と低い電力消費を実現するため、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のサイズが縮小してきたので、従来の二酸化ケイ素（ＳｉＯ２）ゲート誘電体の厚さは、物理的な限界まで減少した。その結果、二酸化ケイ素ゲート誘電体を高誘電率誘電体材料に置き換えることが、さらなるスケーリングを達成するためには不可避であった。様々な高誘電率誘電体材料の中で、酸化ハフニウム（ＨｆＯ２）が、その高い誘電率とシリコン基板上での優れた熱安定性により、４５ｎｍ ＭＯＳＦＥＴテクノロジーノードから適用されてきた。ただし、３２ｎｍ ＭＯＳＦＥＴテクノロジーノード以降の酸化膜換算膜厚（ＥＯＴ）をさらにスケーリングするには、高誘電率誘電体材料層の厚さを単純に薄くするだけでは、高誘電率誘電体材料層を通るリーク電流が増加するため、問題がある。
［０００３］したがって、所望の構造的および電気的特性を確保するように制御することができる化学構造を有する薄い（例えば、１ｎｍ未満のＥＯＴ）高誘電率誘電体材料層を形成するために使用できるシステムおよび方法が必要である。
［０００４］本開示の実施形態は、半導体構造を形成する方法を提供する。この方法は、基板の表面を前洗浄することと、基板の前洗浄された表面上に界面層を形成することと、界面層上に高誘電率誘電体層を堆積させることと、プラズマ窒化プロセスを実行して、堆積した高誘電率誘電体層内に窒素原子を挿入することと、窒化後アニールプロセスを実行して、プラズマ窒化された高誘電率誘電体層内の化学結合を不動態化することと、を含む。
［０００５］本開示の実施形態はまた、半導体構造を形成する方法を提供する。この方法は、基板の表面を前洗浄することと、基板上に高誘電率誘電体層を堆積させることと、プラズマ窒化プロセスを実行して、堆積された高誘電率誘電体層内に窒素原子を挿入することと、を含む。
［０００６］本開示の実施形態は、処理システムを、さらに提供する。処理システムは、第１の処理チャンバ、第２の処理チャンバ、第３の処理チャンバ、第４の処理チャンバ、第５の処理チャンバ、およびシステムコントローラを含む。システムコントローラは、第１の処理チャンバ内で基板の表面を前洗浄し、第２の処理チャンバ内で、基板の前洗浄された表面上に界面層を形成し、第３の処理チャンバ内で、界面層上に高誘電率誘電体層を堆積させ、堆積した高誘電率誘電体層を、第４の処理チャンバ内で窒素プラズマに曝し、プラズマ窒化された高誘電率誘電体層を、第５の処理チャンバ内でアニールするように、構成されている。基板は、処理システム内の真空環境を破壊することなく、第１、第２、第３、第４、および第５の処理チャンバ間を移送される。
［０００７］本開示の上記の特徴を詳細に理解することができるように、上記で簡単に要約された本開示のより具体的な説明が、実施形態を参照することによって行われ、そのいくつかが、添付の図面に示されている。しかしながら、添付の図面は、本開示の典型的な実施形態のみを示し、したがって、その範囲を限定すると見なされるべきではなく、本開示は、他の同等に有効な実施形態を認めることができることに留意されたい。
一実施形態による例示的なマルチチャンバ処理システムの概略上面図である。 一実施形態による半導体構造を形成する方法のプロセスフロー図である。 図３Ａと図３Ｂは、一実施形態による半導体構造の概略図である。
［００１１］理解を容易にするため、可能な場合には、図に共通する同一の要素を示すために同一の参照番号が使用されている。一実施形態の要素および特徴は、さらに説明することなく、他の実施形態に有益に組み込まれ得ることが企図される。
［００１２］ゲート構造が、より小さな寸法にスケーリングするにつれて、改善を提供するための新しい材料構造が、求められている。高誘電率誘電体材料を使用すると、酸化ケイ素などの材料を使用する従来のゲート構造よりも、ゲート構造の誘電率が高くなる。ただし、酸化ケイ素と同様に、ゲート構造の厚さが薄くなると、リーク電流が増加する。例えば、酸化膜換算膜厚が減少すると、ゲートリークが増加する。したがって、ゲートリークと酸化膜換算膜厚の間の逆の関係は、トランジスタと製造されるデバイスの性能に限界を形成する可能性がある。
［００１３］高誘電率誘電体材料は、同様の厚さにおいて、酸化ケイ素よりも大きなチャネル移動度を提供することができる。ゲートリークを増加させることなく酸化膜換算膜厚を薄くすることを、業界が求め続けるにつれ、既知の高誘電率材料の誘電率（「κ値」とも呼ばれる）を最大化する努力は、形態的特性により限界に達しつつある。従来の技術は、κ値の上限を設定する可能性のある高誘電率材料の自然の特性を克服するのに苦労し、その後、新しい膜を組み込もうとしてデバイスを改造してきた。
［００１４］本明細書に記載の実施形態は、高誘電率誘電体材料の特性を改善するためのシステムおよび方法を提供する。特定の形態または粒子構造を示す高誘電率誘電体材料を製造することにより、より高い誘電率と、それに続く改善されたデバイス性能が、可能になり得る。例示的なデバイスにおける粒子形成を制御するために、処理が実行され、特定の粒子成長を誘発することができる活性化された基板表面を提供し、ならびに形成後に膜を安定化させることができ、これにより、より高い誘電率をもたらすことができる。
［００１５］図１は、本開示のいくつかの例によるマルチチャンバ処理システム１００の例の概略上面図である。処理システム１００は、一般に、ファクトリインターフェース１０２、ロードロックチャンバ１０４、１０６、それぞれの移送ロボット１１２、１１４を備えた移送チャンバ１０８、１１０、保持チャンバ１１６、１１８、および処理チャンバ１２０、１２２、１２４、１２６、１２８、１３０を含む。本明細書に詳述するように、処理システム１００内のウェハは、ウェハを処理システム１００の外部の周囲環境（例えば、ファブ内に存在し得るような大気環境）に曝すことなく、様々なチャンバ内で処理され、様々なチャンバ間で移送され得る。例えば、ウェハは、処理システム１００内でウェハ上で実行される様々なプロセス間で低圧または真空環境を破壊することなく、低圧（例えば、約３００Ｔｏｒｒ以下）または真空環境で様々なチャンバ内で処理され、様々なチャンバ間で移送され得る。したがって、処理システム１００は、ウェハのいくつかの処理のための統合されたソリューションを提供することができる。
［００１６］本明細書で提供される教示に従って適切に改変され得る処理システムの例には、カリフォルニア州サンタクララにあるアプライドマテリアルズ社から市販されているＥｎｄｕｒａ（登録商標）、Ｐｒｏｄｕｃｅｒ（登録商標）またはＣｅｎｔｕｒａ（登録商標）統合処理システムまたは他の適切な処理システムが含まれる。他の処理システム（他の製造業者からのものを含む）が、本明細書に記載された態様から利益を得るように適合され得ることが企図される。
［００１７］図１の図示の例では、ファクトリインターフェース１０２は、ウェハの移送を容易にするために、ドッキングステーション１４０およびファクトリインターフェースロボット１４２を含む。ドッキングステーション１４０は、１つ以上の前方開口式一体型ポッド（ＦＯＵＰ）１４４を受け入れるように構成されている。いくつかの例では、各ファクトリインターフェースロボット１４２は、一般に、ウェハをファクトリインターフェース１０２からロードロックチャンバ１０４、１０６に移送するように構成された、それぞれのファクトリインターフェースロボット１４２の一端に配置されたブレード１４８を備える。
［００１８］ロードロックチャンバ１０４、１０６は、ファクトリインターフェース１０２に連結されたそれぞれのポート１５０、１５２と、移送チャンバ１０８に連結されたそれぞれのポート１５４、１５６とを有する。移送チャンバ１０８は、保持チャンバ１１６、１１８に連結されたそれぞれのポート１５８、１６０と、処理チャンバ１２０、１２２に連結されたそれぞれのポート１６２、１６４とを、さらに有する。同様に、移送チャンバ１１０は、保持チャンバ１１６、１１８に連結されたそれぞれのポート１６６、１６８と、処理チャンバ１２４、１２６、１２８、１３０に連結されたそれぞれのポート１７０、１７２、１７４、１７６とを有する。ポート１５４、１５６、１５８、１６０、１６２、１６４、１６６、１６８、１７０、１７２、１７４、１７６は、例えば、移送ロボット１１２、１１４によってウェハを通過させるための、かつ、それぞれのチャンバ間にシールを提供して、ガスがそれぞれのチャンバ間を通るのを防ぐための、スリットバルブを備えたスリットバルブ開口部であり得る。一般に、ウェハを通過させるために任意のポートが開く。それ以外の場合、ポートは閉じられる。
［００１９］ロードロックチャンバ１０４、１０６、移送チャンバ１０８、１１０、保持チャンバ１１６、１１８、および処理チャンバ１２０、１２２、１２４、１２６、１２８、１３０は、ガスおよび圧力制御システム（具体的には示されていない）に流体連結され得る。ガスおよび圧力制御システムは、１つ以上のガスポンプ（例えば、ターボポンプ、クライオポンプ、粗引きポンプ）、ガス源、様々なバルブ、および様々なチャンバに流体連結された導管を含むことができる。動作中、ファクトリインターフェースロボット１４２は、ウェハをＦＯＵＰ１４４からポート１５０または１５２を介してロードロックチャンバ１０４または１０６に移送する。次に、ガスおよび圧力制御システムは、ロードロックチャンバ１０４または１０６をポンプダウンする。さらに、ガスおよび圧力制御システムは、移送チャンバ１０８、１１０および保持チャンバ１１６、１１８を内部の低圧または真空環境（不活性ガスを含み得る）で維持する。したがって、ロードロックチャンバ１０４または１０６のポンプダウンは、例えば、ファクトリインターフェース１０２の大気環境と移送チャンバ１０８の低圧または真空環境との間で、ウェハを渡すことを容易にする。
［００２０］ポンプダウンされたロードロックチャンバ１０４または１０６内のウェハを、移送ロボット１１２が、ポート１５４または１５６を介して、ロードロックチャンバ１０４または１０６から移送チャンバ１０８に移送する。次に、移送ロボット１１２は、処理のためにそれぞれのポート１６２、１６４を介して処理チャンバ１２０、１２２のいずれかに、さらなる移送を待って保持するためにそれぞれのポート１５８、１６０を介して保持チャンバ１１６、１１８のいずれかに、および／またはそれらの間で、ウェハを移送することができる。同様に、移送ロボット１１４は、ポート１６６または１６８を介して保持チャンバ１１６または１１８内のウェハにアクセスすることができ、処理のためにそれぞれのポート１７０、１７２、１７４、１７６を介して処理チャンバ１２４、１２６、１２８、１３０のいずれかに、さらなる移送を待って保持するためにそれぞれのポート１６６、１６８を介して保持チャンバ１１６、１１８のいずれかに、および／またはそれらの間で、ウェハを移送することができる。様々なチャンバ内およびチャンバ間でのウェハの移送および保持は、ガスおよび圧力制御システムによって提供される低圧または真空環境で行うことができる。
［００２１］処理チャンバ１２０、１２２、１２４、１２６、１２８、１３０は、ウェハを処理するための任意の適切なチャンバであり得る。いくつかの例では、処理チャンバ１２２は、洗浄プロセスを実行することができ、処理チャンバ１２０は、エッチングプロセスを実行することができ、処理チャンバ１２４、１２６、１２８、１３０は、それぞれのエピタキシャル成長プロセスを実行することができる。処理チャンバ１２２は、カリフォルニア州サンタクララのアプライドマテリアルズから入手可能なＳｉＣｏＮｉ（商標）前洗浄チャンバであり得る。処理チャンバ１２０は、カリフォルニア州サンタクララのアプライドマテリアルズから入手可能なＳｅｌｅｃｔｒａ（商標）エッチングチャンバであり得る。
［００２２］システムコントローラ１９０が、処理システム１００またはその構成要素を制御するために処理システム１００に連結されている。例えば、システムコントローラ１９０は、処理システム１００のチャンバ１０４、１０６、１０８、１１６、１１８、１１０、１２０、１２２、１２４、１２６、１２８、１３０の直接制御を使用して、またはチャンバ１０４、１０６、１０８、１１６、１１８、１１０、１２０、１２２、１２４、１２６、１２８、１３０に関連付けられたコントローラを制御することによって、処理システム１００の動作を制御することができる。動作中、システムコントローラ１９０は、それぞれのチャンバからのデータ収集およびフィードバックが、処理システム１００のパフォーマンスを調整することを可能にする。
［００２３］システムコントローラ１９０は、一般に、中央処理装置（ＣＰＵ）１９２、メモリ１９４、およびサポート回路１９６を含む。ＣＰＵ１９２は、産業環境で使用することができる任意の形態の汎用プロセッサの１つであり得る。メモリ１９４、すなわち非一時的なコンピュータ可読媒体は、ＣＰＵ１９２によってアクセス可能であり、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）などのメモリ、フロッピーディスク、ハードディスク、またはローカルもしくはリモートの他の形式のデジタルストレージのうちの１つ以上であってよい。サポート回路１９６は、ＣＰＵ１９２に連結され、キャッシュ、クロック回路、入力／出力サブシステム、電源などを含み得る。本明細書に開示される様々な方法は、一般に、例えばソフトウェアルーチンとして、メモリ１９４（または特定の処理チャンバのメモリ）に格納されたコンピュータ命令コードを実行するＣＰＵ１９２によって、ＣＰＵ１９２の制御下で実施され得る。コンピュータ命令コードがＣＰＵ１９２によって実行されるとき、ＣＰＵ１９２は、様々な方法に従ってプロセスを実行するようにチャンバを制御する。
［００２４］他の処理システムは、他の構成にすることができる。例えば、より多くのまたはより少ない処理チャンバが、移送装置に連結されてもよい。図示の例では、移送装置は、移送チャンバ１０８、１１０および保持チャンバ１１６、１１８を含む。他の例では、より多くのもしくはより少ない移送チャンバ（例えば、１つの移送チャンバ）および／またはより多くのもしくはより少ない保持チャンバ（例えば、保持チャンバなし）が、処理システムにおける移送装置として実施され得る。
［００２５］図２は、本開示の１つ以上の実施態様による半導体構造３００を形成する方法２００のプロセスフロー図である。図３Ａおよび図３Ｂは、方法２００の様々な状態に対応する半導体構造３００の一部の断面図である。図３Ａおよび図３Ｂは、半導体構造３００の部分的な概略図のみを示し、半導体構造３００は、図に示されるような態様を有する任意の数のトランジスタセクションおよび追加の材料を含み得ることを理解されたい。図２に示される方法ステップは、順次的に記載されているが、省略および／もしくは追加された、ならびに／または別の望ましい順序で再配置された１つ以上の方法ステップを含む他のプロセスシーケンスが、本明細書に提供される本開示の実施形態の範囲内にあることにも、留意されたい。
［００２６］方法２００は、基板３０２の表面を前洗浄するためのブロック２１０の前洗浄プロセスから始まる。前洗浄プロセスは、ＮＨ４ＯＨ（水酸化アンモニウム）、Ｈ２Ｏ２（過酸化水素）、およびＨ２Ｏ（水）を含むスタンダードクリーン１（ＳＣ１）エッチング溶液などのエッチング溶液を使用するウェットエッチングプロセスによって、またはドライエッチングプロセス、例えば、基板３０２の表面がＮ２、ＮＦ３、およびＮＨ３プラズマ副生成物に曝される、ＳｉＣｏｎｉ（商標）遠隔プラズマ支援ドライエッチングプロセスによって、基板３０２の表面をエッチングすることを含み得る。前洗浄プロセスは、図１に示す処理チャンバ１２２または１２０などの前洗浄チャンバで実行できる。
［００２７］ブロック２２０において、図３Ａに示されるように、界面形成プロセスが実行されて、基板３０２の前洗浄された表面上に界面層３０４を形成する。界面形成プロセスは、亜酸化窒素（Ｎ２Ｏ）ガスを利用する改良されたインシトゥ（その場）蒸気発生（ｅＩＳＳＧ）プロセスなどの適切な熱酸化プロセスを含み得る。ブロック２２０で形成された界面層３０４は、薄いアモルファス酸化ケイ素（ＳｉＯ２）層であり、酸化ケイ素の１つ以上の単分子層に対応する、約３Åから約１０Åの間、例えば約５Åの、厚さを有する。いくつかの実施形態では、界面層３０４は、Ｈ２およびＯ２ガスを利用するインシトゥ蒸気発生（ＩＳＳＧ）プロセス、またはＮＨ３およびＯ２ガスを利用する高速熱酸化（ＲＴＯ）プロセスによって形成され得る。界面層３０４は、その上に堆積される高誘電率誘電体材料層の核形成層として機能し、基板３０２と高誘電率誘電体材料層の間の界面の品質（例えば、界面状態密度、蓄積容量、周波数分散、およびリーク電流など）を改善し得る。界面形成プロセスは、図１に示す処理チャンバ１２０、１２２、１２４、１２６、１２８、または１３０などの処理チャンバで実行することができる。
［００２８］いくつかの実施形態では、ブロック２２０の界面形成プロセスは省略され、界面層３０４は、基板３０２上に高誘電率誘電体材料層を堆積する前に形成されない。その場合、界面層３０４は、基板３０２上に堆積された高誘電率誘電体材料層を通して基板３０２を熱酸化する、以下に説明するブロック２５０またはブロック２９０の熱酸化プロセスによって形成される。ブロック２５０またはブロック２９０の熱酸化プロセスによって形成された界面層３０４は、信頼できるデバイス特性（例えば、界面状態密度、蓄積容量、周波数分散、およびリーク電流など）を確保し、高誘電率誘電体材料層から基板３０２への原子拡散を低減するのに十分な厚さであり得、約０．３ｎｍから約１ｎｍの間、例えば約０．５ｎｍの厚さを有する。
［００２９］ブロック２３０では、堆積プロセスが実行されて、半導体構造３００の露出表面（すなわち、界面層３０４がブロック２２０で形成される場合は、図３Ｂに示されるような界面層３０４、そして界面層３０４がブロック２２０で形成されない場合は、基板３０２）上に高誘電率誘電体層３０６が堆積される。高誘電率誘電体層３０６は、二酸化ハフニウム（ＨｆＯ２）、二酸化ジルコニウム（ＺｒＯ２）、酸化イッテルビウム（Ｙ２Ｏ３）、または酸化アルミニウム（Ａｌ２Ｏ３）などの高誘電率誘電体材料で形成され得る。堆積プロセスは、金属含有前駆体および酸素含有前駆体が半導体構造３００の露出表面に交互に送達される原子層堆積（ＡＬＤ）プロセスを含み得る。いくつかの実施形態では、金属含有前駆体は、酸素含有前駆体を送達する前にパージされる。金属は、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）などの遷移金属、ランタン（Ｌａ）、イッテルビウム（Ｙｂ）、イットリウム（Ｙ）などの希土類金属、ストロンチウム（Ｓｒ）などのアルカリ土類金属、またはアルミニウム（Ａｌ）などの他の金属であり得る。酸化剤については、金属と反応することができる任意の酸素含有前駆体を使用することができる。例えば、酸素含有前駆体は、水、二原子酸素、オゾン、ヒドロキシル含有前駆体もしくはアルコール、窒素および酸素含有前駆体、ローカルもしくはリモートで強化された酸素を含むプラズマ強化された酸素、または基板３０２上に金属の酸化物の層を生成するために金属に組み込まれ得る酸素を含む任意の他の材料であり得るか、またはそれらを含み得る。一例では、二酸化ハフニウム（ＨｆＯ２）層を形成するために、金属含有前駆体は四塩化ハフニウム（ＨｆＣｌ４）であり、酸化剤は水（Ｈ２Ｏ）である。ＡＬＤプロセスは、約２００℃から約４００℃の間、例えば約２７０℃の温度で、実行することができる。ＡＬＤプロセスによって堆積された高誘電率誘電体層３０６は、アモルファスであり得、約１０Åから約３０Åの間の厚さを有し得る。堆積プロセスは、図１に示す処理チャンバ１２０、１２２、１２４、１２６、１２８、または１３０などの処理チャンバで実行することができる。
［００３０］ブロック２４０では、任意選択の堆積後アニールプロセスが実行されて、堆積直後の高誘電率誘電体層３０６を硬化および高密度化する。堆積直後のアモルファス高誘電率誘電体層３０６の結晶化が、起こり得る。堆積後アニールプロセスは、カリフォルニア州サンタクララにあるアプライドマテリアルズ社から入手可能なＲＡＤＯＸ（商標）チャンバなどの高速熱処理（ＲＴＰ）チャンバで実行される、窒素（Ｎ２）およびアルゴン（Ａｒ）雰囲気などの不活性雰囲気での熱アニールプロセスを含み得る。ＲＴＰチャンバは、図１に示す処理チャンバ１２０、１２２、１２４、１２６、１２８、および１３０のいずれかであり得る。堆積後アニールプロセスは、界面層３０４および高誘電率誘電体層３０６を熱的に硬化および高密度化することができる。
［００３１］堆積後アニールプロセスは、約１秒間～約６０秒間、約５００℃から約８００℃の間の温度で、および約０．０１Ｔｏｒｒから１０Ｔｏｒｒの間の圧力で実行できる。
［００３２］ブロック２５０では、ブロック２４０の堆積後アニールプロセスの代わりに、任意選択の再酸化プロセスが実行されて、基板３０２を熱酸化する。再酸化プロセスは、カリフォルニア州サンタクララにあるアプライドマテリアルズ社から入手可能なＲＡＤＯＸ（商標）チャンバなどの高速熱処理（ＲＴＰ）チャンバで実行される、酸素（Ｏ２）、亜酸化窒素（Ｎ２Ｏ）、およびＨ２雰囲気での熱アニールプロセスを含み得る。ＲＴＰチャンバは、図１に示す処理チャンバ１２０、１２２、１２４、１２６、１２８、および１３０のいずれかであり得る。ブロック２５０の再酸化プロセスは、高誘電率誘電体層３０６を通して下にある層を熱酸化することができ、したがって、界面層３０４がブロック２２０で形成されている場合、界面層３０４を約３Åから約１０Åの間の厚さまで厚くすることができ、界面層３０４がブロック２２０で形成されていない場合、高誘電率誘電体層３０６との界面近くの基板３０２内に界面層３０４を形成することができる。
［００３３］再酸化プロセスは、約１秒間～約３０秒間、約４００℃から約９００℃の間の温度で、および約０．０１Ｔｏｒｒから１００Ｔｏｒｒの間の圧力で実行できる。
［００３４］ブロック２６０において、プラズマ窒化プロセスが実行されて、窒素原子を、高誘電率誘電体層３０６の空孔および欠陥に挿入する。プラズマ窒化プロセスは、カリフォルニア州サンタクララにあるアプライドマテリアルズ社から入手可能なＣＥＮＴＵＲＡ（登録商標）ＤＰＮチャンバなどのＤＰＮチャンバで実行されるデカップルド（ｄｅｃｏｕｐｌｅｄ）プラズマ窒化（ＤＰＮ）プロセスであり得る。ＤＰＮチャンバは、図１に示す処理チャンバ１２０、１２２、１２４、１２６、１２８、および１３０のいずれかであり得る。プラズマ窒化プロセスは、高誘電率誘電体層３０６を窒素プラズマに曝し、これにより、窒素ラジカルまたは窒素原子が、高誘電率誘電体層３０６の厚さ全体にわたって、高誘電率誘電体層３０６内に組み込まれることが可能になる。プラズマ窒化プロセス中に、窒素原子は、酸素（Ｏ）と準安定結合を形成することができる。プラズマプロセスで使用できるガスには、窒素（Ｎ２）、アンモニア（ＮＨ３）、またはそれらの混合物などの窒素含有ガスが含まれる。一例では、窒素ガスは、約３％から約８％の窒素（Ｎ２）と混合されたアンモニア（ＮＨ３）である。プラズマ窒化プロセスは、堆積直後の高誘電率誘電体層３０６の空孔および欠陥への窒素の取り込みの結果として高誘電率誘電体層３０６の厚さを変化させることがない。
［００３５］窒化プロセスは、約０℃から約５００℃の間の温度で、約１０秒間～約３００秒間、実行できる。
［００３６］ブロック２７０において、任意選択の熱窒化プロセスが実行されて、窒素原子を、プラズマ窒化された高誘電率誘電体層３０６の空孔および欠陥にさらに挿入する。熱窒化プロセスは、カリフォルニア州サンタクララにあるアプライドマテリアルズ社から入手可能なＲＡＤＯＸ（商標）チャンバなどの高速熱処理（ＲＴＰ）チャンバで実行される、アンモニア（ＮＨ３）雰囲気での熱アニールプロセスを含み得る。ＲＴＰチャンバは、図１に示す処理チャンバ１２０、１２２、１２４、１２６、１２８、および１３０のいずれかであり得る。
［００３７］熱窒化プロセスは、約１０秒間～約３００秒間、約７００℃から約９００℃の間の温度で、および約１０Ｔｏｒｒから７４０Ｔｏｒｒの間の圧力で実行できる。
［００３８］ブロック２８０では、窒化後アニールプロセスが実行されて、プラズマ窒化された高誘電率誘電体層３０６内の残りの化学結合を不動態化する。窒化後アニールプロセスは、カリフォルニア州サンタクララにあるアプライドマテリアルズ社から入手可能なＲＡＤＯＸ（商標）チャンバなどの高速熱処理（ＲＴＰ）チャンバで実行される、窒素（Ｎ２）およびアルゴン（Ａｒ）雰囲気でのスパイク熱アニールプロセスを含み得る。ＲＴＰチャンバは、図１に示す処理チャンバ１２０、１２２、１２４、１２６、１２８、および１３０のいずれかであり得る。窒化後アニールプロセスは、ブロック２４０のプラズマ窒化プロセスで形成された準安定窒素結合を不動態化することができ、アモルファス高誘電率誘電体層３０６の結晶化が、起こり得る。
［００３９］スパイク熱アニールプロセスは、約１秒間～約３０秒間、約７００℃から約８５０℃の間の温度で、および約１０Ｔｏｒｒから７４０Ｔｏｒｒの間の圧力で実行できる。
［００４０］ブロック２９０では、ブロック２８０の窒化後アニールプロセスの代わりに、窒化後アニールおよび再酸化プロセスが実行されて、ブロック２８０のように、高誘電率誘電体層３０６内の残りの化学結合を不動態化すると同時に、ブロック２５０のように、基板３０２を熱酸化する。ブロック２９０における窒化後アニールおよび再酸化プロセスは、ブロック２５０における再酸化プロセスと同じである。したがって、ブロック２９０における窒化後アニールおよび再酸化プロセスの詳細は、ここでは省略される。
［００４１］本明細書に記載の実施形態では、高品質の薄い高誘電率誘電体材料層を形成するシステムおよび方法が、提供される。このような高誘電率誘電体材料層の特性が、十分に制御できる。例えば、ブロック２６０および２７０における窒化プロセスは、高誘電率誘電体層３０６への約３原子％から約２０原子％の間の窒素取り込みを提供して、より多くの窒素取り込みよりも高いκ値、およびより少ない窒素取り込みよりも優れた構造安定化を達成するように、制御され得る。ブロック２４０、２７０、２８０、および２９０のアニールプロセスはまた、高誘電率誘電体層３０６を通るリーク電流を低減するために、約２０Åよりも大きいサイズを有する粒子を高誘電率誘電体層３０６に提供するように制御され得る。
［００４２］上記は本開示の実施形態に向けられているが、本開示の他のさらなる実施形態が、その基本的な範囲から逸脱することなく考案され、その範囲は、以下の特許請求の範囲によって決定される。
１００ 処理システム
１０２ ファクトリインターフェース
１０４ ロードロックチャンバ
１０６ ロードロックチャンバ
１０８ 移送チャンバ
１１０ 移送チャンバ
１１２ 移送ロボット
１１４ 移送ロボット
１１６ チャンバ
１１８ チャンバ
１２０ 処理チャンバ
１２２ 処理チャンバ
１２４ 処理チャンバ
１２６ 処理チャンバ
１２８ 処理チャンバ
１３０ 処理チャンバ
１４０ ステーション
１４２ ファクトリインターフェースロボット
１４４ 前方開口式一体型ポッド（ＦＯＵＰ）
１４８ ブレード
１５０ ポート
１５２ それぞれのポート
１５４ ポート
１５６ ポート
１５８ ポート
１６０ ポート
１６２ ポート
１６４ ポート
１６６ ポート
１６８ ポート
１７０ ポート
１７２ ポート
１７４ ポート
１７６ ポート
１９０ システムコントローラ
１９２ 中央処理装置（ＣＰＵ）
１９４ メモリ
１９６ サポート回路
２００ 方法
２１０ ブロック
２２０ ブロック
２３０ ブロック
２４０ ブロック
２５０ ブロック
２６０ ブロック
２７０ ブロック
２８０ ブロック
２９０ ブロック
３００ 半導体構造
３０２ 基板
３０４ 界面層
３０６ ゲート誘電体層
４００ 方法
４１０ ブロック
４２０ ブロック
４３０ ブロック
４４０ ブロック
４５０ ブロック
４６０ ブロック
４８０ ブロック
５００ 金属ゲート構造
５０２ 誘電体キャップ層
５０４ 犠牲シリコンキャップ層
５０６ 金属層

Claims (20)

  1. 半導体構造を形成する方法であって、
    基板の表面を前洗浄することと、
    前記基板の前洗浄された前記表面上に界面層を形成することと、
    前記界面層上に高誘電率誘電体層を堆積させることと、
    堆積された前記高誘電率誘電体層内に窒素原子を挿入するように、プラズマ窒化プロセスを実行することと、
    プラズマ窒化された前記高誘電率誘電体層内の化学結合を不動態化するように、窒化後アニールプロセスを実行することと、
    を含む半導体構造を形成することを含む方法。
  2. 前記半導体構造を形成することが、真空を破壊することなく処理システム内で実行される、請求項１に記載の方法。
  3. 前記界面層が、酸化ケイ素（ＳｉＯ２）を含み、
    前記界面層を形成することが、亜酸化窒素（Ｎ２Ｏ）ガスを利用して前記基板を熱酸化することを含む、請求項１に記載の方法。
  4. 前記高誘電率誘電体層が、酸化ハフニウム（ＨｆＯ２）を含む、請求項１に記載の方法。
  5. 前記プラズマ窒化プロセスが、堆積された前記高誘電率誘電体層を、窒素（Ｎ２）およびアンモニア（ＮＨ３）ガスの混合物を使用した窒素プラズマに曝すことを含む、請求項１に記載の方法。
  6. 前記窒化後アニールプロセスが、堆積された前記高誘電率誘電体層を、７００℃から８５０℃の間の温度で、窒素（Ｎ２）およびアルゴン（Ａｒ）雰囲気中でスパイクアニールすることを含む、請求項１に記載の方法。
  7. 堆積された前記高誘電率誘電体層を硬化および高密度化するように、前記プラズマ窒化プロセスの前に堆積後アニールプロセスを実行することを、さらに含む、請求項１に記載の方法。
  8. 前記堆積後アニールプロセスが、堆積された前記高誘電率誘電体層を、５００℃から８００℃の間の温度で、窒素（Ｎ２）およびアルゴン（Ａｒ）雰囲気中でアニールすることを含む、請求項７に記載の方法。
  9. プラズマ窒化された前記高誘電率誘電体層内に窒素原子をさらに挿入するように、前記窒化後アニールプロセスの前に熱窒化プロセスを実行することを、さらに含む、請求項１に記載の方法。
  10. 前記熱窒化プロセスが、プラズマ窒化された前記高誘電率誘電体層を、７００℃から９００℃の間の温度で、アンモニア（ＮＨ３）雰囲気中でアニールすることを含む、請求項９に記載の方法。
  11. 半導体構造を形成する方法であって、
    基板の表面を前洗浄することと、
    前記基板上に高誘電率誘電体層を堆積させることと、
    堆積された前記高誘電率誘電体層内に窒素原子を挿入するように、プラズマ窒化プロセスを実行することと、
    を含む半導体構造を形成することを含む方法。
  12. 前記半導体構造を形成することが、真空を破壊することなく処理システム内で実行される、請求項１１に記載の方法。
  13. 亜酸化窒素（Ｎ２Ｏ）ガスを利用して前記基板を熱酸化することを含む、前記基板の前洗浄された前記表面上に界面層を形成することを、さらに含み、前記界面層が、酸化ケイ素（ＳｉＯ２）を含む、請求項１１に記載の方法。
  14. 前記高誘電率誘電体層が、酸化ハフニウム（ＨｆＯ２）を含む、請求項１１に記載の方法。
  15. 前記プラズマ窒化プロセスが、堆積された前記高誘電率誘電体層を、窒素（Ｎ２）およびアンモニア（ＮＨ３）ガスの混合物を使用した窒素プラズマに曝すことを含む、請求項１１に記載の方法。
  16. 前記基板を熱酸化するように、前記プラズマ窒化プロセスの前に再酸化プロセスを実行することと、
    プラズマ窒化された前記高誘電率誘電体層内の化学結合を不動態化するように、前記プラズマ窒化プロセスに続いて窒化後アニールプロセスを実行することと、
    をさらに含む、請求項１１に記載の方法。
  17. 前記再酸化プロセスが、前記高誘電率誘電体層を、４００℃から９００℃の間の温度で、酸素（Ｏ２）、亜酸化窒素（Ｎ２Ｏ）、およびＨ２雰囲気中でアニールすることを含み、
    前記窒化後アニールプロセスが、プラズマ窒化された前記高誘電率誘電体層を、７００℃から８５０℃の間の温度で、窒素（Ｎ２）およびアルゴン（Ａｒ）雰囲気中でスパイクアニールすることを含む、請求項１６に記載の方法。
  18. プラズマ窒化された前記高誘電率誘電体層内の残りの化学結合を不動態化し、前記基板を熱酸化するように、前記プラズマ窒化プロセスに続いて再酸化プロセスを実行することを、さらに含む、請求項１１に記載の方法。
  19. 前記再酸化プロセスが、前記高誘電率誘電体層を、４００℃から９００℃の間の温度で、酸素（Ｏ２）、亜酸化窒素（Ｎ２Ｏ）、およびＨ２雰囲気中でアニールすることを含む、請求項１８に記載の方法。
  20. 第１の処理チャンバ、
    第２の処理チャンバ、
    第３の処理チャンバ、
    第４の処理チャンバ、
    第５の処理チャンバ、および
    システムコントローラ、
    を備える処理システムであって、前記システムコントローラが、
    前記第１の処理チャンバ内で、基板の表面を前洗浄することと、
    前記第２の処理チャンバ内で、界面層を、前記基板の前洗浄された前記表面上に形成することと、
    前記第３の処理チャンバ内で、前記界面層上に高誘電率誘電体層を堆積させることと、
    堆積された前記高誘電率誘電体層を、前記第４の処理チャンバ内で、窒素プラズマに曝すことと、
    プラズマ窒化された前記高誘電率誘電体層を、前記第５の処理チャンバ内で、アニールすることと、
    を行うように構成されており、
    前記基板が、前記処理システム内の真空環境を破壊することなく、前記第１の処理チャンバ、前記第２の処理チャンバ、前記第３の処理チャンバ、前記第４の処理チャンバ、および前記第５の処理チャンバの間で移送される、処理システム。
JP2021181057A 2020-11-06 2021-11-05 材料構造を改良するための処理 Active JP7313414B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023113451A JP2023164786A (ja) 2020-11-06 2023-07-11 材料構造を改良するための処理

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/092,039 US20210057215A1 (en) 2019-05-03 2020-11-06 Treatments to enhance material structures
US17/092,039 2020-11-06

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023113451A Division JP2023164786A (ja) 2020-11-06 2023-07-11 材料構造を改良するための処理

Publications (2)

Publication Number Publication Date
JP2022077990A true JP2022077990A (ja) 2022-05-24
JP7313414B2 JP7313414B2 (ja) 2023-07-24

Family

ID=81363344

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021181057A Active JP7313414B2 (ja) 2020-11-06 2021-11-05 材料構造を改良するための処理
JP2023113451A Pending JP2023164786A (ja) 2020-11-06 2023-07-11 材料構造を改良するための処理

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023113451A Pending JP2023164786A (ja) 2020-11-06 2023-07-11 材料構造を改良するための処理

Country Status (4)

Country Link
JP (2) JP7313414B2 (ja)
KR (1) KR20220061894A (ja)
CN (1) CN114446767A (ja)
TW (1) TW202349456A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322900A (ja) * 2004-04-09 2005-11-17 Tokyo Electron Ltd ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム
JP2007088401A (ja) * 2005-08-25 2007-04-05 Tokyo Electron Ltd 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
JP2008500741A (ja) * 2004-05-21 2008-01-10 アプライド　マテリアルズ　インコーポレイテッド 高誘電率誘電体材料の安定化
JP2009506537A (ja) * 2005-08-23 2009-02-12 アプライド マテリアルズ インコーポレイテッド ゲート誘電体層の高ｋ窒化物形成における窒素プロファイルエンジニアリング
JP2009529789A (ja) * 2006-03-09 2009-08-20 アプライド マテリアルズ インコーポレイテッド 低エネルギープラズマシステムを用いた高誘電率トランジスタゲートを製造するための方法及び装置
JP2009536459A (ja) * 2006-05-05 2009-10-08 アプライド マテリアルズ インコーポレイテッド 電界効果トランジスタのゲート誘電体の製造方法
JP2013058559A (ja) * 2011-09-07 2013-03-28 Tokyo Electron Ltd 半導体装置の製造方法及び基板処理システム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322900A (ja) * 2004-04-09 2005-11-17 Tokyo Electron Ltd ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム
JP2008500741A (ja) * 2004-05-21 2008-01-10 アプライド　マテリアルズ　インコーポレイテッド 高誘電率誘電体材料の安定化
JP2009506537A (ja) * 2005-08-23 2009-02-12 アプライド マテリアルズ インコーポレイテッド ゲート誘電体層の高ｋ窒化物形成における窒素プロファイルエンジニアリング
JP2007088401A (ja) * 2005-08-25 2007-04-05 Tokyo Electron Ltd 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
JP2009529789A (ja) * 2006-03-09 2009-08-20 アプライド マテリアルズ インコーポレイテッド 低エネルギープラズマシステムを用いた高誘電率トランジスタゲートを製造するための方法及び装置
JP2009536459A (ja) * 2006-05-05 2009-10-08 アプライド マテリアルズ インコーポレイテッド 電界効果トランジスタのゲート誘電体の製造方法
JP2013058559A (ja) * 2011-09-07 2013-03-28 Tokyo Electron Ltd 半導体装置の製造方法及び基板処理システム

Also Published As

Publication number Publication date
JP2023164786A (ja) 2023-11-14
CN114446767A (zh) 2022-05-06
KR20220061894A (ko) 2022-05-13
JP7313414B2 (ja) 2023-07-24
TW202349456A (zh) 2023-12-16
TW202223992A (zh) 2022-06-16

Similar Documents

Publication Publication Date Title
US7601648B2 (en) Method for fabricating an integrated gate dielectric layer for field effect transistors
US7910497B2 (en) Method of forming dielectric layers on a substrate and apparatus therefor
US20080014759A1 (en) Method for fabricating a gate dielectric layer utilized in a gate structure
US20060153995A1 (en) Method for fabricating a dielectric stack
JP2024508640A (ja) 双極子膜を用いたｍｏｓｆｅｔゲートエンジニアリング
WO2022187299A1 (en) Treatments to improve device performance
US11955332B2 (en) Treatments to enhance material structures
JP7313414B2 (ja) 材料構造を改良するための処理
TWI837538B (zh) 增強材料結構的處理
US20210057215A1 (en) Treatments to enhance material structures
US20210193468A1 (en) Treatments To Improve Device Performance
US20240234133A1 (en) Treatments to enhance material structures
TW202416357A (zh) 增強材料結構的處理
JP7210682B2 (ja) 材料構造を改良するための処理
TW202418358A (zh) 增強材料結構的處理
TW202247357A (zh) 用於環繞式閘極fet架構之臨界電壓調變
JP2024520404A (ja) アモルファスシリコンベース取り除きおよびシールｅｏｔ
CN116918070A (zh) 具有偶极膜的mosfet栅极工程

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221213

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20230316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230711

R150 Certificate of patent or registration of utility model

Ref document number: 7313414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150