JP2022075146A - Ｄｃｄｃコンバータ - Google Patents

Abstract

【課題】コストの上昇を抑制しつつ、過電流の発生時に回路をより確実に遮断する。【解決手段】本開示のＤＣＤＣコンバータ１００は、ＧａＮスイッチング素子を駆動用スイッチング素子として有する。ＤＣＤＣコンバータ１００は、電圧変換動作時に第１導電路１を介してＧａＮスイッチング素子に電流が流れる構成である。第１導電路１には、遮断用スイッチング素子４１が設けられる。過電流検知部４３が第１導電路１の過電流を検知した場合に、駆動部４４が遮断用スイッチング素子４１をオフにする。遮断用スイッチング素子４１は、ＧａＮスイッチング素子よりも短絡耐量が大きい。【選択図】図１

Description

本開示はＤＣＤＣコンバータに関するものである。

従来、ＧａＮ（Gallium Nitride）を用いて形成されたＧａＮスイッチング素子が知られている。ＧａＮスイッチング素子は、Ｓｉ（Silicon）やＳｉＣ（Silicon Carbide）を用いて形成されたスイッチング素子などと比較して、短絡耐量が小さい。このため、ＧａＮスイッチング素子は、短絡した場合に、オフに切り替えられる前に故障して、短絡状態のまま維持されるおそれがある。そこで、特許文献１では、過電流が生じた場合に即座に遮断させる保護回路を、ＧａＮスイッチング素子に一体化させたスイッチ回路が提案されている。また、特許文献１では、このスイッチ回路のペアを互いに直列に接続してブリッジ回路を構成し、ＤＣＤＣコンバータに利用する例が示されている。

特表２０１９－２１８４１５号公報

しかし、特許文献１の構成では、ＧａＮスイッチング素子ごとに保護回路を設けることとなるため、コストの上昇につながりやすいという問題がある。

そこで、本開示では、コストの上昇を抑制しつつ、過電流の発生時に回路をより確実に遮断することが可能なＤＣＤＣコンバータの提供を目的とする。

本開示の一つであるＤＣＤＣコンバータは、
ＧａＮスイッチング素子を駆動用スイッチング素子として有するＤＣＤＣコンバータであって、
前記ＧａＮスイッチング素子のスイッチング動作により第１導電路に印加された電圧を変換して第２導電路に出力電圧を印加する電圧変換動作を行う電圧変換部と、
前記第１導電路に設けられる遮断用スイッチング素子と、
前記第１導電路の過電流を検知する過電流検知部と、
前記過電流検知部が過電流を検知した場合に、前記遮断用スイッチング素子をオフにする駆動部と、
を備え、
前記電圧変換動作時に前記第１導電路を介して前記ＧａＮスイッチング素子に電流が流れる構成であり、
前記遮断用スイッチング素子は、前記ＧａＮスイッチング素子よりも短絡耐量が大きい。

本開示の一つであるＤＣＤＣコンバータは、コストの上昇を抑制しつつ、過電流の発生時に回路をより確実に遮断することができる。

図１は、本開示の第１実施形態のＤＣＤＣコンバータを概略的に例示するブロック図である。 図２は、第１実施形態のＤＣＤＣコンバータにおいて、第１スイッチ素子、第２スイッチ素子、第３スイッチ素子、及び第４スイッチ素子のそれぞれをオンとオフに切り替えるタイミングを示すタイミングチャートである。 図３は、過電流の検知に基づいて遮断用スイッチング素子をオフに切り替えるタイミングを示すタイミングチャートである。

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。

〔１〕ＧａＮスイッチング素子を駆動用スイッチング素子として有するＤＣＤＣコンバータであって、前記ＧａＮスイッチング素子のスイッチング動作により第１導電路に印加された電圧を変換して第２導電路に出力電圧を印加する電圧変換動作を行う電圧変換部と、前記第１導電路に設けられる遮断用スイッチング素子と、前記第１導電路の過電流を検知する過電流検知部と、前記過電流検知部が過電流を検知した場合に、前記遮断用スイッチング素子をオフにする駆動部と、を備え、前記電圧変換動作時に前記第１導電路を介して前記ＧａＮスイッチング素子に電流が流れる構成であり、前記遮断用スイッチング素子は、前記ＧａＮスイッチング素子よりも短絡耐量が大きいＤＣＤＣコンバータ。

この構成によれば、第１導電路に過電流が生じた場合に、第１導電路に設けられた遮断用スイッチング素子がオフとされる。遮断用スイッチング素子は、ＧａＮスイッチング素子よりも短絡耐量が大きい。このため、仮に、ＧａＮスイッチング素子が過電流によって故障してオンのまま維持されたとしても、遮断用スイッチング素子によって第１導電路の電流を遮断させることができる。また、この構成によれば、ＧａＮスイッチング素子の数にかかわらず、１つの遮断用スイッチング素子によって第１導電路の電流を遮断することができる。よって、ＧａＮスイッチング素子ごとに保護回路を設ける構成と比較して、コストの上昇を抑えることができる。

〔２〕前記遮断用スイッチング素子は、Ｓｉ－ＦＥＴ又はＳｉＣ－ＦＥＴである〔１〕に記載のＤＣＤＣコンバータ。

この構成によれば、遮断用スイッチング素子としてＳｉ－ＦＥＴ又はＳｉＣ－ＦＥＴが用いられるので、過電流によって遮断用スイッチング素子が故障する前に第１導電路に流れる電流をより確実に遮断させることができる。

〔３〕前記第１導電路は、一対の一方側導電路を有しており、前記ＧａＮスイッチング素子として、前記一対の一方側導電路の間に直列に配置される第１スイッチ素子及び第２スイッチ素子を有し、前記第１スイッチ素子及び前記第２スイッチ素子は、ブリッジ型のスイッチング回路を構成する〔１〕又は〔２〕に記載のＤＣＤＣコンバータ。

この構成によれば、同期整流型とすることができる。

〔４〕トランスを備え、前記ＧａＮスイッチング素子として、前記一対の一方側導電路の間に直列に配置される第３スイッチ素子及び第４スイッチ素子を有し、前記スイッチング回路は、前記第１スイッチ素子、前記第２スイッチ素子、前記第３スイッチ素子及び前記第４スイッチ素子によってフルブリッジ型に構成され、前記スイッチング回路の一端は、前記一対の一方側導電路の片方に電気的に接続され、前記スイッチング回路の他端は、前記一対の一方側導電路の他方に電気的に接続され、位相シフト方式の絶縁型ＤＣＤＣコンバータとして構成された〔３〕に記載のＤＣＤＣコンバータ。

この構成によれば、駆動用スイッチング素子であるＧａＮスイッチング素子がオフからオンにスイッチングする際にＺＶＳ（Zero Voltage Switching）を実現し、ＤＣＤＣコンバータをより高効率に動作させることができる。

＜第１実施形態＞
〔ＤＣＤＣコンバータの概要〕
第１実施形態のＤＣＤＣコンバータ１００は、位相シフト方式の絶縁型ＤＣＤＣコンバータである。ＤＣＤＣコンバータ１００は、ハイブリッド自動車又は電気自動車（ＥＶ（Electric Vehicle））などの車両における電動駆動装置（モータ等）を駆動するための電力を出力する電源として用いられる。ＤＣＤＣコンバータ１００は第１導電路１に与えられる入力電圧Ｖinを変圧して出力電圧Ｖoutを生成し、これを第２導電路２に印加する。第１導電路１は、一対の一方側導電路１Ａ，１Ｂを有する。一方側導電路１Ａは、高電位側の導電路であり、一方側導電路１Ｂが低電位側の導電路である。第２導電路２は、一対の他方側導電路２Ａ，２Ｂを有する。他方側導電路２Ａは、高電位側の導電路であり、他方側導電路２Ｂが低電位側の導電路である。つまり、一対の一方側導電路１Ａ，１Ｂの間に入力電圧Ｖinが与えられ、一対の他方側導電路２Ａ，２Ｂとの間に出力電圧Ｖoutが印加される。

ＤＣＤＣコンバータ１００は、図１に示すように、電圧変換部３を備えている。電圧変換部３は、トランス１０、一方側導電路１Ａ，１Ｂとトランス１０との間に設けられたスイッチング回路２０、トランス１０と第２導電路２との間に接続された出力回路３０、及びスイッチング回路２０の動作を制御する制御部５０を有している。実使用時においては、一対の一方側導電路１Ａ，１Ｂの間には直流電源（図示せず）が接続され、一対の他方側導電路２Ａ，２Ｂの間には負荷（図示せず）が接続される。また、一対の一方側導電路１Ａ，１Ｂの間には入力電圧Ｖinを安定化させるための入力コンデンサ５が接続されている。

トランス１０は、一次側コイル１１及び二次側コイル１２Ａ，１２Ｂを備えている。一次側コイル１１の巻き数はＮ１である。二次側コイル１２Ａ，１２Ｂの巻き数は共にＮ２である。二次側コイル１２Ａ，１２Ｂは第３接続点Ｐ３において互いに電気的に直列に接続されている。トランス１０の巻数比ＮはＮ２／Ｎ１で表される。

スイッチング回路２０は、一対の一方側導電路１Ａ，１Ｂの間に配置されている。スイッチング回路２０の一端は一方側導電路１Ａに電気的に接続されており、他端は一方側導電路１Ｂに電気的に接続されている。スイッチング回路２０は、一対の一方側導電路１Ａ，１Ｂの間に与えられる直流電圧である入力電圧Ｖinを交流に変換し、トランス１０の一次側コイル１１に供給する。

スイッチング回路２０は、ＤＣＤＣコンバータ１００の駆動用スイッチング素子としてＧａＮスイッチング素子を有している。ＧａＮスイッチング素子は、ＧａＮ（Gallium Nitride）を用いて形成されたトランジスタであり、例えばＧａＮ－ＨＥＭＴ（Gallium Nitride - High Electron Mobility Transistor）である。ＧａＮスイッチング素子は、例えばゲート電圧がローレベルのときにオフとなるノーマリオフ型のスイッチング素子である。スイッチング回路２０は、ＧａＮスイッチング素子として、第１スイッチ素子２１、第２スイッチ素子２２、第３スイッチ素子２３、及び第４スイッチ素子２４（以下、スイッチ素子２１，２２，２３，２４ともいう）を有している。スイッチング回路２０は、スイッチ素子２１，２２，２３，２４がフルブリッジ接続された構成を有している。

第１スイッチ素子２１及び第２スイッチ素子２２は、一対の一方側導電路１Ａ，１Ｂの間に直列に接続され、互いが第１接続点Ｐ１において電気的に接続されている。第１スイッチ素子２１のドレインは、一方側導電路１Ａに電気的に接続されている。第１スイッチ素子２１のソースは、第２スイッチ素子２２のドレインに電気的に接続されている。第２スイッチ素子２２のソースは一方側導電路１Ｂに電気的に接続されている。第３スイッチ素子２３及び第４スイッチ素子２４は、一対の一方側導電路１Ａ，１Ｂの間に直列に接続され、互いが第２接続点Ｐ２において電気的に接続されている。第３スイッチ素子２３のドレインは、一方側導電路１Ａに電気的に接続されている。第３スイッチ素子２３のソースは、第４スイッチ素子２４のドレインに電気的に接続されている。第４スイッチ素子２４のソースは一方側導電路１Ｂに電気的に接続されている。第１接続点Ｐ１は、トランス１０の一次側コイル１１の一端に電気的に接続されている。第２接続点Ｐ２は、トランス１０の一次側コイル１１の他端に電気的に接続されている。

スイッチング回路２０は、第１コンデンサ２５及び第２コンデンサ２６を有している。第１コンデンサ２５及び第２コンデンサ２６は、一対の一方側導電路１Ａ，１Ｂの間に配置されている。第１コンデンサ２５は、第１スイッチ素子２１及び第２スイッチ素子２２に対して並列に配置されている。第２コンデンサ２６は、第３スイッチ素子２３及び第４スイッチ素子２４に対して並列に配置されている。

出力回路３０は、トランス１０の二次側コイル１２Ａ，１２Ｂに現れる交流電圧を整流・平滑して直流電圧である出力電圧Ｖoutを生成し、この出力電圧Ｖoutを一対の他方側導電路２Ａ，２Ｂとの間に印加する。出力回路３０は第１ダイオード３１、第２ダイオード３２、インダクタ３３、及び出力コンデンサ３４を備えている。出力回路３０は、二次側コイル１２Ａ，１２Ｂに印加される交流電圧を整流して直流電圧を出力する。

上述した電圧変換部３は、スイッチ素子２１，２２，２３，２４のスイッチング動作により一方側導電路１Ａ，１Ｂに印加された電圧を変換して他方側導電路２Ａ，２Ｂに出力電圧Ｖoutを印加する電圧変換動作を行う。

ＤＣＤＣコンバータ１００は、遮断用スイッチング素子４１、電流検出部４２、過電流検知部４３、駆動部４４及びチャージポンプ４５を有している。

遮断用スイッチング素子４１は、一方側導電路１Ａに配置され、オンのときに一方側導電路１Ａの電流の流れを許容し、オフのときに一方側導電路１Ａの電流の流れを遮断する。遮断用スイッチング素子４１は、ＧａＮスイッチング素子（例えば、ＧａＮ－ＨＥＭＴ）よりも短絡耐量が大きいスイッチング素子である。「短絡耐量」とは、短絡状態になってから故障に至るまでの時間のことである。「短絡耐量が大きい」とは、短絡状態になってから故障に至るまでの時間が長いことを意味する。遮断用スイッチング素子４１の短絡耐量は、電圧変換動作時におけるＧａＮスイッチング素子のオン時間よりも大きいことが好ましい。遮断用スイッチング素子４１は、例えばＮチャネル型のＦＥＴ（Field Effect Transistor）、詳細にはＭＯＳＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。遮断用スイッチング素子４１は、例えばＳｉ（Silicon）－ＦＥＴ又はＳｉＣ（Silicon Carbide）－ＦＥＴ、詳細にはＳｉ－ＭＯＳＦＥＴ又はＳｉＣ－ＭＯＳＦＥＴである。ＧａＮスイッチング素子の短絡耐量は、外部環境にもよるが、例えば数百ｎｓ（nanosecond）である。これに対し、Ｓｉ－ＦＥＴ及びＳｉＣ－ＦＥＴの短絡耐量は、例えば数十μｓ（microsecond）である。

電流検出部４２は、一方側導電路１Ａに設けられ、一方側導電路１Ａの電流値を検出する。電流検出部４２は、本実施形態ではカレントトランスとするが、シャント抵抗等の別の電流検出回路としてもよい。電流検出部４２は、検出した電流値を示す信号を出力する。

過電流検知部４３は、一方側導電路１Ａの過電流を検知するものであり、例えばコンパレータとして構成される。過電流検知部４３は、電流検出部４２が検出した電流値を取得し、取得した電流値が閾値を超えたか否かを判定する。過電流検知部４３は、取得した電流値が閾値を超えた場合に、一方側導電路１Ａに過電流が生じたことを検知する。過電流検知部４３は、一方側導電路１Ａに過電流が生じたことを検知すると、過電流検知信号を出力する。

駆動部４４は、例えばＦＥＴ駆動回路として構成されている。駆動部４４は、チャージポンプ４５によって昇圧された電圧を遮断用スイッチング素子４１のゲートに印加することで、遮断用スイッチング素子４１をオンに制御し、ローレベルの電圧を印加することでオフに制御する。駆動部４４は、電圧変換部３による電圧変換動作が行われている状態において、通常時は、遮断用スイッチング素子４１をオンに制御している。これにより、一方側導電路１Ａ，１Ｂの電流の流れが許容される。これに対し、駆動部４４は、過電流検知信号が入力された場合、遮断用スイッチング素子４１をオフに制御することで、一方側導電路１Ａ，１Ｂを流れる電流を遮断する。これにより、一方側導電路１Ａ，１Ｂを流れる電流が遮断される。

制御部５０は、例えばマイクロコンピュータを主体として構成されており、ＣＰＵ（Central Processing Unit）などの演算装置、ＲＯＭ（Read Only Memory）又はＲＡＭ（Random Access Memory）などのメモリ、Ａ／Ｄ変換器等を有している。制御部５０は、図示しない電圧検出部によって、一方側導電路１Ａ，１Ｂ及び他方側導電路２Ａ，２Ｂの電圧値を把握し得る構成とされている。電圧検出部は、例えば電圧検出回路として構成されている。制御部５０は、図示しない電流検出部によって、一方側導電路１Ａ，１Ｂ及び他方側導電路２Ａ，２Ｂの電流値を把握し得る構成とされている。電流検出部は、例えばカレントトランス等の電流検出回路として構成されている。なお、制御部５０は、電流検出部４２が検出した電流値を、一方側導電路１Ａ，１Ｂの電流値として取得するようにしてもよい。

制御部５０は電圧検出部及び電流検出部から入力される値に基づいて位相シフト方式によってスイッチ素子２１，２２，２３，２４の各々のゲートに向けてＰＷＭ信号を出力する。これにより、スイッチ素子２１，２２，２３，２４は位相シフト方式によりスイッチング動作をする。その結果、電圧変換部３による電圧変換動作が行われる。

〔ＤＣＤＣコンバータの動作〕
次に、ＤＣＤＣコンバータ１００の動作を説明する。ＤＣＤＣコンバータ１００が搭載された車両において、例えば、イグニッションスイッチがオフからオンに切り替えられる。すると、制御部５０からスイッチ素子２１，２２，２３，２４のそれぞれにＰＷＭ信号が出力される。

ＤＣＤＣコンバータ１００は、位相シフト方式によりスイッチング動作をする。位相シフト方式は、図２に示すように、第１スイッチ素子２１と第４スイッチ素子２４とで互いのオンオフ動作のタイミングをずらし、第２スイッチ素子２２と第３スイッチ素子２３とで互いのオンオフ動作のタイミングをずらし、さらに、スイッチ素子２１，２２，２３，２４の互いのオンオフ動作のタイミングをずらすように制御する方式である。これにより、スイッチ素子２１，２２，２３，２４がオフからオンにスイッチングする際にＺＶＳ（Zero Voltage Switching）を実現し、ＤＣＤＣコンバータ１００をより高効率に動作させることができる。位相シフト方式では、第１スイッチ素子２１及び第２スイッチ素子２２を１つの組（以下、第１レグともいう）とし、第３スイッチ素子２３及び第４スイッチ素子２４を１つの組（以下、第２レグともいう）として扱う。第１スイッチ素子２１及び第２スイッチ素子２２は、同時にオンにならないように、共にオフになる第１デッドタイム（図２におけるＴ２、Ｔ４、Ｔ６、Ｔ８）が設定されている。また、第３スイッチ素子２３及び第４スイッチ素子２４は、同時にオンにならないように、共にオフになる第２デッドタイム（図２におけるＴ１、Ｔ３、Ｔ５、Ｔ７）が設定されている。図２において時間Ｔ１の開始点と時間Ｔ２の開始点との間の時間が第１レグと第２レグとの間の位相θである。

〔過電流発生時の動作〕
電圧変換部３による電圧変換動作が行われている状態においては、図２に示すように、スイッチ素子２１，２２，２３，２４が位相シフト方式によりスイッチング動作をする。このとき、遮断用スイッチング素子４１はオンに制御され、一方側導電路１Ａ，１Ｂには、閾値未満の電流が流れる。このように電圧変換動作が行われている状態において、例えば図３に示すように、何らかの不具合によって第２スイッチ素子２２のオンとなるタイミングがずれると、Ｔ１１にて、第１スイッチ素子２１及び第２スイッチ素子２２が共にオンとなる。これにより、第１スイッチ素子２１及び第２スイッチ素子２２を介して、一方側導電路１Ａと一方側導電路１Ｂとが短絡状態となる。一方側導電路１Ａと一方側導電路１Ｂとが短絡状態になると、一方側導電路１Ａに閾値を超える電流、つまり過電流が流れる。

一方側導電路１Ａ、第１スイッチ素子２１、第２スイッチ素子２２及び一方側導電路１Ｂに過電流が流れ始めた後、例えば数百ｎｓが経過すると、Ｔ１２にて、第１スイッチ素子２１及び第２スイッチ素子２２が故障する。第１スイッチ素子２１及び第２スイッチ素子２２は、故障モードがショートであるとき、故障した後も通電状態のまま維持される。

他方、一方側導電路１Ａに過電流が流れると、過電流検知部４３が、電流検出部４２によって検出された電流値に基づいて、一方側導電路１Ａ，１Ｂの過電流を検知し、過電流検知信号を出力する。過電流検知信号は、駆動部４４に入力される。駆動部４４は、過電流検知信号を入力すると、Ｔ１３にて、遮断用スイッチング素子４１をオフに制御することで、一方側導電路１Ａを流れる電流を遮断する。これにより、一方側導電路１Ａ，１Ｂを流れる電流が遮断される。このため、第１スイッチ素子２１及び第２スイッチ素子２２がショート故障したとしても、遮断用スイッチング素子４１によって一方側導電路１Ａ，１Ｂの電流を遮断することができる。

ちなみに、電流検出部４２が検出した電流値に基づいて過電流を検知し、駆動部４４によって遮断用スイッチング素子４１をオフに切り替える構成では、過電流が発生してからオフに切り替えるまでに例えば１～２μｓの時間を要する。このため、ＧａＮスイッチング素子である第１スイッチ素子２１及び第２スイッチ素子２２を、過電流の検知後にオフに切り替えようとしても間に合わないおそれがある。これに対し、遮断用スイッチング素子４１は、ＧａＮスイッチング素子よりも短絡耐量が大きいため、過電流を検知してからオフに切り替える制御が行われるまでに故障する可能性が低い。よって、過電流が生じた場合に、遮断用スイッチング素子４１をオフに切り替えて、一方側導電路１Ａの電流をより確実に遮断することができる。特に、遮断用スイッチング素子４１としてＳＩ－ＦＥＴ又はＳｉＣ－ＦＥＴを用いる場合、短絡耐量が例えば１０μｓ以上となるので、一方側導電路１Ａの電流をより確実に遮断することができる。

なお、図３では、第１スイッチ素子２１及び第２スイッチ素子２２が共にオンとなる例について説明したが、第３スイッチ素子２３及び第４スイッチ素子２４が共にオンとなる場合もある。この場合、上述した第１スイッチ素子２１及び第２スイッチ素子２２が共にオンとなる場合と同様の動作が行われる。

次に、本構成の効果を例示する。
本開示のＤＣＤＣコンバータ１００は、ＧａＮスイッチング素子を駆動用スイッチング素子として有する。ＤＣＤＣコンバータ１００は、ＧａＮスイッチング素子として、スイッチ素子２１，２２，２３，２４を有している。ＤＣＤＣコンバータ１００は、電圧変換部３、遮断用スイッチング素子４１、過電流検知部４３、及び駆動部４４を備えている。電圧変換部３は、ＧａＮスイッチング素子のスイッチング動作により一対の一方側導電路１Ａ，１Ｂに印加された電圧を変換して一対の他方側導電路２Ａ，２Ｂに出力電圧Ｖoutを印加する電圧変換動作を行う。遮断用スイッチング素子４１は、一方側導電路１Ａに設けられる。過電流検知部４３は、一方側導電路１Ａ，１Ｂの過電流を検知する。駆動部４４は、過電流検知部４３が過電流を検知した場合に、遮断用スイッチング素子４１をオフにする。ＤＣＤＣコンバータ１００は、電圧変換動作時に一方側導電路１Ａ，１Ｂを介してＧａＮスイッチング素子に電流が流れる構成である。遮断用スイッチング素子４１は、ＧａＮスイッチング素子よりも短絡耐量が大きい。

この構成によれば、一方側導電路１Ａ，１Ｂに過電流が生じた場合に、一方側導電路１Ａ，１Ｂに設けられた遮断用スイッチング素子４１がオフとされる。遮断用スイッチング素子４１は、ＧａＮスイッチング素子よりも短絡耐量が大きい。このため、仮に、ＧａＮスイッチング素子が過電流によって故障して短絡状態のまま維持されたとしても、遮断用スイッチング素子４１によって一方側導電路１Ａ，１Ｂの電流を遮断させることができる。これにより、一方側導電路１Ａ，１Ｂに過電流が流れ続けることを抑制することができ、その結果、過電流による異常発熱等を抑制することができる。また、この構成によれば、ＧａＮスイッチング素子の数にかかわらず、１つの遮断用スイッチング素子４１によって一方側導電路１Ａ，１Ｂの電流を遮断することができる。よって、ＧａＮスイッチング素子ごとに保護回路を設ける構成と比較して、コストの上昇を抑えることができる。

さらに、遮断用スイッチング素子４１は、Ｓｉ－ＦＥＴ又はＳｉＣ－ＦＥＴである。このため、過電流によって遮断用スイッチング素子４１が故障する前に一方側導電路１Ａ，１Ｂに流れる電流をより確実に遮断させることができる。

さらに、ＤＣＤＣコンバータ１００は、ＧａＮスイッチング素子として、一対の一方側導電路１Ａ，１Ｂの間に直列に配置される第１スイッチ素子２１及び第２スイッチ素子２２を有している。第１スイッチ素子２１及び第２スイッチ素子２２は、ブリッジ型のスイッチング回路２０を構成している。このため、同期整流型とすることができる。

さらに、ＤＣＤＣコンバータ１００は、トランス１０を備える。ＤＣＤＣコンバータ１００は、ＧａＮスイッチング素子として、スイッチ素子２１，２２，２３，２４を有する。スイッチング回路２０は、スイッチ素子２１，２２，２３，２４によってフルブリッジ型のスイッチング回路２０を構成している。スイッチング回路２０の一端は、一方側導電路１Ａに電気的に接続されている。スイッチング回路２０の他端は、一方側導電路１Ｂに電気的に接続されている。ＤＣＤＣコンバータ１００は、位相シフト方式の絶縁型ＤＣＤＣコンバータとして構成されている。このため、ＧａＮスイッチング素子がオフからオンにスイッチングする際にＺＶＳ（Zero Voltage Switching）を実現し、ＤＣＤＣコンバータをより高効率に動作させることができる。

＜他の実施形態＞
本開示は、上記記述及び図面によって説明した実施形態に限定されるものではない。例えば、上述又は後述の実施形態の特徴は、矛盾しない範囲であらゆる組み合わせが可能である。また、上述又は後述の実施形態のいずれの特徴も、必須のものとして明示されていなければ省略することもできる。更に、上述した実施形態は、次のように変更されてもよい。

上記第１実施形態では、ＤＣＤＣコンバータを絶縁型ＤＣＤＣコンバータとしたが、非絶縁型ＤＣＤＣコンバータとしてもよい。

上記第１実施形態では、スイッチング回路をフルブリッジ型としたが、ハーフブリッジ型としてもよい。

上記第１実施形態では、遮断用スイッチング素子を、一方側導電路１Ａに配置する構成としたが、一方側導電路１Ｂに配置する構成としてもよい。また、上記第１実施形態では、電流検出部を、一方側導電路１Ａに配置する構成としたが、一方側導電路１Ｂに配置する構成としてもよい。

上記第１実施形態では、制御部５０がマイクロコンピュータを主体として構成されているが、マイクロコンピュータ以外の複数のハードウェア回路によって実現されてもよい。

なお、今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、今回開示された実施の形態に限定されるものではなく、特許請求の範囲によって示された範囲内又は特許請求の範囲と均等の範囲内での全ての変更が含まれることが意図される。

１…第１導電路
１Ａ，１Ｂ…一方側導電路
２…第２導電路
２Ａ，２Ｂ…他方側導電路
３…電圧変換部
５…入力コンデンサ
１０…トランス
１１…一次側コイル
１２Ａ，１２Ｂ…二次側コイル
２０…スイッチング回路
２１…第１スイッチ素子
２２…第２スイッチ素子
２３…第３スイッチ素子
２４…第４スイッチ素子
２５…第１コンデンサ
２６…第２コンデンサ
３０…出力回路
３１…第１ダイオード
３２…第２ダイオード
３３…インダクタ
３４…出力コンデンサ
４１…遮断用スイッチング素子
４２…電流検出部
４３…過電流検知部
４４…駆動部
４５…チャージポンプ
５０…制御部
１００…ＤＣＤＣコンバータ
Ｐ１…第１接続点
Ｐ２…第２接続点
Ｐ３…第３接続点
Ｖin…入力電圧
Ｖout…出力電圧

Claims (4)

1. ＧａＮスイッチング素子を駆動用スイッチング素子として有するＤＣＤＣコンバータであって、
   前記ＧａＮスイッチング素子のスイッチング動作により第１導電路に印加された電圧を変換して第２導電路に出力電圧を印加する電圧変換動作を行う電圧変換部と、
   前記第１導電路に設けられる遮断用スイッチング素子と、
   前記第１導電路の過電流を検知する過電流検知部と、
   前記過電流検知部が過電流を検知した場合に、前記遮断用スイッチング素子をオフにする駆動部と、
   を備え、
   前記電圧変換動作時に前記第１導電路を介して前記ＧａＮスイッチング素子に電流が流れる構成であり、
   前記遮断用スイッチング素子は、前記ＧａＮスイッチング素子よりも短絡耐量が大きい
   ＤＣＤＣコンバータ。
2. 前記遮断用スイッチング素子は、Ｓｉ－ＦＥＴ又はＳｉＣ－ＦＥＴである請求項１に記載のＤＣＤＣコンバータ。
3. 前記第１導電路は、一対の一方側導電路を有しており、
   前記ＧａＮスイッチング素子として、前記一対の一方側導電路の間に直列に配置される第１スイッチ素子及び第２スイッチ素子を有し、
   前記第１スイッチ素子及び前記第２スイッチ素子は、ブリッジ型のスイッチング回路を構成する請求項１又は請求項２に記載のＤＣＤＣコンバータ。
4. トランスを備え、
   前記ＧａＮスイッチング素子として、前記一対の一方側導電路の間に直列に配置される第３スイッチ素子及び第４スイッチ素子を有し、
   前記スイッチング回路は、前記第１スイッチ素子、前記第２スイッチ素子、前記第３スイッチ素子及び前記第４スイッチ素子によってフルブリッジ型に構成され、
   前記スイッチング回路の一端は、前記一対の一方側導電路の片方に電気的に接続され、
   前記スイッチング回路の他端は、前記一対の一方側導電路の他方に電気的に接続され、
   位相シフト方式の絶縁型ＤＣＤＣコンバータとして構成された請求項３に記載のＤＣＤＣコンバータ。

Images