JP2022054557A - Ｄ級増幅器 - Google Patents

Abstract

【課題】 Ｄ級増幅器において全高調波歪率の悪化を抑制しつつ小信号領域における消費電力を低減する。
【解決手段】 入力信号Ａｉｎを増幅するＤ級増幅器１であって、入力信号Ａｉｎの信号レベルに応じて小さくなる制御信号Ｖｏｆｓを生成する制御回路１２０と、第１パルスＰを生成する第１生成回路１３１Ｐであって、その第１パルスＰのパルス幅は、制御信号Ｖｏｆｓに応じて狭くなり、かつ、入力信号Ａｉｎの瞬時値が低いほど広くなる、第１生成回路１３１Ｐと、第２パルスＮを生成する第２生成回路１３１Ｎであって、その第２パルスＮのパルス幅が、制御信号Ｖｏｆｓに応じて狭くなり、かつ、入力信号Ａｉｎの瞬時値が低いほど広くなる、第２生成回路１３１Ｎと、を備える。
【選択図】図１

Description

この発明は、入力信号に基づいてパルス幅変調されたパルスにより負荷を駆動するＤ級増幅器に関する。

入力信号の正方向への変化に応じてパルス幅が広くなる第１パルスと、入力信号の負方向への変化に応じてパルス幅が広くなる第２パルスとを発生し、第１および第２パルスによりスピーカ等の負荷を駆動するＤ級増幅器が知られている。

ある種のフィルタレス型Ｄ級増幅器では、入力信号の瞬時値（電圧）が０に近い小信号領域において、第１パルスが出力される入力信号の範囲と、第２パルスが出力される入力信号の範囲とを重複させている。

入力信号の絶対値が小さい小信号領域において、入力信号は、第１パルスを発生させる入力信号の下限と、第２パルスを発生させる入力信号の上眼との間に挟まれている。小信号領域では第１パルスのパルス幅および第２パルスのパルス幅の両方が短くなり、消費電力を低減できる。

特開２０１８－１３７５４８号公報

ところで、上述した従来のＤ級増幅器において、小信号領域では、入力信号の瞬時値の正方向の変化に応じてパルス幅が広くなる第１パルスと、パルス幅が狭くなる第２パルスが出力され、小信号領域以外の大信号領域ではそのうちの一方のパルスだけが出力される。このため、小信号領域は、Ｄ級増幅器の開ループゲインが高い高ゲイン領域となり、入力信号の絶対値が大きい大信号領域は、高ゲイン領域よりも開ループゲインが低い低ゲイン領域となり、Ｄ級増幅器の入出力特性がノンリニアで全高調波歪が多い。

Ｄ級増幅器の出力信号の歪を抑制する技術に関しては、例えば特許文献１に開示がある。この特許文献１に開示の技術では、Ｄ級増幅器の出力段において発生する歪に応じたオフセット電圧をＤ級増幅器のパルス幅変調部の入力信号に与えている。

しかしながら、上述した従来のＤ級増幅器の出力段のノンリニア特性により発生する歪は、入力信号に与えるオフセットを調整したとしても抑制することができない。

この発明は、以上説明した事情に鑑みてなされたものであり、Ｄ級増幅器において全高調波歪率の悪化を抑制しつつ小信号領域における消費電力を低減する技術的手段を提供することを目的とする。

この発明は、入力信号を増幅するＤ級増幅器であって、前記入力信号の信号レベルに応じて変化する制御信号を生成する制御回路と、そのパルス幅が、前記制御信号に応じて前記信号レベルが低いほど狭くなり、かつ、前記入力信号の瞬時値が高いほど広くなる、第１パルスを生成する第１生成回路と、そのパルス幅が、前記制御信号に応じて前記信号レベルが低いほど狭くなり、かつ、前記入力信号の瞬時値が低いほど広くなる、第２パルスを生成する第２生成回路とを備えたＤ級増幅器を提供する。

この発明の一実施形態によるＤ級増幅器の構成を示すブロック図である。 同Ｄ級増幅器における制御回路の構成を示すブロック図である。 同Ｄ級増幅器における第１パルス発生部および第２パルス発生部の動作を示す波形図である。 同制御回路のレベル調整部の入出力特性の例を示す図である。 同Ｄ級増幅器の動作例を示す図である。

以下、図面を参照し、この発明の実施形態を説明する。

図１は、この発明の一実施形態によるＤ級増幅器１の構成を示すブロック図である。Ｄ級増幅器１の第１出力端子１５１にＬＣフィルタ１６１を介してスピーカＳＰの正側入力が、第２出力端子１５２にＬＣフィルタ１６２を介してスピーカＳＰの負側入力が接続されている。ＬＣフィルタ１６１およぶ１６２は、第１出力端子１５１および第２出力端子１５２から出力されるパルスの高域成分を除去する役割を果たす。スピーカＳＰは負荷の一例であり、モーターや発光素子など、他の負荷でもよい。

図１において、減算部１１１は、入力端子１０１を介して与えられる入力信号Ａｉｎから帰還部１７０が出力する帰還信号Ｖｆを減算し、減算結果を示す信号を出力する。積分部１１２は、減算部１１１の出力信号を積分して出力する。この積分部１１２の出力信号は、入力信号Ｖｉｎとして加算部１２１Ｐおよび１２１Ｎに与えられる。この入力信号Ｖｉｎは、帰還信号Ｖｆに基づいて入力信号Ａｉｎを補正した信号であり、入力信号Ａｉｎに追従して変化する。制御回路１２０は、入力信号Ａｉｎの信号レベルに応じて、その信号レベルが大きくなるほど絶対値の小さくなる負のオフセット電圧－Ｖｏｆｓおよび正のオフセット電圧＋Ｖｏｆｓを制御信号として発生する。信号レベルは、その信号の強度を示すレベルであり、例えば、信号の振幅のエンベロープや、信号のピークレベルなどとして抽出される。さらに詳述すると、本実施形態において、制御信号である負のオフセット電圧－Ｖｏｆｓおよび正のオフセット電圧＋Ｖｏｆｓは、入力信号Ａｉｎの信号レベルの立ち上がりに遅滞なく追従してその絶対値が小さくなり、その信号レベルの立ち下がりに所定の時定数をもって追従してその絶対値が徐々に大きくなる。加算部１２１Ｐは、入力信号Ｖｉｎに負のオフセット電圧－Ｖｏｆｓを加算した信号Ｖｉｎ－Ｖｏｆｓを第１パルス発生部１３１Ｐに出力する。加算部１２１Ｎは、入力信号Ｖｉｎに正のオフセット電圧＋Ｖｏｆｓを加算した信号Ｖｉｎ＋Ｖｏｆｓを第２パルス発生部１３１Ｎに出力する。

搬送波生成部１３２は、周期的な搬送波Ｃを生成する回路である。本実施形態において、搬送波Ｃは、各周期に値が負のピーク値－Ｖｍから正のピーク値＋Ｖｍに立ち上がる区間と、正のピーク値＋Ｖｍから負のピーク値－Ｖｍに立ち下がる区間とを有する三角波である。

第１パルス生成部１３１Ｐおよび第２パルス生成部１３１Ｎは、各々コンパレータにより構成されている。第１パルス生成部１３１Ｐは、加算部１２１Ｐが出力する信号Ｖｉｎ－Ｖｏｆｓと搬送波Ｃと比較し、Ｖｉｎ－ＶｏｆｓがＣより高い期間にＯＮ（Ｈレベル）となる第１パルスＶｐを出力する。この第１パルス生成部１３１Ｐは、第１パルスＶｐを生成する第１生成回路であって、その第１パルスＶｐのパルス幅は、制御信号－Ｖｏｆｓが低くなるに応じて狭くなり、かつ、入力信号Ｖｉｎの瞬時値が高くなるにつれて広くなる。また、第２パルス生成部１３１Ｎは、加算部１２１Ｎが出力する信号Ｖｉｎ＋Ｖｏｆｓと搬送波Ｃと比較し、Ｖｉｎ＋ＶｏｆｓがＣより低い期間にＯＮ（Ｈレベル）となる第２パルスＶｎを出力する。この第２パルス生成部１３１Ｎは、第２パルスＶｎを生成する第２生成回路であって、その第２パルスＶｎのパルス幅が、制御信号＋Ｖｏｆｓが高くなるに応じて狭くなり、かつ、入力信号Ｖｉｎの瞬時値が低くなるにつれて広くなる。ここで、信号が高くなるとは、電圧値の正方向への変化を意味し、信号が低くなるとは、電圧値の負方向への変化を意味する。

出力段１４０は、第１パルスＶｐおよび第２パルスＶｎを増幅し、第１パルスＰおよび第２パルスＮとして、第１出力端子１５１および第２出力端子１５２に出力する回路である。本実施形態では、この出力段１４０の第１出力端子１５１および第２出力端子１５２間に、負荷であるスピーカＳＰがＢＴＬ（Bridge Tied Load；ブリッジ接続負荷）で接続される。第１出力端子１５１からＨレベルの第１パルスＰが出力されると、この第１パルスＰにより、負荷には第１出力端子１５１から第２出力端子１５２に向かう電流が流れる。また、第２出力端子１５２からＨレベルの第２パルスＮが出力されると、この第２パルスＮにより、負荷には第２出力端子１５２から第１出力端子１５１に向かう電流が流れる。このように負荷に対する効果に着目すると、第１パルスＰおよび第２パルスＮは逆極性である。すなわち、負荷に対しては、第１パルスＰと、第２パルスＮを逆相化したパルスとの合成パルスＰ－Ｎが与えられる。帰還部１７０は、第１パルスＰおよび第２パルスＮの高域成分を除去することにより、上述した帰還信号Ｖｆを生成し、減算部１１１に供給する。この帰還信号Ｖｆの負帰還が行われることにより、スピーカＳＰに与えられる波形Ｖｓｐは、入力信号Ａｉｎと同じ形になる。

図２は制御回路１２０の構成を示すブロック図である。この制御回路１２０において、全波整流部１２２は、入力信号Ａｉｎを全波整流して出力する。エンベロープフォロワ１２３は、全波整流部１２２の出力信号のピーク値が立ち上がる期間は、そのピーク値に遅滞なく追従して立ち上がる信号Ｖｅｎｖを出力し、ピーク値が立ち下がる期間は、所定の時定数をもって追従して立ち下がる信号Ｖｅｎｖを出力する。レベル調整部１２４は、エンベロープフォロワ１２３の出力信号Ｖｅｎｖに基づいて、各々信号Ｖｅｎｖが大きくなるほどその絶対値が小さくなる制御信号である負のオフセット電圧－Ｖｏｆｓおよび正のオフセット電圧＋Ｖｏｆｓを生成する回路である。さらに詳述すると、レベル調整部１２４は、搬送波Ｃの正のピーク値に対応する値＋Ｖｍからエンベロープフォロワ１２３の出力信号Ｖｅｎｖに対応する値を差し引き、さらに所定のマージンを差し引いた正のオフセット電圧＋Ｖｏｆｓと、この電圧＋Ｖｏｆｓの極性を反転した負のオフセット電圧－Ｖｏｆｓを出力する。ここで、正のオフセット電圧＋Ｖｏｆｓは差し引き結果が負のときはゼロとなり、負の値はとらない。また、マージンの電圧値をどのように定めるかは任意である。また、マージンは、一定値であってもよく、信号値Ｖｅｎｖに応じて変化させてもよい。すなわち、正のオフセット電圧＋Ｖｏｆｓおよび負のオフセット電圧－Ｖｏｆｓは、出力信号値Ｖｅｎｖの変化に対して曲線的に変化してもよい。

次に本実施形態の動作を説明する。図３は第１パルス発生部１３１Ｐおよび第２パルス発生部１３１Ｎの動作を示す波形図である。上述したように、第１パルス生成部１３１Ｐは、信号Ｖｉｎ－Ｖｏｆｓと搬送波Ｃと比較し、Ｖｉｎ－ＶｏｆｓがＣより高い期間にＯＮ（Ｈレベル）となる第１パルスＶｐを出力する。また、第２パルス生成部１３１Ｎは、信号Ｖｉｎ＋Ｖｏｆｓと搬送波Ｃと比較し、Ｖｉｎ＋ＶｏｆｓがＣより低い期間にＯＮ（Ｈレベル）となる第２パルスＶｎを出力する。従って、第１パルスＶｐは、入力信号Ｖｉｎの正方向への変化に応じてパルス幅が広くなり、制御信号Ｖｏｆｓの正方向への変化に応じてパルス幅が狭くなる。また、第２パルスＰは、入力信号Ｖｉｎの負方向への変化に応じてパルス幅が広くなり、制御信号Ｖｏｆｓの正方向への変化に応じてパルス幅が狭くなる。これらの第１パルスＶｐおよび第２パルスＶｎは出力段１４０で増幅され、第１パルスＰおよび第２パルスＮとして出力される。

次に第１パルスＰが出力される入力信号Ｖｉｎの範囲および第２パルスＮが出力される入力信号Ｖｉｎの範囲について説明する。仮にＶｉｎ＝０Ｖとする。この場合、搬送波Ｃの負のピーク－Ｖｍと信号Ｖｉｎ－Ｖｏｆｓとの間には余裕Ｖｍ－Ｖｏｆｓがある。そして、入力信号Ｖｉｎを０Ｖから余裕Ｖｍ－Ｖｏｆｓだけ負方向に変化させると、第１パルスＰのパルス幅が０となる。すなわち、第１パルスＰが出力される入力信号Ｖｉｎの範囲の下限値は０Ｖ－（Ｖｍ－Ｖｏｆｓ）となる。一方、搬送波Ｃの正のピーク＋Ｖｍと信号Ｖｉｎ＋Ｖｏｆｓとの間には余裕Ｖｍ－Ｖｏｆｓがある。そして、入力信号Ｖｉｎを０Ｖから余裕Ｖｍ－Ｖｏｆｓだけ正方向に変化させると、第２パルスＮのパルス幅が０となる。すなわち、第２パルスＮが出力される入力信号Ｖｉｎの範囲の上限値は０Ｖ＋（Ｖｍ－Ｖｏｆｓ）となる。従って、入力信号Ｖｉｎが変化する範囲のうち、第１パルスＶｐおよび第２パルスＶｎの両方が出力される範囲、すなわち、高ゲイン領域ＨＧは、－Ｖｍ＋Ｖｏｆｓから＋Ｖｍ－Ｖｏｆｓの範囲である。

本実施形態では、制御回路１２０が、入力信号Ａｉｎに応じて制御信号であるオフセット電圧－Ｖｏｆｓおよび＋Ｖｏｆｓを変化させることにより、高ゲイン領域ＨＧを制御し、Ｄ級増幅器１を常に高ゲイン領域ＨＧにおいて動作させる。

図４は制御回路１２０におけるレベル調整部１２４の入出力特性の例を示す図である。図４において、横軸はエンベロープフォロワ１２３の出力電圧値Ｖｅｎｖ、縦軸はオフセット電圧値－Ｖｏｆｓまたは＋Ｖｏｆｓである。

本実施形態において、加算部１２１Ｐおよび１２１Ｎに与えられる入力信号Ｖｉｎの瞬時値が下限値－Ｖｍ＋Ｖｏｆｓから上限値＋Ｖｍ－Ｖｏｆｓの範囲にあれば、Ｄ級増幅器１は高ゲイン領域ＨＧにおいて動作する。従って、Ｄ級増幅器１を高ゲイン領域ＨＧにおいて動作させるためには、オフセット電圧Ｖｏｆｓ（絶対値）を搬送波Ｃのピーク値＋Ｖｍから入力信号Ｖｉｎの信号レベルを差し引いた値よりも小さくする必要がある。そこで、本実施形態において、レベル調整部１２４は、搬送波Ｃの正のピーク値＋Ｖｍからエンベロープフォロワ１２３の出力信号値Ｖｅｎｖに応じた電圧値を差し引き、さらに所定のマージンを差し引いた値に基づき、正のオフセット電圧＋Ｖｏｆｓおよび負のオフセット電圧－Ｖｏｆｓを生成する。

入力信号Ａｉｎの信号レベルが無信号であり、エンベロープフォロワ１２３の出力電圧値Ｖｅｎｖが０Ｖである場合、正のオフセット電圧＋Ｖｏｆｓおよび負のオフセット電圧－Ｖｏｆｓの絶対値（オフセット電圧Ｖｏｆｓ）は所定の最大値Ｖｏｆｓ＿ｍａｘとなる。この最大値Ｖｏｆｓ＿ｍａｘは、搬送波Ｃのピーク値＋Ｖｍ（例えば０．９Ｖ）から所定のマージンを差し引いた電圧値であり、例えば、図４では約０．７６Ｖである。

入力信号Ａｉｎの信号レベルが上昇し、エンベロープフォロワ１２３の出力電圧値Ｖｅｎｖが上昇すると、図４に示すように、電圧値Ｖｅｎｖの上昇に対して、正のオフセット電圧＋Ｖｏｆｓは略直線的に低下して０Ｖに近づき、負のオフセット電圧－Ｖｏｆｓは略直線的に上昇して０Ｖに近づく。そして、図４に示す例では、電圧値Ｖｅｎｖが遷移電圧（例えば、９Ｖ）になると、正のオフセット電圧＋Ｖｏｆｓおよび負のオフセット電圧－Ｖｏｆｓが０Ｖに到達する。この例の遷移電圧である９Ｖは、積分部１１２が出力する信号値Ｖｉｎが搬送波Ｃの正のピーク値＋Ｖｍ＝０．９Ｖまたは負のピーク値－Ｖｍ＝－０．９Ｖとなるときの入力信号Ａｉｎの最大値Ａｍ（絶対値）に基いて、決められる。従って、図４に示す例では、値Ａｍからマージンを減算した信号レベルの入力信号Ａｉｎ（例えば、絶対値が９Ｖ）が与えられた場合に正のオフセット電圧＋Ｖｏｆｓおよび負のオフセット電圧－Ｖｏｆｓが０Ｖになる。さらに、遷移電圧の値は、電圧Ｖｍ（絶対値）と、マージンと、Ｄ級増幅器１の閉ループゲイン（Ｖｓｐ／Ａｉｎ）と、積分器の出力以降のゲイン（Ｖｓｐ／Ｖｉｎ）とに基いて算出してもよい。また、図４の入出力特性は、電圧Ｖｍ（絶対値）と算出された遷移電圧とに基いて決めてもよい。

図５は以上のような制御回路１２０の制御の下で行われるＤ級増幅器１の動作を示す図である。図５において上段は、入力信号Ａｉｎの信号レベルを各種変化させた場合のＤ級増幅器１の入出力特性を各々示す図である。これらの図において、横軸は信号Ｖｉｎ、縦軸は第１パルスＰ、第２パルスＮまたはそれらの合成パルスＰ－Ｎのパルス幅である。

まず、入力信号Ａｉｎが無信号の信号レベルから徐々に立ち上がる場合のＤ級増幅器１の動作を説明する。入力信号Ａｉｎの信号レベルがほぼゼロ（無信号）である場合、レベル調整部１２４に与えられる電圧値Ｖｅｎｖは０Ｖとなり、上述したように正のオフセット電圧＋Ｖｏｆｓは最大値＋Ｖｏｆｓ＿ｍａｘとなり、負のオフセット電圧－Ｖｏｆｓはその極性を反転した電圧値－Ｖｏｆｓ＿ｍａｘとなる。この結果、第１パルスＰが出力される入力信号Ｖｉｎの範囲の下限値は－Ｖｍ＋Ｖｏｆｓ＿ｍａｘとなり、第２パルスＮが出力される入力信号Ｖｉｎの範囲の上限値は＋Ｖｍ－Ｖｏｆｓ＿ｍａｘとなる。従って、Ｄ級増幅器１の入出力特性は、図５の上段左側に示すものとなる。

このように入力信号Ａｉｎが無信号ないしそれに近い状態である場合、制御信号であるオフセット電圧Ｖｏｆｓが最大値とされることにより、高ゲイン領域ＨＧの下限値および上限値は０に最も接近した値とされ、高ゲイン領域ＨＧの幅は最小値とされる。そして、無信号時においては、加算部１２１Ｐおよび１２１Ｎに与えられる入力信号Ｖｉｎがほぼ０Ｖになるので、第１パルス発生部１３１Ｐに与えられる入力信号値はＶｉｎ－Ｖｏｆｓ＝－Ｖｏｆｓ＿ｍａｘ、第２パルス発生部１３１Ｎに与えられる入力信号値はＶｉｎ＋Ｖｏｆｓ＝＋Ｖｏｆｓ＿ｍａｘとなる。従って、図５の上段左側に示す例では、第１パルスＰおよび第２パルスＮのデューティ比は約１０％になる。このように本実施形態によれば、無信号時におけるＤ級増幅器１の消費電力を低減できる。

入力信号Ａｉｎの信号レベルがいくらか上昇し、かつ、その信号レベルが最大値Ａｍの半分くらいの状況では、Ｄ級増幅器１の入出力特性は、図５の上段中央に示すものとなる。

ここで、高ゲイン領域ＨＧの幅は、入力信号Ａｉｎの信号レベルの上昇に応じて徐々に広くなる。さらに詳述すると、入力信号Ａｉｎの信号レベルが上昇して、レベル調整部１２４に与えられる電圧値Ｖｅｎｖが上昇すると、信号Ｖｉｎが高ゲイン領域ＨＧ内に収まるように、高ゲイン領域ＨＧの下限値－Ｖｍ＋Ｖｏｆｓおよび上限値＋Ｖｍ－Ｖｏｆｓを決定するオフセット電圧Ｖｏｆｓが減少される。従って、入力信号Ａｉｎの信号レベルが上昇する過程において、信号Ｖｉｎは常に高ゲイン領域ＨＧ内に収まり、Ｄ級増幅器１は常に高ゲイン領域ＨＧにおいて動作する。従って、本実施形態によれば、全高調波歪率の劣化を抑制できる。

入力信号Ａｉｎの信号レベルがさらに上昇し、レベル調整部１２４に与えられる電圧値Ｖｅｎｖが遷移電圧（図４に示す例では９Ｖ）に到達すると、正のオフセット電圧＋Ｖｏｆｓおよび負のオフセット電圧－Ｖｏｆｓは０Ｖになる。この結果、第１パルスＰが出力される入力信号Ｖｉｎの範囲の下限値は－Ｖｍ＋Ｖｏｆｓ＝－Ｖｍ＋０Ｖ＝－Ｖｍとなり、第２パルスＶｎが出力される入力信号Ｖｉｎの範囲の上限値は＋Ｖｍ－Ｖｏｆｓ＝＋Ｖｍとなる。従って、Ｄ級増幅器１の入出力特性は、図５の上段右側に示すものとなる。この場合、入力信号Ｖｉｎの瞬時値が０であるときの第１パルスＰおよび第２パルスＮのデューティ比は各々５０％になる。

入力信号Ａｉｎの信号レベルがさらに上昇し、レベル調整部１２４に与えられる電圧値Ｖｅｎｖが遷移電圧を越えた場合、正のオフセット電圧＋Ｖｏｆｓおよび負のオフセット電圧－Ｖｏｆｓは０Ｖを維持する。この場合、Ｄ級増幅器１の入出力特性は、図５の上段右側に示すものとなり、信号レベルが最大値Ａｍを超えると、第１パルス発生部１３１Ｐおよび第２パルス発生部１３１Ｎは出力がクリップした状態となる。このクリップ時の動作は一般的なＤ級増幅器と同様である。

次に、入力信号Ａｉｎの信号レベルが徐々に立ち下がる場合のＤ級増幅器１の動作を説明する。入力信号Ａｉｎの信号レベルが立ち上がる場合は、クリップの発生を防ぐため、オフセット電圧Ｖｏｆｓを即時に減少する必要がある。しかし、入力信号Ａｉｎの信号レベルが立ち下がる場合は、クリップの心配はないため、オフセット電圧Ｖｏｆｓを即時に調整する必要はない。逆に、即時に調整することにより、オフセット電圧Ｖｏｆｓの変化頻度の増加によって、歪が増える虞がある。そこで、本実施形態における制御回路１２０は、エンベロープフォロワ１２３が設けられており、制御信号であるオフセット電圧Ｖｏｆｓは、入力信号Ａｉｎの信号レベルの立ち上がりに遅滞なく追従して減少し、信号レベルの立ち下がりに所定の時定数をもって追従して徐々に増加する。音楽信号を対象とした場合、時定数は１０～３０秒程度が適当である。つまり、入力信号Ａｉｎの信号レベルが立ち下がる場合に、Ｄ級増幅器１の入出力特性は、図５の上段右側に示すものから図５の上段右側に示すものへと徐々に遷移する。従って、本実施形態によれば、オフセット電圧Ｖｏｆｓの頻繁な変化によって歪が増えるのを回避できる。

以上説明したように、本実施形態によれば、Ｄ級増幅器１において、全高調波歪率の悪化を抑制しつつ、小信号領域における消費電力を低減できる。

＜他の実施形態＞
以上、この発明の実施形態について説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。

（１）この発明は、１００Ｗを超える高出力のＤ級増幅器、携帯電話機等に搭載される低出力のＤ級増幅器等、広範囲のＤ級増幅器に適用可能である。低出力のＤ級増幅器などにおいては、ＬＣフィルタ１６１および１６２を省略してもよい。

（２）上記実施形態において、第１パルス生成部１３１Ｐおよび第２パルス生成部１３１Ｎは、入力信号に正と負のオフセット電圧を付加した信号と搬送波を比較することにより２つのパルスを生成した。その代わりに、第１パルス生成部１３１Ｐおよび第２パルス生成部１３１Ｎは、入力信号と、搬送波に正と負のオフセット電圧を付加したものとを比較することにより、２つのパルスを生成してもよい。あるいは入力信号に正と負のオフセット電圧および搬送波を加算した２つの信号と閾値とを比較することにより２つのパルスを生成してもよい。

（３）上記実施形態では、搬送波として、三角波を用いたが、鋸歯状波を用いてもよい。

１……Ｄ級増幅器、１０１……入力端子、１１１……減算部、１１２……積分部、１２０……制御回路、１２１Ｐ，１２１Ｎ……加算部、１３１Ｐ……第１パルス生成部、１３１Ｎ……第２パルス生成部、１３２……搬送波生成部、１４０……出力段、１５１……第１出力端子、１５２……第２出力端子、１６１，１６２……ＬＣフィルタ、ＳＰ……スピーカ、１７０……帰還部、１２２……全波整流部、１２３……エンベロープフォロワ、１２４……レベル調整部。

Claims (5)

1. 入力信号を増幅するＤ級増幅器であって、
   前記入力信号の信号レベルに応じて変化する制御信号を生成する制御回路と、
   そのパルス幅が、前記制御信号に応じて前記信号レベルが低いほど狭くなり、かつ、前記入力信号の瞬時値が高いほど広くなる、第１パルスを生成する第１生成回路と、
   そのパルス幅が、前記制御信号に応じて前記信号レベルが低いほど狭くなり、かつ、前記入力信号の瞬時値が低いほど広くなる、第２パルスを生成する第２生成回路と
   を備えたＤ級増幅器。
2. 前記入力信号が変化する範囲における、前記第１生成回路が前記第１パルスを生成し、かつ、前記第２生成回路が第２パルスを生成する高ゲイン領域が、前記制御信号に応じて、前記信号レベルが高いほど広くなる
   請求項１のＤ級増幅器。
3. 前記高ゲイン領域は、前記信号レベルに対して、所定のマージンを有している
   請求項２のＤ級増幅器。
4. 前記制御信号は、前記入力信号の信号レベルの立ち上がりに遅滞なく追従して変化し、立ち下がりに所定の時定数をもって追従して変化する
   請求項１から請求項３の何れかのＤ級増幅装置。
5. さらに、前記第１パルスを増幅して負荷の正側入力に供給し、前記第２パルスを増幅して前記負荷の負側入力に供給する出力段を備えた請求項１から請求項４の何れかのＤ級増幅装置。

Images