JP2022044962A - 符号化装置、復号化装置、及び伝送装置 - Google Patents

Abstract

【課題】 プロバビリスティックシェーピングの性能を向上することができる符号化装置、復号化装置、及び伝送装置を提供する。
【解決手段】 符号化装置は、所定量のビット列から符号化されるシンボル列に含まれる所定数のシンボル値ごとの個数を、前記所定量のビット列に応じた整数値に基づき決定する決定部と、前記決定部が決定したシンボル値ごとの個数と、前記シンボル値ごとの個数に応じたシンボルの配置パタン数に関する第１パラメータとから前記シンボル列内のシンボルの位置をシンボル値ごとに算出する第１算出部と、前記第１算出部が算出した各位置に該当シンボル値を割り当てることにより前記シンボル列を生成する生成部とを有する。
【選択図】図４

Description

本件は、符号化装置、復号化装置、及び伝送装置に関する。

光伝送装置の伝送容量の増加に伴い、例えばＱＰＳＫ（Quadrature Phase Shift Keying）、１６ＱＡＭ（Quadrature Amplitude Modulation）、及び６４ＱＡＭなどの多値変調方式が用いられている。多値変調方式では、コンスタレーション内に配置された各シンボルのうち、変調対象のフレーム内の各ビット列の値に応じたシンボルが各ビット列に割り当てられることにより、シンボルに従った位相及び強度の光信号が生成される。

プロバビリスティックシェーピング（PS: Probabilistic Shaping）は、コンスタレーションの中心に近いシンボルほど、多く割り当てられるようにビット列の値を符号化することによりシンボル割り当ての確率分布を形成する技術である（例えば特許文献１参照）。これにより、光信号のパワーが低減されて光信号のノイズ耐力が向上する。

ビット列の符号化処理はＤＭ（Distribution Matching）と呼ばれる。ＤＭは、例えば光信号の送信側ではＦＥＣ（Forward Error Correction）の符号化処理の前段で実行される。また、光信号の受信側では、例えばＦＥＣの復号化処理の後段において、ＤＭとは逆にビット列を復号化するＩｎｖｅｒｓｅ－ＤＭが実行される。

ＤＭでは、入力側のビット列が所定のデータ量ごとに出力側のシンボル列に1対1の関係で対応するように変換される。ＤＭの実現手段としては、以下のように様々な方式が提案されている。

（ルックアップテーブルを用いる方式）
入力側のビット列及び出力側のシンボル列が1対1の関係で対応するようにルックアップテーブルに登録される。ＤＭでは、ビット列の値に応じたシンボル列の値がルックアップテーブルから出力される。ルックアップテーブルのサイズがビット列のデータ量に指数関数的に比例するため、ルックアップテーブルの検索時間の短縮が難しい。

（Arithmeticコーディングを用いる方式）
Arithmeticコーディングを用いる方式は、シンボル列の値を数直線上に設けた複数の区間に割り当て、ビット列の値に応じた区間を選択することによりシンボル列の値を決定する方法である。例えば非特許文献１には、本方式の１つとして、ＣＣＤＭ（Constant Composition Distribution Matching）と呼ばれる方式が開示されている。ＣＣＤＭでは、シンボル列に含まれるシンボル数がその値ごとに固定されている。

（ビット単位の処理方式）
例えば非特許文献２には、ＤＭを多値変調のビットレベルごとに個別に実行する方式が開示されている。この方式のアルゴリズムによると、シンボル列のサイズが小さい場合でも低損失の変換レートが達成され得る。

（シンボル単位の処理方式）
例えば非特許文献３には、ＤＭをシンボル単位で実行するＥＳＳ（Enumerative Sphere Shaping）と呼ばれる方式が開示されている。ＥＳＳによると、シンボル列のサイズが小さい場合、ＣＣＤＭよりも低損失の変換レートが達成され得る。

米国特許第１０５１６５０３号明細書

P.Schulte, et al., "Constant Composition Distribution Matching", IEEE Trans. Inf. Theory, vol.62, no.1, pp.430-434, 2016. Y. Koganei, et al., "Optimum Bit-level Distribution Matching with at most O(N3) Implementation Complexity", in Proc. Opt. Fiber. Conf., San Diego, CA, USA, Mar. 2019, Paper M4B.4. A.Amari, et al., "Introducing Enumerative Sphere Shaping for Optical Communication Systems With Short Block lengths," IEEE J. Lightwave Technol. vol.37, no.23, pp.5926-5936, 2019.

例えばＥＳＳを実行する回路構成として、非特許文献２に開示された方式の回路ブロックを複数個用いることが考えられる。この場合、各回路ブロックに対する入力側のビット列の分配により、ビット列からシンボル列への変換レートの損失が増加する。

例えば所定量のビット列を1ビット以上のデータに分割してビットレベルごとのＤＭの回路ブロックに入力した場合、各回路ブロックに入力されるビットデータの粒度は２のべき乗となる。このため、ＤＭによって入力側及び出力側の各ビットデータを１対１の関係で変換するには、回路ブロックごとに入力側のビットデータのパタン数に対して過剰に多くの出力側のシンボルデータのパタン数が必要となる。

しかし、入力側及び出力側のパタン数の差から全体の変換レートの損失が増加することにより、結局、ＰＳの性能が低下するおそれがある。

そこで本件は、プロバビリスティックシェーピングの性能を向上することができる符号化装置、復号化装置、及び伝送装置を提供することを目的とする。

１つの態様では、符号化装置は、所定量のビット列から符号化されるシンボル列に含まれる所定数のシンボル値ごとの個数を、前記所定量のビット列に応じた整数値に基づき決定する決定部と、前記決定部が決定したシンボル値ごとの個数と、前記シンボル値ごとの個数に応じたシンボルの配置パタン数に関する第１パラメータとから前記シンボル列内のシンボルの位置をシンボル値ごとに算出する第１算出部と、前記第１算出部が算出した各位置に該当シンボル値を割り当てることにより前記シンボル列を生成する生成部とを有する。

１つの態様では、復号化装置は、所定量のビット列から符号化されたシンボル列に含まれる所定数のシンボル値ごとの個数を計数する計数部と、前記所定数のシンボル値ごとに前記シンボル列内の位置を検出する検出部と、前記所定数のシンボル値ごとの個数、前記シンボル列に含まれる所定数のシンボル値ごとの位置、及び前記シンボル列内のシンボルの配置パタン数に関するパラメータから、前記所定量のビット列に応じた整数値を算出する第２算出部とを有する。

１つの態様では、伝送装置は、所定量のビット列から符号化されるシンボル列に含まれる所定数のシンボル値ごとの個数を、前記所定量のビット列に応じた整数値に基づき決定する決定部と、前記決定部が決定したシンボル値ごとの個数と、前記シンボル値ごとの個数に応じたシンボルの配置パタン数に関する第１パラメータとから前記シンボル列内のシンボルの位置をシンボル値ごとに算出する第１算出部と、前記第１算出部が算出した各位置に該当シンボル値を割り当てることにより前記シンボル列を生成する生成部と、送信光を出力する光源と、前記シンボル列に基づき前記送信光を光変調することにより光信号を生成し送信する送信部とを有する。

１つの態様では、伝送装置は、所定量のビット列から符号化されたシンボル列を含む光信号を受信する受信部と、前記シンボル列に含まれる所定数のシンボル値ごとの個数を計数する計数部と、前記所定数のシンボル値ごとに前記シンボル列内の位置を検出する検出部と、前記所定数のシンボル値ごとの個数、前記シンボル列に含まれる所定数のシンボル値ごとの位置、及び前記シンボル列内のシンボルの配置パタン数に関するパラメータから、前記所定量のビット列に応じた整数値を算出する第２算出部とを有する。

１つの側面として、プロバビリスティックシェーピングの性能を向上することができる。

伝送システムの一例を示す構成図である。 プロバビリスティックシェーピングの処理の一例を示す図である。 ＤＭの一例を示す構成図である。 シンボルの個数パタンごとの配置パタンの一例を示す図である。 シンボルの個数パタンの決定方法の一例を示す図である。 シンボル値の配置を示す変数の算出処理の一例を示すフローチャートである。 シンボルの位置決定の一例を示す図である。 ビット列の生成例を示す図である。 ビット列をシンボル列に符号化する例を示す図（その１）である。 ビット列をシンボル列に符号化する例を示す図（その２）である。 比較例のＤＭを示す構成図である。 Ｉｎｖｅｒｓｅ－ＤＭの一例を示す構成図である。 係数の算出処理の一例を示すフローチャートである。

（伝送システムの構成）
図１は、伝送システム９の一例を示す構成図である。伝送システム９には、光ファイバなどの伝送路９０を介して互いに接続された送信装置１及び受信装置２が含まれる。送信装置１は、伝送路９０を介して光信号を受信装置２に送信し、受信装置２は送信装置１から光信号を受信する。なお、送信装置１及び受信装置２は伝送装置の一例である。

送信装置１は、フレーム処理部１０、ＤＭ１１、ＦＥＣ符号化部１２、シンボルマッピング部１３、送信部１４、及び送信光源１５を有する。フレーム処理部１０は、クライアント側のネットワークから入力されたフレームからデータを取り出してＤＭに出力する。

ＤＭ１１は、データを所定のビット数のビット列ごとにシンボル列に変換する。シンボル列には所定数のシンボルが含まれ、シンボルには、インデックスとしての値が相違する複数の種類が存在する。なお、以下の説明では、シンボルのインデックスの値を「シンボル値」と表記する。ＤＭ１１はシンボル列をＦＥＣ符号化部１２に出力する。

ＦＥＣ符号化部１２は、シンボル列内のデータに対してＦＥＣの復号化を実行してシンボルマッピング部１３に出力する。シンボルマッピング部１３は、多値変調方式に従ってシンボル列内のシンボルごとにマッピング処理を行って送信部１４に出力する。また、送信光源１５は、光源の一例であり、送信光を送信部１４に出力する。

送信部１４は、シンボル列に基づき送信光を光変調することにより光信号を生成し送信する。送信部１４は、例えば光変調器などを備える。送信部１４は、シンボルに従って送信光を光変調器によって光変調する。これにより光信号が生成されて伝送路９０に出力される。光信号は伝送路９０から受信装置２に入力される。

受信装置２は、受信部２０、データ判定部２１、ＦＥＣ復号化部２２、Ｉｎｖｅｒｓｅ－ＤＭ２３、フレーム処理部２４、及び局発光源２５を有する。光信号は伝送路９０から受信部２０に入力される。また、局発光源２５は受信部２０に局発光を出力する。

受信部２０は、送信装置１から、シンボル列を含む光信号を受信する。受信部２０は、例えば光カプラやフォトダイオードなどを備える。受信部２０は、光信号を局発光により検波してフォトダイオードにより電気信号に変換する。電気信号は受信部２０からデータ判定部２１に出力される。

データ判定部２１は電気信号のデータの軟判定及び硬判定を行う。データの判定値はデータ判定部２１からＦＥＣ復号化部２２に出力される。ＦＥＣ復号化部２２は、判定値に基づきデータに対してＦＥＣの復号化を実行してＩｎｖｅｒｓｅ－ＤＭ２３に出力する。

Ｉｎｖｅｒｓｅ－ＤＭ２３は、データを、所定数のシンボルを含むシンボル列ごとに所定のビット数のビット列に変換する。すなわち、Ｉｎｖｅｒｓｅ－ＤＭ２３は、データに対してＤＭ１１の変換とは逆の変換を行う。変換後のデータはＩｎｖｅｒｓｅ－ＤＭ２３からフレーム処理部２４に出力される。

フレーム処理部２４は、シンボルマッピング部１３の多値変調方式に従ってデータの復調処理を行ってフレームを復元する。フレームは受信装置２から他のクライアント側のネットワークに送信される。

（プロバビリスティックシェーピング）
図２は、ＰＳの処理の一例を示す図である。本例では、説明の便宜上、１６ＱＡＭのコンスタレーションを挙げる。コンスタレーション内には、信号点であるシンボルＰ１１～Ｐ１４，Ｐ２１～Ｐ２４，Ｐ３１～Ｐ３４，Ｐ４１～Ｐ４４が第１～第４象限に均等に分かれて配置されている。

各シンボルＰ１１～Ｐ１４，Ｐ２１～Ｐ２４，Ｐ３１～Ｐ３４，Ｐ４１～Ｐ４４を示す丸の大きさはシンボル割り当ての確率の値を示す。ＰＳ前のシンボル割り当ての確率は、各シンボルＰ１１～Ｐ１４，Ｐ２１～Ｐ２４，Ｐ３１～Ｐ３４，Ｐ４１～Ｐ４４の間で等しい。

ＰＳ後のシンボル割り当ての確率は、中心点Ｏに近いシンボルＰ１１～Ｐ１４，Ｐ２１～Ｐ２４，Ｐ３１～Ｐ３４，Ｐ４１～Ｐ４４ほど高くなる。例えば、中心点Ｏからの距離が最短であるシンボルＰ２２，Ｐ２３，Ｐ３２，Ｐ３３のシンボル割り当ての確率は最大であり、中心点Ｏからの距離が最長であるシンボルＰ１１，Ｐ１４，Ｐ４１，Ｐ４４のシンボル割り当ての確率は最小となる。

ＤＭ１１は、中心点Ｏ寄りのシンボルＰ２２，Ｐ２３，Ｐ３２，Ｐ３３のシンボル割り当ての確率が高くなるようにビット列をシンボル列に変換する。例えばＤＭ１１は、中心点Ｏからの距離をシンボル値により規定する。なお、シンボルＰ１１～Ｐ１４，Ｐ２１～Ｐ２４，Ｐ３１～Ｐ３４，Ｐ４１～Ｐ４４の象限は、例えばシンボルマッピング部１３によりビット列内の特定のレベルのビット値に従って決定される。

（ＤＭの構成）
図３は、ＤＭ１１の一例を示す構成図である。ＤＭ１１は、Ｍビット（Ｍは正の整数）のビット列をシンボル数Ｎ個のシンボル列に符号化する。なお、ＤＭ１１符号化装置の一例である。

ＤＭ１１は、整数変換部３０、個数パタン決定部３１、シンボル配置算出部３２、３４、及びＲＡＭ（Random Access Memory）３５，３６を有する。ＤＭ１１は、例えばＣＰＵ（Central Processing Unit）、メモリ、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specified Integrated Circuit）などの少なくとも一部を含むハードウェアから構成される。

整数変換部３０にはビット列が入力される。整数変換部３０はビット列を符号なしの整数値Ｕに変換して個数パタン決定部３１に出力する。

個数パタン決定部３１は、決定部の一例であり、ビット列内のシンボル値ごとのシンボルの個数を整数値Ｕに基づき決定する。ここで、シンボル列内のシンボル値は、０，１，２，・・・，Ｃ（正の整数）とすると、シンボル列内のシンボル配置パタンは（Ｃ＋１）^Ｎ通りとなる。例えばＣ＝２及びＮ＝４の場合、シンボル列内のシンボル配置パタンは８１（＝３^４）通りとなる。一方、入力側のビット列のビットパタンは２^Ｍ通りである。

また、シンボル列内のシンボル値０，１，２，・・・，Ｃごとのシンボルの個数を、Ｋ_０、Ｋ_１、Ｋ_２、・・・Ｋ_Ｃとする。ここで、シンボル数Ｋ_０、Ｋ_１、Ｋ_２、・・・Ｋ_Ｃの合計はシンボル列の全シンボル数Ｎと等しい。個数パタン決定部３１は、例えばＣ＝２の場合、シンボル値０のシンボル数Ｋ_０、シンボル値１のシンボル数Ｋ_１、及びシンボル値２のシンボル数Ｋ_２を決定する。なお、シンボル数Ｋ_０、Ｋ_１、Ｋ_２、・・・Ｋ_ＣをベクトルＫとして表記する。

また、シンボル列内のシンボルの配置パタン数は上記の式（１）から算出される。ここで、式（１）の左辺は二項係数として表されている。なお、以下の説明では、配置パタン数を示す二項係数を横並びの変数記号（式（１）の場合は「（Ｎ Ｋ）」）として表記する。

個数パタン決定部３１は、シンボル列内のシンボル値ごとの個数の組み合わせのパタン（以下、「個数パタン」と表記）を識別する変数Ｔを決定する。シンボル配置算出部３２は変数Ｔに従ってシンボル列内のシンボル値ごとのシンボルの位置を算出する。すなわち、シンボル配置算出部３２はシンボルの配置パタンを決定する。なお、シンボル配置算出部３２は第１算出部の一例である。

図４は、シンボルの個数パタンごとの配置パタンの一例を示す図である。本例では、Ｎ＝４及びＣ＝２とする。図４には、変数Ｔ＝０，１，２，・・・，７の場合のシンボルの個数パタン及び配置パタンが示されている。なお、変数Ｔ＝８～１４の個数パタン及び配置パタンの図示は省略する。

一例として、シンボル値０は、コンスタレーション内の原点から距離ｒ_０に位置するシンボルに該当し、シンボル値１は、コンスタレーション内の原点から距離ｒ_１に位置するシンボルに該当し、シンボル値２は、コンスタレーション内の原点から距離ｒ_２に位置するシンボルに該当する。例えばＴ＝０の場合、シンボル値０のシンボル数は４個であり、シンボル値１及び２の各シンボル数は０個である。また、Ｔ＝７の場合、シンボル値０及び２の各シンボル数は１個であり、シンボル値１のシンボル数は２個である。

変数Ｔは、ビット列の個数パタンから算出されるビット列ごとの光信号のパワーに基づいて決定される。光信号のシンボル１個の平均パワーＥは、例えば上記の式（２）に従ってシンボル数Ｋ_ｉ、及び距離ｒ_ｉ（ｉ＝０～Ｃ）から算出される。変数Ｔは平均パワーＥの順に従って規定される。すなわち、変数Ｔ＝０は平均パワーＥが最も低い場合の個数パタンに該当し、Ｔ＝１４は平均パワーＥが最も高い場合の個数パタンに該当する。この手法により、Ｍの値によらず、Ｍの値に対してベストエフォートな確率分布が実現される。ここで、ベストエフォートな確率分布とは、平均として、シンボルの位置ができるだけ中心に偏った分布を意味する。

また、Ｔ＝１～１４の各個数パタンには、１以上の配置パタンが存在する。配置パタン＃ｍ（ｍ：正の整数）は、時刻に対するシンボル０～２の送信順として変数Ｔごとに示されている。

例えばＴ＝０の場合、個数パタンは、シンボル値０の４個のシンボルから構成されるため、配置パタン＃１のみが存在する。また、Ｔ＝１の場合、個数パタンは、シンボル値０の３個のシンボルとシンボル値１の１個のシンボルから構成されるため、配置パタン＃１～＃４が存在する。変数Ｔに応じたＫをＫ^（Ｔ）とすると、変数Ｔごとの配置パタンの数（Ｎ Ｋ^（Ｔ））は上記の式（１）から算出される。例えば（Ｎ Ｋ^（０））は１であり、（Ｎ Ｋ^（２））は４である。

図５は、シンボルの個数パタンの決定方法の一例を示す図である。個数パタン決定部３１は、ビット列に応じた整数値Ｕ（＝０～２^Ｍ－１）の数直線上の位置に該当する変数Ｔを探索する。個数パタン決定部３１は、数直線が、変数Ｔごとの配置パタンの数（Ｎ Ｋ^（Ｔ））の長さの区間に分割されていると仮定し、整数値Ｕが位置する区間の変数Ｔ＝ｓを探索する。なお、各区間は、数直線上の０から２^Ｍ－１に向かって変数Ｔの小さい順に配置されている。

整数値Ｕは、上記の式（３）に基づきビット列のＭ個のビット値ｕ_ｉ（ｉ＝０，１，・・・，Ｍ－１）から算出される。

Ｕ^（Ｔ）≧０ ・・・（５）
Ｕ^{（Ｔ＋１）}＜０ ・・・（６）

個数パタン決定部３１は、上記の式（４）に従って変数ｓ＝０，１，２，・・・とした場合の配置パタン数（Ｎ Ｋ^（ｉ））の合計と整数値Ｕの差分Ｕ^（ｓ）を順次に算出する。個数パタン決定部３１は、式（５）及び式（６）の各条件が満たされる変数ｓを探索し、変数Ｔ＝ｓとする。つまり、個数パタン決定部３１は、整数値Ｕが変数ｓ＝０，１，２，・・・の各配置パタンの数（Ｎ Ｋ^（ｓ））の合計数を越えない範囲内で変数Ｔを決定する。

このため、上記の式（７）が成立する。例えばＵ＝６、Ｎ＝４、及びＣ＝２の場合、変数ｓ＝０，１，２の配置パタンの数（Ｎ Ｋ^（０）），（Ｎ Ｋ^（１）），（Ｎ Ｋ^（２））は、それぞれ、１、４、６である。この場合、個数パタン決定部３１は、（Ｎ Ｋ^（０））＋（Ｎ Ｋ^（１））（＝５）＜Ｕ＜（Ｎ Ｋ^（０））＋（Ｎ Ｋ^（１））＋（Ｎ Ｋ^（２））（＝１１）が成立するため、変数Ｔ＝１とする。このとき、Ｕ^（１）（＝１）＜（Ｎ Ｋ^（２））が成立する。

このように、個数パタン決定部３１は、複数の個数パタンから得られるシンボルの配置パタン数（Ｎ Ｋ^（ｓ））、及び整数値Ｕの比較結果から個数パタン（変数Ｔ）を決定する。したがって、個数パタン決定部３１は、個数パタンごとに存在する配置パタン数の分布に基づき効率的に個数パタンを選択することができる。

再び図３を参照すると、ＲＡＭ３５には、予め変数Ｔごとに算出された配置パタン数（Ｎ Ｋ^（Ｔ））を格納する。個数パタン決定部３１は、ＲＡＭ３５から配置パタン数（Ｎ Ｋ^（Ｔ））を取得する。つまり、個数パタン決定部３１は、式（４）の右辺の第２項の値をＲＡＭ３５から取得する。このため、個数パタン決定部３１は、配置パタン数（Ｎ Ｋ^（Ｔ））を算出する手間を省くことができる。なお、ＲＡＭ３５は第２格納部の一例である。

個数パタン決定部３１は、変数Ｔ及び差分Ｕ^（Ｔ）をシンボル配置算出部３２に出力する。シンボル配置算出部３２は、シンボル値０を除く各シンボル値１，２，・・・，Ｃに対応する係数算出部３２－１，３２－２，・・・，３２－Ｃ及び配置変数決定部３３－１，３３－２，・・・，３３－Ｃと、ＲＡＭ３６とを有する。

シンボル配置算出部３２は、個数パタン決定部３１が決定した変数Ｔと、図５に示される数直線において変数Ｔの区間内の整数値Ｕの位置に対応する配置パタンを差分Ｕ^（Ｔ）とから決定する。なお、差分Ｕ^（Ｔ）は、個数パタン決定部３１が決定したシンボル値ごとの個数（変数Ｔ）に応じたシンボルの配置パタン数に関する第１パラメータの一例である。

式（１）のシンボルの配置パタン数（Ｎ Ｋ）は、上記の式（８）のように因数分解することができる。ここで、上記の式（９）で示されるように変数Ｔに応じたパラメータＢ_ｉ ^（Ｔ）を定義すると、変数Ｔに応じたシンボルの配置パタン数（Ｎ Ｋ^（Ｔ））は、上記の式（１０）により表される。

そうすると、差分Ｕ^（Ｔ）は、式（１０）から上記の式（１１）で表される。具体的には、差分Ｕ^（Ｔ）は、係数ｖ_１，ｖ_２，・・・，ｖ_Ｃ及びパラメータＢ_ｉ ^（Ｔ）を用いた積和演算として表される。ここで、係数ｖ_１，ｖ_２，・・・，ｖ_Ｃは上記の式（１２）に基づき、差分Ｕ^（Ｔ）及びパラメータＢ_ｉ ^（Ｔ）から算出される。なお、式（１２）中の「％」は除算の余りを算出する演算子である。

係数算出部３２－１，３２－２，・・・，３２－Ｃは、式（１２）に従って係数ｖ_１，ｖ_２，・・・，ｖ_Ｃをそれぞれ算出し、配置変数決定部３３－１，３３－２，・・・，３３－Ｃにそれぞれ出力する。ここで、ＲＡＭ３６は、個数パタン（変数Ｔ）ごとのパラメータＢ_ｉ ^（Ｔ）を格納する。なお、ＲＡＭ３６は第１格納部の一例であり、パラメータＢ_ｉ ^（Ｔ）は、差分Ｕ^（Ｔ）の算出に関する第２パラメータの一例である。パラメータＢ_ｉ ^（Ｔ）はシンボル列内のシンボル値１，２，・・・，Ｃの位置の算出に用いられる。

係数算出部３２－１，３２－２，・・・，３２－Ｃは、ＲＡＭ３６から、個数パタン決定部３１が決定した個数パタン（変数Ｔ）に応じ、パラメータＢ_ｉ ^（Ｔ）を取得する。例えばシンボル値１の係数算出部３２－１はパラメータＢ_１ ^（Ｔ）を取得し、シンボル値２の係数算出部３２－２はパラメータＢ_１ ^（Ｔ）及びＢ_２ ^（Ｔ）を取得し、シンボル値Ｃの係数算出部３２－ＣはパラメータＢ_１ ^（Ｔ），Ｂ_２ ^（Ｔ），・・・，Ｂ_Ｃ ^（Ｔ）を取得する。このため、係数算出部３２－１，３２－２，・・・，３２－Ｃは、パラメータＢ_ｉ ^（Ｔ）を算出する手間を省くことができる。

配置変数決定部３３－１，３３－２，・・・，３３－Ｃは、シンボル列内のシンボル値１，２，・・・，Ｃの位置を決定する。配置変数決定部３３－１，３３－２，・・・，３３－Ｃは、シンボル値１，２，・・・，Ｃの配置を示す変数ｈ_１，ｊ，ｈ_２，ｊ，・・・，ｈ_Ｃ，ｊを係数ｖ_１，ｖ_２，・・・，ｖ_Ｃからそれぞれ算出する。

変数ｈ_１，ｊ，ｈ_２，ｊ，・・・，ｈ_Ｃ，ｊは上記の式（１３）を満たす。ここで、ｉ＝１，２，・・・Ｃ、かつｋ＝１，・・・，Ｋ_ｉ ^（Ｔ）である。

図６は、シンボル値１，２，・・・，Ｃの配置を示す変数ｈ_１，ｊ，ｈ_２，ｊ，・・・，ｈ_Ｃ，ｊの算出処理の一例を示すフローチャートである。本算出処理は、係数ｖ_１，ｖ_２，・・・，ｖ_Ｃのそれぞれについて実行される。

配置変数決定部３３－１，３３－２，・・・，３３－Ｃは、変数ｋ，ｎ及び係数ｖ_ｉの初期設定を実行する（ステップＳｔ１）。変数ｋは上記の式（１４）から算出され、ｎは上記の式（１５）から算出される。また、係数ｖ_ｉは、係数算出部３２－１，３２－２，・・・，３２－Ｃが式（１２）に従って算出した値が用いられる。

次に配置変数決定部３３－１，３３－２，・・・，３３－Ｃは、係数ｖ_ｉと二項係数（ｎ ｋ）を比較する（ステップＳｔ２）。配置変数決定部３３－１，３３－２，・・・，３３－Ｃは、係数ｖ_ｉが二項係数（ｎ ｋ）以上である場合（ステップＳｔ２のＹｅｓ）、係数ｖ_ｉから二項係数（ｎ ｋ）を減算し、変数ｋから１を減算し、変数ｈ_ｉ，ｋを変数ｎとする（ステップＳｔ３）。次に配置変数決定部３３－１，３３－２，・・・，３３－Ｃは、変数ｎから１を減算する（ステップＳｔ４）。

また、配置変数決定部３３－１，３３－２，・・・，３３－Ｃは、係数ｖ_ｉが二項係数（ｎ ｋ）より小さい場合（ステップＳｔ２のＮｏ）、ステップＳｔ３の処理を実行せずに、変数ｎから１を減算する（ステップＳｔ４）。

次に配置変数決定部３３－１，３３－２，・・・，３３－Ｃは、変数ｎと０を比較する（ステップＳｔ５）。ｎ≧０の場合（ステップＳｔ５のＹｅｓ）、ステップＳｔ２以降の各処理が再び実行される。また、ｎ＜０の場合（ステップＳｔ５のＮｏ）、処理は終了する。なお、ステップＳｔ３の処理が実行されていない場合にｎ＜０と判定されたとき（ステップＳｔ５のＮｏ）、有効な変数ｈ_ｉ，ｊが無いと判定される。

このように、シンボル配置算出部３２は、整数値Ｕ及びパラメータＢ_ｉ ^（Ｔ）からシンボル列内のシンボルの位置をシンボル値１，２，・・・，Ｃごとに算出する。

再び図３を参照すると、配置変数決定部３３－１，３３－２，・・・，３３－Ｃは、変数ｈ_１，ｊ，ｈ_２，ｊ，・・・，ｈ_Ｃ，ｊをシンボル生成部３４に出力する。シンボル生成部３４は、シンボル配置算出部３２が算出した各位置に該当シンボル値を割り当てることによりシンボル列を生成する。

シンボル生成部３４は、シンボル列の該当位置にシンボル値１，２，・・・，Ｃをそれぞれ割り当てるシンボル割当部３４－１，３４－２，・・・，３４－Ｃを有する。シンボル割当部３４－１，３４－２，・・・，３４－Ｃには、変数ｈ_１，ｊ，ｈ_２，ｊ，・・・，ｈ_Ｃ，ｊがそれぞれ入力される。

シンボル割当部３４－１，３４－２，・・・，３４－Ｃは、初期状態で全てのシンボル値が０であるシンボル列に、変数ｈ_１，ｊ，ｈ_２，ｊ，・・・，ｈ_Ｃ，ｊが示す位置にシンボル値１，２，・・・，Ｃを順次に割り当てる。最初にシンボル割当部３４－Ｃが全てのシンボル値が０であるシンボル列にシンボル値Ｃを割り当てシンボル割当部３４－（Ｃ－１）に出力する。次にシンボル割当部３４－（Ｃ－１）は、シンボル値Ｃが割り当て済みのシンボル列にシンボル値（Ｃ―１）を割り当てる。このように、シンボル値１，２，・・・，Ｃは大きい順にシンボル列に割り当てられ、最後にシンボル割当部３４－１がシンボル列にシンボル値１を割り当てる。

図７は、シンボルの位置決定の一例を示す図である。ここでは、一例として、シンボル割当部３４－Ｃ，３４－（Ｃ－１）の位置決定を挙げるが、他のシンボル割当部３４－１，３４－２，・・・，３４－（Ｃ－２）もこれと同様の手法で位置決定を行う。

シンボル割当部３４－Ｃは、変数ｈ_Ｃ，１からビット列内のシンボル値Ｃの位置を決定する。シンボル割当部３４－Ｃは、全てのシンボル値が０であるシンボル列の下位側から（ｈ_Ｃ，１＋１）番目のシンボルにシンボル値Ｃを割り当てる。すなわち、シンボル割当部３４－Ｃは、シンボル列の下位側から（ｈ_Ｃ，１＋１）番目の位置をシンボル値Ｃの位置に決定する。例えばｈ_Ｃ，１＝３の場合、シンボル値Ｃの位置はシンボル列の下位側から４（＝３＋１）番目の位置に決定される。

シンボル割当部３４－（Ｃ－１）は、変数ｈ_{Ｃ－１，１}，ｈ_{Ｃ－１，２}からビット列内のシンボル値（Ｃ－１）の位置を決定する。シンボル割当部３４－（Ｃ－１）は、シンボル値Ｃが割り当て済みのシンボル列の下位側から、シンボル値Ｃをスキップした場合の（ｈ_Ｃ，１＋１）番目及び（ｈ_Ｃ，２＋１）番目の各シンボルにシンボル値（Ｃ－１）を割り当てる。すなわち、シンボル割当部３４－（Ｃ－１）は、シンボル列の下位側から（ｈ_Ｃ，１＋１）番目及び（ｈ_Ｃ，２＋１）番目の各位置をシンボル値（Ｃ－１）の位置に決定する。例えばｈ_{Ｃ－１，１}＝１かつｈ_{Ｃ－１，２}＝６の場合、シンボル値（Ｃ－１）の位置はシンボル列の下位側から２（＝１＋１）番目の位置、及びシンボル値Ｃをスキップした７（６＋１）番目の位置に決定される。なお、シンボル値（Ｃ－２）以降についても同様に位置決定が行われる。なお、有効な変数ｈ_ｉ，ｊが無い場合、シンボル割当部３４－１，３４－２，・・・，３４－Ｃはシンボルを割り当てず、シンボル列を変更せずに出力する。

図８は、ビット列の生成例を示す図である。ここでは、ビット列が「００００００」、「０００１１０」、「０１０００１」、及び「０１１００１」（２進数表記）である場合のシンボル列の生成を例に挙げる。また、本例ではビット列のビット数（Ｍ）を６ビットとし、シンボル列のシンボル数（Ｎ）を４個とする。

ビット列が「００００００」である場合、有効な変数ｈ_１，ｊ，ｈ_２，ｊが無い（「なし」参照）。このため、シンボル割当部３４－１はシンボル列「００００」を変更せずにシンボル割当部３４－２に出力し、シンボル割当部３４－２もシンボル列「００００」を変更せずに出力する。これにより、ビット列「００００００」はシンボル列「００００」に符号化される。

ビット列が「０００１１０」である場合、変数ｈ_１，ｊ＝２，０であり、有効な変数ｈ_２，ｊが無い。このため、シンボル割当部３４－２は、有効な変数ｈ_２，ｊが無いため、シンボル列「００００」を変更せずにシンボル割当部３４－１に出力する。また、シンボル割当部３４－１は、変数ｈ_１，ｊ＝２，０に基づきシンボル列「００００」の下位側から１番目及３番目の各シンボルにシンボル値１を割り当てることによりシンボル列「０１０１」を生成して出力する。これにより、ビット列「０００１１０」はシンボル列「０１０１」に符号化される。

ビット列が「０１０００１」である場合、有効な変数ｈ_１，ｊが無く、変数ｈ_２，ｊ＝１である。このため、シンボル割当部３４－２は変数ｈ_２，ｊ＝１に基づきシンボル列「００００」の下位側から２番目のシンボルにシンボル値２を割り当てることによりシンボル列「００２０」を生成してシンボル割当部３４－１に出力する。シンボル割当部３４－１は、有効な変数ｈ_１，ｊが無いため、シンボル列「００２０」を変更せずに出力する。これにより、ビット列「０１０００１」はシンボル列「００２０」に符号化される。

ビット列が「０１１００１」である場合、変数ｈ_１，ｊ＝２、及び変数ｈ_２，ｊ＝１である。このため、シンボル割当部３４－２は、変数ｈ_２，ｊ＝１に基づきシンボル列「００００」の下位側から２番目のシンボルにシンボル値２を割り当てることによりシンボル列「００２０」を生成してシンボル割当部３４－１に出力する。シンボル割当部３４－１は、変数ｈ_２，ｊ＝１に基づきシンボル列「００２０」の下位側から、シンボル値２を除いた２番目のシンボルにシンボル値２を割り当てることによりシンボル列「１０２０」を生成して出力する。これにより、ビット列「０１１００１」はシンボル列「１０２０」に符号化される。

（ビット列の符号化例）
図９及び図１０は、ビット列をシンボル列に符号化する例を示す図である。本例では、ビット列のビット数Ｎを６ビットとし、シンボル列のシンボル数Ｍを４個とする。また、シンボル値は０，１，２の３種類として、Ｃ＝２とする。また、コンスタレーション上のシンボルの原点からの距離ｒ_０，ｒ_１，ｒ_２をそれぞれ０，１，２とする。

表Ｇ１，Ｇ３には、ＲＡＭ３５，３６に格納される数値が示されている。なお、ＲＡＭ３５，３６は、図３に示されるように互いに独立したメモリであってもよいが、ここでは便宜上、１つのメモリとして扱う。ＲＡＭ３５，３６には、変数Ｔ、シンボル数Ｋ_０ ^（Ｔ），Ｋ_１ ^（Ｔ），Ｋ_２ ^（Ｔ）、光信号の平均パワーＥ、配置パタン数（Ｎ Ｋ^（Ｔ））、その合計Σ（Ｎ Ｋ）、パラメータＢ_１ ^（Ｔ），Ｂ_２ ^（Ｔ）が格納されている。ここで、合計Σ（Ｎ Ｋ）は、上記の式（１６）で表される。変数Ｔの値は平均パワーＥの小さい順に従って１～１４まで割り当てられている。

表Ｇ２，Ｇ４には、ＤＭ１１が算出に用いる数値例が示されている。ビット列、整数値Ｕ、差分Ｕ^（Ｔ）、係数ｖ_１，ｖ_２、変数ｈ_１ ^（Ｔ），ｈ_２ ^（Ｔ）、及びシンボル列は、図９及び図１０の紙面横方向において表Ｇ１，Ｇ３中の各値と対応している。なお、表Ｇ５は、シンボル数Ｋ_０ ^（Ｔ），Ｋ_１ ^（Ｔ），Ｋ_２ ^（Ｔ）、及び光信号の平均パワーＥの平均値（Ａｖｅ．）を示す。シンボル数Ｋ_０ ^（Ｔ），Ｋ_１ ^（Ｔ），Ｋ_２ ^（Ｔ）のうち、シンボル数Ｋ_０ ^（Ｔ）の平均値が最も大きいため、コンスタレーションの中心に近いシンボルほど多く割り当てられることが理解される。

個数パタン決定部３１は、表Ｇ１，Ｇ３中の合計Σ（Ｎ Ｋ）を用いて上記の式（４）の演算を行うことにより差分Ｕ^（Ｔ）（Ｕ^（Ｓ））を算出する。上述したように、個数パタン決定部３１は、差分Ｕ^（Ｔ）から上記の式（５），（６）を満たす変数Ｔを決定する。

シンボル配置算出部３２は、決定した変数Ｔに対応する表Ｇ２，Ｇ４中のパラメータＢ_１ ^（Ｔ），Ｂ_２ ^（Ｔ）を取得して、パラメータＢ_１ ^（Ｔ），Ｂ_２ ^（Ｔ）及び、差分Ｕ^（Ｔ）から係数ｖ_１，ｖ_２を上記の式（１２）に従って算出する。シンボル配置算出部３２は、上述したように、係数ｖ_１，ｖ_２を用いて図６の処理を実行することにより変数ｈ_１ ^（Ｔ），ｈ_２ ^（Ｔ）を決定する。すでに述べたように、シンボル生成部は、変数ｈ_１ ^（Ｔ），ｈ_２ ^（Ｔ）に応じたシンボル配置のシンボル列を生成する。

個数パタン決定部３１は、例えばビット列「０１１０１０」に応じた整数値「２６」から合計Σ（Ｎ Ｋ）を除算して、式（５），（６）を満たす差分Ｕ^（Ｔ）を算出することにより変数Ｔ＝６を決定する。シンボル配置算出部３２は、変数Ｔ＝６に対応するパラメータＢ_１ ^（６）＝３及びＢ_２ ^（６）＝４を取得して差分Ｕ^（６）＝６から係数ｖ_１＝０及びｖ_２＝２を算出し、変数ｈ_１ ^（６）＝０及びｈ_２ ^（６）＝２を決定する。これにより、ビット列「０１１０１０」はシンボル列「０２０１」に符号化される。

このように、ＤＭ１１は、ビット列に応じた整数値Ｕからビット列の個数パタン（変数Ｔ）を決定し、個数パタンと、個数パタンに応じた差分Ｕ^（Ｔ）とからシンボル列の配置パタンを決定してシンボル列を生成する。このため、ビット列のビットパタンをシンボル列の配置パタンに対応付けて符号化を行うことができる。図９及び図１０の例の場合、６４パタン（＝２^６）のビット列を８２パタン（＝３^４）のシンボル列に対応付けた符号化が可能である。このため、以下の比較例と比べると、全体の変換レートの損失が低下することにより、ＰＳの性能が向上する。

図１１は、比較例のＤＭ１１ａを示す構成図である。ＤＭ１１ａは、ビット分配部３９、配置変数決定部３３－１’～３３－Ｃ’、及びシンボル割当部３４－１～３４－Ｃを有する。なお、図１１において、図３と共通する構成には同一の符号を付し、その説明は省略する。

ビット分配部３９は、Ｍビットのビット列をＭ_１，Ｍ_２，・・・，Ｍ_Ｃビットのデータに分けて配置変数決定部３３－１’～３３－Ｃ’にそれぞれ出力する。配置変数決定部３３－１’～３３－Ｃ’は、所定の算出手段を用いてＭ_１，Ｍ_２，・・・，Ｍ_Ｃビットのデータから、シンボル配置の変数ｈ_１，ｊ，ｈ_２，ｊ，・・・，ｈ_Ｃ，ｊをそれぞれ決定する。

本例では、各配置変数決定部３３－１’～３３－Ｃ’に入力されるビットデータの粒度は２のべき乗となり、粒度が粗い。このため、ＤＭによって入力側及び出力側の各ビットデータを１対１の関係で変換するには、配置変数決定部３３－１’～３３－Ｃ’ごとに入力側のビットデータのパタン数に対して過剰に多くの出力側のシンボル列のパタン数が必要となる場合が有り得る。具体的な例としては、配置変数決定部３３－１’～３３－Ｃ’ごとの入力側のビットデータのパタン数に対して、出力側のシンボル列のパタン数が、極端な場合、１パタンだけ足りないために、出力側のシンボル列にシンボルを１個追加する場合が有り得る。この場合、出力側のシンボル列にシンボルを１個追加しても、追加により増加したシンボル列のパタンのうち、使用されるのは１パタンのみであるため、使用可能なパタン数が大幅に増えたにも関わらず、僅かなパタンしか使用しないこととなる。これは、変換レートの損失が増加につながり、実施例のＤＭ１１よりＰＳの性能が低下する。

（Ｉｎｖｅｒｓｅ－ＤＭの構成）
図１２は、Ｉｎｖｅｒｓｅ－ＤＭ２３の一例を示す構成図である。Ｉｎｖｅｒｓｅ－ＤＭ２３は、ＤＭ１１の符号化処理を逆の順序で実行することによりシンボル列からビット列を復号化する。なお、Ｉｎｖｅｒｓｅ－ＤＭ２３は復号装置の一例である。

Ｉｎｖｅｒｓｅ－ＤＭ２３は、シンボルカウンタ４０、シンボル検出部４２－１，４２－２，・・・，４２－Ｃ、整数値算出部４８、ビット変換部４９、及びＲＡＭ４１，４５を有する。ＲＡＭ４１，４５には表Ｇ１，Ｇ３の値の少なくとも一部が格納されている。Ｉｎｖｅｒｓｅ－ＤＭ２３は、例えばＣＰＵ（Central Processing Unit）、メモリ、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specified Integrated Circuit）などの少なくとも一部を含むハードウェアから構成される。

シンボルカウンタ４０は、計数部の一例であり、シンボル列に含まれるシンボル値ごとの個数を計数する。すなわち、シンボルカウンタ４０は各シンボル値０，１，・・・，Ｃのシンボル数Ｋ_０、Ｋ_１、Ｋ_２、・・・Ｋ_Ｃを計数する。シンボルカウンタ４０は、シンボル数Ｋ_０、Ｋ_１、Ｋ_２、・・・Ｋ_Ｃ（Ｋ^（Ｔ））をＲＡＭ４１に出力する。

ＲＡＭ４１には、シンボル数Ｋ_０、Ｋ_１、Ｋ_２、・・・Ｋ_Ｃと配置パタン数の合計Σ（Ｎ Ｋ^（Ｔ））（式（１６）参照）が格納されている。ＲＡＭ４１は、シンボル数Ｋ_０、Ｋ_１、Ｋ_２、・・・Ｋ_Ｃに応じた合計Σ（Ｎ Ｋ^（Ｔ））を整数値算出部４８に出力する。ここで、合計Σ（Ｎ Ｋ^（Ｔ））は上記の式（４）の右辺の第２項目に該当する。

シンボル検出部４２－１，４２－２，・・・，４２－Ｃは、検出部の一例であり、シンボル値０，１，・・・，Ｃのシンボル列内の位置をそれぞれ検出する。シンボル検出部４２－１，４２－２，・・・，４２－Ｃは、図７を参照して述べた方法に従って位置を検出することによりシンボル配置の変数ｈ_１，ｊ，ｈ_２，ｊ，・・・，ｈ_Ｃ，ｊをそれぞれ検出する。シンボル検出部４２－１，４２－２，・・・，４２－Ｃは、変数ｈ_１，ｊ，ｈ_２，ｊ，・・・，ｈ_Ｃ，ｊをそれぞれ整数値算出部４８に出力する。

整数値算出部４８は、シンボル数Ｋ_０、Ｋ_１、Ｋ_２、・・・Ｋ_Ｃ、シンボル列内のシンボル値ごとの位置、及びパラメータＢ_１ ^（Ｔ），Ｂ_２ ^（Ｔ），・・・，Ｂ_Ｃ ^（Ｔ）から整数値Ｕを算出する。整数値算出部４８は、係数算出部４３－１，４３－２，・・・，４３－Ｃ、加算器４６，４７、及び乗算器４４－２，・・・，４４－Ｃを有する。シンボル検出部４２－１，４２－２，・・・，４２－Ｃは、変数ｈ_１，ｊ，ｈ_２，ｊ，・・・，ｈ_Ｃ，ｊを係数算出部４３－１，４３－２，・・・，４３－Ｃにそれぞれ出力する。係数算出部４３－１，４３－２，・・・，４３－Ｃは例えば以下の処理により係数ｖ_１，ｖ_２，・・・，ｖ_Ｃを算出する。

図１３は、係数ｖ_１，ｖ_２，・・・，ｖ_Ｃの算出処理の一例を示すフローチャートである。本処理は係数算出部４３－１，４３－２，・・・，４３－Ｃにより個別に実行される。係数算出部４３－１，４３－２，・・・，４３－Ｃは、変数ｋ，ｎ及び係数ｖ_ｉに０を初期設定する（ステップＳｔ１１）。なお、ｉは係数算出部４３－１，４３－２，・・・，４３－Ｃにおいて１，２，・・・，Ｃである。

次に係数算出部４３－１，４３－２，・・・，４３－Ｃは、係数ｖ_ｉと二項係数（ｎ ｋ）を比較する（ステップＳｔ１２）。係数算出部４３－１，４３－２，・・・，４３－Ｃは、係数ｖ_ｉが二項係数（ｎ ｋ）以上である場合（ステップＳｔ１２のＹｅｓ）、係数ｖ_ｉに二項係数（ｎ ｋ）を加算し、変数ｋに１を加算する（ステップＳｔ１３）。また、係数ｖ_ｉが二項係数（ｎ ｋ）より小さい場合（ステップＳｔ１２のＮｏ）、ステップＳｔ１３の処理は実行されない。

次に係数算出部４３－１，４３－２，・・・，４３－Ｃは、変数ｎに１を加算する（ステップＳｔ１４）。次に係数算出部４３－１，４３－２，・・・，４３－Ｃは、変数ｎとシンボル数Ｎを比較する（ステップＳｔ１５）。ｎ＜Ｎの場合（ステップＳｔ１５のＹｅｓ）、再びステップＳｔ１２以降の各処理が実行され、ｎ≧Ｎの場合（ステップＳｔ１５のＮｏ）、処理は終了する。

再び図１２を参照すると、係数算出部４３－１は係数ｖ_１を加算器４６に出力する。係数算出部４３－２，・・・，４３－Ｃは係数ｖ_２，・・・，ｖ_Ｃを乗算器４４－２，・・・，４４－Ｃにそれぞれ出力する。

また、ＲＡＭ４５には、係数ｖ_２，・・・，ｖ_Ｃ，に応じたパラメータＢ_１ ^（Ｔ），Ｂ_２ ^（Ｔ），・・・，Ｂ_Ｃ ^（Ｔ）が格納されている。乗算器４４－２，・・・，４４－ＣはＲＡＭ４５からパラメータＢ_１ ^（Ｔ），Ｂ_２ ^（Ｔ），・・・，Ｂ_Ｃ ^（Ｔ）を取得する。乗算器４４－２はパラメータＢ_１ ^（Ｔ），Ｂ_２ ^（Ｔ）を取得して係数ｖ_２に乗算し、その結果を加算器４６に出力する。乗算器４４－ＣはパラメータＢ_１ ^（Ｔ），Ｂ_２ ^（Ｔ），・・・，Ｂ_Ｃ ^（Ｔ）を取得して係数ｖ_Ｃに乗算し、その結果を加算器４６に出力する。これにより、乗算器４４－２，・・・，４４－Ｃは、上記の式（１１）の右辺の各項の演算をそれぞれ行う。

加算器４６は、係数算出部４３－１，４３－２，・・・，４３－Ｃからの入力値を加算する。これにより、加算器４６は、上記の式（１１）の演算を実行して差分Ｕ^（Ｔ）を算出する。加算器４６は差分Ｕ^（Ｔ）を加算器４７に出力する。

加算器４７は、差分Ｕ^（Ｔ）と配置パタン数の合計Σ（Ｎ Ｋ^（Ｔ））を加算して算出する。すなわち、加算器４７は、上記の式（４）に基づき、整数値Ｕを差分Ｕ^（Ｔ）と配置パタン数の合計Σ（Ｎ Ｋ^（Ｔ））の和として算出する。加算器４７は整数値Ｕをビット変換部４９に出力する。ビット変換部４９は整数値Ｕをビット列に変換して出力する。

このようにして、Ｉｎｖｅｒｓｅ－ＤＭ２３は、シンボル列をビット列に復号化することができる。したがって、Ｉｎｖｅｒｓｅ－ＤＭ２３は、ＤＭ１１と同様の効果を得ることができる。また、ＤＭ１１を備える送信装置１、Ｉｎｖｅｒｓｅ－ＤＭ２３を備える受信装置３も、上記と同様の効果を得ることができる。

上述した実施形態は本発明の好適な実施の例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形して実施可能である。

なお、以上の説明に関して更に以下の付記を開示する。
（付記１） 所定量のビット列から符号化されるシンボル列に含まれる所定数のシンボル値ごとの個数を、前記所定量のビット列に応じた整数値に基づき決定する決定部と、
前記決定部が決定したシンボル値ごとの個数と、前記シンボル値ごとの個数に応じたシンボルの配置パタン数に関する第１パラメータとから前記シンボル列内のシンボルの位置をシンボル値ごとに算出する第１算出部と、
前記第１算出部が算出した各位置に該当シンボル値を割り当てることにより前記シンボル列を生成する生成部とを有することを特徴とする符号化装置。
（付記２） 前記決定部は、前記所定数のシンボル値ごとの個数の複数のパタンから得られるシンボルの配置パタン数、及び前記整数値の比較結果から前記所定数のシンボル値ごとの個数を決定することを特徴とする付記１に記載の符号化装置。
（付記３） 前記第１パラメータの算出に関する第２パラメータを前記シンボル値ごとの個数ごとに格納する第１格納部を有し、
前記第１算出部は、前記第１格納部から、前記決定部が決定したシンボル値ごとの個数に応じた前記第２パラメータを取得し、前記シンボル列内のシンボルの位置の算出に用いることを特徴とする付記１または２に記載の符号化装置。
（付記４） 前記シンボルの配置パタン数を格納する第２格納部を有し、
前記決定部は、前記第２格納部から前記シンボルの配置パタン数を取得することを特徴とする付記１乃至３の何れかに記載の符号化装置。
（付記５） 所定量のビット列から符号化されたシンボル列に含まれる所定数のシンボル値ごとの個数を計数する計数部と、
前記所定数のシンボル値ごとに前記シンボル列内の位置を検出する検出部と、
前記所定数のシンボル値ごとの個数、前記シンボル列に含まれる所定数のシンボル値ごとの位置、及び前記シンボル列内のシンボルの配置パタン数に関するパラメータから、前記所定量のビット列に応じた整数値を算出する第２算出部とを有することを特徴とする復号化装置。
（付記６） 所定量のビット列から符号化されるシンボル列に含まれる所定数のシンボル値ごとの個数を、前記所定量のビット列に応じた整数値に基づき決定する決定部と、
前記決定部が決定したシンボル値ごとの個数と、前記シンボル値ごとの個数に応じたシンボルの配置パタン数に関する第１パラメータとから前記シンボル列内のシンボルの位置をシンボル値ごとに算出する第１算出部と、
前記第１算出部が算出した各位置に該当シンボル値を割り当てることにより前記シンボル列を生成する生成部と、
送信光を出力する光源と、
前記シンボル列に基づき前記送信光を光変調することにより光信号を生成し送信する送信部とを有することを特徴とする伝送装置。
（付記７） 前記決定部は、前記所定数のシンボル値ごとの個数の複数のパタンから得られるシンボルの配置パタン数、及び前記整数値の比較結果から前記所定数のシンボル値ごとの個数を決定することを特徴とする付記６に記載の伝送装置。
（付記８） 前記第１パラメータの算出に関する第２パラメータを前記シンボル値ごとの個数ごとに格納する第１格納部を有し、
前記第１算出部は、前記第１格納部から、前記決定部が決定したシンボル値ごとの個数に応じた前記第２パラメータを取得し、前記シンボル列内のシンボルの位置の算出に用いることを特徴とする付記６または７に記載の伝送装置。
（付記９） 前記シンボルの配置パタン数を格納する第２格納部を有し、
前記決定部は、前記第２格納部から前記シンボルの配置パタン数を取得することを特徴とする付記６乃至８の何れかに記載の伝送装置。
（付記１０） 所定量のビット列から符号化されたシンボル列を含む光信号を受信する受信部と、
前記シンボル列に含まれる所定数のシンボル値ごとの個数を計数する計数部と、
前記所定数のシンボル値ごとに前記シンボル列内の位置を検出する検出部と、
前記所定数のシンボル値ごとの個数、前記シンボル列に含まれる所定数のシンボル値ごとの位置、及び前記シンボル列内のシンボルの配置パタン数に関するパラメータから、前記所定量のビット列に応じた整数値を算出する第２算出部とを有することを特徴とする伝送装置。

１ 送信装置
２ 受信装置
１１ ＤＭ
２３ Ｉｎｖｅｒｓｅ－ＤＭ
３１ 個数パタン決定部
３２ シンボル配置算出部
３４ シンボル生成部
３５，３６，４１，４５ ＲＡＭ
４０ シンボルカウンタ
４２－１，４２－２，・・・，４２－Ｃ シンボル検出部
４８ 整数値算出部

Claims (7)

1. 所定量のビット列から符号化されるシンボル列に含まれる所定数のシンボル値ごとの個数を、前記所定量のビット列に応じた整数値に基づき決定する決定部と、
   前記決定部が決定したシンボル値ごとの個数と、前記シンボル値ごとの個数に応じたシンボルの配置パタン数に関する第１パラメータとから前記シンボル列内のシンボルの位置をシンボル値ごとに算出する第１算出部と、
   前記第１算出部が算出した各位置に該当シンボル値を割り当てることにより前記シンボル列を生成する生成部とを有することを特徴とする符号化装置。
2. 前記決定部は、前記所定数のシンボル値ごとの個数の複数のパタンから得られるシンボルの配置パタン数、及び前記整数値の比較結果から前記所定数のシンボル値ごとの個数を決定することを特徴とする請求項１に記載の符号化装置。
3. 前記第１パラメータの算出に関する第２パラメータを前記シンボル値ごとの個数ごとに格納する第１格納部を有し、
   前記第１算出部は、前記第１格納部から、前記決定部が決定したシンボル値ごとの個数に応じた前記第２パラメータを取得し、前記シンボル列内のシンボルの位置の算出に用いることを特徴とする請求項１または２に記載の符号化装置。
4. 前記シンボルの配置パタン数を格納する第２格納部を有し、
   前記決定部は、前記第２格納部から前記シンボルの配置パタン数を取得することを特徴とする請求項１乃至３の何れかに記載の符号化装置。
5. 所定量のビット列から符号化されたシンボル列に含まれる所定数のシンボル値ごとの個数を計数する計数部と、
   前記所定数のシンボル値ごとに前記シンボル列内の位置を検出する検出部と、
   前記所定数のシンボル値ごとの個数、前記シンボル列に含まれる所定数のシンボル値ごとの位置、及び前記シンボル列内のシンボルの配置パタン数に関するパラメータから、前記所定量のビット列に応じた整数値を算出する第２算出部とを有することを特徴とする復号化装置。
6. 所定量のビット列から符号化されるシンボル列に含まれる所定数のシンボル値ごとの個数を、前記所定量のビット列に応じた整数値に基づき決定する決定部と、
   前記決定部が決定したシンボル値ごとの個数と、前記シンボル値ごとの個数に応じたシンボルの配置パタン数に関する第１パラメータとから前記シンボル列内のシンボルの位置をシンボル値ごとに算出する第１算出部と、
   前記第１算出部が算出した各位置に該当シンボル値を割り当てることにより前記シンボル列を生成する生成部と、
   送信光を出力する光源と、
   前記シンボル列に基づき前記送信光を光変調することにより光信号を生成し送信する送信部とを有することを特徴とする伝送装置。
7. 所定量のビット列から符号化されたシンボル列を含む光信号を受信する受信部と、
   前記シンボル列に含まれる所定数のシンボル値ごとの個数を計数する計数部と、
   前記所定数のシンボル値ごとに前記シンボル列内の位置を検出する検出部と、
   前記所定数のシンボル値ごとの個数、前記シンボル列に含まれる所定数のシンボル値ごとの位置、及び前記シンボル列内のシンボルの配置パタン数に関するパラメータから、前記所定量のビット列に応じた整数値を算出する第２算出部とを有することを特徴とする伝送装置。
   

Images