JP2022507015A - 通信システム及びビットのシンボルを通信する方法 - Google Patents

Abstract

通信システムは、ビットのブロックを受信するデータソースと、プロセッサと、尤度が等しい入力ビットのブロックを、プロセッサを使用して分布マッチャの確率質量関数（ＰＭＦ）に従って分布する値を有する固定数の出力ビットにマッチングするように構成されたＰＭＦに関連付けられた分布マッチャを記憶する、プロセッサと接続されたメモリとを備える。この場合、分布マッチャは、目標ＰＭＦを完全に特定する並列二項分布マッチャのセットを含み、通信システムは、整形されたビットのブロックのシーケンスにおけるビットが目標ＰＭＦに従って分布するように、整形されたビットのブロックを、通信チャネルを介して送信する送信機フロントエンドを備える。

Description

本発明は、包括的には、デジタル通信システムに関し、より詳細には、高スループットデジタル通信システムのための分布マッチャ（distribution matcher）に関する。

光ファイバ伝送システム、ワイヤレスシステム、又は同軸ケーブルシステムの応用には、確率的整形（probabilistic shaping）に対する多くの手法、例えば、シェルマッピング（shell-mapping）及びトレリス符号化変調（trellis coded modulation）が存在するが、これらでは、最適な利得を得られない可能性がある。達成可能な最大利得に近づくために、確率的整形についての文献で知られている最良の方法は、一定の構成分布マッチャ（ＣＣＤＭ：constant composition distribution matcher）を用いることである。それにより、全ての可能な出力シーケンスは、シンボルごとに同じ確率分布を有し、したがって、同じ「構成（composition）」を有する。この方法では、良好な性能を得るために、数千個程度のシンボルの出力シーケンス長が必要となる。この方法の重要な問題は、唯一知られているマッピング及びデマッピングのアルゴリズム（一様に分布する入力ビットを整形された出力シーケンスにマッピング及びデマッピングする）が、入力又は出力シンボルシーケンスに対して逐次的に動作するということである。したがって、良好な性能は、遅延を犠牲にした上で達成されるにすぎないため、ハードウェアにおける実施は不可能になる。

したがって、これらのＣＣＤＭシーケンスをマッチング及びデマッチングする複雑度の低い方法及びシステムを開発することが必要とされている。

本発明は、特にチャネル容量に密接に接近する高スループットシステムの領域における、デジタル通信の分野に関する。このシステムの応用の例は、光ファイバ伝送システム、ワイヤレスシステム、又は同軸ケーブルシステムなどである。

いくつかの実施の形態は、通信システムは、ビットのブロックを受信するデータソースと、尤度が等しい入力ビットのブロックを、分布マッチャの確率質量関数（ＰＭＦ）に従って分布する値を有する固定数の出力ビットにマッチングするＰＭＦに関連付けられた分布マッチャを記憶するメモリであって、分布マッチャは、目標ＰＭＦを完全に特定する並列二項分布マッチャのセットを含む、メモリと、整形されたビットのブロックのシーケンスにおけるビットが目標ＰＭＦに従って分布するように、整形されたビットのブロックを、通信チャネルを介して送信する送信機フロントエンドとを備えるという認識に基づく。

本発明の実施の形態によれば、中央処理ユニット（ＣＰＵ又はデジタル信号プロセッサ）の使用量、電力消費量及び／又はネットワーク帯域幅の使用量を削減することが可能になる。なぜならば、実施の形態では、アルゴリズムを、複数のサブセットランキング及びデランキング（deranking）問題を解く複数の並列二項分布マッチャ及びデマッチャとみなすことにより、整数算術のみを使用してこれらのＣＣＤＭシーケンスをマッチング及びデマッチングする低複雑度の方法及びシステムを提供することができるためである。したがって、本発明の実施の形態では、プロセッサ（ＣＰＵ）の機能を改善することができる。なぜならば、目標のシンボルシーケンスは、別個にマッチング及びデマッチングされるいくつかの並列バイナリシーケンスに分解することができ、それにより、現実のシーケンス長に対して１０倍～１００倍もの直列性（serialism）を十分な削減できるためである。

さらに、本発明の実施の形態によれば、ビットのシンボルを通信する方法であって、方法は、方法を実施するためのメモリに記憶された、記憶された命令と結合されたプロセッサを使用する。この場合、命令は、プロセッサによって実行されると、方法の少なくともいくつかのステップを実行する。ステップは、ビットのブロックを受信するステップと、二項分布マッチャのセットを記憶するメモリから二項分布マッチャのセットにビットのブロックを送信するステップであって、各二項分布マッチャは、確率質量関数（ＰＭＦ）に関連付けられて、尤度が等しい入力ビットのブロックが、分布マッチャのＰＭＦに従って分布する値を有する固定数の出力ビットにマッチングされ、二項分布マッチャの組み合わせが目標ＰＭＦに等しくなるように、各二項分布マッチャが二項分布に関連付けられる、ステップと、ビットのブロックを、二項分布マッチャのセットを使用して非一様分布を有する整形されたビットのブロックにマッピングするステップと、二項分布マッチャによって求められた構造を使用して整形されたビットのブロックを組み合わせるステップと、整形されたビットのブロックのシーケンスにおけるビットが目標ＰＭＦに従って分布するように、整形されたビットのブロックを、通信チャネルを介して送信するステップとを含む。

ここに開示されている実施形態は、添付図面を参照して更に説明される。示されている図面は、必ずしも一律の縮尺というわけではなく、その代わり、一般的に、ここに開示されている実施形態の原理を示すことに強調が置かれている。

いくつかの実施形態による、確率的整形デジタル通信システムのブロック図である。 いくつかの実施形態による、通信システムのブロック図である。 いくつかの実施形態による、確率的振幅整形（ＰＡＳ）を利用するシステムにおいて使用される前方誤り訂正（ＦＥＣ：forward error correction）の概略図である。 本発明の実施形態による、確率的整形マッパユニットを示す図である。 本発明の実施形態による、確率的整形デマッパユニットを示す図である。 本発明のいくつかの実施形態による、確率的整形マッパ／デマッパ一体化ユニットを示す図である。 本発明のいくつかの実施形態による、複数の並列二項分布マッチャを利用する分布マッチャを示す図である。 本発明のいくつかの実施形態による、複数の並列サブセットデランキングアルゴリズムに基づく二項分布マッチャを利用する分布マッチャを示す図である。 本発明のいくつかの実施形態による、ＰＡＳを利用する送信機の概略図である。 本発明のいくつかの実施形態による、一定構成分布マッチング（ＣＣＤＭシステム）の原理を示す図である。 本発明の実施形態による、Ｎ－１個の並列二項分布マッチャを用いて動作する分布マッチャの動作の概略図である。 本発明の実施形態による、複数の並列二項分布デマッチャを使用する、分布デマッチャの動作を示す図である。 本発明の実施形態による、カーディナリティ４分布の、３つの並列二項分布への分解の一例を示す図である。 本発明の実施形態による、カーディナリティ４分布を３つの並列二項分布に分解する代替的な方法を示す図である。 本発明の実施形態による、複数の並列二項分布デマッチャを利用するカーディナリティＮを有する分布のための分布デマッチャを示す図である。 本発明の実施形態による、サブセットランキングアルゴリズムに基づく複数の並列二項分布デマッチャを利用するカーディナリティＮを有する分布のための分布デマッチャを示す図である。 本発明の実施形態による、マルチセットデランキングに基づく任意のカーディナリティを有する分布を分布マッチングするアルゴリズムを示す図である。 本発明の実施形態による、マルチセットランキングアルゴリズムを用いて分布デマッチングするアルゴリズムの概略図である。

本発明の様々な実施形態が、図面を参照して以下で説明される。図面は縮尺通り描かれておらず、同様の構造又は機能を有する要素は、図面全体にわたって同様の参照符号によって表されることに留意されたい。図面は、本発明の特定の実施形態の説明を容易にすることのみを意図することにも留意されるべきである。図面は、本発明の網羅的な説明として意図されるものでもなければ、本発明の範囲を限定するものとして意図されるものでもない。加えて、本発明の特定の実施形態と併せて説明される態様は、必ずしもその実施形態に限定されず、本発明の任意の他の実施形態において実施することができる。

図１Ａは、いくつかの実施形態による、確率的整形デジタル通信システムのブロック図を示している。確率的整形デジタル通信システム、送信機０１０及び受信機０３０は、入力／出力インターフェース回路、プロセッサ（複数のプロセッサ又は信号プロセッサ）及びメモリ（複数のメモリ）を含む構成要素を備えるものの、そのような構成要素は、図面を簡略化するために省略されることが留意されるべきである。

データソース００１からのデータが、送信機（Ｔｘ）０１０に送信される。例えば、データは、まず、確率的整形マッパ０１１に送信される。その後、このデータは、前方誤り訂正（ＦＥＣ）エンコーダブロック０１２に送信されて、一部のビットが整形されるとともに他のビット（特に、ＦＥＣエンコーダからのパリティビット）が一様に分布するビットのセットが生成される。符号化後、ビットは、直交振幅変調（ＱＡＭ）シンボルにマッピングされる（０１３）。その後、この信号は、デジタル信号処理（ＤＳＰ）を受ける（０１４）。いくつかの実施形態では、ＤＳＰは、マッピング、フィルタリング及びプリ・イコライゼーション等の他の機能も実行する。この信号は、その後、送信機フロントエンド０１５に送信され、この送信機フロントエンドにおいて、増幅、フィルタリング、変調及びアップコンバージョン等のアナログ動作が行われる。この信号は、その後、チャネル０２０を介して受信機（Ｒｘ）０３０に送信される。例えば、チャネル０２０は、無線通信の場合には空気媒体（ワイヤレス通信チャネル）、有線通信の場合にはケーブル（金属ケーブル、例えば銅ケーブル）、光ファイバ通信の場合には光ファイバケーブルとすることができる。

受信機において、信号は、まず、受信信号のダウンコンバージョン、増幅、フィルタリング及び量子化等のアナログ動作を実行する受信機フロントエンド０３１を通過して、デジタル信号が生成される。このデジタル信号は、フロントエンド訂正（front-end correction）、色分散補償（chromatic dispersion compensation）、等化及び搬送波位相推定等の機能のためのデジタル信号プロセッサ０３２によって処理される。雑音を有するＱＡＭシンボルは、その後、例えば、ビット対数尤度比（ＬＬＲ）へのデマッピングを受ける（０３３）。ＦＥＣコードは、その後、復号される（０３４）。その後、復号されたビットは、確率的整形デマッパ０３５に送信される。デマッピングされ、一様に分布したビットは、その後、それらのビットの宛先、例えばデータシンク０４０に送信される。

図１Ｂは、いくつかの実施形態による、通信システムのブロック図を示している。データソース１１０が、ビットのブロックを受信し、その少なくとも一部が分布マッチャ選択器１２０に送信される。メモリ１３０は、分布マッチャのセットを記憶するものであり、各分布マッチャは、確率質量関数（ＰＭＦ）に関連付けられて、尤度が等しい入力ビットが、分布マッチャのＰＭＦに従って分布する値を有する固定数の出力ビットにマッチングされる。整形マッパ１２５は、選択確率を用いて分布マッチャのセットから分布マッチャ１４０を選択し、選択された分布マッチャを使用して、ビットのブロックを、非一様分布を有する整形されたビットのブロックにマッピングするのに使用される。その後、送信機フロントエンド１５０を使用して、整形されたビットのブロックのシーケンスにおけるビットが目標ＰＭＦに従って分布するように、整形されたビットのブロックは、通信チャネルを介して送信される。いくつかの事例では、通信チャネル０２０は、無線通信チャネルの場合の空気媒体、有線通信チャネルの場合の銅ケーブル、データ記憶転送通信チャネルの場合のソリッドステートドライブ、及び光ファイバ通信チャネルの場合のファイバケーブルのうちの任意の１つとすることができる。換言すれば、通信チャネルは、光ファイバ通信チャネル、有線通信チャネル、データ記憶転送通信チャネル及び無線通信チャネルのうちの任意の１つである。

このようにして、いくつかの実施形態では、ビットの値の等確率の、すなわち一様な分布を有するビットの入力シーケンスを、所望の非一様分布を有するビットの値を有するシンボルの出力シーケンスに変換する。いくつかの実施形態では、シンボルのセットを複数の一意のサブセットにパーティション化する。このとき、一意のサブセットのうちのそれぞれは、複数の可能な一意の順列を有する。このようにして、個々には所望の分布を有しないが、所望の分布に等しい平均分布を有する複数のより小さいセットを使用することによって、シンボルセットの所望の総分布が達成される。いくつかの実施形態では、分布は、デジタル信号処理の離散的な性質を反映する確率質量関数（ＰＭＦ）によって規定される。そのため、所望の分布を、本明細書では目標ＰＭＦと称する。いくつかの実施形態によれば、目標ＰＭＦは、マクスウェル－ボルツマン分布（Maxwell-Boltzmann distribution）である。

図１Ｃは、本発明のいくつかの実施形態による、確率的振幅整形（ＰＡＳ）を利用するシステムにおいて使用される前方誤り訂正（ＦＥＣ）の概略図を示している。整形されたビットのブロック１６０は、ＦＥＣエンコーダ１６２に渡されて、ＱＡＭシンボルの符号ビット１８０を形成するのに使用されるパリティビット１６５が生成される。任意選択で、情報ビット１７０も、要求される符号ビット１８０のうちの一部に使用することができる。整形された振幅ビット１６８及び一様分布した符号ビット１８０は、その後、シンボル変調器１９０への入力として使用される。このシンボル変調器から、シンボルが送信機ＤＳＰ１９５に送信される。

図１Ｄは、本発明の実施形態による、確率的整形マッパユニット０１１を示している。ソース００１からのデータは、インターフェース１１０によって取得される。このインターフェースは、確率的整形マッパ１３１及び分布マッチャ１４０のパラメータを含む、メモリ１３０に記憶されたデータを用いて、プロセッサ（少なくとも１つのプロセッサ又はデジタル信号プロセッサ）１２０において処理するために上記データを送信する。処理後、データは、インターフェース１１０からＦＥＣエンコーダ０１２に送信される。

図１Ｅは、本発明の実施形態による、確率的整形デマッパユニット０３５を示している。ＦＥＣデコーダ０３４からのデータが、インターフェース３１０を介して、プロセッサ（少なくとも１つのプロセッサ又はデジタル信号プロセッサ）３２０において処理されるように送信される。データは、確率的整形デマッパ３３１及び分布デマッチャ３４０のパラメータを含む、メモリ３３０に記憶されたデータを用いて処理される。処理後、データは、インターフェース３１０を介して、データシンク０４０に送信される。

図１Ｆは、本発明のいくつかの実施形態による、確率的整形マッパ／デマッパ一体化ユニット５００を示している。

確率的整形マッパ／デマッパ一体化ユニット５００は、モードスイッチ（図示せず）及びインターフェース５１０を備え、このインターフェースは、確率的整形マッパ１３１及び分布マッチャ１４０のパラメータを含む、メモリ５３０に記憶されたデータを用いて、プロセッサ（少なくとも１つのプロセッサ又はデジタル信号プロセッサ）５２０において処理するためにデータを送信する。処理後、データは、インターフェース５１０からＦＥＣエンコーダ０３４に送信される。さらに、Ｉ／Ｏインターフェース５１０は、ＦＥＣデコーダ０３４からデータを受信し、このデータを、処理されるようにプロセッサ５２０に送信する。データは、確率的整形デマッパ３３１及び分布デマッチャ３４０のパラメータを含む、メモリ３３０に記憶されたデータを用いて処理される。処理後、データは、インターフェース５１０を介して、データシンク０４０に送信される。

確率的整形マッパ／デマッパユニット５００内に含まれる構成要素は、確率的整形マッパユニット０１０及び確率的整形デマッパユニット０３５内に含まれる構成要素と同一とすることができる。それにより、確率的整形マッパユニット０１０及び確率的整形デマッパユニット０３５の機能のうちの１つは、確率的整形マッパ／デマッパ一体化ユニット５００内に配置されたモードスイッチ（図示せず）を、確率的整形マッパモード又は確率的整形デマッパモードに制御／設定することによって実行することができる。モードスイッチは、ユーザからの入力コマンドに基づいて実行される確率的整形マッパ及びデマッパの機能のうちの１つを選択するプログラムスイッチングユニット（図示せず）とすることができる。さらに、モードスイッチは、確率的整形マッパ／デマッパ一体化ユニット５００内に配置されたハードウェアスイッチ（図示せず）とすることができ、モードスイッチは、（ユーザによって）手動で、又はユーザからの入力コマンドによって選択することができる。

図２Ａは、本発明のいくつかの実施形態による、複数の並列二項分布マッチャ（ＤＭ）を利用する分布マッチャを示しており、並列二項ＤＭが一例の入力Ｍ－Ｂ ＰＭＦとして示されている。ソース２１０からのデータが、データの複数のブロックに分割される。第１の二項分布マッチャのためのデータ２２０は、第１の二項分布マッチャ２３０に送信される。第２の二項分布マッチャのためのデータ２２３は、第２の二項分布マッチャ２３３に送信される。第Ｎ－１の分布マッチャのためのデータ２２５は、第Ｎ－１の二項分布マッチャ２３５に送信される。このようにして、カーディナリティ（cardinality）Ｎを有するあらゆる任意分布（arbitrary distribution）（例えば、マクスウェル－ボルツマン分布）を、Ｎ－１個の二項分布を用いて表現することができる。二項分布マッチャの出力は、バイナリシーケンスインターリーバ２４０に送信されて、カーディナリティＮのシーケンスが再構築され、その後、送信機フロントエンド２４５に送信される。

図２Ｂは、複数の並列サブセットデランキングアルゴリズム（parallel subset deranking algorithm）に基づく二項分布マッチャを利用する分布マッチャを示しており、サブセットランキングを使用する並列二項ＤＭが示されている。

ソース２１０からのデータは、データの複数のブロックに分割される。第１の二項分布マッチャのためのデータ２２０は、第１のサブセットデランキングアルゴリズム２３１に送信される。第２の二項分布マッチャのためのデータ２２３は、第２のサブセットデランキングアルゴリズム２３４に送信される。第Ｎ－１の分布マッチャのためのデータ２２５は、第Ｎ－１のサブセットデランキングアルゴリズム２３６に送信される。二項分布マッチャの出力は、バイナリシーケンスインターリーバ２４０に送信されて、カーディナリティＮのシーケンスが再構築され、その後、送信機フロントエンド２４５に送信される。

図３は、ＦＥＣ及びシンボルマッパを含むＰＡＳを利用する送信機の概略図を示している。ソース３１０からのデータは、分布マッチャ３２０に送信される。分布マッチャ３２０は、一様ビットから、所望のシンボル確率（例えばマクスウェル－ボルツマン分布に対応する）を有する一意のシンボルシーケンスへのマッピングを提供する。処理は、分布マッチャパラメータを記憶する何らかのメモリ３３０を用いて実行される。分布マッチャ３２０からのビットは、ＦＥＣエンコーダ３４０に送信される。ＦＥＣエンコーダは、一様分布パリティビット３４５及び整形された情報ビット３４８を出力する。これらのビットは、シンボルマッパ３５０を駆動するのに使用される。ここで、パリティビットは、一様な尤度の符号のシンボルを形成し、情報ビットは、尤度が等しくない整形された振幅のシンボルを形成する。シンボルのシーケンスは、その後、送信機フロントエンド３５５に送信される。

図４は、本発明のいくつかの実施形態による、一定構成分布マッチング（ＣＣＤＭシステム）の原理を示している。異なるシーケンス４０１及び４１１は、それぞれ単純な順列であり、どちらも分布マッチャのＰＭＦによって求められるように、所望のシンボル頻度を有する（４２０）。

図５Ａは、本発明の実施形態による、サブセットデランキングアルゴリズムを用いて動作するＮ－１個の並列二項分布マッチャを動作させる分布マッチャの動作の概略図を示している。この図は、組み合わされたサブセットの出力シーケンスを送信するフローチャートを示している。この動作は、並列ＳＲ方法と称される場合がある。

ソース５０１からのデータは、Ｎ－１個の異なる入力ワードに分解される。これらの入力ワードは、アルゴリズムが生成することになるＮ－１個のサブセットについての総サブセットランク５１０、５１１、５１２である。並列分布マッチャのそれぞれは、アルゴリズムを反復させることでサブセット要素の位置を発見する。要素の位置は、総ランクを、要素の位置が異なる全てのワードの可能な最小ランク（すなわち、所与の位置についての相対ランク）と比較することによって発見される（５２０、５２１、５２２）。総ランクよりも低い最大の可能な相対ランクが発見されると、要素の位置が決定される。総ランクは、その後、決定された要素の相対ランクだけ低下する（５３０、５３１、５３２）。プロセスは、各サブセット内の全ての要素の位置が完了する（５４０、５４１、５４２）まで繰り返される。これらのサブセットは、その後、組み合わされて（５５０）、カーディナリティＮを有する出力シーケンス５５５が生成される。

図５Ｂは、本発明の実施形態による、サブセットランキングアルゴリズムをそれぞれが使用する複数の並列二項分布デマッチャを使用する、分布デマッチャの動作が示されており、アルゴリズムのフローチャートを示している。この動作は、ＤＭのための並列ＳＲ方法と称される場合もある。入力シーケンス５６０は、Ｎ－１個のバイナリサブセット５６５、５６７、５６８に分解される（５６２）。サブセット内の要素ごとに、相対ランキングが計算される（５７０、５７１、５７２）。これらの相対ランキングは、総和されて、サブセットごとの総ランキングが生成される（５８０、５８１、５８２）。これらのランキングは、二項分布デマッチャの出力を形成する（５９０、５９１、５９２）。このデータは、収集され、データシンク５９５に送信される。

図６Ａは、本発明の実施形態による、カーディナリティ４分布の、３つの並列二項分布への分解の一例を示しており、非二項分布を複数の並列二項分布に分解するアルゴリズムフローを示している。カーディナリティ４を有する初期分布６００は、初期分布６００の１つの要素と、他の全ての要素を表す第２の要素とを含む第１の二項分布６１５に分解される（６１０）。この二項分布内の第２の要素は、直前の分布６１５内の第２の要素に基づいて新たな分布６２５に更に分解される（６２０）。この新たな分布は、初期分布６００内の第２の要素を含む、直前の分布６１５の部分分布であり、この分布の第２の要素は、初期分布６００の第３の要素及び第４の要素の組み合わせである。この分布６２５の第２の要素は、更に最終二項分布６３５に分解される（６３０）。ここで、この分布の第１の要素及び第２の要素は、それぞれ初期分布６００の第３の要素及び第４の要素である。

図６Ｂは、本発明の実施形態による、カーディナリティ４分布を３つの並列二項分布に分解する代替的な方法を示しており、非二項分布を複数の並列二項分布に分解するアルゴリズムフローを示している。元のカーディナリティ４分布６００は、第１の二項分布６５５に分解される（６５０）。この第１の二項分布について、第１の要素及び第２の要素は、それぞれ、元の分布６００の第１の要素及び第２の要素の組み合わせ、並びに、元の分布６００の第３の要素及び第４の要素の組み合わせに対応する。この第１の二項分布６５５の第１の要素は、その後、第２の二項分布６６５に分解される（６６０）。ここで、第１の要素及び第２の要素は、それぞれ、元の分布６００の第１の要素及び第２の要素に対応する。第１の二項分布６５５の第２の要素は、その後、第３の二項分布６７５に分解される（６７０）。ここで、第１の要素及び第２の要素は、それぞれ、元の分布６００の第３の要素及び第４の要素に対応する。

図７Ａは、複数の並列二項分布デマッチャを利用するカーディナリティＮを有する分布のための分布デマッチャを示しており、並列二項ＤＭを用いてデマッチングする受信機システムが示されている。入力シーケンス７００が、複数のバイナリサブシーケンスに分解される（７１０）。サブシーケンスは、Ｎ－１個の並列二項分布デマッチャ７２１、７２２、７２３内でそれぞれ処理されて、Ｎ－１個のデータ出力７３１、７３２、７３３が生成される。これらは、組み合わされ、データシンク７９０に送信される。

図７Ｂは、本発明の実施形態による、サブセットランキングアルゴリズムに基づく複数の並列二項分布デマッチャを利用するカーディナリティＮを有する分布のための分布デマッチャを示しており、並列二項ＤＭを用いてデマッチングする受信機システムを示している。入力シーケンス７００は、複数のバイナリサブシーケンスに分解される（７１０）。サブシーケンスは、その後、Ｎ－１個の並列二項サブセットランキングアルゴリズム７４１、７４２、７４３によってランク付けされて、Ｎ－１個のデータ出力７５１、７５２、７５３が生成される。これらは、組み合わされ、データシンク７９０に送信される。

図８Ａは、本発明の実施形態による、マルチセットデランキングに基づく任意のカーディナリティを有する分布を分布マッチングするアルゴリズムを示しており、出力シーケンスを送信するアルゴリズムフローチャートを示している。このアルゴリズムは、ＤＭのためのマルチセットデランキング方法と称される場合がある。ソースからのデータ８０１は、所望のマルチセットからのシーケンスの総ランクとして使用される（８１０）。次の位置における各可能な要素の相対ランクが計算され（８１５）、総ランキングよりも低い最大相対ランクを有する要素が決定される（８２０）。この要素は、その後、シーケンス内の次の要素として選択される（８２５）。選択された要素は、その後、マルチセットから除去される（８３０）。総ランクは、選択された要素の相対ランクを減算することによって更新される（８４０）。このプロセスは、要素がシーケンス内の全ての位置について選択されるまで繰り返され、出力シーケンス８４５が決定される。

図８Ｂは、本発明の実施形態による、マルチセットランキングアルゴリズムを用いて分布デマッチングするアルゴリズムの概略図を示しており、受信機によってデータを受信するアルゴリズムフローチャートを示している。このアルゴリズムは、マルチセットランキング方法と称される場合がある。

アルゴリズムは、入力シーケンス８５０から、入力シーケンス８５０よりも低いランクを有するシーケンスの数を計算することによってシーケンス内の次の要素の相対ランクを計算する（８５５）。選択された要素は、その後、マルチセットから除去される（８６０）。計算は、シーケンス内の全ての要素について繰り返される。その後、相対ランクが総和されて（８６５）、総ランキングが生成される。この総ランキングは、分布デマッチャからのデータ出力８７０として形成され、データシンク８７５に送信される。

本発明の上記で説明した実施形態は、多数の方法のうちの任意のもので実施することができる。例えば、実施形態は、ハードウェア、ソフトウェア又はそれらの組み合わせを用いて実施することができる。ソフトウェアで実施される場合、ソフトウェアコードは、単一のコンピュータに設けられるのか又は複数のコンピュータ間に分散されるのかにかかわらず、任意の適したプロセッサ又はプロセッサの集合体において実行することができる。そのようなプロセッサは、１つ以上のプロセッサを集積回路部品に有する集積回路として実装することができる。ただし、プロセッサは、任意の適したフォーマットの回路類を用いて実装することができる。

また、本発明の実施形態は、例が提供された方法として実施することができる。この方法の一部として実行される動作は、任意の適切な方法で順序付けすることができる。したがって、動作が示したものと異なる順序で実行される実施形態を構築することができ、これには、例示の実施形態では一連の動作として示されたにもかかわらず、いくつかの動作を同時に実行することを含めることもできる。

請求項の要素を修飾する、特許請求の範囲における「第１」、「第２」等の序数の使用は、それ自体で、１つの請求項の要素の別の請求項の要素に対する優先順位も、優位性も、順序も暗示するものでもなければ、方法の動作が実行される時間的な順序も暗示するものでもなく、請求項の要素を区別するために、単に、或る特定の名称を有する１つの請求項の要素を、同じ（序数の用語の使用を除く）名称を有する別の要素と区別するラベルとして用いられているにすぎない。

Claims (18)

1. ビットのブロックを受信するデータソースと、
   プロセッサと、
   尤度が等しい入力ビットのブロックを、前記プロセッサを使用して分布マッチャの確率質量関数（ＰＭＦ）に従って分布する値を有する固定数の出力ビットにマッチングするように構成された前記ＰＭＦに関連付けられた前記分布マッチャを記憶する、前記プロセッサと接続されたメモリであって、前記分布マッチャは、目標ＰＭＦを完全に特定する並列二項分布マッチャのセットを含む、メモリと、
   整形されたビットのブロックのシーケンスにおけるビットが前記目標ＰＭＦに従って分布するように、前記整形されたビットのブロックを、通信チャネルを介して送信する送信機フロントエンドと、
   を備える、通信システム。
2. 前記目標ＰＭＦは、マクスウェル－ボルツマン分布である、請求項１に記載の通信システム。
3. 前記並列二項分布マッチャは、それぞれ、出力シンボルシーケンス内のシンボルセットの単一の要素の位置を選択する、請求項１に記載の通信システム。
4. 前記並列二項分布マッチャは、それぞれ、総シーケンス内の前記出力シンボルシーケンスの複数の要素の位置を選択する、請求項３に記載の通信システム。
5. 前記並列二項分布マッチャは、前記出力シンボルシーケンスを決定するために、前記入力ビットのブロックに対してサブセットデランキングを実行することによって実施される、請求項３に記載の通信システム。
6. 整形されたビットのブロックに併せて、前記整形されたビットのブロックから一様に分散したパリティビットも生成するとともに、前記パリティビットを、前記整形されたビットのブロックのビットと組み合わせるＦＥＣエンコーダを更に備える、請求項１に記載の通信システム。
7. 前記パリティビットのうちの少なくとも一部は符号ビットである、請求項６に記載の通信システム。
8. 前記整形されたビットのブロックのシーケンスを、ＱＡＭシンボルの振幅ビット上に変調する変調器であって、前記符号ビットのうちの少なくとも一部は前記パリティビットによって求められる、変調器と、
   前記通信チャネルを介したアナログ送信のために、変調された前記整形されたビットのブロックのシーケンスを処理するデジタル信号プロセッサと、
   を更に備える、請求項７に記載の通信システム。
9. 前記分布マッチャによって生成される前記整形されたビットのブロックのシンボルは、シンボルの有限セットから選択され、前記整形されたビットのブロック内の異なるシンボルの生起の頻度は、前記分布マッチャの前記ＰＭＦによって規定される、請求項１に記載の通信システム。
10. 前記分布マッチャは、前記入力ビットのブロック内のビットの異なる値について、前記分布マッチャの前記ＰＭＦを規定する頻度で、前記シーケンス内で生起するシンボルのシーケンスを並べ替える、請求項９に記載の通信システム。
11. 前記プロセッサは、
    前記目標ＰＭＦによって規定され、出力シンボルシーケンス内のシンボルの二項組み合わせとして規定される出力バイナリサブシーケンスの長さによって規定されるシンボルの総数を有する、二項分布のセットを生成し、
    前記入力ビットのブロックを、前記並列二項分布マッチャによって規定されるように、シンボルの前記出力バイナリサブシーケンスとマッチングし、
    前記目標ＰＭＦを用いてシンボルのシーケンス全体を決定する方法で、前記二項分布のセットによって記述されるように前記出力バイナリサブシーケンスを組み合わせ、
    前記シーケンスを前記送信機フロントエンドに出力する、
    ように構成される、請求項９に記載の通信システム。
12. 前記プロセッサは、
    出力シンボルシーケンス内のシンボルの二項組み合わせによって規定される入力バイナリサブシーケンスのセットを生成し、
    前記入力バイナリサブシーケンスを、前記並列二項分布マッチャによって規定されるように出力ビットのサブブロックとマッチングし、
    前記出力ビットのサブブロックを組み合わせて、出力ビットのブロックを形成し、
    前記出力ビットのブロックを出力する、
    ように構成される、請求項９に記載の通信システム。
13. 前記プロセッサは、
    前記分布マッチャの前記ＰＭＦによって求められた第１の原分布を生成し、
    前記第１の原分布に従って、第１の可能なシンボルと、前記第１の可能なシンボルに等しくない他の全てのシンボルとを含む第１の二項分布を生成し、
    前記分布マッチャの前記第１の原分布から前記第１の可能なシンボルを除去することによって第２の原分布を生成し、
    前記第２の原分布に従って、第２の可能なシンボルと、前記第２の可能なシンボルに等しくない他の全てのシンボルとを含む第２の二項分布を生成し、
    前記第２の原分布からシンボルを除去することによって後続の原分布を生成し、
    前記後続の原分布に従って、後続のシンボルと、前記後続のシンボルに等しくない他の全てのシンボルとを含む後続の二項分布を生成する、
    ように構成される、請求項９に記載の通信システム。
14. 通信チャネルを介して送信された、整形されたシンボルのブロックを受信する受信機フロントエンドと、
    二項分布デマッチャのセットを記憶する受信機メモリであって、各二項分布デマッチャは、対応する並列二項分布マッチャに関連付けられる、受信機メモリと、
    を更に備える、請求項１に記載の通信システム。
15. 前記受信機メモリは、前記確率質量関数（ＰＭＦ）に関連付けて、分布デマッチャを記憶し、入力シンボルシーケンスを、前記分布デマッチャの前記ＰＭＦに従って出力ビットのブロックとマッチングし、前記分布デマッチャは、並列二項分布デマッチャのセットを含む、請求項１４に記載の通信システム。
16. 前記二項分布デマッチャは、出力のサブブロックを決定するために、入力シンボルサブシーケンスに対してサブセットランキングを実行することによって実施される、請求項１５に記載の通信システム。
17. 情報を送信する送信機であって、前記情報により、分布マッチングが、整形されたビットのシーケンスを生成するために前記入力ビットに対するマルチセットデランキングを実行することによって実行される、送信機と、
    情報を受信する受信機であって、前記情報により、分布デマッチングが、出力ビットシーケンスを生成するために整形された入力シンボルシーケンスに対するマルチセットランキングを実行することによって実行される、受信機と、
    を更に備える、請求項１に記載の通信システム。
18. ビットのシンボルを通信する方法であって、前記方法は、前記方法を実施する命令を記憶するメモリと結合されたプロセッサを使用し、前記命令は、前記プロセッサによって実行されると、前記方法の少なくともいくつかのステップを実行し、前記ステップは、
    ビットのブロックを受信するステップと、
    二項分布マッチャのセットを記憶する前記メモリから二項分布マッチャのセットにビットのブロックを送信するステップであって、各二項分布マッチャは、確率質量関数（ＰＭＦ）に関連付けられて、尤度が等しい入力ビットのブロックが、分布マッチャの前記ＰＭＦに従って分布する値を有する固定数の出力ビットにマッチングされ、前記二項分布マッチャの組み合わせが目標ＰＭＦに等しくなるように、各二項分布マッチャが二項分布に関連付けられる、ステップと、
    前記ビットの前記ブロックを、前記二項分布マッチャのセットを使用して非一様分布を有する整形されたビットのブロックにマッピングするステップと、
    前記二項分布マッチャによって求められた構造を使用して前記整形されたビットのブロックを組み合わせるステップと、
    前記整形されたビットの前記ブロックのシーケンスにおけるビットが前記目標ＰＭＦに従って分布するように、前記整形されたビットのブロックを、通信チャネルを介して送信するステップと、
    を含む、方法。

Images