JP6127162B2 - プラスチック光ファイバを介して伝送されるようデジタルデータを符号化するための方法、２レベル剰余類コーダで符号化されプラスチック光ファイバを介して受信されたデジタル信号を復号するための方法、プラスチック光ファイバを介して伝送されるようデジタルデータを符号化するための装置、２レベル剰余類コーダで符号化されプラスチック光ファイバを介して受信されたデジタル信号を復号するための装置、および集積回路 - Google Patents

Description

本発明は、プラスチック光ファイバを介するデータ伝送に関する。特に、本発明は、適応性のある誤り訂正コードおよび変調スキームを用いて、プラスチック光ファイバを介してデータを送信および受信するための方法および装置に関する。

発明の背景
今日の通信システムはさまざまな種類のケーブルおよび無線インターフェイスを用いる。最も確実なのはガラス光ファイバであり、非常に高い伝送速度を可能にする。一方で、銅ケーブルも依然としてデータ伝送にも用いられる電話回線の一部をなす。特にこの１０年間で、無線通信は急速に発展してきた。これらすべてのデータ転送媒体は各々の特性を有し、異なるシナリオおよびアーキテクチャでの配備に適している。

ガラス光ファイバ（ＧＯＦ：Glass optical fibre）は今日非常に高い帯域幅および非常に低い減衰を要する通信に用いられている。ガラス光ファイバの直径は非常に小さくかつその開口数（ＮＡ）は小さいので、その設置には特殊で高価な接続ツールおよび熟練した設置作業員を必要とする。

別の可能性としては、プラスチック光ファイバ（ＰＯＦ：plastic optical fibre）の配備があり、これはたとえばより大きいコア径（約１ｍｍ）および高い開口数（約０．３から０．５のＮＡ）のポリメタクリレート（ＰＭＭＡ）に基づく。最も安価で最も多く用いられるプラスチック光ファイバは、開口数が０．５であるＳＩ−ＰＯＦである。しかし、０．３という低い開口数を有してより高いデータ速度を可能にするＳＩ−ＰＯＦや、帯域幅長さの積が１ＧＨｚ×１００メートル近くであるＰＭＭＡ ＧＩ−ＰＯＦもある。ＰＭＭＡは、青から赤の発光ダイオード（ＬＥＤ：Light Emitting Diode）または赤のレーザダイオード（ＬＤ：Lasers Diode）から異なる可視光源でＰＯＦを使用可能にするいくつかの減衰窓を有する。

ＧＯＦと比較して、プラスチック光ファイバは設置が非常に容易であるという利点を有する。プラスチック光ファイバは鋏やカッターといった基本的ツールおよび安価なプラスチックコネクタを用いて、専門のまたは専門ではない設置作業員によって配備することができる。不整合および強い振動に対して耐性を有するので、通信能力を損なうことなく産業および自動車推進環境に設置することができる。ＰＯＦ接続は、大きいコア径により、ＧＯＦと比べて、その端面での残存塵に対してより高い耐性を有する。

ＰＯＦを通した伝送は光によるものなので、プラスチック光ファイバは電気的ノイズに全く影響されない。したがって、既存の銅配線はプラスチック光ファイバを通るデータに影響しないので、電気ケーブルの横にも設置することができる。プラスチック光ファイバコネクタおよびＰＯＦ用のオプトエレクトロニクスは主に低いコストの消耗品であり、それにより設置作業員はケーブルのコストおよび設置、テスト、ならびにメンテナンス時間を節減することができる。プラスチック光ファイバは広く用いられ、特に自動車でのインフォティンメントネットワークのために用いられ、メディア指向システムズトランスポート（ＭＯＳＴ：Media Oriented Systems Transport）のような、高速車載ネットワーク用の国際基準として見なすことができる。

図１はＰＯＦを通したデータの送受信用システムの一例を示す。プラスチック光ファイバによる伝送は、直接検出を有する光強度変調に基づく。伝送するべき信号は、ユーザビットストリーム情報を符号化および変調するためのデジタル回路１１０から生成され、送信装置（Ｔｘ：transmitter）アナログフロントエンド（ＡＦＥ：analogue front end）１２２に渡され、デジタルデータは発光素子１３０を制御するための電気信号に変換される。電気信号から光信号への変換の後、光信号は光ファイバ１５０に入力される。プラスチック光ファイバ用に用いられる電気−光コンバータは、典型的に発光ダイオード（ＬＥＤ）であり、ピーク波長、波長幅、または立上げモード分布といった特性によって特徴付けられる。

プラスチック光ファイバ１５０を介した信号伝送の際、光はモード分散による厳しい減衰および歪みによって影響される。モード分散は異なる経路において、ならびに異なる速度および減衰でファイバを伝搬する光の異なるモードによって引起され、その結果受信側での到着時間が異なることになる。光信号は、いわゆるモード結合であってより高い次元のエネルギはより低い次元のモードにまたはその逆方向に伝えられるモード結合によって影響される。その結果、光パルスが広がり、信号帯域幅が小さくなる。

受信装置において、プラスチック光ファイバ１５０からの光信号は、フォトダイオードのような光電変換器１７０によって電気的強度に変換される。次に、電気信号はアナログフロントエンド（ＡＦＥ）１８０によって処理される。特に、電気信号はトランスインピーダンス増幅器（ＴＩＡ：trans-impedance amplifier）によって増幅され、デジタル受信装置１９０に接続される。ＴＩＡは、通信システムの最終的感度を制限する最も重要なノイズ源である。

データ伝送技術について、ＧＯＦは非ゼロ復帰（ＮＲＺ：non-return-to-zero）変調をうまく用いてきた。特に、現在のガラスファイバ通信システムはＮＲＺ ８ｂ／１０ｂまたはＮＲＺＩ ４ｂ／５ｂライン符号化を使用し、これは１Ｇｂｐｓおよび１００Ｍｂｐｓのソリューションに対してそれぞれ１．２５ＧＨｚおよび１２５ＭＨｚの通信速度を必要とする。現在のプラスチック光ファイバでのソリューションはさらにデータ通信にＮＲＺ変調を採用している。しかし、プラスチック光ファイバの周波数および時間応答はグラスファイバのものと異なり、しかもその減衰は著しく高い。通信媒体として、プラスチック光ファイバは重要な差動モード遅延および差動モード減衰により、非常に高いモード分散を示す。ファイバと結合するのに必要な広い面積のフォトダイオードは典型的には帯域幅が制限されている。プラスチック光ファイバ周波数応答に鑑み、１００Ｍｂｐｓまたは１５０Ｍｂｐｓをサポートするソリューションは約５０メートルまで可能であるが、１Ｇｂｐｓまでいくには、ＥＰ２４９８４３２に記載されるようなもっと進歩した技術がなくては達成できない。

他方で、しばしば、特定のチャネルに対する符号化およびスペクトル効率を向上させる目的で先進技術が設計されている。しかしながら、実用的に展開させるには、レイテンシなどの他の設計も関心の対象となっている。

ＥＰ２４９８４３２

発明の概要
プラスチック光ファイバの上述の制限に鑑み、本発明の目的は、プラスチック光ファイバを介する、場合によっては低レイテンシの効率的な伝送システムを提供することである。

これは独立クレームの特徴によって達成される。
さらに有利な実施形態は、従属請求項において展開されている。

プラスチック光ファイバを用いることにより多くの利点が提供される。特に、無線および電気通信媒体について、ＰＯＦは電磁妨害に対して特に回復機能を有する。ガラス光ファイバと比べて、ＰＯＦの設置はより容易であり、コストも低く、接続に対してより頑丈である。本発明はＰＯＦの利点を利用し、ＰＯＦを通したより高いデータ速度通信を可能にする適応型システムを提供する。

本発明の特別の方策は、入力データを、ＢＣＨによって符号化された第１のレベルと符号化されない第２のレベルとを有するレベルにインターリーブ分割し、その後、剰余類マッピング、転換、回転およびスケーリング、レベルの追加、ならびに最終的なＰＡＭ変調を行なった後に、２レベル剰余類符号化によって符号化されたデータを、ＰＯＦを介して送信することである。当該方策の利点のうち１つは、特に、ＢＣＨコードでの２レベル符号化およびインターリーブ分割を選択することによってもたらされる低レイテンシである。

本発明のある局面に従うと、プラスチック光ファイバ（１５０）を介して伝送されるようデジタルデータを符号化するための方法が提供される。当該方法は、入力デジタルデータを２レベル剰余類符号化によって符号化するステップを含む。当該ステップは、入力デジタルデータから、各々が所定数のビットを有するデータの第１の部分および第２の部分を分離するステップを含む。当該ステップは、第１の所定のビット数を第１の部分に、および第２の所定のビット数を第２の部分に周期的に割当てるステップを含む。さらに、第１のレベルにおいてデータの第１の部分を第１の短縮されたＢＣＨコードで符号化するステップと、第１のレベルにおいて、符号化された第１の部分を、第１の予め規定されたマルチレベル直交振幅変調配置のシンボル上にマッピングし、剰余類分割を達成するように、マッピングされたシンボルの第１段格子変換を実行するステップと；第２のレベルにおいて、第２の部分を、第２の予め規定されたマルチレベル直交振幅変調配置のシンボル上にマッピングし、マッピングされたシンボルの第１段格子変換を実行するステップと；第１のレベルおよび第２のレベルから変換されたシンボルを追加するステップと；ゼロ平均配置を達成するために第２段格子変換を実行するステップと；マルチレベルパルス振幅変調を用いて、２レベル剰余類符号化で符号化されたシンボルを変調するステップとを含み、当該ステップは、時間ドメインにおける第２段格子変換の同相および直交出力を時分割多重化するステップを含む。

好ましくは、第１の予め規定されたマルチレベル直交振幅変調配置は、グレーマッピングされた１６−ＱＡＭであるのに対して、第２の予め規定されたマルチレベル直交振幅変調配置は、ＲＺ^２格子マッピングされた８−ＱＡＭである。

たとえば、第１段格子変換は、シンボルの転換、スケーリングおよび／もしくは回転を含み、ならびに／または、第２段格子変換は、配置の回転；および／または、配置シンボルを第１の２Ｄ象限における正方形領域に制限するためのモジュロ演算；および／または、センタリングおよびスケーリングを含む。

有利には、入力データビットのブロックに関して、データの第１の部分は１６６８ビットの長さを有し、第２の部分は１４８２ビットの長さを有する。この場合、第１の所定のビット数は４であり、第２の所定のビット数は３であり、ＢＣＨコーダは、１６６８入力情報ビットに基づいて１９７６ビットでコードワードを生成する。時間ドメイン変調は１６−ＰＡＭである。

上述の発明はさらに、変調されたシンボルに施されるトムリンソン−ハラシマプリコーディング（ＴＨＰ：Tomlinson-Harashima precoding）のステップを含み得る。しかしながら、本発明では、ＴＨＰに加えて、またはＴＨＰの代わりに他の種類の等化器を用いても機能し得る。

本発明の別の局面に従うと、２レベル剰余類コーダで符号化され、プラスチック光ファイバを介して受信されるデジタル信号を復号するための方法が提供される。当該方法は、符号化されたデジタル信号を時間ドメインマルチレベルパルス振幅変調で復調して、シンボルコードワードを獲得し、これらシンボルコードワードを第２段逆格子変換で変換するステップと、復調および変換されたシンボルを２段デコーダで復号するステップとを含み、当該ステップは、第１段逆格子変換と、第１の予め規定されたマルチレベル直交振幅変調配置のためのシンボル検出器と、モジュロ演算とを復調されたシンボルに適用することによって、コードワードの第１の部分を抽出するステップと；第１段において、シンボルデマッパおよび短縮されたＢＣＨデコーダで第１の部分を復号（３４４０）し、復号された第１の部分に基づいて第１の剰余類を選択するステップと；第１の予め規定されたマルチレベル直交振幅変調配置のシンボル上に復号された第１の部分をマッピングすることによって、復号された第１の部分をフィードバックし、マッピングされたシンボルの第１段格子変換を実行するステップと；復調されたシンボルから、復号およびフィードバックされた第１の部分を減じ（３４６０）、第１段逆格子変換、シンボル検出器、モジュロ演算およびシンボルデマッパを適用することによって、第２の部分を獲得する（３４６０）ステップと；復号された第１および第２の部分のビットを多重化する（３４７０）ステップとを含み、当該ステップは、第１の部分から第１の所定のビット数と、第２の部分から第２の所定のビット数とを周期的に出力するステップを含む。

命令が格納されたコンピュータ読取可能媒体も提供される。これら命令は、プロセッサによって実行されると、当該プロセッサに、上述の方法のうちいずれかを実行させる。

本発明のさらに別の局面に従うと、プラスチック光ファイバ（１５０）を介して伝送させるためにデジタルデータを符号化するための装置であって、２レベル剰余類符号化によって入力デジタルデータを符号化するための２レベル剰余類コーダと；入力デジタルデータから、各々が所定のビット数を有するデータの第１の部分および第２の部分を分離するためのデマルチプレクサとを含み、第１の所定のビット数を第１の部分に、および第２の所定のビット数を第２の部分に周期的に割当てる。当該装置はさらに、第１のレベルにおいて、データの第１の部分を、第１の短縮されたＢＣＨコードで符号化するためのＢＣＨコードと；第１のマッパとを含む。第１のマッパは、第１のレベルにおいて、符号化された第１の部分を第１の予め規定されたマルチレベル直交振幅変調配置のシンボル上にマッピングし、剰余類分割を達成するように、マッピングされたシンボルの第１段格子変換を実行するためのものであり、当該装置はさらに第２のマッパを含む。第２のマッパは、第２のレベルにおいて、第２の部分を、第２の予め規定されたマルチレベル直交振幅変調配置のシンボル上にのシンボル上にマッピングし、マッピングされたシンボルの第１段格子変換を実行するためのものであり、当該装置はさらに、変換されたシンボルを第１のレベルおよび第２のレベルから追加するための加算器と；ゼロ平均配置を達成するために第２段格子変換を実行するための変換ユニットと；マルチレベルパルス振幅変調を用いて、２レベル剰余類符号化で符号化されたシンボルを変調するためのモジュレータとを含み、時間ドメインにおいて第２段格子変換の同相および直交出力を時分割多重化する。

本発明のさらに別の局面に従うと、２レベル剰余類コーダで符号化され、プラスチック光ファイバを介して受信されるデジタル信号を復号するための装置であって、シンボルコードワードを得るために、符号化されたデジタル信号を時間ドメインマルチレベルパルス振幅変調で復調するためのデモジュレータと；復調されたシンボルを第２段逆格子変換で変換するための第１の変換ユニットと；復調および変換されたシンボルを２段デコーダで復号するためのマルチレベルデコーダと；第１段逆格子変換、第１の予め規定されたマルチレベル直交振幅変調配置のためのシンボル検出器、およびモジュロ演算を復調されたシンボルに適用することによって、コードワードの第１の部分を抽出するための第１の抽出器と；第１段において、短縮されたＢＣＨデコーダで第１の部分を復号（３４４０）し、復号された第１の部分に基づいて第１の剰余類を選択するためのＢＣＨデコーダと；復号された第１の部分を、第１の予め規定されたマルチレベル直交振幅変調配置のシンボル上にマッピングし、マッピングされたシンボルの第１段格子変換を実行するための第１のマッパと；復調されたシンボルから復号およびマッピングされた第１の部分を減じ、第１段逆格子変換およびモジュロ演算を適用することによって、第２の部分を獲得する（３４６０）ための第２の抽出器と；復号された第１および第２の部分のビットを多重化する（３４７０）ためのマルチプレクサとを含む。第１の部分から第１の所定のビット数と、第２の部分から第２の所定のビット数とを周期的に出力することを含む。

上述の記載に従った装置を具体化する集積回路も提供される。
本発明の上述および他の目的および特徴は、添付の図面に関連付けて提供される以下の説明および好ましい実施形態からより明らかになるだろう。

ＰＯＦを介してデータを送信および受信するためのシステムの例を示す概略図である。 トムリンソン−ハラシマプリコーディングの機能を示すブロック図である。 特別な符号化スキームの選択をサポートする研究のいくつかの結果を示すグラフである。 特別な符号化スキームの選択をサポートする研究のいくつかの結果を示すグラフである。 特別な符号化スキームの選択をサポートする研究のいくつかの結果を示すグラフである。 本発明の実施形態に従った、２レベル剰余類符号化および変調を用いる送信器を示すブロック図である。 本発明に従ったエンコーダを示すブロック図である。 本発明に従ったデコーダを示すブロック図である。 入力データを２レベルエンコーダの２つのレベルに分割するためのデマルチプレクサを示す概略図である。 系統的なＢＣＨエンコーダを示すブロック図である。 第１のレベルのための１６−ＱＡＭマッパのアーキテクチャを示すブロック図である。 グレーバイナリマッパの実現例を示すブロック図である。 第１のレベルのための８−ＱＡＭマッパのアーキテクチャを示すブロック図である。 第１段の第１のレベルについての格子転換動作の例を示すブロック図である。 第１段の第２のレベルについての格子変換、スケーリングおよび回転動作の例を示すブロック図である。 格子加算器（ベクトル加法）実施の例を示すブロック図である。 第２段格子変換の例を示すブロック図である。 モジュロ演算の実現例を示すブロック図である。 Ｍ−ＰＡＭ変調出力を示すブロック図である。 第１段および第２段の格子変換後における配置図を示す概略図である。 第１段および第２段の格子変換後における配置図を示す概略図である。 ２レベル剰余類復号および復調を用いるデコーダを示すブロック図である。 エンコーダのＦＩＦＯ１およびＦＩＦＯ２の動作を示すグラフである。 エンコーダのＦＩＦＯ１およびＦＩＦＯ２の動作を示すグラフである。 デコーダのＦＩＦＯ１およびＦＩＦＯ２の動作を示すグラフである。 デコーダのＦＩＦＯ１およびＦＩＦＯ２の動作を示すグラフである。 いくつかのさまざまなＢＣＨコードおよび計算用のさまざまな式に関する未検出エラーの確率の計算を示す表である。 ＳＮＲに対するＢＥＲに関してＭＬＣＣの性能を示すグラフである。 ＭＴＢＥ、ＭＴＴＦＰＡおよびＢＥＲに関してＭＬＣＣの性能を示す表である。

詳細な説明
本発明の課題は、光ガラスファイバで一般に用いられる技術が、プラスチック光ファイバを介するデータ伝送を有効に行なうには十分ではないという観察に基づいている。ガラス光ファイバ、無線または銅チャネルと比べたプラスチック光ファイバチャネルの特性間の差により、このようなチャネル向けに開発および採用された技術はプラスチック光ファイバに直接適用可能ではない。本発明の１つの狙いは、ＰＯＦを介した高スペクトル効率のデータ通信を可能にすることである。さらに、より高度な方策は、しばしばより高いレイテンシに関連付けられる。

通信システムを設計するための一般的な基準のうち１つは、チャネルの容量を最大限にすることである。チャネル容量限界は、チャネルの入力および出力での確率変数の最大相互情報として規定されるレートにシャノン限界を用いて、情報理論に従い計算することができる。しかし実際にはこのような理論的限界を達成するのは難しい。特にこれは実際に用いられるエレメントが一般に理想的特性を有さないことによるものである。通信システムを設計する際の他の重要なファクタは、実施複雑度の面における効率であり、これはプロダクトのコストおよび実現可能性ならびにその待ち時間に直接影響する。

図２Ａは、Ｍ−ＰＡＭ変調を有するＴＨＰの既知の採用を示す。トムリンソン−ハラシマプリコーダは、ＤＦＥ（Decision Feedback Equalization：判断フィードバック等価）構造のフィードバックフィルタ２３０を送信装置に移し、モジュロ演算子３１０と結合させて、ポストカーソルＩＳＩ補正信号を対応するＭ−ＰＡＭ配置のプリコーディングボロノイ領域に減少させる。フィードフォワードフィルタ３４０は、カーソルおよびプリカーソルＩＳＩを補償し、かつノイズを白色にするために、受信装置に残る。送信装置側のモジュロ演算子３１０に類似したモジュロ演算子２２０は、伝送されたシンボルを回復するために必要である。ＴＨＰは、中程度および高いスペクトル効率変調について、誤り伝搬なく理想的なＤＦＥの性能に近づくことができる。

等価線形離散時間チャネルモデルは連続時間光チャネルをサンプリングすることによって構築することができる。受信機におけるチャネルおよびフィードフォワード等化の入力におけるＴＨＰを追加して、ＩＳＩを補償してノイズを白色にする。

ＴＨＰプラスＦＦＥによってＩＳＩが十分に補償可能であり、ＦＦＥがチャネルノイズを完全に白色にするという仮定（チャネルモデル）の下では、等価チャネルは付加白色ガウス雑音（ＡＷＧＮ：additive white Gaussian noise）のあるメモリレスチャネルとなる。

受信機におけるモジュロ演算は、有利には、シンボルフリッピングを回避するためにＭ−ＰＡＭデコーダに埋込まれてもよい。

送信装置で用いられるＴＨＰは、現行のチャネル応答を得るためには受信装置からのフィードバックを必要とする。このようなわずかな実施の欠点にも関わらず、ＴＨＰは意図されるＰＯＦ用途の普及している部分に対して適切である。たとえば、ＴＨＰはスタートポロジー、デイジーチェーントポロジー、またはツリートポロジーのいずれにも適する。スタートポロジーにおいて、各ノードはそれぞれの２方向に対して２本のファイバを有するデュプレックスＰＯＦによって、パケットスイッチを介してネットワークに接続される。デイジーチェーントポロジーにおいて、一部のノードはパケット切換機能を有し、２つ以上のデュプレックスインターフェイスを有する。ノードはネットワークに接続され、同時に相互接続されている異なるネットワーク領域間のブリッジとして働く。ツリートポロジーはデイジーチェーントポロジーを進化させたものであり、一部のノードは３つ以上のデュプレックスＰＯＦインターフェイスを有する。これら３つのトポロジーは一般にどの種類のビデオベースセンサ用途または媒体分散にも適し、特に家庭でのネットワークアプリケーション、産業の工場または自動車の用途、特にカメラおよびスクリーンの相互接続に適する。

図５Ａおよび図５Ｂはエンコーダ５００ａおよびデコーダ５００ｂをそれぞれ示し、これは図１に示される送信装置デジタル回路１１０および受信装置デジタル回路１９０の一部をなす。特に、エンコーダ５００ａにはデジタルビットシーケンスが入力され、これはマルチレベル剰余類符号化（ＭＬＣＣ：multi-level coset coding）５１０によって符号化される。符号化されたＭＬＣＣシンボルはＭ変数パルス振幅変調（Ｍ−ＰＡＭ：M-ary pulse amplitude modulation）のような時間ドメイン変調によって変調され、これはここではＭＬＣＣコーダ５１０の一部であると考えられ、ＰＡＭシンボルはさらにプリコーダ５３０によってプリコードされる。デコーダ５００ｂは、受信信号を復調するための時間ドメインデモジュレータ５８０と、復調されたシンボルを復号するための多段デコーダ５９０とを含む。ＴＨＰが適用されないのなら、ＦＦＥ５７０は等化器として用いることができる。ＴＨＰが適用された場合、ＦＦＥはチャネルインパルス応答のカーソルおよびポストカーソルを等化し、さらに、ノイズを白色にする。このような場合、５７０はＴＨＰ構造のフィードフォワードフィルタ３４０である。

チャネルのための符号化を設計する際、スペクトル効率およびボーレートが選択されることとなる。シャノン容量分析は、最適なスキームが、ＴＨＰのためにＭが８から１６でありコードレートが０．８であるＭ−ＰＡＭであることを示唆している。シンボル周波数Ｆｓに依存するＭのさまざまな値に対するｄＢｍの対応する感度が図３Ａに示される。ボーレートは３００ＭＨｚ〜４００ＭＨｚでなければならない。発明者の研究に従うと、３００ＭＨｚに近いボーレートでは、チャネル等化のためのＤＳＰ電力消費がより少なくなり、ＤＡＣおよびＡＤＣの消費設計がより単純かつより低価格になる傾向がある。

最適なスペクトル効率およびボーレートを選択することは複雑なタスクであって、解決策を得るためにいくつかのファクタを考慮に入れることが必要となる。いくつかのファクタとは、たとえば、レイテンシと符号化利得との間のトレードオフ、ＦＥＣおよびＤＳＰの実施複雑さ、メモリ要件、エラーがＦＥＣの出力において如何に生成されるかについての統計的解析、補正されたエラーに加えてＦＥＣのエラー検出能力、実現可能なコードの離散的な設計空間、スクランブラなどの重要要素を考慮に入れるための全体論的アプローチ、伝送構造、タイミングが如何に回復されるか、等価されたチャネルなどを含む。さらに、ＭＡＣ（たとえばＧＭＩＩ）を有するデータインターフェイスのクロック基準およびクロック速度が考慮に入れられなければならない。

図３Ｂは、ビットエラーレートＢＥＲ＜１ｅ−１０についてマイクロ秒での物理層ＧＭＩＩとＧＭＩＩとの間のレイテンシに関する相対的なリンクパワーバジェットをｄＢｏで示し、図３ＣはＢＥＲ＜１ｅ−１４に関する。ＢＥＲがより低い場合、パワーバジェットは、より低いレイテンシのために、より速やかに減少する。特に、低レイテンシＦＥＣのためのリンクバジェットは、ＢＥＲ規格によって大きく影響を受ける。というのも、「より短い」コード（すなわち、コードワードがより短く、このためレイテンシがより短いコード）が提供する誤り訂正能力がより低下し、デコーダのＳＮＲに応じてＢＥＲがより高くなるからである。「より長い」コード（高レイテンシ）の場合、ＢＥＲの関数としてのリンクバジェット変動がほぼ一定になる。これらのコードは苛酷なＢＥＲ対ＳＮＲ性能曲線を示す。

二重丸でマークされたコードは、曲線における有利な位置を表わす。というのも、レイテンシが比較的低く（約６マイクロ秒）、リンクバジェット性能が、ＶＤＥ標準に従って実現された現在のＩＣの場合と同じであるからである。さらに、このようなコードはまた、実施複雑さの低下および電力消費の低下をもたらし、無思慮な減損および／または実施損失に対して非常にロバストである。さらに、ＭＴＴＦＰＡ（mean time to false packet acceptance：偽のパケット受領に対する平均時間）は高い。

コードのこれらの特徴を研究した結果、対応するコード、すなわち、２０００ビット付近のコードワード長さを有する２レベル剰余類コード、が選択された。以下においては、１つのこのような実現可能なコードの具体的な実施形態が詳細に示される。

マルチレベル剰余類符号化は、球面限界容量達成符号化技術である。ＭＬＣＣの理論的説明および設計は、Ｇ．Ｄ．Ｆｏｒｎｅｙ他による「球面限界達成剰余類コードおよびマルチレベル剰余類コード（Sphere-bound-achieving coset codes and multilevel coset codes）」（情報理論についての電気学会論文誌、第４６巻、第３号、２０００年５月、８２０〜８５０頁）が引用によりこの明細書中に援用されている。特に章Ｖ．Ｅ、Ｖ．ＦおよびＶＩＩ．Ｂを参照されたい。本発明の実施形態に従ったＺ^２格子およびＲＺ^２格子に基づいた２レベルマルチレベル剰余類符号化（ＭＬＣＣ：Multilevel Coset Coding）は、低複雑性バイナリ成分符号でスペクトル効率を正確に調整することができる。配置は、ノイズによって破損する可能性が高いビットがバイナリコードによって保護され、さほど破損しなかったビットが保護されないような態様で分割される。

理論的規則は、成分コードのコードレート、分割チャネル機能および多段デコーダ（ＭＳＤ：Multi-Stage Decoder）復号を想定した各復号レベルに存在するモジュロ−エイリアスノイズの観点から作成されている。しかし、数学的理論は「実世界」での実現、たとえばハードウェアまたはソフトウェアの実施に適切であるバイナリ成分コードの特定の特性を扱っていない。上記の文献では、低密度パリティチェックコード（ＬＤＰＣ：Low Density Parity Check Codes）はＭＬＣＣ用の可能な成分コードとして研究されている。しかし、ＬＤＰＣコードは復号のためにはいくらか高い演算的複雑度を必要とし、他方で、ハードウェアの実施においてはより広い面積を必要とし、より高い電力消費を引起す。光学リンクパワーバジェットの観点では、ＢＣＨとは関係なくＬＤＰＣを用いることによる改良点は、ごく僅かなようである。さらに、ＬＤＰＣコードでは潜在的なエラーフロアがあり、その補正にはさらなる代数的外部コードを用いる必要があるだろう。

Ｂｏｓｅ，Ｃｈａｕｄｈｕｒｉ，Ｈｏｃｑｕｅｎｇｈｅｍ（ＢＣＨ）バイナリコードは、コードワード間の最小ハミング距離の点ではほとんど申し分のない代数的コードである。ＢＣＨコードは、硬判定符号化が適用された場合、エラーフロアを有さない。ＢＣＨコードはさらにたとえば集積回路で容易に組込むことができる簡単な実施という利点を有する。高いコードレートの場合、ＢＣＨコードは高い符号化利得を提供するが、他方では、中程度またはより低いコードレートでは減少する。

図４は、本発明に従い、図５Ａに示されるＭＬＣＣエンコーダ５１０の代わりに用いることができるＭＬＣＣエンコーダ４００を示す。バイナリ入力ストリームはα_ＭＬＣＣビットのブロックにセグメント化される。エンコーダ４００には伝送されるべき１つのＭＬＣＣコードワードに属する長さα_ＭＬＣＣのビットシーケンスの情報が入力される。ビットの数α_ＭＬＣＣは、チャネル品質について所望のスペクトル効率に従って選択することができる。ＭＬＣＣコードワードとして符号化される情報ビットは、ＭＬＣＣデマルチプレクサ４１０においてまず２つのＭＬＣＣレベルに分割される。特に、α_ＭＬＣＣビットを有する情報の部分は、それぞれｋ_ｃ（１）およびｋ_ｃ（２）のビットを有する部分に分割され、各々は対応するＭＬＣＣレベルに入力され、ここでは、α_ＭＬＣＣ＝ｋ_ｃ（１）＋ｋ_ｃ（２）となる。

分割は、有利には、特に、入力デジタルデータから、各々が所定のビット数を有するデータの第１の部分および第２の部分を分離することによって、インターリーブの態様で行われる。第１の所定のビット数ｎ_{ｂ，ｄｅｍｕｘ}（１）を第１の部分に、第２の所定のビット数ｎ_{ｂ，ｄｅｍｕｘ}（２）を第２の部分に周期的に割当てることを含む。

分割が図６に示される。特に、ビット順序付けは、エンコーダおよび多段デコーダ（ＭＳＤ）の最小レイテンシを達成するために確立される。現実的に分割に符号付けするために、ｉ番目のレベルの場合（２レベル符号化の場合、ｉ＝１または２）、ｎ_{ｂ，ｄｅｍｕｘ}（ｉ）＝２・ｎ_ｂ（ｉ）ビットを規定する。ここで、ｎ_ｂ（ｉ）は、ｉ番目のレベルについて次元当たりの符号化されたビットの数である。このパラメータは配置を指定する。入力情報は、ｋ_ｃ（１）ビットが第１のレベルに割当てられるまで、ｎ_{ｂ，ｄｅｍｕｘ}（１）ビットを第１のレベルに、かつｎ_{ｂ，ｄｅｍｕｘ}（２）ビットを第２のレベルに周期的に割当てることによって、２レベル間で分割される。第１のレベルがフルになると、第２のレベルが完全にｋ_ｃ（２）ビットを達成するまで、残りの入力ビットが第２のレベルに割当てられる（この例示的な場合、第１のレベルよりも第２のレベルに多くのビットが存在するので、そうでない場合には、第２のレベルが第１のレベルと同様にフルになり、残りのビットが第１のレベルに割当てられることとなるだろう）。「フル（full）」という語は、特別なレベルｉとして指定された入力コードワードのビット数ｋ_ｃ（ｉ）が達成されているという事実を指す。図６においては、ｉ＝００．．４１６を有する４倍ビットａ_ｉと、ｉ＝０．．４９３を有する３倍ビットｂ_ｉとは、それぞれの部分が第１のレベルおよび第２のレベルに割当てられている。さらに「４ｂ」は４ビットに相当するのに対して、「３ｂ」は３ビットに相当する。数値４１６および４９３は選択された長さｋ_ｃ（１）およびｋ_ｃ（２）に起因する。すなわち、ｎ_{ｂ，ｄｅｍｕｘ}（１）＝４によって分割されるｋ_ｃ（１）＝１６６８ビットは結果として４１７になる。同様に、ｎ_{ｂ，ｄｅｍｕｘ}（２）＝３によって分割されるｋ_ｃ（２）＝１４８２ビットは結果として４９４になる。

図４におけるＦＩＦＯ１およびＦＩＦＯ２は、それぞれの２レベルに位置するタイプファーストイン、ファーストアウトのバッファを表わす。ＦＩＦＯ１およびＦＩＦＯ２は、エンコーダの入力および出力の両方において一定のデータフローを提供するために存在しており、また、レートマッチングのために必要とされる。これらのＦＩＦＯの所要のサイズによって、ＭＬＣＣエンコーダのレイテンシが決定される。なぜなら、残りのブロックはレイテンシを考慮に入れなくてもよいからである。上述のＭＬＣＣ多重化パターンは、ＦＩＦＯのメモリ要件、さらにはエンコーダおよびデコーダ両方のレイテンシを最小限にするように選択された。１コードワード当たり３１５０ビットがＭＬＣＣに対して入力され、９８８ＰＡＭシンボルがエンコーダから出力されるこの例の場合、周波数が３２５ＭＨｚであると想定すると、入力レートは、最適には、３１５０／９８８＝３．１８８３ビット／サイクルに相当する。図１８Ａおよび図１８Ｂは、それぞれ、ＦＩＦＯ１およびＦＩＦＯ２についてのエンコーダレイテンシを示す。図から分かるように、エンコーダレイテンシは低く、わずか９０サイクルであり、これはＦｓ＝３２５ＭＨｚの場合には０，２７マイクロ秒に相当する。メモリ要件はＦＩＦＯ１の場合には１６４ビットであり、ＦＩＦＯ２の場合には１３５ビットである。

２レベルＭＬＣＣエンコーダの第１のレベルは、順方向誤り訂正符号化４２０を含む。第２のレベルは符号化されていない。順方向誤り訂正コーダ４２０はｋ_ｃ（１）ビットをｎ_ｃ（１）の符号化されたビットに符号化する。符号化されていない第２のレベルでは、同様に、ｎ_ｃ（２）＝ｋ_ｃ（２）となる。特に、ＭＬＣＣ順方向誤り訂正成分コードとして、ＢＣＨコードが選択された。第１のレベルのために特定のバイナリＢＣＨコードを選択することは、性能を保証し、かつＭＬＣＣスキームのエラーフロアを回避するために重要である。

バイナリＢＣＨコードは、低複雑性および訂正能力によりこの応用例に特に適している。

受信機において誤り訂正能力のためにＢＣＨコードによって導入されるパリティは、デコーダが、エラーを検出するために、受信されたコードワードを訂正することができない場合に、復号の失敗を表明するのにも用いることができる。たとえば、イーサネット（登録商標）プロトコルスタックのＰＨＹ（physical layer：物理層）によって復号失敗の表明を用いることができ、これにより、ＧＭＩＩ ＲＸ＿ＥＲ信号を用いることによってイーサネットフレームが破損したことをＭＡＣに対して示し、そして、正確に受信されたイーサネットパケットにわたる誤り伝播、送信されなかった余分なパケットの生成、または、パケットオーバーラッピングのうちいずれかをもたらす可能性のある不良パケットデリミッタ検出を回避することができる。ここで、ＧＭＩＩ（Gigabit Medium Independent Interface）はギガビット媒体非依存インターフェイスを指しており、物理層の上方部分に配置され、その後、ＭＡＣ（Medium Access Control：媒体アクセス制御）が続く。他方で、物理層の下方部分は媒体依存インターフェイス（ＭＤＩ：medium dependent interface）を含む。

図示されるように、ＦＣＳ（frame check sequence：フレームチェックシーケンス）は偽パケット受領に対する平均時間（ＭＴＴＦＰＡ）を十分に提供するには不十分である。したがって、ＦＥＣの一部としてＢＣＨコードを検出する能力が必要になる。以下において、ＢＣＨコードの未検出誤り確率を正確に演算するための方法が示される。

バイナリＢＣＨコード（たとえば、Ｂｅｒｌｅｋａｍｐアルゴリズム）の有界距離復号に関する未検出誤り確率は、それらバイナリＢＣＨコードがクロスオーバ確率ｐでバイナリ対称チャネル（ＢＳＣ：binary symmetric channel）上でエラー訂正および検出の両方のために用いられる場合に、推定されるはずである。この分析のために、等化器はデコーダ入力にＡＷＧＮチャネルを供給し、デマッパ出力においてＢＳＣを備えて、シンボル硬検出が実現されるものと想定される。また、有界距離デコーダが、最小距離ｄ_ｍｉｎでｔ−誤り訂正（ｎ，ｋ）ＢＣＨコードＣとともに用いられる、この場合、以下のとおりである。

Ｃについての重み分布｛Ａ_ｊ｝が既知であれば、デコーダのエラーおよび障害の確率に関して正確な式を得ることができる。デコーダエラーの確率は未検出誤り確率に対応する。有界距離デコーダのための未検出誤り確率（Ｍ．Ｇ．キムおよびＪ．Ｈ．リーによる「エラー訂正および検出のためのバイナリプリミティブＢＣＨコードの未検出誤り確率（Undetected error probabilities of binary primitive BCH codes for both error correction and detection）」（通信に関するＩＥＥＥトランザクション（IEEE Transactions on Communications）、第４４巻、第５号、５７５〜５８０頁（１９９６年５月））は、以下において［１］として参照される。

この場合φ（ｗ）は、受信されたワードが重みｗを有する確率を示す。

Ｐ_Ｅ（ｗ）は、全体のベクトル空間における重みｗを有するワードの数に対するコードワードからの距離ｔの範囲内にある重みｗを有するワードの数の比率として規定されるデコーダエラー確率を示す。

文献に記載される有界距離デコーダに関する未検出誤り確率についての別の式（Ｓ．Ｂ．ウィッカーによる「デジタル通信および格納のための誤り制御方式（Error Control Systems for Digital Communication and Storage）」（Englewood Cliffs, NJ：Prentice Hall；１９９５））が、以下において［２］として参照される。

この場合、受信されたワードが、正確に、重み−ｊバイナリコードワードからのハミング距離ｋである確率Ｐ_ｋ ^ｊが、以下によって与えられる：

ほとんどのＢＣＨコードについての重み分布は分かっていない。その２^ｋコードワードまたはデュアルコードの２^ｎ−ｋコードワードのいずれかを調べることが必要である。この場合、ｎ、ｋおよびｎ−ｋが大きくなるのに応じて演算が実際に不可能になる。しかしながら、考慮すべき有用な結果がごくわずかに存在する。すべての２重および３重誤り訂正バイナリプリミティブＢＣＨコードについての重み分布が発見された。

ＢＣＨコードの重み分布を推定する際に助けとなるいくつかのさまざまな定理がある。最も重要な定理は、ピーターソン（Peterson）の重み推定であって、これは、上限または下限ではないが概算となり（Ｒ．Ｍｉｃｈｅｌｏｎｉ、Ａ．ＭａｒｅｌｌｉおよびＫ．Ｅｓｈｇｈｉによる「ソリッドステートドライブ内部（Inside Solid State Drives (SSDs)）」；高度な超小型電子技術におけるスプリンガーシリーズ３７（Springer Series in Advanced Microelectronics 37））、以下において［３］として参照される。ピーターソン推定：長さｎおよび誤り訂正能力ｔのプリミティブＢＣＨコードの重みＡｊは、以下のとおり近似させることができる。

推定された重みを用いることにより、ここで、バイナリプリミティブプリミティブＢＣＨコードの未検出誤り確率の推定を得ることができる。しかしながら、ｍ＞１０（バイナリプリミティブＢＣＨコードの場合、ｎ＝２^ｍ−１）であれば、ＭＡＴＬＡＢにおけるピーターソン推定によって無限値となり、また、Ｐｕｅを計算することができなくなる。

［１］においては、コードの重み分布が二項式様であれば、バイナリ線形コードの未検出誤り確率を極めて簡易化および定量化できることが示される。バイナリプリミティブＢＣＨコードの大型サブクラスは概算の二項式様の重み分布を有する。それらのＢＣＨコードの場合、未検出誤り確率のための以下の式が以下のように導き出される：

上述の式を用いることにより、ｍ＞１０で、バイナリプリミティブＢＣＨコードについてのＰｕｅを計算することができる。後続の式を適用していくつかのバイナリプリミティブＢＣＨコードの未検出誤り確率を計算し、次いで、Ｐｕｅについての推定値を、代替方法を用いることによって得られた結果と比較することによって、後続の式の妥当性を証明することとする。

図２０は、いくつかのＢＣＨコードについての上述の確率計算が比較されている表を示す。バイナリプリミティブＢＣＨコードがバイナリ対称チャネル上でのエラー訂正および検出の両方のために用いられる場合に二項式様の重み分布を有するこれらバイナリプリミティブＢＣＨコードを復号する有界距離についての未検出誤り確率の正確な概算が示された（式（４））。式４は、大きいＢＣＨコードに対して数的に安定しているため、ＭＴＴＦＰＡ分析のためにＢＣＨのＰｕｅを計算する方法が提供される。

本発明の実施形態に従ったＭＬＣＣは短縮されたＢＣＨコードに基づいている。ここで、（ｎ_ｃ，ｋ_ｃ）短縮されたＢＣＨコードは、ｌ_ｃゼロをｋｃ情報ビットの前に付加し、対応するプリミティブコードを用いて、結果として得られるｋ−ビット情報ブロックを符号化し、最終的に、得られたｎ−ビットコードワードからｌ_ｃ先行ゼロを除去することによって、得られる。これは、そこから生成されたプリミティブＢＣＨコードのコードワードのサブセットで構成されており、そのため、プリミティブＢＣＨコードのエラー訂正および検出特性が、対応する短縮済みコードのために保証される。

ガロア域の演算の必要性を最小限にするために、ＧＦ（２^１１）：１＋ｘ^２＋ｘ^１１にわたる最低重みの既約多項式を原始多項式として選択する。生成多項式が以下のとおり与えられる：

この場合、ｇ（ｉ）は値０または１を取る。このＢＣＨコードについてのＧ（ｘ）のオーダは３０８である。Ｇ（ｘ）係数が以下によって与えられる：
ｈ００１４＿Ｂ６２４＿９０ＤＦ＿０７８１＿４Ｄ８８＿９９Ｅ９＿Ｂ９ＤＢ＿６２６７＿００Ｄ３＿７Ａ９０＿４９ＤＢ＿Ｃ０Ｃ４＿４８４Ａ＿Ｄ６Ｃ５＿４９ＡＢ＿ＡＥ７Ｅ＿６Ｆ５８＿Ａ４０６＿ＣＦ８６＿Ｃ０ＢＤ。

しかしながら、このコードが単に３２５ＭＨｚのための特に有利なコードの一例に過ぎないことに留意されたい。

また、（２０１６，１８２９）などの他の組合せも実現可能である。このようなコードおよびＦｓ＝３１２，５ＭＨｚでの１Ｇｂｐｓ動作モードの場合、以下のさらなるパラメータが得られるはずである：ＭＬＣＣα_ＭＬＣＣ＝３３４１ビットに入力されるコードワード当たりのビット数、出力シンボルＮ_ＭＬＣＣ＝１００８シンボルの数、１つのコードワードｋ_ｃ（１）１８２９＝ビットおよびｋ_ｃ（２）＝１５１２ビットについての第１のレベルおよび第２のレベルにおけるビット数、ＢＣＨコードワードｎ_ｃ（１）＝２０１６ビットの長さ、２つのレベルｎ_ｂ（１）＝２およびｎ_ｂ（２）＝１，５ビット／次元における１レベル当たりの１次元当たりのビット数。

残りの符号化は、上述のＭＬＣＣと同様に機能する。特に、分割は、レベルｉの場合にはｎ_{ｂ，ｄｅｍｕｘ}（ｉ）＝２ｎ_ｂ（ｉ）で実行され、結果として、ｋｃ（１）ビットが第１のレベルに割当てられるまで、第１のレベルおよび第２のレベルにおいて、周期的にｎ_{ｂ，ｄｅｍｕｘ}（１）＝４およびｎ_{ｂ，ｄｅｍｕｘ}（２）＝３となる。次いで、残りの入力ビットが第２のレベルに割当てられる。この場合と同様に、ｋ_ｃ（１）が複数のｎ_{ｂ，ｄｅｍｕｘ}（１）でない場合、ｒｅｍ（ｋ_ｃ（１），ｎ_{ｂ，ｄｅｍｕｘ}（１））ビットだけが、実用的に実施される際のそのレベルについてのビットの最後の割当て時に第１のレベルに割当てられる。しかしながら、これは一例に過ぎず、ｒｅｍもまた、第１の割当または別の割当の際に割当てられてもよい。

３３４１／１００８＝３．３１４５ビット／サイクルの一定のビットレートは、その出力における１シンボル／サイクルのシンボルレートを一定にするために、このＭＬＣＣエンコーダの入力にあるものと想定される。次いで、ＭＬＣＣデマルチプレクサのインターリーブされた動作モードを考慮に入れて、１００８の期間における第１のｘ１クロックサイクル中に、第１のレベルおよび第２のレベルにおけるＦＩＦＯに対する書込みビットレートが以下によって与えられる：

ｘ１クロックサイクルの後、第１のレベルがフルになり、クロックサイクルｘ２＝１００８になるまで、ＦＩＦＯに対する書込みビットレートが以下によって与えられる：

当該プロセスが繰返される。最悪の場合のレイテンシが上述のＭＬＣＣコードと同様に推定されてもよく、結果として、第１のレベルにおいて５１クロックサイクルとなり、第２のレベルにおいて５４クロックサイクルとなり、最小ＦＩＦＯ深さが、それぞれ、１０２ビットおよび８１ビットとなる。デコーダに関して、推定された最悪の場合のレイテンシは１３８８クロックサイクルであり、ＦＩＦＯのサイズはＦＩＦＯ１，２＝１１３６シンボル、ＦＩＦＯ１＝９７ビット、およびＦＩＦＯ２＝７７ビットである。

概して、（ＢＣＨ）コードは、達成されるべき目標ビットレートおよび選択されたボーレートに基づき、このため、ＭＬＣＣコードの両方のスペクトル効率に応じて、選択される。コードの長さは、基本的には、図３に関連付けて上に説明されたように、チャネル特性および符号化利得対計算複雑さのトレードオフに依存する。

図７はＢＣＨ系統的エンコーダを示す。パリティは情報メッセージＭ（ｘ）の後に送信される。エンコーダはパリティを２ステップで計算する。第１のステップはｘ^ｎ−ｋに対するＭ（ｘ）の乗算である。第２のステップは、Ｍ（ｘ）・ｘ^ｎ−ｋをＧ（ｘ）で除算した残余としてパリティ部分Ｄ（ｘ）を規定することである。遅延素子Ｓ_０，Ｓ_１，．．Ｓ_ｐ−１は、符号化前に０にまで初期化されるものとする。情報メッセージＭ（ｘ）を構成するｋビットをすべて用いて、スイッチが接続されている（設定されたＢＣＨｇｅｎ位置）を用いてパリティＤ（ｘ）を計算する。すべてのｋビットが連続的に処理された後、切断されたスイッチ（設定されたＢＣＨｏｕｔ位置）およびｐの格納値Ｓ_０，Ｓ_１，．．Ｓ_ｐ−１は、パリティビットＤ（ｘ）となる。次いで、パリティビットはＳ_ｐ−１からＳ_０の順で送信される。

次いで、ＢＣＨ符号化に起因するｎ_ｃ（１）ビットを有するコードワードが、次元ｎ_ｂ（１）＝２ビット／次元当たりに符号化されたビットの数でマッピングする１６−ＱＡＭグレーマッパ４３０によってマッピングされる。第２のレベルは、符号化されないままであり、ｋ_ｃ（２）ビットは、ｎ_ｂ（２）＝１，５ビット／次元となる８−ＱＡＭ格子配置へと直接マッピングされる（４５０）。

上述のマッピングの後、２レベルの各々は、２次元当たり同じ数のシンボルＮ_ＭＬＣＣ／２を生成する。格子変換４４０および４６０は、剰余類分割を実現するように規定される。第１段格子変換４４０および４６０に続いて追加した後、シンボルはＺ^２に含まれている。さらに、次の格子変換４７０は、結果として、ＲＺ^２格子上において最終的なゼロ平均２次元平方配置をもたらす。最後に、ＰＡＭモジュレータ４８０は、２次元平方配置に基づいてＰＡＭシンボルを生成する。

以下において、本発明の実施形態に従い、上述のマッパおよび格子変換をより詳細に説明する。以下のアーキテクチャはたとえば集積回路において効率的に実現されるという利点をもたらすが、本発明はこれに限定されず、これらの機能の代替的な実現例を用いることができることに留意されたい。

図８は、１６−ＱＡＭグレーマッパ４３０の詳細を示す。マッパは、予め規定された配置のポイント上に符号化されたビットをマッピングする。ｉ番目のレベル（ｉ＝１および２）の場合、２次元当たりｋ_ＱＡＭ＝２・ｎ_ｂ（ｉ）ビットとなる。特に、この場合、ｋ_ＱＡＭ＝４およびマッパが以下のように機能する。

ｄ_ｉｎ＝ｎ_ｃ（１）ビットを有する入力ビットストリームが２つのサブストリームに逆多重化される。一方のサブストリームは、２次元配置の同相（ｌ）成分にマッピングされ、他方のサブストリームは配置の直交（Ｑ）成分にマッピングされる。同相成分は、複合シンボルの実数部に対応し、直交部は複合シンボルの虚数部に対応する。連続する入力ビットｄ_ｉｎは、インターリーブされた態様で、ビット状にそれぞれの成分に割当てられる。

たとえば、図８に示されるように、各々の偶数ビット（ｂ０、ｂ２、ｂ４、ｂ６．．．）は、第１のサブストリームに割当てられ、各々の奇数のビット（ｂ１、ｂ３、ｂ５．．．）は第２のサブストリームに割当てられる。デマルチプレクサ８１０は、同じ入力ビットレートでクロックされた０〜ｋ_ＱＡＭ−１をカウントするフリーカウンタ８１５の最下位ビット（ＬＳＢ：least significant bit）によって制御される。カウンタのリセット状態は０であるべきである。 カウンタがｋ_ＱＡＭビットの各セットごとにリセットされるので、各々の新しいコードワードに関して、常にゼロで開始される。

ｋ_ＱＡＭが偶数であるので、同数のビットが、この場合には各々の成分に割当てられる。各々の成分に割当てられる次元当たりのビット数は以下のとおりである：

２つのサブストリームにおいて、ビットは直並列（Ｓ／Ｐ）から、それぞれ同相成分および直交成分におけるｋ_Ｉビットおよびｋ_Ｑビットのシンボルに変換される。図に示されるＳ／Ｐは、ｋビットのグループに属する入力における第１の受信ビットが、並行出力のＬＳＢに割当てられ、グループのうち最後に受信されたビットがＭＳＢに割当てられ、すなわち、右側のビットが最上位ビットとなるように実行される直列−並列変換である。

グレー・バイナリ変換に起因するバイナリバスは、符号なしのバイナリ−デシマルコンバータ（Ｂ２Ｄ）によって図８においてさらに示されるように処理される。［ｘ（０）..ｘ（ｋ−１）]をパラレル入力とする。この場合、ｘ（ｉ）はバスの各ビットについての値であり、ｘ（０）はＬＳＢであり、ｘ（ｋ−１）はＭＳＢである。次いで、Ｂ２Ｄの整数出力は、
ｄ＝２^ｘ（０）＋２^ｘ（１）＋．．．＋２^{ｘ（ｋ−１）}
となるように規定される。

Ｋ_Ｉ＝Ｋ_Ｑである配置の場合、両方のブランチ（Ｉ成分およびＱ成分）に対して実行される算術演算は同じである。これは、たとえば、平方グレー直交振幅変調（ＱＡＭ：Quadrature Amplitude Modulation）配置の場合に該当する。項「ｘ２」は２による乗算を意味する。

第２のレベルについての８−ＱＡＭ ＲＺ^２格子マッパ４５０を図９に示す。ｉ番目のレベル（ｉ＝１，２）の場合、２次元当たりｋ_ＱＡＭ＝２・ｎ_ｂ（ｉ）ビットとなる。特に、本件に関して、ｋ_ＱＡＭ＝３であり、マッパが以下のように機能する。

上述のマッパ４３０と同様に、ｄ_ｉｎ＝ｎ_ｃ（１）ビットである入力ビットストリームは２つのサブストリームに逆多重化される。サブストリームのうち一方が２次元配置の同相（Ｉ）成分上にマッピングされ、他方のサブストリームが配置の直交（Ｑ）成分上にマッピングされる。同相成分は複合シンボルの実数部に対応し、直交部は複合シンボルの虚数部に対応する。連続する入力ビットｄ_ｉｎは、インターリーブされた態様で、ビット状にそれぞれの成分に割当てられる。

図９に示されるように、入力ビットは、１ビットを第２のサブストリームに、２ビットを第１のサブストリームにおいて周期的に割当てることによってビット状に分割される。特に、図から分かるように、第１のサブストリームはビットｂ０、ｂ２、ｂ３、ｂ５、ｂ６などを含むのに対して、第２のサブストリームはビットｂ１、ｂ４、ｂ７などを含む。デマルチプレクサは、同じ入力ビットレートで計測される０からｋ_ＱＡＭ−１をカウントするカウンタの最下位ビット（ＬＳＢ：least significant bit）によって制御される。ここで、ｋ_ＱＡＭは奇数であるので、同相成分が直交成分よりも多くのビットを受信する。これにより、各々の成分に割当てられた１次元当たりのビット数は以下のとおりである：

２つのサブストリームにおいて、ビットはさらに、直列から並列（Ｓ／Ｐ）に変換されて、同相成分および直交成分においてそれぞれＫ_ＩビットおよびＫ_Ｑビットを有するシンボルとなる。

同相成分においてＧ２Ｂから出力される最下位ビット（ＬＳＢ）ｂ_０出力を用いて、最後の加算器の入力に１または−１を設定するマルチプレクサを制御する。Ｋ_Ｉ＞Ｋ_Ｑの場合、Ｑブランチは、回転させたほとんどのグレーＱＡＭ ＲＺ^２配置を生成するように変換されるが、これは、２次元当たりビットの奇数をマッピングするために必要とされる。

マッピングの後、２つのＭＬＣＣレベルの各々におけるそれぞれのマッパから出力されるシンボルは、さらに、格子変換によって変換され、これが、剰余類分割を実行する。格子変換全体は３つの副演算からなる：
１）格子を転換して、配置が最初の２次元象限に含まれるようにする；
２）格子をスケーリングして、他のレベルの配置とのベクトル加算によって剰余類分割を可能にする；
３）２次元当たり奇数ビットを有する配置について、ベクトル加算の前に格子は４５度回転させる。すなわち、ｎＲＺ^２の（副）セットとなる。

第１のレベルの格子変換４４０は、ｎ_ｂ（１）＝２ビット／次元なので、回転を含まない。対応する格子変換アーキテクチャを図１０に示す。各成分ブランチの入力信号および出力信号は整数であると考えられ、算術演算は自然バス幅増加に応じて定義される。マッパの出力であるシンボルＳ_ＩおよびＳ_Ｑは格子変換器４４０に入力される。

第２のレベルのために、格子変換４６０が実行される。ｎ_ｂ（２）＝１，５ビット／次元であるので、回転が実行される。なぜなら、対応する２Ｄ配置が２次元当たり３ビット（奇数）をマッピングするからである。第２のレベルの格子変換４６０はまた、剰余類分割を実施するためにスケーリングを含む。第２のレベルの格子変換アーキテクチャを図１１に示す。

１）−４５度の回転；
２）第１の２Ｄ象限内における正方形領域に配置ポイントを制限するモジュロ演算；
および、
３）（０平均を達成するための）センタリングおよびスケーリング。

ＲＺ^２によってＰＡＭマルチプレクサ４８０に対して実行される多重化演算を図１５に示す。０から１までのフリーカウンタは、１Ｄシンボルレートで計測され（Ｆｓはシンボルレート、すなわちボーレートを表わす）、同相入力シンボルおよび直交入力シンボルを交互に取るようにマルチプレクサの入力を制御する。１６−ＰＡＭシンボルはセット｛−１５，−１３，．．．，１３，１５｝に属する。

以下において、シンボル配置に対するマッピングおよび格子変換効果が図１６Ａおよび図１６Ｂにおいて視覚化される。特に、図１６Ａの左側には、マッパ４３０後の第１のレベルの配置が示されるのに対して、図１６Ａの右側には、マッパ４５０後の第２のレベルの配置が示される。図１６Ｂは、それぞれの格子変換４４０および４６０後、ならびにベクトル加算後および第２段格子変換４７０後の配置を示し、結果として、回転した１２８−ＱＡＭが得られている。

２Ｄ配置には１２８ポイントあり、結果として、ｌｏｇ_２（１２８）＝７ビット／２Ｄシンボルが得られることとなる。これらの７ビットは、４ビットの第１のＭＬＣＣレベルおよび３ビットの第２のＭＬＣＣレベルによって構成される。各々の２ＤシンボルはＦｓ／２のレートで伝送される。１Ｄ（すなわちＬＥＤの輝度変調）を越えて送信するために、システムは、ダブルレート、すなわちＦｓで２Ｄ配置の両方の座標のインターリービングの時間を計る。各々の２Ｄポイントは、｛−１５，−１３，．．．，１３，１５｝ごとに１６個のさまざまな値をとることができる２つの座標によって表わすことができる。これは１６−ＰＡＭであるが、通常通り４ビットではなく３．５ビット／１Ｄシンボル（すなわち７ビット／２Ｄ）によって符号化される。というのも、１Ｄ配置が奇数ビットの２Ｄ配置から生成されているからである。ここで、３．５の３．１８８３ビットは情報ビットであり、残りはエラー訂正のためのパリティである。

したがって、α_ＭＬＬＣ＝３１５０ビットを有する１つのコードワードが、上に例示されるようにＢＣＨ（１９７６，１６６８）を用いる場合に、図４に示されるような２レベルコーダによってＮ_ＭＬＣＣ＝９８８ＰＡＭシンボルに符号化される。

さらに、Ｆｓは、有利には、３２５ＭＨｚに等しく、η＝３．３１８８３ビット／ｓ／Ｈｚ／次元、およびξ＝３，５ビット／次元である。

図１７は、上述のとおり符号化された信号を復号するために用いられ得る例示的な多段デコーダ１７００を示す。初めに、コードワードおよびボーレートＦｓ当たりの長さＮ_ＭＬＣＣを有する符号化されたデジタル信号（１６−ＰＡＭ）が復調および逆多重化（１７１０）されて、長さＮ_ＭＬＣＣ／２およびＦｓ／２を有する２次元シンボルコードワードが得られる。次いで、復調されたシンボルは、（エンコーダの第２段格子変換４７０に一致する）逆の第２段格子変換１７２０によって変換され、２段デコーダで復号される。２段デコーダは、第１のレベルにおいて（エンコーダにおける格子変換４４０に一致する）別の逆の第１段格子変換１７３０および硬判定１７３５を適用し、次いで、１７４０のモジュロ演算（ｍｏｄ−Λ_１）を復調されたシンボルに適用することによって、変換されたシンボルコードワードの第１の部分を抽出する。次いで、さらに第１のレベルにおいて、抽出された第１の部分がデマップ（１７４５）されて（１６−ＱＡＭを有するエンコーダにおけるマッピング４３０に一致する）、ｎ_ｃ（１）ビット長のＢＣＨコードワードが得られ、これが、（エンコーダにおけるＢＣＨコーダ４２０に一致した）ＢＣＨデコーダで復号されて、ｋｃ（１）情報ビットが得られる。

ｎ_ｃ（１）ビットを有する第１の部分の復号されたコードワードが第１の剰余類を選択する。第１の部分の復号されたコードワードは４３０と同様にマッピングバックされ、４４０に対応する格子変換によって変換される。結果としてもたらされる第１レベルの剰余類は、受信されたシンボルコードワードから減算（１７５０）され、第２の部分は、逆格子変換１７６０および硬判定１７６５の後、モジュロ演算（ｍｏｄ−Λ_２）を施す（１７７０）ことにより第２段で得られ、これらは第１段で記載した機能ブロックと同様である。第２の部分はデマッピング１７７５（エンコーダにおけるマッピング４５０に対応）されて、ｎ_ｃ（２）＝ｋ_ｃ（２）ビット長の符号化されていないコードワードを得る。コードワードは、２デコーダレベルで得られた復号された２部分を多重化（ＭＬＣＣｍｕｘ）する（１７８０）ことによって最終的に復号されて、長さα_ＭＬＣＣの復号されたワードを得る。

図１７に示されるようなデコーダは３つのＦＩＦＯ、すなわちＦＩＦＯ１，２；ＦＩＦＯ１およびＦＩＦＯ２を含む。デコーダの入力レートはサイクルに対して１シンボル（１６−ＰＡＭ）であるのに対して、出力レートは、３２５ＭＨｚでのサイクル当たり、エンコーダ３１５０／９８８＝３．１８８３＝ビットの入力レートに対応している。レイテンシは、主にＦＩＦＯおよびＢＣＨデコーダによって導入される。残りのブロックは、ほぼレイテンシなしで、より単純に実施される。

第１のレベルまたは第２のレベルのいずれのＢＥＲにも影響を与えることなくＦＩＦＯ１，２のサイズを最小限にするために、復号失敗の照合を待つことなくエラー訂正が実行される（Ｂｅｒｌｅｋａｍｐ，Ｃｈｉｅｎ）と直ちに、ＢＣＨデコーダからの出力が有利に第２段にフィードバックされる。Ｃｈｉｅｎの探索は、出力と平行にエラーロケータ多項式（ＥＬＰ：Error Locator Polynomial）のルートの計算を実行して、その位置によってＥＬＰを評価しているビットを０にフリッピングする。すべてのＥＬＰルートが計算された後、ＢＣＨデコーダは、ＥＬＰ度合についてのＣｈｅｉｎの探索中に発見されたルートの数を比較する。場合によっては、障害の復号がアサートされて、デコーダの誤り訂正能力を超過したことを示す。８個の並列なＣｈｉｅｎの探索アーキテクチャを用いて、このプロセスを促進して、レイテンシをさらに小さくする。

ＦＩＦＯ１，２は２つの復号レベル（段）の間に配置されて、第１のレベル復号を待機しているチャネルから、受信されるシンボルを格納する。ＦＩＦＯ１，２のサイズは、シンボル数では、エラー訂正のためにＢＣＨデコーダの遅延（サイクル数）によって決定される。これにより、ＦＩＦＯ１，２は一定のファイリングレベルで実行されるが、この一定のファイリングレベルは、起動後、サイクルごとに０，５の２Ｄシンボルの定常状態では出力レートに等しい入力レートである。

ＦＩＦＯ１およびＦＩＦＯ２は、多段デコーダの入力と出力との両方の間においてレートを一致させることに関与している。ＢＣＨ復号障害検出にとって必要な処理遅延は、ＦＩＦＯ１によってサポートされることとなる。こうして、ＦＩＦＯ１における余分なストックが実現されて、第１のレベルの復号情報データを、障害フラグを確認するＢＣＨデコーダによるエラー検出処理の終端と同期させる。デコーダにおけるＦＩＦＯ１およびＦＩＦＯ２のレイテンシがそれぞれ図１９Ａおよび図１９Ｂに示される。これらの図から分かるように、デコーダレイテンシは、Ｆｓ＝３２５ＭＨｚの場合、４．４３マイクロ秒（ｕｓ）に対応する１４４０サイクルである。メモリ要件は、ＦＩＦＯ１の場合５９９ビットであり、ＦＩＦＯ２の場合４９３ビットであり、ＦＩＦＯ１，２の場合１１９３シンボルである。ＴＨＰによって生成される配置拡張を割当てなければならないことを考慮に入れて、１シンボルごとに８ビットが存在することが考慮されてもよい。このような仮定では、ＦＩＦＯ１，２のために９５４４ビットが必要となる。

要約すると、符号化された１６−ＰＡＭ ＭＬＣＣエンコーダのレイテンシは０，２７８ｕｓであるのに対して、対応するデコーダのレイテンシは４，４３ｕｓである。総レイテンシは４，７１ｕｓである。物理層（伝送構造、等化器など）の残りのレイテンシは、＜１，３ｕｓとして計算される。したがって、ＰＨＹ ＧＭＩＩ−ＧＭＩＩレイテンシは６ｕｓ未満のままとなる。上述に基づいて、エンコーダのためのメモリ要件は約３００ビットであるのに対して、デコーダのためのメモリ要件は約１０，６ｋｂｉｔである。これらの数はＦＩＦＯだけを考慮に入れたものである。ＢＣＨデコーダの内部メモリは考慮に入れられないが、それらのサイズはＦＩＦＯよりも約１桁小さく推定される。上述から分かるように、ＦＩＦＯ１，２はデコーダのブロックを要求するメモリの大部分をなす。

ＢＣＨ（１９７６，１６６８）を用いる上述のＭＬＣＣの性能が図２１に示される。これは、ＭＬＣＣによって達成される信号対雑音比（ＳＮＲ：signal to noise ratio）を上回るビットエラーレート（ＢＥＲ：Bit Error Rate）を示す。ビットエラーレートは、受信された誤り情報ビットの数と、受信された情報ビット（正確なビットおよび誤りビット）の総数の平均との比である。図から分かるように、１０ｅ−１２のＢＥＲの場合、ＭＬＳＳによって達成される符号化利得は６，３５ｄＢであり、このため幾らか高くなる。

図２２は、ＢＥＲの関数としてリンクバジェット、ＭＴＴＦＰＡおよびＭＴＢＥ（Mean Time Between Errors：平均誤り時間）を示す。ＭＴＥＢは、ラボにおいて測定可能な規模に対応するバースト間の平均時間としてＦＥＣを有するシステムのために規定される。

なお、硬判定が各々の復号レベルでシンボルを検出するために実現され得ることに留意されたい。各レベルに対応する受信情報を分離するために、Ｇ．Ｄ．Ｆｏｒｎｅｙ他による「球面限界達成剰余類コードおよびマルチレベル剰余類コード（Sphere-bound-achieving coset codes and multilevel coset codes）」、情報理論についてのＩＥＥＥトランザクション（IEEE Trans. on Information Theory）、第４６巻、第３号、２０００年５月、８２０〜８５０頁に規定されているような、モジュロ演算が行なわれてもよい。Ｂｅｒｌｅｋａｍｐ−Ｍａｓｓｅｙアルゴリズム（ＢＭＡ）のような限界距離復号が、ＢＣＨ復号のために用いられる。ＢＭＡはハードウェア実現例でのＢＣＨ復号に広く用いられる。

ＰＯＦチャネルのために設計されたＢＣＨ（１９７６，１６６８）を有する上述のＭＬＣＣは、レイテンシがいくぶん少ないという利点を提供する。なぜなら、特に、マルチプレクサがインターリーブされており、かつレベル数が低い（わずか２である）おかげで、システムが送信器および受信機において必要とするＦＩＦＯがより小さくなるからである。さらに、ＬＤＰＣではなくＢＣＨを利用することで符号化および復号が簡略化され、また、実施のために必要な電力消費およびシリコン面積が削減される。さらに、ＢＣＨコードは、典型的にはＬＤＰＣのような確率論的コードによって生成されるエラーフロアがない。偽パケット受領に対する平均時間（ＭＴＴＦＰＡ）を提供するためのＢＣＨの（補正に加えて）エラー検出能力は当該技術において十分に理解されている。

要約すると、本発明は、プラスチック光ファイバを介して低レイテンシでデジタルデータを伝送するための効率的な符号化および変調システムに関する。特に、デジタル信号は、２レベル剰余類符号化によって符号化される。第１のレベルは、バイナリ短縮型ＢＣＨ符号化をデジタルデータに適用し、配置マッピングおよび格子変換によって剰余類分割を実行する。第２のレベルは符号化されていないが、マッピングおよび格子変換される。２レベルの追加後、第２段格子変換が実行されて、ゼロ平均配置が得られる。このような３レベル剰余類コーダから出力されるシンボルがさらに変調される。

本発明の別の実施形態は、ハードウェアおよびソフトウェアを用いる上述のさまざまな実施形態の実現例に関する。本発明のさまざまな実施形態が演算装置（プロセッサ）を用いて実現または実行され得ることが認識される。演算装置またはプロセッサは、たとえば、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ：digital signal processor）、特定用途向け集積回路（ＡＳＩＣ：application specific integrated circuit）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ：field programmable gate array）または他のプログラマブルロジックデバイスなどである。本発明のさまざまな実施形態も、これらのデバイスの組合せによって実行または具体化され得る。

さらに、本発明のさまざまな実施形態がまた、プロセッサによって、またはハードウェアにおいて直接、実行されるソフトウェアモジュールによって実現されてもよい。また、ソフトウェアモジュールとハードウェア実現例との組合せが実現可能であり得る。ソフトウェアモジュールは、如何なる種類のコンピュータ読取り可能記憶媒体、たとえば、ＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ、レジスタ、ハードディスク、ＣＤ−ＲＯＭ、ＤＶＤなどに格納されてもよい。

２２０ モジュロ演算子、２３０ フィードバックフィルタ、３１０ モジュロ演算子、３４０ フィードフォワードフィルタ３４０。

Claims (15)

1. プラスチック光ファイバ（１５０）を介して伝送されるようデジタルデータを符号化するための方法であって、
   入力デジタルデータを２レベル剰余類符号化によって符号化するステップを含み、前記ステップは、
   前記入力デジタルデータから、各々が所定数のビットを有するデータの第１の部分および第２の部分を分離するステップを含み、前記ステップは、第１の所定のビット数を前記第１の部分に、および第２の所定のビット数を前記第２の部分に周期的に割当てるステップを含み、さらに、
   第１のレベルにおいて前記データの第１の部分を第１の短縮されたＢＣＨコードで符号化するステップと、
   前記第１のレベルにおいて、前記符号化された第１の部分を、第１の予め規定されたマルチレベル直交振幅変調配置のシンボル上にマッピングし、剰余類分割を達成するように、前記マッピングされたシンボルの第１段格子変換を実行するステップと、
   前記第２のレベルにおいて、前記第２の部分を、第２の予め規定されたマルチレベル直交振幅変調配置のシンボル上にマッピングし、前記マッピングされたシンボルの前記第１段格子変換を実行するステップと、
   前記第１のレベルおよび前記第２のレベルから前記変換されたシンボルを追加するステップと、
   ゼロ平均配置を達成するために第２段格子変換を実行するステップと、
   マルチレベルパルス振幅変調を用いて、前記２レベル剰余類符号化で符号化された前記シンボルを変調するステップとを含み、前記ステップは、時間ドメインにおける前記第２段格子変換の同相および直交出力を時分割多重化するステップを含む、方法。
2. 前記第１の予め規定されたマルチレベル直交振幅変調配置は、グレーマッピングされた１６−ＱＡＭであるのに対して、前記第２の予め規定されたマルチレベル直交振幅変調配置は、ＲＺ^２格子マッピングされた８−ＱＡＭである、請求項１に記載の方法。
3. 前記第１段格子変換は、シンボルの転換、スケーリングおよび／もしくは回転を含み、ならびに／または、前記第２段格子変換は、配置の回転、および／または、配置シンボルを第１の２Ｄ象限における正方形領域に制限するためのモジュロ演算、および／または、センタリングおよびスケーリングを含む、請求項１または２に記載の方法。
4. 前記マルチレベルパルス振幅変調は１６−ＰＡＭである、請求項１から３のいずれかに記載の方法。
5. 入力データビットのブロックに関して、前記データの第１の部分は１６６８ビットの長さを有し、前記第２の部分は１４８２ビットの長さを有し、
   前記第１の所定のビット数は４であり、前記第２の所定のビット数は３であり、
   前記ＢＣＨコーダは、１６６８入力情報ビットに基づいて１９７６ビットでコードワードを生成する、請求項１から４のいずれかに記載の方法。
6. 前記変調されたシンボルに施されるトムリンソン−ハラシマプリコーディングのステップをさらに含む、請求項１から５のいずれかに記載の方法。
7. ２レベル剰余類コーダで符号化され、プラスチック光ファイバを介して受信されるデジタル信号を復号するための方法であって、
   前記符号化されたデジタル信号を時間ドメインマルチレベルパルス振幅変調で復調して、シンボルコードワードを獲得し、前記シンボルコードワードを第２段逆格子変換で変換するステップと、
   前記復調および変換されたシンボルを２段デコーダで復号するステップとを含み、前記ステップは、
   第１段逆格子変換と、第１の予め規定されたマルチレベル直交振幅変調配置のためのシンボル検出器と、モジュロ演算とを復調されたシンボルに適用することによって、コードワードの第１の部分を抽出するステップを含み、さらに、
   第１段において、シンボルデマッパおよび短縮されたＢＣＨデコーダで前記第１の部分を復号（３４４０）し、前記復号された第１の部分に基づいて第１の剰余類を選択するステップと、
   前記第１の予め規定されたマルチレベル直交振幅変調配置のシンボル上に前記復号された第１の部分をマッピングすることによって、前記復号された第１の部分をフィードバックし、前記マッピングされたシンボルの前記第１段格子変換を実行するステップと、
   前記復調されたシンボルから、前記復号およびフィードバックされた第１の部分を減じ（３４６０）、前記第１段逆格子変換、シンボル検出器、モジュロ演算およびシンボルデマッパを適用することによって、第２の部分を獲得する（３４６０）ステップと、
   前記復号された第１の部分および第２の部分のビットを多重化する（３４７０）ステップとを含み、前記ステップは、前記第１の部分から第１の所定のビット数と、前記第２の部分から第２の所定のビット数とを周期的に出力するステップを含む、方法。
8. プラスチック光ファイバ（１５０）を介して伝送されるようにデジタルデータを符号化するための装置であって、
   ２レベル剰余類符号化によって入力デジタルデータを符号化するための２レベル剰余類コーダと、
   前記入力デジタルデータから、各々が所定のビット数を有するデータの第１の部分および第２の部分を分離するためのデマルチプレクサとを含み、第１の所定のビット数を前記第１の部分に、および第２の所定のビット数を前記第２の部分に周期的に割当て、前記装置はさらに、
   第１のレベルにおいて、前記データの第１の部分を第１の短縮されたＢＣＨコードで符号化するためのＢＣＨコードと、
   第１のマッパとを含み、前記第１のマッパは、前記第１のレベルにおいて、前記符号化された第１の部分を第１の予め規定されたマルチレベル直交振幅変調配置のシンボル上にマッピングし、剰余類分割を達成するように、前記マッピングされたシンボルの第１段格子変換を実行するためのものであり、前記装置はさらに、
   第２のマッパを含み、前記第２のマッパは、前記第２のレベルにおいて、前記第２の部分を、第２の予め規定されたマルチレベル直交振幅変調配置のシンボル上にマッピングし、前記マッピングされたシンボルの前記第１段格子変換を実行するためのものであり、前記装置はさらに、
   前記第１のレベルおよび前記第２のレベルから前記変換されたシンボルを追加するための加算器と、
   ゼロ平均配置を達成するために第２段格子変換を実行するための変換ユニットと、
   マルチレベルパルス振幅変調を用いて、前記２レベル剰余類符号化で符号化された前記シンボルを変調するためのモジュレータとを含み、時間ドメインにおいて前記第２段格子変換の同相および直交出力を時分割多重化する、装置。
9. 前記第１の予め規定されたマルチレベル直交振幅変調配置は、グレーマッピングされた１６−ＱＡＭであるのに対して、前記第２の予め規定されたマルチレベル直交振幅変調配置は、ＲＺ^２格子マッピングされた８−ＱＡＭである、請求項８に記載の装置。
10. 前記第１段格子変換は、シンボルの転換、スケーリングおよび／もしくは回転を含み、ならびに／または、前記第２段格子変換は、配置の回転、および／または、配置シンボルを第１の２Ｄ象限における正方形領域に制限するためのモジュロ演算、および／または、センタリングおよびスケーリングを含む、請求項８または９に記載の装置。
11. 前記マルチレベルパルス振幅変調は１６−ＰＡＭである、請求項８から１０のいずれかに記載の装置。
12. 入力データビットのブロックに関して、前記データの第１の部分は１６６８ビットの長さを有し、前記第２の部分は１４８２ビットの長さを有し、
    前記第１の所定のビット数は４であり、前記第２の所定のビット数は３であり、
    前記ＢＣＨコーダは、１６６８入力情報ビットに基づいて１９７６ビットでコードワードを生成する、請求項８から１１のいずれかに記載の装置。
13. 前記モジュレータによって変調された前記シンボルをプリコーディングするためのトムリンソン−ハラシマプリコーダをさらに含む、請求項８から１２のいずれかに記載の装置。
14. ２レベル剰余類コーダで符号化され、プラスチック光ファイバを介して受信されるデジタル信号を復号するための装置であって、
    シンボルコードワードを得るために、前記符号化されたデジタル信号を時間ドメインマルチレベルパルス振幅変調で復調するためのデモジュレータと、
    前記復調されたシンボルを第２段逆格子変換で変換するための第１の変換ユニットと、
    前記復調および変換されたシンボルを２段デコーダで復号するためのマルチレベルデコーダと、
    第１段逆格子変換、第１の予め規定されたマルチレベル直交振幅変調配置のためのシンボル検出器、およびモジュロ演算を、復調されたシンボルに適用することによって、コードワードの第１の部分を抽出するための第１の抽出器と、
    第１段において、短縮されたＢＣＨデコーダで前記第１の部分を復号（３４４０）し、前記復号された第１の部分に基づいて第１の剰余類を選択するためのＢＣＨデコーダと、
    前記復号された第１の部分を、前記第１の予め規定されたマルチレベル直交振幅変調配置のシンボル上にマッピングし、前記マッピングされたシンボルの前記第１段格子変換を実行するための第１のマッパと、
    前記復調されたシンボルから前記復号およびマッピングされた第１の部分を減じ、前記第１段逆格子変換およびモジュロ演算を適用することによって、第２の部分を獲得する（３４６０）ための第２の抽出器と、
    前記復号された第１の部分および第２の部分のビットを多重化する（３４７０）ためのマルチプレクサとを含み、前記第１の部分から第１の所定のビット数と、前記第２の部分から第２の所定のビット数とを周期的に出力する、装置。
15. 請求項８から１４のいずれかに記載の装置を具体化する集積回路。