JP2021516445A - 処理の均一性を改善するための基板ハローの配置 - Google Patents

処理の均一性を改善するための基板ハローの配置 Download PDF

Info

Publication number
JP2021516445A
JP2021516445A JP2020544652A JP2020544652A JP2021516445A JP 2021516445 A JP2021516445 A JP 2021516445A JP 2020544652 A JP2020544652 A JP 2020544652A JP 2020544652 A JP2020544652 A JP 2020544652A JP 2021516445 A JP2021516445 A JP 2021516445A
Authority
JP
Japan
Prior art keywords
halo
ring
substrate
assembly
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020544652A
Other languages
English (en)
Other versions
JP7083033B2 (ja
Inventor
ジェイ アール． ウォレス，
ジェイ アール． ウォレス，
シモン ラッフェル，
シモン ラッフェル，
ケヴィン アングリン，
ケヴィン アングリン，
タイラー ロックウェル，
タイラー ロックウェル，
クリストファー キャンベル，
クリストファー キャンベル，
ケヴィン エム． ダニエルズ，
ケヴィン エム． ダニエルズ，
リチャード ジェー． ヘルテル，
リチャード ジェー． ヘルテル，
Original Assignee
バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド filed Critical バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド
Publication of JP2021516445A publication Critical patent/JP2021516445A/ja
Application granted granted Critical
Publication of JP7083033B2 publication Critical patent/JP7083033B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3322—Problems associated with coating
    • H01J2237/3323—Problems associated with coating uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

基板アセンブリは、第１の材料を含み、第１の開孔を画定する外側ハローを含み得る。基板アセンブリはまた、第２の材料を含み、第１の開孔内に少なくとも部分的に配置されたハローリングを含み得る。ハローリングは、第１の開孔内に同心状に配置された第２の開孔を画定することができ、ハローリングは、内部に基板を収容するように連結される。【選択図】図１Ａ

Description

関連出願
［０００１］ 本願は、「ＳＵＢＳＴＲＡＴＥ ＨＡＬＯ ＡＲＲＡＮＧＥＭＥＮＴ ＦＯＲ ＩＭＰＲＯＶＥＤ ＰＲＯＣＥＳＳ ＵＮＩＦＯＲＭＩＴＹ」と題され、２０１８年３月１日に出願された米国仮特許出願第６２／６３７，１６４号の優先権を主張するもので、そのすべての内容は参照により本願に組み込まれている。
［０００２］ 本開示の実施形態は、半導体ワークピース処理に関し、より詳細には、処理の均一性のために基板ハロー（ｓｕｂｓｔｒａｔｅ ｈａｌｏ）を使用する半導体ワークピース処理に関する。
［０００３］ プラズマ支援およびイオンビーム支援デバイス処理に関しては、目標は多くの場合、基板全体にわたって処理の均一性を実現することである。半導体ウエハなどの基板は、処理チャンバ、基板、またはプラズマやイオンビーム処理を受けるように設計されていない他の構成要素を保護するために、ハローなどのハードウェアによって取り囲まれるように配置されることが多い。基板の大部分は、比較的均一な処理を受けることができるが、頻繁に観察されるのは、基板の周辺付近にエッジ効果が存在することであり、エッジ効果は、不均一な処理結果、ならびに汚染、粒子生成、および他の望ましくない結果を含むことがあり得る。
［０００４］ これらの点およびその他の点を考慮して、本開示が提供される。
［０００５］ 一実施形態では、基板アセンブリは、第１の材料を含み、第１の開孔を画定する外側ハロー（ｏｕｔｅｒ ｈａｌｏ）を含み得る。基板ホルダは、ハローリング（ｈａｌｏ ｒｉｎｇ）を含むことができ、ハローリングは、第２の材料を含み、第１の開孔内に少なくとも部分的に配置される。ハローリングは、第１の開孔内に同心状に配置された第２の開孔を画定することができ、ハローリングは、内部に基板を収容するように結合される。
［０００６］ 別の実施形態では、基板ホルダアセンブリは、基板プラテンを含んでもよく、基板プラテンは、基板位置で基板を支持するように配置される。基板ホルダアセンブリはまた、ハローリングを含んでもよく、ハローリングは、基板位置の周りに配置される。基板ホルダアセンブリは、外側ハローをさらに含んでもよく、外側ハローは、第１の材料を含み、ハローリングの周りに配置される。外側ハローは、第１の開孔を画定することができ、外側ハローは、ハローリングと係合するように配置される。ハローリングは、第２の材料を含んでもよく、第１の開孔内に少なくとも部分的に配置されてもよい。ハローリングは、第１の開孔内に同心状に配置された第２の開孔を画定することができる。
［０００７］ 別の実施形態では、処理装置は、処理チャンバと、処理チャンバ内に配置された基板ホルダアセンブリとを含むことができる。基板ホルダアセンブリは、基板プラテンを含んでもよく、基板プラテンは、基板位置で基板を支持するように配置される。基板ホルダアセンブリはまた、ハローリングを含んでもよく、ハローリングは、基板位置の周りに配置される。基板ホルダアセンブリは、第１の材料を含む外側ハローであって、ハローリングの周りに配置され、ハローリングと係合するように構成された外側ハローをさらに含むことができる。ハローリングは、外側ハローとは異なる第２の材料を含んでもよい。
［０００８］ 添付の図面は、本開示の原理の実際的な適用を含む、本開示の例示的なアプローチを以下のように示す。
本開示の実施形態による、処理装置の側面を示す概略図である。 本開示の実施形態による、基板ホルダアセンブリの正面を示す概略図である。 本開示の実施形態による、別の処理装置の側面を示す概略図である。 本開示の実施形態による、別の基板ホルダアセンブリの正面斜視図である。 図２Ａの切断線Ａ−Ａに沿った断面図である。 図２Ｂの一部の拡大図である。 本開示の他の実施形態による追加の基板ホルダアセンブリの斜視図である。
［００１６］ 図面は、必ずしも縮尺どおりではない。図面は、単なる表現であり、本開示の特定のパラメータを描写することを意図していない。図面は、本開示の例示的な実施形態を示すことを意図しており、したがって、範囲を限定するものとはみなされない。図面では、同様の番号が同様の要素を表わす。
［００１７］ これ以降、いくつかの実施形態が示されている添付の図面を参照して、本実施形態をより完全に説明する。本開示の主題は、多くの異なる形態で具現化されてもよく、本明細書に記載された実施形態に限定されるものとして解釈されるべきではない。これらの実施形態は、本開示が詳細かつ完全であり、主題の範囲を当業者に完全に伝えるように提供される。図面において、同様の番号は、全体を通して同様の要素を指す。
［００１８］ 本明細書で使用されるように、単数形で示され、「ａ」または「ａｎ」という語に続く要素または動作は、そうでないことが示されている場合を除き、複数の要素または動作を含むものとして理解されるべきである。さらに、本明細書の様々な実施形態は、一または複数の要素または構成要素の文脈で説明されている。要素または構成要素は、特定の動作を実行するように構成された任意の構造を備えてもよい。実施形態は、一例として、あるトポロジ内の限定された数の要素を用いて説明されてもよいが、実施形態は、所定の実装で要望されるように、代替トポロジ内に、より多くのまたはより少ない要素を含んでもよい。「一実施形態」または「実施形態」とは、実施形態との関連で述べられる特定の特徴、構造、または特性が、本発明の少なくとも１つの実施形態に含まれるという意味であることに留意されたい。「一実施形態では」または「いくつかの実施形態では」というフレーズが本明細書の様々な箇所で現れたとしても、必ずしも同じ実施形態をさすものではない。
［００１９］ 次に、図１Ａを参照すると、処理装置１００が示されており、処理装置１００は、半導体ウエハなどの基板を処理するために使用されてもよい。処理装置１００は、処理チャンバ１０２を含む。処理チャンバ１０２は、基板ホルダアセンブリ１０６を含み、ここで、基板ホルダアセンブリ１０６の構造および機能は、以下に詳述される。要約すると、基板ホルダアセンブリ１０６は、基板１１０を保持するように配置された基板プラテン１０８と、外側ハロー１１２と、ハローリング１１４とを含み得る。外側ハロー１１２およびハローリング１１４は、基板アセンブリ１１６として機能し、基板の処理を調整し、改善し得る。図１Ａに示すように、処理チャンバ１０２は、基板アセンブリ１１６内に配置された、基板１１０を処理するために使用される処理種（ｐｒｏｃｅｓｓｉｎｇ ｓｐｅｃｉｅｓ）１０４を含んでもよい。
［００２０］ 図１Ａにさらに示されるように、外側ハロー１１２は第１の開孔を画定し、そのエッジはＡ１によって示され、一方、ハローリング１１４は第２の開孔を画定し、そのエッジはＡ２によって示され、第２の開孔は第１の開孔内に同心状に配置される。図示したように、ハローリング１１４は、第２の開孔内に基板１１０を収容するように連結され得る。
［００２１］ 異なる実施形態による処理装置１００は、基板１１０、堆積ツール、あるいは、エッチングおよび堆積ツールの組み合わせに対して、エッチング操作を行うエッチングツールであってもよい。いくつかの実施形態では、処理装置１００は、注入された種を基板１１０に導入するための注入ツールであってもよい。このように、処理装置１００は、反応性イオンエッチングツールなどのプラズマエッチングツール、プラズマドーピング（ＰＬＡＤ）装置、プラズマ支援化学気相堆積（ＰＥＣＶＤ）ツール、イオンビームツール、反応性イオンビームエッチングツール、または他のツールを含む、プラズマベースのツールであってもよい。
［００２２］ 図１Ａに概略的に示されるように、処理装置１００は、処理種１０４を生成し、含み得、処理種１０４は、基板１１０の基板処理を実行するための適切な種を表わし得る。したがって、処理種は、イオン、反応性イオン、反応性中性物質、注入種などを含むことができる。処理種１０４は、処理チャンバ１０２内に含まれるものとして示されているが、様々な実施形態では、処理装置１００は、処理チャンバ１０２とは別個の、イオン源、プラズマ源を含む複数のチャンバを含むことができる。他の実施形態では、処理チャンバ１０２はプラズマチャンバであってもよい。実施形態は、この文脈に限定されない。
［００２３］ 次に図１Ｂを参照すると、基板アセンブリ１１６の一実施形態を示す正面図が示されている。この例では、処理種１０４は、Ｘ−Ｙ平面内の断面で示される、細長いイオンビームまたはリボンビームとして構成される。リボンビームは、公知の装置のように、プラズマチャンバから抽出プレートを介して供給されてもよい。次に、図１Ｃを参照すると、処理装置１５０が示されており、処理装置１５０は、処理チャンバ１０２に隣接するプラズマチャンバ１５２を含む。処理種１０４は、公知の装置のように、プラズマチャンバ１０２内のプラズマ１５４からリボンビームとして抽出される。
［００２４］ 図１Ｂおよび図１Ｃに示したように、基板ホルダアセンブリ１０６は、矢印で示したように、Ｙ軸に平行な方向に沿って、いくつかの実施形態で走査されてもよい。いくつかの実施形態では、処理種１０４を含むリボンビームは、幅Ｗによって特徴付けられてもよく、幅Ｗは、基板直径ＤＳを超える。このようにして、基板１１０の全体が処理種１０４で処理されてもよい。
［００２５］ 様々な実施形態では、外側ハロー１１２は、任意の適切な材料などの第１の材料から構成されてもよい。外側ハローは、例えば、セラミックまたは他の材料でコーティングされた金属であってもよく、外側ハローは、処理種１０４のイオンビームによる処理に対する耐性を提供するように設計される。いくつかの実施形態では、ハローリング１１４は、第２の材料を含んでもよく、第２の材料は、第１の材料とは異なってもよい。
［００２６］ 特定の実施形態では、ハローリング１１４は、以下に詳述するように、可逆的に取り外し可能な方法で外側ハロー１１２に連結されてもよい。したがって、ハローリング１１４は、任意の数の異なるハローリングを表わしてもよく、ハローリング１１４の材料は、特定の用途に従って選択することができる。したがって、１つのハローリング１１４は、別のハローリングで代替されてもよく、摩耗または損傷による交換が可能である。さらに、第１のハローリング材料から作られた第１のハローリングは、適切な場合、第２のハローリング材料から作られた第２のハローリングで代替されてもよい。例えば、基板１１０の材料が変更されたとき、または処理装置１００の処理条件が十分に変更されたときには、ハローリング１１４を別のハローリングに交換することが適切な場合があり得る。
［００２７］ 本開示の様々な実施形態による基板アセンブリ１１６の１つの機能は、ハローリング１１４が基板１１０のある種の特性を模倣し得るという意味で、基板１１０の直径を拡張することである。一例として、基板１１０がシリコンウエハ又はシリコン合金ウエハである場合には、ハローリング１１４は、シリコン又は炭化シリコンなどの同様の材料で構成され得る。このようにして、基板１１０およびハローリング１１４は、処理種１０４に対して直径ＤＨを有する基板に見えるように「現れる」ので、そうでない場合には、処理種１０４によって基板１１０のエッジ付近に発生する可能性があるエッジ効果を低減または排除することができる。したがって、幅Ｗが基板ＤＳの直径を超える可能性があるので、処理種１０４またはハローリング１１４の外側エッジによって画定されるリボンビームの外側エッジに、任意のエッジ効果が発生する可能性がある。
［００２８］ 参考までに、公知のハロー配置では、ハローは、イオンビームまたはプラズマによる処理下で機械的および熱的堅牢性を提供するために、チタンなどの金属で形成されたモノリシックピースであってもよい。このように、基板とハローとが出会う領域の近くのエッジ効果は、少なくとも部分的には、基板とハローとの間の材料の差異に起因して、生成され得る。
［００２９］ いくつかの非限定的な実施形態では、直径ＤＨは、幅Ｗを超えることができ、走査中に、プロセス種１０４によって画定されるリボンビームの外側エッジは、最も広い部分で、ハローリング１１４の材料上を走査される。様々な実施形態では、直径ＤＨは、３００ｍｍを超えてもよく、場合によっては、４５０ｍｍの範囲内であってもよい。ハローリング１１４の幅ＷＲは、１５ｍｍ〜７５ｍｍ程度であってもよい。実施形態は、この文脈に限定されない。
［００３０］ 異なる実施形態では、ハローリング１１４は、異なる方法で外側ハロー１１２に機械的に連結されてもよい。図１Ａに示すように、外側ハロー１１２は、外側部分１２０とレッジ１２２とを含むことができ、外側部分１２０は、第１の厚さを有し、レッジ１２２は、第１の厚さ未満の第２の厚さを有し、レッジ１２２の内側エッジは、第１の開孔を画定し、レッジ１２２は、ハローリング１１４と係合するように配置される。特に、ハローリング１１４は、外側部分１２０よりも薄くてもよく、したがって、レッジ１２２上に配置された外側ハロー１１２およびハローリング１１４は、互いに同一平面上にあってもよい。レッジ１２２の内側エッジ１２３は第１の開孔を画定し、レッジはハローリングと係合するように配置される。
［００３１］ 様々な実施形態では、基板アセンブリは、ファスナアセンブリをさらに含むことができ、ファスナアセンブリは、外側ハロー１１２をハローリング１１４に可逆的に取り付けるように配置される。
［００３２］ 図２Ａは、本開示のさらなる実施形態による基板アセンブリ２００を示す。基板アセンブリ２００は、上部ハロー１１２Ａおよび下部ハロー１１２Ｂとして配置され、ハローリング１１４は、上部ハロー１１２Ａ内に同心状に配置される。基板アセンブリ２００は、ハローリング１１４を上部ハロー１１２Ａに連結する、複数のファスナ２０６として配置されたファスナアセンブリをさらに含む。また、ハローリング１１４は、円周の周りに配置された隠れピン２０４と係合してもよい。
［００３３］ ここで図２Ｂを参照すると、図２Ａの断面Ａ−Ａを通るファスナ２０６の近傍の断面図が示されている。そこに示されるように、基板アセンブリ２００はまた、電界または材料が基板１１０とハローリング１１４との間の領域に浸透するのを防ぐために、背面ギャップリング２０８を含んでもよい。背面ギャップリング２０８は、ハローリング１１４の一部の背後に配置され、また、ハローリング１１４と基板１１０の基板位置Ｐとの間のギャップ１１５内に配置され、基板１１０が所定の位置にあるとき、材料がこのギャップに入るのを阻止する。背面ギャップリング２０８を設けることにより、代替の形状、コーティング、材料、およびバイアスを基板ホルダアセンブリと併せて使用することができる。
［００３４］ この実施形態では、ファスナ２０６はスタッド２１４を含み、スタッド２１４はセラミックまたはコーティングされた材料であってもよい。図２Ｃの拡大図に示したように、ファスナ２０６は、クリップ２１０と、内蔵型ばねカプセルアセンブリ２１２とを更に含み得る。内蔵ばねカプセルアセンブリ２１２は、ハローリング１１４を外側ハロー１１２に固定するために生成される力を制限するように構成されてもよい。例示的な実施形態では、ファスナ２０６によって生成される最大の力は、１〜１．５ポンドになり得る。この固定力の制限は、ハローリング１１４が破損しないことを保証するのに役立ち、特に、ハローリング１１４がシリコンなどのもろい材料で作られている実施形態において有用である。他の実施形態では、内蔵型カプセルアセンブリの代わりに、ばねクリップを使用することができる。実施形態は、この文脈に限定されない。
［００３５］ 図３を参照すると、基板アセンブリ３００の一実施形態が示されており、ハローリング３０２は、外側リング３０６と、外側リング３０６内に配置された内側リング３０４とを含む。内側リング３０４は、上述のように第２の開孔を画定することができる。外側リング３０６および内側リング３０４は、図３の例ではスペーサ３０８として示されるギャップまたはスペーサによって、互いに分離されてもよく、または互いに電気的に絶縁されてもよい。いくつかの実施形態では、外側リング３０６は、第１のリング材料を含み、内側リング３０４は、第１のリング材料とは異なる第２のリング材料を含む。いくつかの実施態様では、内側リング３０４は、電気的にバイアスされてもよく、あるいは外側リング３０６は、電気的にバイアスされてもよいが、いくつかの実施態様では、内側リング３０４および外側リング３０６は、電圧源３１０および電圧源３１２によってそれぞれ示されるように、異なる電気的バイアスを受けるように個々に連結されてもよい。いくつかの実施態様では、基板プラテン１０８は、電圧源３２０に連結することもできるが、外側ハロー１１２は、電圧源３２２に別々に連結される。したがって、動作中、内側リング３０４および外側リング３０６に印加される電圧は同じであってもよく、あるいは互いに異なるものであってもよい。加えて、内側リング３０４および外側リング３０６の一方または両方が、基板プラテン１０８に印加される電圧と同じ電圧、または基板プラテン１０８に印加される電圧とは異なる電圧でバイアスされてもよい。同様に、外側ハロー１１２は、内側リング３０４、外側リング３０６、および基板プラテン１０８のいずれかに印加された電圧と同じか、または異なる電圧を受けるように連結されてもよい。
［００３６］ 一実施形態では、内側リング３０４、外側リング３０６、またはこれら２つは、それぞれヒータ３１６およびヒータ３１８によって示されるように、基板１１０に与えられる任意の加熱とは別個に、加熱を受けるように構成されてもよい。異なる実施形態では、外側リング３０６および内側リング３０４は、互いに異なる温度を受けるように連結されてもよい。基板プラテン１０８または基板１１０は、内側リング３０４および外側リング３０６から別々に加熱されるヒータ３２４に連結されてもよく、一方、外側ハロー１１２は、独立してヒータ３２６に連結されてもよい。したがって、これらの構成要素のそれぞれは、基板アセンブリ３００の他の構成要素のそれぞれの温度とは異なる温度に加熱されてもよい。
［００３７］ ハローリング３０２などのハローリングは、内側リング３０４の第１の平面および外側リング３０６の第２の平面など、複数の平面を画定するように、柔軟に配置されてもよい。したがって、基板プラテンとは独立して、または外側ハローとは独立して、ハローリングまたは内側ハローリングおよび外側ハローリングにバイアスまたは加熱を提供することによって、基板の周辺付近の局所環境を注意深く調整または制御して、エッジ効果を考慮し、処理の均一性を改善することができる。
［００３８］ シリコンウエハのエッチングと併せて、イオンビームエッチングシステムにおいてシリコンハローが採用された特定の実施形態では、ウエハ全体にわたるエッチング速度変動は、ハローリング不使用時の不均一性５％から、ハローリング使用時の不均一性１％に改善された。
［００３９］ 上記の構成は、外側ハローの前部にハローリングを取り付けることを強調しているが、本開示の実施形態では、他の構成も可能である。例えば、代わりに、リングクランプを使用して、ハローリングを外側ハローに固定してもよい。さらに、ハローリングを後方に取り付けるか、または静電クランプを使用してもよい。
［００４０］ 要約すると、本明細書に記載の実施形態は、少なくとも以下の技術的利点を提供する。第１の利点として、本実施形態は、取り外し可能なハローリングを提供することによってエッジ効果を低減する際の柔軟性をもたらすため、ハローリングの材料は、基板の変更または処理の変更に適応するように変更されてもよい。第２の利点として、ハローリングとして狭いインサートを使用しているため、材料の交換が容易で、摩耗に適応することができる。
［００４１］ 本開示の範囲は、本明細書に記載した具体的な実施形態に限定されるものではない。実際に、本開示の他の様々な実施形態および変形例は、本明細書に説明したものと同様に、上述の説明および添付図面から、当業者には明らかである。このため、そのような他の実施形態および変形例は、本開示の範囲に含まれると、意図されている。さらに、本開示は、本明細書において、特定の目的のための特定の環境における特定の実装の文脈で説明されてきた。当業者は、有用性がそれに限定されず、本開示が、いくつもの目的のためにいくつもの環境において有益に実施され得ることを認識するであろう。したがって、以下に記載される特許請求の範囲は、本明細書に記載される本開示の全範囲および精神を考慮して解釈されるべきである。

Claims (15)

  1. 第１の材料を含み、第１の開孔を画定する外側ハローと、
    第２の材料を含み、前記第１の開孔内に少なくとも部分的に配置されるハローリングであって、前記第１の開孔内に同心状に配置された第２の開孔を画定するハローリングと、
    を備える基板アセンブリであって、前記ハローリングは内部に基板を収容するように連結される、基板アセンブリ。
  2. 前記外側ハローが金属を含む、請求項１に記載の基板アセンブリ。
  3. 前記ハローリングは、シリコンまたは炭化ケイ素を含む、請求項１に記載の基板アセンブリ。
  4. 前記ハローリングは、外側リングと、前記外側リング内に配置されて前記第２の開孔を画定する内側リングとを備え、前記外側リングは、第１のリング材料を含み、前記内側リングは、前記第１のリング材料とは異なる第２のリング材料を含む、請求項１に記載の基板アセンブリ。
  5. ファスナアセンブリをさらに備え、前記ファスナアセンブリは、前記外側ハローを前記ハローリングに可逆的に取り付けるように配置される、請求項１に記載の基板アセンブリ。
  6. 前記ファスナアセンブリは、内蔵型スプリングカプセルアセンブリを備える、請求項５に記載の基板アセンブリ。
  7. 前記外側ハローは、外側部分とレッジとを備え、前記外側部分は、第１の厚さを有し、前記レッジは、前記第１の厚さ未満の第２の厚さを有し、前記レッジの内側エッジは、前記第１の開孔を画定し、前記レッジは、前記ハローリングと係合するように配置される、請求項１に記載の基板アセンブリ。
  8. 前記ハローリングに隣接し、前記ハローリングと基板位置との間のギャップ内に配置された背面ギャップリングをさらに備え、前記基板位置は前記第２の開孔内にある、請求項１に記載の基板アセンブリ。
  9. 基板位置で基板を支持するように配置された基板プラテンと、
    前記基板位置の周りに配置されるハローリングと、
    第１の材料を含む外側ハローであって、前記ハローリングの周りに配置され、第１の開孔を画定する外側ハローと、
    を備える基板ホルダアセンブリであって、前記外側ハローは前記ハローリングと係合するように配置され、
    前記ハローリングは、第２の材料を含み、前記第１の開孔内に少なくとも部分的に配置され、前記ハローリングは、前記第１の開孔内に同心状に配置される第２の開孔を画定する、基板ホルダアセンブリ。
  10. 前記外側ハローは金属を含む、請求項９に記載の基板ホルダアセンブリ。
  11. 前記ハローリングは、シリコンまたは炭化ケイ素を含む、請求項９に記載の基板ホルダアセンブリ。
  12. 前記ハローリングは、外側リングと、前記外側リング内に配置され前記第２の開孔を画定する内側リングとを備え、前記外側リングは、第１のリング材料を含み、前記内側リングは、前記第１のリング材料とは異なる第２のリング材料を含む、請求項９に記載の基板ホルダアセンブリ。
  13. 前記外側ハローを前記ハローリングに可逆的に取り付けるように配置されたファスナアセンブリをさらに備える、請求項９に記載の基板ホルダアセンブリ。
  14. 前記ハローリングに隣接し、前記ハローリングと基板位置との間のギャップ内に配置された背面ギャップリングをさらに備え、前記基板位置は前記第２の開孔内にある、請求項９に記載の基板ホルダアセンブリ。
  15. 処理チャンバと、
    前記処理チャンバ内に配置された基板ホルダアセンブリとを備える処理装置であって、前記基板ホルダアセンブリは、
    基板位置で基板を支持するように配置された基板プラテンと、
    前記基板位置の周りに配置されたハローリングと、
    第１の材料を含む外側ハローであって、前記ハローリングの周りに配置され、前記ハローリングと係合するように構成された外側ハローとを備え、
    前記ハローリングは、前記外側ハローとは異なる第２の材料を含む、
    処理装置。
JP2020544652A 2018-03-01 2019-01-25 処理の均一性を改善するための基板ハローの配置 Active JP7083033B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862637164P 2018-03-01 2018-03-01
US62/637,164 2018-03-01
US15/969,254 US20190272983A1 (en) 2018-03-01 2018-05-02 Substrate halo arrangement for improved process uniformity
US15/969,254 2018-05-02
PCT/US2019/015150 WO2019168616A1 (en) 2018-03-01 2019-01-25 Substrate halo arrangement for improved process uniformity

Publications (2)

Publication Number Publication Date
JP2021516445A true JP2021516445A (ja) 2021-07-01
JP7083033B2 JP7083033B2 (ja) 2022-06-09

Family

ID=67767765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020544652A Active JP7083033B2 (ja) 2018-03-01 2019-01-25 処理の均一性を改善するための基板ハローの配置

Country Status (6)

Country Link
US (1) US20190272983A1 (ja)
JP (1) JP7083033B2 (ja)
KR (1) KR102445266B1 (ja)
CN (1) CN111819678B (ja)
TW (1) TW201944451A (ja)
WO (1) WO2019168616A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11646213B2 (en) 2020-05-04 2023-05-09 Applied Materials, Inc. Multi-zone platen temperature control
US11664193B2 (en) * 2021-02-04 2023-05-30 Applied Materials, Inc. Temperature controlled/electrically biased wafer surround
US20220384156A1 (en) * 2021-05-25 2022-12-01 Applied Materials, Inc. Substrate halo arrangement for improved process uniformity

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245292A (ja) * 1994-03-03 1995-09-19 Tokyo Electron Ltd プラズマエッチング装置
JP2011176228A (ja) * 2010-02-25 2011-09-08 Oki Semiconductor Co Ltd プラズマ処理装置及びフォーカスリング
JP2017050468A (ja) * 2015-09-03 2017-03-09 新光電気工業株式会社 静電チャック装置及び静電チャック装置の製造方法
JP2017063011A (ja) * 2015-09-25 2017-03-30 東京エレクトロン株式会社 載置台及びプラズマ処理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2831520A (en) * 1954-07-20 1958-04-22 Northrop Aircraft Inc Telescoping captive screw holder with stop means for screw
US4944860A (en) * 1988-11-04 1990-07-31 Eaton Corporation Platen assembly for a vacuum processing system
US6423642B1 (en) * 1998-03-13 2002-07-23 Semitool, Inc. Reactor for processing a semiconductor wafer
US6589352B1 (en) * 1999-12-10 2003-07-08 Applied Materials, Inc. Self aligning non contact shadow ring process kit
US7582186B2 (en) * 2002-12-20 2009-09-01 Tokyo Electron Limited Method and apparatus for an improved focus ring in a plasma processing system
US7670436B2 (en) * 2004-11-03 2010-03-02 Applied Materials, Inc. Support ring assembly
KR100607094B1 (ko) * 2005-05-02 2006-08-01 김재문 열변형 방지 결합구조를 갖는 웨이퍼 프로버 스테이션용핫척
US20070283884A1 (en) * 2006-05-30 2007-12-13 Applied Materials, Inc. Ring assembly for substrate processing chamber
KR101359070B1 (ko) * 2009-03-03 2014-02-05 도쿄엘렉트론가부시키가이샤 탑재대 구조, 성막 장치 및 원료 회수 방법
KR101002748B1 (ko) * 2009-11-17 2010-12-21 (주)앤피에스 서셉터 유닛 및 이를 구비하는 기판 열처리 장치
JP2011151263A (ja) * 2010-01-22 2011-08-04 Tokyo Electron Ltd エッチング方法、エッチング装置及びリング部材
JP6321509B2 (ja) * 2014-09-24 2018-05-09 東京エレクトロン株式会社 基板処理装置及び基板載置ユニットの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245292A (ja) * 1994-03-03 1995-09-19 Tokyo Electron Ltd プラズマエッチング装置
JP2011176228A (ja) * 2010-02-25 2011-09-08 Oki Semiconductor Co Ltd プラズマ処理装置及びフォーカスリング
JP2017050468A (ja) * 2015-09-03 2017-03-09 新光電気工業株式会社 静電チャック装置及び静電チャック装置の製造方法
JP2017063011A (ja) * 2015-09-25 2017-03-30 東京エレクトロン株式会社 載置台及びプラズマ処理装置

Also Published As

Publication number Publication date
US20190272983A1 (en) 2019-09-05
TW201944451A (zh) 2019-11-16
KR20200116167A (ko) 2020-10-08
WO2019168616A1 (en) 2019-09-06
JP7083033B2 (ja) 2022-06-09
KR102445266B1 (ko) 2022-09-20
CN111819678A (zh) 2020-10-23
CN111819678B (zh) 2024-01-12

Similar Documents

Publication Publication Date Title
JP7083033B2 (ja) 処理の均一性を改善するための基板ハローの配置
KR102594473B1 (ko) 내장형 rf 차폐부를 갖는 반도체 기판 지지부들
KR20190121253A (ko) 기판 처리 장치 및 기판 처리 방법
US20210398775A1 (en) Plasma Strip Tool with Multiple Gas Injection
US9068265B2 (en) Gas distribution plate with discrete protective elements
KR102330245B1 (ko) 히터 급전 기구
JP2017539087A (ja) プロセス均一性を高めるための方法およびシステム
JP7090465B2 (ja) 載置台及びプラズマ処理装置
JP2014505362A (ja) 半導体基板の可変密度プラズマ処理
JP2009021592A (ja) プラズマエッチング用高温カソード
JP4745482B2 (ja) 気体供給用装置
TWI829652B (zh) 具有變化輪廓的側邊的遮蔽框架以改善沉積均勻性
JP2024519890A (ja) 改善されたプロセス均一性のための基板ハロー配置
US10844488B2 (en) Chuck systems and methods having enhanced electrical isolation for substrate-biased ALD
TWI824512B (zh) 用於邊緣非均勻調諧的低阻抗電流路徑
KR20130104738A (ko) 정전척 및 그 제조방법
US20240026530A1 (en) Method of coating a chamber component
JP2008060245A (ja) 基板加熱装置
KR20040081264A (ko) 박막 증착장치
KR102353090B1 (ko) 기판을 지지하기 위한 장치 및 정전식 클램프를 동작시키는 방법
KR20060079343A (ko) 반도체 웨이퍼의 척킹방법 및 이를 이용한 정전척 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220530

R150 Certificate of patent or registration of utility model

Ref document number: 7083033

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150