JP2021509555A - 寄生容量が低減されたバルク弾性波共振器の製造方法 - Google Patents

寄生容量が低減されたバルク弾性波共振器の製造方法 Download PDF

Info

Publication number
JP2021509555A
JP2021509555A JP2020534215A JP2020534215A JP2021509555A JP 2021509555 A JP2021509555 A JP 2021509555A JP 2020534215 A JP2020534215 A JP 2020534215A JP 2020534215 A JP2020534215 A JP 2020534215A JP 2021509555 A JP2021509555 A JP 2021509555A
Authority
JP
Japan
Prior art keywords
stack
layer
manufacturing
piezoelectric material
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020534215A
Other languages
English (en)
Other versions
JP7426932B2 (ja
Inventor
マリー・ゴリス
アレクサンドル・ラインハルト
ラミン・ブネッサ
ジャン−セバスチャン・ムレ
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ, コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ filed Critical コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Publication of JP2021509555A publication Critical patent/JP2021509555A/ja
Application granted granted Critical
Publication of JP7426932B2 publication Critical patent/JP7426932B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
    • H03H9/02031—Characteristics of piezoelectric layers, e.g. cutting angles consisting of ceramic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02047—Treatment of substrates
    • H03H9/02055—Treatment of substrates of the surface including the back surface
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H03H9/02125—Means for compensation or elimination of undesirable effects of parasitic elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02157—Dimensional parameters, e.g. ratio between two dimension parameters, length, width or thickness
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H03H9/131—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials consisting of a multilayered structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173—Air-gaps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/175—Acoustic mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/025—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks comprising an acoustic mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H2009/02165—Tuning
    • H03H2009/02173—Tuning of film bulk acoustic resonators [FBAR]
    • H03H2009/02188—Electrically tuning
    • H03H2009/02204—Electrically tuning operating on an additional circuit element, e.g. applying a tuning DC voltage to a passive circuit element connected to the resonator

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本発明は、トランスデューサスタック（Ｅ１）及び調整スタック（Ｅ２）を含む調整可能なバルク弾性波共振器を製造するための方法に関する。本発明によれば、トランスデューサスタック（Ｅ１）は、２つの規定された電極（４、６）及び圧電材料（２）を含み、スタック（Ｅ２）は、圧電材料の層（８）及び２つの規定された電極（１０、１２）を含む。この方法は、（ａ）トランスデューサスタックを製造する段階と、（ｂ）トランスデューサスタックの電極（６）上に電気絶縁層を形成する段階と、（ｃ）トランスデューサスタックの電極と位置合わせされるように、電気絶縁層上に調整スタックの規定された電極（１０）を形成する段階と、（ｄ）電極（１０）上に圧電材料の基板を組み立てる段階と、（ｅ）圧電材料の基板を破砕する段階と、（ｆ）規定された電極（１０）と位置あわされた、調整スタックの他の規定された電極（１２）を形成する段階と、を含む。

Description

本発明は、寄生容量が低減された共振器、例えば、バルク弾性波共振器の製造方法に関する。
例えば、携帯電話などのために調整可能な無線周波数（ＲＦ）フィルターを作成し、同じフィルターを使用していくつかの周波数帯域に対応することで、携帯電話に実装されるフィルターの数を減らすことができる。
このようなＲＦフィルターは、既に存在し、例えば、バルク弾性波（ＢＡＷ）フィルターであるが、調整ができない。
バルク弾性波フィルターは、圧電材料の層、圧電層の面上の電極、及び、他の面上の電極を含む。共振器特性を制御するために、電極は、例えばエッチングによって区切られ、従って、それらが形成される圧電層の全面をそれらは覆っていない。
調整可能なバルク弾性波フィルターを得るために、圧電材料の層及び圧電層の両側の電極を含む別のスタックが、既に作られたスタック上に配され、電気絶縁材料によってそれから絶縁される。
第１のスタックは、共鳴を生成し、これは、変換層（トランスダクション層）と呼ばれ、第２のスタックは、第１のスタックによって生成された波の伝播の条件を変更できるようにし、これは、調整層（チューニング層）と呼ばれる。
加えて、一方で、例えば、携帯電話の要件を満たすバンドパスフィルターの合成を可能にするために、強力な電気機械的カップリングを備え、他方で、顕著な周波数俊敏性（アジリティ）を備えた波を変換層及び調整層に利用することを試みる。この強い結合は、強い圧電特性を有する材料を使用することで実現できる。例えば、ＬＮＯとも呼ばれる、Ｘカットの、すなわち、基板の平面に垂直な結晶面の方向Ｘを有するニオブ酸リチウム又はＬｉＮｂＯ３は、ターゲットモードで４５％の理論的な電気機械結合を実現することができる。別の興味深い結晶方位は、いわゆるＹ＋１６３°カットであり、この場合、結晶軸Ｘは、平面内にあり、軸Ｙは、基板の法線に対して１６３°の角度で傾斜している。この配向により、Ｘカット（３５％程度で）よりも低い電気機械結合係数を有する波を励起することができるが、一度に励起できる波は１つだけなので、寄生共振の数が減少する。
携帯電話への適用では、ターゲット周波数は、数百ＭＨｚから数ＧＨｚである。このために、圧電層は、非常に薄くなければならず、例えば数百ナノメートルであり、その厚さは、所望の周波数に依存する。
そのような厚さを有し、所定の結晶配向を有するＬＮＯ層は、堆積によって作ることができない。次に、２つのスタックの作成は、注入、直接結合及び破砕による移動、又は、直接結合及び薄化による移動のいずれかによって行われる。
フィルターが適切に動作するためには、両方のスタックの厚さは、共振器に必要なパラメータの関数として計算された比率を維持する必要がある。しかし、数百ｎｍの意図された厚さを考慮して、スタックの平面に垂直な結晶軸を有するＬＮＯの堆積は、考えられない。この配向を有する数百ｎｍのＬＮＯ層は、注入、直接結合及び破砕によって得られる。
そのような調整可能なフィルターは、現在、第１、第２及び第３の基板から作られる。
次に、基板上に電極を作製し、基板を接合し、破砕する段階が行われる。
スタックには４つの電極が重ねられている。共振器のアクティブ領域、つまり４つの電極が互いに覆う領域が規定される。波が予想される挙動をするのは、この領域の内側である。スタックの電気特性を制御するために、電極の非常に良好な位置合わせが捜索される。
この製造方法により、電極間にずれが生じる。製造方法の終わりに所望の表面積を有する活性領域を有するために、電極にガードが提供される。電極は、アクティブ領域と同じ寸法ではない。一般に、アクティブ領域の寸法を有するのは、最後に作成された電極である。他の電極には、ミスアライメントを考慮に入れるための十分なガードが備わっている。
一方では、これらのガードは、共振器のコンパクトさにとって有害である。一方、アクティブ領域の外側の電極及び調整層の圧電材料の部分が寄生容量と同等であることに気づき、寄生容量は、共振器の共振周波数を調整するのに使用される外部容量に並列に接続されていると見なされる。従って、その存在により、周波数調整設定値がオフセットされる。それにより、共振器の周波数俊敏性の範囲が制限される。
従って、本発明の目的は、それぞれが少なくとも１つの要素を含み、両方の要素が互いに位置合わせされている２つのスタックを含む構造体を製造するための新しい方法を提供することである。
前述の目的は、少なくとも１つの第１の要素を含む第１スタック、少なくとも第２の要素を含む第２スタックを含み、第１の要素及び第２の要素が互いに位置合わせされる構造体の製造方法によって達成され、第１の要素と位置合わせされるように第１のスタック上に第２の要素を形成する段階、及び、形成された構造体上に第２のスタックの残りを結合することによって転写する段階を含む。
本発明によれば、第１及び第２の要素の位置合わせは、例えば、リソグラフィ及びエッチングによって達成され、転写中の他方に対するプレートの位置合わせによっては達成されない。リソグラフィ段階中の位置合わせにより、結合中に専用の位置合わせステーションに頼ることなく、フォトリソグラフィで使用されるマスクアライナー又はさらに優れたフォトリピーターを使用して、正確な位置合わせを実現することができる。
また、本発明の目的は、寄生容量が低減されたバルク弾性波共振器の製造方法を提供することである。
前述の目的は、圧電材料及び２つの電極を含む第１のスタックと、層の両側にある２つの導電性金属層を含む第２のスタックとを少なくとも含むバルク弾性波共振器の製造方法によって達成され、電極と金属層との位置合わせは、リソグラフィ及びエッチングによって行われ、転写中のプレート同士の位置合わせによっては行われない。リソグラフィ段階中の位置合わせにより、結合中に専用の位置合わせステーションに頼ることなく、フォトリソグラフィで使用されるマスクアライナー又はさらに優れたフォトリピーターを使用して、正確な位置合わせを実現することができる。
この製造方法により、電極の位置ずれを考慮するための予防策として提供されるガードを大幅に削減することができ、寄生容量を削減することができる。さらに、このようにして作られた共振器をよりコンパクトにすることができる。
調整可能なバルク弾性波フィルターの場合、第１のスタックは、電気機械変換に使用され、第２のスタックは、調整層であり得、各スタックには２つの電極が含まれる。本発明による製造方法は、第１の電極を製造した後、既に電極を含むスタック上に他の電極を製造することを提供し、これは、位置合わせを簡単にする。
有利には、圧電材料は、Ｘカット又はＹ＋１６３°カットのニオブ酸リチウム又はＬｉＮｂＯ３である。
ＳＭＲフィルターの場合、第２のスタックは、共振器と基板との間の機械的デカップリングを保証する音響ブラッグミラーである。ブラッグミラー上に第１の電極を形成し、共振器の圧電層を結合した後、第１の電極に直接位置合わせることによってリソグラフィ及びエッチングにより第２の電極を作る。
本発明による音響共振器の製造方法は、電極と圧電層との間に誘電材料の結合層を実装する。そのような層の存在に関する偏見とは逆に、同じ周波数俊敏性を維持しながら、同じ圧電結合係数、又は、増加した結合係数を維持するフィルターを作成することが可能である。
好ましくは、結合層の厚さは、１０ｎｍから５０ｎｍである。
従って、本発明の１つの主題は、少なくとも１つの第１の機能スタック及び第２の機能スタックを含む構造体の製造方法であって、第１の機能スタックが、少なくとも第１の要素及び第１の部分を含み、第２の機能スタックが、少なくとも第２の要素及び第２の部分を含み、第１の要素が、第２の要素と位置合わせされ、
前記方法が、
（ａ）第１の機能スタックを提供する段階と、
（ｂ）第１の要素と位置合わせされるように、第１の機能スタック上に第２要素を形成する段階と、
（ｃ）第２の要素を含まない第２のスタックを提供する段階と、
（ｄ）第１の機能スタック及び第２の機能スタックを組み立てる段階と、
を含む、製造方法である。
例示的な一実施形態では、製造方法は、段階（ｃ）の後に、第２の部分に第３の要素を形成する段階（ｅ）であって、第２の要素と位置合わせされるようになる段階を含む。
この製造方法は、第３の要素を形成する前に、圧電材料の前記基板の所定の厚さを有する部分を所定の厚さまで除去する段階（ｃ１）を含むことができる。
好ましくは、段階（ｄ）の組み立ては、直接結合である。例えば、段階（ｄ）は、第２の要素上に第１の結合層、例えばＳｉＯ２を形成し、第２の要素なしで第２のスタック上に第２の結合層、例えばＳｉＯ２を形成する段階であって、前記直接結合が、前記結合で行われる、段階を含む。第１及び第２の結合層は、例えば、それらが１０ｎｍから５０ｎｍの間の厚さを有する中間層を形成するようなものである。
段階（ｃ）及び（ｅ）の位置合わせが、フォトリソグラフィ段階中にマスクアライナー又はフォトリピーターを実施することによって得られる。
有利には、段階（ｃ１）は、圧電材料の基板を破砕することによって達成され、前記圧電材料の基板は、圧電材料の第１の層の所定の厚さより僅かに高い深さで事前にイオン注入を受けている。
例示的な一実施形態では、第１のスタックは、圧電材料の第１の層の両側に規定された電極を形成する、少なくとも２つの導電性の規定された部分を含み、第２のスタックは、圧電材料の第２の層を含み、第２及び第３の要素は、圧電材料の第２の層の両側に規定された第１及び第２の電極を形成し、第１のスタック又は第２のスタックは、バルク弾性波共振器を形成し、調整可能なバルク弾性波共振器を製造するように第２又は第１のスタックは、前記共振器を同調する手段を形成する。
次に、この方法は、第１のスタックの導電性部分のうちの規定された部分の上に電気絶縁層を形成する段階を含むことができる。
例えば、段階（ａ）中に、第１のスタックは、電極及び圧電材料の第１の層を支持する支持基板を含む。
この製造方法は、例えば犠牲層をエッチングすることにより、共振器の下にキャビティを形成するように支持基板を構造化する段階（ｆ）を含むことができる。
有利には、段階（ａ）中に、圧電材料の第１の層は、イオン注入及び破砕によって作られる。
別の例示的な実施形態では、第１のスタックは、第１の層の両側に少なくとも２つの導電性の規定された部分を含み、第２のスタックは、圧電材料の第２の層を含み、第２及び第３の要素は、圧電材料の第１の層の両側に規定される第１及び第２の電極を形成し、前記方法は、第１のスタックの規定された導電性部分の１つに電気絶縁層を形成する段階を含み、第１のスタックは、電気絶縁層が形成されない導電性の規定された部分の他の部分に接触しており、ブラッグミラーを形成し、第１のスタック及び第２のスタックが、ブラッグミラーにバルク弾性波共振器を形成するように、所定の材料は、電気絶縁材料、例えばＳｉＯ２である。
例えば、圧電材料の層は、有利には１００ｎｍから数百ｎｍの厚さを有するＸカットのニオブ酸リチウム又はＬｉＮｂＯ３である。変形例として、圧電材料の層は、Ｙ＋１６３°カットのニオブ酸リチウム又はＬｉＮｂＯ３であり、有利には１００ｎｍから数百ｎｍの厚さを有する。
本発明の別の主題は、少なくとも第１のスタック及び第２のスタックを含むバルク弾性波共振器であり、第１のスタックは、所与の材料の一部の両側に少なくとも２つの導電性の規定された部分を含み、第２のスタックは、圧電材料の第１層、圧電材料の第１の層の両側に規定された第１及び第２の電極、並びに、第１電極と電気材料の第１の層との間の電気絶縁材料の中間層を含む。
第２のスタックの導電性部分は、有利に規定された電極であり、所定の材料の部分は、圧電材料であり、スタックの一方は、トランスデューサを形成し、スタックの他方は、前記トランスデューサの周波数調整手段を形成する。
第１のスタックは、ブラッグミラーであり得る。
本発明は、以下の説明及び添付の図面に基づいて、よりよく理解されるであろう。
図１は、本発明による例示的な方法によって得られる調整可能なバルク弾性波フィルターの例の概略図である。 図２Ａは、図１のフィルターを製造するための例示的な製造方法の段階の概略図である。 図２Ｂは、図１のフィルターを製造するための例示的な製造方法の段階の概略図である。 図２Ｃは、図１のフィルターを製造するための例示的な製造方法の段階の概略図である。 図２Ｄは、図１のフィルターを製造するための例示的な製造方法の段階の概略図である。 図２Ｅは、図１のフィルターを製造するための例示的な製造方法の段階の概略図である。 図２Ｆは、図１のフィルターを製造するための例示的な製造方法の段階の概略図である。 図２Ｇは、図１のフィルターを製造するための例示的な製造方法の段階の概略図である。 図２Ｈは、図１のフィルターを製造するための例示的な製造方法の段階の概略図である。 図２Ｉは、図１のフィルターを製造するための例示的な製造方法の段階の概略図である。 図２Ｊは、図１のフィルターを製造するための例示的な製造方法の段階の概略図である。 図２Ｋは、図１のフィルターを製造するための例示的な製造方法の段階の概略図である。 図２Ｌは、図１のフィルターを製造するための例示的な製造方法の段階の概略図である。 図２Ｍは、図１のフィルターを製造するための例示的な製造方法の段階の概略図である。 図２Ｎは、図１のフィルターを製造するための例示的な製造方法の段階の概略図である。 図２Ｏは、図１のフィルターを製造するための例示的な製造方法の段階の概略図である。 図３は、本発明による方法によって得られた理想的な共振器及び共振器ＲのＧＨｚ単位の周波数の関数としての電気的応答（オーム単位のインピーダンスＩ）のグラフ表示である。 図４は、従来技術の方法によって得られた理想的な共振器及び共振器Ｒ’のＧＨｚ単位の周波数の関数としての電気的応答（オーム単位のインピーダンスＩ）のグラフ表示である。 電極の周囲のみが表されている、本発明による方法で得られた図１のフィルターの上面図である。 電極の周囲のみが表されている、従来技術の調整可能なバルク弾性波フィルターの上面図である。 図６は、本発明による方法によって得られた、中間層のｎｍ単位の厚さｈの関数として示される、調整可能な音響共振器の電気機械結合係数の変化を％で表したグラフ表示である。 図７は、本発明による方法によって得られた調整可能な音響共振器の調整層の、中間層の厚さ（ｎｍ）の関数として開回路及び短絡におけるＧＨｚでの共振及び反共振周波数の変化のグラフ表示である。 図８Ａは、ＳＭＲフィルターを製造するための例示的な製造方法の段階の概略図である。 図８Ｂは、ＳＭＲフィルターを製造するための例示的な製造方法の段階の概略図である。 図８Ｃは、ＳＭＲフィルターを製造するための例示的な製造方法の段階の概略図である。 図８Ｄは、ＳＭＲフィルターを製造するための例示的な製造方法の段階の概略図である。 図８Ｅは、ＳＭＲフィルターを製造するための例示的な製造方法の段階の概略図である。 図８Ｆは、ＳＭＲフィルターを製造するための例示的な製造方法の段階の概略図である。 図８Ｇは、ＳＭＲフィルターを製造するための例示的な製造方法の段階の概略図である。 図８Ｈは、ＳＭＲフィルターを製造するための例示的な製造方法の段階の概略図である。 図８Ｉは、ＳＭＲフィルターを製造するための例示的な製造方法の段階の概略図である。 図８Ｊは、ＳＭＲフィルターを製造するための例示的な製造方法の段階の概略図である。 図９Ａは、１つの第１の要素、少なくとも１つの第２の要素を含む第２のスタックを含み、第１及び第２の要素が互いに位置合わせされている構造体の製造のための例示的な方法の段階の概略図である。 図９Ｂは、１つの第１の要素、少なくとも１つの第２の要素を含む第２のスタックを含み、第１及び第２の要素が互いに位置合わせされている構造体の製造のための例示的な方法の段階の概略図である。 図９Ｃは、１つの第１の要素、少なくとも１つの第２の要素を含む第２のスタックを含み、第１及び第２の要素が互いに位置合わせされている構造体の製造のための例示的な方法の段階の概略図である。 図９Ｄは、１つの第１の要素、少なくとも１つの第２の要素を含む第２のスタックを含み、第１及び第２の要素が互いに位置合わせされている構造体の製造のための例示的な方法の段階の概略図である。 図９Ｅは、１つの第１の要素、少なくとも１つの第２の要素を含む第２のスタックを含み、第１及び第２の要素が互いに位置合わせされている構造体の製造のための例示的な方法の段階の概略図である。
以下の説明は、主に音響共振器に関するが、これに限定されない。図９Ａから図９Ｅの説明は、少なくとも１つの第１の要素、少なくとも１つの第２の要素を含む第２のスタックを含み、第１及び第２の要素が互いに位置合わせされている、より一般的な構造体の製造に関する。
本願では、「整列された部分」とは、この部分が、電極であり得、スタックの材料の第１の規定部分と垂直に整列された層に規定される材料の第２の部分を作ることを意味し、第１の部分の平面における第２の部分の投影の外周と第１の部分の外周との間の距離が、２μｍ未満、有利には５００ｎｍ未満、さらにより有利には２５０ｎｍ未満である。「整列された要素」という用語は、「整列された部分」と同義である。
「規定された部分」又は「規定された電極」とは、スタック全体に広がるフルプレート層又はフルプレート電極とは対照的に、フォトリソグラフィ及びエッチングによって層から作られ、外周を有する部分又は電極を意味する。
さらに、「機能スタック」とは、例えば非限定的な方法で機能を提供するスタック、アクチュエータ機能、フィルター機能、変換機能、調整機能、共振器機能、ブラッグミラー機能、センサー機能、読み取り回路機能を意味する。
図１では、２つのスタックＥ１、Ｅ２を含む、本発明による調整可能なバルク弾性波共振器の例示的な実施形態を見ることができる。
スタックＥ１は、トランスデューサとして指定され、圧電材料の層２、層２の面上の電極４、及び、層２の他方の面上の電極６を含む。電極４、６は、変換のための能動部品と、能動部品を外部回路に接続するための１つ以上の接触部品とを含む。
電極４及び６は、アクティブ領域に規定され、互いに位置合わせされる。
スタックＥ２は、調整スタック（チューニングスタック）と呼ばれ、圧電材料の層８、層８の面上の電極１０、及び、層８の他方の面上の電極１２を含む。電極１０及び１２は、互いに垂直に位置合わせされており、活性領域で実質的に同じ表面積を有する。
スタックＥ２はまた、電極１０と圧電層８との間に挿入された中間層１３を含む。この層は、本発明による製造方法から生じ、結合機能を保証する層である。以下で分かるように、この層１３は、スタックＥ１の電極４と圧電層２との間に挿入することができる。
電極１０、１２は、調整のための能動部品と、能動部品を外部回路に接続するための１つ以上の接触部品とを含む。
優先的には、圧電材料は、強力な圧電特性を持ち、構造体で利用できる合計（電気及び弾性）エネルギーに関して、電場から機械場に、又は、その逆に、変換されたエネルギー分率として定義される「電気機械結合係数」ｋ２によって定量化される。圧電材料は、例えば、優先的に、ＬｉＮｂＯ３、好ましくはＸ又はＹ＋１６３°カットのＬｉＮｂＯ３から選択され、ＬＮＯ、ＬｉＴａＯ３、又は、ＫＮｂＯ３と呼ばれる。好ましくは、層２及び層８は、同じ圧電材料で作られる。変形例として、層２及び層８の両方は、２つの異なる圧電材料から、又は、さらには異なる結晶配向から作ることができる。
電極は、例えば、タングステン又はアルミニウムである。電極は、異なる導電性材料で作ることができる。
図示の例では、スタックは、両方のスタックＥ１とスタックＥ２との間、より具体的には電極６と電極１０との間に挿入された電気絶縁体１４、例えばＳｉＯ２を含む。しかし、他の代替案によれば、電極６及び電極１０は、同じであり得、単一の金属層のみを形成し得る。
電極は、それらが形成される圧電層の面の表面積よりも小さい表面積を有する。電極は、例えば、フルプレート堆積及びエッチングによって作られる。
本発明による方法によって、従来技術の共振器に対して、共振器のアクティブ領域の外側の電極の部分の表面積が実質的に減少し、それによって寄生容量が減少する。その後、フィルターの動作が改善される。
次に、図１の共振器を製造するための本発明による例示的な製造方法について説明する。
ステップを図２Ａから図２Ｏに示す。
この方法により、圧電材料と同じくらい薄いＬＮＯを実装することができる。以下の説明では、実装される圧電材料は、ＬＮＯであるが、この方法は、他の圧電材料を実装することもできる。
ＬＮＯ薄層は、例えば、約１００ｎｍと数百ナノメートルの間の厚さを有する。ＬＮＯの厚さは、ターゲット周波数範囲の関数として選択される。さらに、ＬＮＯが所定の結晶配向を有することが好ましく、好ましくは、ＸカットのＬＮＯ層を利用可能にすることが望ましい。
しかし、バルク波フィルター業界で従来使用されている材料であるが、周波数アジャイルフィルターでの使用には圧電特性が不十分なＡｌＮとは異なり、堆積によるＬＮＯ薄層の製造は考えられない。
第１のフェーズでは、トランスデューサを形成するためのスタックが作成される。変形例として、この方法は、調整用のスタックを形成することから開始することができる。このために、例えばシリコンの基板１００と、例えばＬＮＯの基板１０１が使用される。
第１の段階中に、所定の深さに脆化領域１０２を生成するために、基板１０１にイオン注入が行われる。脆化領域は、破線で示される。脆化領域１０２は、スタック内のＬＮＯ層の所望の厚さよりも僅かに高い、例えば、目標の最終的な厚さよりも５０から２００ｎｍ程度高い深さに作られる。脆化領域に最も近い基板１０１の面は、前面として示されている。脆化領域１０２は、基板を２つの部分１０２．１及び１０２．２に区切り、ここで、部分１０２．２は、ＬＮＯ薄層を形成するものである。
このようにして得られた要素は、図２Ａに示されている。
次の段階中に、例えば、アルミニウム、タングステン、白金又はモリブデンの金属層が、電極を作るために、例えば、スパッタリング堆積によって、基板１０１の前面に形成される。次に、金属層は、例えばフォトリソグラフィによって構造化され、規定された電極４を作る。
このようにして得られた要素は、図２Ｂに示されている。
次の段階中に、犠牲層１０５は、例えば、スパッタリングによってアモルファスシリコンを堆積させることによって、電極４及び前面上に形成される。
このようにして得られた要素は、図２Ｃに示されている。
次の段階中に、アモルファスシリコンの犠牲層１０５は、例えばフッ化ガス、例えばＳＦ６及び／又はＣＨ２Ｆ２を使用する反応性イオンエッチングによって構造化される。これにより、将来の吊り下げられた膜の位置に対応するボックスが形成される。
このようにして得られた要素は、図２Ｄに示されている。
次の段階中に、例えばＳｉＯ２の結合層１０６は、前面及び犠牲層１０５上に形成される。
基板１００上には、例えばＳｉＯ２の結合層１０７も形成される。
次に、例えば化学機械的研磨によって、結合層１０６及び１０７を平坦化する段階を行うことができる。
このようにして得られた要素は、図２Ｅに示されている。
次の段階中に、両方の基板の組み立ては、結合層１０６及び１０７を接触させることによって実行され、組み立ては、例えば直接結合によって達成される。変形例として、組み立ては、ポリマー結合によって達成することができる：犠牲層のボックスを形成した後、樹脂、例えば、ＢＣＢ（ビスベンゾシクロブテン）のスピンコーティングが行われる。次に、プレート間アライメント装置に両方の基板を接触させ、最後に、樹脂の重合と硬化を可能にするアニーリングを実行する。
このようにして得られた要素は、図２Ｆに示されている。
次の段階中に、ＬＮＯ層は、注入領域１０２で破砕され、部品１０２．１が除去される。
次に、ＬＮＯの薄層１０２．２及びその面の１つに電極４を備えた要素が得られる。
次に、層の厚さを目標値にするために、研磨を有利に行うことができる。
このようにして得られた要素は、図２Ｇに示されている。
変形例として、ＬＮＯの薄層は、注入段階に頼ることなく研磨することにより、基板１００を所望の厚さまで薄くすることによって得ることができる。
次の段階中に、ＬＮＯの薄層１０２．２の上に導電材料の層が形成され、その層は、電極４と位置合わせされた規定された電極６を形成するように構造化される。例えば、フォトリソグラフィ及びマスクアライナステップ中に、電極６は、電極４と位置合わせされるように区切られる。次に、エッチングにより、電極６が規定される。この位置合わせは、基板の透明な性質と、基板を電極から分離する酸化物層のために可能になる。
このようにして得られた要素は、図２Ｈに表されている。
次の段階中に、例えばＳｉＯ２の電気絶縁材料の層１１０は、調整スタックを生成するために電極６に形成される。この要素の前面全体に層が形成される。この層は、変換スタックＥ１と調整スタックＥ２を電気的に絶縁するためのものである。
このようにして得られた要素は、図２Ｉに示されている。
次の段階中に、導電性材料の層が層１１０に堆積され、電極１０は、電極４、６と位置合わせされるように構造化される。
この位置合わせは、電極６を製造するために上述したように、例えばフォトリソグラフィ及びマスクアライナーによって有利に達成することができる。次に、層をエッチングして、電極１０を規定する。
次に、樹脂の除去又はストリッピングの段階を実行することができる。
このようにして形成された要素は、図２Ｊに表されている。
その上、ＬＮＯの第３の基板１１４では、所定の深さに脆化領域１１６を形成するためにイオン注入が行われる。脆化領域は、破線で示されている。脆化領域の深さは、調整スタックのＬＮＯ層の厚さを規定する。脆化領域に最も近い基板の面は、前面と呼ばれる。脆化領域は、基板を２つの部分１１４．１及び１１４．２で区切り、ここで、部分１１４．２は、ＬＮＯの薄層を形成するためのものである。このようにして得られた要素は、図２Ｋに示されている。
別の例によれば、基板１１４は、ＬＮＯとは異なる圧電材料で作ることができる。
次に、電気絶縁材料、例えばＳｉＯ２の層１１８は、電極１０に形成される。平坦化工程は、例えば化学機械研磨により有利に行われる。
このようにして得られた要素Ｄ２は、図２Ｌに表されている。
次の段階中に、電気絶縁材料の層１１７は、例えばＳｉＯ２の基板１１４の前面に形成される。平坦化段階は、例えば、要素Ｄ２に結合するための化学機械研磨によって有利に行われる。
このようにして、要素Ｄ１が形成される。
要素Ｄ１及びＤ２は、図２Ｌに示されている。
次の段階中に、要素Ｄ１及びＤ２は、例えば直接結合によって、層１１８及び層１１７によって組み立てられる。要素Ｄ１が電極を含まないので、この組み立て工程は、位置合わせを必要としない。層１１７及び層１１８の厚さは、組み立て時に、総厚さが両方のスタック間の電気絶縁材料の所望の厚さに対応するように選択される。このようにして得られた要素は、図２Ｍに示されている。
次の段階中に、ＬＮＯの部分１１４．１は、破砕によって除去される。
変形例として、ＬＮＯの薄層を形成するために、基板１１４は、注入段階に頼ることなく、研磨によって薄くされる。
このようにして得られた要素は、図２Ｎに示されている。
次の段階中に、導電性材料の層は、例えば堆積によって、ＬＮＯの薄層１１４．２上に形成される。
例えば、フォトリソグラフィ及びマスクアライナーによって、規定された電極１２は、電極１０と位置合わせされるように区切られ、次いでエッチング段階により、電極１２が形成される。
図示された例において、非限定的な方法で、圧電層１１４．２及び絶縁層１１０の、並びに、最後に圧電層１１４．２、絶縁層１１０及び圧電層１０２．２の連続したエッチング段階がさらに行われ、３つ全てが、例えば、それぞれ電極１０、６及び４上の電気接点を再確立するために、イオン加工によって行われる。最後に、まだ例えばイオン加工などによって犠牲層１０５で停止してスタック全体をエッチングし、続いて、例えばアモルファスシリコンボックスをＸｅＦ２エッチングすることによって犠牲層１０４を気相エッチングすると、空気膜の上に吊るされた共振器を開放することができる。
このようにして得られた要素は、図２Ｏに示されている。
この方法は、ＳＭＲ共振器を作成するために実装することができる。
この方法により、異なる電極レベルを互いに位置合わせするために、結合時に２つのプレート間の位置合わせを行う必要がなくなり、位置合わせは、リソグラフィ中にマスクアライナー又はフォトリピーターによって達成され、それは、より単純で、何よりもはるかに正確である。この方法では、結合中に専用の位置合わせステーションに頼る必要がないため、製造コストを削減することができる。
本発明による製造方法は、電極の正確な位置合わせを達成することを可能にし、それにより、起こり得る位置ずれを克服するために構造体を設計する際に通常採用されるマージンが低減されることを可能にする。
本発明によれば、フォトリピーターを使用して行われる位置合わせを想定することにより、レベルごとの位置合わせの不確実性、並びに、リソグラフィ及びエッチングの段階に関連する寸法損失を含む、各金属レベル間の１μｍオーダーのミスアラインメントを埋めるガードを検討することが可能である。図５Ａでは、本発明による方法で得られた共振器の上面図を見ることができ、電極の周囲のみが表されており、４つの電極の共通領域に対応する、共振器のアクティブ領域は、ＡＺとして指定される。ガードは、非常に少なくなる。この図では、従来技術の調整可能なバルク弾性波フィルターの上面図を見ることができ、電極の周囲のみが示されている。４つの電極の共通領域は、ＡＺ’と指定されている。
図３では、電気的応答（オームでのインピーダンスＺ）は、６０ｎｍの厚さを有する中間層１３を含む、理想的な共振器Ｒｉｄ及び本発明に従って得られた共振器Ｒの周波数の関数として表されることが分かる。曲線Ｒｉｄｏは、調整圧電層が開回路にあるときの電気応答であり、ＲＩｄｃは、調整圧電層が短絡にあるときの電気応答である。
曲線Ｒｏは、調整圧電層が開回路にあるときの電気応答であり、Ｒｃは、調整圧電層が短絡にあるときの電気応答である。
図４では、比較として、アクティブ領域の外側で電極の延長がアクティブ領域の１．５倍の表面積に対応する従来技術の共振器Ｒ’の電気的応答を表すことができる。従って、寄生容量が大きくなる。
曲線Ｒ’ｏは、調整圧電層が開回路にあるときの電気応答であり、Ｒ’ｃは、調整圧電層が短絡にあるときの電気応答である。
点線の曲線ＲｉｄｏｓとＲｉｄｃｓは、本発明によって実現されるが、結合層を実装しない位置合わせを有する理論上のスタックに対応する。結合層の存在が、共振器の動作にあまり大きな影響を与えないことが認められる。
開回路及び短絡状態は、周波数アジャイル共振器が到達可能な２つの終端位置を表す。
本発明による方法によって達成される共振器の周波数俊敏性は、理想的な共振器のそれに対して低減されるが、この低減は、従来技術の共振器Ｒ’のそれよりも遥かに低いことに留意されたい。その結果、本発明により、従来技術のものに対して拡張された周波数俊敏性を有する調整可能なバルク弾性波フィルターを製造することができる。
さらに、本発明による方法により、上述の方法によって得られるスタックは、圧電材料の１つと電極との間に結合層を含む。しかし、この層は、一般にＳｉＯ２であり、電気絶縁性である。
従来技術のフィルターは、そのような層を含まない。通常、電極を圧電層と直接接触させることが望ましい。しかし、本発明者らは、この層の存在が調整可能な共振器の動作にとって許容できることを発見した。
この中間層の存在がフィルターの動作に及ぼす影響を評価するために、次のフィルターを考慮して測定が行われた：
電極４、６、１０、１２は、Ａｌであり、それぞれが１００ｎｍの厚さである。
調整圧電層は、厚さが６５０ｎｍのＬＮＯである。
トランスデューサの層は、６２５ｎｍの厚さのＬＮＯである。
両方のスタック間の電気絶縁層は、厚さ２００ｎｍのＳｉＯ２で、結合層は、厚さｈのＳｉＯ２である。
ｆｒＯ及びｆａＯは、調整スタックが開回路にあるときの共振周波数及び反共振周波数を示し、ｆｒＦ及びｆａＦは、調整スタックが閉回路にあるときの共振周波数及び反共振周波数を示す。
図６は、単位がｎｍの厚さｈの関数として、電気機械結合係数ｃｃの変化を％で表す。ｃｃｏは、開回路の電気機械結合係数を示し、ｃｃｃは、短絡の電気機械結合係数を示す。
電気機械結合係数は、圧電材料が電気エネルギーを機械エネルギーに、又は、その逆に、変換する能力を表す。フィルタリング用途の場合、この係数は、共振器の共振周波数と反共振周波数との間の相対偏差に比例し、結果として到達する可能性のある相対通過帯域について通知する。
中間層の厚さが増加すると、係数ｃｃは急速に減少することがわかる。結合を確実にするのに十分である最大６０ｎｍの厚さｈを選択することが好ましいであろう。しかし、いくつかの条件下では、そのような厚さは、結合が複雑になる前に平坦化を行う可能性がある。
第１の近似として、係数ｃｃは、圧電層と全層の厚さの比率に比例する。
図７では、調整層の開放回路ｆｒｏとｆａｒｏ及び短絡回路ｆｒｃとｆａｒｃにおけるＧＨｚの共振周波数ｆｒと反共振周波数の変動は、ｎｍ単位の中間層１３の厚さの関数として表すことができる。図７の測定に使用されるスタックが、図３に使用されるスタックとは異なることに注意されたい。
開回路における共振周波数間の周波数差及び短絡における反共振周波数間の周波数差は、中間層の厚さが増加するにつれて増加することが認められる。従って、フィルターの俊敏性は、厚みが増すと増加する。従って、フィルターの初期の俊敏性を維持しながら、調整層と変換層との間の厚さの比率を変更することによって、結合係数ｃｃの減少を補償するか、さらには増加させることができる。
逆に、中間層が変換層に対して配置されている場合、同様の効果により、共振器の電気機械結合係数が増加する。
電極と圧電層との間に結合層を実装する本発明による方法によって、調整層と変換層との間の結合をほとんど又は全く変更せずに寄生容量が低減される。
さらに、結合層は、有利には、共振器の温度挙動を改善することができる。実際、ＬＮＯは、高い温度ドリフトを有する材料である。従って、ＬＮＯを実装する共振器は、温度に非常に敏感である。電極とＬＮＯとの間に、例えばＳｉＯ２の接合層が存在することによって、少なくとも部分的な温度補償が保証され、共振器の温度に対する感度が低下する。
別の例示的な実施形態によれば、本発明による方法は、音響ブラッグミラーを使用して、製造される共振器と基板との間の機械的減結合を保証する、固体実装共振器（ＳＭＲ：Ｓｏｌｉｄｌｙ Ｍｏｕｎｔｅｄ Ｒｅｓｏｎａｔｏｒｓ）と呼ばれるブラッグミラー上のバルク弾性波共振器を可能にする。
図２Ｏの調整可能な共振器に存在する空気キャビティは、交互に高インピーダンス層と低インピーダンス層の音響のスタックで置き換えられる。
従来、これらのミラーは、一般に、音響低インピーダンス材料としてＳｉＯ２の層を使用し、音響高インピーダンス材料として高密度の金属、例えば、Ｗ、Ｍｏなどを使用して作られている。しかし、金属層は、電気トラックの下を走るときに寄生容量を生成する可能性がある。本発明による方法により、共振器と垂直に位置合わせされていない金属層の領域を低減するようにそれらを規定することが可能である。
ここで、ＳＭＲ共振器を作製することを可能にする本発明による例示的な方法を、図８Ａから図８Ｊを使用して、ここに説明する。
第１の段階中に、ブラッグミラーを形成するためのＳｉＯ２／Ｗ／ＳｉＯ２／Ｗのスタックが、一連のＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって作られる。ＳｉＯ２及びＭｏの連続的な堆積は、例えば、噴霧によっても行うことができる。
このようにして得られた要素は、図８Ａに示されている。
次の段階中に、ミラーの構造化は、例えばＷ／ＳｉＯ２／Ｗの３つの層のフォトリソグラフィ、ドライエッチングによって行われる。
このようにして得られた要素は、図８Ｂに示されている。
次の段階中に、ＳｉＯ２層２００が形成され、次いで平坦化段階が実行される。
このようにして得られた要素は、図８Ｃに示されている。
次の段階中に、別のＳｉＯ２層２０１が形成される。
このようにして得られた要素は、図８Ｄに示されている。
次の段階中に、例えばＭｏの導電層２０２が層２００上に形成される。次に、この層は、例えばフォトリソグラフィ、ドライエッチング、及び、樹脂除去によって、最初に規定された電極を形成するように構造化される。
このようにして得られた要素は、図８Ｅに示されている。
次の段階中に、ＬＮＯ基板と結合するために、ＳｉＯ２層２０４が第１の電極上に形成される。平坦化段階を実行することができる。
このようにして得られた要素は、図８Ｆに示されている。
さらに、ＬＮＯの基板２０６のイオン注入は、所定の深さに脆化領域２０８を生成するために行われる。脆化領域は、破線で示されている。脆化領域の深さは、共振器のＬＮＯ層の厚さを規定する。脆化領域に最も近い基板の面は、前面として指定される。脆化領域は、２つの部分２０６．１と２０６．２で基板の境界を定め、ここで、部分２０６．２は、ＬＮＯの薄層を形成するためのものである。
次に、素子と結合するために、基板２０６の前面にＳｉＯ２層２１０が形成される。平坦化段階が行われ、その後、表面活性化が行われ、後続の結合段階が促進される。
このようにして得られた要素は、図８Ｇに示されている。
次の段階中に、両方の要素は、例えば直接結合によって、層２０４及び２１０を結合することによって組み立てられる。次に、強化焼鈍し、続いて、破砕焼鈍を行う。基板２０６．１が除去される。転写層での注入及び破砕によって生成された欠陥を治癒するために、平坦化段階及び／又は治癒アニーリングを行うことができる。
このようにして得られた要素は、図８Ｈに示されている。
次の段階中に、例えばＭｏのような導電性材料２１２の層が、例えば溶射によって形成される。
例えば、フォトリソグラフィ及びマスクアライナーによって、第２の規定された電極は、第１の電極と位置合わせされるように区切られ、次いで、エッチング、例えば、ドライエッチング段階によって、第２の電極が形成される。
このようにして得られた要素は、図８Ｉに示されている。
次の段階中に、ＬＮＯ層は、フォトリソグラフィ、イオンビームエッチング、及び、樹脂除去によって構造化される。
このようにして得られた要素は、図８Ｊに示されている。
本発明による方法により、共振器の電極と垂直方向に整列していないミラーの導電層の部分が最小化される。これにより、電気的寄生が減少する。
図９Ａから図９Ｅには、少なくとも第１のスタック及び第２のスタックを含む構造体を生成するための本発明による例示的な方法を見ることができる。
例えば、第１及び第２のスタックは、それぞれアクチュエータである。変形例として、スタックの１つは、アクチュエータであり、もう１つのスタックは、移動する構造体である。
一例によれば、構造体は、焦電検出器に実装することができ、第１のスタックは、焦電センサーであり、第２のスタックは、読み取り回路であり得る。別の例によれば、構造体は、超小型電子システムで実施することができ、各スタックは、回路とすることができる。
第１のスタック３０１は、協働する第１の要素又は構造体３０４及び第１の部分３０２を含み、第２のスタック３１０は、協働する第２の要素又は第２の構造体３０６及び第２の部分３１１を含み、第１の要素３０４は、第２の要素３０６と位置合わせされている。
第１に、例えば、アクセプター基板と呼ばれる基板３０２を含む第１のスタック３０１（図９Ａ）、及び、この基板上に形成された規定の構造体３０４がある。
第１の段階中に、要素又は構造３０６は、構造体３０４及び３０６の両方が互いに整列するように、構造体３０４上に形成される。この形成は、例えば、堆積及びフォトリソグラフィによって行われる。
このようにして得られた要素は、図９Ｂに示されている。
次の段階中に、例えばＳｉＯ２の結合層３０８は、図９Ｂの要素の前面に形成される。
このようにして得られた要素は、図９Ｃに示されている。
構造体３０６を含まない、ドナー基板と呼ばれる基板３１１を含む第２のスタック３１０上に、例えばＳｉＯ２の結合層３１２も形成される。
次に、例えば化学機械的研磨により、結合層３０８及び３１２を平坦化する段階を行うことができる。
このようにして得られた要素は、図９Ｄに示されている。
次の段階中に、両方の基板の組み立ては、結合層３０８及び３１０を共に接触させることによって実行され、組み立ては、例えば直接結合によって達成される。変形例として、組み立ては、ポリマー結合によって達成することができ、樹脂、例えば、ＢＣＢ（ビスベンゾシクロブテン）をスピンコーティングすることが行われる。次に、プレート間アライメント装置で両方の基板を接触させ、最後にアニーリングを行って、樹脂を重合及び硬化させることが可能である。
次の段階中に、基板３１１の厚さは、例えば、注入領域で破砕することによって減少させることができる。
層の厚さを目標値にする前に、研磨工程を有利に行うことができる。
このようにして得られた要素は、図９Ｅに示されている。
変形例として、基板３１１は、注入段階に頼ることなく研磨により薄くすることができる。
この方法により、一例として、アクチュエータ、例えば焦電性検出器などの検出器、マイクロエレクトロニクスシステムなどを製造することができる。
さらに、本発明による製造方法は、注入されたプレート上で行われるべき高いサーマルバジェットを必要とする段階（主に堆積段階）を実行する必要がない。従って、既知の従来技術では不可能であった高温で金属層又は絶縁層を堆積させることができ、従って音響損失を低くすることができる。さらに、それは、スタックに比較的高い累積応力を発生させない。
本発明は、それぞれが他のスタックの要素と位置合わせされている平面内のいくつかの要素を有するスタックを含む構造体の製造にも適用可能である。
２ 圧電材料
４ 電極
６ 電極
８ 圧電材料の層
１０ 電極
１２ 電極
Ｅ１ トランスデューサスタック
Ｅ２ 調整スタック

Claims (21)

  1. 少なくとも第１の機能スタック及び第２の機能スタックを含む構造体の製造方法であって、前記第１のスタックが、第１の要素及び第１の部分を含む少なくとも１つの第１の層を含み、前記第２のスタックが、少なくとも第２の要素及び第２の部分を含む少なくとも第２の層を含み、前記第１の要素及び前記第２の要素が、整列された部分を形成し、
    前記方法が、
    （ａ）前記第１の要素及び前記第１の部分を含む前記第１の層を含む第１のスタックを提供する段階と、
    （ｂ）前記第１の要素及び前記第２の要素が整列された部分を形成するように、前記第２の要素及び前記第２の部分を含む前記第２の層を前記第１のスタックに形成し、第１の結合層を形成する段階と、
    （ｃ）少なくとも第２の結合層及び圧電材料の層を含む前記第２の機能スタックを提供する段階と、
    （ｄ）前記第１の機能スタック及び前記第２の機能スタックを組み立てる段階と、
    を含む、製造方法。
  2. 段階（ｃ）の後に、前記第２の部分に第３の要素を形成する段階であって、前記第２の要素及び前記第３の要素が整列された部分を形成するようになる段階を含む、請求項１に記載の製造方法。
  3. 段階（ｄ）の組み立てる段階が、直接結合である、請求項１又は２に記載の製造方法。
  4. 前記結合層が誘電体材料である、請求項１から３の何れか一項に記載の製造方法。
  5. 前記第２の層の第２の要素が電極である、請求項１から４の何れか一項に記載の製造方法。
  6. 前記スタックの１つがトランスデューサであり、他のスタックが前記トランスデューサのための周波数調整手段を形成する、請求項１から５の何れか一項に記載の製造方法。
  7. 前記第１及び第２の結合層が、１０ｎｍから５０ｎｍの厚さを有する中間層を形成するようなものである、請求項１から６の何れか一項に記載の製造方法。
  8. 段階（ｃ）及び（ｅ）の整列された部分が、フォトリソグラフィ段階中にマスクアライナー又はフォトリピーターを実施することによって得られる、請求項１から７の何れか一項に記載の製造方法。
  9. 前記第１のスタックが、圧電材料の層の両側に規定された電極を形成する少なくとも２つの導電性の規定された部分を含み、前記第２及び第３の要素が、前記第２のスタックの圧電材料の層の両側に規定された第１及び第２の電極を形成し、調整可能なバルク弾性波共振器を製造するように、前記第１のスタック又は前記第２のスタックが、バルク弾性波共振器を形成し、前記第２又は第１のスタックが、前記共振器を調整するための手段を形成する、請求項２と組み合わされた請求項１から８の何れか一項に記載の製造方法。
  10. 前記第３の要素を形成する段階の前に、前記第２のスタックの圧電材料の層の所定の厚さの部分を所定の厚さまで除去する段階（ｃ１）を含む、請求項９に記載の製造方法。
  11. 段階（ｃ１）が、前記第２のスタックの圧電材料の層を破砕することによって達成され、前記圧電材料の層が、前記第１のスタックの圧電材料の層の所定の厚さよりわずかに大きい深さで事前にイオン注入を受けている、請求項１から１０の何れか一項に記載の製造方法。
  12. 前記第１のスタックの規定された導電性部分の１つに電気絶縁層を形成する段階を含む、請求項９から１１の何れか一項に記載の製造方法。
  13. 段階（ａ）中に、前記第１のスタックが、前記電極を支持する支持基板と圧電材料の前記第１の層とを含む、請求項９から１２の何れか一項に記載の製造方法。
  14. 前記支持基板を構造化して、例えば犠牲層をエッチングすることにより、前記共振器の下にキャビティを形成する段階（ｆ）を含む、請求項１３に記載の製造方法。
  15. 段階（ａ）中に、前記圧電材料の第１の層が、イオン注入及び破砕によって作られる、請求項９から１４の何れか一項に記載の製造方法。
  16. 前記第１のスタックが、第１の層の両側に少なくとも２つの導電性の規定された部分を含み、前記第２のスタックが、圧電材料の第２の層を含み、前記第２及び第３の要素が、前記圧電材料の第１の層の両側に規定された第１及び第２の電極を形成し、前記方法が、前記第１のスタックの規定された導電性部分の１つに電気絶縁層を形成する段階を含み、前記第１のスタックが、前記電気絶縁層が形成されていない前記導電性の規定された部分の他方と接触している所定の材料の層を含み、前記所定の材料が、ブラッグミラーを形成するように、例えばＳｉＯ２である電気絶縁材料であり、前記第１のスタック及び前記第２のスタックが、ブラッグミラー上にバルク弾性波共振器を形成するようになる、請求項２と組み合わされた請求項１から８の何れか一項に記載の製造方法。
  17. 前記圧電材料の層が、有利には１００ｎｍから数百ｎｍの厚さを有するＸカットのニオブ酸リチウム又はＬｉＮｂＯ３である、請求項１６に記載の製造方法。
  18. 前記圧電材料の層が、有利には１００ｎｍから数百ｎｍの厚さを有するＹ＋１６３°カットのニオブ酸リチウム又はＬｉＮｂＯ３である、請求項１６に記載の製造方法。
  19. 少なくとも第１のスタック及び第２のスタックを含むバルク弾性波共振器であって、前記第１のスタックが、所定の材料の一部の両側に少なくとも２つの導電性の規定された部分を含み、前記第２のスタックが、圧電材料の第１の層、前記圧電材料の第１の層の両側に規定される第１及び２の電極、並びに、前記電気材料の第１の電極と前記第１の層との間に電気絶縁材料の中間層を含み、前記規定される部分並びに前記第１及び第２の電極が、規定される部分を形成する、バルク弾性波共振器。
  20. 前記第２のスタックの導電性部分が、規定される電極であり、前記所定の材料の部分が、圧電材料であり、前記スタックの一方が、トランスデューサを形成し、前記スタックの他方が、前記トランスデューサの周波数調整手段を形成する、請求項１９に記載の共振器を含む調整可能なバルク弾性波共振器。
  21. 前記第１のスタックが、ブラッグミラーである、請求項１９に記載のバルク弾性波共振器。
JP2020534215A 2017-12-26 2018-12-21 寄生容量が低減されたバルク弾性波共振器の製造方法 Active JP7426932B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1763228A FR3076126A1 (fr) 2017-12-26 2017-12-26 Procede de realisation d'un resonateur acoustique a ondes de volume a capacite parasite reduite
FR1763228 2017-12-26
PCT/FR2018/053517 WO2019129979A1 (fr) 2017-12-26 2018-12-21 Procede de realisation d'un resonateur acoustique a ondes de volume a capacite parasite reduite

Publications (2)

Publication Number Publication Date
JP2021509555A true JP2021509555A (ja) 2021-03-25
JP7426932B2 JP7426932B2 (ja) 2024-02-02

Family

ID=62749032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020534215A Active JP7426932B2 (ja) 2017-12-26 2018-12-21 寄生容量が低減されたバルク弾性波共振器の製造方法

Country Status (6)

Country Link
US (1) US11601107B2 (ja)
EP (1) EP3714544A1 (ja)
JP (1) JP7426932B2 (ja)
CN (1) CN111566932B (ja)
FR (1) FR3076126A1 (ja)
WO (1) WO2019129979A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11611330B2 (en) * 2019-01-15 2023-03-21 University Of Florida Research Foundation, Incorporated Micro-electro-mechanical resonators
FR3093511B1 (fr) * 2019-03-05 2022-08-05 Commissariat Energie Atomique Procédé de réalisation d’un système micro-électro-mécanique réalisé à partir d’une couche piézoélectrique ou ferroélectrique reportée
CN114303318A (zh) * 2019-09-05 2022-04-08 常州承芯半导体有限公司 一种体声波谐振装置及一种体声波滤波器
CN110995196B (zh) * 2019-12-05 2023-11-10 瑞声科技(新加坡)有限公司 谐振器的制备方法和谐振器
CN111817679B (zh) 2020-06-09 2021-10-15 见闻录(浙江)半导体有限公司 一种薄膜体声波谐振器及其制作工艺
CN112202415B (zh) * 2020-09-25 2021-09-24 杭州星阖科技有限公司 一种体声波谐振器的制造工艺方法和体声波谐振器
FR3116652A1 (fr) 2020-11-26 2022-05-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un composant comprenant une couche en matériau monocristallin compatible avec des budgets thermiques élevés
CN112803910A (zh) * 2020-12-29 2021-05-14 杭州电子科技大学 一种单晶薄膜体声波谐振器的制备方法
CN113489467B (zh) * 2021-07-02 2024-05-03 杭州树芯电子科技有限公司 采用改进工艺制备单晶薄膜体声波谐振器及滤波器的方法
US20230107820A1 (en) * 2021-10-04 2023-04-06 Skyworks Solutions, Inc. Assembly with partially embedded interdigital transducer electrode
CN114553163B (zh) 2022-04-28 2022-09-06 深圳新声半导体有限公司 体声波谐振器的制造方法
CN114900147B (zh) * 2022-07-08 2022-11-01 深圳新声半导体有限公司 体声波谐振器及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007159123A (ja) * 2005-11-30 2007-06-21 Agilent Technol Inc 温度補償型薄膜バルク音響共振器デバイス
JP2011142613A (ja) * 2009-12-08 2011-07-21 Murata Mfg Co Ltd 積層型圧電薄膜フィルタの製造方法
WO2017068270A1 (fr) * 2015-10-20 2017-04-27 Soitec Structure composite et procédé de fabrication associé

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6767749B2 (en) * 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
DE10315239A1 (de) * 2003-04-03 2004-10-14 Epcos Ag Verfahren zur Herstellung eines Stapelresonator-Filters und ein Stapelresonator-Filter
US7461751B2 (en) 2006-07-12 2008-12-09 Lyons Diane C Surgical stands, surgical instrument organizer assemblies, and methods of use therefor
KR100787233B1 (ko) * 2006-11-16 2007-12-21 삼성전자주식회사 집적 소자 및 그 제조 방법
JP2008154240A (ja) * 2007-12-17 2008-07-03 Kyocera Corp 共振器および電子機器
WO2010004534A1 (en) * 2008-07-11 2010-01-14 Nxp B.V. Bulk acoustic wave resonator using acoustic reflector layers as inductive or capacitive circuit element
US9525397B2 (en) * 2011-03-29 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator comprising acoustic reflector, frame and collar
US8629036B2 (en) * 2011-11-11 2014-01-14 International Business Machines Corporation Integrated semiconductor devices with amorphous silicon beam, methods of manufacture and design structure
TWI498975B (zh) * 2012-04-26 2015-09-01 Asian Pacific Microsystems Inc 封裝結構與基材的接合方法
FR3005895B1 (fr) 2013-05-27 2015-06-26 Commissariat Energie Atomique Procede d'assemblage de deux substrats de nature differente via une couche intermediaire ductile
WO2016067924A1 (ja) * 2014-10-27 2016-05-06 株式会社村田製作所 圧電デバイス、及び圧電デバイスの製造方法
JP6800882B2 (ja) * 2014-12-17 2020-12-16 コルボ ユーエス インコーポレイテッド 波閉じ込め構造を有する板波デバイス及び作製方法
DE102017107391B3 (de) 2017-04-06 2018-08-23 Infineon Technologies Ag Verfahren zum Herstellen einer Resonatorstruktur und Resonatorstruktur
FR3067517B1 (fr) 2017-06-13 2019-07-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Substrat soi compatible avec les technologies rfsoi et fdsoi
FR3076076B1 (fr) 2017-12-22 2021-12-17 Commissariat Energie Atomique Assemblage ameliore pour circuit 3d a niveaux de transistors superposes
FR3083921B1 (fr) 2018-07-10 2021-03-12 Commissariat Energie Atomique Procede de transfert de structures
FR3083918B1 (fr) 2018-07-13 2020-10-23 Commissariat Energie Atomique Procede de transfert de structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007159123A (ja) * 2005-11-30 2007-06-21 Agilent Technol Inc 温度補償型薄膜バルク音響共振器デバイス
JP2011142613A (ja) * 2009-12-08 2011-07-21 Murata Mfg Co Ltd 積層型圧電薄膜フィルタの製造方法
WO2017068270A1 (fr) * 2015-10-20 2017-04-27 Soitec Structure composite et procédé de fabrication associé

Also Published As

Publication number Publication date
CN111566932B (zh) 2024-04-05
JP7426932B2 (ja) 2024-02-02
CN111566932A (zh) 2020-08-21
FR3076126A1 (fr) 2019-06-28
EP3714544A1 (fr) 2020-09-30
US11601107B2 (en) 2023-03-07
WO2019129979A1 (fr) 2019-07-04
US20210091742A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
JP7426932B2 (ja) 寄生容量が低減されたバルク弾性波共振器の製造方法
CN104811157B (zh) 压电薄膜谐振器、滤波器和双工器
KR100506729B1 (ko) 박막 벌크 어코스틱 공진기（ＦＢＡＲｓ）소자 및 그제조방법
KR100906551B1 (ko) 래더형 필터의 제조 방법
US8692631B2 (en) Bulk acoustic wave resonator and method of fabricating same
JP5047594B2 (ja) 温度補償型薄膜バルク音響共振器デバイス
US7479851B2 (en) Piezoelectric component and method for producing it
US7138889B2 (en) Single-port multi-resonator acoustic resonator device
US5894647A (en) Method for fabricating piezoelectric resonators and product
US8367305B1 (en) Method for fabricating a microelectromechanical resonator
US20130176085A1 (en) Hybrid bulk acoustic wave resonator
US9325293B2 (en) Laterally coupled BAW filter employing phononic crystals
US20150171826A1 (en) Piezoelectric thin-film resonator, method for fabricating the same, filter and duplexer
US20110132866A1 (en) Method for Producing a Bulk Wave Acoustic Resonator of FBAR Type
AU2021407849B2 (en) Frequency-tunable film bulk acoustic resonator and preparation method therefor
JP2011135576A (ja) エレクトレットを備える音響共振器、および前記共振器を製造する方法、切り替え可能な結合共振器フィルターへの応用
US6741147B2 (en) Method and apparatus for adjusting the resonant frequency of a thin film resonator
CN103825574B (zh) 声波器件及其制造方法
JPH11284480A (ja) 圧電薄膜振動子
WO2019185248A1 (en) Baw resonator with improved coupling, rf filter comprising a baw resonator and method of manufacturing a baw resonator
US20240195377A1 (en) Method for making a with bulk acoustic wave filter
US20180083181A1 (en) Two-dimensional mode resonators
CN113904650A (zh) 体声波谐振结构及其制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200820

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221223

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240123

R150 Certificate of patent or registration of utility model

Ref document number: 7426932

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150