JP2021189619A - 記憶装置 - Google Patents
記憶装置 Download PDFInfo
- Publication number
- JP2021189619A JP2021189619A JP2020092573A JP2020092573A JP2021189619A JP 2021189619 A JP2021189619 A JP 2021189619A JP 2020092573 A JP2020092573 A JP 2020092573A JP 2020092573 A JP2020092573 A JP 2020092573A JP 2021189619 A JP2021189619 A JP 2021189619A
- Authority
- JP
- Japan
- Prior art keywords
- management information
- storage device
- preliminary
- storage
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
- G06F12/0833—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means in combination with broadcast means (e.g. for invalidation or updating)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0877—Cache access modes
- G06F12/0882—Page mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0682—Tape device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/21—Employing a record carrier using a specific recording technology
- G06F2212/214—Solid state disk
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7207—Details relating to flash memory management management of metadata or control data
Abstract
Description
本実施の形態は以上の例の構成を備えてなり、次のように動作する。本実施の形態の記憶装置1は、起動されると、図4に例示する処理を開始し、所定の判断基準に基づいて、主管理情報を使用してフラッシュメモリ部14へのアクセスを行うモード(通常モード)で起動するか、予備管理情報を使用してフラッシュメモリ部14へアクセスを行うモード(非常モード)で起動するかを決定する(S11:モード決定)。
またここまでの説明では、通常モードと非常モードとの切り替えが、インタフェース部12のGPIOがハイであるか否かにより行われていたが、本実施の形態はこれに限られない。例えば記憶装置1は、起動時にインタフェース部12のGPIOが電気的にローであるときに通常モードで起動し、GPIOが電気的にハイであるときに非常モードで起動してもよい。
本実施の形態によると、通常使用する主管理情報が破損した時にも、予備管理情報を利用してデータのアクセスが可能となる。また、主管理情報と予備管理情報のいずれを使用して起動するかを、ユーザが明示的に指示可能となる。
Claims (7)
- データと主管理情報とを格納するストレージデバイスを含む記憶手段と、
前記主管理情報と同一の内容の情報を含む予備管理情報を生成する予備生成手段と、
起動時に前記主管理情報と、予備管理情報とのいずれか一方を使用管理情報として選択する選択手段と、を含み、
前記選択された使用管理情報を用いて、前記ストレージデバイスに格納されたデータへのアクセスが行われる記憶装置。 - 請求項1に記載の記憶装置であって、
前記選択手段が、予備管理情報を使用管理情報として選択したときには、当該選択された使用管理情報を用いて、前記ストレージデバイスに格納されたデータへのアクセスとして読出専用のアクセスのみを行う記憶装置。 - 請求項1または2に記載の記憶装置であって、
前記選択手段は、起動時に所定の回路配線が接続されているか否かを判断し、当該判断の結果に基づいて、前記主管理情報と、予備管理情報とのいずれか一方を使用管理情報として選択する記憶装置。 - 請求項1または2に記載の記憶装置であって、
さらに、複数の配線を有する外部インタフェースを備え、
前記選択手段は、当該外部インタフェースの前記配線の接続状態に基づいて前記主管理情報と、予備管理情報とのいずれか一方を使用管理情報として選択する記憶装置。 - 請求項1または2に記載の記憶装置であって、
さらに、複数のピンを有する外部インタフェースを備え、
前記選択手段は、当該外部インタフェースの起動時の接続状態に基づいて前記主管理情報と、予備管理情報とのいずれか一方を使用管理情報として選択する記憶装置。 - 請求項1または2に記載の記憶装置であって、
切り替えコマンドを受け入れるコマンド受入手段をさらに含み、
前記コマンド受入手段が切り替えコマンドを受け入れたときに、記憶装置を再起動して、予備管理情報を使用管理情報として選択するよう、前記選択手段を制御する記憶装置。 - 請求項1から6のいずれか一項に記載の記憶装置であって、
前記記憶手段は、前記ストレージデバイスと、当該ストレージデバイスとは異なる記憶部を備え、
前記予備管理情報は、主管理情報が格納される前記ストレージデバイスとは異なる前記記憶部に格納される記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020092573A JP7457248B2 (ja) | 2020-05-27 | 2020-05-27 | 記憶装置 |
US17/322,902 US11681612B2 (en) | 2020-05-27 | 2021-05-18 | Storage apparatus and method that generates preliminary management information including the same content as main management information for identifying physical address of data |
CN202110576149.4A CN113741803A (zh) | 2020-05-27 | 2021-05-26 | 存储装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020092573A JP7457248B2 (ja) | 2020-05-27 | 2020-05-27 | 記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021189619A true JP2021189619A (ja) | 2021-12-13 |
JP7457248B2 JP7457248B2 (ja) | 2024-03-28 |
Family
ID=78706234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020092573A Active JP7457248B2 (ja) | 2020-05-27 | 2020-05-27 | 記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11681612B2 (ja) |
JP (1) | JP7457248B2 (ja) |
CN (1) | CN113741803A (ja) |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4143040B2 (ja) | 2004-03-31 | 2008-09-03 | 東芝ソリューション株式会社 | ディスクアレイ制御装置、同装置に適用されるデータ欠損検出時の処理方法及びプログラム |
JP2007233638A (ja) | 2006-02-28 | 2007-09-13 | Sony Corp | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム |
JP2010146087A (ja) | 2008-12-16 | 2010-07-01 | Hitachi Ltd | 系切替計算機システムの管理方法 |
JP5458568B2 (ja) | 2008-12-25 | 2014-04-02 | ソニー株式会社 | 不揮発性記憶装置、情報記録システム、及び情報記録方法 |
KR101269366B1 (ko) | 2009-02-12 | 2013-05-29 | 가부시끼가이샤 도시바 | 메모리 시스템 및 메모리 시스템의 제어 방법 |
JP2012128645A (ja) | 2010-12-15 | 2012-07-05 | Toshiba Corp | メモリシステム |
JP2012128643A (ja) | 2010-12-15 | 2012-07-05 | Toshiba Corp | メモリシステム |
JP5002719B1 (ja) | 2011-03-10 | 2012-08-15 | 株式会社東芝 | 情報処理装置、外部記憶装置、ホスト装置、中継装置、制御プログラム及び情報処理装置の制御方法 |
US9348783B2 (en) * | 2012-04-19 | 2016-05-24 | Lockheed Martin Corporation | Apparatus and method emulating a parallel interface to effect parallel data transfer from serial flash memory |
JP6078984B2 (ja) | 2012-05-23 | 2017-02-15 | 富士通株式会社 | 処理装置,処理方法,処理プログラム及び管理装置 |
US9047172B2 (en) * | 2012-11-29 | 2015-06-02 | Intel Corporation | Adaptive power control of memory map storage devices |
TWI505090B (zh) * | 2013-03-12 | 2015-10-21 | Macronix Int Co Ltd | 差異邏輯至實體方法 |
US10114550B2 (en) * | 2016-01-07 | 2018-10-30 | Samsung Electronics Co., Ltd. | Data storage device and data processing system including the data storage device |
JP2019008730A (ja) * | 2017-06-28 | 2019-01-17 | 東芝メモリ株式会社 | メモリシステム |
-
2020
- 2020-05-27 JP JP2020092573A patent/JP7457248B2/ja active Active
-
2021
- 2021-05-18 US US17/322,902 patent/US11681612B2/en active Active
- 2021-05-26 CN CN202110576149.4A patent/CN113741803A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
JP7457248B2 (ja) | 2024-03-28 |
US11681612B2 (en) | 2023-06-20 |
CN113741803A (zh) | 2021-12-03 |
US20210374051A1 (en) | 2021-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10776153B2 (en) | Information processing device and system capable of preventing loss of user data | |
US6754765B1 (en) | Flash memory controller with updateable microcode | |
US8762661B2 (en) | System and method of managing metadata | |
CN110032520B (zh) | 系统开机代码存储器管理方法、存储器装置及其制造方法 | |
JP4700562B2 (ja) | データ記憶装置およびデータ記憶方法 | |
TWI636396B (zh) | 固態硬碟機架構 | |
US8327066B2 (en) | Method of managing a solid state drive, associated systems and implementations | |
JP3906825B2 (ja) | 計算機システム、計算機システム起動方法およびプログラム | |
US7558904B2 (en) | Controller, data memory system, data rewriting method, and computer program product | |
JP4828816B2 (ja) | メモリカード、半導体装置、及びメモリカードの制御方法 | |
KR20180009695A (ko) | 저장 장치들에 대한 매핑 테이블들 | |
US20130212320A1 (en) | Non-volatile memory controller processing new request before completing current operation, system including same, and method | |
JP2010152913A (ja) | セクタ書き込み操作時間を効果的に減少させるための不揮発性メモリユニット内のブロックの構成 | |
US11281549B2 (en) | Storage device and method of operating storage device | |
JP2007183961A (ja) | ハードディスクドライブキャッシュメモリ及び再生デバイス | |
JP2006331378A (ja) | フラッシュメモリ保存システム | |
JP4843222B2 (ja) | 半導体記憶装置の制御方法、メモリカード、及びホスト機器 | |
JP4661369B2 (ja) | メモリコントローラ | |
TW202207037A (zh) | 記憶體儲存裝置 | |
JP7457248B2 (ja) | 記憶装置 | |
JP3194900B2 (ja) | ハードディスクドライブを有するコンピュータのメモリ管理方法 | |
JP2014089497A (ja) | 情報処理装置 | |
CN112416650A (zh) | 存储器控制器的操作方法、存储器控制器以及存储设备 | |
CN111752475A (zh) | 在存储服务器中进行数据存取管理的方法与装置 | |
JP3498028B2 (ja) | ブートプログラム書き換えシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7457248 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |