JP2021180264A - バリアメタルフリー金属配線構造の製造方法、およびバリアメタルフリー金属配線構造 - Google Patents

バリアメタルフリー金属配線構造の製造方法、およびバリアメタルフリー金属配線構造 Download PDF

Info

Publication number
JP2021180264A
JP2021180264A JP2020085049A JP2020085049A JP2021180264A JP 2021180264 A JP2021180264 A JP 2021180264A JP 2020085049 A JP2020085049 A JP 2020085049A JP 2020085049 A JP2020085049 A JP 2020085049A JP 2021180264 A JP2021180264 A JP 2021180264A
Authority
JP
Japan
Prior art keywords
intermetallic compound
metal
removal rate
polishing
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020085049A
Other languages
English (en)
Other versions
JP7572795B2 (ja
JP2021180264A5 (ja
Inventor
健 飯泉
Takeshi Iiizumi
諒太 小篠
Ryota Kozasa
真朗 大田
Masaaki Ota
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Original Assignee
Ebara Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2020085049A priority Critical patent/JP7572795B2/ja
Application filed by Ebara Corp filed Critical Ebara Corp
Priority to US17/998,191 priority patent/US20230230878A1/en
Priority to CN202180034939.8A priority patent/CN115668467A/zh
Priority to PCT/JP2021/016602 priority patent/WO2021230060A1/ja
Priority to KR1020227043085A priority patent/KR20230010680A/ko
Priority to TW110116937A priority patent/TW202201540A/zh
Publication of JP2021180264A publication Critical patent/JP2021180264A/ja
Publication of JP2021180264A5 publication Critical patent/JP2021180264A5/ja
Application granted granted Critical
Publication of JP7572795B2 publication Critical patent/JP7572795B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】低抵抗のバリアメタルフリー金属配線構造の製造方法を提供する。【解決手段】本方法は、第１配線溝１と、第１配線溝１よりも幅の広い第２配線溝２が形成された絶縁層３上に金属間化合物６を堆積させることで、少なくとも第１配線溝１を金属間化合物６で満たし、絶縁層３が露出するまで金属間化合物６を研磨する平坦化工程を行い、その後、第１配線溝１内の金属間化合物６の高さが所定の高さに達するまで金属間化合物６および絶縁層３を研磨する高さ調整工程を行う。【選択図】図１

Description

本発明は、半導体デバイスなどの金属配線構造およびその製造方法に関し、特にバリアメタルを含まない金属配線構造およびその製造方法に関する。
銅（Ｃｕ）は、配線材料として一般に使用されている。銅は、酸化膜などの絶縁層に形成された配線溝にめっきによって埋め込まれ、銅配線を形成する。銅を絶縁層上に直接堆積させると、銅は絶縁層中に拡散してしまう。そこで、銅の拡散を防ぐために、絶縁層上にバリアメタル層が形成され、銅はバリアメタル層上に堆積される。
図１１（ａ）および図１１（ｂ）は、従来の配線構造の一例を示す断面図である。図１１（ａ）に示すように、配線溝２００が形成された絶縁層（例えば、シリコン酸化膜）２０１上にバリアメタル２０５が堆積される。めっき電極として機能するシード層２０７は、バリアメタル２０５の上に形成される。さらに銅２０８がめっきによりシード層２０７上に堆積される。銅２０８の一部は、配線溝２００内に埋め込まれる。その後、ＣＭＰ（化学機械研磨）により余剰の銅２０８およびシード層２０７、および絶縁層２０１の一部が除去され、図１１（ｂ）に示すように、銅２０８およびシード層２０７からなる配線が形成される。
図１２（ａ）および図１２（ｂ）は、従来の配線構造の他の例を示す断面図である。図１２（ａ）に示すように、配線溝２００が形成された絶縁層（例えば、シリコン酸化膜）２０１上にバリアメタル２０５が堆積される。シード層２０７は、バリアメタル２０５の上に堆積され、配線溝２００はシード層２０７で満たされる。さらに銅２０８がシード層２０７上に堆積される。その後、ＣＭＰ（化学機械研磨）により余剰の銅２０８およびシード層２０７、および絶縁層２０１の一部が除去され、図１２（ｂ）に示すように、シード層２０７からなる配線が形成される。
特表２０１０−５３６１７５号公報
しかしながら、図１１および図１２から分かるように、配線幅が狭くなるにつれて、配線金属に占めるバリアメタルの比率が高くなる。バリアメタルの電気抵抗率は銅よりもかなり高いため、配線全体の抵抗が上昇する。このような理由から、低抵抗の微細配線を実現することが難しかった。
そこで、本発明は、低抵抗のバリアメタルフリー金属配線構造の製造方法を提供する。また、本発明はそのようなバリアメタルフリー金属配線構造を提供する。
一態様では、バリアメタルフリー金属配線構造を製造する方法であって、第１配線溝と、前記第１配線溝よりも幅の広い第２配線溝が形成された絶縁層上に金属間化合物を堆積させることで、少なくとも前記第１配線溝を前記金属間化合物で満たし、前記絶縁層が露出するまで前記金属間化合物を研磨する平坦化工程を行い、その後、前記第１配線溝内の前記金属間化合物の高さが所定の高さに達するまで前記金属間化合物および前記絶縁層を研磨する高さ調整工程を行う、方法が提供される。
一態様では、前記絶縁層上に前記金属間化合物を堆積させることで、前記第１配線溝および前記第２配線溝を前記金属間化合物で満たす。
一態様では、前記平坦化工程は、前記金属間化合物の除去レートが前記絶縁層の除去レートよりも高い除去レート選択比を持つ第１研磨液を使用して行われ、前記高さ調整工程は、前記金属間化合物の除去レートが前記絶縁層の除去レートと同じか、またはそれよりも低い除去レート選択比を持つ第２研磨液を使用して行われる。
一態様では、前記方法は、前記第１配線溝を前記金属間化合物で満たした後、前記金属間化合物とは異なる第２金属を前記金属間化合物上に堆積させて、前記第２配線溝を前記第２金属で満たす工程をさらに含む。
一態様では、前記平坦化工程は、前記絶縁層が露出するまで前記第２金属および前記金属間化合物を研磨する工程であり、前記高さ調整工程は、前記第１配線溝内の前記金属間化合物の高さが前記所定の高さに達するまで前記第２金属、前記金属間化合物、および前記絶縁層を研磨する工程である。
一態様では、前記平坦化工程は、前記第２金属および前記金属間化合物の除去レートが前記絶縁層の除去レートよりも高い除去レート選択比を持つ第１研磨液を使用して行われ、前記高さ調整工程は、前記第２金属および前記金属間化合物の除去レートが前記絶縁層の除去レートと同じか、またはそれよりも低い除去レート選択比を持つ第２研磨液を使用して行われる。
一態様では、前記平坦化工程は、前記金属間化合物が露出するまで前記第２金属を研磨する第１平坦化工程と、前記絶縁層が露出するまで前記第２金属および前記金属間化合物を研磨する第２平坦化工程を含む。
一態様では、前記第１平坦化工程は、前記第２金属の除去レートが前記金属間化合物の除去レートよりも高い除去レート選択比を持つ第１研磨液を使用して行われ、前記第２平坦化工程は、前記第２金属および前記金属間化合物の除去レートが前記絶縁層の除去レートよりも高い除去レート選択比を持つ第２研磨液を使用して行われ、前記高さ調整工程は、前記第２金属および前記金属間化合物の除去レートが前記絶縁層の除去レートと同じか、またはそれよりも低い除去レート選択比を持つ第３研磨液を使用して行われる。
一態様では、前記方法は、前記第１配線溝を前記金属間化合物で満たした後、前記金属間化合物の上にシード層を形成し、前記シード層上に前記金属間化合物とは異なる第２金属を堆積させて、前記第２配線溝を前記第２金属で満たす工程をさらに含む。
一態様では、前記平坦化工程は、前記絶縁層が露出するまで前記第２金属、前記シード層、および前記金属間化合物を研磨する工程であり、前記高さ調整工程は、前記第１配線溝内の前記金属間化合物の高さが前記所定の高さに達するまで前記第２金属、前記シード層、前記金属間化合物、および前記絶縁層を研磨する工程である。
一態様では、前記平坦化工程は、前記第２金属、前記シード層、および前記金属間化合物の除去レートが前記絶縁層の除去レートよりも高い除去レート選択比を持つ第１研磨液を使用して行われ、前記高さ調整工程は、前記第２金属、前記シード層、および前記金属間化合物の除去レートが前記絶縁層の除去レートと同じか、またはそれよりも低い除去レート選択比を持つ第２研磨液を使用して行われる。
一態様では、前記平坦化工程は、前記金属間化合物が露出するまで前記第２金属および前記シード層を研磨する第１平坦化工程と、前記絶縁層が露出するまで前記第２金属、前記シード層、および前記金属間化合物を研磨する第２平坦化工程を含む。
一態様では、前記第１平坦化工程は、前記第２金属および前記シード層の除去レートが前記金属間化合物の除去レートよりも高い除去レート選択比を持つ第１研磨液を使用して行われ、前記第２平坦化工程は、前記第２金属、前記シード層、および前記金属間化合物の除去レートが前記絶縁層の除去レートよりも高い除去レート選択比を持つ第２研磨液を使用して行われ、前記高さ調整工程は、前記第２金属、前記シード層、および前記金属間化合物の除去レートが前記絶縁層の除去レートと同じか、またはそれよりも低い除去レート選択比を持つ第３研磨液を使用して行われる。
一態様では、前記金属間化合物は、ＣｕＡｌ２またはＮｉＡｌである。
一態様では、第１配線溝と、前記第１配線溝よりも幅の広い第２配線溝が形成された絶縁層と、前記第１配線溝を満たす金属間化合物を備えている、バリアメタルフリー金属配線構造が提供される。
一態様では、前記バリアメタルフリー金属配線構造は、前記第２配線溝を満たす金属間化合物をさらに備えている。
一態様では、前記バリアメタルフリー金属配線構造は、前記第２配線溝内を満たす金属間化合物および第２金属をさらに備えている。
一態様では、前記第２金属は、銅、チタン、またはチタンナイトライドである。
一態様では、前記第１配線溝の幅は、７ｎｍよりも小さい。
一態様では、前記第１配線溝を満たす前記金属間化合物は、ＣｕＡｌ２またはＮｉＡｌである。
本発明によれば、幅の狭い第１配線溝は金属間化合物によって満たされ、バリアメタルは第１配線溝内には存在しない。したがって、第１配線溝内の金属間化合物からなる低抵抗配線が実現できる。
図１（ａ）乃至図１（ｄ）は、バリアメタルフリー金属配線構造を製造する方法の一実施形態を説明する図である。 電気抵抗率と配線幅との関係を示すグラフである。 図３（ａ）乃至図３（ｅ）は、バリアメタルフリー金属配線構造を製造する方法の他の実施形態を説明する図である。 図４（ａ）乃至図４（ｆ）は、バリアメタルフリー金属配線構造を製造する方法のさらに他の実施形態を説明する図である。 図５（ａ）乃至図５（ｄ）は、バリアメタルフリー金属配線構造を製造する方法のさらに他の実施形態を説明する図である。 図６（ａ）および図６（ｂ）は、図５（ａ）乃至図５（ｄ）に示す実施形態をさらに説明する図である。 図７（ａ）乃至図７（ｄ）は、バリアメタルフリー金属配線構造を製造する方法のさらに他の実施形態を説明する図である。 図８（ａ）乃至図８（ｃ）は、図７（ａ）乃至図７（ｄ）に示す実施形態をさらに説明する図である。 バリアメタルフリー金属配線構造を製造するための製造システムを示す模式図である。 図９に示す第１ＣＭＰ装置を模式的に示す斜視図である。 図１１（ａ）および図１１（ｂ）は、従来の配線構造の一例を示す断面図である。 図１２（ａ）および図１２（ｂ）は、従来の配線構造の他の例を示す断面図である。
以下、本発明の実施形態について図面を参照して説明する。
図１（ａ）乃至図１（ｄ）は、バリアメタルフリー金属配線構造を製造する方法の一実施形態を説明する図である。図１（ａ）に示すように、第１配線溝１と第２配線溝２が形成された絶縁層３が用意される。絶縁層３は、ウェーハ、基板、パネルなどのワークピースに形成されている。絶縁層３を構成する材料は、例えば、二酸化ケイ素（ＳｉＯ２）であり、絶縁層３は、例えば、シリコン酸化膜である。第１配線溝１の幅Ｗ１は、第２配線溝２の幅Ｗ２よりも狭く、一実施形態では、第１配線溝１の幅Ｗ１は、７ｎｍよりも小さい。
図１（ｂ）に示すように、金属間化合物６が絶縁層３上に堆積される。第１配線溝１および第２配線溝２の全体は、金属間化合物６で満たされる。金属間化合物６を堆積する方法は特に限定されないが、本実施形態では、スパッタリングが用いられている。金属間化合物６の具体例としては、ＣｕＡｌ２、ＮｉＡｌなどが挙げられる。例えば、ＣｕＡｌ２をスパッタリングで形成する方法の一実施形態は、不活性ガス（典型的にはアルゴンガス）を流しながら、銅（Ｃｕ）とアルミニウム（Ａｌ）からなるターゲットとワークピースとの間に電圧を印加することで、ＣｕＡｌ２を絶縁層３上に堆積させる。
図１（ｃ）に示すように、絶縁層３が露出するまで金属間化合物６を研磨する平坦化工程が行われる。この平坦化工程は、ＣＭＰ（化学機械研磨）工程であり、ＣＭＰ装置によって実行される。より具体的には、第１研磨パッド（図示せず）上に第１研磨液を供給しながら、金属間化合物６を第１研磨パッドに摺接させる。金属間化合物６は、第１研磨液の化学的作用と、第１研磨液に含まれる砥粒および／または第１研磨パッドの機械的作用により、平坦化される。
第１研磨液は、金属間化合物６の除去レートが絶縁層３の除去レートよりも高い除去レート選択比を有している。除去レートは、単位時間当たりに減少する材料の厚さの率である。このような除去レート選択比を持つ第１研磨液を用いると、絶縁層３の露出面は研磨ストッパとして機能する。したがって、絶縁層３が露出したときに、金属間化合物６の研磨を実質的に停止させることができる。金属間化合物６の厚さを膜厚センサで測定しながら、平坦化工程を実行してもよい。金属間化合物６の厚さの測定値に基づいて、絶縁層３が露出する時点を推定することができる。膜厚センサの構成は特に限定されないが、例えば、渦電流センサを膜厚センサに使用することができる。
図１（ｄ）に示すように、平坦化工程の後、第１配線溝１内の金属間化合物６の高さが所定の高さに達するまで金属間化合物６および絶縁層３を研磨する高さ調整工程が行われる。この高さ調整工程も、ＣＭＰ（化学機械研磨）工程であり、ＣＭＰ装置によって実行される。より具体的には、第２研磨パッド（図示せず）上に第２研磨液を供給しながら、金属間化合物６および絶縁層３を第２研磨パッドに摺接させる。金属間化合物６および絶縁層３は、第２研磨液の化学的作用と、第２研磨液に含まれる砥粒および／または第２研磨パッドの機械的作用により、研磨される。
高さ調整工程は、金属間化合物６の除去レートが絶縁層３の除去レートと同じか、またはそれよりも低い除去レート選択比を持つ第２研磨液を使用して行われる。具体的には、第２配線溝２内の金属間化合物６を研磨しているときにディッシングが起こることが予想される場合には、金属間化合物６の除去レートが絶縁層３の除去レートよりも低い除去レート選択比を持つ第２研磨液が使用される。一方、第２配線溝２内の金属間化合物６を研磨しているときにディッシングが起こらないと予想される場合には、金属間化合物６の除去レートが絶縁層３の除去レートと同じ除去レート選択比を持つ第２研磨液が使用される。
高さ調整工程は、上記膜厚センサによって第１配線溝１内の金属間化合物６の高さ（すなわち配線高さ）を測定しながら行われる。膜厚センサによって測定された第１配線溝１内の金属間化合物６の高さが所定の高さに達したときに、高さ調整工程が停止される。このようにして、バリアメタルフリー金属配線構造が製造される。
図１（ｄ）に示すように、上述した方法に従って製造されたバリアメタルフリー金属配線構造は、第１配線溝１および第２配線溝２が形成された絶縁層３と、第１配線溝１および第２配線溝２を満たす金属間化合物６を備えている。幅の小さい第１配線溝１は金属間化合物６によって満たされ、バリアメタルは第１配線溝１内には存在しない。したがって、第１配線溝１内の金属間化合物６からなる低抵抗配線が実現できる。
本実施形態で使用されている金属間化合物６は、ＣｕＡｌ２である。図２は、電気抵抗率と配線幅との関係を示すグラフである。図２に示すように、配線幅がある程度小さいとき、金属間化合物６の電気抵抗率は、従来の配線材料である銅とバリアメタル層との組み合わせの電気抵抗率よりも小さい。図２に示すグラフでは、配線幅が７ｎｍよりも小さいとき、ＣｕＡｌ２からなる金属間化合物６の電気抵抗率は、銅とバリアメタル層との組み合わせの電気抵抗率よりも小さい。したがって、第１配線溝１の幅が７ｎｍよりも小さいとき、金属間化合物６からなる配線は、銅とバリアメタル層からなる従来の配線よりも低い電気的効率を示す。このような観点から、本実施形態の第１配線溝１の幅は、７ｎｍ未満とされる。
一方、第２配線溝２の幅は、７ｎｍ以上である。一実施形態では、第２配線溝２は、０．１μｍ以上であってもよく、あるいは１μｍ以上であってもよい。図２に示すグラフによれば、配線幅が７ｎｍ以上であるとき、ＣｕＡｌ２の電気抵抗率は、銅とバリアメタル層との組み合わせの電気抵抗率よりも大きいが、配線の断面積が大きいので、電気抵抗は小さい。よって、第２配線溝２内の配線も、第１配線溝１内の配線と同様に、低抵抗とすることができる。
図３（ａ）乃至図３（ｅ）は、バリアメタルフリー金属配線構造を製造する方法の他の実施形態を説明する図である。特に説明しない本実施形態の構成および工程は、図１（ａ）乃至図１（ｄ）を参照して説明した実施形態と同じであるので、その重複する説明を省略する。
図３（ａ）に示すように、第１配線溝１と第２配線溝２が形成された絶縁層３が用意される。次に、図３（ｂ）に示すように、金属間化合物６が絶縁層３上に堆積される。第１配線溝１の全体は、金属間化合物６で満たされ、第２配線溝２内には金属間化合物６の膜が形成される。第２配線溝２を構成する絶縁層３の表面は金属間化合物６で覆われるが、第２配線溝２の全体は金属間化合物６で満たされない。
第１配線溝１を金属間化合物６で満たした後、図３（ｃ）に示すように、金属間化合物６とは異なる第２金属１０が金属間化合物６上に堆積され、第２配線溝２は第２金属１０で満たされる。第２金属１０の例としては、銅、チタン、チタンナイトライド等が挙げられる。第２金属１０を堆積させる方法は特に限定されないが、例えば電解めっきが使用できる。
図３（ｄ）に示すように、絶縁層３が露出するまで第２金属１０および金属間化合物６を研磨する平坦化工程が行われる。この平坦化工程は、ＣＭＰ（化学機械研磨）工程であり、ＣＭＰ装置によって実行される。より具体的には、第１研磨パッド上に第１研磨液を供給しながら、第２金属１０および金属間化合物６を第１研磨パッドに摺接させる。第２金属１０および金属間化合物６は、第１研磨液の化学的作用と、第１研磨液に含まれる砥粒および／または第１研磨パッドの機械的作用により、平坦化される。第１研磨液は、第２金属１０および金属間化合物６の除去レートが絶縁層３の除去レートよりも高い除去レート選択比を有している。
図３（ｅ）に示すように、平坦化工程の後、第１配線溝１内の金属間化合物６の高さが所定の高さに達するまで第２金属１０、金属間化合物６、および絶縁層３を研磨する高さ調整工程が行われる。この高さ調整工程も、ＣＭＰ（化学機械研磨）工程であり、ＣＭＰ装置によって実行される。より具体的には、第２研磨パッド上に第２研磨液を供給しながら、第２金属１０、金属間化合物６、および絶縁層３を第２研磨パッドに摺接させる。第２金属１０、金属間化合物６、および絶縁層３は、第２研磨液の化学的作用と、第２研磨液に含まれる砥粒および／または第２研磨パッドの機械的作用により、研磨される。
高さ調整工程は、第２金属１０および金属間化合物６の除去レートが絶縁層３の除去レートと同じか、またはそれよりも低い除去レート選択比を持つ第２研磨液を使用して行われる。具体的には、第２配線溝２内の第２金属１０および金属間化合物６を研磨しているときにディッシングが起こることが予想される場合には、第２金属１０および金属間化合物６の除去レートが絶縁層３の除去レートよりも低い除去レート選択比を持つ第２研磨液が使用される。一方、第２配線溝２内の第２金属１０および金属間化合物６を研磨しているときにディッシングが起こらないと予想される場合には、第２金属１０および金属間化合物６の除去レートが絶縁層３の除去レートと同じ除去レート選択比を持つ第２研磨液が使用される。
高さ調整工程は、上記膜厚センサによって第１配線溝１内の金属間化合物６の高さ（すなわち配線高さ）を測定しながら行われる。膜厚センサによって測定された第１配線溝１内の金属間化合物６の高さが所定の高さに達したときに、高さ調整工程が停止される。このようにして、バリアメタルフリー金属配線構造が製造される。幅の小さい第１配線溝１は金属間化合物６によって満たされ、バリアメタルは第１配線溝１内には存在しない。したがって、第１配線溝１内の金属間化合物６からなる低抵抗配線が実現できる。第２配線溝２は、金属間化合物６および第２金属１０で満たされ、これらは幅の広い配線を形成する。
図４（ａ）乃至図４（ｆ）は、バリアメタルフリー金属配線構造を製造する方法のさらに他の実施形態を説明する図である。特に説明しない本実施形態の構成および工程は、図３（ａ）乃至図３（ｅ）を参照して説明した実施形態と同じであるので、その重複する説明を省略する。
図４（ａ）乃至図４（ｃ）に示す工程は、図３（ａ）乃至図３（ｃ）に示す工程と同じである。図４（ｄ）に示すように、金属間化合物６が露出するまで第２金属１０を研磨する第１平坦化工程が行われる。より具体的には、第１研磨パッド上に第１研磨液を供給しながら、第２金属１０を第１研磨パッドに摺接させる。第２金属１０は、第１研磨液の化学的作用と、第１研磨液に含まれる砥粒および／または第１研磨パッドの機械的作用により、平坦化される。第１研磨液は、第２金属１０の除去レートが金属間化合物６の除去レートよりも高い除去レート選択比を有している。したがって、金属間化合物６は研磨ストッパとして機能する。
図４（ｅ）に示すように、第１平坦化工程の後、第２平坦化工程が行われる。この第２平坦化工程は、絶縁層３が露出するまで、第２金属１０および金属間化合物６を研磨する工程である。より具体的には、第２研磨パッド上に第２研磨液を供給しながら、第２金属１０および金属間化合物６を第２研磨パッドに摺接させる。第２金属１０および金属間化合物６は、第２研磨液の化学的作用と、第２研磨液に含まれる砥粒および／または第２研磨パッドの機械的作用により、平坦化される。第２研磨液は、第２金属１０および金属間化合物６の除去レートが絶縁層３の除去レートよりも高い除去レート選択比を有している。したがって、絶縁層３は研磨ストッパとして機能する。
図４（ｆ）に示すように、第２平坦化工程の後、第１配線溝１内の金属間化合物６の高さが所定の高さに達するまで第２金属１０、金属間化合物６、および絶縁層３を研磨する高さ調整工程が行われる。より具体的には、第３研磨パッド上に第３研磨液を供給しながら、第２金属１０、金属間化合物６、および絶縁層３を第３研磨パッドに摺接させる。第２金属１０、金属間化合物６、および絶縁層３は、第３研磨液の化学的作用と、第３研磨液に含まれる砥粒および／または第３研磨パッドの機械的作用により、研磨される。
高さ調整工程は、第２金属１０および金属間化合物６の除去レートが絶縁層３の除去レートと同じか、またはそれよりも低い除去レート選択比を持つ第３研磨液を使用して行われる。具体的には、第２配線溝２内の第２金属１０および金属間化合物６を研磨しているときにディッシングが起こることが予想される場合には、第２金属１０および金属間化合物６の除去レートが絶縁層３の除去レートよりも低い除去レート選択比を持つ第３研磨液が使用される。一方、第２配線溝２内の第２金属１０および金属間化合物６を研磨しているときにディッシングが起こらないと予想される場合には、第２金属１０および金属間化合物６の除去レートが絶縁層３の除去レートと同じ除去レート選択比を持つ第３研磨液が使用される。
図５（ａ）乃至図５（ｄ）、および図６（ａ）および図６（ｂ）は、バリアメタルフリー金属配線構造を製造する方法のさらに他の実施形態を説明する図である。特に説明しない本実施形態の構成および工程は、図１（ａ）乃至図１（ｄ）を参照して説明した実施形態と同じであるので、その重複する説明を省略する。
図５（ａ）に示すように、第１配線溝１と第２配線溝２が形成された絶縁層３が用意される。次に、図５（ｂ）に示すように、金属間化合物６が絶縁層３上に堆積される。第１配線溝１の全体は、金属間化合物６で満たされ、第２配線溝２内には金属間化合物６の膜が形成される。第２配線溝２を構成する絶縁層３の表面は金属間化合物６で覆われるが、第２配線溝２の全体は金属間化合物６で満たされない。
第１配線溝１を金属間化合物６で満たした後、図５（ｃ）に示すように、シード層１２が金属間化合物６上に形成される。シード層１２は、その後に続く電解めっきの電極として機能する。シード層１２は、例えば、銅から構成されている。シード層１２は、無電解めっき、またはスパッタリングなどにより形成することができる。
図５（ｄ）に示すように、金属間化合物６とは異なる第２金属１０がシード層１２上に堆積され、第２配線溝２は第２金属１０で満たされる。第２金属１０の例としては、銅、チタン、チタンナイトライド等が挙げられる。本実施形態では、第２金属１０として銅が使用され、第２金属１０を形成する方法には電解めっきが使用されている。
図６（ａ）に示すように、絶縁層３が露出するまで第２金属１０、シード層１２、および金属間化合物６を研磨する平坦化工程が行われる。この平坦化工程は、ＣＭＰ（化学機械研磨）工程であり、ＣＭＰ装置によって実行される。より具体的には、第１研磨パッド上に第１研磨液を供給しながら、第２金属１０、シード層１２、および金属間化合物６を第１研磨パッドに摺接させる。第２金属１０、シード層１２、および金属間化合物６は、第１研磨液の化学的作用と、第１研磨液に含まれる砥粒および／または第１研磨パッドの機械的作用により、平坦化される。第１研磨液は、第２金属１０、シード層１２、および金属間化合物６の除去レートが絶縁層３の除去レートよりも高い除去レート選択比を有している。したがって、絶縁層３は研磨ストッパとして機能する。
図６（ｂ）に示すように、平坦化工程の後、第１配線溝１内の金属間化合物６の高さが所定の高さに達するまで第２金属１０、シード層１２、金属間化合物６、および絶縁層３を研磨する高さ調整工程が行われる。この高さ調整工程も、ＣＭＰ（化学機械研磨）工程であり、ＣＭＰ装置によって実行される。より具体的には、第２研磨パッド上に第２研磨液を供給しながら、第２金属１０、シード層１２、金属間化合物６、および絶縁層３を第２研磨パッドに摺接させる。第２金属１０、シード層１２、金属間化合物６、および絶縁層３は、第２研磨液の化学的作用と、第２研磨液に含まれる砥粒および／または第２研磨パッドの機械的作用により、研磨される。
高さ調整工程は、第２金属１０、シード層１２、および金属間化合物６の除去レートが絶縁層３の除去レートと同じか、またはそれよりも低い除去レート選択比を持つ第２研磨液を使用して行われる。具体的には、第２配線溝２内の第２金属１０、シード層１２、および金属間化合物６を研磨しているときにディッシングが起こることが予想される場合には、第２金属１０、シード層１２、および金属間化合物６の除去レートが絶縁層３の除去レートよりも低い除去レート選択比を持つ第２研磨液が使用される。一方、第２配線溝２内の第２金属１０、シード層１２、および金属間化合物６を研磨しているときにディッシングが起こらないと予想される場合には、第２金属１０、シード層１２、および金属間化合物６の除去レートが絶縁層３の除去レートと同じ除去レート選択比を持つ第２研磨液が使用される。
高さ調整工程は、上記膜厚センサによって第１配線溝１内の金属間化合物６の高さ（すなわち配線高さ）を測定しながら行われる。膜厚センサによって測定された第１配線溝１内の金属間化合物６の高さが所定の高さに達したときに、高さ調整工程が停止される。このようにして、バリアメタルフリー金属配線構造が製造される。幅の小さい第１配線溝１は金属間化合物６によって満たされ、バリアメタルは第１配線溝１内には存在しない。したがって、第１配線溝１内の金属間化合物６からなる低抵抗配線が実現できる。第２配線溝２は、金属間化合物６、第２金属１０、およびシード層１２で満たされ、これらは幅の広い配線を形成する。
図７（ａ）乃至図７（ｄ）、および図８（ａ）乃至図８（ｃ）は、バリアメタルフリー金属配線構造を製造する方法のさらに他の実施形態を説明する図である。特に説明しない本実施形態の構成および工程は、図５（ａ）乃至図５（ｄ）および図６（ａ）および図６（ｂ）を参照して説明した実施形態と同じであるので、その重複する説明を省略する。
図７（ａ）乃至図７（ｄ）は、図５（ａ）乃至図５（ｄ）と同様にして実行される。図８（ａ）に示すように、金属間化合物６が露出するまで第２金属１０およびシード層１２を研磨する第１平坦化工程が行われる。より具体的には、第１研磨パッド上に第１研磨液を供給しながら、第２金属１０およびシード層１２を第１研磨パッドに摺接させる。第２金属１０およびシード層１２は、第１研磨液の化学的作用と、第１研磨液に含まれる砥粒および／または第１研磨パッドの機械的作用により、平坦化される。第１研磨液は、第２金属１０およびシード層１２の除去レートが金属間化合物６の除去レートよりも高い除去レート選択比を有している。したがって、金属間化合物６は研磨ストッパとして機能する。
図８（ｂ）に示すように、第１平坦化工程の後、第２平坦化工程が行われる。この第２平坦化工程は、絶縁層３が露出するまで、第２金属１０、シード層１２、および金属間化合物６を研磨する工程である。より具体的には、第２研磨パッド上に第２研磨液を供給しながら、第２金属１０、シード層１２、および金属間化合物６を第２研磨パッドに摺接させる。第２金属１０、シード層１２、および金属間化合物６は、第２研磨液の化学的作用と、第２研磨液に含まれる砥粒および／または第２研磨パッドの機械的作用により、平坦化される。第２研磨液は、第２金属１０、シード層１２、および金属間化合物６の除去レートが絶縁層３の除去レートよりも高い除去レート選択比を有している。したがって、絶縁層３は研磨ストッパとして機能する。
図８（ｃ）に示すように、第２平坦化工程の後、第１配線溝１内の金属間化合物６の高さが所定の高さに達するまで第２金属１０、シード層１２、金属間化合物６、および絶縁層３を研磨する高さ調整工程が行われる。より具体的には、第３研磨パッド上に第３研磨液を供給しながら、第２金属１０、シード層１２、金属間化合物６、および絶縁層３を第３研磨パッドに摺接させる。第２金属１０、シード層１２、金属間化合物６、および絶縁層３は、第３研磨液の化学的作用と、第３研磨液に含まれる砥粒および／または第３研磨パッドの機械的作用により、研磨される。
高さ調整工程は、第２金属１０、シード層１２、および金属間化合物６の除去レートが絶縁層３の除去レートと同じか、またはそれよりも低い除去レート選択比を持つ第３研磨液を使用して行われる。具体的には、第２配線溝２内の第２金属１０、シード層１２、および金属間化合物６を研磨しているときにディッシングが起こることが予想される場合には、第２金属１０、シード層１２、および金属間化合物６の除去レートが絶縁層３の除去レートよりも低い除去レート選択比を持つ第３研磨液が使用される。一方、第２配線溝２内の第２金属１０、シード層１２、および金属間化合物６を研磨しているときにディッシングが起こらないと予想される場合には、第２金属１０、シード層１２、および金属間化合物６の除去レートが絶縁層３の除去レートと同じ除去レート選択比を持つ第３研磨液が使用される。
上述した各実施形態によれば、幅の狭い第１配線溝１内の配線は、金属間化合物６のみから構成される。したがって、バリアメタルフリーの金属配線構造が実現できる。
図９は、上述したバリアメタルフリー金属配線構造を製造するための製造システムを示す模式図である。製造システムは、金属間化合物６を形成するためのスパッタリング装置２０と、第２金属１０を形成するためのめっき装置２２と、シード層１２を形成するための成膜装置２３と、複数のＣＭＰ装置（化学機械研磨装置）２４，２５，２６と、研磨されたワークピースを洗浄する洗浄装置３１と、洗浄されたワークピースを乾燥させる乾燥装置３３と、ワークピースを搬送する搬送装置３５を備えている。金属配線構造は、ウェーハ、基板、パネルなどのワークピースに形成される。
図９に示す製造システムの構成は一例であり、製造すべき金属配線構造に基づいて適宜変更されうる。例えば、図１（ａ）乃至図１（ｄ）を参照して説明した実施形態では、第２金属１０およびシード層１２は形成されないこともある。そのような場合には、めっき装置２２および成膜装置２３は省略してもよい。図９に示す製造システムは、３つのＣＭＰ装置２４，２５，２６を備えているが、２種類の研磨液のみが使用される場合には、２つのＣＭＰ装置２４，２５のみを備えてもよい。
第１ＣＭＰ装置２４、第２ＣＭＰ装置２５、および第３ＣＭＰ装置２６は、基本的に同じ構成を有している。したがって、以下に図１０を参照して第１ＣＭＰ装置２４について説明する。図１０に示すように、第１ＣＭＰ装置２４は、第１研磨パッド４０を支持する第１研磨テーブル４１と、ワークピースＷを第１研磨パッド４０に押し付ける第１研磨ヘッド４２と、第１研磨テーブル４１を回転させる第１テーブルモータ４４と、第１研磨パッド４０上に第１研磨液を供給するための第１研磨液供給ノズル４５を備えている。第１研磨パッド４０の上面は、ワークピースＷを研磨する研磨面４０ａを構成する。
第１研磨ヘッド４２はヘッドシャフト４８に連結されており、ヘッドシャフト４８は図示しない第１研磨ヘッドモータに連結されている。第１研磨ヘッドモータは、第１研磨ヘッド４２をヘッドシャフト４８とともに矢印で示す方向に回転させる。第１研磨テーブル４１は第１テーブルモータ４４に連結されており、第１テーブルモータ４４は第１研磨テーブル４１および第１研磨パッド４０を矢印で示す方向に回転させるように構成されている。
ワークピースＷは次のようにして研磨される。第１研磨テーブル４１および第１研磨ヘッド４２を図１０の矢印で示す方向に回転させながら、第１研磨液供給ノズル４５から第１研磨液が第１研磨テーブル４１上の第１研磨パッド４０の研磨面４０ａに供給される。ワークピースＷは第１研磨ヘッド４２によって回転されながら、第１研磨パッド４０上に第１研磨液が存在した状態でワークピースＷは第１研磨ヘッド４２によって第１研磨パッド４０の研磨面４０ａに押し付けられる。ワークピースＷに形成されている金属配線構造は、第１研磨液の化学的作用と、第１研磨液に含まれる砥粒および／または第１研磨パッド４０の機械的作用により研磨される。
第１ＣＭＰ装置２４は、ワークピースＷに形成されている金属配線構造の膜厚を測定する第１膜厚センサ５０を備えている。第１膜厚センサ５０の構成は特に限定されないが、本実施形態では渦電流センサが使用されている。第１膜厚センサ５０は第１研磨テーブル４１に取り付けられており、第１研磨テーブル４１および第１研磨パッド４０とともに一体に回転する。第１膜厚センサ５０の位置は、第１研磨テーブル４１および第１研磨パッド４０が一回転するたびに第１研磨パッド４０上のワークピースＷの表面を横切る位置である。ワークピースＷに形成されている金属間化合物６の厚さは、第１膜厚センサ５０によって測定される。
図示しないが、第２ＣＭＰ装置２５は、第２研磨パッドを支持する第２研磨テーブルと、ワークピースＷを第２研磨パッドに押し付ける第２研磨ヘッドと、第２研磨テーブルを回転させる第２テーブルモータと、第２研磨パッド上に第２研磨液を供給するための第２研磨液供給ノズルと、ワークピースＷの膜厚を測定する第２膜厚センサを備えている。同様に、第３ＣＭＰ装置２６は、第３研磨パッドを支持する第３研磨テーブルと、ワークピースＷを第３研磨パッドに押し付ける第３研磨ヘッドと、第３研磨テーブルを回転させる第３テーブルモータと、第３研磨パッド上に第３研磨液を供給するための第３研磨液供給ノズル、ワークピースＷの膜厚を測定する第３膜厚センサを備えている。第３ＣＭＰ装置２６は設けられない場合もある。
洗浄装置３１は、ＣＭＰ装置２４，２５，２６によって研磨されたワークピースＷを洗浄するように構成されている。本実施形態では、洗浄装置３１は、ワークピースＷに洗浄液を供給しながら、ワークピースＷの両面をロールスクラバーで擦り洗いするロール洗浄機である。一実施形態では、洗浄装置３１は、ワークピースＷに洗浄液を供給しながら、ワークピースＷの一面をペンスポンジで擦り洗いするペンスポンジ洗浄機でもよい。
乾燥装置３３は、洗浄装置３１によって洗浄されたワークピースＷを乾燥するように構成されている。本実施形態では、乾燥装置３３は、ワークピースＷを回転させながら、ワークピースＷにイソプロピルアルコールを供給するＩＰＡ乾燥装置である。一実施形態では、乾燥装置３３は、ワークピースＷを高速で回転させるスピン乾燥装置であってもよい。
搬送装置３５は、ＣＭＰ装置２４，２５，２６、洗浄装置３１、乾燥装置３３の間でワークピースを搬送するように構成されている。
シード層１２を形成するための成膜装置２３は、スパッタリング装置、無電解めっき装置、ＰＶＤ装置、またはＣＶＤ装置などから構成される。シード層１２を持たない金属配線構造を製造する場合は、成膜装置２３は省略してもよい。
上述した実施形態は、本発明が属する技術分野における通常の知識を有する者が本発明を実施できることを目的として記載されたものである。上記実施形態の種々の変形例は、当業者であれば当然になしうることであり、本発明の技術的思想は他の実施形態にも適用しうる。したがって、本発明は、記載された実施形態に限定されることはなく、特許請求の範囲によって定義される技術的思想に従った最も広い範囲に解釈されるものである。
１ 第１配線溝
２ 第２配線溝
３ 絶縁層
６ 金属間化合物
１０ 第２金属
１２ シード層
２０ スパッタリング装置
２２ めっき装置
２３ 成膜装置
２４，２５，２６ ＣＭＰ装置（化学機械研磨装置）
３１ 洗浄装置
３３ 乾燥装置
３５ 搬送装置
４０ 第１研磨パッド
４１ 第１研磨テーブル
４２ 第１研磨ヘッド
４４ 第１テーブルモータ
４５ 第１研磨液供給ノズル
４８ ヘッドシャフト
５０ 第１膜厚センサ

Claims (20)

  1. バリアメタルフリー金属配線構造を製造する方法であって、
    第１配線溝と、前記第１配線溝よりも幅の広い第２配線溝が形成された絶縁層上に金属間化合物を堆積させることで、少なくとも前記第１配線溝を前記金属間化合物で満たし、
    前記絶縁層が露出するまで前記金属間化合物を研磨する平坦化工程を行い、その後、
    前記第１配線溝内の前記金属間化合物の高さが所定の高さに達するまで前記金属間化合物および前記絶縁層を研磨する高さ調整工程を行う、方法。
  2. 前記絶縁層上に前記金属間化合物を堆積させることで、前記第１配線溝および前記第２配線溝を前記金属間化合物で満たす、請求項１に記載の方法。
  3. 前記平坦化工程は、前記金属間化合物の除去レートが前記絶縁層の除去レートよりも高い除去レート選択比を持つ第１研磨液を使用して行われ、
    前記高さ調整工程は、前記金属間化合物の除去レートが前記絶縁層の除去レートと同じか、またはそれよりも低い除去レート選択比を持つ第２研磨液を使用して行われる、請求項２に記載の方法。
  4. 前記第１配線溝を前記金属間化合物で満たした後、前記金属間化合物とは異なる第２金属を前記金属間化合物上に堆積させて、前記第２配線溝を前記第２金属で満たす工程をさらに含む、請求項１に記載の方法。
  5. 前記平坦化工程は、前記絶縁層が露出するまで前記第２金属および前記金属間化合物を研磨する工程であり、
    前記高さ調整工程は、前記第１配線溝内の前記金属間化合物の高さが前記所定の高さに達するまで前記第２金属、前記金属間化合物、および前記絶縁層を研磨する工程である、請求項４に記載の方法。
  6. 前記平坦化工程は、前記第２金属および前記金属間化合物の除去レートが前記絶縁層の除去レートよりも高い除去レート選択比を持つ第１研磨液を使用して行われ、
    前記高さ調整工程は、前記第２金属および前記金属間化合物の除去レートが前記絶縁層の除去レートと同じか、またはそれよりも低い除去レート選択比を持つ第２研磨液を使用して行われる、請求項５に記載の方法。
  7. 前記平坦化工程は、
    前記金属間化合物が露出するまで前記第２金属を研磨する第１平坦化工程と、
    前記絶縁層が露出するまで前記第２金属および前記金属間化合物を研磨する第２平坦化工程を含む、請求項４に記載の方法。
  8. 前記第１平坦化工程は、前記第２金属の除去レートが前記金属間化合物の除去レートよりも高い除去レート選択比を持つ第１研磨液を使用して行われ、
    前記第２平坦化工程は、前記第２金属および前記金属間化合物の除去レートが前記絶縁層の除去レートよりも高い除去レート選択比を持つ第２研磨液を使用して行われ、
    前記高さ調整工程は、前記第２金属および前記金属間化合物の除去レートが前記絶縁層の除去レートと同じか、またはそれよりも低い除去レート選択比を持つ第３研磨液を使用して行われる、請求項７に記載の方法。
  9. 前記第１配線溝を前記金属間化合物で満たした後、前記金属間化合物の上にシード層を形成し、
    前記シード層上に前記金属間化合物とは異なる第２金属を堆積させて、前記第２配線溝を前記第２金属で満たす工程をさらに含む、請求項１に記載の方法。
  10. 前記平坦化工程は、前記絶縁層が露出するまで前記第２金属、前記シード層、および前記金属間化合物を研磨する工程であり、
    前記高さ調整工程は、前記第１配線溝内の前記金属間化合物の高さが前記所定の高さに達するまで前記第２金属、前記シード層、前記金属間化合物、および前記絶縁層を研磨する工程である、請求項９に記載の方法。
  11. 前記平坦化工程は、前記第２金属、前記シード層、および前記金属間化合物の除去レートが前記絶縁層の除去レートよりも高い除去レート選択比を持つ第１研磨液を使用して行われ、
    前記高さ調整工程は、前記第２金属、前記シード層、および前記金属間化合物の除去レートが前記絶縁層の除去レートと同じか、またはそれよりも低い除去レート選択比を持つ第２研磨液を使用して行われる、請求項５に記載の方法。
  12. 前記平坦化工程は、
    前記金属間化合物が露出するまで前記第２金属および前記シード層を研磨する第１平坦化工程と、
    前記絶縁層が露出するまで前記第２金属、前記シード層、および前記金属間化合物を研磨する第２平坦化工程を含む、請求項９に記載の方法。
  13. 前記第１平坦化工程は、前記第２金属および前記シード層の除去レートが前記金属間化合物の除去レートよりも高い除去レート選択比を持つ第１研磨液を使用して行われ、
    前記第２平坦化工程は、前記第２金属、前記シード層、および前記金属間化合物の除去レートが前記絶縁層の除去レートよりも高い除去レート選択比を持つ第２研磨液を使用して行われ、
    前記高さ調整工程は、前記第２金属、前記シード層、および前記金属間化合物の除去レートが前記絶縁層の除去レートと同じか、またはそれよりも低い除去レート選択比を持つ第３研磨液を使用して行われる、請求項１２に記載の方法。
  14. 前記金属間化合物は、ＣｕＡｌ２またはＮｉＡｌである、請求項１乃至１３のいずれか一項に記載の方法。
  15. 第１配線溝と、前記第１配線溝よりも幅の広い第２配線溝が形成された絶縁層と、
    前記第１配線溝を満たす金属間化合物を備えている、バリアメタルフリー金属配線構造。
  16. 前記第２配線溝を満たす金属間化合物をさらに備えている、請求項１５に記載のバリアメタルフリー金属配線構造。
  17. 前記第２配線溝内を満たす金属間化合物および第２金属をさらに備えている、請求項１５に記載のバリアメタルフリー金属配線構造。
  18. 前記第２金属は、銅、チタン、またはチタンナイトライドである、請求項１７に記載のバリアメタルフリー金属配線構造。
  19. 前記第１配線溝の幅は、７ｎｍよりも小さい、請求項１５乃至１８のいずれか一項に記載のバリアメタルフリー金属配線構造。
  20. 前記第１配線溝を満たす前記金属間化合物は、ＣｕＡｌ２またはＮｉＡｌである、請求項１５乃至１９のいずれか一項に記載のバリアメタルフリー金属配線構造。
JP2020085049A 2020-05-14 2020-05-14 バリアメタルフリー金属配線構造の製造方法、およびバリアメタルフリー金属配線構造 Active JP7572795B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2020085049A JP7572795B2 (ja) 2020-05-14 2020-05-14 バリアメタルフリー金属配線構造の製造方法、およびバリアメタルフリー金属配線構造
CN202180034939.8A CN115668467A (zh) 2020-05-14 2021-04-26 无阻挡金属的金属配线构造及其制造方法
PCT/JP2021/016602 WO2021230060A1 (ja) 2020-05-14 2021-04-26 バリアメタルフリー金属配線構造の製造方法、およびバリアメタルフリー金属配線構造
KR1020227043085A KR20230010680A (ko) 2020-05-14 2021-04-26 배리어 메탈 프리 금속 배선 구조의 제조 방법 및 배리어 메탈 프리 금속 배선 구조
US17/998,191 US20230230878A1 (en) 2020-05-14 2021-04-26 Method of manufacturing barrier-metal-free metal interconnect structure, and barrier-metal-free metal interconnect structure
TW110116937A TW202201540A (zh) 2020-05-14 2021-05-11 無阻障金屬金屬配線構造及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020085049A JP7572795B2 (ja) 2020-05-14 2020-05-14 バリアメタルフリー金属配線構造の製造方法、およびバリアメタルフリー金属配線構造

Publications (3)

Publication Number Publication Date
JP2021180264A true JP2021180264A (ja) 2021-11-18
JP2021180264A5 JP2021180264A5 (ja) 2023-04-26
JP7572795B2 JP7572795B2 (ja) 2024-10-24

Family

ID=78510426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020085049A Active JP7572795B2 (ja) 2020-05-14 2020-05-14 バリアメタルフリー金属配線構造の製造方法、およびバリアメタルフリー金属配線構造

Country Status (6)

Country Link
US (1) US20230230878A1 (ja)
JP (1) JP7572795B2 (ja)
KR (1) KR20230010680A (ja)
CN (1) CN115668467A (ja)
TW (1) TW202201540A (ja)
WO (1) WO2021230060A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081113A (ja) 2005-09-14 2007-03-29 Sony Corp 半導体装置の製造方法
JP2008270545A (ja) 2007-04-20 2008-11-06 Denso Corp 半導体装置の配線及び半導体装置の配線形成方法
US20090032958A1 (en) 2007-08-03 2009-02-05 Micron Technology, Inc. Intermetallic conductors
JP2012253121A (ja) 2011-06-01 2012-12-20 Elpida Memory Inc 半導体装置の製造方法
JP7366389B2 (ja) 2018-06-04 2023-10-23 株式会社マテリアル・コンセプト 配線構造体及び半導体装置

Also Published As

Publication number Publication date
US20230230878A1 (en) 2023-07-20
WO2021230060A1 (ja) 2021-11-18
JP7572795B2 (ja) 2024-10-24
KR20230010680A (ko) 2023-01-19
CN115668467A (zh) 2023-01-31
TW202201540A (zh) 2022-01-01

Similar Documents

Publication Publication Date Title
US6821902B2 (en) Electroless plating liquid and semiconductor device
US6893328B2 (en) Conductive polishing pad with anode and cathode
TWI252534B (en) Copper CMP defect reduction by extra slurry polish
KR100780257B1 (ko) 연마 방법, 연마 장치, 도금 방법 및 도금 장치
JP2003115474A (ja) 基板処理装置及び方法
WO2000035627A2 (en) Multi-step chemical mechanical polishing
KR20010030284A (ko) 반도체장치의 제조방법, 연마장치 및 연마방법
US7494931B2 (en) Method for fabricating semiconductor device and polishing method
JP3206578B2 (ja) 多層配線構造をもつ半導体装置の製造方法
JP2010219406A (ja) 化学的機械研磨方法
US7361582B2 (en) Method of forming a damascene structure with integrated planar dielectric layers
US20060293191A1 (en) Semiconductor device fabrication method
US20040170766A1 (en) Electroless plating method and device, and substrate processing method and apparatus
CN101009240A (zh) 半导体器件制造方法和抛光装置
WO2021230060A1 (ja) バリアメタルフリー金属配線構造の製造方法、およびバリアメタルフリー金属配線構造
WO2002099164A2 (en) Electroless-plating solution and semiconductor device
US8286344B2 (en) Method for fabricating semiconductor device
JP2001322036A (ja) 研磨装置
TW202101674A (zh) 基板處理方法及基板處理裝置
US20030134576A1 (en) Method for polishing copper on a workpiece surface
JP2004022855A (ja) 半導体装置の製造方法
JP2006120664A (ja) 半導体装置の製造方法
US20050026425A1 (en) Semiconductor device manufacturing method
US20070251832A1 (en) Method and apparatus for electrochemical mechanical polishing of cu with higher liner velocity for better surface finish and higher removal rate during clearance
TW592890B (en) Copper process chemical mechanical polishing method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20240722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240910

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20241010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241011

R150 Certificate of patent or registration of utility model

Ref document number: 7572795

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150