TW202101674A - 基板處理方法及基板處理裝置 - Google Patents

基板處理方法及基板處理裝置 Download PDF

Info

Publication number
TW202101674A
TW202101674A TW109107176A TW109107176A TW202101674A TW 202101674 A TW202101674 A TW 202101674A TW 109107176 A TW109107176 A TW 109107176A TW 109107176 A TW109107176 A TW 109107176A TW 202101674 A TW202101674 A TW 202101674A
Authority
TW
Taiwan
Prior art keywords
substrate
catalyst
metal layer
processing
aforementioned
Prior art date
Application number
TW109107176A
Other languages
English (en)
Inventor
片桐淳生
小畠厳貴
Original Assignee
日商荏原製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商荏原製作所股份有限公司 filed Critical 日商荏原製作所股份有限公司
Publication of TW202101674A publication Critical patent/TW202101674A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

[課題]對不同膜以高精度進行平坦化。 [解決手段]本發明一種實施形態提供一種基板處理方法，前述基板在至少一部分區域，從下起依序形成有形成了溝之絕緣膜層、障壁金屬層、及配線金屬層，該方法中，（1）在前述基板表面露出前述配線金屬層之狀態下，具有除去前述基板表面之步驟；（2）在前述基板表面露出前述金屬配線層及前述障壁金屬層之狀態下，具有除去前述基板表面之步驟；（3）在前述基板表面露出前述金屬配線層、前述障壁金屬層、及前述絕緣膜層之狀態下，具有以下步驟：使前述基板表面與觸媒接觸；在前述觸媒與前述基板表面之間供給處理液；及在前述觸媒與前述基板表面之間流過電流。

Description

基板處理方法及基板處理裝置
本申請案係關於一種基板處理方法。本申請案依據2019年3月14日申請之日本專利申請編號第2019-047096號主張優先權。包含日本專利申請編號第2019-047096號之說明書、申請專利範圍、圖式及摘要所揭示的全部內容以參照之方式援用於本申請案。
在半導體元件之製造工序中，廣泛使用化學機械研磨（CMP）作為基板表面加工之技術。CMP裝置係使研磨頭保持加工對象之基板，並將基板按壓於設置在研磨台上之研磨墊上，藉由在研磨墊與基板之間供給漿液，而且使研磨頭與研磨台相對運動來研磨基板表面。
最近隨著半導體元件構造微細化，需要更高精度之平坦化技術、埃米（Å）等級之加工精度、及無損傷之加工技術。以CMP為代表之平坦化工序也不例外，隨著微細化，關於除去量例如在小達100 Å程度中，會要求原子等級之控制性。為了滿足此要求，CMP係進行研磨及清洗條件之最佳化。但是，因為CMP係藉由研磨粒來研磨基板表面，所以基板上容易發生機械性損傷，實施無損傷之加工困難。因此，新的加工技術提出有觸媒基準蝕刻（Catalyst referred etching：CARE）。CARE技術係將觸媒作為基準面，並在處理液中使觸媒與處理對象接觸。結果，藉由觸媒表面發生之反應種與處理對象的基板產生化學反應來除去基板表面之材料。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2008-121099號公報
（發明所欲解決之問題）
將CARE法應用於基板之平坦化程序時，有時需要均勻除去兩種以上之半導體材料。作為對象之半導體材料可舉出絕緣膜之氧化膜為低介電常數（Low-k）材料，配線材料之鎢（W）及銅（Cu），作為障壁金屬之氮化鉭（TaN）及氮化鈦（TiN）的金屬材料，進一步在第二代例如可舉出釕（Ru）及鈷（Co）的新材料，希望對包含此等材料之不同層以高精度進行平坦化。但是，此等材料混合狀況下，由於各材料之蝕刻特性不同，因此以單一之CARE程序平坦化困難，因而需要依露出之材料種類及狀態進行CARE程序。
因此，本揭示之1個目的為鑑於上述問題，提供一種在藉由CARE之處理中，即使露出之材料在不同狀況下，仍可維持平坦化性能之平坦化程序。 （解決問題之手段）
一個實施形態提供一種基板處理方法，前述基板在至少一部分區域，從下起依序形成有形成了溝之絕緣膜層、障壁金屬層、及配線金屬層，該方法中，（1）在前述基板表面露出前述配線金屬層之狀態下，具有除去前述基板表面之步驟；（2）在前述基板表面露出前述金屬配線層及前述障壁金屬層之狀態下，具有除去前述基板表面之步驟；（3）在前述基板表面露出前述金屬配線層、前述障壁金屬層、及前述絕緣膜層之狀態下，具有以下步驟：使前述基板表面與觸媒接觸；在前述觸媒與前述基板表面之間供給處理液；及在前述觸媒與前述基板表面之間施加電壓或流過電流。
以下，配合附圖說明本發明之基板處理方法及基板處理裝置。附圖中，在相同或類似之元件上註記相同或類似之參照符號，而在各實施形態之說明中省略關於相同或類似元件之重複說明。此外，各實施形態顯示之特徵，只要彼此不矛盾亦可適用於其他實施形態。另外，本說明書中所謂「基板」，除了半導體基板、玻璃基板、印刷電路基板之外，還包含由磁性記錄媒介、磁性記錄感測器、反射鏡、光學元件及微小機械元件或局部製作之積體電路。
第一圖係一種實施形態之基板處理裝置10的概略俯視圖。第二圖係第一圖所示之基板處理裝置10的側視圖。基板處理裝置10係利用CARE法對基板WF表面進行蝕刻處理之裝置。基板處理裝置10可作為基板處理系統之一部分而構成。第十圖係概略顯示一種實施形態之基板處理系統的方塊圖。基板處理系統具備：載入埠、CMP模組、CARE模組、成膜模組、清洗模組、乾燥模組。此外，基板處理系統具備用於在基板處理系統內搬送基板之機器人。第十圖所示之基板處理系統中，載入埠保持處理前之基板，或是保持處理後之基板。機器人1可從載入埠接收處理前之基板，並將基板送交機器人2。機器人2可在成膜模組、CMP模組、CARE模組、清洗模組1、2、乾燥模組、及機器人1之間搬送基板。基板處理系統之CARE模組可為具備後述之基板處理裝置10的任意特徵者。此外，基板處理系統之CARE模組以外的構成可為任意者，模組之種類及數量不拘。
第一圖、第二圖所示之基板處理裝置10具備：用於保持基板WF之工作台20；用於保持觸媒31之處理頭30；用於將處理液PL供給至保持於工作台20之基板WF上的噴嘴40；用於使處理頭30在與基板平行方向搖動之手臂50；調整器60；控制裝置90。
工作台20係以保持基板WF之方式構成。在圖示之實施形態中，工作台20係以基板WF之被處裡面朝向上方的方式保持基板WF。此外，在圖示之實施形態中，工作台20具備真空吸附機構作為用於保持基板WF之機構，其係具有真空吸附基板WF之背面（與被處裡面相反側之面）的真空吸附板。此外，為了使吸附狀態穩定化，亦可在吸附板表面貼合襯墊材料，使基板WF經由該襯墊材料吸附於工作台20。用於將基板WF保持於工作台20上之機構可為習知之任意機構，例如，亦可係在基板WF之周緣部的至少1處夾緊基板WF之表面及背面的夾緊機構，或是在基板WF之周緣部的至少1處保持基板WF之側面的滾子卡盤（Roller Chuck）機構。該工作台20可藉由驅動部馬達、致動器（省略圖示）旋轉而構成。
此外，該圖係工作台20在比用於保持基板WF之區域更外側，且包含整個周方向具備朝向鉛直方向上方而延伸之牆壁21。藉此可在基板WF之面內保持處理液PL，結果可減少處理液PL之使用量。另外，該圖係將牆壁21固定於工作台20的外周，不過，亦可與工作台分開構成。此時，牆壁21亦可上下運動而構成。藉由牆壁21可上下運動，可改變處理液PL之保持量，並且例如藉由純水或清洗液清洗蝕刻處理後之基板表面時，藉由降下牆壁21，可有效將處理液排出基板WF外。
第一圖及第二圖所示之實施形態中，處理頭30係以在其下端保持觸媒31之方式構成。本實施形態中觸媒31比基板WF小。亦即，從觸媒31朝向基板WF投影時之觸媒31的投影面積比基板WF的面積小。此外，處理頭30係構成可藉由驅動部，亦即致動器（省略圖示）而旋轉。此外，將用於處理頭30之觸媒31滑動接觸於基板WF的馬達或空氣汽缸設於後述之手臂50（省略圖示）。
一個實施形態中，觸媒31例如可包含釕（Ru）、銠（Rh）、鈀（Pd）、銀（Ag）、銥（Ir）、鉑（Pt）、及金（Au）。一個實施形態中，觸媒31可為此等之單體金屬。此外，一個實施形態中，觸媒31可為將此等金屬之任意1個作為主要成分的合金。
在一個實施形態中，觸媒31固定於具有基準面之基礎構件32的表面。一個實施形態中，觸媒31藉由濺鍍法、化學氣相蒸鍍法（CVD）、蒸鍍法、及鍍覆法之任何1個方法形成於基礎構件32表面。使用濺鍍法將觸媒31形成於基礎構件32表面時，亦可同時濺鍍成為觸媒之複數個金屬材料，亦可在某個金屬材料上配置其他金屬材料進行濺鍍，亦可濺鍍合金材料。此外，亦可藉由在積層不同金屬元素層之後進行熱處理來形成合金層。此外，在具有基準面之基礎構件32上形成觸媒31時，基礎構件32亦可由具有彈性之橡膠或海綿等彈性材料而形成。基礎構件32藉由使用彈性構件，在處理對象之基板WF表面的凸部之接觸壓力相對增大，可選擇性除去凸部。此外，應在保持觸媒31之基礎構件32的表面設有任意圖案之溝。藉由設置溝，供給之處理液通過溝內部，可在觸媒31表面與處理對象的基板WF表面之間有效供給處理液。一個實施形態中，亦可藉由黏合劑等將觸媒31之箔固定於由彈性材料構成的基礎構件32。此時，雖然基準面仿照處理對象之基板WF的表面形狀，不過可抑制因彈性體伸縮造成觸媒31剝落。另外，在第二圖中係1個處理頭30，不過亦可使用複數個處理頭30進行處理。此時，各處理頭30之觸媒31亦可相同，此外，亦可依處理對象之基板WF的露出材料而為不同觸媒。各處理頭30之觸媒31相同時，因為觸媒31覆蓋基板WF之面積增加，所以處理速度增加。此外，各處理頭30之觸媒31不同時，即使複數個蝕刻對象露出時，藉由各觸媒31作用，仍可調整個材料之蝕刻速度。
其次，噴嘴40係以在基板WF表面供給處理液PL之方式構成。此處，在第一圖、第二圖所示之實施形態中係1個噴嘴40，不過亦可配置複數個，此時，亦可依處理步驟而從各噴嘴40供給不同之處理液。此外，藉由從各噴嘴供給不同之處理液，並依處理步驟改變來自各噴嘴40之處理液的供給流量，亦可改變混合之處理液的成分比。此外，從複數個噴嘴40供給處理液時，亦可依處理步驟藉由選擇從各噴嘴供給之處理液而使處理液的成分變化。此外，蝕刻處理後，在基板處理裝置10中進行基板WF表面之清洗時，亦可從噴嘴40供給清洗用藥劑及水。在一個實施形態中，處理液可為混合包含具有氧化性之化合物的液體與電解質的液體。包含具有氧化性之化合物的液體之一個例子可包含過氧化氫及臭氧水的至少1個。混合之電解質可包含酸性電解質、中性電解質、及鹼性電解質之至少1個。酸性電解質例如可包含鹽酸、硝酸、硫酸、磷酸等無機酸、包含檸檬酸、草酸、甲酸、醋酸等脂肪酸之水溶性有機酸的至少1個。中性電解質例如可包含氯化鉀、氯化鈉、及硫酸鈉之至少1個。鹼性電解質例如可包含氫氧化鉀、氫氧化鈉、氫氧化鈣等無機酸、氨等任意有機物之至少1個。處理液之pH值應在1以上，14以下的範圍內作調整。另外，依處理步驟而使用複數種成分或是成分比不同的處理液時，亦可在各處理步驟之間插入清洗基板WF表面之步驟。藉由設置清洗步驟，可防止在前面步驟使用之處理液與在下一個步驟使用的處理液混合。此外，就各處理液，亦可藉由無圖示之溫度控制機構來調節各處理液之溫度。
其次，手臂50係構成藉由驅動部亦即致動器（省略圖示）可以旋轉中心51為中心而搖動，或是構成可上下移動。此處，本實施例中，因為觸媒31比基板WF小，所以全面蝕刻處理基板WF時，處理頭30係在整個基板WF上搖動。此處，該CARE法因為係僅在觸媒接觸於基板WF之接觸部產生蝕刻，所以在基板WF之各區域，基板WF與觸媒31之接觸時間的基板WF面內分布大為影響在基板WF各區域之蝕刻量的晶圓面內分布。關於此，藉由使手臂50在晶圓面內之搖動速度為可變，可將接觸時間之分布均勻化。具體而言，係將手臂50在基板WF面內之搖動範圍分割成複數個區間，而在各區間控制搖動速度。另外，在手臂50之前端（與旋轉中心51相反側之端部）可旋轉地安裝有處理頭30。
在第二圖所示之實施形態中，基板處理裝置10具備以接觸於配置在工作台20上之基板WF表面的導電層之方式而構成的複數個電極22。電極22例如以均等之間隔在基板WF之周方向配置複數個。電極22係以與工作台20一起旋轉之方式構成。因而，由於電極22與基板WF不相對移動，因此可降低電極22對基板WF表面造成損傷的風險。在一個實施形態中，電極22亦可固定於工作台20。如圖示，電極22係以電性連接於電源25之方式構成。關於極性，在一個實施形態中，電極22係連接於電源25的正極，保持於處理頭30之觸媒31電性連接於電源25的負極。但是，依蝕刻對象材料之基板WF的露出狀況，亦可使極性變化。藉由本構成，基板處理裝置10可從電極22通過基板WF之導電層使電流流至觸媒31。藉由電流流過基板WF與觸媒，藉由CARE之蝕刻加上藉由電解反應的蝕刻可進行更高效率之處理。另外，一般而言，電解蝕刻時，處理對象之基板的導電層與相對電極為了防止電性短路通常是分離，不過本申請案之發明人藉由實驗確認在本揭示之CARE中，即使在電性短路狀態下，藉由對基板與觸媒賦予電壓，蝕刻速度會變化。另外，該饋電方式係電極22為了防止與基板WF表面之導電層的接觸部以外與處理液接觸，亦可配置樹脂材料等之被覆材，不過無圖示，此外，亦可在電極22之基板WF中心側圓周狀地配置防止接觸處理液的密封材。電極22與基板WF表面之導電層的接觸部以外與處理液接觸時，經由處理液中之離子而形成電路，有可能在與基板WF表面之導電層的接觸部附近發生異常之電解蝕刻，或是因為電極22本身被蝕刻而產生饋電不良，藉由配置該被覆材或密封材可抑制異常之電解蝕刻。另外，電極22之材料應為具有導電性並且對處理液具有耐蝕刻性。
第三圖係概略顯示一種實施形態之基板處理裝置10的電性構成側視圖。第三圖所示之實施形態中，電極22設於處理頭30之內部，並以與配置在工作台20上之基板WF表面的導電層接觸且饋電之方式配置。第三圖所示之實施形態中，電極22係配置於處理頭30的下端中心。第三圖所示之實施形態中，電極22可旋轉地構成，並以追隨工作台20與處理頭30之相對運動而旋轉的方式構成。因而，由於電極22與基板WF不相對移動，因此可降低電極22對基板WF表面造成損傷的風險。如圖示，處理頭30內之電極22係以與電源25電性連接之方式構成，且電極22連接於電源25之正極。另外，保持於處理頭30之觸媒31則電性連接於電源25之負極。因而，基板處理裝置10可從電極22通過基板WF之導電層使電流流至觸媒31。藉由電流流過基板WF與觸媒，藉由CARE之蝕刻加上藉由電解反應的蝕刻可進行更高效率之處理。另外，該饋電方式係電極22為了防止與基板WF表面之導電層的接觸部以外與處理液接觸，亦可配置防止處理液侵入之密封材，不過無圖示。電極22與基板WF表面之導電層的接觸部以外與處理液接觸時，經由處理液中之離子而形成電路，有可能在與基板WF表面之導電層的接觸部附近發生異常之電解蝕刻，或是因為電極22本身被蝕刻而產生饋電不良，藉由配置該密封材可抑制異常之電解蝕刻。另外，電極22之材料應為具有導電性並且對處理液具有耐蝕刻性。此外，第三圖所示之實施形態中係1個電極22，不過其他實施形態亦可具有複數個電極22。此因，處理頭30為了全面處理基板WF而在基板WF之面內移動時，若僅1個電極22，藉由移動位置確保與基板WF表面之導電層的接觸有困難，藉由具有複數個電極22，則確保與電極22之導電層的接觸容易。此外，第三圖所示之實施形態中，電極22係固定於處理頭30內部的構造，不過其他實施形態亦可配置於處理頭30之外周部，再者，在一個實施形態中，電極22亦可係在與處理頭30分開之位置與基板WF的導電層接觸，並遵循相對運動的構造。
第四圖係概略顯示一種實施形態之基板處理裝置10的電性構成側視圖。第四圖所示之實施形態中，電極22設於處理頭30之內部。第四圖所示之實施形態中，電極22係靠近配置於工作台20上之基板WF的表面，不過是以不與基板WF接觸的方式配置。第四圖所示之實施形態中，電極22配置於處理頭30之下端中心。第四圖所示之實施形態中，由於電極22不與基板WF接觸，因此可降低電極22對基板WF表面造成損傷之風險。如圖示，處理頭30內之電極22係以電性連接於電源25之方式構成，電極22連接於電源25之正極。另外，保持於處理頭30之觸媒31電性連接於電源25的負極。第四圖所示之實施形態中，處理液包含電解質。因而，基板處理裝置10可從電極22經由處理液中之離子，而間接地使電流從基板WF的導電層流至觸媒31。藉由電流流過基板WF與觸媒，藉由CARE之蝕刻加上藉由電解反應的蝕刻可進行更高效率之處理。另外，第四圖係1個電極22，不過亦可具有複數個。此因，處理頭30為了全面處理基板WF而在基板WF之面內移動時，若僅1個電極22，因為有時藉由移動位置與基板WF表面之導電層經由處理液而相對有困難，藉由具有複數個電極22，則與導電層經由處理液相對容易。此外，第四圖係電極22固定於處理頭30內部的構造，不過亦可配置於處理頭30之外周部，再者，在與處理頭30分開之位置，亦可經由處理液而與基板WF之導電層相對。
此處，施加於觸媒31與基板WF之間的電壓依饋電方式而異，例如，第二圖及第三圖所示之實施形態的情況，與第四圖所示之實施形態的情況不同。因為第四圖所示之實施形態的情況，在觸媒31與基板WF之導電層的接觸部、及基板WF之導電層與電極22的相對部之兩處，電流經由處理液中之離子而流動，其電路與第二圖及第三圖所示之實施形態的基板WF之導電層與電極22接觸的方式不同。另外，關於施加電壓，依基板WF之導電層與電極22之間產生的電解反應而異，例如使用水之電分解反應時，係以在基板WF的導電層與電極22之間達到理論電解電壓1.23V以上的電壓之方式調整電源電壓。不過，施加電壓過大時，在基板WF之導電層的表面附近，除了主要反應的蝕刻反應之外，還會發生產生氣體等的副反應，造成電流效率降低以及因產生之氣體會 阻礙對導電層表面供給處理液。因而，在觸媒31與基板WF之間施加的電壓應為10V以下，更宜為5V以下。此外，由於通常知道電解蝕刻中之蝕刻速度與電流密度成正比，因此，露出之蝕刻對象材料為單一時，以及即使複數個蝕刻對象材料露出而面積比一定時，亦可以電流值為一定之方式來控制電源25。另外，即使複數個蝕刻對象材料露出，而面積比在處理時變化時，因各材料之電流密度藉由該面積比之變化而變化，造成電流密度變化，進而導致蝕刻速度控制困難。此種情況下，應該以電壓值為一定之方式控制電源25。
調整器60係以在指定之時機（Timing）調整觸媒31表面的方式構成。該調整器60配置於保持在工作台20上之基板WF的外部。保持於處理頭30之觸媒31可藉由手臂50而配置於調整器60上。
第二圖所示之實施形態中，調整器60具備摩擦清洗部61。摩擦清洗部61具有海綿、刷子等洗滌構件，並在從清洗液供給部62供給之調整液存在下摩擦清洗觸媒31。關於此時處理頭30與摩擦清洗部61之洗滌構件的接觸，係藉由處理頭30側或摩擦構件之上下運動來達成。此外，調整時，是使處理頭30或摩擦清洗部61之洗滌構件的至少一方進行旋轉等之相對運動。藉此，除了可使附著了蝕刻生成物之觸媒31的表面恢復成活性狀態之外，還可抑制基板WF之被處理區域受到蝕刻生成物的損傷。
調整器60不限於上述構成，可採用各種構成。例如，該摩擦清洗部61中之調整液基本上用水即可，不過有些蝕刻生成物僅藉摩擦清洗不易除去。此時之清洗液亦可供給可除去蝕刻生成物之藥劑。例如，蝕刻生成物係矽酸鹽（SiO2 ）情況下，亦可使用氟化氫酸作為藥劑。或是，調整器60亦可具備利用電解作用除去觸媒31表面之蝕刻生成物的方式而構成的電解再生部。具體而言，電解再生部亦可以具有可與觸媒31電性連接而構成之電極，藉由在觸媒與電極之間施加電壓，而除去附著於觸媒31表面之蝕刻生成物的方式構成。電解反應與藉由調整液除去蝕刻生成物之反應相同時，可藉由電能促進調整速度，此外，電解反應為與藉由調整液除去蝕刻生成物之反應是不同的反應時，藉由調整液之蝕刻反應再加上電解反應，使調整速度增加，可在短時間調整觸媒31。
或是，調整器60亦可具備藉由重新鍍覆觸媒31而再生觸媒31之方式構成的鍍覆再生部。該鍍覆再生部係構成具有可與觸媒31電性連接而構成的電極，將觸媒31浸漬於包含再生用觸媒之液體中的狀態下，藉由在觸媒31與電極之間施加電壓，來鍍覆再生觸媒31之表面。
控制裝置90控制基板處理裝置10之全部動作。控制裝置90可由一般通用電腦及專用電腦等構成。此外，控制裝置90亦控制關於基板WF之蝕刻處理條件的參數。此種參數例如有處理頭30之旋轉、角度旋轉等運動條件；觸媒31與基板WF之接觸壓力；手臂50的搖動條件；來自噴嘴40之處理液流量及處理液溫度等的供給條件；在基板WF與觸媒31之間賦予的電位條件；或是調整器60對觸媒表面之調整條件。
第五圖係顯示一種實施形態之基板處理方法的流程圖。此外，第六圖係概略顯示一種實施形態之基板處理方法處理基板過程的剖面圖。如第六圖所示，基板WF包含絕緣膜層102。如圖示，基板WF係在形成於絕緣膜層102之溝中經由障壁金屬層106埋入配線金屬層108的構造。絕緣膜層102例如係矽氧化物或低介電常數材料。在絕緣膜層102上形成有溝104。在絕緣膜層102表面形成有障壁金屬層106。障壁金屬層106例如係鉭（Ta）、鈦（Ti）、氮化鉭（TaN）、氮化鈦（TiN）、鈷（Co）等。並在障壁金屬層106上形成有配線金屬層108。配線金屬層108例如係釕（Ru）、鈷（Co）、銅（Cu）、鎢（W）等。
如第六圖所示，將絕緣膜層102中埋入配線金屬層108之基板平坦化時，需要將配線金屬層108、障壁金屬層106、及絕緣膜層102同時平坦化。第五圖所示之處理方法中，係藉由CARE法將第六圖所示之基板平坦化。基板平坦化時，亦可使用上述任意構成之基板處理裝置10。基板處理裝置10之動作藉由控制裝置90來控制。
首先，使基板WF保持於工作台20之上。其次，藉由噴嘴40在基板WF上供給處理液。其次，藉由手臂50以使保持於處理頭30之觸媒31配置於基板WF上之指定位置的方式移動。然後，藉由處理頭30之上下運動使基板WF之表面與觸媒接觸，並以達到指定之接觸壓力的方式進行調整。此外，在使基板WF與觸媒31接觸之前、與接觸同時或接觸後，使基板WF與觸媒31相對運動。例如，使工作台20與處理頭30旋轉，或是使手臂50搖動。此外，在使基板WF與觸媒31接觸之前、與接觸同時或接觸後，在電極22與觸媒31之間賦予電壓。
在處理液存在下使觸媒31接觸於基板WF，藉由觸媒作用生成蝕刻劑，藉由所生成之蝕刻劑作用於基板WF的表面，來蝕刻除去基板WF之表面。將第六圖所示之基板WF平坦化時，首先，配線金屬層108接觸於觸媒31而蝕刻除去配線金屬層108。此外，本實施形態中，在觸媒31與接觸於基板WF表面的電極22之間施加有電壓，因為基板WF表面之配線金屬層108係導電性，所以電流從基板WF表面流入觸媒31。因而，在通常藉由CARE之蝕刻進一步加上電解蝕刻的作用，可更高效率地除去基板WF之表面。此外，藉由控制施加之電壓的大小亦可控制蝕刻速度。此外，例如藉由除去配線金屬層108及障壁金屬層106，基板之大部分成為絕緣膜層102，即使在觸媒31與基板WF之間無電流流動時，藉由在觸媒31與基板WF之間賦予電位來改變觸媒31之表面狀態，因為有抑制吸附處理液中之離子及觸媒31變質的作用，所以在觸媒31與基板WF之間賦予電位時是有效的。
第六圖所示之實施形態中，藉由電流從基板流入觸媒之狀態的CARE，首先除去配線金屬層108，其次同時除去配線金屬層108及障壁金屬層106，最後同時除去配線金屬層108、障壁金屬層106、及絕緣膜層102。並依處理對象之基板而適當選擇觸媒31之種類、處理液之種類及濃度、施加之電壓、處理時間等。
第七圖係概略顯示一種實施形態之基板處理方法處理基板過程的剖面圖。如第七圖所示，處理對象之基板WF與第六圖所示的基板WF相同。
本實施形態處理基板時大致上分成兩個步驟。首先，在步驟（1）中，除去基板WF表面之配線金屬層108的一部分。在步驟（1）中，於障壁金屬層106露出之前除去配線金屬層108。例如，在步驟（1）中，除去配線金屬層108，直至配線金屬層108之厚度達到10nm程度。步驟（1）亦可藉由CMP除去配線金屬層108。或是，步驟（1）亦可藉由上述之施加電流的CARE來除去配線金屬層108。其次，在步驟（2）中，藉由上述之施加電流的CARE除去殘留之配線金屬層108，其次同時除去配線金屬層108及障壁金屬層106，最後，同時除去配線金屬層108、障壁金屬層106、及絕緣膜層102之一部分。本實施形態中，步驟（1）係以除去率比步驟（2）大之條件進行基板處理。藉由CARE進行步驟（1）及步驟（2）時，處理條件之至少1個為不同的條件。處理條件例如係觸媒之種類、處理液之種類及濃度、及電壓之大小。在步驟（1）中，由於僅除去配線金屬層108，因此只要是可除去配線金屬層108的處理條件即可。在步驟（2）中，由於要除去配線金屬層108、障壁金屬層106、及絕緣膜層102，因此需要具備可除去此等之處理條件。此外，步驟（1）及步驟（2）皆藉由CARE進行時，亦可使用不同之基板處理裝置10，或是亦可使用相同之基板處理裝置10。例如，藉由以具備保持不同之觸媒31的2個處理頭30之方式構成基板處理裝置10，可執行藉由相同基板處理裝置10而使用不同觸媒31之CARE。
第八圖係概略顯示一種實施形態之基板處理方法處理基板過程的剖面圖。如第八圖所示，處理對象之基板WF與第六圖所示的基板WF相同。
本實施形態處理基板時大致上分成兩個步驟。首先，在步驟（1）中，將基板WF表面之配線金屬層108除去，直至障壁金屬層106露出。步驟（1）亦可藉由CMP除去配線金屬層108。或是，步驟（1）亦可藉由如上述之施加電流的CARE除去配線金屬層108。步驟（1）之處理條件只要是可除去配線金屬層108之條件即可，亦可並非可除去障壁金屬層106之條件，亦可係可除去障壁金屬層106之條件。其次，在步驟（2）中，藉由上述之施加電流的CARE除去露出於表面之障壁金屬層106，其次同時除去配線金屬層108、障壁金屬層106、及絕緣膜層102。本實施形態中，步驟（1）係以除去率比步驟（2）大之條件進行基板的處理。藉由CARE進行步驟（1）及步驟（2）時，處理條件之至少1個為不同的條件。處理條件例如係觸媒之種類、處理液之種類及濃度、及電壓之大小。在步驟（1）中，由於主要僅除去配線金屬層108，因此只要是可除去配線金屬層108的處理條件即可。在步驟（2）中，由於要除去配線金屬層108、障壁金屬層106、及絕緣膜層102，因此需要具備可除去此等之處理條件。此外，執行步驟（1）及步驟（2）時，亦可使用不同之基板處理裝置10，或是亦可使用相同之基板處理裝置10。例如，藉由以具備保持不同之觸媒31的2個處理頭30之方式構成基板處理裝置10，可執行藉由相同基板處理裝置10而使用不同觸媒31之CARE。
第九圖係概略顯示一種實施形態之基板處理方法處理基板過程的剖面圖。如第九圖所示，處理對象之基板WF與第六圖所示的基板WF相同。
本實施形態處理基板時大致上分成3個步驟。首先，在步驟（1）中，將基板WF表面之配線金屬層108除去，直至障壁金屬層106露出。步驟（1）亦可藉由CMP除去配線金屬層108。或是，步驟（1）亦可藉由如上述之施加電流的CARE除去配線金屬層108。步驟（1）之處理條件只要是可除去配線金屬層108之條件即可。其次，在步驟（2）中，藉由上述之施加電流的CARE除去障壁金屬層106及配線金屬層108，直至絕緣膜層102露出於表面。步驟（2）之處理條件只要是可除去障壁金屬層106及配線金屬層108之條件即可，不需要係可除去絕緣膜層102之條件。其次，在步驟（3）中，藉由上述之施加電流的CARE同時除去配線金屬層108、障壁金屬層106、及絕緣膜層102。本實施形態中，步驟（1）係以除去率比步驟（2）及步驟（3）大之條件進行基板的處理。在步驟（1）～（3）中，處理條件之至少1個為不同的條件。處理條件例如係觸媒之種類、處理液之種類及濃度、及電壓之大小。在步驟（1）中，由於主要僅除去配線金屬層108，因此只要是可除去配線金屬層108的處理條件即可。在步驟（2）中，由於除去配線金屬層108、障壁金屬層106，因此需要可除去此等之處理條件。在步驟（3）中，由於除去配線金屬層108、障壁金屬層106、及絕緣膜層102，因此需要可除去此等之處理條件。此外，執行步驟（1）～步驟（3）時，亦可使用不同之基板處理裝置10，或是亦可使用相同之基板處理裝置10。例如，藉由以具備保持不同之觸媒31的2個或3個處理頭30之方式構成基板處理裝置10，可執行藉由相同基板處理裝置10而使用不同觸媒31之CARE。
藉由CARE處理基板時，由於會在觸媒31之表面附著蝕刻生成物，導致蝕刻性能逐漸老化。因此，亦可在指定之時機進行觸媒31的調整。在上述之基板處理裝置10中，可使處理頭30退開到調整器60，來實施觸媒31的調整。指定之時機可為蝕刻處理之間隙時（將處理後之基板WF從工作台20搬出，並將未處理之基板WF配置於工作台20之間的期間），或是每次經過預定之運轉時間等。
以上，係依據幾個例子說明本發明之實施形態，不過上述發明之實施形態係為了容易理解本發明者，而並非限定本發明者。本發明在不脫離其旨趣範圍內可變更、修改，並且本發明當然包含其等效物。此外，在可解決上述問題之至少一部分的範圍，或是可達到效果之至少一部分的範圍內，申請專利範圍及說明書所記載之各元件可任意組合或省略。
從上述實施形態至少可掌握以下之技術性思想。 [形態1]形態1提供一種基板處理方法，前述基板在至少一部分區域，從下起依序形成有形成了溝之絕緣膜層、障壁金屬層、及配線金屬層，該方法，（1）在前述基板表面露出前述配線金屬層之狀態下，具有除去前述基板表面之步驟；（2）在前述基板表面露出前述金屬配線層及前述障壁金屬層之狀態下，具有除去前述基板表面之步驟；（3）在前述基板表面露出前述金屬配線層、前述障壁金屬層、及前述絕緣膜層之狀態下，具有以下步驟：使前述基板表面與觸媒接觸；在前述觸媒與前述基板表面之間供給處理液；及在前述觸媒與前述基板表面之間施加電壓或流過電流。
[形態2]形態2如形態1之方法，其中（2）在前述基板表面露出前述金屬配線層及前述障壁金屬層之狀態下，具有以下步驟：使前述基板表面與觸媒接觸；在前述觸媒與前述基板表面之間供給處理液；及在前述觸媒與前述基板表面之間流過電流。
[形態3]形態3如形態1或形態2之方法，其中（1）在前述基板表面露出前述配線金屬層之狀態下，具有以下步驟：使前述基板表面與觸媒接觸；在前述觸媒與前述基板表面之間供給處理液；及在前述觸媒與前述基板表面之間流過電流。
[形態4]形態4如形態2之方法，其中（2）在前述基板表面露出前述金屬配線層及前述障壁金屬層之狀態下，使用於處理前述基板之觸媒、處理液、及電流中的至少1個條件，與（3）在前述基板表面露出前述金屬配線層、前述障壁金屬層、及前述絕緣膜層之狀態下，使用於處理前述基板之觸媒、處理液、及電流的條件不同。
[形態5]形態5如形態3之方法，其中（1）在前述基板表面露出前述配線金屬層之狀態下，使用於處理前述基板之觸媒、處理液、及電流中的至少1個條件，與（3）在前述基板表面露出前述金屬配線層、前述障壁金屬層、及前述絕緣膜層之狀態下，使用於處理前述基板之觸媒、處理液、及電流的條件不同。
[形態6]形態6如形態1至形態5中任何一個形態之方法，其中前述觸媒具有由釕（Ru）、銠（Rh）、鈀（Pd）、銀（Ag）、銥（Ir）、鉑（Pt）、及金（Au）構成之群中的至少1個。
[形態7]形態7如形態1至形態5中任何一個形態之方法，其中前述觸媒具有由釕（Ru）、銠（Rh）、鈀（Pd）、銀（Ag）、銥（Ir）、鉑（Pt）、及金（Au）構成之群中的1個為主要成分之合金。
[形態8]形態8如形態1至形態7中任何一個形態之方法，其中具有藉由濺鍍法、化學氣相蒸鍍法（CVD）、蒸鍍法、及鍍覆法之任何1個方法在彈性構件表面形成觸媒的步驟。
[形態9]形態9如形態1至形態8中任何一個形態之方法，其中前述障壁金屬層及配線金屬層包含釕（Ru）、鈷（Co）、銅（Cu）、鉬（Mo）、鉭（Ta）、及氮化鈦（TiN）之至少1個。
[形態10]形態10如形態1至形態9中任何一個形態之方法，其中前述處理液包含具有氧化性之化合物的液體、及電解質。
[形態11]形態11如形態10之方法，其中前述電解質包含鹽酸、硝酸、硫酸、磷酸、檸檬酸、草酸、甲酸、醋酸、氫氧化鉀、氫氧化鈉、氫氧化鈣、氨、氯化鉀、氯化鈉、及硫酸鈉之至少1個。
[形態12]形態12如形態1至形態11中任何一個形態之方法，其中具有進行前述觸媒之調整的步驟。
[形態13]形態13如形態12之方法，其中具有使前述觸媒浸漬於調整液之步驟。
[形態14]形態14如形態13之方法，其中在使前述觸媒浸漬於調整液之狀態下，具有在前述觸媒與調整用電極之間施加電壓的步驟。
1:機器人 2:機器人 10:基板處理裝置 20:工作台 21:牆壁 22:電極 25:電源 30:處理頭 31:觸媒 32:基礎構件 40:噴嘴 50:手臂 60:調整器 61:摩擦清洗部 62:清洗液供給部 90:控制裝置 102:絕緣膜層 104:溝 106:障壁金屬層 108:配線金屬層 PL:處理液 WF:基板
第一圖係一種實施形態之基板處理裝置的概略俯視圖。 第二圖係第一圖所示之基板處理裝置的側視圖。 第三圖係概略顯示一種實施形態之基板處理裝置的電性構成側視圖。 第四圖係概略顯示一種實施形態之基板處理裝置的電性構成側視圖。 第五圖係顯示一種實施形態之基板處理方法的流程圖。 第六圖係概略顯示一種實施形態之基板處理方法處理基板過程的剖面圖。 第七圖係概略顯示一種實施形態之基板處理方法處理基板過程的剖面圖。 第八圖係概略顯示一種實施形態之基板處理方法處理基板過程的剖面圖。 第九圖係概略顯示一種實施形態之基板處理方法處理基板過程的剖面圖。 第十圖係概略顯示一種實施形態之基板處理系統的方塊圖。

Claims (14)

  1. 一種基板處理方法， 前述基板在至少一部分區域，從下起依序形成有形成了溝之絕緣膜層、障壁金屬層、及配線金屬層，該方法具備： （1）在前述基板表面露出前述配線金屬層之狀態下，具有除去前述基板表面之步驟； （2）在前述基板表面露出前述金屬配線層及前述障壁金屬層之狀態下，具有除去前述基板表面之步驟； （3）在前述基板表面露出前述金屬配線層、前述障壁金屬層、及前述絕緣膜層之狀態下，具有以下步驟： 使前述基板表面與觸媒接觸； 在前述觸媒與前述基板表面之間供給處理液；及 在前述觸媒與前述基板表面之間施加電壓或流過電流。
  2. 如請求項1之方法，其中： （2）在前述基板表面露出前述金屬配線層及前述障壁金屬層之狀態下，具有以下步驟： 使前述基板表面與觸媒接觸； 在前述觸媒與前述基板表面之間供給處理液；及 在前述觸媒與前述基板表面之間流過電流。
  3. 如請求項1之方法，其中： （1）在前述基板表面露出前述配線金屬層之狀態下，具有以下步驟： 使前述基板表面與觸媒接觸； 在前述觸媒與前述基板表面之間供給處理液；及 在前述觸媒與前述基板表面之間流過電流。
  4. 如請求項2之方法，其中： （2）在前述基板表面露出前述金屬配線層及前述障壁金屬層之狀態下，使用於處理前述基板之觸媒、處理液、及電流中的至少1個條件，與（3）在前述基板表面露出前述金屬配線層、前述障壁金屬層、及前述絕緣膜層之狀態下，使用於處理前述基板之觸媒、處理液、及電流的條件不同。
  5. 如請求項3之方法，其中： （1）在前述基板表面露出前述配線金屬層之狀態下，使用於處理前述基板之觸媒、處理液、及電流中的至少1個條件，與（3）在前述基板表面露出前述金屬配線層、前述障壁金屬層、及前述絕緣膜層之狀態下，使用於處理前述基板之觸媒、處理液、及電流的條件不同。
  6. 如請求項1之方法，其中： 前述觸媒具有由釕（Ru）、銠（Rh）、鈀（Pd）、銀（Ag）、銥（Ir）、鉑（Pt）、及金（Au）構成之群中的至少1個。
  7. 如請求項1之方法，其中： 前述觸媒具有由釕（Ru）、銠（Rh）、鈀（Pd）、銀（Ag）、銥（Ir）、鉑（Pt）、及金（Au）構成之群中的1個為主要成分之合金。
  8. 如請求項1之方法，其中： 具有藉由濺鍍法、化學氣相蒸鍍法（CVD）、蒸鍍法、及鍍覆法之任何1個方法在彈性構件表面形成觸媒的步驟。
  9. 如請求項1之方法，其中： 前述障壁金屬層及配線金屬層包含釕（Ru）、鈷（Co）、銅（Cu）、鉬（Mo）、鉭（Ta）、及氮化鈦（TiN）之至少1個。
  10. 如請求項1之方法，其中 前述處理液包含具有氧化性之化合物的液體、及電解質。
  11. 如請求項10之方法，其中： 前述電解質包含鹽酸、硝酸、硫酸、磷酸、檸檬酸、草酸、甲酸、醋酸、氫氧化鉀、氫氧化鈉、氫氧化鈣、氨、氯化鉀、氯化鈉、及硫酸鈉之至少1個。
  12. 如請求項1之方法，其中： 具有進行前述觸媒之調整的步驟。
  13. 如請求項12之方法，其中： 具有使前述觸媒浸漬於調整液之步驟。
  14. 如請求項13之方法，其中： 在使前述觸媒浸漬於調整液之狀態下，具有在前述觸媒與調整用電極之間施加電壓的步驟。
TW109107176A 2019-03-14 2020-03-05 基板處理方法及基板處理裝置 TW202101674A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019047096A JP2020150156A (ja) 2019-03-14 2019-03-14 基板を処理する方法、および基板処理装置
JP2019-047096 2019-03-14

Publications (1)

Publication Number Publication Date
TW202101674A true TW202101674A (zh) 2021-01-01

Family

ID=72423400

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109107176A TW202101674A (zh) 2019-03-14 2020-03-05 基板處理方法及基板處理裝置

Country Status (3)

Country Link
US (1) US11069563B2 (zh)
JP (1) JP2020150156A (zh)
TW (1) TW202101674A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018047213A (ja) * 2016-09-15 2018-03-29 株式会社三洋物産 遊技機
JP2018047212A (ja) * 2016-09-15 2018-03-29 株式会社三洋物産 遊技機

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5007384B2 (ja) 2006-10-18 2012-08-22 株式会社荏原製作所 触媒支援型化学加工方法及び装置
JP5361306B2 (ja) * 2008-09-19 2013-12-04 Ｊｓｒ株式会社 化学機械研磨用水系分散体および化学機械研磨方法
US8673783B2 (en) * 2010-07-02 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Metal conductor chemical mechanical polish
JP6454326B2 (ja) * 2014-04-18 2019-01-16 株式会社荏原製作所 基板処理装置、基板処理システム、および基板処理方法

Also Published As

Publication number Publication date
US11069563B2 (en) 2021-07-20
JP2020150156A (ja) 2020-09-17
US20200294847A1 (en) 2020-09-17

Similar Documents

Publication Publication Date Title
TW541609B (en) Electro-chemical machining apparatus
US7655118B2 (en) Electrolytic processing apparatus and method
JP4513145B2 (ja) 半導体装置の製造方法および研磨方法
US6884724B2 (en) Method for dishing reduction and feature passivation in polishing processes
KR100849572B1 (ko) 전기·화학·기계적 연마를 이용한 기판의 평탄화
KR100741148B1 (ko) 반도체 소자의 제조 및 연마 방법, 및 연마 장치
US6720263B2 (en) Planarization of metal layers on a semiconductor wafer through non-contact de-plating and control with endpoint detection
TWI310718B (en) Conductive polishing pad with anode and cathode
JP2001203179A (ja) 金属ウェーハ平坦化方法及び装置を用いた高度電解研磨（ａｅｐ）
US8603319B2 (en) Methods and systems for removing materials from microfeature workpieces with organic and/or non-aqueous electrolytic media
TW202101674A (zh) 基板處理方法及基板處理裝置
TW201725287A (zh) 半導體裝置之製造裝置及製造方法
US20210187685A1 (en) Substrate processing apparatus, substrate processing method, and substrate processing system
JP2007189196A (ja) 研磨パッド及び研磨装置
JP4644954B2 (ja) 研磨装置
JP2006502310A (ja) 電解加工装置
KR20020022600A (ko) 기판도금장치 및 도금방법
US20080277787A1 (en) Method and pad design for the removal of barrier material by electrochemical mechanical processing
JP2008524434A (ja) 平坦化方法及び平坦化装置
JP2008160134A (ja) 基板処理方法
JP2001326204A (ja) 半導体装置の製造方法および研磨方法
JP2004015028A (ja) 基板処理方法及び半導体装置
JP2021101451A (ja) 基板処理装置
JP4233331B2 (ja) 電解加工方法及び装置
WO2003090965A1 (fr) Procede de polissage, dispositif de polissage, et procede de fabrication d'equipement a semi-conducteurs