JP2021179824A - 安定化電源回路 - Google Patents

Abstract

【課題】 応答性が高く、かつ、十分な位相余裕を有する安定化電源回路を提供する。【解決手段】 負荷１０３に電圧を出力するトランジスタＭ１と、トランジスタＭ１の出力電圧ＶＯＵＴに応じた電圧と基準電圧ＶＲＥＦとを差動増幅する差動増幅器１１０と、絶対値が１より大きなゲインを有し、差動増幅器１１０の出力信号を増幅してトランジスタＭ１の出力電流を制御する制御信号を出力する電流制御アンプ１２１と、トランジスタＭ１の出力電流に応じた電流を差動増幅器１１０に帰還させることにより、電流制御アンプ１２１によるトランジスタＭ１の出力電流の制御を抑制する帰還回路とを有する。【選択図】図１

Description

この発明は、負荷を定電圧駆動する安定化電源回路に関する。

出力電流の変動に対する出力電圧の変動が少なく、かつ、出力電流の変動に対する応答性が高い安定化電源回路が求められている。そこで、特許文献１に開示の技術では、差動増幅器により出力電圧の安定化制御を行う安定化電源回路において、出力電流に比例した電流を差動増幅器のテール電流として用いている。

また、特許文献２に開示された技術では、特許文献１と同様、出力電流に比例した電流を差動増幅器のテール電流として用いるとともに、同出力電流に比例した電流を差動増幅器の２つの出力ノードのうちの一方に注入している。

特開平３−１５８９１２号公報

特開２０１７−２０７９０２号公報

特許文献１に開示された技術によれば、高負荷時における出力電圧の安定化制御の応答性を改善することができる。しかし、この技術は、テール電流が増加することにより差動増幅器のゲインが増加するため、安定化制御のループの位相余裕を確保することが困難になる問題がある。

特許文献２に開示の技術によれば、出力電流に比例した電流を差動増幅器の２つの出力ノードのうちの一方に注入することにより、安定化制御のループのＤＣゲインが低下するため、同ループの位相余裕を改善することができる。しかし、ＤＣゲインを低下させることにより位相余裕を改善するだけでは、その改善の効果が十分でない。

この発明は、以上説明した事情に鑑みてなされたものであり、応答性が高く、かつ、十分な位相余裕を有する安定化電源回路を提供することを目的とする。

この発明は、負荷に電圧を出力する出力トランジスタと、前記出力トランジスタの出力電圧に応じた電圧と基準電圧とを差動増幅する差動増幅器と、絶対値が１より大きなゲインを有し、前記差動増幅器の出力信号を増幅して前記出力トランジスタの出力電流を制御する制御信号を出力する電流制御アンプと、前記出力トランジスタの出力電流に応じた電流を前記差動増幅器に帰還させることにより前記電流制御アンプによる前記出力トランジスタの出力電流の制御を抑制する帰還回路とを具備することを特徴とする安定化電源回路を提供する。

この安定化電源回路には、出力トランジスタ→差動増幅器→電流制御アンプ→出力トランジスタという第１のループと、電流制御アンプ→帰還回路→差動増幅器→電流制御アンプという第２のループとがある。第１のループでは、出力電圧の変動に応じて出力トランジスタに流れる出力電流を制御し、出力電圧を安定化する制御が行われる。この第１のループにおいて、電流制御アンプの入力ノードには寄生容量である入力容量があり、同電流制御アンプの出力ノードには寄生容量である出力容量がある。これらの入力容量および出力容量は、第１のループの閉ループ伝達関数に複数のポール（極）を生じさせる。そして、この安定化電源回路において、電流制御アンプは、第２のループにも含まれているため、第２のループの閉ループゲインにより、第１のループの閉ループ伝達関数における複数のポールの周波数が高域側にシフトされる。このため、第１のループの閉ループ伝達関数の位相余裕を改善することができる。

この発明の第１実施形態である安定化電源回路の構成を示す回路図である。 同実施形態の効果を示すボード線図である。 この発明の第２実施形態である安定化電源回路の構成を示す回路図である。 この発明の第３実施形態である安定化電源回路の構成を示す回路図である。

以下、図面を参照し、この発明の実施形態について説明する。

＜第１実施形態＞
図１はこの発明の第１実施形態である安定化電源回路１００の構成を示す回路図である。この安定化電源回路１００において、高電位電源線１０１には電源電圧ＶＤＤが与えられ、低電位電源線１０２は接地されている。ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor；金属−酸化膜−半導体構造の電界効果トランジスタであり、以下、単にトランジスタという）Ｍ１は、Ｐチャネルのトランジスタであり、ソースが高電位電源線１０１に接続されている。このトランジスタＭ１のドレインと低電位電源線１０２との間には、負荷１０３と、平滑化用の容量ＣＬが並列接続されている。トランジスタＭ１は、負荷１０３に対して出力電圧ＶＯＵＴを供給する出力トランジスタとして機能する。

また、トランジスタＭ１のドレインと低電位電源線１０２との間には、抵抗Ｒ１およびＲ２が直列接続されている。これらの抵抗Ｒ１およびＲ２は、出力電圧ＶＯＵＴに応じた電圧、具体的には出力電圧ＶＯＵＴに対して、抵抗Ｒ１およびＲ２の抵抗値からなる分圧比Ｒ２／（Ｒ１＋Ｒ２）を乗じた電圧を、抵抗Ｒ１およびＲ２の中間接続ノードから出力する分圧回路を構成している。

差動増幅器１１０は、トランジスタＭ１の出力電圧ＶＯＵＴに応じた電圧、具体的には分圧回路から出力される電圧（Ｒ２／（Ｒ１＋Ｒ２））・ＶＯＵＴと、基準電圧ＶＲＥＦとを差動増幅する増幅器である。この差動増幅器１１０は、ＰチャネルのトランジスタＭ３およびＭ４と、ＮチャネルのトランジスタＭ５およびＭ６と、定電流源１１１とを有する。

差動増幅器１１０において、トランジスタＭ３およびＭ４は、各々のソースが共通接続され、この共通接続ノードと高電位電源線１０１との間に定電流源１１１が接続されている。トランジスタＭ３のゲートには基準電圧ＶＲＥＦが与えられ、トランジスタＭ４のゲートには、抵抗Ｒ１およびＲ２からなる分圧回路の出力電圧（Ｒ２／（Ｒ１＋Ｒ２））・ＶＯＵＴが与えられる。また、トランジスタＭ３のドレインはトランジスタＭ５のドレインに接続され、トランジスタＭ４のドレインはトランジスタＭ６のドレインに接続されている。ここで、トランジスタＭ５およびＭ６のソースは、低電位電源線１０２に接続されている。また、トランジスタＭ５およびＭ６のゲートは、トランジスタＭ５のドレインに接続されている。すなわち、トランジスタＭ３およびＭ４の負荷であるトランジスタＭ５およびＭ６は、カレントミラーを構成している。

電流制御アンプ１２１は、入力ノードＡＩＮが、差動増幅器１１０の２つの出力ノードの一方、具体的にはトランジスタＭ４およびＭ６のドレイン同士の接続ノードに接続されている。また、電流制御アンプ１２１は、出力ノードＡＯＵＴがトランジスタＭ１のゲートに接続されている。電流制御アンプ１２１は、絶対値が１より大きいゲイン−Ａｖを有し、差動増幅器１１０の出力信号を増幅して、トランジスタＭ１の出力電流を制御する制御信号を出力する。

トランジスタＭ２は、Ｐチャネルのトランジスタであり、ソースが高電位電源線１０１に接続され、ゲートが電流制御アンプ１２１の出力ノードＡＯＵＴに接続され、ドレインが差動増幅器１１０の２つの出力ノードの他方、具体的にはトランジスタＭ３およびＭ５のドレイン同士の接続ノードに接続されている。このトランジスタＭ２は、電流制御アンプ１２１からの制御信号により制御された電流を差動増幅器１１０の２つの出力ノードのうちの一方に流し込む第１のトランジスタであり、出力トランジスタであるトランジスタＭ１に与えられるゲート電圧と同じゲート電圧が与えられる。このため、第１のトランジスタであるトランジスタＭ２は、出力トランジスタの出力電流に応じた電流を差動増幅器１１０に帰還させる帰還回路として機能する。
以上が本実施形態の構成である。

次に本実施形態の動作を説明する。安定化電源回路１００には、トランジスタＭ１→差動増幅器１１０→電流制御アンプ１２１→トランジスタＭ１という第１のループＬＰ１と、電流制御アンプ１２１→トランジスタＭ２（帰還回路）→差動増幅器１１０→電流制御アンプ１２１という第２のループＬＰ２とがある。

第１のループＬＰ１では、例えば出力電圧ＶＯＵＴが低下すると、差動増幅器１０１の出力信号のレベルが上がり、電流制御アンプ１２１の出力する制御信号のレベルが下がり、トランジスタＭ１の出力電流が増加する、という安定化制御が行われ、出力電圧ＶＯＵＴが安定化される。

一方、第２のループＬＰ２では、電流制御アンプ１２１の出力する制御信号のレベルが下がってトランジスタＭ１の出力電流が増加すると、トランジスタＭ２から差動増幅器１１０のトランジスタＭ５に流れ込む電流が増加し、トランジスタＭ６のコンダクタンスが増加し、電流制御アンプ１２１の入力ノードＡＩＮのレベルが下がり、電流制御アンプ１２１の出力する制御信号のレベルが上がるという制御が行われる。この第２のループＬＰ２における制御は、第１のループＬＰ１の電流制御アンプ１２１によるトランジスタＭ１の出力電流の制御を抑制する制御である。すなわち、本実施形態において、トランジスタＭ２は、トランジスタＭ１の出力電流に応じた電流を差動増幅器１１０に帰還させることにより、電流制御アンプ１２１によるトランジスタＭ１の出力電流の制御を抑制する帰還回路として機能する。

仮に第２のループＬＰ２が設けられていない場合、電流制御アンプ１２１は、第１のループＬＰ１内において、ゲイン−Ａｖのアンプとして機能する。しかしながら、本実施形態において電流制御アンプ１２１は、第１のループＬＰ１の他、第２のループＬＰ２にも属する。このため、電流制御アンプ１２１は、第１のループＬＰ１において、１／（Ａｖ＋α）倍されたゲインのアンプとして機能する。

ここで、αは電流制御アンプ１２１の出力ノードＡＯＵＴからトランジスタＭ２および差動増幅器１１０を経由して電流制御アンプ１２１の入力ノードＡＩＮに至るまでの経路のゲインであり、次式により与えられる。
α＝２０ｌｏｇ（ｇｍ２／（ｇｄ５＋ｇｄ３））−Ａｖ ……（１）
ただし、式（１）において、ｇｍ２はトランジスタＭ２のトランスコンダクタンス（あるいは相互コンダクタンス）、ｇｄ５はトランジスタＭ５のドレイン−ソース間コンダクタンス、ｇｄ３はトランジスタＭ３のドレイン−ソース間コンダクタンスである。

また、第１のループＬＰ１の閉ループ伝達関数において、第２のループＬＰ２は、電流制御アンプ１２１の入力ノードＡＩＮに介在する寄生容量である入力容量Ｃａｉｎを１／（Ａｖ＋α）倍にするとともに、出力ノードＡＯＵＴに介在する寄生容量である出力容量Ｃａｏｕｔを１／（Ａｖ＋α）倍にする。

このため、第１のループＬＰ１の閉ループ伝達関数において、入力ノードＡＩＮの容量により発生するポール周波数ｆｐａｉｎと、出力ノードＡＯＵＴの容量により発生するポール周波数ｆｐａｏｕｔは、次式により与えられる。
ｆｐａｉｎ
＝（Ａｖ＋α）／２π・（１／（ｇｄ５＋ｇｄ３））・Ｃａｉｎ ……（２）
ｆｐａｏｕｔ
＝（Ａｖ＋α）／２π・Ｚａｖ・Ｃａｏｕｔ ……（３）
ただし、式（３）において、Ｚａｖは電流制御アンプ１２１の出力インピーダンスである。

第１のループＬＰ１の閉ループ伝達関数が、トランジスタＭ１のトランスコンダクタンスｇｍ１と容量ＣＬにより定まる１次のポール周波数ｆｐ１＝ｇｍ１／２π／ＣＬを有する場合、上記式（２）のｆｐａｉｎまたは上記式（３）のｆｐａｏｕｔのうち低い方が２次のポール周波数ｆｐ２になる。

図２は本実施形態の効果を示すボード線図である。図２のボード線図において、上側は安定化電源回路１００の第１のループＬＰ１の閉ループ伝達関数のゲインＧの周波数特性であり、横軸が周波数、縦軸が閉ループ伝達関数のゲイン（絶対値）である。また、図２のボード線図において、下側は安定化電源回路１００の第１のループＬＰ１の閉ループ伝達関数の位相シフト量φの周波数特性であり、横軸が周波数、縦軸が閉ループ伝達関数の位相シフト量である。なお、本実施形態の効果を分かりやすくするため、図２には、本実施形態のゲインＧおよび位相シフト量φの周波数特性とともに、本実施形態からトランジスタＭ２を削除した比較例（すなわち、第２のループＬＰ２がない比較例）のゲインＧ’および位相シフト量φ’の周波数特性が示されている。

上側のゲインの周波数特性に示されているように、本実施形態では、第２のループＬＰ２を設けたことにより、第１のループＬＰ１のゲインＧが比較例のゲインＧ’に対してＡｖ＋α（ｄＢ）だけ低下した。具体的には、本実施形態では、Ａｖ＋α（ｄＢ）を４０（ｄＢ）＝１００倍とした。これにより閉ループゲインが０ｄＢとなる周波数が低下し、安定性が改善される。

下側の位相シフト量の周波数特性に示されているように、本実施形態では、第２のループＬＰ２を設けたことにより、２次のポール周波数ｆｐ２が高域側にシフトされた。これにより閉ループゲインが０ｄＢとなる周波数における位相余裕が増加し、安定性が改善される。また、本実施形態では、２次のポール周波数ｆｐ２が高域側にシフトされることにより、ユニティゲイン周波数が高くなり、負荷変動に対する応答性が改善される。

以上のように、本実施形態によれば、応答性が高く、かつ、十分な位相余裕を有する安定化電源回路が実現される。

＜第２実施形態＞
図３はこの発明の第２実施形態である安定化電源回路１００Ａの構成を示す回路図である。なお、図３において、上記第１実施形態（図１）に示された部分と同一の部分には共通の符号を付し、その説明を省略する。

本実施形態では、上記第１実施形態におけるトランジスタＭ２が削除され、その代わりに、ＰチャネルのトランジスタＭ７と、電流検出抵抗Ｒｄと、トランスコンダクタンスアンプ１３１とが設けられている。このＰチャネルのトランジスタＭ７と、電流検出抵抗Ｒｄと、トランスコンダクタンスアンプ１３１は、出力トランジスタであるトランジスタＭ１の出力電流に応じた電流を差動増幅器１１０に帰還させる帰還回路を構成している。

さらに詳述すると、トランジスタＭ７は、ソースが電流検出抵抗Ｒｄを介して高電位電源線１０１に接続され、ドレインが出力トランジスタであるトランジスタＭ１のドレインに接続されている。そして、トランジスタＭ７は、電流制御アンプ１２１から出力される制御信号がゲートに与えられる第２のトランジスタである。トランジスタＭ７のドレイン電流は電流検出抵抗Ｒｄに流れる。トランスコンダクタンスアンプ１３１は、電流検出抵抗Ｒｄの両端の電圧に比例した電流、すなわち、トランジスタＭ１の出力電流に比例した電流を差動増幅器１１０のトランジスタＭ６に流し込む。このように電流検出抵抗Ｒｄおよびトランスコンダクタンスアンプ１３１は、トランジスタＭ１の出力電流に比例した電流を差動増幅器１１０の２つの出力ノードのうちの一方に流し込む電流検出回路として機能する。

本実施形態においても、上記第１実施形態と同様な第１のループおよび第２のループが構成される。従って、本実施形態においても上記第１実施形態と同様な効果が得られる。

＜第３実施形態＞
図４はこの発明の第３実施形態である安定化電源回路１００Ｂの構成を示す回路図である。なお、図４において、上記第１実施形態（図１）に示された部分と同一の部分には共通の符号を付し、その説明を省略する。

上記第１実施形態では、出力トランジスタとしてＰチャネルのトランジスタＭ１が用いられた。これに対し、本実施形態では、出力トランジスタとして、ソースが低電位電源線１０２に接続されたＮチャネルのトランジスタＭ１１が用いられる。平滑化容量ＣＬは、このトランジスタＭ１１のドレインおよびソース間に接続される。また、負荷１０３は、トランジスタＭ１１のドレインと高電位電源線１０１との間に接続される。そして、抵抗Ｒ１およびＲ２からなる分圧回路は、この負荷１０３に対して並列接続される。

また、本実施形態では、第２のループを構成するためのトランジスタとして、上記第１実施形態のトランジスタＭ２に代えて、ソースが低電位電源線１０２に接続されたＮチャネルのトランジスタＭ１２が用いられる。このトランジスタＭ１２のドレインは、差動増幅器１１０のトランジスタＭ３およびＭ５のドレイン同士の共通接続ノードに接続されている。そして、トランジスタＭ１２のゲートには、電流制御アンプ１２１からの制御信号が与えられる。

本実施形態において、例えば負荷１０３に与えられる出力電圧（ＶＤＤ−ＶＯＵＴ）が減少すると、抵抗Ｒ１およびＲ２の共通接続ノードのレベルが上がり、トランジスタＭ４に流れる電流が減少し、トランジスタＭ３に流れる電流が増加し、トランジスタＭ５およびＭ６のコンダクタンスが増加し、電流制御アンプ１２１の入力レベルが下がり、制御信号のレベルが上がり、トランジスタＭ１１の出力電流が増加し、負荷１０３に与えられる出力電圧（ＶＤＤ−ＶＯＵＴ）が増加する、という第１のループによる安定化制御が行われる。

また、本実施形態では、電流制御アンプ１２１の入力レベルが下がって、制御信号のレベルが上がると、トランジスタＭ３からトランジスタＭ１２に流れ込む電流が増加し、トランジスタＭ３からトランジスタＭ５に流れ込む電流が減少し、トランジスタＭ６のコンダクタンスが減少し、電流制御アンプ１２１の入力レベルが上がる、という第２のループによる制御が行われる。この第２のループによる制御は、電流制御アンプ１２１によるトランジスタＭ１１の出力電流の制御を抑制する制御である。

このように、本実施形態においても、上記第１実施形態と同様な第１のループおよび第２のループによる制御が行われる。従って、本実施形態においても上記第１実施形態と同様な効果が得られる。

＜他の実施形態＞
以上、この発明の各実施形態について説明したが、この発明には、これ以外にも他の実施形態が考えられる。例えば次の通りである。

（１）上記各実施形態では、安定化電源回路を電界効果トランジスタにより構成したが、バイポーラトランジスタにより構成してもよい。

（２）上記各実施形態では、第２のループを設けたことにより位相余裕が改善されるので、高負荷時に差動増幅器１１０のテール電流を増加させ、応答性を高めてもよい。

１００，１００Ａ，１００Ｂ……安定化電源回路、１０１……高電位電源線、１０２……低電位電源線、１０３……負荷、ＣＬ……平滑化容量、１１０……差動増幅器、Ｒ１，Ｒ２……抵抗、Ｒｄ……電流検出抵抗、１１１……定電流源、Ｍ１〜Ｍ７，Ｍ１１，Ｍ１２……トランジスタ、１２１……電流制御アンプ。

Claims (3)

1. 負荷に電圧を出力する出力トランジスタと、
   前記出力トランジスタの出力電圧に応じた電圧と基準電圧とを差動増幅する差動増幅器と、
   絶対値が１より大きなゲインを有し、前記差動増幅器の出力信号を増幅して前記出力トランジスタの出力電流を制御する制御信号を出力する電流制御アンプと、
   前記出力トランジスタの出力電流に応じた電流を前記差動増幅器に帰還させることにより前記電流制御アンプによる前記出力トランジスタの出力電流の制御を抑制する帰還回路と
   を具備することを特徴とする安定化電源回路。
2. 前記帰還回路は、
   前記制御信号により制御された電流を前記差動増幅器の２つの出力ノードのうちの一方に流し込む第１のトランジスタを含む請求項１に記載の安定化電源回路。
3. 前記帰還回路は、
   前記制御信号が与えられる第２のトランジスタと、
   前記第２のトランジスタに流れる電流を検出し、検出した電流に比例した電流を前記差動増幅器の２つの出力ノードのうちの一方に流し込む電流検出回路と、を含む請求項１に記載の安定化電源回路。

Images