JP2021175132A - 電源切り替え装置 - Google Patents

Abstract

【課題】信号入力端子のプルダウンまたはプルアップに伴う電流リークを抑制する。【解決手段】電源選択装置は、複数の電源の何れかを選択するための選択信号が入力される信号入力端子と、選択信号に基づいて、電源出力ノードに接続される電源を替える電源切り替え回路と、信号入力端子に第１の抵抗素子を介して接続され、選択信号の入力がない場合に、オン状態となることにより信号入力端子の電位を所定の電位に固定するスイッチと、選択信号の電位が前記所定の電位と異なる場合に、選択信号に応じて選択された電源からの電力の供給を受けて動作する回路の動作状態を示す状態信号に基づいてスイッチをオフ状態に制御し、選択信号の入力がない場合にスイッチをオン状態に制御するスイッチ制御回路と、を含む。【選択図】図１

Description

本発明は、電源切り替え装置に関する。

入力端子に接続されたプルアップ抵抗またはプルダウン抵抗に流れる電流を抑制する技術として以下の技術が知られている。例えば特許文献１には、入力端子からの入力をプルアップ又はプルダウンするプルアップ／プルダウン回路を内蔵した半導体装置が記載されている。この半導体装置は、プルアップ／プルダウン回路と高電位電源又は低電位電源との電気的接続をオンまたはオフのいずれかの状態にするスイッチと、入力端子から入力される入力信号の論理レベルが、高電位電源又は低電位電源によって供給される信号の論理レベルと逆の論理レベルである場合には、スイッチ回路がオフ状態になるように制御するスイッチ制御回路と、を含む。

特開２００４−７２２３１号公報

複数の電源のうち使用する電源を切り替える電源切り替え装置は、複数の電源の何れかを選択するための選択信号が入力される信号入力端子を有する。電源切り替え装置においては、選択信号が入力されず、信号入力端子がオープンになる場合がある。この場合、信号入力端子の電位が不定となり、電源の選択動作が不安定となるおそれがある。そこで、選択信号が入力されない場合に、プルダウン抵抗またはプルアップ抵抗を用いて信号入力端子の電位を所定の電位に固定することが行われている。しかしながら、信号入力端子にプルダウン抵抗またはプルアップ抵抗を接続すると、プルダウンまたはプルアップする固定電位とは異なる電位の選択信号の入力時に、信号入力端子を介してプルダウン抵抗またはプルアップ抵抗にリーク電流が流れるピンリークが発生し、電力消費量が増大する。

本発明は、上記した点に鑑みてなされたものであり、信号入力端子のプルダウンまたはプルアップに伴う電流リーク（ピンリーク）を抑制することを目的とする。

本発明に係る電源切り替え装置は、複数の電源の何れかを選択するための選択信号が入力される信号入力端子と、前記選択信号に基づいて、電源出力ノードに接続される電源を替える電源切り替え回路と、前記信号入力端子に第１の抵抗素子を介して接続され、前記選択信号の入力がない場合に、オン状態となることにより前記信号入力端子の電位を所定の電位に固定するスイッチと、前記選択信号の電位が前記所定の電位と異なる場合に、前記選択信号に応じて選択された電源からの電力の供給を受けて動作する回路の動作状態を示す状態信号に基づいて前記スイッチをオフ状態に制御し、前記選択信号の入力がない場合に前記スイッチをオン状態に制御するスイッチ制御回路と、を含む。

本発明によれば、信号入力端子のプルダウンまたはプルアップに伴う電流リーク（ピンリーク）を抑制することが可能となる。

本発明の第１の実施形態に係る電源切り替え装置の構成の一例を示す図である。 本発明の第１の実施形態に係る電源切り替え装置の動作の一例を示すタイムチャートである。 本発明の第２の実施形態に係る電源切り替え装置の構成の一例を示す図である。

以下、本発明の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素及び部分には同一の参照符号を付与し、重複する説明は省略する。

［第１の実施形態］
図１は、本発明の第１の実施形態に係る電源切り替え装置１０の構成の一例を示す図である。電源切り替え装置１０は、信号入力端子１１に入力される選択信号ＰＳＥＬに基づいて、複数の電源を選択的に電源出力ノードｎ１に接続する機能を有する。複数の電源のうちの１つは、例えば、第１の電源入力端子１２に接続された外部電源装置（図示ぜず）であり、複数の電源のうちの他の１つは、例えば、第２の電源入力端子１３に接続された整流器（図示せず）である。電源切り替え装置１０は、信号入力端子１１、抵抗素子Ｒ１、スイッチ２０、スイッチ制御回路３０及び電源切り替え回路４０を備える。

信号入力端子１１には、複数の電源の何れかを選択するための選択信号ＰＳＥＬが入力される。本実施形態において、選択信号ＰＳＥＬの電位が電源レベル（ハイレベル）である場合、第１の電源入力端子１２に接続される外部電源装置（図示せず）が選択される。選択信号ＰＳＥＬの電位がグランドレベル（ローレベル）である場合、第２の電源入力端子１３に接続される整流器（図示せず）が選択される。

抵抗素子Ｒ１は、信号入力端子１１をプルダウンするプルダウン抵抗として機能するものであり、一端が信号入力端子１１に接続され、他端がスイッチ２０に接続されている。抵抗素子Ｒ１は、本発明における第１の抵抗素子の一例である。

スイッチ２０は、例えば、ｎチャネル型のトランジスタＮ１によって構成される。トランジスタＮ１は、ドレインが抵抗素子Ｒ１の他端に接続され、ソースがグランドラインに接続され、ゲートがスイッチ制御回路３０を構成するＮＡＮＤ回路３１の出力端に接続されている。すなわち、スイッチ２０は、抵抗素子Ｒ１を介して信号入力端子１１に接続されており、オン状態となることにより信号入力端子１１の電位をグランドレベルに固定する。

電源切り替え装置１０は、ＮＯＴ回路５１、５２を直列に接続して構成されるバッファ回路５０を有する。バッファ回路５０の入力端（ＮＯＴ回路５１の入力端）は信号入力端子１１に接続されている。バッファ回路５０の出力端（ＮＯＴ回路５２の出力端）は、中間ノードｎ２に接続されている。ＮＯＴ回路５１、５２の電源入力端は、第１の電源入力端子１２に接続された第１の電源入力ノードｎ３に接続されている。バッファ回路５０は、信号入力端子１１に入力される選択信号ＰＳＥＬの電位が電源レベル（ハイレベル）の場合、第１の電源入力端子１２に接続される外部電源装置（図示せず）から供給される電源電圧Ｖｅｘｔの電位と同じ電位（ハイレベル）の出力信号を中間ノードｎ２に出力する。一方、バッファ回路５０は、信号入力端子１１に入力される選択信号ＰＳＥＬの電位がグランドレベル（ローレベル）の場合、グランドレベル（ローレベル）の出力信号を中間ノードｎ２に出力する。

中間ノードｎ２には、抵抗素子Ｒ２の一端が接続されている。抵抗素子Ｒ２の他端は、グランドラインに接続されている。抵抗素子Ｒ２は、本発明における第２の抵抗素子の一例である。

電源切り替え回路４０は、ＮＯＴ回路４１、４２、ｐチャネル型のトランジスタＰ１〜Ｐ６、ｎチャネル型のトランジスタＮ２、Ｎ３及び抵抗素子Ｒ３〜Ｒ６を含んで構成されている。ＮＯＴ回路４１は入力端が中間ノードｎ２に接続され、出力端がトランジスタＰ１のゲートに接続され、電源入力端が第１の電源入力ノードｎ３に接続されている。ＮＯＴ回路４２は入力端が中間ノードｎ２に接続され、出力端がトランジスタＰ２のゲートに接続され、電源入力端が電源出力ノードｎ１に接続されている。トランジスタＰ１は、ソースが第１の電源入力ノードｎ３に接続され、ドレインがトランジスタＰ２のドレインに接続されている。トランジスタＰ２のソースは電源出力ノードｎ１に接続されている。

抵抗素子Ｒ３は、一端が第２の電源入力ノードｎ４に接続され、他端がトランジスタＮ２のドレイン及びトランジスタＰ５のゲートに接続されている。トランジスタＮ２は、ソースがグランドラインに接続され、ゲートが中間ノードｎ２に接続されている。トランジスタＰ５は、ソースが第２の電源入力ノードｎ４に接続され、ドレインが抵抗素子Ｒ４の一端及びトランジスタＰ３のゲートに接続されている。抵抗素子Ｒ４の他端はグランドラインに接続されている。トランジスタＰ３は、ソースが第２の電源入力ノードｎ４に接続され、ドレインがトランジスタＰ４のドレインに接続されている。

抵抗素子Ｒ５は、一端が電源出力ノードｎ１に接続され、他端がトランジスタＮ３のドレイン及びトランジスタＰ６のゲートに接続されている。トランジスタＮ３は、ソースがグランドラインに接続され、ゲートが中間ノードｎ２に接続されている。トランジスタＰ６は、ソースが電源出力ノードｎ１に接続され、ドレインが抵抗素子Ｒ６の一端及びトランジスタＰ４のゲートに接続されている。抵抗素子Ｒ６の他端はグランドラインに接続されている。トランジスタＰ４は、ソースが電源出力ノードｎ１に接続され、ドレインがトランジスタＰ３のドレインに接続されている。

電源切り替え回路４０は、選択信号ＰＳＥＬに基づいて、電源出力ノードｎ１に接続される電源を替える。例えば、選択信号ＰＳＥＬによって第１の電源入力端子１２に接続される外部電源装置（図示せず）が選択された場合、第１の電源入力ノードｎ３が電源出力ノードｎ１に接続される。この場合、第１の電源入力端子１２に入力される外部電源装置からの電源電圧Ｖｅｘｔが電源出力ノードｎ１に接続された電源出力端子１４から出力電圧Ｖｏｕｔとして出力される。一方、選択信号ＰＳＥＬによって第２の電源入力端子１３に接続される整流器が選択された場合、第２の電源入力ノードｎ４が電源出力ノードｎ１に接続される。この場合、第２の電源入力端子１３に入力される整流器からの電源電圧Ｖｒｅｃが電源出力端子１４から出力電圧Ｖｏｕｔとして出力される。

電源出力端子１４には、図示しない内部回路が接続されている。内部回路は、電源出力端子１４から出力される出力電圧Ｖｏｕｔの供給を受けて動作する。スイッチ制御回路３０には、この内部回路の動作状態を示す状態信号ＰＯＣが入力される。本実施形態において、状態信号ＰＯＣの電位は、内部回路の動作状態が安定状態となるまではグランドレベル（ローレベル）であり、内部回路の動作状態が安定状態となった場合に出力電圧Ｖｏｕｔの電位（ハイレベル）となる。内部回路は、例えば、出力電圧Ｖｏｕｔの電位とは異なる電位の内部電圧を生成するレギュレータであってもよく、内部電圧の電位が所定のレベルに達して安定した場合に、状態信号ＰＯＣの電位がハイレベルとなってもよい。内部回路及び電源切り替え装置１０は、同一の半導体基板に搭載されていてもよい。

スイッチ制御回路３０は、状態信号ＰＯＣに基づいてスイッチ２０を制御する。スイッチ制御回路３０は、ＮＡＮＤ回路３１を含んで構成されている。ＮＡＮＤ回路３１は、一方の入力端が中間ノードｎ２に接続され、他方の入力端が、状態信号ＰＯＣが入力される信号入力端子１５に接続され、出力端がスイッチ２０の制御端子であるトランジスタＮ１のゲートに接続され、電源入力端が第１の電源入力ノードｎ３に接続されている。なお、ＮＡＮＤ回路３１は、本発明における論理回路の一例である。

スイッチ制御回路３０は、選択信号ＰＳＥＬの電位が電源レベル（ハイレベル）であり且つ状態信号ＰＯＣの電位が電源レベル（ハイレベル）の場合にグランドレベル（ローレベル）の信号を出力する。この場合、スイッチ２０を構成するトランジスタＮ１はオフ状態となる。一方、スイッチ制御回路３０は、選択信号ＰＳＥＬ及び状態信号ＰＯＣの電位が上記以外の組み合わせとなる場合、電源レベル（ハイレベル）の信号を出力する。この場合、スイッチ２０を構成するトランジスタＮ１はオン状態となる。

なお、電源切り替え装置１０を構成する各トランジスタＮ１〜Ｎ３、Ｐ１〜Ｐ６としてＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）を用いることができるが、これに限定されるものではなく、例えばバイポーラトランジスタを用いることが可能である。

以下において以下の第１〜第５の各ケースにおける、電源切り替え装置１０の動作について説明する。

［１］Ｖｅｘｔ：印加、Ｖｒｅｃ：印加、ＰＳＥＬ：ハイレベル
第１のケースは、第１の電源入力端子１２に外部電源装置（図示せず）からの電源電圧Ｖｅｘｔが入力され、第２の電源入力端子１３に整流器（図示せず）からの電源電圧Ｖｒｅｃが入力され、信号入力端子１１に電源レベル（ハイレベル）の選択信号ＰＳＥＬが入力されるケースである。なお、初期状態において、内部回路は停止しており、状態信号ＰＯＣの電位はグランドレベル（ローレベル）であるものとする。従って、初期状態において、ＮＡＮＤ回路３１の出力信号の電位は電源レベル（ハイレベル）であり、トランジスタＮ１はオン状態である。トランジスタＮ１がオン状態となることで、抵抗素子Ｒ１には電流が流れる。すなわち、初期状態において、信号入力端子１１に電流が流れ込むピンリークが発生する。

第１のケースでは、信号入力端子１１に電源レベル（ハイレベル）の選択信号ＰＳＥＬが入力されるので、中間ノードｎ２の電位は電源レベル（ハイレベル）となる。これにより、ＮＯＴ回路４１、４２の出力信号はグランドレベル（ローレベル）となり、トランジスタＰ１及びＰ２がオン状態となる。また、トランジスタＮ２、Ｎ３がオン状態、トランジスタＰ５、Ｐ６がオン状態となるので、トランジスタＰ３、Ｐ４がオフ状態となる。これにより、電源出力ノードｎ１は、第１の電源入力ノードｎ３に接続され、第２の電源入力ノードｎ４からは切り離される。すなわち、電源出力ノードｎ１は、第１の電源入力端子１２に接続された外部電源装置（図示せず）に接続され、外部電源装置からの電源電圧Ｖｅｘｔが、電源出力端子１４から出力電圧Ｖｏｕｔとして出力される。

出力電圧Ｖｏｕｔの供給を受けて動作する内部回路（図示せず）の動作状態が安定すると、状態信号ＰＯＣの電位が電源レベル（ハイレベル）となる。これにより、ＮＡＮＤ回路３１の出力信号の電位がグランドレベル（ローレベル）に遷移する。これにより、トランジスタＮ１がオフ状態となり、信号入力端子１１におけるピンリークが解消される。

図２は、第１のケースにおける電源切り替え装置１０の動作の一例を示すタイムチャートである。図２に示すように、時刻ｔ１において、出力電圧Ｖｏｕｔが内部回路（図示せず）に供給され、時刻ｔ２において、内部回路の動作状態が安定し、状態信号ＰＯＣの電位が電源レベル（ハイレベル）となる。時刻ｔ１からｔ２までの期間、ＮＡＮＤ回路３１の出力信号の電位は電源レベル（ハイレベル）となり、この期間において、抵抗素子Ｒ１にリーク電流が流れるが、時刻ｔ２以降において、ＮＡＮＤ回路３１の出力信号の電位はグランドレベル（ローレベル）となり、リーク電流（信号入力端子１１におけるピンリーク）が解消する。時刻ｔ１から時刻ｔ２までの期間は比較的短いので、この期間における電力消費量はわずかである。

［２］Ｖｅｘｔ：印加、Ｖｒｅｃ：印加、ＰＳＥＬ：ローレベル
第２のケースは、第１の電源入力端子１２に外部電源装置（図示せず）からの電源電圧Ｖｅｘｔが入力され、第２の電源入力端子１３に整流器（図示せず）からの電源電圧Ｖｒｅｃが入力され、信号入力端子１１にグランドレベル（ローレベル）の選択信号ＰＳＥＬが入力されるケースである。なお、初期状態において、内部回路は停止しており、状態信号ＰＯＣの電位はグランドレベル（ローレベル）であるものとする。従って、初期状態において、ＮＡＮＤ回路３１の出力信号の電位は電源レベル（ハイレベル）であり、トランジスタＮ１はオン状態である。第２のケースでは、選択信号ＰＳＥＬの電位はグランドレベル（ローレベル）であるので、トランジスタＮ１がオン状態であっても、抵抗素子Ｒ１にはリーク電流は流れない。すなわち、第２のケースにおいて、信号入力端子１１におけるピンリークは発生しない。

第２のケースでは、信号入力端子１１にグランドレベル（ハイレベル）の選択信号ＰＳＥＬが入力されるので、中間ノードｎ２の電位はグランドレベル（ローレベル）となる。これにより、ＮＯＴ回路４１、４２の出力信号は電源レベル（ハイレベル）となり、トランジスタＰ１及びＰ２がオフ状態となる。また、トランジスタＮ２、Ｎ３がオフ状態、トランジスタＰ５、Ｐ６がオフ状態となるので、トランジスタＰ３、Ｐ４がオン状態となる。これにより、電源出力ノードｎ１は、第２の電源入力ノードｎ４に接続され、第１の電源入力ノードｎ３からは切り離される。すなわち、電源出力ノードｎ１は、第２の電源入力端子１３に接続された整流器（図示せず）に接続され、整流器からの電源電圧Ｖｒｅｃが、電源出力端子１４から出力電圧Ｖｏｕｔとして出力される。

出力電圧Ｖｏｕｔの供給を受けて動作する内部回路（図示せず）の動作状態が安定すると、状態信号ＰＯＣの電位が電源レベル（ハイレベル）となるが、中間ノードｎ２の電位はグランドレベル（ローレベル）であるので、ＮＡＮＤ回路３１の出力信号の電位はグランドレベル（ローレベル）を維持する。従って、トランジスタＮ１はオン状態を維持する。選択信号ＰＳＥＬの電位はグランドレベル（ローレベル）であるので、トランジスタＮ１がオン状態であっても、抵抗素子Ｒ１にはリーク電流は流れない。

［３］Ｖｅｘｔ：印加、Ｖｒｅｃ：印加、ＰＳＥＬ：オープン
第３のケースは、第１の電源入力端子１２に外部電源装置（図示せず）からの電源電圧Ｖｅｘｔが入力され、第２の電源入力端子１３に整流器（図示せず）からの電源電圧Ｖｒｅｃが入力され、信号入力端子１１がオープンとされる（選択信号ＰＳＥＬが入力されない）ケースである。なお、初期状態において、内部回路は停止しており、状態信号ＰＯＣの電位はグランドレベル（ローレベル）であるものとする。従って、初期状態において、ＮＡＮＤ回路３１の出力信号の電位は電源レベル（ハイレベル）であり、トランジスタＮ１はオン状態である。第３のケースでは、信号入力端子１１はオープンであるので、トランジスタＮ１がオン状態であっても、抵抗素子Ｒ１にはリーク電流は流れない。

第３のケースでは、トランジスタＮ１がオン状態となり、信号入力端子１１の電位は、プルダウン抵抗として機能する抵抗素子Ｒ１によってグランドレベル（ローレベル）に固定される。これにより、第２のケースと同様、電源出力ノードｎ１は、第２の電源入力端子１３に接続された整流器（図示せず）に接続され、整流器からの電源電圧Ｖｒｅｃが、電源出力端子１４から出力電圧Ｖｏｕｔとして出力される。

出力電圧Ｖｏｕｔの供給を受けて動作する内部回路（図示せず）の動作状態が安定すると、状態信号ＰＯＣの電位が電源レベル（ハイレベル）となるが、中間ノードｎ２の電位はグランドレベル（ローレベル）であるので、ＮＡＮＤ回路３１の出力信号の電位はグランドレベル（ローレベル）を維持する。従って、トランジスタＮ１はオン状態を維持する。信号入力端子１１はオープンであるので、トランジスタＮ１がオン状態であっても、抵抗素子Ｒ１にはリーク電流は流れない。すなわち、信号入力端子１１におけるピンリークは発生しない。

［４］Ｖｅｘｔ：オープン、Ｖｒｅｃ：印加、ＰＳＥＬ：ローレベル
第４のケースは、第１の電源入力端子１２がオープン（電源電圧Ｖｅｘｔが入力されない）、第２の電源入力端子１３に整流器（図示せず）からの電源電圧Ｖｒｅｃが入力され、信号入力端子１１にグランドレベル（ローレベル）の選択信号ＰＳＥＬが入力されるケースである。第４のケースでは、ＮＡＮＤ回路３１への電源供給がないので、ＮＡＮＤ回路３１はトランジスタＮ１を駆動することができない。従って、トランジスＮ１はオフ状態を維持する。また、ＮＯＴ回路５１、５２への電源供給もなされない。

第４のケースでは、中間ノードｎ２の電位は抵抗素子Ｒ２によってグランドレベル（ローレベル）に固定される。これにより、第２のケースと同様、電源出力ノードｎ１は、第２の電源入力端子１３に接続された整流器（図示せず）に接続され、整流器からの電源電圧Ｖｒｅｃが電源出力端子１４から出力電圧Ｖｏｕｔとして出力される。第４のケースでは、トランジスＮ１はオフ状態を維持するので、抵抗素子Ｒ１にリーク電流が流れることはない。すなわち、信号入力端子１１におけるピンリークは発生しない。

［５］Ｖｅｘｔ：オープン、Ｖｒｅｃ：印加、ＰＳＥＬ：オープン
第５のケースは、第１の電源入力端子１２がオープン（電源電圧Ｖｅｘｔが入力されない）、第２の電源入力端子１３に整流器（図示せず）からの電源電圧Ｖｒｅｃが入力され、信号入力端子１１がオープンとされる（選択信号ＰＳＥＬが入力されない）ケースである。第５のケースでは、第４のケースと同様、中間ノードｎ２の電位は抵抗素子Ｒ２よってグランドレベル（ローレベル）に固定される。これにより、第２のケースと同様、電源出力ノードｎ１は、第２の電源入力端子１３に接続された整流器（図示せず）に接続され、整流器からの電源電圧Ｖｒｅｃが、電源出力端子１４から出力電圧Ｖｏｕｔとして出力される。第５のケースにおいては、第４のケースと同様、トランジスＮ１はオフ状態を維持するので、抵抗素子Ｒ１にリーク電流が流れることはない。すなわち、信号入力端子１１におけるピンリークは発生しない。

以上のように、本発明の実施形態に係る電源切り替え装置１０は、複数の電源の何れかを選択するための選択信号ＰＳＥＬが入力される信号入力端子１１と、選択信号ＰＳＥＬに基づいて、電源出力ノードｎ１に接続される電源を替える電源切り替え回路４０と、信号入力端子１１に抵抗素子Ｒ１を介して接続され、オン状態となることにより信号入力端子１１の電位をグランドレベルに固定するスイッチ２０と、を備える。また、電源切り替え装置１０は、スイッチ制御回路３０を備える。スイッチ制御回路３０は、選択信号ＰＳＥＬの電位がグランドレベルよりも高い電源レベル（ハイレベル）となる場合に、状態信号ＰＯＣに基づいてスイッチ２０をオフ状態に制御する。また、スイッチ制御回路３０は、選択信号ＰＳＥＬの入力がない場合には、スイッチ２０をオン状態に制御する。

本発明の第１の実施形態に係る電源切り替え装置１０によれば、選択信号ＰＳＥＬによって複数の電源のうち使用する電源を切り替えることが可能である。また、選択信号ＰＳＥＬが入力されない場合、すなわち信号入力端子１１がオープンとされる場合であっても、スイッチ制御回路３０によってスイッチ２０がオン状態とされ、プルダウン抵抗として機能する抵抗素子Ｒ１によって信号入力端子１１の電位はグランドレベルに固定される。これにより、電源切り替え回路４２における電源の選択動作が不安定となることを防止できる。

また、信号入力端子１１に電源レベル（ハイレベル）の選択信号ＰＳＥＬが入力される場合、プルダウン抵抗として機能する抵抗素子Ｒ１に一時的にリーク電流が流れるものの、スイッチ制御回路３０は状態信号ＰＯＣに基づいてスイッチ２０をオフ状態に制御するので、抵抗素子Ｒ１にリーク電流が流れ続けることを防止できる。すなわち、本発明の第１の実施形態に係る電源切り替え装置１０によれば、信号入力端子１１のプルダウンに伴う電流リーク（ピンリーク）を抑制することが可能である。また、スイッチ制御回路３０は、内部回路の状態が安定状態となった場合にスイッチ２０をオフ状態に制御するので、適切なタイミングでスイッチ２０をオフ状態に移行させることができる。

［第２の実施形態］
図３は、本発明の第２の実施形態に係る電源切り替え装置１０Ａの構成の一例を示す図である。上記した第１の実施形態に係る電源切り替え装置１０は、プルダウン抵抗として機能する抵抗素子Ｒ１によって、選択信号ＰＳＥＬの入力がない場合に、信号入力端子１１の電位をグランドレベルに固定するものであった。これに対して、第２の実施形態に係る電源切り替え装置１０Ａは、プルアップ抵抗として機能する抵抗素子Ｒ１によって、選択信号ＰＳＥＬの入力がない場合に、信号入力端子１１の電位を電源レベルに固定する。

電源切り替え装置１０Ａにおいて、スイッチ２０はｐチャネル型のトランジスタＰ７によって構成されている。トランジスタＰ７は、ソースが第１の電源入力ノードｎ３に接続され、ドレインが抵抗素子Ｒ１の一端に接続されている。抵抗素子Ｒ１の他端は、信号入力端子１１に接続されている。

電源切り替え装置１０Ａにおいて、スイッチ制御回路３０は、ＮＯＲ回路３２及びＮＯＴ回路３３を含んで構成されている。ＮＯＴ回路３３の入力端は、状態信号ＰＯＣが入力される信号入力端子１５に接続されている。ＮＯＴ回路３３の出力端は、ＮＯＲ回路３２の一方の入力端に接続されている。ＮＯＲ回路３２は、他方の入力端が中間ノードｎ２に接続され、出力端がスイッチ２０の制御端子であるトランジスタＰ７のゲートに接続されている。ＮＯＲ回路３２及びＮＯＴ回路３３の電源入力端は、第１の電源入力ノードｎ３に接続されている。抵抗素子Ｒ２は、一端が第１の電源入力ノードｎ３に接続され、他端が中間ノードｎ２に接続されている。電源切り替え装置１０Ａにおける上記以外の構成は、第１の実施形態に係る電源切り替え装置１０と同じである。

第２の実施形態に係る電源切り替え装置１０Ａによれば、第１の実施形態に係る電源切り替え装置１０と同様、選択信号ＰＳＥＬの電位が電源レベル（ハイレベル）の場合、電源出力ノードｎ１は、第１の電源入力端子１２に接続された外部電源装置（図示せず）に接続され、外部電源装置からの電源電圧Ｖｅｘｔが、電源出力端子１４から出力電圧Ｖｏｕｔとして出力される。選択信号ＰＳＥＬの電位が電源レベル（ハイレベル）である場合、トランジスタＰ１がオン状態であっても、抵抗素子Ｒ１にはリーク電流は流れない。

選択信号ＰＳＥＬの電位がグランドレベル（ローレベル）の場合、初期状態において、ＮＯＲ回路３２の出力信号の電位はグランドレベル（ローレベル）となり、トランジスタＰ７はオン状態となる。トランジスタＰ７がオン状態となることで、抵抗素子Ｒ１にはリーク電流が流れる。すなわち、信号入力端子１１から電流が流出するピンリークが発生する。選択信号ＰＳＥＬの電位がグランドレベル（ローレベル）の場合、電源出力ノードｎ１は、第２の電源入力端子１３に接続された整流器（図示せず）に接続され、整流器からの電源電圧Ｖｒｅｃが、電源出力端子１４から出力電圧Ｖｏｕｔとして出力される。

出力電圧Ｖｏｕｔの供給を受けて動作する内部回路（図示せず）の動作状態が安定すると、状態信号ＰＯＣの電位が電源レベル（ハイレベル）となる。これにより、ＮＯＲ回路３２の出力信号の電位が電源レベル（ハイレベル）に遷移する。これにより、トランジスタＰ７がオフ状態となり、信号入力端子１１におけるピンリークが解消される。

信号入力端子１１がオープンである場合（選択信号ＰＳＥＬが入力されない場合）、トランジスタＰ７はオン状態となり、信号入力端子１１の電位は、プルアップ抵抗として機能する抵抗素子Ｒ１によって電源レベル（ハイレベル）に固定される。これにより、第１のケースと同様、電源出力ノードｎ１は、第１の電源入力端子１２に接続された外部電源装置（図示せず）に接続され、外部電源装置からの電源電圧Ｖｅｘｔが、電源出力端子１４から出力電圧Ｖｏｕｔとして出力される。

以上のように、本発明の第２の実施形態に係る電源切り替え装置１０Ａによれば、第１の実施形態に係る電源切り替え装置１０と同様、選択信号ＰＳＥＬによって複数の電源のうち使用する電源を切り替えることが可能である。また、選択信号ＰＳＥＬが入力されない場合、すなわち信号入力端子１１がオープンとなる場合であっても、スイッチ制御回路３０によってスイッチ２０がオン状態とされ、プルアップ抵抗として機能する抵抗素子Ｒ１によって信号入力端子１１の電位は電源レベル（Ｖｅｘｔ）に固定されるので、電源切り替え回路４０における電源の選択動作が不安定となることを防止できる。

また、信号入力端子１１にグランドレベル（ローレベル）の選択信号ＰＳＥＬが入力される場合、プルアップ抵抗として機能する抵抗素子Ｒ１に一時的にリーク電流が流れるものの、スイッチ制御回路３０は、状態信号ＰＯＣに基づいてスイッチ２０をオフ状態に制御するので、抵抗素子Ｒ１にリーク電流が流れ続けることを防止できる。すなわち、本発明の第２の実施形態に係る電源切り替え装置１０によれば、信号入力端子１１のプルアップに伴う電流リーク（ピンリーク）を抑制することが可能である。

なお、以上の説明では、２つの電源を選択的に使用する場合を例示したが、３つ以上の電源を選択的に使用するように電源切り替え装置を構成することも可能である。また、電源切り替え装置に接続される電源として、外部電源装置及び整流器を例示したが、これらに限定されるものではなく、本発明に係る電源切り替え装置に接続される電源として、あらゆる電源を適用することが可能である。

また、状態信号ＰＯＣによって動作状態が示される内部回路としてレギュレータを例示したが、これに限定されるもではなく、状態信号ＰＯＣによって動作状態が示される内部回路として、あらゆる回路を適用することができる。また、状態信号ＰＯＣによって示される内部回路の動作状態が安定状態である場合に、スイッチ２０をオフ状態に制御する場合を例示したが、これに限定されるものではなく、状態態信号ＰＯＣによって示される内部回路の動作状態が安定状態以外の特定の状態になった場合に、スイッチ２０をオフ状態に制御してもよい。

また、スイッチ制御回路３０を構成する論理回路としてＮＡＮＤ回路３１及びＮＯＲ回路３２を例示したが、これらに限定されるものではない。状態信号ＰＯＣによって示される内部回路の状態に対する論理値の割り当ては、任意に定めることが可能であり、論理値の割り当てに応じてスイッチ制御回路３０を構成する論理回路が適宜構成される。

１０、１０Ａ 電源切り替え装置
１１ 信号入力端子
１２ 第１の電源入力端子
１３ 第２の電源入力端子
１４ 電源出力端子
２０ スイッチ
３０ スイッチ制御回路
３１ ＮＡＮＤ回路
３２ ＮＯＲ回路
４０ 電源切り替え回路
５０ バッファ回路
ＰＳＥＬ 選択信号
ＰＯＣ 状態信号
ＰＳＥＬ 選択信号
Ｎ１〜Ｎ３、Ｐ１〜Ｐ７ トランジスタ
Ｒ１〜Ｒ６ 抵抗素子
ｎ１ 電源出力ノード
ｎ２ 中間ノード
ｎ３ 第１の電源入力ノード
ｎ４ 第２の電源入力ノード

Claims (6)

1. 複数の電源の何れかを選択するための選択信号が入力される信号入力端子と、
   前記選択信号に基づいて、電源出力ノードに接続される電源を替える電源切り替え回路と、
   前記信号入力端子に第１の抵抗素子を介して接続され、前記選択信号の入力がない場合に、オン状態となることにより前記信号入力端子の電位を所定の電位に固定するスイッチと、
   前記選択信号の電位が前記所定の電位と異なる場合に、前記選択信号に応じて選択された電源からの電力の供給を受けて動作する回路の動作状態を示す状態信号に基づいて前記スイッチをオフ状態に制御し、前記選択信号の入力がない場合に前記スイッチをオン状態に制御するスイッチ制御回路と、
   を含む電源切り替え装置。
2. 前記スイッチ制御回路は、前記状態信号によって示される前記回路の動作状態が安定状態を示す場合に前記スイッチをオフ状態に制御する
   請求項１に記載の電源切り替え装置。
3. 前記スイッチ制御回路は、前記選択信号に応じて電位が変化する中間ノードの電位が一方の入力端に入力され、前記状態信号が他方の入力端に入力され、出力端が前記スイッチの制御端子に接続された論理回路を含む
   請求項１または請求項２に記載の電源切り替え装置。
4. 一端が前記中間ノードに接続され、他端が前記所定の電位に接続された第２の抵抗素子を更に含む
   請求項３に記載の電源切り替え装置。
5. 前記所定の電位がグランドレベルであり、
   前記状態信号の電位は、前記回路の動作状態が安定状態となるまではグランドレベルであり、前記回路の動作状態が安定状態となった場合にグランドレベルよりも高いレベルとなり、
   前記論理回路がＮＡＮＤ回路を含み
   前記スイッチがｎチャネル型のトランジスタである
   請求項３または請求項４に記載に電源切り替え装置。
6. 前記所定の電位がグランドレベルよりも高いレベルであり、
   前記状態信号の電位は、前記回路の動作状態が安定状態となるまではグランドレベルであり、前記回路の動作状態が安定状態となった場合にグランドレベルよりも高いレベルとなり、
   前記論理回路がＮＯＲ回路を含み、
   前記スイッチがｐチャネル型のトランジスタである
   請求項３または請求項４に記載に電源切り替え装置。

Images