JP2004072231A - 半導体装置、マイクロコンピュータ、電子機器、半導体装置の制御方法 - Google Patents
半導体装置、マイクロコンピュータ、電子機器、半導体装置の制御方法 Download PDFInfo
- Publication number
- JP2004072231A JP2004072231A JP2002225885A JP2002225885A JP2004072231A JP 2004072231 A JP2004072231 A JP 2004072231A JP 2002225885 A JP2002225885 A JP 2002225885A JP 2002225885 A JP2002225885 A JP 2002225885A JP 2004072231 A JP2004072231 A JP 2004072231A
- Authority
- JP
- Japan
- Prior art keywords
- pull
- input
- signal
- power supply
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】半導体装置内蔵のプルアップ又はプルダウン抵抗とは反対のプルアップ又はプルダウン抵抗を入力端子に外付けされた場合の定常リーク電流の発生を防止すること。
【解決手段】所定の入力端子からの入力をプルアップ又はプルダウンするプルアップ／プルダウン回路を内蔵した半導体装置である。前記プルアップ／プルダウン回路と高電位電源又は低電位電源との電気的接続をＯＮ又はＯＦＦのいずれかの状態にするスイッチと、前記入力端子から入力される入力信号の論理レベルが、高電位電源又は低電位電源によって供給される信号の論理レベルと逆の論理レベルである場合には、前記スイッチ回路がＯＦＦの状態になるように制御するスイッチ制御回路とを含む。また入力信号の論理レベルと前記プルアップ／プルダウン回路が電気的に接続されている電源の電位を示す論理レベルに基づき生成した制御信号によって前記スイッチのＯＮ、ＯＦＦを制御してもよい。
【選択図】 図１
【解決手段】所定の入力端子からの入力をプルアップ又はプルダウンするプルアップ／プルダウン回路を内蔵した半導体装置である。前記プルアップ／プルダウン回路と高電位電源又は低電位電源との電気的接続をＯＮ又はＯＦＦのいずれかの状態にするスイッチと、前記入力端子から入力される入力信号の論理レベルが、高電位電源又は低電位電源によって供給される信号の論理レベルと逆の論理レベルである場合には、前記スイッチ回路がＯＦＦの状態になるように制御するスイッチ制御回路とを含む。また入力信号の論理レベルと前記プルアップ／プルダウン回路が電気的に接続されている電源の電位を示す論理レベルに基づき生成した制御信号によって前記スイッチのＯＮ、ＯＦＦを制御してもよい。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、マイクロコンピュータ、電子機器、半導体装置の制御方法に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
ＩＣの内部に複数の動作モードを作り込んでおいて、コンフィギュレーション入力に基づきいずれかの動作モードを選択して動作するように構成されたＩＣにおいて、内蔵のプルアップ又はプルダウン抵抗を設けコンフィギュレーション入力に用いることが出来る。
【０００３】
ところが、ユーザーによっては、例えば内蔵のプルアップ又はプルダウン抵抗で供給される電位とは逆の論理レベルの信号をコンフィギュレーションとして使いたい場合がある。
【０００４】
かかる場合に図１６に示すように、例えばＩＣ１０内蔵のプルアップ又はプルダウン抵抗（ここではプルダウン抵抗）２０とは反対のプルアップ又はプルダウン抵抗（ここではプルアップ抵抗）３０を入力端子（コンフィギュレーションピンとして使用する入力端子）４０に外付けにすることで、コンフィギュレーション用の入力の論理レベルを調整することが出来る。
【０００５】
ところがこの場合、コンフィギュレーション後も５０に示すような定常リーク電流が発生してしまい、消費電力の増大を招くという問題点があった。
【０００６】
本発明は以上のような問題点に鑑みてなされたものであり、その目的とするところは、入力バッファ内蔵のプルアップ又はプルダウン抵抗とは反対のプルアップ又はプルダウン抵抗を入力端子に外付けされた場合の定常リーク電流の発生を防止可能な半導体装置、マイクロコンピュータ及び電子機器、半導体装置の制御方法の提供を目的とする。
【０００７】
【課題を解決するための手段】
（１）本発明は、所定の入力端子からの入力をプルアップ又はプルダウンするプルアップ／プルダウン回路を内蔵した半導体装置であって、
前記プルアップ／プルダウン回路と高電位電源又は低電位電源との電気的接続をＯＮ又はＯＦＦのいずれかの状態にするスイッチと、
前記入力端子から入力される入力信号の論理レベルが、高電位電源又は低電位電源によって供給される信号の論理レベルと逆の論理レベルである場合には、前記スイッチ回路がＯＦＦの状態になるように制御するスイッチ制御回路と、
を含むことを特徴とする。
【０００８】
（２）本発明は、所定の入力端子からの入力をプルアップ又はプルダウンするプルアップ／プルダウン回路を内蔵した半導体装置であって、
前記プルアップ／プルダウン回路と高電位電源又は低電位電源との電気的接続をＯＮ又はＯＦＦのいずれかの状態にするスイッチと、
前記入力端子から入力される入力信号の論理レベルと前記プルアップ／プルダウン回路が電気的に接続されている電源の電位を示す論理レベルに基づき生成した制御信号によって前記スイッチのＯＮ、ＯＦＦを制御するスイッチ制御回路と、
を含むことを特徴とする。
【０００９】
（３）本発明の半導体装置は、
プルアップ回路とプルダウン回路のいずれを内蔵しているかを示す内蔵抵抗タイプ指定信号を出力する内蔵抵抗タイプ指定型フィリップフロップと、
前記内蔵抵抗タイプ指定信号と、前記入力端子から入力される入力信号とを入力し、両者の一致、不一致を検出して、検出された一致、不一致に基づきスイッチのＯＮ、ＯＦＦを制御する信号を出力する回路と、
を含むことを特徴とする。
【００１０】
（４）本発明の半導体装置は、
所定のタイミングで前記入力端子から入力される入力信号をラッチし、ラッチされた入力信号の論理レベルに基づきに入力端子から入力される入力信号の論理レベルを判断することを特徴とする。
【００１１】
（５）本発明の半導体装置は、
前記入力端子はコンフィギュレーションピンとして使用可能に構成されており、前記入力信号は、コンフィギュレーション入力であることを特徴とする。
【００１２】
（６）本発明のマイクロコンピュータは、上記のいずれかに記載の半導体集積回路で構成されていることを特徴とする。
【００１３】
（７）本発明の電子機器は、上記に記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力手段と、
前記マイクロコンピュータにより処理されたデータを出力するための出力手段とを含むことを特徴とする。
【００１４】
（８）本発明は、所定の入力端子からの入力をプルアップ又はプルダウンするプルアップ／プルダウン回路と、
前記プルアップ／プルダウン回路と高電位電源又は低電位電源との電気的接続をＯＮ又はＯＦＦのいずれかの状態にするスイッチと、
を含む半導体装置の制御方法であって、
前記入力端子から入力される入力信号の論理レベルが、高電位電源又は低電位電源によって供給される信号の論理レベルと逆の論理レベルである場合には、前記スイッチ回路がＯＦＦの状態になるように制御することを特徴とする。
【００１５】
（９）本発明は、所定の入力端子からの入力をプルアップ又はプルダウンするプルアップ／プルダウン回路と、
前記プルアップ／プルダウン回路と高電位電源又は低電位電源との電気的接続をＯＮ又はＯＦＦのいずれかの状態にするスイッチと、
を含む半導体装置の制御方法であって、
前記入力端子から入力される入力信号の論理レベルと前記プルアップ／プルダウン回路が電気的に接続されている電源の電位を示す論理レベルに基づき生成した制御信号によって前記スイッチのＯＮ、ＯＦＦを制御することを特徴とする。
【００１６】
【発明の実施の形態】
１．半導体装置
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
（１）第１の実施例
図１〜図３は、本実施の形態の半導体装置の第１の実施例について説明するための図である。
【００１７】
図１は、第１の実施例の半導体装置（ＩＣ）の構成の一例である。
【００１８】
第１の実施例の半導体装置（ＩＣ）１００は、入力バッファ１２６に電気的に接続され、所定の入力端子１１０からの入力１５０をプルダウンする内蔵プルダウン抵抗１２４を含むプルダウン回路１２０を内蔵し、プルダウン回路１２０と低電位電源１２２との電気的接続をＯＮ又はＯＦＦのいずれかの状態にするスイッチ１３０と、前記入力端子１１０から入力される入力信号１５０の論理レベルが、低電位電源１２２によって供給される信号の論理レベルと逆の論理レベルである場合には、前記スイッチ１３０がＯＦＦの状態になるように制御するスイッチ制御回路１４０と含む。
【００１９】
スイッチ制御回路１４０はコンフィギュレーション入力信号１５０、切り離しタイミング信号１７０，初期化信号１６０を入力し、スイッチ１３０に向け内蔵抵抗切り離し信号１８０を出力するフィリップフロップ１４２を含む。
【００２０】
フィリップフロップ１４２は、初期化信号１６０により電源投入時にはあらかじめ内蔵プルダウン抵抗のスイッチ１３０がオンとなる状態にしておき、プルダウン抵抗１２４が有効になる状態にしておく。
【００２１】
スイッチ１３０は、内蔵切り離し信号１８０の論理レベルが’０’の場合にＯＮとなり、’１’の場合にＯＦＦとなる。
【００２２】
ここで第１の実施例の半導体装置（ＩＣ）１００は、内蔵プルダウン抵抗１２４を含むことにより、デフォルト値が’０’のコンフィギュレーション入力に用いることが出来る。
【００２３】
そして内蔵のプルダウン抵抗１２４で供給される電位とは逆の論理レベルの信号をコンフィギュレーションとして使いたい場合には、図１に示すように入力端子１１０に外部プルアップ抵抗１９０を外付けにすることで、コンフィギュレーション用の入力の論理レベルを調整することができる。
【００２４】
図２は、第１の実施例のコンフィギュレーション入力信号と内蔵切り離し信号との関係について説明するための図である。
【００２５】
第１の実施例のフィリップフロップ１４２は、同図に示すようにコンフィギュレーション入力信号の論理レベルが’０’の場合、所定のタイミングで内蔵切り離し信号の論理レベルが’０’になるように、コンフィギュレーション入力信号の論理レベルが’１’の場合、所定のタイミングで内蔵切り離し信号の論理レベルが’１’になるように制御する。
【００２６】
ここで入力端子に外付けのプルアップ抵抗が接続されている場合にはコンフィギュレーション入力信号の論理レベルが’１’となるが、所定のタイミングで内蔵切り離し信号の論理レベルが’１’となるのでスイッチがＯＦＦとなって、それ以降の定常リーク電流の発生を防止することが出来る。
【００２７】
図３は、第１の実施例のタイミングチャート図である。
【００２８】
電源１５２は半導体装置の電源ＯＮ、ＯＦＦを示しており、１５４のタイミングで電源がＯＮになったことを示す。
【００２９】
コンフィギュレーション入力信号１５０は、電源がＯＮになったタイミングで、内蔵プルダウン抵抗と外部プルアップ抵抗の比を適切に選択する事により論理レベルが’１’となる（１５６参照）。コンフィギュレーション入力信号１５０は、所定のモジュールに入力されコンフィグレーション入力として使用されると共に、フィリップフロップ（図１の１４２）の入力となる。
【００３０】
初期化信号１６０は、ＩＣ（１００）の電源投入時にフィリップフロップ（図１の１４２）を初期化を行ない、あらかじめスイッチ１３０をオンにしておく信号である。
【００３１】
内蔵抵抗切り離しタイミング信号１７０はフィリップフロップ（図１の１４２）の内蔵抵抗切り離しのタイミングを指示する信号である。
【００３２】
内部抵抗切り離し信号１８０は、スイッチのＯＮ、ＯＦＦを指示する信号であり、フィリップフロップ（図１の１４２）によって、内部抵抗切り離しタイミング１７０の論理レベルが’０’から’１’に変化するタイミング（１７２参照）に同期して、内部抵抗切り離し信号１８０の論理レベルが’０’から’１’に変化する。
【００３３】
ここで電源１５２がＯＮになって内部抵抗切り離し信号１８０の論理レベルが’１’になるまでの間（Ｋ１１）は定常リーク電流が発生するが、内部抵抗切り離し信号１８０の論理レベルが’１’になった以降（Ｋ１２）の定常リーク電流は発生しない。
（２）第２の実施例
図４〜図６は、本実施の形態の半導体装置の第２の実施例について説明するための図である。
【００３４】
図４は、第２の実施例の半導体装置（ＩＣ）の構成の一例である。
【００３５】
第２の実施例の半導体装置（ＩＣ）２００は、入力バッファ２２６に電気的に接続され、所定の入力端子２１０からの入力２５０をプルアップする内蔵プルアップ抵抗２２４を含むプルアップ回路２２０を内蔵し、プルアップ回路２２０と高電位電源２２２との電気的接続をＯＮ又はＯＦＦのいずれかの状態にするスイッチ２３０と、前記入力端子２１０から入力される入力信号２５０の論理レベルが、高電位電源２２２によって供給される信号の論理レベルと逆の論理レベルである場合には、前記スイッチ２３０がＯＦＦの状態になるように制御するスイッチ制御回路２４０と含む。
【００３６】
スイッチ制御回路２４０はコンフィギュレーション入力信号２５０、切り離しタイミング信号２７０，初期化信号２６０を入力し、スイッチ２３０に向け内蔵抵抗切り離し信号２８０を出力するフィリップフロップ２４２を含む。
【００３７】
フィリップフロップ２４２は、ＩＣ（２００）の電源投入時に初期化信号２６０によりあらかじめ内蔵プルアップ抵抗のスイッチ２３０がオンとなる状態にしておき、プルアップ抵抗２２４が有効になる状態にしておく。
【００３８】
スイッチ２３０は、内蔵切り離し信号２８０の論理レベルが’０’の場合にＯＮとなり、’１’の場合にＯＦＦとなる。
【００３９】
ここで第２の実施例の半導体装置（ＩＣ）２００は、内蔵プルアップ抵抗２２４を含むことにより、デフォルト値が’１’のコンフィギュレーション入力に用いることが出来る。
【００４０】
そして内蔵のプルアップ抵抗２２４で供給される電位とは逆の論理レベルの信号をコンフィギュレーションとして使いたい場合には、図４に示すように入力端子２１０に外部プルダウン抵抗２９０を外付けにすることで、コンフィギュレーション用の入力の論理レベルを調整することができる。
【００４１】
図５は、第２の実施例のコンフィギュレーション入力信号と内蔵切り離し信号との関係について説明するための図である。
【００４２】
第２の実施例のフィリップフロップ２４２は、同図に示すようにコンフィギュレーション入力信号の論理レベルが’０’の場合、所定のタイミングで内蔵切り離し信号の論理レベルが’１’になるように、コンフィギュレーション入力信号の論理レベルが’１’の場合、所定のタイミングで内蔵切り離し信号の論理レベルが’０’になるように制御する。
【００４３】
ここで入力端子に外付けのプルダウン抵抗が接続され、内部プルアップ抵抗との抵抗比を適切に選択した場合にはコンフィギュレーション入力信号の論理レベルが’０’となるが、所定のタイミングで内蔵切り離し信号の論理レベルが’１’となるのでスイッチがＯＦＦとなって、それ以降の定常リーク電流の発生を防止することが出来る。
【００４４】
図６は、第２の実施例のタイミングチャート図である。
【００４５】
電源２５２は半導体装置の電源ＯＮ、ＯＦＦを示しており、２５４のタイミングで電源がＯＮになったことを示す。
【００４６】
コンフィギュレーション入力信号２５０は、電源がＯＮになったタイミングで、内蔵プルアップ抵抗と外部プルダウン抵抗により論理レベルが’０’となる（２５６参照）。コンフィギュレーション入力信号２５０は、所定のモジュールに入力されコンフィグレーション入力として使用されると共に、フィリップフロップ（図４の２４２）の入力となる。
【００４７】
初期化信号２６０はフィリップフロップ（図４の２４２）の初期化タイミングを指示する信号である。
【００４８】
内蔵抵抗切り離しタイミング信号２７０はフィリップフロップ（図４の２４２）の内蔵抵抗切り離しのタイミングを指示する信号である。
【００４９】
内部抵抗切り離し信号２８０は、スイッチのＯＮ、ＯＦＦを指示する信号であり、フィリップフロップ（図４の２４２）によって、内部抵抗切り離しタイミング２７０の論理レベルが’０’から’１’に変化するタイミング（２７２参照）に同期して、内部抵抗切り離し信号２８０の論理レベルが’０’から’１’に変化する。
【００５０】
ここで電源２５２がＯＮになって内部抵抗切り離し信号２８０の論理レベルが’１’になるまでの間（Ｋ２１）は定常リーク電流が発生するが、内部抵抗切り離し信号２８０の論理レベルが’１’になった以降（Ｋ２２）の定常リーク電流は発生しない。
（３）第３の実施例
図７〜図９は、本実施の形態の半導体装置の第３の実施例について説明するための図である。
【００５１】
図７は、第３の実施例の半導体装置（ＩＣ）の構成の一例である。
【００５２】
第３の実施例の半導体装置（ＩＣ）３００は、入力バッファ３３６に電気的に接続され、所定の入力端子３１０からの入力３５０をプルダウンする内蔵プルダウン抵抗３２４を含むプルダウン回路３２０を内蔵し、プルダウン回路３２０と低電位電源３２２との電気的接続をＯＮ又はＯＦＦのいずれかの状態にするスイッチ３３０と、前記入力端子３１０から入力される入力信号３５０の論理レベルと前記プルダウン回路３２０が電気的に接続されている電源の電位３２２を示す論理レベルに基づき生成した制御信号（ここでは内蔵抵抗切り離し信号）３８０によって前記スイッチ３３０のＯＮ、ＯＦＦを制御するスイッチ制御回路３４０とを含む。
【００５３】
ここでスイッチ制御回路３４０を、プルアップ回路とプルダウン回路のいずれを内蔵しているかを示す内蔵抵抗タイプ指定信号３４７を出力する内蔵抵抗タイプ指定型フィリップフロップ３４６と、前記内蔵抵抗タイプ指定信号３４７と、前記入力端子から入力される入力信号３５０とを入力し、両者の一致、不一致を検出して、検出された一致、不一致に基づきスイッチのＯＮ、ＯＦＦを制御する一致／不一致信号３４５を出力する一致／不一致回路３４４とを含むように構成してもよい。
【００５４】
ここで内蔵抵抗タイプ指定型フィリップフロップ３４６は、本実施例のように内蔵プルダウン抵抗を有している場合には例えば論理レベル’０’の内蔵抵抗タイプ指定信号３４７が出力されるように構成されている。しかしこれに限られず内蔵プルアップ抵抗を有している場合とは逆の論理レベルの内蔵抵抗タイプ指定信号３４７が出力されるように構成されていればよく、例えば論理レベル’１’の内蔵抵抗タイプ指定信号３４７が出力されるように構成されている場合でもよい。
【００５５】
また一致／不一致回路３４４は、内蔵抵抗タイプ指定信号３４７とコンフィギュレーション入力信号３５０に基づき一致／不一致信号３４５を出力するＥＸＯＲ回路である。
【００５６】
またスイッチ制御回路３４０は、切り離しタイミング信号３７０，初期化信号３６０を入力し、スイッチ３３０に向け内蔵抵抗切り離し信号３８０を出力するフィリップフロップ３４２を含む。
【００５７】
スイッチ３３０は、内蔵切り離し信号３８０の論理レベルが’０’の場合にＯＮとなり、’１’の場合にＯＦＦとなる。
【００５８】
ここで第３の実施例の半導体装置（ＩＣ）３００は、内蔵プルダウン抵抗３２４を含むことにより、デフォルト値が’０’のコンフィギュレーション入力に用いることが出来る。
【００５９】
そして内蔵のプルダウン抵抗３２４で供給される電位とは逆の論理レベルの信号をコンフィギュレーションとして使いたい場合には、図７に示すように入力端子３１０に外部プルアップ抵抗３９０を外付けにすることで、コンフィギュレーション用の入力の論理レベルを調整することができる。
【００６０】
図８は、第３の実施例の内蔵抵抗タイプ指定信号とコンフィギュレーション入力信号と内蔵切り離し信号との関係について説明するための図である。
【００６１】
同図に示すように内蔵抵抗タイプ指定信号の論理レベルが’０’で、コンフィギュレーション入力信号の論理レベルが’０’の場合、一致／不一致信号の論理レベルが’０’になり、所定のタイミングで内蔵切り離し信号の論理レベルも’０’になる。また内蔵抵抗タイプ指定信号の論理レベルが’０’で、コンフィギュレーション入力信号の論理レベルが’１’の場合、一致／不一致信号の論理レベルが’１’になり、所定のタイミングで内蔵切り離し信号の論理レベルも’１’になる。
【００６２】
ここで内蔵プルダウン抵抗を有している場合には内蔵抵抗タイプ信号の論理レベルは’０’で、入力端子に外付けのプルアップ抵抗が接続されている場合にはコンフィギュレーション入力信号の論理レベルが’１’となるが、この場合所定のタイミングで内蔵切り離し信号の論理レベルが’１’となるのでスイッチがＯＦＦとなって、それ以降の定常リーク電流の発生を防止することが出来る。
【００６３】
図９は、第３の実施例のタイミングチャート図である。
【００６４】
電源３５２は半導体装置の電源ＯＮ、ＯＦＦを示しており、３５４のタイミングで電源がＯＮになったことを示す。
【００６５】
コンフィギュレーション入力信号３５０は、電源がＯＮになったタイミングで、内蔵プルダウン抵抗と外部プルアップ抵抗の比を適切に選択する事により論理レベルが’１’となる（３５６参照）。コンフィギュレーション入力信号３５０は、所定のモジュールに入力されコンフィグレーション入力として使用されると共に、一致／不一致回路（図７の３４４）の入力となる。
【００６６】
初期化信号３６０は、ＩＣ（３００）の電源投入時にフィリップフロップ（図７の３４２）を初期化を行ない、あらかじめスイッチ３３０をオンにしておく信号である。
【００６７】
内蔵抵抗指定タイプ指定信号３４７は、内蔵抵抗のタイプに応じて決定される信号であり、本実施例の場合には内蔵プルダウン抵抗を有しているので、論理レベル’０’の信号である。
【００６８】
一致／不一致信号３４５は一致／不一致回路の出力であり、本実施例の場合には、論理レベルが’１’の信号である。
【００６９】
内蔵抵抗切り離しタイミング信号３７０はフィリップフロップ（図７の３４２）の内蔵抵抗切り離しのタイミングを指示する信号である。
【００７０】
内部抵抗切り離し信号３８０は、スイッチのＯＮ、ＯＦＦを指示する信号であり、フィリップフロップ（図７の３４２）によって、内部抵抗切り離しタイミング３７０の論理レベルが’０’から’１’に変化するタイミング（３７２参照）に同期して、内部抵抗切り離し信号３８０の論理レベルが’０’から’１’に変化する。
【００７１】
ここで電源３５２がＯＮになって内部抵抗切り離し信号３８０の論理レベルが’１’になるまでの間（Ｋ３１）は定常リーク電流が発生するが、内部抵抗切り離し信号３８０の論理レベルが’１’になった以降（Ｋ３２）の定常リーク電流は発生しない。
（４）第４の実施例
図１０〜図１２は、本実施の形態の半導体装置の第４の実施例について説明するための図である。
【００７２】
図１０は、第４の実施例の半導体装置（ＩＣ）の構成の一例である。
【００７３】
第４の実施例の半導体装置（ＩＣ）４００は、入力バッファ４２６に電気的に接続され、所定の入力端子４１０からの入力４５０をプルアップする内蔵プルアップ抵抗４２４を含むプルアップ回路４２０を内蔵し、プルアップ回路４２０と高電位電源４２２との電気的接続をＯＮ又はＯＦＦのいずれかの状態にするスイッチ４３０と、前記入力端子４１０から入力される入力信号４５０の論理レベルと前記プルアップ回路４２０が電気的に接続されている電源の電位４２２を示す論理レベルに基づき生成した制御信号（ここでは内蔵抵抗切り離し信号）４８０によって前記スイッチ４３０のＯＮ、ＯＦＦを制御するスイッチ制御回路４４０とを含む。
【００７４】
ここでスイッチ制御回路４４０を、プルアップ回路とプルダウン回路のいずれを内蔵しているかを示す内蔵抵抗タイプ指定信号４４７を出力する内蔵抵抗タイプ指定型フィリップフロップ４４６と、前記内蔵抵抗タイプ指定信号４４７と、前記入力端子から入力される入力信号４５０とを入力し、両者の一致、不一致を検出して、検出された一致、不一致に基づきスイッチのＯＮ、ＯＦＦを制御する一致／不一致信号４４５を出力する一致／不一致回路４４４とを含むように構成してもよい。
【００７５】
ここで内蔵抵抗タイプ指定型フィリップフロップ４４６は、本実施例のように内蔵プルアップ抵抗を有している場合には例えば論理レベル’１’の内蔵抵抗タイプ指定信号４４７が出力されるように構成されている。しかしこれに限られず内蔵プルダウン抵抗を有している場合とは逆の論理レベルの内蔵抵抗タイプ指定信号４４７が出力されるように構成されていればよく、例えば論理レベル’０’の内蔵抵抗タイプ指定信号４４７が出力されるように構成されている場合でもよい。
【００７６】
また一致／不一致回路４４４は、内蔵抵抗タイプ指定信号４４７とコンフィギュレーション入力信号４５０に基づき一致／不一致信号４４５を出力するＥＸＯＲ回路である。
【００７７】
またスイッチ制御回路４４０は、切り離しタイミング信号４７０，初期化信号４６０を入力し、スイッチ４３０に向け内蔵抵抗切り離し信号４８０を出力するフィリップフロップ４４２を含む。
【００７８】
スイッチ４３０は、内蔵切り離し信号４８０の論理レベルが’０’の場合にＯＮとなり、’１’の場合にＯＦＦとなる。
【００７９】
ここで第４の実施例の半導体装置（ＩＣ）４００は、内蔵プルアップ抵抗４２４を含むことにより、デフォルト値が’１’のコンフィギュレーション入力に用いることが出来る。
【００８０】
そして内蔵のプルアップ抵抗４２４で供給される電位とは逆の論理レベルの信号をコンフィギュレーションとして使いたい場合には、図１０に示すように入力端子４１０に外部プルダウン抵抗４９０を外付けにすることで、コンフィギュレーション用の入力の論理レベルを調整することができる。
【００８１】
図１１は、第４の実施例の内蔵抵抗タイプ指定信号とコンフィギュレーション入力信号と内蔵切り離し信号との関係について説明するための図である。
【００８２】
同図に示すように内蔵抵抗タイプ指定信号の論理レベルが’１’で、コンフィギュレーション入力信号の論理レベルが’０’の場合、一致／不一致信号の論理レベルが’１’になり、所定のタイミングで内蔵切り離し信号の論理レベルも’１’になる。また内蔵抵抗タイプ指定信号の論理レベルが’１’で、コンフィギュレーション入力信号の論理レベルが’１’の場合、一致／不一致信号の論理レベルが’０’になり、所定のタイミングで内蔵切り離し信号の論理レベルも’０’になる。
【００８３】
ここで内蔵プルアップ抵抗を有している場合には内蔵抵抗タイプ信号の論理レベルは’１’で、入力端子に外付けのプルダウン抵抗が接続されている場合にはコンフィギュレーション入力信号の論理レベルが’０’となるが、この場合所定のタイミングで内蔵切り離し信号の論理レベルが’１’となるのでスイッチがＯＦＦとなって、それ以降の定常リーク電流の発生を防止することが出来る。
【００８４】
図１２は、第４の実施例のタイミングチャート図である。
【００８５】
電源４５２は半導体装置の電源ＯＮ、ＯＦＦを示しており、４５４のタイミングで電源がＯＮになったことを示す。
【００８６】
コンフィギュレーション入力信号４５０は、電源がＯＮになったタイミングで、内蔵プルアップ抵抗と外部プルダウン抵抗により論理レベルが’０’となる（４５６参照）。コンフィギュレーション入力信号４５０は、所定のモジュールに入力されコンフィグレーション入力として使用されると共に、一致／不一致回路（図１０の４４４）の入力となる。
【００８７】
初期化信号４６０はフィリップフロップ（図１０の４４２）の初期化タイミングを指示する信号である。
【００８８】
内蔵抵抗指定タイプ指定信号４４７は、内蔵抵抗のタイプに応じて決定される信号であり、本実施例の場合には内蔵プルアップ抵抗を有しているので、論理レベル’１’の信号である。
【００８９】
一致／不一致信号４４５は一致／不一致回路の出力であり、本実施例の場合には、論理レベルが’１’の信号である。
【００９０】
内蔵抵抗切り離しタイミング信号４７０はフィリップフロップ（図１０の４４２）の内蔵抵抗切り離しのタイミングを指示する信号である。
【００９１】
内部抵抗切り離し信号４８０は、スイッチのＯＮ、ＯＦＦを指示する信号であり、フィリップフロップ（図１０の４４２）によって、内部抵抗切り離しタイミング４７０の論理レベルが’０’から’１’に変化するタイミング（４７２参照）に同期して、内部抵抗切り離し信号４８０の論理レベルが’０’から’１’に変化する。
【００９２】
ここで電源４５２がＯＮになって内部抵抗切り離し信号４８０の論理レベルが’１’になるまでの間（Ｋ４１）は定常リーク電流が発生するが、内部抵抗切り離し信号４８０の論理レベルが’１’になった以降（Ｋ４２）の定常リーク電流は発生しない。
【００９３】
２．マイクロコンピュータ
図１３は、本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。
【００９４】
本マイクロコンピュータ７００は、ＣＰＵ５１０、キャッシュメモリ５２０、ＬＣＤコントローラ５３０、リセット回路５４０、プログラマブルタイマ５５０、リアルタイムクロック（ＲＴＣ）５６０、ＤＲＡＭコントローラ兼バスＩ／Ｆ５７０、割り込みコントローラ５８０、シリアルインターフェース５９０、バスコントローラ６００、Ａ／Ｄ変換器６１０、Ｄ／Ａ変換器６２０、入力ポート６３０、出力ポート６４０、Ｉ／Ｏポート６５０、クロック発生装置５６０、プリスケーラ５７０、及びそれらを接続する各種バス６８０等、各種ピン６９０等を含む。
【００９５】
３．電子機器
図１４に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器８００は、マイクロコンピュータ（またはＡＳＩＣ）８１０、入力部８２０、メモリ８３０、電源生成部８４０、ＬＣＤ８５０、音出力部８６０を含む。
【００９６】
ここで、入力部８２０は、種々のデータを入力するためのものである。マイクロコンピュータ８１０は、この入力部８２０により入力されたデータに基づいて種々の処理を行うことになる。メモリ８３０は、マイクロコンピュータ８１０などの作業領域となるものである。電源生成部８４０は、電子機器８００で使用される各種電源を生成するためのものである。ＬＣＤ８５０は、電子機器が表示する各種の画像（文字、アイコン、グラフィック等）を出力するためのものである。 音出力部８６０は、電子機器８００が出力する各種の音（音声、ゲーム音等）を出力するためのものであり、その機能は、スピーカなどのハードウェアにより実現できる。
【００９７】
図１５（Ａ）に、電子機器の１つである携帯電話９５０の外観図の例を示す。この携帯電話９５０は、入力部として機能するダイヤルボタン９５２や、電話番号や名前やアイコンなどを表示するＬＣＤ９５４や、音出力部として機能し音声を出力するスピーカ９５６を備える。
【００９８】
図１５（Ｂ）に、電子機器の１つである携帯型ゲーム装置９６０の外観図の例を示す。この携帯型ゲーム装置９６０は、入力部として機能する操作ボタン９６２、十字キー９６４や、ゲーム画像を表示するＬＣＤ９６６や、音出力部として機能しゲーム音を出力するスピーカ９６８を備える。
【００９９】
図１５（Ｃ）に、電子機器の１つであるパーソナルコンピュータ９７０の外観図の例を示す。このパーソナルコンピュータ９７０は、入力部として機能するキーボード９７２や、文字、数字、グラフィックなどを表示するＬＣＤ９７４、音出力部９７６を備える。
【０１００】
なお、本実施形態を利用できる電子機器としては、図１５（Ａ）、（Ｂ）、（Ｃ）に示すもの以外にも、携帯型情報端末、ページャー、電子卓上計算機、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置等のＬＣＤを使用する種々の電子機器を考えることができる。
【０１０１】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【図面の簡単な説明】
【図１】第１の実施例の半導体装置（ＩＣ）の構成の一例である。
【図２】第１の実施例のコンフィギュレーション入力信号と内蔵切り離し信号との関係について説明するための図である。
【図３】第１の実施例のタイミングチャート図である。
【図４】第２の実施例の半導体装置（ＩＣ）の構成の一例である。
【図５】第２の実施例のコンフィギュレーション入力信号と内蔵切り離し信号との関係について説明するための図である。
【図６】第２の実施例のタイミングチャート図である。
【図７】第３の実施例の半導体装置（ＩＣ）の構成の一例である。
【図８】第３の実施例のコンフィギュレーション入力信号と内蔵切り離し信号との関係について説明するための図である。
【図９】第３の実施例のタイミングチャート図である。
【図１０】第４の実施例の半導体装置（ＩＣ）の構成の一例である。
【図１１】第４の実施例のコンフィギュレーション入力信号と内蔵切り離し信号との関係について説明するための図である。
【図１２】第４の実施例のタイミングチャート図である。
【図１３】本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。
【図１４】マイクロコンピュータを含む電子機器のブロック図の一例を示す。
【図１５】図１５（Ａ）（Ｂ）（Ｃ）は、種々の電子機器の外観図の例である。
【図１６】従来例の不具合について説明するための図である。
【符号の説明】
１００ 半導体装置
１１０ 入力端子
１２０ 内蔵プルダウン回路
１２２ 低電位電源（ＧＮＤ）
１２４ 内蔵プルダウン抵抗
１２６ 入力バッファ
１３０ スイッチ
１４０ スイッチ制御回路
１４２ フィリップフロップ
１５０ コンフィギュレーション入力
１５２ 電源（ＶＤＤ）
１６０ 初期化信号
１７０ 切り離しタイミング
１８０ 内蔵抵抗切り離し信号
１９０ 外部プルアップ抵抗
２００ 半導体装置
２１０ 入力端子
２２０ 内蔵プルアップ回路
２２２ 低電位電源
２２４ 内蔵プルアップ抵抗
２２６ 入力バッファ
２３０ スイッチ
２４０ スイッチ制御回路
２４２ フィリップフロップ
２５０ コンフィギュレーション入力
２５２ 電源（ＶＤＤ）
２６０ 初期化信号
２７０ 切り離しタイミング
２８０ 内蔵抵抗切り離し信号
２９０ 外部プルダウン抵抗
３００ 半導体装置
３１０ 入力端子
３２０ 内蔵プルダウン回路
３２２ 低電位電源
３２４ 内蔵プルダウン抵抗
３２６ 入力バッファ
３３０ スイッチ
３４０ スイッチ制御回路
３４２ フィリップフロップ
３４４ 一致／不一致回路
３４５ 一致／不一致信号
３４６ 内蔵抵抗タイプ指定フィリップフロップ
３４７ 内蔵抵抗タイプ指定信号
３５２ 電源（ＶＤＤ）
３６０ 初期化信号
３７０ 切り離しタイミング
３８０ 内蔵抵抗切り離し信号
３９０ 外部プルアップ抵抗
４００ 半導体装置
４１０ 入力端子
４２０ 内蔵プルアップ回路
４２４ 内蔵プルアップ抵抗
４２６ 入力バッファ
４３０ スイッチ
４４０ スイッチ制御回路
４４２ フィリップフロップ
４４４ 一致／不一致回路
４４５ 一致／不一致信号
４４６ 内蔵抵抗タイプ指定フィリップフロップ
４４７ 内蔵抵抗タイプ指定信号
４５２ 電源（ＶＤＤ）
４６０ 初期化信号
４７０ 切り離しタイミング
４８０ 内蔵抵抗切り離し信号
４９０ 外部プルアップ抵抗
５１０ ＣＰＵ
５３０ ＬＣＤコントローラ
５４０ リセット回路
５５０ プログラマブルタイマ
５６０ リアルタイムクロック（ＲＴＣ）
５７０ ＤＲＡＭコントローラ兼バスＩ／Ｆ
５８０ 割り込みコントローラ
５９０ シリアルインターフェース
６００ ｓｚバスコントローラ
６１０ Ａ／Ｄ変換器
６２０ Ｄ／Ａ変換器
６３０ 入力ポート
６４０ 出力ポート
６５０ Ｉ／Ｏポート
６６０ クロック発生装置（ＰＬＬ）
６７０ プリスケーラ
６８０ 各種バス
６９０ 各種ピン
７００ マイクロコンピュータ
７１０ ＲＯＭ
７２０ ＲＡＭ
８００ 電子機器
【発明の属する技術分野】
本発明は、半導体装置、マイクロコンピュータ、電子機器、半導体装置の制御方法に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
ＩＣの内部に複数の動作モードを作り込んでおいて、コンフィギュレーション入力に基づきいずれかの動作モードを選択して動作するように構成されたＩＣにおいて、内蔵のプルアップ又はプルダウン抵抗を設けコンフィギュレーション入力に用いることが出来る。
【０００３】
ところが、ユーザーによっては、例えば内蔵のプルアップ又はプルダウン抵抗で供給される電位とは逆の論理レベルの信号をコンフィギュレーションとして使いたい場合がある。
【０００４】
かかる場合に図１６に示すように、例えばＩＣ１０内蔵のプルアップ又はプルダウン抵抗（ここではプルダウン抵抗）２０とは反対のプルアップ又はプルダウン抵抗（ここではプルアップ抵抗）３０を入力端子（コンフィギュレーションピンとして使用する入力端子）４０に外付けにすることで、コンフィギュレーション用の入力の論理レベルを調整することが出来る。
【０００５】
ところがこの場合、コンフィギュレーション後も５０に示すような定常リーク電流が発生してしまい、消費電力の増大を招くという問題点があった。
【０００６】
本発明は以上のような問題点に鑑みてなされたものであり、その目的とするところは、入力バッファ内蔵のプルアップ又はプルダウン抵抗とは反対のプルアップ又はプルダウン抵抗を入力端子に外付けされた場合の定常リーク電流の発生を防止可能な半導体装置、マイクロコンピュータ及び電子機器、半導体装置の制御方法の提供を目的とする。
【０００７】
【課題を解決するための手段】
（１）本発明は、所定の入力端子からの入力をプルアップ又はプルダウンするプルアップ／プルダウン回路を内蔵した半導体装置であって、
前記プルアップ／プルダウン回路と高電位電源又は低電位電源との電気的接続をＯＮ又はＯＦＦのいずれかの状態にするスイッチと、
前記入力端子から入力される入力信号の論理レベルが、高電位電源又は低電位電源によって供給される信号の論理レベルと逆の論理レベルである場合には、前記スイッチ回路がＯＦＦの状態になるように制御するスイッチ制御回路と、
を含むことを特徴とする。
【０００８】
（２）本発明は、所定の入力端子からの入力をプルアップ又はプルダウンするプルアップ／プルダウン回路を内蔵した半導体装置であって、
前記プルアップ／プルダウン回路と高電位電源又は低電位電源との電気的接続をＯＮ又はＯＦＦのいずれかの状態にするスイッチと、
前記入力端子から入力される入力信号の論理レベルと前記プルアップ／プルダウン回路が電気的に接続されている電源の電位を示す論理レベルに基づき生成した制御信号によって前記スイッチのＯＮ、ＯＦＦを制御するスイッチ制御回路と、
を含むことを特徴とする。
【０００９】
（３）本発明の半導体装置は、
プルアップ回路とプルダウン回路のいずれを内蔵しているかを示す内蔵抵抗タイプ指定信号を出力する内蔵抵抗タイプ指定型フィリップフロップと、
前記内蔵抵抗タイプ指定信号と、前記入力端子から入力される入力信号とを入力し、両者の一致、不一致を検出して、検出された一致、不一致に基づきスイッチのＯＮ、ＯＦＦを制御する信号を出力する回路と、
を含むことを特徴とする。
【００１０】
（４）本発明の半導体装置は、
所定のタイミングで前記入力端子から入力される入力信号をラッチし、ラッチされた入力信号の論理レベルに基づきに入力端子から入力される入力信号の論理レベルを判断することを特徴とする。
【００１１】
（５）本発明の半導体装置は、
前記入力端子はコンフィギュレーションピンとして使用可能に構成されており、前記入力信号は、コンフィギュレーション入力であることを特徴とする。
【００１２】
（６）本発明のマイクロコンピュータは、上記のいずれかに記載の半導体集積回路で構成されていることを特徴とする。
【００１３】
（７）本発明の電子機器は、上記に記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力手段と、
前記マイクロコンピュータにより処理されたデータを出力するための出力手段とを含むことを特徴とする。
【００１４】
（８）本発明は、所定の入力端子からの入力をプルアップ又はプルダウンするプルアップ／プルダウン回路と、
前記プルアップ／プルダウン回路と高電位電源又は低電位電源との電気的接続をＯＮ又はＯＦＦのいずれかの状態にするスイッチと、
を含む半導体装置の制御方法であって、
前記入力端子から入力される入力信号の論理レベルが、高電位電源又は低電位電源によって供給される信号の論理レベルと逆の論理レベルである場合には、前記スイッチ回路がＯＦＦの状態になるように制御することを特徴とする。
【００１５】
（９）本発明は、所定の入力端子からの入力をプルアップ又はプルダウンするプルアップ／プルダウン回路と、
前記プルアップ／プルダウン回路と高電位電源又は低電位電源との電気的接続をＯＮ又はＯＦＦのいずれかの状態にするスイッチと、
を含む半導体装置の制御方法であって、
前記入力端子から入力される入力信号の論理レベルと前記プルアップ／プルダウン回路が電気的に接続されている電源の電位を示す論理レベルに基づき生成した制御信号によって前記スイッチのＯＮ、ＯＦＦを制御することを特徴とする。
【００１６】
【発明の実施の形態】
１．半導体装置
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
（１）第１の実施例
図１〜図３は、本実施の形態の半導体装置の第１の実施例について説明するための図である。
【００１７】
図１は、第１の実施例の半導体装置（ＩＣ）の構成の一例である。
【００１８】
第１の実施例の半導体装置（ＩＣ）１００は、入力バッファ１２６に電気的に接続され、所定の入力端子１１０からの入力１５０をプルダウンする内蔵プルダウン抵抗１２４を含むプルダウン回路１２０を内蔵し、プルダウン回路１２０と低電位電源１２２との電気的接続をＯＮ又はＯＦＦのいずれかの状態にするスイッチ１３０と、前記入力端子１１０から入力される入力信号１５０の論理レベルが、低電位電源１２２によって供給される信号の論理レベルと逆の論理レベルである場合には、前記スイッチ１３０がＯＦＦの状態になるように制御するスイッチ制御回路１４０と含む。
【００１９】
スイッチ制御回路１４０はコンフィギュレーション入力信号１５０、切り離しタイミング信号１７０，初期化信号１６０を入力し、スイッチ１３０に向け内蔵抵抗切り離し信号１８０を出力するフィリップフロップ１４２を含む。
【００２０】
フィリップフロップ１４２は、初期化信号１６０により電源投入時にはあらかじめ内蔵プルダウン抵抗のスイッチ１３０がオンとなる状態にしておき、プルダウン抵抗１２４が有効になる状態にしておく。
【００２１】
スイッチ１３０は、内蔵切り離し信号１８０の論理レベルが’０’の場合にＯＮとなり、’１’の場合にＯＦＦとなる。
【００２２】
ここで第１の実施例の半導体装置（ＩＣ）１００は、内蔵プルダウン抵抗１２４を含むことにより、デフォルト値が’０’のコンフィギュレーション入力に用いることが出来る。
【００２３】
そして内蔵のプルダウン抵抗１２４で供給される電位とは逆の論理レベルの信号をコンフィギュレーションとして使いたい場合には、図１に示すように入力端子１１０に外部プルアップ抵抗１９０を外付けにすることで、コンフィギュレーション用の入力の論理レベルを調整することができる。
【００２４】
図２は、第１の実施例のコンフィギュレーション入力信号と内蔵切り離し信号との関係について説明するための図である。
【００２５】
第１の実施例のフィリップフロップ１４２は、同図に示すようにコンフィギュレーション入力信号の論理レベルが’０’の場合、所定のタイミングで内蔵切り離し信号の論理レベルが’０’になるように、コンフィギュレーション入力信号の論理レベルが’１’の場合、所定のタイミングで内蔵切り離し信号の論理レベルが’１’になるように制御する。
【００２６】
ここで入力端子に外付けのプルアップ抵抗が接続されている場合にはコンフィギュレーション入力信号の論理レベルが’１’となるが、所定のタイミングで内蔵切り離し信号の論理レベルが’１’となるのでスイッチがＯＦＦとなって、それ以降の定常リーク電流の発生を防止することが出来る。
【００２７】
図３は、第１の実施例のタイミングチャート図である。
【００２８】
電源１５２は半導体装置の電源ＯＮ、ＯＦＦを示しており、１５４のタイミングで電源がＯＮになったことを示す。
【００２９】
コンフィギュレーション入力信号１５０は、電源がＯＮになったタイミングで、内蔵プルダウン抵抗と外部プルアップ抵抗の比を適切に選択する事により論理レベルが’１’となる（１５６参照）。コンフィギュレーション入力信号１５０は、所定のモジュールに入力されコンフィグレーション入力として使用されると共に、フィリップフロップ（図１の１４２）の入力となる。
【００３０】
初期化信号１６０は、ＩＣ（１００）の電源投入時にフィリップフロップ（図１の１４２）を初期化を行ない、あらかじめスイッチ１３０をオンにしておく信号である。
【００３１】
内蔵抵抗切り離しタイミング信号１７０はフィリップフロップ（図１の１４２）の内蔵抵抗切り離しのタイミングを指示する信号である。
【００３２】
内部抵抗切り離し信号１８０は、スイッチのＯＮ、ＯＦＦを指示する信号であり、フィリップフロップ（図１の１４２）によって、内部抵抗切り離しタイミング１７０の論理レベルが’０’から’１’に変化するタイミング（１７２参照）に同期して、内部抵抗切り離し信号１８０の論理レベルが’０’から’１’に変化する。
【００３３】
ここで電源１５２がＯＮになって内部抵抗切り離し信号１８０の論理レベルが’１’になるまでの間（Ｋ１１）は定常リーク電流が発生するが、内部抵抗切り離し信号１８０の論理レベルが’１’になった以降（Ｋ１２）の定常リーク電流は発生しない。
（２）第２の実施例
図４〜図６は、本実施の形態の半導体装置の第２の実施例について説明するための図である。
【００３４】
図４は、第２の実施例の半導体装置（ＩＣ）の構成の一例である。
【００３５】
第２の実施例の半導体装置（ＩＣ）２００は、入力バッファ２２６に電気的に接続され、所定の入力端子２１０からの入力２５０をプルアップする内蔵プルアップ抵抗２２４を含むプルアップ回路２２０を内蔵し、プルアップ回路２２０と高電位電源２２２との電気的接続をＯＮ又はＯＦＦのいずれかの状態にするスイッチ２３０と、前記入力端子２１０から入力される入力信号２５０の論理レベルが、高電位電源２２２によって供給される信号の論理レベルと逆の論理レベルである場合には、前記スイッチ２３０がＯＦＦの状態になるように制御するスイッチ制御回路２４０と含む。
【００３６】
スイッチ制御回路２４０はコンフィギュレーション入力信号２５０、切り離しタイミング信号２７０，初期化信号２６０を入力し、スイッチ２３０に向け内蔵抵抗切り離し信号２８０を出力するフィリップフロップ２４２を含む。
【００３７】
フィリップフロップ２４２は、ＩＣ（２００）の電源投入時に初期化信号２６０によりあらかじめ内蔵プルアップ抵抗のスイッチ２３０がオンとなる状態にしておき、プルアップ抵抗２２４が有効になる状態にしておく。
【００３８】
スイッチ２３０は、内蔵切り離し信号２８０の論理レベルが’０’の場合にＯＮとなり、’１’の場合にＯＦＦとなる。
【００３９】
ここで第２の実施例の半導体装置（ＩＣ）２００は、内蔵プルアップ抵抗２２４を含むことにより、デフォルト値が’１’のコンフィギュレーション入力に用いることが出来る。
【００４０】
そして内蔵のプルアップ抵抗２２４で供給される電位とは逆の論理レベルの信号をコンフィギュレーションとして使いたい場合には、図４に示すように入力端子２１０に外部プルダウン抵抗２９０を外付けにすることで、コンフィギュレーション用の入力の論理レベルを調整することができる。
【００４１】
図５は、第２の実施例のコンフィギュレーション入力信号と内蔵切り離し信号との関係について説明するための図である。
【００４２】
第２の実施例のフィリップフロップ２４２は、同図に示すようにコンフィギュレーション入力信号の論理レベルが’０’の場合、所定のタイミングで内蔵切り離し信号の論理レベルが’１’になるように、コンフィギュレーション入力信号の論理レベルが’１’の場合、所定のタイミングで内蔵切り離し信号の論理レベルが’０’になるように制御する。
【００４３】
ここで入力端子に外付けのプルダウン抵抗が接続され、内部プルアップ抵抗との抵抗比を適切に選択した場合にはコンフィギュレーション入力信号の論理レベルが’０’となるが、所定のタイミングで内蔵切り離し信号の論理レベルが’１’となるのでスイッチがＯＦＦとなって、それ以降の定常リーク電流の発生を防止することが出来る。
【００４４】
図６は、第２の実施例のタイミングチャート図である。
【００４５】
電源２５２は半導体装置の電源ＯＮ、ＯＦＦを示しており、２５４のタイミングで電源がＯＮになったことを示す。
【００４６】
コンフィギュレーション入力信号２５０は、電源がＯＮになったタイミングで、内蔵プルアップ抵抗と外部プルダウン抵抗により論理レベルが’０’となる（２５６参照）。コンフィギュレーション入力信号２５０は、所定のモジュールに入力されコンフィグレーション入力として使用されると共に、フィリップフロップ（図４の２４２）の入力となる。
【００４７】
初期化信号２６０はフィリップフロップ（図４の２４２）の初期化タイミングを指示する信号である。
【００４８】
内蔵抵抗切り離しタイミング信号２７０はフィリップフロップ（図４の２４２）の内蔵抵抗切り離しのタイミングを指示する信号である。
【００４９】
内部抵抗切り離し信号２８０は、スイッチのＯＮ、ＯＦＦを指示する信号であり、フィリップフロップ（図４の２４２）によって、内部抵抗切り離しタイミング２７０の論理レベルが’０’から’１’に変化するタイミング（２７２参照）に同期して、内部抵抗切り離し信号２８０の論理レベルが’０’から’１’に変化する。
【００５０】
ここで電源２５２がＯＮになって内部抵抗切り離し信号２８０の論理レベルが’１’になるまでの間（Ｋ２１）は定常リーク電流が発生するが、内部抵抗切り離し信号２８０の論理レベルが’１’になった以降（Ｋ２２）の定常リーク電流は発生しない。
（３）第３の実施例
図７〜図９は、本実施の形態の半導体装置の第３の実施例について説明するための図である。
【００５１】
図７は、第３の実施例の半導体装置（ＩＣ）の構成の一例である。
【００５２】
第３の実施例の半導体装置（ＩＣ）３００は、入力バッファ３３６に電気的に接続され、所定の入力端子３１０からの入力３５０をプルダウンする内蔵プルダウン抵抗３２４を含むプルダウン回路３２０を内蔵し、プルダウン回路３２０と低電位電源３２２との電気的接続をＯＮ又はＯＦＦのいずれかの状態にするスイッチ３３０と、前記入力端子３１０から入力される入力信号３５０の論理レベルと前記プルダウン回路３２０が電気的に接続されている電源の電位３２２を示す論理レベルに基づき生成した制御信号（ここでは内蔵抵抗切り離し信号）３８０によって前記スイッチ３３０のＯＮ、ＯＦＦを制御するスイッチ制御回路３４０とを含む。
【００５３】
ここでスイッチ制御回路３４０を、プルアップ回路とプルダウン回路のいずれを内蔵しているかを示す内蔵抵抗タイプ指定信号３４７を出力する内蔵抵抗タイプ指定型フィリップフロップ３４６と、前記内蔵抵抗タイプ指定信号３４７と、前記入力端子から入力される入力信号３５０とを入力し、両者の一致、不一致を検出して、検出された一致、不一致に基づきスイッチのＯＮ、ＯＦＦを制御する一致／不一致信号３４５を出力する一致／不一致回路３４４とを含むように構成してもよい。
【００５４】
ここで内蔵抵抗タイプ指定型フィリップフロップ３４６は、本実施例のように内蔵プルダウン抵抗を有している場合には例えば論理レベル’０’の内蔵抵抗タイプ指定信号３４７が出力されるように構成されている。しかしこれに限られず内蔵プルアップ抵抗を有している場合とは逆の論理レベルの内蔵抵抗タイプ指定信号３４７が出力されるように構成されていればよく、例えば論理レベル’１’の内蔵抵抗タイプ指定信号３４７が出力されるように構成されている場合でもよい。
【００５５】
また一致／不一致回路３４４は、内蔵抵抗タイプ指定信号３４７とコンフィギュレーション入力信号３５０に基づき一致／不一致信号３４５を出力するＥＸＯＲ回路である。
【００５６】
またスイッチ制御回路３４０は、切り離しタイミング信号３７０，初期化信号３６０を入力し、スイッチ３３０に向け内蔵抵抗切り離し信号３８０を出力するフィリップフロップ３４２を含む。
【００５７】
スイッチ３３０は、内蔵切り離し信号３８０の論理レベルが’０’の場合にＯＮとなり、’１’の場合にＯＦＦとなる。
【００５８】
ここで第３の実施例の半導体装置（ＩＣ）３００は、内蔵プルダウン抵抗３２４を含むことにより、デフォルト値が’０’のコンフィギュレーション入力に用いることが出来る。
【００５９】
そして内蔵のプルダウン抵抗３２４で供給される電位とは逆の論理レベルの信号をコンフィギュレーションとして使いたい場合には、図７に示すように入力端子３１０に外部プルアップ抵抗３９０を外付けにすることで、コンフィギュレーション用の入力の論理レベルを調整することができる。
【００６０】
図８は、第３の実施例の内蔵抵抗タイプ指定信号とコンフィギュレーション入力信号と内蔵切り離し信号との関係について説明するための図である。
【００６１】
同図に示すように内蔵抵抗タイプ指定信号の論理レベルが’０’で、コンフィギュレーション入力信号の論理レベルが’０’の場合、一致／不一致信号の論理レベルが’０’になり、所定のタイミングで内蔵切り離し信号の論理レベルも’０’になる。また内蔵抵抗タイプ指定信号の論理レベルが’０’で、コンフィギュレーション入力信号の論理レベルが’１’の場合、一致／不一致信号の論理レベルが’１’になり、所定のタイミングで内蔵切り離し信号の論理レベルも’１’になる。
【００６２】
ここで内蔵プルダウン抵抗を有している場合には内蔵抵抗タイプ信号の論理レベルは’０’で、入力端子に外付けのプルアップ抵抗が接続されている場合にはコンフィギュレーション入力信号の論理レベルが’１’となるが、この場合所定のタイミングで内蔵切り離し信号の論理レベルが’１’となるのでスイッチがＯＦＦとなって、それ以降の定常リーク電流の発生を防止することが出来る。
【００６３】
図９は、第３の実施例のタイミングチャート図である。
【００６４】
電源３５２は半導体装置の電源ＯＮ、ＯＦＦを示しており、３５４のタイミングで電源がＯＮになったことを示す。
【００６５】
コンフィギュレーション入力信号３５０は、電源がＯＮになったタイミングで、内蔵プルダウン抵抗と外部プルアップ抵抗の比を適切に選択する事により論理レベルが’１’となる（３５６参照）。コンフィギュレーション入力信号３５０は、所定のモジュールに入力されコンフィグレーション入力として使用されると共に、一致／不一致回路（図７の３４４）の入力となる。
【００６６】
初期化信号３６０は、ＩＣ（３００）の電源投入時にフィリップフロップ（図７の３４２）を初期化を行ない、あらかじめスイッチ３３０をオンにしておく信号である。
【００６７】
内蔵抵抗指定タイプ指定信号３４７は、内蔵抵抗のタイプに応じて決定される信号であり、本実施例の場合には内蔵プルダウン抵抗を有しているので、論理レベル’０’の信号である。
【００６８】
一致／不一致信号３４５は一致／不一致回路の出力であり、本実施例の場合には、論理レベルが’１’の信号である。
【００６９】
内蔵抵抗切り離しタイミング信号３７０はフィリップフロップ（図７の３４２）の内蔵抵抗切り離しのタイミングを指示する信号である。
【００７０】
内部抵抗切り離し信号３８０は、スイッチのＯＮ、ＯＦＦを指示する信号であり、フィリップフロップ（図７の３４２）によって、内部抵抗切り離しタイミング３７０の論理レベルが’０’から’１’に変化するタイミング（３７２参照）に同期して、内部抵抗切り離し信号３８０の論理レベルが’０’から’１’に変化する。
【００７１】
ここで電源３５２がＯＮになって内部抵抗切り離し信号３８０の論理レベルが’１’になるまでの間（Ｋ３１）は定常リーク電流が発生するが、内部抵抗切り離し信号３８０の論理レベルが’１’になった以降（Ｋ３２）の定常リーク電流は発生しない。
（４）第４の実施例
図１０〜図１２は、本実施の形態の半導体装置の第４の実施例について説明するための図である。
【００７２】
図１０は、第４の実施例の半導体装置（ＩＣ）の構成の一例である。
【００７３】
第４の実施例の半導体装置（ＩＣ）４００は、入力バッファ４２６に電気的に接続され、所定の入力端子４１０からの入力４５０をプルアップする内蔵プルアップ抵抗４２４を含むプルアップ回路４２０を内蔵し、プルアップ回路４２０と高電位電源４２２との電気的接続をＯＮ又はＯＦＦのいずれかの状態にするスイッチ４３０と、前記入力端子４１０から入力される入力信号４５０の論理レベルと前記プルアップ回路４２０が電気的に接続されている電源の電位４２２を示す論理レベルに基づき生成した制御信号（ここでは内蔵抵抗切り離し信号）４８０によって前記スイッチ４３０のＯＮ、ＯＦＦを制御するスイッチ制御回路４４０とを含む。
【００７４】
ここでスイッチ制御回路４４０を、プルアップ回路とプルダウン回路のいずれを内蔵しているかを示す内蔵抵抗タイプ指定信号４４７を出力する内蔵抵抗タイプ指定型フィリップフロップ４４６と、前記内蔵抵抗タイプ指定信号４４７と、前記入力端子から入力される入力信号４５０とを入力し、両者の一致、不一致を検出して、検出された一致、不一致に基づきスイッチのＯＮ、ＯＦＦを制御する一致／不一致信号４４５を出力する一致／不一致回路４４４とを含むように構成してもよい。
【００７５】
ここで内蔵抵抗タイプ指定型フィリップフロップ４４６は、本実施例のように内蔵プルアップ抵抗を有している場合には例えば論理レベル’１’の内蔵抵抗タイプ指定信号４４７が出力されるように構成されている。しかしこれに限られず内蔵プルダウン抵抗を有している場合とは逆の論理レベルの内蔵抵抗タイプ指定信号４４７が出力されるように構成されていればよく、例えば論理レベル’０’の内蔵抵抗タイプ指定信号４４７が出力されるように構成されている場合でもよい。
【００７６】
また一致／不一致回路４４４は、内蔵抵抗タイプ指定信号４４７とコンフィギュレーション入力信号４５０に基づき一致／不一致信号４４５を出力するＥＸＯＲ回路である。
【００７７】
またスイッチ制御回路４４０は、切り離しタイミング信号４７０，初期化信号４６０を入力し、スイッチ４３０に向け内蔵抵抗切り離し信号４８０を出力するフィリップフロップ４４２を含む。
【００７８】
スイッチ４３０は、内蔵切り離し信号４８０の論理レベルが’０’の場合にＯＮとなり、’１’の場合にＯＦＦとなる。
【００７９】
ここで第４の実施例の半導体装置（ＩＣ）４００は、内蔵プルアップ抵抗４２４を含むことにより、デフォルト値が’１’のコンフィギュレーション入力に用いることが出来る。
【００８０】
そして内蔵のプルアップ抵抗４２４で供給される電位とは逆の論理レベルの信号をコンフィギュレーションとして使いたい場合には、図１０に示すように入力端子４１０に外部プルダウン抵抗４９０を外付けにすることで、コンフィギュレーション用の入力の論理レベルを調整することができる。
【００８１】
図１１は、第４の実施例の内蔵抵抗タイプ指定信号とコンフィギュレーション入力信号と内蔵切り離し信号との関係について説明するための図である。
【００８２】
同図に示すように内蔵抵抗タイプ指定信号の論理レベルが’１’で、コンフィギュレーション入力信号の論理レベルが’０’の場合、一致／不一致信号の論理レベルが’１’になり、所定のタイミングで内蔵切り離し信号の論理レベルも’１’になる。また内蔵抵抗タイプ指定信号の論理レベルが’１’で、コンフィギュレーション入力信号の論理レベルが’１’の場合、一致／不一致信号の論理レベルが’０’になり、所定のタイミングで内蔵切り離し信号の論理レベルも’０’になる。
【００８３】
ここで内蔵プルアップ抵抗を有している場合には内蔵抵抗タイプ信号の論理レベルは’１’で、入力端子に外付けのプルダウン抵抗が接続されている場合にはコンフィギュレーション入力信号の論理レベルが’０’となるが、この場合所定のタイミングで内蔵切り離し信号の論理レベルが’１’となるのでスイッチがＯＦＦとなって、それ以降の定常リーク電流の発生を防止することが出来る。
【００８４】
図１２は、第４の実施例のタイミングチャート図である。
【００８５】
電源４５２は半導体装置の電源ＯＮ、ＯＦＦを示しており、４５４のタイミングで電源がＯＮになったことを示す。
【００８６】
コンフィギュレーション入力信号４５０は、電源がＯＮになったタイミングで、内蔵プルアップ抵抗と外部プルダウン抵抗により論理レベルが’０’となる（４５６参照）。コンフィギュレーション入力信号４５０は、所定のモジュールに入力されコンフィグレーション入力として使用されると共に、一致／不一致回路（図１０の４４４）の入力となる。
【００８７】
初期化信号４６０はフィリップフロップ（図１０の４４２）の初期化タイミングを指示する信号である。
【００８８】
内蔵抵抗指定タイプ指定信号４４７は、内蔵抵抗のタイプに応じて決定される信号であり、本実施例の場合には内蔵プルアップ抵抗を有しているので、論理レベル’１’の信号である。
【００８９】
一致／不一致信号４４５は一致／不一致回路の出力であり、本実施例の場合には、論理レベルが’１’の信号である。
【００９０】
内蔵抵抗切り離しタイミング信号４７０はフィリップフロップ（図１０の４４２）の内蔵抵抗切り離しのタイミングを指示する信号である。
【００９１】
内部抵抗切り離し信号４８０は、スイッチのＯＮ、ＯＦＦを指示する信号であり、フィリップフロップ（図１０の４４２）によって、内部抵抗切り離しタイミング４７０の論理レベルが’０’から’１’に変化するタイミング（４７２参照）に同期して、内部抵抗切り離し信号４８０の論理レベルが’０’から’１’に変化する。
【００９２】
ここで電源４５２がＯＮになって内部抵抗切り離し信号４８０の論理レベルが’１’になるまでの間（Ｋ４１）は定常リーク電流が発生するが、内部抵抗切り離し信号４８０の論理レベルが’１’になった以降（Ｋ４２）の定常リーク電流は発生しない。
【００９３】
２．マイクロコンピュータ
図１３は、本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。
【００９４】
本マイクロコンピュータ７００は、ＣＰＵ５１０、キャッシュメモリ５２０、ＬＣＤコントローラ５３０、リセット回路５４０、プログラマブルタイマ５５０、リアルタイムクロック（ＲＴＣ）５６０、ＤＲＡＭコントローラ兼バスＩ／Ｆ５７０、割り込みコントローラ５８０、シリアルインターフェース５９０、バスコントローラ６００、Ａ／Ｄ変換器６１０、Ｄ／Ａ変換器６２０、入力ポート６３０、出力ポート６４０、Ｉ／Ｏポート６５０、クロック発生装置５６０、プリスケーラ５７０、及びそれらを接続する各種バス６８０等、各種ピン６９０等を含む。
【００９５】
３．電子機器
図１４に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器８００は、マイクロコンピュータ（またはＡＳＩＣ）８１０、入力部８２０、メモリ８３０、電源生成部８４０、ＬＣＤ８５０、音出力部８６０を含む。
【００９６】
ここで、入力部８２０は、種々のデータを入力するためのものである。マイクロコンピュータ８１０は、この入力部８２０により入力されたデータに基づいて種々の処理を行うことになる。メモリ８３０は、マイクロコンピュータ８１０などの作業領域となるものである。電源生成部８４０は、電子機器８００で使用される各種電源を生成するためのものである。ＬＣＤ８５０は、電子機器が表示する各種の画像（文字、アイコン、グラフィック等）を出力するためのものである。 音出力部８６０は、電子機器８００が出力する各種の音（音声、ゲーム音等）を出力するためのものであり、その機能は、スピーカなどのハードウェアにより実現できる。
【００９７】
図１５（Ａ）に、電子機器の１つである携帯電話９５０の外観図の例を示す。この携帯電話９５０は、入力部として機能するダイヤルボタン９５２や、電話番号や名前やアイコンなどを表示するＬＣＤ９５４や、音出力部として機能し音声を出力するスピーカ９５６を備える。
【００９８】
図１５（Ｂ）に、電子機器の１つである携帯型ゲーム装置９６０の外観図の例を示す。この携帯型ゲーム装置９６０は、入力部として機能する操作ボタン９６２、十字キー９６４や、ゲーム画像を表示するＬＣＤ９６６や、音出力部として機能しゲーム音を出力するスピーカ９６８を備える。
【００９９】
図１５（Ｃ）に、電子機器の１つであるパーソナルコンピュータ９７０の外観図の例を示す。このパーソナルコンピュータ９７０は、入力部として機能するキーボード９７２や、文字、数字、グラフィックなどを表示するＬＣＤ９７４、音出力部９７６を備える。
【０１００】
なお、本実施形態を利用できる電子機器としては、図１５（Ａ）、（Ｂ）、（Ｃ）に示すもの以外にも、携帯型情報端末、ページャー、電子卓上計算機、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置等のＬＣＤを使用する種々の電子機器を考えることができる。
【０１０１】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【図面の簡単な説明】
【図１】第１の実施例の半導体装置（ＩＣ）の構成の一例である。
【図２】第１の実施例のコンフィギュレーション入力信号と内蔵切り離し信号との関係について説明するための図である。
【図３】第１の実施例のタイミングチャート図である。
【図４】第２の実施例の半導体装置（ＩＣ）の構成の一例である。
【図５】第２の実施例のコンフィギュレーション入力信号と内蔵切り離し信号との関係について説明するための図である。
【図６】第２の実施例のタイミングチャート図である。
【図７】第３の実施例の半導体装置（ＩＣ）の構成の一例である。
【図８】第３の実施例のコンフィギュレーション入力信号と内蔵切り離し信号との関係について説明するための図である。
【図９】第３の実施例のタイミングチャート図である。
【図１０】第４の実施例の半導体装置（ＩＣ）の構成の一例である。
【図１１】第４の実施例のコンフィギュレーション入力信号と内蔵切り離し信号との関係について説明するための図である。
【図１２】第４の実施例のタイミングチャート図である。
【図１３】本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。
【図１４】マイクロコンピュータを含む電子機器のブロック図の一例を示す。
【図１５】図１５（Ａ）（Ｂ）（Ｃ）は、種々の電子機器の外観図の例である。
【図１６】従来例の不具合について説明するための図である。
【符号の説明】
１００ 半導体装置
１１０ 入力端子
１２０ 内蔵プルダウン回路
１２２ 低電位電源（ＧＮＤ）
１２４ 内蔵プルダウン抵抗
１２６ 入力バッファ
１３０ スイッチ
１４０ スイッチ制御回路
１４２ フィリップフロップ
１５０ コンフィギュレーション入力
１５２ 電源（ＶＤＤ）
１６０ 初期化信号
１７０ 切り離しタイミング
１８０ 内蔵抵抗切り離し信号
１９０ 外部プルアップ抵抗
２００ 半導体装置
２１０ 入力端子
２２０ 内蔵プルアップ回路
２２２ 低電位電源
２２４ 内蔵プルアップ抵抗
２２６ 入力バッファ
２３０ スイッチ
２４０ スイッチ制御回路
２４２ フィリップフロップ
２５０ コンフィギュレーション入力
２５２ 電源（ＶＤＤ）
２６０ 初期化信号
２７０ 切り離しタイミング
２８０ 内蔵抵抗切り離し信号
２９０ 外部プルダウン抵抗
３００ 半導体装置
３１０ 入力端子
３２０ 内蔵プルダウン回路
３２２ 低電位電源
３２４ 内蔵プルダウン抵抗
３２６ 入力バッファ
３３０ スイッチ
３４０ スイッチ制御回路
３４２ フィリップフロップ
３４４ 一致／不一致回路
３４５ 一致／不一致信号
３４６ 内蔵抵抗タイプ指定フィリップフロップ
３４７ 内蔵抵抗タイプ指定信号
３５２ 電源（ＶＤＤ）
３６０ 初期化信号
３７０ 切り離しタイミング
３８０ 内蔵抵抗切り離し信号
３９０ 外部プルアップ抵抗
４００ 半導体装置
４１０ 入力端子
４２０ 内蔵プルアップ回路
４２４ 内蔵プルアップ抵抗
４２６ 入力バッファ
４３０ スイッチ
４４０ スイッチ制御回路
４４２ フィリップフロップ
４４４ 一致／不一致回路
４４５ 一致／不一致信号
４４６ 内蔵抵抗タイプ指定フィリップフロップ
４４７ 内蔵抵抗タイプ指定信号
４５２ 電源（ＶＤＤ）
４６０ 初期化信号
４７０ 切り離しタイミング
４８０ 内蔵抵抗切り離し信号
４９０ 外部プルアップ抵抗
５１０ ＣＰＵ
５３０ ＬＣＤコントローラ
５４０ リセット回路
５５０ プログラマブルタイマ
５６０ リアルタイムクロック（ＲＴＣ）
５７０ ＤＲＡＭコントローラ兼バスＩ／Ｆ
５８０ 割り込みコントローラ
５９０ シリアルインターフェース
６００ ｓｚバスコントローラ
６１０ Ａ／Ｄ変換器
６２０ Ｄ／Ａ変換器
６３０ 入力ポート
６４０ 出力ポート
６５０ Ｉ／Ｏポート
６６０ クロック発生装置（ＰＬＬ）
６７０ プリスケーラ
６８０ 各種バス
６９０ 各種ピン
７００ マイクロコンピュータ
７１０ ＲＯＭ
７２０ ＲＡＭ
８００ 電子機器
Claims (9)
- 所定の入力端子からの入力をプルアップ又はプルダウンするプルアップ／プルダウン回路を内蔵した半導体装置であって、
前記プルアップ／プルダウン回路と高電位電源又は低電位電源との電気的接続をＯＮ又はＯＦＦのいずれかの状態にするスイッチと、
前記入力端子から入力される入力信号の論理レベルが、高電位電源又は低電位電源によって供給される信号の論理レベルと逆の論理レベルである場合には、前記スイッチ回路がＯＦＦの状態になるように制御するスイッチ制御回路と、
を含むことを特徴とする半導体装置。 - 所定の入力端子からの入力をプルアップ又はプルダウンするプルアップ／プルダウン回路を内蔵した半導体装置であって、
前記プルアップ／プルダウン回路と高電位電源又は低電位電源との電気的接続をＯＮ又はＯＦＦのいずれかの状態にするスイッチと、
前記入力端子から入力される入力信号の論理レベルと前記プルアップ／プルダウン回路が電気的に接続されている電源の電位を示す論理レベルに基づき生成した制御信号によって前記スイッチのＯＮ、ＯＦＦを制御するスイッチ制御回路と、
を含むことを特徴とする半導体装置。 - 請求項１乃至２のいずれかにおいて、
プルアップ回路とプルダウン回路のいずれを内蔵しているかを示す内蔵抵抗タイプ指定信号を出力する内蔵抵抗タイプ指定型フィリップフロップと、
前記内蔵抵抗タイプ指定信号と、前記入力端子から入力される入力信号とを入力し、両者の一致、不一致を検出して、検出された一致、不一致に基づきスイッチのＯＮ、ＯＦＦを制御する信号を出力する回路と、
を含むことを特徴とする半導体装置。 - 請求項１乃至３のいずれかにおいて、
所定のタイミングで前記入力端子から入力される入力信号をラッチし、ラッチされた入力信号の論理レベルに基づきに入力端子から入力される入力信号の論理レベルを判断することを特徴とする半導体装置。 - 請求項１乃至４のいずれかにおいて、
前記入力端子はコンフィギュレーションピンとして使用可能に構成されており、前記入力信号は、コンフィギュレーション入力であることを特徴とする半導体装置。 - 請求項１乃至５のいずれかに記載の半導体集積回路で構成されたマイクロコンピュータ。
- 請求項６に記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力手段と、
前記マイクロコンピュータにより処理されたデータを出力するための出力手段とを含むことを特徴とする電子機器。 - 所定の入力端子からの入力をプルアップ又はプルダウンするプルアップ／プルダウン回路と、
前記プルアップ／プルダウン回路と高電位電源又は低電位電源との電気的接続をＯＮ又はＯＦＦのいずれかの状態にするスイッチと、
を含む半導体装置の制御方法であって、
前記入力端子から入力される入力信号の論理レベルが、高電位電源又は低電位電源によって供給される信号の論理レベルと逆の論理レベルである場合には、前記スイッチ回路がＯＦＦの状態になるように制御することを特徴とする半導体装置の制御方法。 - 所定の入力端子からの入力をプルアップ又はプルダウンするプルアップ／プルダウン回路と、
前記プルアップ／プルダウン回路と高電位電源又は低電位電源との電気的接続をＯＮ又はＯＦＦのいずれかの状態にするスイッチと、
を含む半導体装置の制御方法であって、
前記入力端子から入力される入力信号の論理レベルと前記プルアップ／プルダウン回路が電気的に接続されている電源の電位を示す論理レベルに基づき生成した制御信号によって前記スイッチのＯＮ、ＯＦＦを制御することを特徴とする半導体装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002225885A JP2004072231A (ja) | 2002-08-02 | 2002-08-02 | 半導体装置、マイクロコンピュータ、電子機器、半導体装置の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002225885A JP2004072231A (ja) | 2002-08-02 | 2002-08-02 | 半導体装置、マイクロコンピュータ、電子機器、半導体装置の制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004072231A true JP2004072231A (ja) | 2004-03-04 |
Family
ID=32013399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002225885A Withdrawn JP2004072231A (ja) | 2002-08-02 | 2002-08-02 | 半導体装置、マイクロコンピュータ、電子機器、半導体装置の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004072231A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012008785A (ja) * | 2010-06-24 | 2012-01-12 | Lapis Semiconductor Co Ltd | バス接続回路を備えた半導体装置及びそのバス接続方法 |
| CN110098826A (zh) * | 2019-04-19 | 2019-08-06 | 深圳市泰信通信息技术有限公司 | 芯片电路及其控制状态的检测方法、电子设备及介质 |
| US11283350B2 (en) | 2020-04-28 | 2022-03-22 | Lapis Semiconductor Co., Ltd. | Power source switching device |
-
2002
- 2002-08-02 JP JP2002225885A patent/JP2004072231A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012008785A (ja) * | 2010-06-24 | 2012-01-12 | Lapis Semiconductor Co Ltd | バス接続回路を備えた半導体装置及びそのバス接続方法 |
| CN110098826A (zh) * | 2019-04-19 | 2019-08-06 | 深圳市泰信通信息技术有限公司 | 芯片电路及其控制状态的检测方法、电子设备及介质 |
| US11283350B2 (en) | 2020-04-28 | 2022-03-22 | Lapis Semiconductor Co., Ltd. | Power source switching device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6140006B2 (ja) | 情報処理装置及び出力制御方法 | |
| JP2006277332A (ja) | 集積回路装置、マイクロコンピュータ及び電子機器 | |
| JP2006268727A (ja) | 集積回路装置、デバッグシステム、マイクロコンピュータ及び電子機器 | |
| US20080010541A1 (en) | Integrated circuit device, debugging tool, debugging system, microcomputer, and electronic instrument | |
| US7254729B2 (en) | Processing system and memory module having frequency selective memory | |
| JP2004072231A (ja) | 半導体装置、マイクロコンピュータ、電子機器、半導体装置の制御方法 | |
| JP2007171586A (ja) | 情報処理装置および映像信号振幅制御方法 | |
| JP2006252006A (ja) | デバッグシステム、半導体集積回路装置、マイクロコンピュータ及び電子機器 | |
| JP2001345423A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP4136601B2 (ja) | トランシーバモジュール | |
| JP2004287761A (ja) | 半導体装置、半導体回路、電子機器及びクロック供給制御方法 | |
| JP3606124B2 (ja) | 半導体集積回路装置及び電子機器 | |
| JP2006094256A (ja) | パラレル／シリアル変換回路及び電子機器 | |
| US20070206718A1 (en) | Register circuit, semiconductor device, and electric appliance | |
| US6734579B1 (en) | System and method for activating a first device from a second device | |
| JP2004282349A (ja) | シュミットトリガー回路、半導体装置及びシュミットトリガー回路の製造方法 | |
| JP2004287760A (ja) | 半導体装置、半導体回路、電子機器及びクロック供給制御方法 | |
| EP1617318A2 (en) | Apparatus and method for dual use of a numeric keypad | |
| JP4201741B2 (ja) | 携帯情報端末 | |
| US7032050B2 (en) | Method for control of codecs in PC riser card architectures | |
| JP2007200338A (ja) | 集積回路装置、デバッグシステム、マイクロコンピュータ及び電子機器 | |
| TWI668631B (zh) | 電腦裝置以及啟動方法 | |
| JP2004129130A (ja) | 通信制御回路、通信制御装置、マイクロコンピュータ及び電子機器 | |
| JP2011049843A (ja) | 入力バッファー回路、集積回路装置及び電子機器 | |
| CN110633108A (zh) | 电脑装置以及启动方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051004 |